KR102527885B1 - 연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 연결 캐리어를 구비한 광전자 반도체 컴포넌트 - Google Patents

연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 연결 캐리어를 구비한 광전자 반도체 컴포넌트 Download PDF

Info

Publication number
KR102527885B1
KR102527885B1 KR1020177035492A KR20177035492A KR102527885B1 KR 102527885 B1 KR102527885 B1 KR 102527885B1 KR 1020177035492 A KR1020177035492 A KR 1020177035492A KR 20177035492 A KR20177035492 A KR 20177035492A KR 102527885 B1 KR102527885 B1 KR 102527885B1
Authority
KR
South Korea
Prior art keywords
strip
metal sheet
carrier
conductor strip
connection
Prior art date
Application number
KR1020177035492A
Other languages
English (en)
Other versions
KR20180021694A (ko
Inventor
요에르크 에리히 소르그
슈테판 지에글러
미하엘 아우스트겐
알렉산더 피트슈
에크하르트 디첼
미하엘 베네딕트
Original Assignee
알랜노드 게엠베하 운트 코. 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알랜노드 게엠베하 운트 코. 카게 filed Critical 알랜노드 게엠베하 운트 코. 카게
Publication of KR20180021694A publication Critical patent/KR20180021694A/ko
Application granted granted Critical
Publication of KR102527885B1 publication Critical patent/KR102527885B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Adhesive Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 적어도 하나의 연결 캐리어를 제조하기 위한 방법과 관련이 있고, 상기 방법은:
A) 평탄하게 형성된 덮개면(1a)을 구비한 금속 시트 캐리어(sheet metal support)(1)를 준비하는 단계,
B) 상기 덮개면(1a) 상에 전기 절연성을 갖도록 형성된 적어도 하나의 절연 스트립(insulation strip)(2)을 제공하고, 상기 금속 시트 캐리어(1)와 상기 절연 스트립(2)을 재료 결합 방식으로 연결하는 단계,
C) 상기 절연 스트립(2)의 접착면(2a) 상에 전기 전도성을 갖도록 형성된 적어도 하나의 도체 스트립(conductor strip)(3)을 제공하고, 상기 절연 스트립(2)과 상기 도체 스트립(3)을 재료 결합 방식으로 연결하는 단계를 포함하고, 이때 상기 도체 스트립(3)과 상기 금속 시트 캐리어(1)는 상기 절연 스트립(2)에 의해 서로 전기적으로 절연되어 있다.

Description

연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 연결 캐리어를 구비한 광전자 반도체 컴포넌트
본 발명은 연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 광전자 반도체 컴포넌트와 관련이 있다.
간행물 US 8,975,532 B2호는 연결 캐리어 및 이와 같은 유형의 연결 캐리어를 제조하기 위한 방법을 기술한다.
해결되어야 할 한 가지 과제는 연결 캐리어를 제조하기 위한 간단하면서도 비용 저렴한 간소화된 방법을 제시하는 것이다. 해결되어야 할 추가 과제는 간단하면서도 비용 저렴하게 제조될 수 있는 연결 캐리어 및 이와 같은 유형의 연결 캐리어를 구비한 광전자 반도체 컴포넌트를 제시하는 것이다.
적어도 하나의 연결 캐리어를 제조하기 위한 방법이 제시된다. 상기 연결 캐리어는 적어도 하나의 전자 부품의 기계적 고정 및 안정화, 그리고 전기적 접촉에 이용될 수 있다. 예를 들어 상기 연결 캐리어로는 회로 기판이 고려된다. 상기 전자 부품으로는 전자 반도체 칩, 특히 광전자 반도체 칩이 고려될 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 캐리어 부재가 준비된다. 상기 캐리어 부재로는 특히 금속 시트 캐리어(sheet metal support)가 고려된다.
상기 금속 시트 캐리어는 평탄하게 형성된 덮개면 및 상기 덮개면을 등지는 바닥면을 포함한다. 다른 말로 하면, 상기 덮개면은 평면으로, 또는 평평하게 형성되어 있다. 상기 바닥면도 마찬가지로 평탄하게 형성될 수 있다. 평탄하게 형성된 표면은 특히, 제조 허용 오차의 범위 내에서 융기부 및/또는 공동부를 포함하지 않는 것을 특징으로 한다. 이 경우, 상기 덮개면은 다수 개가 연속하도록 형성되어 있을 수 있다.
상기 금속 시트 캐리어는 주 연장 평면을 갖고, 상기 주 연장 평면을 따라서 상기 금속 시트 캐리어는 2개의 측면 방향을 따라 연장된다. 상기 주 연장 평면은 제조 허용 오차의 범위 내에서 상기 덮개면 및/또는 상기 바닥면에 대해 평행하게 진행하거나, 또는 상기 덮개면 및/또는 상기 바닥면을 따라서 진행한다. 상기 금속 시트 캐리어는 상기 주 연장 평면에 대해 수직으로, 수직 방향으로 두께를 갖는다. 상기 금속 시트 캐리어의 두께는 상기 측면 방향들로 뻗는 상기 금속 시트 캐리어의 연장부와 비교하여 작다.
상기 금속 시트 캐리어로는 특히 금속에 의해 형성될 수 있는 얇은 플레이트가 고려될 수 있다. 예를 들어 상기 금속 시트 캐리어의 두께는 적어도 0.3㎜, 바람직하게 적어도 0.4㎜ 및 최대 2.2㎜, 바람직하게 최대 2.1㎜이다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 금속 시트 캐리어의 덮개면 상에 전기 절연성을 갖도록 형성된 적어도 하나의 절연 스트립(insulation strip)이 제공된다.
여기서 그리고 다음에서 "스트립"으로는 길게 연장된, 예컨대 스트립 형태의 소자들이 고려되는데, 상기 스트립 형태의 소자들은 평면도 상으로 펼쳐진 상태에서 ―다시 말해 상기 소자들의 주 연장 평면에 대해 수직인 방향으로 볼 때―, 예를 들어 직사각형으로 형성되어 있다. 이 경우, 상기 스트립은 특히 주 연장 평면에 대해 평행하게, 만곡부들을 갖지 않는 직선으로 진행하는 외부 에지들을 가질 수 있다.
상기 절연 스트립은 예를 들어 산화물, 질화물, 폴리머 및/또는 플라스틱 재료에 의해 형성되거나, 또는 이와 같은 재료들 중 하나의 재료로 구성될 수 있다.
예를 들어 상기 절연 스트립은 에폭시 수지 접착제, 특히 변형된 에폭시 수지 접착제(예컨대 소위 B-단계적 에폭시 접착제)에 의해, 또는 아크릴 접착제, 특히 변형된 아크릴 접착제(예컨대 소위 B-단계적 아크릴 접착제)에 의해 형성되거나, 또는 상기 접착제들로 구성될 수 있다. 또한, 상기 절연 스트립은 예를 들어 아크릴 폴리머들, 폴리이소부틸렌(PIE), 에틸렌-비닐-아세테이트(EVA), 실리콘 접착제 또는 스티렌-블록-폴리머들(SBS, SEBS, SEP)과 같은 PSA-접착제(PSA: Pressure-Sensitive-Adhesive)에 의해 형성되거나, 또는 상기 접착제들로 구성될 수 있다. PSA-접착제는 예를 들어 라미네이팅 프로세스(laminating process)에서 압력이 제공된 이후에 비로소 자체 접착 작용을 발생시키는 것을 특징으로 한다. 계속해서, 상기 절연 스트립의 재료는 특히 예컨대 폴리에틸렌 또는 폴리아미드와 같은 열가소성 재료들로 이루어진 핫-멜트 접착제들(영문: hot-melt adhesive)을 기본으로 할 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 금속 시트 캐리어와 적어도 하나의 절연 스트립은 서로 재료 결합 방식으로 연결된다. 여기서 그리고 다음에서 "재료 결합 방식의 연결"은 연결 파트너들이 원자력 및/또는 분자력에 의해 결합되는 연결이다. 재료 결합 방식의 연결은 파괴 없이 기계적으로 해제될 수 없는 것을 특징으로 한다. 다시 말해, 상기 연결을 기계적인 힘 작용에 의해 해제하려는 시도에서 상기 연결 파트너들 중 적어도 하나의 연결 파트너가 파괴 및/또는 손상된다. 예를 들어 재료 결합 방식의 연결로는 접착식 연결 공정, 용접식 연결 공정 및/또는 용융 접착식 연결 공정이 고려된다. 또한, 상기 재료 결합 방식의 연결은 덮개면 상에 상기 절연 스트립의 재료를 분사 및/또는 기상 증착함으로써 발생할 수 있다.
상기 적어도 하나의 절연 스트립의 제공 공정 이후에 이와 같은 절연 스트립은 상기 금속 시트 캐리어의 덮개면을 적어도 부분적으로 덮는다. 이와 같은 경우에 상기 덮개면에 적어도 국부적으로 자유롭게 접근할 수 있다. 또한, 상기 절연 스트립은 상기 덮개면을 완전히 덮을 수도 있다. 이 경우, 외부에서 상기 절연 스트립의 접착면에 적어도 국부적으로 자유롭게 접근할 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 절연 스트립의 접착면 상에 전기 전도성을 갖도록 형성된 적어도 하나의 도체 스트립(conductor strip)이 제공되고, 상기 절연 스트립과 재료 결합 방식으로 연결된다. 상기 절연 스트립의 접착면으로는 특히, 덮개면 상에 상기 절연 스트립의 제공 공정 이후에 이와 같은 덮개면을 등지는 상기 절연 스트립의 외부면이 고려될 수 있다.
예를 들어 상기 도체 스트립은 구리와 같은 금속, 구리 합금, 알루미늄, 강 또는 철에 의해 형성되어 있거나, 또는 이와 같은 재료들 중 하나의 재료로 구성된다. 이는 예컨대 와이어 본딩(Wire-Bonding)에 의한 상기 금속 시트 캐리어를 등지는 상기 적어도 하나의 도체 스트립의 접촉면의 간단한 접촉을 구현한다. 상기 접촉면은 추가로 갈바니 프로세스(galvanic process)에 의해 처리될 수도 있다. 이를 위해, 예를 들어 다음과 같이 구성되어 있는 층 시퀀스가 적합하다: Ni-Pd-Au, Ni-Ag, Ni-Au, Ag 및/또는 Ni-P. 대안적으로 또는 추가적으로 접촉면은 OSP-코팅(OSP: Organic Surface Protection, 유기 표면 보호부)에 의해 코팅될 수 있다. 이와 같은 유형의 OSP-코팅은 예를 들어 벤조트리아졸-포스트-딥 용액(post-dip solution)을 포함할 수 있다. 또한, 상기 접착면을 향하는 상기 도체 스트립의 베이스면은 상기 절연 스트립과의 연결을 수월하게 하기 위해, 예를 들어 샌드 블라스팅 공정(sand blasting), 에칭 공정 및/또는 갈바니 코팅 공정과 같은 러프닝 프로세스(roughening process)에 의해 사전 처리될 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 도체 스트립과 금속 시트 캐리어는 절연 스트립에 의해 서로 전기적으로 절연되어 있다. 이를 위해, 상기 절연 스트립은 상기 도체 스트립의 베이스면을 완전히 덮을 수 있다. 추가로, 상기 절연 스트립은 상기 도체 스트립을 적어도 하나의 측면 방향으로 돌출할 수도 있다. 다른 말로 하면, 상기 절연 스트립은 상기 도체 스트립보다 폭이 더 넓게 형성될 수 있다.
적어도 하나의 연결 캐리어를 제조하기 위한 상기 방법의 적어도 하나의 실시 형태에 따르면, 이와 같은 방법은 다음 단계들을 포함한다:
A) 평탄하게 형성된 덮개면을 구비한 금속 시트 캐리어를 준비하는 단계,
B) 상기 덮개면 상에 전기 절연성을 갖도록 형성된 적어도 하나의 절연 스트립을 제공하고, 상기 금속 시트 캐리어와 상기 절연 스트립을 재료 결합 방식으로 연결하는 단계,
C) 상기 절연 스트립의 접착면 상에 전기 전도성을 갖도록 형성된 적어도 하나의 도체 스트립을 제공하고, 상기 절연 스트립과 상기 도체 스트립을 재료 결합 방식으로 연결하는 단계, 이때 상기 도체 스트립과 상기 금속 시트 캐리어는 상기 절연 스트립에 의해 서로 전기적으로 절연되어 있다.
특히, 본 출원서에서 기술되는 방법에 의해 다수의 연결 캐리어를 제조할 수 있고, 이때 상기 단계 C) 다음에 개별화 단계가 후속한다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 단계 B)의 금속 시트 캐리어와 절연 스트립의 재료 결합 방식의 연결 및/또는 단계 C)의 절연 스트립과 도체 스트립의 재료 결합 방식의 연결은 라미네이팅 프로세스의 사용하에, 그리고/또는 접착식 연결 공정에 의해 이루어진다. 특히, 모든 3개의 단계 A), B) 및 C)의 재료 결합 방식의 연결은 라미네이팅 프로세스의 사용하에, 그리고/또는 접착식 연결 공정에 의해 이루어질 수 있다. 라미네이팅 프로세스 또는 접착식 연결 공정의 사용은 간단하고도 비용 저렴한 구현을 특징으로 한다.
예를 들어 상기 절연 스트립은 접착면 및/또는 상기 접착면에 마주 놓인 설치면에서 접착제에 의해 코팅될 수 있다. 상기 접착제로는 PSA-접착제가 고려될 수 있다. 그에 따라, 상기 절연 스트립으로는 접착 스트립(소위 라이너) 및/또는 보호 필름이 고려될 수 있다. 예를 들어 상기 절연 스트립은 보호 필름으로부터 분리되어 덮개면 상에 접착될 수 있다. 상기 절연 스트립이 접착제에 의해 상기 덮개면 상에 접착되는 경우, 압력 작용시 상기 접착제의 균일한 두께를 구현하기 위해, 상기 접착제는 스페이서 입자(spacer particle)로서 추가적인 충전제를 함유할 수 있다.
대안적으로 또는 추가적으로 절연 스트립 및/또는 도체 스트립은 프린팅 공정에 의해 제공될 수 있다. 또한, 상기 절연 스트립 및/또는 상기 도체 스트립은 분사 공정, 스핀-온 증착 공정, 기상 증착 공정 또는 분배 공정에 의해 제공될 수 있다.
본 출원서에서 기술되는 방법에서는 특히 도체 스트립 또는 절연 스트립과 금속 시트 캐리어의 재료 결합 방식의 연결을 위해 비용 저렴한 연결 방법들을 사용하기 위한 아이디어가 수행된다. 이를 위해, 특히 라미네이팅 프로세스, 접착식 연결 공정 및/또는 프린팅 공정이 적합하다. 또한, 연결 캐리어의 개별 소자들을 위한 비용 저렴한 재료들이 사용된다. 이는, 예를 들어 반사성 및/또는 열 전도성과 같은 목표한 특수한 특성들을 구비한 금속 시트 캐리어를 비용 저렴하게 연결 캐리어 내에서 사용할 수 있도록 한다. 전자 부품의 전기 접촉을 위해 필요한 도체 트랙들은 도체 스트립들로서 간단하고도 비용 저렴하게 금속 시트 캐리어 상에 제공될 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 단계 A)의 금속 시트 캐리어의 제공 공정 및 단계 C)의 적어도 하나의 도체 스트립의 제공 공정은 롤 투 롤 프로세스(roll to roll process)에서 실시된다. 이와 같은 유형의 프로세스에서는 금속 시트 캐리어, 적어도 하나의 도체 스트립 및 선택적으로 절연 스트립이 롤로서 말려서 제공된다. 후속하여 상기 금속 시트 캐리어, 상기 적어도 하나의 도체 스트립 및 선택적으로 상기 적어도 하나의 절연 스트립은 롤로부터 펼쳐진 상태로 서로 연결된다. 상기 연결은 특히 라미네이팅 프로세스에 의해 이루어질 수 있다. 후속하여 완성된 연결 캐리어가 재차 롤로 말릴 수 있다.
이와 같은 유형의 롤 투 롤 프로세스는 연결 캐리어의 신속하고도 비용 저렴한 제조를 구현한다. 특히, 상기 금속 시트 캐리어, 상기 적어도 하나의 도체 스트립 및 상기 적어도 하나의 절연 스트립은 각각 롤로서 말려서 제공될 수 있다. 이 경우, 상기 금속 시트 캐리어와 상기 절연 스트립의 재료 결합 방식의 연결 및 상기 도체 스트립과 상기 절연 스트립의 재료 결합 방식의 연결은 공동의 방법 단계에서 이루어질 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 단계 C)의 적어도 하나의 도체 스트립의 제공 공정은 단계 B)의 덮개면 상에 적어도 하나의 절연 스트립의 제공 공정 이전에 실시된다. 이 경우, 상기 절연 스트립 및 상기 도체 스트립은 특히 공동으로 금속 시트 캐리어 상에 제공된다. 이때 상기 도체 스트립과 상기 절연 스트립은 우선 서로 재료 결합 방식으로 연결되고, 후속하여 공동으로 롤로서 말려서 제공될 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 단계 B)의 덮개면 상에 적어도 하나의 절연 스트립의 제공 공정 이전에 금속 시트 캐리어 내에 다수의 리세스가 삽입된다. 다른 말로 하면, 상기 금속 시트 캐리어는 사전 구조화된다. 상기 리세스들의 삽입 공정은 예를 들어 천공 공정, 레이저 절단 공정, 워터 젯 절단 공정, 샌드 블라스팅 공정 및/또는 에칭 공정에 의해 이루어질 수 있다. 상기 리세스들은 수직 방향으로 완전히 상기 캐리어를 통해 연장될 수 있다.
상기 리세스들로는 분리 구조물들이 고려될 수 있다. 예를 들어 각각의 리세스는 개별적으로 하나의 주 연장 방향을 갖고, 상기 리세스는 상기 주 연장 방향을 따라서 연장된다. 상기 주 연장 방향으로는 2개의 측면 방향 중 하나의 측면 방향이 고려될 수 있다. 특히 상기 리세스들은 제조될 연결 캐리어에 상응하는 금속 시트 캐리어의 영역을 프레임 형태로 둘러쌀 수 있다. 이 경우, 상기 리세스들은 부분적으로 상기 금속 시트 캐리어의 브리지들에 의해 서로 분리될 수 있다. 단계 C)에 후속하는 단계에서는 상기 리세스들을 따라서, 상기 브리지들을 관통하여 적어도 하나의 연결 캐리어의 개별화 공정이 이루어질 수 있다.
또한, 상기 리세스들은 적어도 부분적으로 포켓들을 포함할 수 있다. 상기 포켓들은 적어도 하나의 측면 방향으로 상기 리세스들의 주 연장 방향에 대해 수직으로 상기 리세스들의 나머지 부분보다 더 큰 두께를 갖는 상기 리세스들의 부분에 의해 형성될 수 있다. 상기 포켓들에 의해 절연 스트립을 따라서 흐르는 누설 전류용 누설 경로들이 증가할 수 있고, 이와 같은 방식으로 도체 스트립과 금속 시트 캐리어 사이의 단락이 방지될 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 도 C)의 적어도 하나의 도체 스트립의 제공 공정은 상기 도체 스트립이 리세스들 중 적어도 하나의 리세스를 적어도 국부적으로 덮는 방식으로 이루어진다. 이 경우, 상기 리세스는 덮인 영역을 갖는다. 상기 리세스들의 덮인 영역으로는 특히 포켓들의 적어도 하나의 영역이 고려될 수 있다. 다른 말로 하면, 상기 리세스들의 각각의 포켓은 적어도 부분적으로 상기 도체 스트립에 의해 덮일 수 있다. 상기 적어도 하나의 도체 스트립의 개별화 공정은 상기 리세스의 덮인 영역에서 이루어질 수 있다. 이 경우, 상기 적어도 하나의 도체 스트립에 의한 "덮임 공정"은 다음에서, 상기 도체 스트립이 상기 리세스들 위로 연장되는 경우에 주어질 수 있다. 이때 특히 금속 시트 캐리어의 덮개면으로부터 상기 리세스들의 덮인 영역에 더는 자유롭게 접근할 수 없다. 상기 도체 스트립은 상기 리세스의 덮인 영역에서 자체적으로 지지가 되도록 형성될 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 단계 B) 이전에 금속 시트 캐리어 내에 다수의 리세스가 삽입되고, 단계 C)의 제공 공정은 도체 스트립이 상기 리세스들 중 적어도 하나의 리세스를 적어도 국부적으로 덮는 방식으로 이루어진다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 단계 C)의 적어도 하나의 도체 스트립의 제공 공정 이후에 도체 스트립의 하나의 영역 및 절연 스트립의 하나의 영역이 리세스의 덮인 영역 내에서 젖혀진다. 다른 말로 하면, 상기 도체 스트립은 접힌다. 상기 젖힘 공정은 예를 들어 절단 공구 및/또는 천공 공구에 의해 이루어질 수 있다. 이 경우, 상기 도체 스트립 및 선택적으로 상기 절연 스트립은 우선 상기 리세스의 덮인 영역에서 양단되고, 후속하여 공동으로 젖혀질 수 있다. 상기 젖힘 공정은 금속 시트 캐리어의 측면 방향들 중 하나의 측면 방향을 따라서 진행하는 회전축을 중심으로 이루어질 수 있다. 특히 상기 도체 스트립 및 상기 절연 스트립은 적어도 160°및 최대 200°만큼, 특히 180°만큼 상기 회전축을 중심으로 회전할 수 있다.
상기 젖힘 공정 이후에 상기 도체 스트립은 젖혀진 영역 및 젖혀지지 않은 영역을 포함할 수 있다. 상기 도체 스트립의 젖혀진 영역은 상기 금속 시트 캐리어를 등지는 측면에서 상기 도체 스트립의 젖혀지지 않은 영역과 연결될 수 있다. 또한, 상기 절연 스트립의 젖혀진 영역은 상기 절연 스트립의 젖혀지지 않은 영역과 적어도 부분적으로 연결될 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 젖힘 공정 이후에 도체 스트립의 젖혀진 영역 및 절연 스트립의 젖혀진 영역은 금속 시트 캐리어를 등지는 상기 도체 스트립의 젖혀지지 않은 영역의 측면에 배치되어 있다. 이 경우, 상기 젖힘 공정 이후에 상기 도체 스트립은 리세스의 덮인 영역에서 상기 절연 스트립에 의해 덮여 있다. 다른 말로 하면, 상기 리세스의 덮인 영역에서 상기 도체 스트립에 더는 자유롭게 접근할 수 없다.
상기 젖힘 공정 이후에 상기 절연 스트립의 젖혀진 영역의 접착면의 하나의 부분과 상기 절연 스트립의 젖혀지지 않은 영역의 접착면의 하나의 부분은 서로 향할 수 있다. 또한, 상기 젖혀진 영역의 접착면의 부분과 상기 젖혀지지 않은 영역의 접착면의 부분은 서로 직접 접촉할 수 있고, 특히 서로 재료 결합 방식으로 연결될 수 있다. 상기 도체 스트립의 젖혀진 영역의 접촉면의 하나의 부분과 상기 도체 스트립의 젖혀지지 않은 영역의 접촉면의 하나의 부분도 마찬가지로 서로 향할 수 있고, 특히 서로 직접 접촉할 수 있다.
상기 방법의 적어도 하나의 실시 형태에 따르면, 단계 C)의 적어도 하나의 도체 스트립의 제공 공정 이후에 도체 스트립의 하나의 영역 및 절연 스트립의 하나의 영역이 리세스의 덮인 영역 내에서 젖혀진다. 후속하여 상기 도체 스트립의 젖혀진 영역 및 상기 절연 스트립의 젖혀진 영역은 금속 시트 캐리어를 등지는 상기 도체 스트립의 젖혀지지 않은 영역의 측면에 배치되어 있다. 상기 젖힘 공정 이후에 상기 도체 스트립은 상기 리세스의 덮인 영역에서 상기 절연 스트립의 젖혀진 영역에 의해 덮여 있다.
상기 도체 스트립 및 상기 절연 스트립의 젖힘 공정에 의해, 젖혀진 영역에서 금속 시트 캐리어와 도체 스트립 사이의 누설 경로들이 증가할 수 있고, 상기 도체 스트립의 자유 단부들은 무전위(potential-free)일 수 있다. 또한, 상기 적어도 하나의 도체 스트립은 상기 절연 스트립에 의해 밀봉될 수 있다. 상기 젖혀진 영역을 고정하기 위해서는 특히 상기 절연 스트립의 접착면의 접착력이 사용될 수 있다. 이를 위해, 상기 절연 스트립의 젖혀진 영역과 상기 절연 스트립의 젖혀지지 않은 영역 사이에서 특히 재료 결합 방식의 연결이 제조될 수 있다. 이는 예를 들어 온도 및 압력을 제공함으로써 이루어질 수 있다. 대안적으로 또는 추가적으로 예컨대 접착제와 같은 접착 물질이 상기 도체 스트립 및/또는 상기 절연 스트립의 젖혀진 영역과 젖혀지지 않은 영역 사이에 삽입될 수 있다.
또한, 전자 부품용 연결 캐리어가 제시된다. 상기 연결 캐리어는 바람직하게 본 출원서에서 기술되는 방법에 의해 제조될 수 있다. 다시 말해, 상기 방법에 대해 공개된 모든 특징들은 상기 연결 캐리어에 대해서도 공개되어 있고, 역으로 상기 연결 캐리어에 대해 공개된 모든 특징들은 상기 방법에 대해서도 공개되어 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 이와 같은 연결 캐리어는 평탄하게 형성된 덮개면을 구비한 금속 시트 캐리어를 포함한다. 또한, 상기 연결 캐리어는 상기 금속 시트 캐리어의 덮개면 상에 제공되어 있는, 전기 절연성을 갖도록 형성된 적어도 하나의 절연 스트립 및 상기 덮개면을 등지는 상기 절연 스트립의 접착면 상에 제공된 전기 전도성을 갖도록 형성된 도체 스트립을 포함한다. 상기 금속 시트 캐리어와 상기 절연 스트립, 그리고 상기 절연 스트립과 상기 도체 스트립은 각각 서로 재료 결합 방식으로 연결되어 있다. 추가로 상기 도체 스트립과 상기 금속 시트 캐리어는 상기 절연 스트립에 의해 서로 전기적으로 절연되어 있다.
상기 연결 캐리어는 특히 전자 부품용 캐리어로서 이용된다. 상기 연결 캐리어는 각각 적어도 하나의 전자 부품의 전기 접촉에 이용되는 적어도 2개의 도체 스트립을 포함할 수 있다. 이 경우, 서로 다른 2개의 극성의 전기 접촉을 위해 제공되어 있는 2개의 도체 스트립은 ESD-보호 다이오드에 의해 연결될 수 있다.
상기 금속 시트 캐리어는 특히 바닥면을 등지는 장착면을 구비한 장착 영역을 포함할 수 있다. 상기 장착 영역 내에서 상기 장착면 상에는 전자 부품이 위치 설정될 수 있다. 이 경우, 상기 도체 스트립은 상기 전자 부품의 전기 접촉에 이용된다. 상기 장착면으로는 덮개면의 하나의 부분이 고려될 수 있다. 대안적으로 또는 추가적으로 장착면은 적어도 국부적으로 접착면에 의해 형성될 수 있다. 상기 장착 영역의 외부에 놓이는 상기 금속 시트 캐리어의 영역들 내에서 외부에서 상기 접착면 및/또는 상기 덮개면에 자유롭게 접근할 수 있다. 다른 말로 하면, 상기 절연 스트립은 상기 장착 영역의 외부 영역들 내에서 상기 덮개면을 완전히 덮지 않고, 그리고/또는 상기 도체 스트립은 상기 장착 영역의 외부 영역들 내에서 상기 접착면을 완전히 덮지 않는다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 금속 시트 캐리어는 다층으로 형성되어 있다. 상기 금속 시트 캐리어는 금속 시트 베이스, 유전체성 층 시스템 및 선택적으로 금속 반사 층을 포함한다. 상기 금속 시트 베이스의 노출된 외부면은 상기 금속 시트 캐리어의 바닥면을 형성할 수 있다. 또한, 상기 유전체성 층 시스템의 노출된 외부면은 상기 금속 시트 캐리어의 덮개면을 형성할 수 있다.
특히, 상기 바닥면은 예를 들어 상기 금속 시트 베이스의 노출된 외부면과 같은 금속 표면에 의해 형성될 수 있다. 외부에서 상기 바닥면에 자유롭게 접근할 수 있고, 그리고/또는 상기 바닥면은 전기적으로 접촉될 수 있다. 다른 말로 하면, 상기 바닥면은 완성된 연결 캐리어 내에서 전기 절연성 재료에 의해 완전히 덮여 있지 않다.
상기 금속 시트 베이스는 특히 예컨대 알루미늄과 같은 금속에 의해 형성되거나, 또는 금속으로 구성될 수 있다. 상기 바닥면을 등지는 상기 금속 시트 베이스의 측면은 양극 산화 처리될 수 있다. 금속의 금속 시트 베이스의 사용은 상기 금속 시트 캐리어의 우수한 열 전도 특성을 구현한다.
상기 바닥면을 등지는 상기 금속 시트 베이스의 측면에는 선택적으로 금속 반사 층이 제공될 수 있다. 상기 금속 반사 층은 예를 들어 알루미늄 또는 은에 의해 형성되거나, 또는 이와 같은 재료들 중 하나의 재료로 구성될 수 있다. 상기 금속 시트 베이스와 상기 금속 반사 층 사이에는 양극 산화 층(anodized layer)을 함유할 수 있는 층 시퀀스가 제공될 수 있다. 상기 양극 산화 층은 산화물, 특히 산화알루미늄 또는 산화은을 함유할 수 있다. 예를 들어 상기 양극 산화 층은 특히 알루미늄 또는 은의 전해 산화(electrolytic oxidation)에 의해 제조될 수 있다. 또한, 상기 층 시퀀스는 접착층을 함유할 수 있다.
상기 유전체성 층 시스템은 다수의 층을 포함할 수 있고, 이때 상기 층 시스템의 층들 중 적어도 하나의 층은 산화물을 함유하거나, 또는 산화물로 구성될 수 있다. 예를 들어 상기 층 시스템은 TiO2, SiO2, Al2O3, Nb2O5 또는 Ta2O5를 함유한다. 상기 층 시스템은 특히, 예컨대 브래그 미러(bragg mirror)와 같은 유전체성 미러로서 형성될 수 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 금속 시트 캐리어의 덮개면은 적어도 430㎚, 바람직하게 적어도 440㎚ 및 최대 700㎚의 파장에서, 특히 450㎚의 파장에서 적어도 80％, 바람직하게 적어도 85％ 및 특히 바람직하게 적어도 90％의 반사율을 갖는다. 다른 말로 하면, 주 연장 평면에 대해 수직으로 상기 금속 시트 캐리어의 덮개면 상에 입사하는 가시광선은 적어도 80％, 바람직하게 적어도 85％ 및 특히 바람직하게 적어도 90％의 확률로 반사된다. 그에 따라 상기 금속 시트 캐리어는 가시광선, 특히 청색 광에 대해 고반사성을 갖도록 형성되어 있다. 이와 같은 유형의 특히 다층으로 형성된 고반사성 금속 시트 캐리어는 비용 저렴하게 준비될 수 있다.
고반사성 금속 시트 캐리어의 사용은 연결 캐리어 상에 광전자 반도체 칩의 장착시 개선된 외광 효율(outcoupling efficiency)을 구현한다. 이와 같은 방식으로 특히 광을 모든 공간 방향으로 방출하는 볼륨 이미터의 사용시 상기 금속 시트 캐리어에 의해 상기 연결 캐리어의 방향으로 방사된 광의 효과적인 반사가 구현된다. 그에 따라 상기 반사된 광은 계속해서 이용될 수 있다. 또한, 금속 시트 베이스는 높은 열 전도성을 가질 수 있음으로써, 그 결과 열이 상기 연결 캐리어 상에 장착된 전자 부품으로부터 상기 금속 시트 베이스를 통해 효과적으로 방출될 수 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 상기 연결 캐리어는 표면 장착 기술(영문: SMT, Sourface-Mountable-Device)에 의해 전기 전도 가능하게 접속될 수 없다. 다른 말로 하면, 단지 금속 시트 캐리어의 바닥면을 등지는 접촉면에서만 도체 스트립에 자유롭게 접근할 수 있다. 특히 상기 도체 스트립은 단지 상기 금속 시트 캐리어의 덮개면 상에서만 연장된다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 절연 스트립은 전체 덮개면을 덮는다. 특히 상기 절연 스트립은 상기 전체 덮개면을 완전히 덮는다. 상기 절연 스트립은 예를 들어 보호층, 보호 캐스팅 컴파운드 또는 보호 필름으로서 상기 금속 시트 캐리어의 덮개면 상에 제공될 수 있다. 상기 절연 스트립은 투과성을 갖도록 형성되어 있다. 여기서 그리고 다음에서 상기 금속 시트 캐리어의 하나의 소자는, 언급된 소자의 재료가 적어도 430㎚, 바람직하게 적어도 440㎚ 및 최대 700㎚의 파장에서, 특히 450㎚의 파장에서 적어도 80％, 바람직하게 적어도 90％ 및 특히 바람직하게 적어도 95％의 투과율을 갖는 경우에 투과성을 갖도록 형성되어 있다. 다른 말로 하면, 가시광선, 특히 청색 광은 상기 절연 스트립을 통해 우수하게 투과되고, 후속하여 상기 금속 시트 캐리어에 의해 반사될 수 있다.
이 경우, 상기 절연 스트립은 특히 예컨대 아크릴레이트들, 플루오로폴리머들, 폴리우레탄들 또는 폴리에스테르와 같은 유기 재료들에 의해 형성되거나, 또는 이와 같은 재료들 중 적어도 하나의 재료로 구성될 수 있다. 대안적으로 또는 추가적으로 절연 스트립은 예컨대 실록산들, 물유리 또는 모노알루미늄포스페이트(베를리나이트)와 같은 솔-겔 물질들(sol-gels)에 의해 형성되거나, 또는 상기 솔-겔 물질들로 구성될 수 있다. 상기 유기 재료들 및/또는 솔-겔 물질들은 예를 들어 상기 덮개면 상에 분사 또는 스핀-온 증착될 수 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 도체 스트립은 길이 및 폭을 갖는다. 특히 상기 도체 스트립은 자체 길이를 따라서, 상기 도체 스트립이 연장되는 선호 방향(preferred direction)을 갖는다. 상기 도체 스트립의 폭은 상기 도체 스트립의 길이의 최대 20％, 바람직하게 최대 10％이다. 그에 따라 상기 도체 스트립은 길게 형성되어 있다. 예를 들어 상기 폭은 적어도 0.4㎜ 및 최대 5㎜이다. 상기 길이는 적어도 4㎜ 및 최대 100㎜일 수 있다.
상기 도체 스트립은 자체 길이를 따라서 상기 금속 시트 캐리어의 적어도 90％를 덮는다. 또한, 상기 도체 스트립은 자체 폭을 따라서 상기 금속 시트 캐리어의 적어도 5％ 및 최대 20％를 덮는다. 상기 도체 스트립의 길이는 제조 허용 오차의 범위 내에서 상기 금속 시트 캐리어의 제1 측면 방향을 따라서 진행할 수 있다. 또한, 상기 도체 스트립의 폭은 제조 허용 오차의 범위 내에서 제1 측면 방향에 대해 수직으로 놓인 제2 측면 방향을 따라서 진행할 수 있다. 이 경우, 상기 도체 스트립의 길이는 상기 제1 측면 방향을 따라서 뻗는 상기 금속 시트 캐리어의 제1 연장부의 적어도 90％이다. 또한, 상기 도체 스트립의 폭은 상기 제2 측면 방향을 따라서 뻗는 상기 금속 시트 캐리어의 제2 연장부의 적어도 5％ 및 최대 20％이다.
상기 도체 스트립은 추가로, 폭 및 길이에 대해 직각 또는 수직 방향으로 진행하는 두께를 갖는다. 상기 도체 스트립의 두께는 적어도 25㎛, 바람직하게 적어도 40㎛ 및 최대 200㎛, 바람직하게 최대 150㎛이다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 적어도 하나의 절연 스트립은 길이 및 폭을 갖는다. 특히 상기 절연 스트립은 자체 길이를 따라서 상기 절연 스트립이 연장되는 선호 방향을 갖는다. 상기 절연 스트립의 폭은 상기 절연 스트립의 길이의 최대 25％, 바람직하게 15％일 수 있다. 상기 절연 스트립의 길이는 적어도 도체 스트립의 길이에 상응한다. 다른 말로 하면, 상기 절연 스트립의 길이는 상기 도체 스트립의 길이와 정확하게 동일하거나, 또는 상기 도체 스트립의 길이보다 길도록 형성되어 있다. 또한, 상기 절연 스트립의 폭은 도체 스트립의 폭보다 적어도 100㎛ 크다. 대안적으로 또는 추가적으로 절연 스트립의 폭은 도체 스트립의 폭의 적어도 1.25배, 바람직하게 적어도 1.5배이다.
상기 절연 스트립이 상기 도체 스트립보다 폭이 더 넓게 형성되어 있음으로써, 도체 스트립과 금속 시트 캐리어 사이의 누설 경로들이 증가할 수 있고, 이와 같은 방식으로 상기 금속 시트 캐리어에 대하여 상기 도체 스트립의 개선된 절연이 보장된다.
각각의 도체 스트립에 하나의 절연 스트립이 1 대 1로 할당되어 있을 수 있다. 상기 도체 스트립은 상기 절연 스트립에 대해 중심에 배치되어 있을 수 있다. 다른 말로 하면, 길이 및/또는 폭을 따라서 뻗는 상기 도체 스트립의 중심축은 제조 허용 오차의 범위 내에서 길이 및/또는 폭을 따라서 뻗는 상기 절연 스트립의 중심축에 상응할 수 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 금속 시트 캐리어는 다층으로 형성되어 있고, 금속 시트 베이스 및 전기 절연성을 갖도록 형성되어 있는 투과성 코팅을 포함한다. 상기 금속 시트 베이스를 등지는 상기 투과성 코팅의 외부면은 상기 금속 시트 캐리어의 덮개면을 형성한다. 상기 덮개면은 특히 단순하게 연속하도록 형성되어 있다. 다른 말로 하면, 상기 투과성 코팅은 일체형으로, 또는 연속하도록 형성될 수 있고, 상기 금속 시트 베이스를 완전히 덮을 수 있다. 상기 투과성 코팅은 특히 위에서 언급된 유기 재료들 및/또는 위에서 언급된 솔-겔 물질들에 의해 형성되거나, 또는 이와 같은 재료들 중 하나의 재료로 구성될 수 있다.
예를 들어 상기 금속 시트 캐리어는 유전체성 층 시스템을 포함할 수 있고, 상기 투과성 코팅은 상기 유전체성 층 시스템의 부분일 수 있다. 특히 상기 투과성 코팅은 상기 층 시스템의 나머지 층들을 완전하게, 또는 전체 면적에 걸쳐서 덮을 수 있다. 상기 투과성 코팅은 특히 환경 영향들에 대하여 상기 금속 시트 캐리어의 부식 안정성을 개선할 수 있다. 또한, 상기 투과성 코팅은 절연 스트립에 대하여 추가적으로 절연 내력 및 누설 경로 연장부를 증가시킬 수 있다. 이 경우, 특히 상기 연결 캐리어는 상기 연속적인 투과성 코팅 및 상기 투과성 코팅 상에 제공된 적어도 하나의 절연 스트립을 포함할 수 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 각각의 도체 스트립에 하나의 절연 스트립이 1 대 1로 할당되어 있고, 금속 시트 캐리어의 덮개면은 단순하게 연속하도록 형성되어 있다. 상기 유형의 연결 캐리어는 특히 간단하고도 비용 저렴하게 제조될 수 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 금속 시트 캐리어의 측면 표면들은 다수의 포켓을 포함한다. 상기 포켓들은 상기 금속 시트 캐리어의 측면 표면들에 있는 노치들에 의해 형성되어 있다. 상기 측면 표면들로는 바닥면과 덮개면을 연결하는 상기 금속 시트 캐리어의 외부면이 고려될 수 있다. 상기 포켓들 중 적어도 하나의 포켓은 적어도 부분적으로 적어도 하나의 도체 스트립에 의해 덮여 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 금속 시트 캐리어의 측면 표면들은 적어도 포켓들의 영역 내에서 적어도 부분적으로 절연 층에 의해 덮여 있다. 특히 상기 절연 층은 상기 측면 표면들에 직접 인접할 수 있다. 상기 측면 표면들은 상기 포켓들의 영역 내에서 완전히 상기 절연 층에 의해 덮여 있을 수 있음으로써, 결과적으로 상기 포켓들의 영역 내에서 상기 측면 표면들에 더는 자유롭게 접근할 수 없다.
상기 절연 층은 전기 절연성을 갖도록 형성될 수 있다. 상기 절연 층은 아크릴레이트, 폴리우레탄, 실리콘 또는 에폭시 수지를 기본으로 하는 유기 유전체들을 함유하거나, 또는 이와 같은 재료들 중 하나의 재료로 구성될 수 있다. 대안적으로 또는 추가적으로 절연 층은 폴리에스테르 또는 폴리이미드에 의해 형성될 수 있다. 또한, 상기 절연 층의 재료는 UV-방사선에 의해, 그리고/또는 열적으로 경화될 수 있다. 특히 상기 절연 층은 분사 공정, 분배 공정 또는 프린팅 공정에 의해 상기 측면 표면들 상에 제공될 수 있다. 이 경우, 하나의 제조 공정 동안에 리세스들 및/또는 포켓들이 상기 절연 층에 의해 채워질 수 있고, 후속하여 각각 단지 상기 절연 층의 영역들만이 상기 측면 표면들에 유지되도록 상기 절연 층의 일부분이 제거될 수 있다.
상기 연결 캐리어의 적어도 하나의 실시 형태에 따르면, 도체 스트립의 하나의 영역 및 절연 스트립의 하나의 영역은 포켓의 영역 내에서 젖혀 있다. 상기 도체 스트립의 젖혀진 영역 및 상기 절연 스트립의 젖혀진 영역은 금속 시트 캐리어를 등지는 상기 도체 스트립의 젖혀지지 않은 영역의 측면에 배치되어 있다. 또한, 상기 도체 스트립은 상기 포켓의 영역 내에서 상기 절연 스트립의 젖혀진 영역에 의해 덮여 있다. 특히 상기 도체 스트립은 측면 표면들에서 완전히 상기 절연 스트립에 의해 덮일 수 있다. 이 경우, 상기 측면 표면들에서 상기 도체 스트립에 더는 자유롭게 접근할 수 없고, 상기 도체 스트립은 특히 외부로 전기 절연되어 있을 수 있다.
또한, 광전자 반도체 컴포넌트가 제시된다. 상기 광전자 반도체 컴포넌트는 본 출원서에서 기술되는 연결 캐리어를 포함한다. 다시 말해, 상기 연결 캐리어에 대해 공개된 모든 특징들은 상기 광전자 반도체 컴포넌트에 대해서도 공개되어 있고, 역으로 상기 광전자 반도체 컴포넌트에 대해 공개된 모든 특징들은 상기 연결 캐리어에 대해서도 공개되어 있다.
상기 광전자 반도체 컴포넌트의 적어도 하나의 실시 형태에 따르면, 이와 같은 광전자 반도체 컴포넌트는 연결 캐리어 및 연결 위치들을 구비한 적어도 하나의 광전자 반도체 칩을 포함한다. 상기 연결 위치들은 특히 상기 광전자 반도체 칩의 전기 접촉에 이용된다. 상기 광전자 반도체 칩은 광의 방출 및/또는 흡수를 위해 제공될 수 있다. 상기 광전자 반도체 칩으로는 발광 다이오드 칩 및/또는 포토다이오드 칩이 고려될 수 있다. 특히 상기 반도체 칩은 청색 광을 방출한다. 특히 상기 광전자 반도체 칩은 광을 모든 공간 방향으로 방출하는 볼륨 이미터일 수 있다.
상기 광전자 반도체 컴포넌트의 적어도 하나의 실시 형태에 따르면, 적어도 하나의 반도체 칩은 연결 캐리어의 장착 영역 내에서 금속 시트 캐리어의 장착면 상에 제공되어 있다. 상기 반도체 칩은 상기 장착면과 직접 접촉할 수 있다. 상기 장착면으로는 덮개면의 하나의 부분이 고려될 수 있다.
상기 광전자 반도체 컴포넌트의 적어도 하나의 실시 형태에 따르면, 연결 위치들 중 적어도 하나의 연결 위치는 적어도 하나의 도체 스트립과 전기 전도 가능하게 연결되어 있다. 상기 도체 스트립과 상기 연결 위치의 전기적 연결은 예를 들어 와이어 본딩 부재에 의해 이루어질 수 있다.
상기 광전자 반도체 컴포넌트의 적어도 하나의 실시 형태에 따르면, 연결 캐리어는 적어도 2개의 도체 스트립을 포함한다. 상기 도체 스트립들 각각은 적어도 하나의 절연 스트립에 의해 금속 시트 캐리어로부터 전기적으로 절연되어 있다. 추가로, 각각의 연결 위치는 적어도 하나의 도체 스트립과 전기 전도 가능하게 연결되어 있다. 다른 말로 하면, 상기 반도체 칩의 연결 위치들은 상기 금속 시트 캐리어를 통해 전기적으로 접촉되지 않고, 그리고/또는 상기 금속 시트 캐리어와 전기 전도 가능하게 연결되어 있다.
다음에서 본 출원서에서 기술되는 방법, 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 광전자 반도체 컴포넌트가 실시 예들 및 해당 도면들에 의해 더 상세하게 설명된다.
도 1은 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 방법의 하나의 실시 예를 나타내고,
도 2 및 도 3은 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 광전자 반도체 컴포넌트의 실시 예들을 나타내며,
도 4는 본 출원서에서 기술되는 연결 캐리어용 금속 시트 캐리어의 하나의 실시 예를 나타내고,
도 5, 도 6, 도 7 및 도 8은 본 출원서에서 기술되는 연결 캐리어, 본 출원서에서 기술되는 광전자 반도체 컴포넌트 및 본 출원서에서 기술되는 방법의 실시 예들을 나타낸다.
상기 도면들에서 동일한, 동일한 형태의, 또는 동일하게 작용하는 부재들에는 동일한 도면 부호들이 제공되어 있다. 상기 도면들 및 상기 도면들에 도시된 부재들의 상호 간 크기 비율들은 척도에 맞는 것으로 간주되지 않는다. 오히려 개별 부재들은 더 나은 도해 및/또는 더 나은 이해를 위해 과도하게 크게 도시될 수 있다.
도 1의 사시도에 의해 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 방법의 하나의 실시 예가 더 상세하게 설명된다. 연결 캐리어의 개별화 공정 이전의 방법 단계가 나타나 있다.
각각의 연결 캐리어는 덮개면(1a)을 구비한 금속 시트 캐리어(1)를 포함한다.
상기 덮개면(1a) 상에는 절연 스트립(2)이 제공되어 있다. 또한, 상기 덮개면(1a)을 등지는 상기 절연 스트립(2)의 접착면(2a) 상에는 도체 스트립(3)이 제공되어 있다. 상기 절연 스트립(2) 및 상기 도체 스트립(3)은 상기 금속 시트 캐리어(1)의 측면 방향들 중 하나의 측면 방향을 따라서 연장된다. 도시된 실시 예에서 각각의 절연 스트립(2)에는 하나의 도체 스트립(3)이 1 대 1로 할당되어 있다.
상기 금속 시트 캐리어(1)는 추가로 장착 영역들(15)을 포함하고, 이때 상기 덮개면(1a)의 하나의 부분이 장착면(15a)을 형성한다. 상기 장착 영역들(15) 내에서 상기 장착면(15a) 상에는 전자 부품(도 1에는 도시되어 있지 않음)이 제공될 수 있다.
또한, 상기 금속 시트 캐리어(1)는 리세스들(4)을 포함한다. 각각의 리세스(4)는 하나의 주 연장 방향을 갖는다. 상기 리세스들(4)을 따라서 연결 캐리어들의 개별화 공정이 이루어질 수 있다. 상기 리세스들(4)은 포켓들(41)을 포함한다. 상기 리세스들(4)은 상기 포켓들(41)의 영역들 내에서 상기 포켓들(41) 외부에서보다 자체 개별적인 주 연장 방향에 대하여 수직으로 더 큰 연장부를 갖는다. 상기 포켓들(41)의 영역 내에서 상기 도체 스트립(3) 및 상기 절연 스트립(1)은 상기 리세스들(4)을 덮는다.
상기 리세스들(4) 사이에는 브리지들(42)이 제공되어 있고, 상기 브리지들에서 상기 금속 시트 캐리어(1)의 개별 영역들은 계속해서 연속하도록 형성되어 있다. 이와 같은 브리지들(42)을 관통하여 연결 캐리어들의 개별화 공정이 이루어질 수 있다. 상기 브리지들(42)에 의해 추가로, 예를 들어 롤로 말리기 위해 필요한 상기 연결 캐리어의 유연성이 보장될 수 있다.
도 2의 개략도에 의해 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 광전자 반도체 컴포넌트의 하나의 실시 예가 더 상세하게 설명된다. 도시된 실시 예에서 덮개면(1a) 상에는 광전자 반도체 칩(5)이 제공되어 있다(도 1에는 더 상세하게 도시되어 있지 않음). 사용된 연결 캐리어는 도 1의 실시 예에 상응한다. 상기 반도체 칩(5)은 변환 캐스팅 컴파운드(53)에 의해 주조되었다. 상기 변환 캐스팅 컴파운드(53)는 상기 광전자 반도체 칩(5)에 의해 방출된 광의 파장 변환에 이용된다. 상기 변환 캐스팅 컴파운드(53)는 외부 영역들에서 스톱 댐(stop dam)(54)에 의해 둘러싸이는데, 상기 스톱 댐은 상기 변환 캐스팅 컴파운드(53)의 스톱 에지로서 이용된다.
도 3의 개략도에 의해 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 광전자 반도체 컴포넌트의 하나의 추가 실시 예가 더 상세하게 설명되고, 이때 도 1 및 도 2의 실시 예들과 달리, 도체 스트립들(3) 및 절연 스트립들(2)은 연결 캐리어들 사이에서 개별화되었고, 더는 서로 연결되어 있지 않다. 상기 도체 스트립들(3) 및 상기 절연 스트립들(2)의 이와 같은 개별화 공정은 리세스들(4)의 포켓들(41)의 영역 내에서 이루어졌다.
도 4의 개략적인 단면도에 의해 본 출원서에서 기술되는 연결 캐리어용 금속 시트 캐리어(1)의 하나의 실시 예가 더 상세하게 설명된다. 상기 금속 시트 캐리어(1)는 다층으로 형성되어 있고, 금속 시트 베이스(11)를 포함하는데, 상기 금속 시트 베이스의 노출된 외부면은 상기 금속 시트 캐리어(1)의 덮개면(1a)을 등지는 바닥면(1c)을 형성한다. 상기 바닥면(1b)을 등지는 상기 금속 시트 베이스(11)의 측면에는 층 시퀀스(14)가 제공되어 있고, 상기 층 시퀀스에 의해 금속 반사 층(12)이 상기 금속 시트 베이스(11)와 연결될 수 있다. 상기 층 시퀀스(14)는 산화알루미늄 또는 산화은에 의해 형성될 수 있는 양극 산화 층을 포함할 수 있다. 또한, 상기 층 시퀀스(14)는 금속 시트 베이스(11)와 금속 반사 층(12) 및/또는 층 시스템(13)의 연결에 이용될 수 있는 접착층을 포함할 수 있다. 그러나 상기 금속 시트 캐리어(1)가 금속 반사 층(12) 및/또는 층 시퀀스(14)를 포함하지 않을 수도 있다.
상기 바닥면(1c)을 등지는 상기 금속 시트 베이스(11) 또는 선택적으로 상기 금속 반사 층(12)의 측면에는 유전체성 층 시스템(13)이 제공되어 있다. 상기 유전체성 층 시스템(13)의 노출된 외부면(13)은 상기 금속 시트 캐리어(1)의 덮개면(1a)을 형성한다. 상기 유전체성 층 시스템(13)은 공동으로 하나의 유전체성 미러를 형성할 수 있는 다수의 층(도 4에는 도시되어 있지 않음)을 포함한다. 특히 상기 층 시스템(13)은 투과성 코팅을 포함할 수 있고, 상기 금속 시트 베이스(11)를 등지는 상기 투과성 코팅의 외부면은 상기 덮개면(1a)을 형성할 수 있다.
도 5 및 도 6의 개략적인 평면도에 의해 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 방법의 하나의 실시 예가 더 상세하게 설명된다. 평면도는 도 5에서 금속 시트 캐리어(1)의 바닥면(1c) 상에서 이루어지고, 도 6에서 금속 시트 캐리어(1)의 덮개면(1a) 상에서 이루어진다. 도 5 및 도 6의 좌측 상에는 각각 천공 공정 이전의 방법 단계가 나타나 있는 반면, 우측 상에는 천공 공정에 후속하는 방법 단계가 도시되어 있다.
도 5 및 도 6의 좌측 상에 도시된 방법 단계의 경우, 리세스들(4) 및 포켓들(41)이 상기 금속 시트 캐리어(1) 내에 삽입되었다. 상기 포켓들(41)은 도체 스트립(3) 및 절연 스트립(2)에 의해 부분적으로 덮여 있다. 상기 리세스들(4)의 포켓들(51) 내로 절연성 재료(61)가 채워진다. 이를 위해, 예를 들어 분사 공정, 분배 공정 또는 프린팅 공정이 사용될 수 있다. 이 경우, 상기 포켓들(41)을 덮는 상기 절연 스트립(2) 또는 상기 도체 스트립(3)의 영역은 상기 절연성 재료(61)가 상기 덮개면(1a)의 방향으로 진행하는 것을 방지할 수 있다.
도 5 및 도 6의 우측 상에 도시된 방법 단계의 경우, 천공 공정이 실시되었다. 이 경우, 상기 절연성 재료(61)의 일부분이 제거된다. 이때 상기 절연성 재료(61)의 이와 같은 제거되지 않은 부분들은 절연 층(6)을 형성한다. 상기 금속 시트 캐리어(1)의 측면 표면들(1b)은 상기 포켓들(41)의 영역 내에서 상기 절연 층에(6)에 의해 덮여 있다.
또한, 도 6은 와이어 본딩 부재들(52)에 의해 각각 하나의 도체 스트립(3)과 연결되어 있는 연결 위치들(51)을 구비한 광전자 반도체 칩(5)을 나타낸다. 도 6에 도시된 바와 다르게, 다수의 광전자 반도체 칩(5)이 예컨대 멀티 다이(multi-die) 또는 멀티 칩(multi-chip)으로서 장착면(15a) 상에 제공될 수 있다. 이 경우, 다수의 광전자 반도체 칩(5)은 서로 직렬 및/또는 병렬 접속되어 상기 장착면(15a) 상에 제공될 수 있다.
도 7의 사시도에 의해 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 광전자 반도체 컴포넌트의 하나의 추가 실시 예가 더 상세하게 설명된다. 도시된 실시 예는 재차 리세스들(4)의 포켓들(41)을 나타내고, 이때 상기 포켓들(41)의 영역 내에서 금속 시트 캐리어(1)의 측면 표면들(1b) 상에는 절연 층(6)이 제공되어 있다.
도 8의 사시도에 의해 본 출원서에서 기술되는 연결 캐리어 및 본 출원서에서 기술되는 광전자 반도체 컴포넌트의 하나의 추가 실시 예가 더 상세하게 설명된다. 상기 실시 예에서 절연 스트립(2) 및 도체 스트립(3)은 포켓들(41)의 영역 내에서 젖혀 있다. 이 경우, 상기 절연 스트립의 젖혀진 영역들(21) 및 상기 도체 스트립의 젖혀진 영역들(31)은 상기 도체 스트립(3)의 젖혀지지 않은 영역들을 덮는다. 측면 표면들(1b)에서 상기 도체 스트립(3)에 더는 자유롭게 접근할 수 없다. 상기 도체 스트립(3)은 상기 절연 스트립의 젖혀진 영역(21)에 의해 상기 측면 표면들(1b)에서 전기적으로 절연된다.
상기 포켓들(41)의 영역 내에서 상기 금속 시트 캐리어(1)의 측면 표면들(1b)에는 덮개면(1a)으로부터 멀어지는 방향으로 우선 젖혀지지 않은 절연 스트립(2), 후속하여 젖혀지지 않은 도체 스트립(3), 그 다음에는 상기 덮개면(1a)을 등지는 측면에 상기 도체 스트립(3)의 젖혀진 영역(31) 및 후속하여 상기 절연 스트립(2)의 젖혀진 영역(21)이 배치되어 있다.
본 발명은 상기 실시 예들을 참조한 상세 설명에 의해 제한되어 있지 않다. 오히려 본 발명은 각각의 새로운 특징 및 특징들의 각각의 조합을 포함하는데, 이는 특히 이와 같은 특징 또는 이와 같은 조합 자체가 특허 청구범위 또는 실시 예들에 명시적으로 제시되어 있지 않더라도, 특징들의 각각의 조합이 특허 청구범위에 포함되어 있다는 사실을 의미한다.
독일 특허 출원서 DE 102015107657.8호의 우선권이 청구되며, 그에 따라 상기 출원서의 공개 내용은 인용의 방식으로 명시적으로 본 출원서에 포함된다.
1 금속 시트 캐리어
1a 덮개면
1b 측면 표면들
1c 바닥면
11 금속 시트 베이스
12 금속 반사 층
13 유전체성 층 시스템
14 층 시퀀스
15 장착 영역
15a 장착면
2 절연 스트립
2a 접착면
2L 절연 스트립의 길이
2B 절연 스트립의 폭
21 절연 스트립의 젖혀진 영역
3 도체 스트립
3L 도체 스트립의 길이
3B 도체 스트립의 폭
31 도체 스트립의 젖혀진 영역
4 리세스들
41 리세스들 내부의 포켓들
42 브리지들
6 절연 층
61 절연성 재료
5 광전자 반도체 칩
51 연결 위치들
52 와이어 본딩 부재
53 변환 캐스팅 컴파운드
54 스톱 댐

Claims (19)

  1. 적어도 하나의 연결 캐리어를 제조하기 위한 방법으로서,
    A) 평탄하게 형성된 덮개면(1a)을 구비한 금속 시트 캐리어(sheet metal support)(1)를 준비하는 단계,
    B) 상기 덮개면(1a) 상에 전기 절연성을 갖도록 형성된 적어도 하나의 절연 스트립(insulation strip)(2)을 제공하고, 상기 금속 시트 캐리어(1)와 상기 절연 스트립(2)을 재료 결합 방식으로 연결하는 단계,
    C) 상기 절연 스트립(2)의 접착면(2a) 상에 전기 전도성을 갖도록 형성된 적어도 하나의 도체 스트립(conductor strip)(3)을 제공하고, 상기 절연 스트립(2)과 상기 도체 스트립(3)을 재료 결합 방식으로 연결하는 단계를 포함하고, 상기 도체 스트립(3)과 상기 금속 시트 캐리어(1)는 상기 절연 스트립(2)에 의해 서로 전기적으로 절연되어 있고, 단계 C)는 단계 B) 이전에 실시되고, 상기 절연 스트립(2) 및 상기 도체 스트립(3)은 공동으로 상기 금속 시트 캐리어(1) 상에 제공되며, 상기 금속 시트 캐리어(1)는 다층으로 형성되어 있고 금속 시트 베이스(11) 및 유전체성 층 시스템(13)을 포함하고, 상기 유전체성 층 시스템(13)은 유전체성 미러로서 형성되어 있으며, 그리고 상기 금속 시트 캐리어(1)의 덮개면(1a)은 적어도 430㎚ 및 최대 700㎚의 파장에서 적어도 80％의 반사율을 갖는,
    방법.
  2. 제1항에 있어서,
    단계 B)의 재료 결합 방식의 연결 및/또는 단계 C)의 재료 결합 방식의 연결은 라미네이팅 프로세스(laminating process)의 사용하에, 그리고/또는 접착식 연결 공정에 의해 이루어지는,
    방법.
  3. 제1항에 있어서,
    상기 단계 A) 및 단계 C)는 롤 투 롤 프로세스(roll to roll process)에서 실시되는,
    방법.
  4. 제1항에 있어서,
    상기 단계 B)는 롤 투 롤 프로세스에서 실시되는,
    방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    - 단계 B) 이전에 상기 금속 시트 캐리어(1) 내에 다수의 리세스들(4)이 삽입되고, 그리고
    - 단계 C)의 제공 공정은, 상기 도체 스트립(3)이 상기 리세스들(4) 중 적어도 하나의 리세스를 상기 리세스의 덮인 영역(41) 내에서 적어도 국부적으로 덮는 방식으로 이루어지는,
    방법.
  6. 제5항에 있어서,
    단계 C) 이후에 추가 단계 D)에서 상기 도체 스트립의 하나의 영역(31) 및 상기 절연 스트립의 하나의 영역(21)이 상기 리세스의 덮인 영역(41) 내에서 젖혀지고,
    - 상기 도체 스트립의 젖혀진 영역(31) 및 상기 절연 스트립의 젖혀진 영역(21)은 후속하여 상기 금속 시트 캐리어(1)를 등지는 상기 도체 스트립(3)의 젖혀지지 않은 영역의 측면에 배치되어 있고, 그리고
    - 상기 도체 스트립(3)은 젖힘 공정 이후에 상기 리세스의 덮인 영역(41)에서 상기 절연 스트립의 젖혀진 영역(21)에 의해 덮여 있는,
    방법.
  7. 전자 부품용 연결 캐리어로서,
    - 평탄하게 형성된 덮개면(1a)을 구비한 금속 시트 캐리어(1),
    - 상기 덮개면(1a) 상에 제공되어 있는, 전기 절연성을 갖도록 형성된 적어도 하나의 절연 스트립(2),
    - 상기 덮개면(1a)을 등지는 상기 절연 스트립(2)의 접착면(2a) 상에 제공되어 있는, 전기 전도성을 갖도록 형성된 적어도 하나의 도체 스트립(3)을 포함하고,
    - 상기 금속 시트 캐리어(1)와 상기 절연 스트립(2), 그리고 상기 절연 스트립(2)과 상기 도체 스트립(3)은 각각 서로 재료 결합 방식으로 연결되어 있고,
    - 상기 도체 스트립(3)과 상기 금속 시트 캐리어(1)는 상기 절연 스트립(2)에 의해 서로 전기적으로 절연되어 있으며,
    - 상기 금속 시트 캐리어(1)는 다층으로 형성되어 있고 금속 시트 베이스(11) 및 유전체성 층 시스템(13)을 포함하고, 상기 유전체성 층 시스템(13)은 유전체성 미러로서 형성되어 있으며, 그리고
    - 상기 금속 시트 캐리어(1)의 덮개면(1a)은 적어도 430㎚ 및 최대 700㎚의 파장에서 적어도 80％의 반사율을 갖는,
    연결 캐리어.
  8. 제7항에 있어서,
    - 상기 금속 시트 캐리어(1)의 덮개면(1a)은 적어도 430㎚ 및 최대 700㎚의 파장에서 적어도 85％의 반사율을 갖는,
    연결 캐리어.
  9. 제7항에 있어서,
    상기 연결 캐리어는 표면 장착 기술(SMT)에 의해 접속될 수 없는,
    연결 캐리어.
  10. 제7항에 있어서,
    - 상기 절연 스트립(2)은 전체 덮개면(1a)을 덮고, 그리고
    - 상기 절연 스트립(2)은 투과성을 갖도록 형성되어 있는,
    연결 캐리어.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 적어도 하나의 도체 스트립(3)은 길이(L) 및 폭(B)을 갖고,
    - 상기 도체 스트립(3)의 폭(3B)은 상기 도체 스트립(3)의 길이(3L)의 최대 20％이고, 그리고
    - 상기 도체 스트립(3)은 자체 길이(3L)를 따라서 상기 금속 시트 캐리어(1)의 적어도 90％를 덮고, 자체 폭(3B)을 따라서 상기 금속 시트 캐리어(1)의 적어도 5％ 및 최대 20％를 덮는,
    연결 캐리어.
  12. 제11항에 있어서,
    - 상기 적어도 하나의 절연 스트립(2)은 길이(2L) 및 폭(2B)을 갖고,
    - 상기 절연 스트립(2)의 길이(2L)는 적어도 상기 도체 스트립(3)의 길이(3L)에 상응하고, 그리고
    - 상기 절연 스트립(2)의 폭(2B)은 상기 도체 스트립(3)의 폭(3B)보다 적어도 100㎛ 크며, 그리고/또는 상기 절연 스트립(2)의 폭(2B)은 상기 도체 스트립(3)의 폭(3B)의 적어도 1.25배인,
    연결 캐리어.
  13. 제7항 내지 제10항 중 어느 한 항에 있어서,
    - 상기 금속 시트 캐리어(1)는 다층으로 형성되어 있고 상기 금속 시트 베이스(11) 및 전기 절연성을 갖도록 형성되어 있는 투과성 코팅을 포함하며, 그리고
    - 상기 금속 시트 베이스(11)를 등지는 상기 투과성 코팅의 외부면은 상기 금속 시트 캐리어(1)의 덮개면(1a)을 형성하는,
    연결 캐리어.
  14. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 금속 시트 캐리어(1)의 측면 표면들(1b)은 상기 금속 시트 캐리어(1) 내에 있는 노치들에 의해 형성된 다수의 포켓들(41)을 포함하고, 상기 포켓들(41) 중 적어도 하나의 포켓은 적어도 부분적으로 상기 도체 스트립(3)에 의해 덮여 있는,
    연결 캐리어.
  15. 제14항에 있어서,
    상기 금속 시트 캐리어(1)의 측면 표면들(1b)은 적어도 상기 포켓들(41)의 영역 내에서 적어도 부분적으로 절연 층(6)에 의해 덮여 있는,
    연결 캐리어.
  16. 제14항에 있어서,
    상기 도체 스트립의 하나의 영역(31) 및 상기 절연 스트립의 하나의 영역(21)은 상기 포켓들(41)의 영역 내에서 젖혀 있고,
    - 상기 도체 스트립의 젖혀진 영역(31) 및 상기 절연 스트립의 젖혀진 영역(21)은 상기 금속 시트 캐리어(1)를 등지는 상기 도체 스트립(3)의 젖혀지지 않은 영역의 측면에 배치되어 있고, 그리고
    - 상기 도체 스트립(3)의 젖혀지지 않은 영역은 상기 포켓들(41)의 영역 내에서 상기 절연 스트립의 젖혀진 영역(21)에 의해 덮여 있는,
    연결 캐리어.
  17. 제7항 내지 제10항 중 어느 한 항에 있어서,
    - 각각의 도체 스트립(3)에 하나의 절연 스트립(2)이 1 대 1로 할당되어 있고, 그리고
    - 상기 덮개면(1a)은 하나로 연속하도록 형성되어 있는,
    연결 캐리어.
  18. 광전자 반도체 컴포넌트로서,
    - 제7항 내지 제10항 중 어느 한 항에 따른 연결 캐리어,
    - 연결 위치들(51)을 구비한 적어도 하나의 광전자 반도체 칩(5)을 포함하고,
    - 상기 적어도 하나의 반도체 칩(5)은 상기 연결 캐리어의 장착 영역(15) 내에서 금속 시트 캐리어(1)의 장착면(15a) 상에 제공되어 있고, 그리고
    - 적어도 하나의 연결 위치(51)는 적어도 하나의 도체 스트립(3)과 전기 전도 가능하게 연결되어 있는,
    광전자 반도체 컴포넌트.
  19. 제18항에 있어서,
    - 상기 연결 캐리어는 적어도 하나의 절연 스트립(2)에 의해 상기 금속 시트 캐리어(1)로부터 전기적으로 절연되어 있는 적어도 2개의 도체 스트립(3)을 포함하고, 그리고
    - 각각의 연결 위치(51)는 적어도 하나의 도체 스트립(3)과 전기 전도 가능하게 연결되어 있는,
    광전자 반도체 컴포넌트.
KR1020177035492A 2015-05-15 2016-04-19 연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 연결 캐리어를 구비한 광전자 반도체 컴포넌트 KR102527885B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015107657.8A DE102015107657A1 (de) 2015-05-15 2015-05-15 Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
DE102015107657.8 2015-05-15
PCT/EP2016/058643 WO2016184632A1 (de) 2015-05-15 2016-04-19 Verfahren zur herstellung eines anschlussträgers, anschlussträger sowie optoelektronisches halbleiterbauteil mit einem anschlussträger

Publications (2)

Publication Number Publication Date
KR20180021694A KR20180021694A (ko) 2018-03-05
KR102527885B1 true KR102527885B1 (ko) 2023-04-28

Family

ID=55802362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177035492A KR102527885B1 (ko) 2015-05-15 2016-04-19 연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 연결 캐리어를 구비한 광전자 반도체 컴포넌트

Country Status (8)

Country Link
US (1) US10468569B2 (ko)
EP (1) EP3295774A1 (ko)
JP (1) JP6856627B2 (ko)
KR (1) KR102527885B1 (ko)
CN (1) CN107912085B (ko)
DE (1) DE102015107657A1 (ko)
TW (1) TWI728976B (ko)
WO (1) WO2016184632A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102588B4 (de) 2016-02-15 2021-12-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger, optoelektronisches Bauelement mit einem Anschlussträger und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN110024139B (zh) * 2017-07-06 2022-03-04 欧司朗光电半导体有限公司 用于制造光电子部件的方法及光电子部件
DE102018105861B3 (de) 2018-03-14 2019-07-04 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines Leiterbahnabschnitts eines Anschlussträgers, Verfahren zur Herstellung eines Anschlussträgers, und optoelektronisches Halbleiterbauteil
JP7240148B2 (ja) * 2018-11-21 2023-03-15 株式会社東芝 光結合装置
CN109819816A (zh) * 2019-03-05 2019-05-31 徐州工程学院 一种喜树栽培固水载体生产装置
DE102019119348B4 (de) * 2019-07-17 2022-09-15 Inovan Gmbh & Co. Kg Beschichtetes Trägerband und Verwendung desselben zum Bonden einer Leistungselektronik
JP7111993B2 (ja) * 2019-12-20 2022-08-03 日亜化学工業株式会社 発光モジュールの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529652A (ja) 2007-06-01 2010-08-26 スリーエム イノベイティブ プロパティズ カンパニー フレキシブル回路
JP2013519233A (ja) 2010-02-03 2013-05-23 ソラア インコーポレーテッド 白色光装置および方法
JP2014195038A (ja) 2013-02-28 2014-10-09 Steq Co Ltd Ｌｅｄ発光装置およびその製造方法
JP2015029078A (ja) 2013-06-27 2015-02-12 キヤノン・コンポーネンツ株式会社 フレキシブル配線板、発光装置、フレキシブル配線板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1590526A1 (de) * 1963-09-07 1969-09-04 Standard Elek K Lorenz Ag Verfahren zum Herstellen flaechenhafter elektrischer Leitungszuege und/oder elektrischer Bauelemente
US4158745A (en) 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
JPH0744322B2 (ja) * 1989-06-02 1995-05-15 松下電工株式会社 回路基板
US6007668A (en) * 1992-08-08 1999-12-28 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
US6661029B1 (en) * 2000-03-31 2003-12-09 General Electric Company Color tunable organic electroluminescent light source
DE102004009284A1 (de) 2004-02-26 2005-09-15 Osram Opto Semiconductors Gmbh Leuchtdioden-Anordnung für eine Hochleistungs-Leuchtdiode und Verfahren zur Herstellung einer Leuchtdioden-Anordnung
JP2005268405A (ja) * 2004-03-17 2005-09-29 Dow Corning Toray Co Ltd 光学装置用金属ベース回路基板およびその製造方法
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
US8710523B2 (en) * 2006-08-11 2014-04-29 E I Du Pont De Nemours And Company Device chip carriers, modules, and methods of forming thereof
US8779444B2 (en) * 2006-11-03 2014-07-15 Relume Technologies, Inc. LED light engine with applied foil construction
US8069559B2 (en) * 2007-08-24 2011-12-06 World Properties, Inc. Method of assembling an insulated metal substrate
TWM342619U (en) * 2008-03-14 2008-10-11 Qiao-En Huang Light emitting body structure
DE102009019524B4 (de) * 2009-04-30 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper mit einem reflektierenden Schichtsystem
DE102010011719A1 (de) * 2010-03-17 2011-09-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer elektrisch leitenden Verbindung eines Kontaktes mit einem Gegenkontakt
WO2011136236A1 (ja) * 2010-04-26 2011-11-03 パナソニック電工株式会社 リードフレーム、配線板、発光ユニット、照明装置
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
DE102013201327A1 (de) * 2013-01-28 2014-07-31 Osram Gmbh Leiterplatte, optoelektronisches Bauteil und Anordnung optoelektronischer Bauteile
DE102014106062B4 (de) * 2014-04-30 2018-11-22 Infineon Technologies Ag Chipkartenmodul, Chipkartenkörper, Chipkarte und Chipkartenherstellungsverfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529652A (ja) 2007-06-01 2010-08-26 スリーエム イノベイティブ プロパティズ カンパニー フレキシブル回路
JP2013519233A (ja) 2010-02-03 2013-05-23 ソラア インコーポレーテッド 白色光装置および方法
JP2014195038A (ja) 2013-02-28 2014-10-09 Steq Co Ltd Ｌｅｄ発光装置およびその製造方法
JP2015029078A (ja) 2013-06-27 2015-02-12 キヤノン・コンポーネンツ株式会社 フレキシブル配線板、発光装置、フレキシブル配線板の製造方法

Also Published As

Publication number Publication date
US20180138379A1 (en) 2018-05-17
KR20180021694A (ko) 2018-03-05
JP6856627B2 (ja) 2021-04-07
DE102015107657A1 (de) 2016-12-01
US10468569B2 (en) 2019-11-05
JP2018517307A (ja) 2018-06-28
WO2016184632A1 (de) 2016-11-24
TW201707094A (zh) 2017-02-16
TWI728976B (zh) 2021-06-01
EP3295774A1 (de) 2018-03-21
CN107912085A (zh) 2018-04-13
CN107912085B (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
KR102527885B1 (ko) 연결 캐리어를 제조하기 위한 방법, 연결 캐리어 및 연결 캐리어를 구비한 광전자 반도체 컴포넌트
US10128422B2 (en) Two part flexible light emitting semiconductor device
TWI635621B (zh) 集合基板、發光裝置及發光元件之檢測方法
JP5628425B2 (ja) 半導体部品および半導体部品の製造方法
KR102098831B1 (ko) Led 조명 모듈 및 led 조명 장치
US9166132B2 (en) Light-emitting element mounting package having heat radiation route, manufacturing method of the same, and light-emitting element package
US20140036461A1 (en) Flexible led device for thermal management and method of making
KR101659103B1 (ko) 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법
JP6540098B2 (ja) 発光装置
US8461604B2 (en) Optoelectronic module having a carrier substrate and a plurality of radiation-emitting semiconductor components
TW201112458A (en) Semiconductor arrangement and method for manufacturing semiconductor arrangement
US20120228666A1 (en) Optoelectronic Module
US20160155891A1 (en) Optoelectronic component and method for the production thereof
WO2012112666A2 (en) Light emitting semiconductor device having multi-level substrate
US8941139B2 (en) Light-emitting element mounting package, light-emitting element package, and method of manufacturing the same
JP2019512165A (ja) 接続キャリア、オプトエレクトロニクス部品、および接続キャリアまたはオプトエレクトロニクス部品の製造方法
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
US8847247B2 (en) Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
EP3848981A1 (en) Led module, mold and method for manufacturing the same
JP2008159671A (ja) プリント配線基板および電子装置
TW201431128A (zh) 發光元件及其製作方法
KR20160140534A (ko) 반도체 발광소자 패키지용 기판 및 이를 가지는 반도체 발광소자 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant