TWI728976B - 製造連接載體的方法、連接載體以及具有連接載體的光電半導體組件 - Google Patents

製造連接載體的方法、連接載體以及具有連接載體的光電半導體組件 Download PDF

Info

Publication number
TWI728976B
TWI728976B TW105114889A TW105114889A TWI728976B TW I728976 B TWI728976 B TW I728976B TW 105114889 A TW105114889 A TW 105114889A TW 105114889 A TW105114889 A TW 105114889A TW I728976 B TWI728976 B TW I728976B
Authority
TW
Taiwan
Prior art keywords
tape
carrier
area
conductor
carrier sheet
Prior art date
Application number
TW105114889A
Other languages
English (en)
Other versions
TW201707094A (zh
Inventor
約克艾瑞克 索格
史帝芬 辛格勒
麥可 奧斯根
亞歷山大 皮特斯契
艾克哈德 迪策爾
麥可 本尼迪克特
Original Assignee
德商阿爾諾得有限兩合公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商阿爾諾得有限兩合公司 filed Critical 德商阿爾諾得有限兩合公司
Publication of TW201707094A publication Critical patent/TW201707094A/zh
Application granted granted Critical
Publication of TWI728976B publication Critical patent/TWI728976B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Adhesive Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種製造至少一連接載體的方法，具有以下步驟：A)製備一載體薄板(1)，其具有一平坦地形成之蓋面(1a)，B)施加至少一形成為電性絕緣之絕緣帶(2)至該蓋面(1a)上且使該載體薄板(1)和該絕緣帶(2)依材料屬性而連接，C)施加至少一形成為可導電之導體帶(3)至該絕緣帶(2)之黏合面(2a)上且使該絕緣帶(2)和該導體帶(3)依材料屬性而連接，其中該導體帶(3)和該載體薄板(1)藉由該絕緣帶(2)而在電性上互相絕緣。

Description

製造連接載體的方法、連接載體以及具有連接載體的光電半導體組件
本發明涉及製造連接載體的方法、連接載體以及具有連接載體的光電半導體組件。
前案US 8975532 B2描述一種連接載體以及製造此種連接載體的方法。
本發明的目的是提供一種簡易且具成本效益之製造連接載體的方法。本發明另一目的是提供一種連接載體以及具有此種連接載體的光電半導體組件，該連接載體可簡易地且具成本效益地製成。
本發明提供製造至少一連接載體的方法。該連接載體可用於至少一電子組件之機械固定和穩定及電性接觸。例如，該連接載體是一種電路板。該電子組件是電子半導體晶片，特別是光電半導體晶片。
依據本方法之至少一實施形式，製備一種連接載體。此連接載體特別是載體薄板。
載體薄板具有一平坦地形成的蓋面和一與蓋面成對向之底面。換言之，蓋面是平面狀或平坦地形成。底面同樣可平坦地形成。平坦地形成之面特別有下述特 徵：其在製程容許度(tolerance)的範圍內不具有突起及/或凹口。於此，蓋面可多次相連地形成。
載體薄板具有主延伸面，其沿著二個橫向方向而延伸。主延伸面在製程容許度的範圍內平行於蓋面及/或底面或沿著蓋面及/或底面延伸。垂直於主延伸面，在垂直方向中，載體薄板具有一種厚度。載體薄板之此種厚度相對於載體薄板在橫向中的範圍而言是小的。
載體薄板特別是指一種可以金屬來形成的薄板。例如，載體薄板的厚度至少是0.3毫米，較佳是至少0.4毫米，且最多為2.2毫米，較佳是最多為2.1毫米。
依據本方法之至少一實施形式，至少一形成為電性絕緣的絕緣帶施加在載體薄板之蓋面。
此處及以下所稱的「帶」是指一種長形延伸的，例如條形的組件，其在展開的狀態下在俯視圖，即，由該組件之垂直於主延伸面的方向中觀看中，例如形成為矩形。此種帶因此特別可具有平行於主延伸面而成直線延伸的外邊緣，其不具有彎曲度。
該絕緣帶例如可以氧化物、氮化物、聚合物及/或塑料來形成或由這些材料之一種構成。
例如，該絕緣帶可以環氧樹脂-黏合材料，特別是改質之環氧樹脂黏合材料(例如，所謂B級之環氧化物黏劑)或壓克力(acryl)黏合材料，特別是改質之壓克力黏合材料(例如，所謂B級之壓克力黏劑)來形成或由其構成。此外，該絕緣帶由具有壓力敏感之黏劑(PSA： Pressure-Sensitive-Adhesive)黏合材料，例如，壓克力聚合物，聚異丁烯(PIB)，乙烯/乙酸乙烯酯(EVA)，矽樹脂黏合材料或苯乙烯塊聚合物(SBS,SEBS,SEP)來形成或由其構成。PSA黏合材料之特徵為：其只有在施加壓力(例如，壓薄(laminating)處理)之後才會展現其黏合作用。此外，絕緣帶的材料亦可能以熱熔膠黏劑(hot-melt adhesive)的黏合材料為主，此種黏合材料特別是來自像聚乙烯或聚醯胺之類的熱塑性材料。
依據本方法之至少一實施形式，載體薄板和至少一絕緣帶係依材料屬性而互相連接。所謂「依材料屬性而連接」在此處及以下是指一種連接中各連接對象藉由原子力及/或分子力而一起固定著。「依材料屬性而連接」之特徵是其須在機械上造成破壞才可解除。即，在試圖藉由機械力的作用來解除該連接時，至少一連接對象會受到破壞及/或受到損傷。例如，「依材料屬性而連接」是一種黏合式連接、焊接式連接及/或熔化式連接。此外，「依材料屬性而連接」可藉由將絕緣帶之材料噴鍍及/或蒸鍍在蓋面上而產生。
在施加至少一絕緣帶之後，其至少一部份覆蓋該載體薄板之蓋面。在此種情況下，該蓋面至少可部份地自由接近。此外，該絕緣帶亦可完全覆蓋該蓋面。絕緣帶之黏合面於是至少可部份地由外部自由接近。
依據本方法之至少一實施形式，至少一形成為可導電的導體帶施加在絕緣帶之黏合面上且依材料屬性而與該絕緣帶連接。該絕緣帶的黏合面特別是可以為 該絕緣帶的外表面，其在該絕緣帶施加在該蓋面上之後與該蓋面成對向。
例如，該導體帶以銅、銅合金、鋁、鋼或鐵之類的金屬來形成或由上述材料之一構成。這樣可藉由例如導線接觸(Wire-Bonding)使至少一導體帶之與載體薄板相遠離的接觸面簡易地達成接觸。該接觸面另外可藉由電鍍處理而更完美。例如，以Ni-Pd-Au、Ni-Ag、Ni-Au、Ag、及/或Ni-P構成的層序列適用於該接觸面。另一方式或額外地，該接觸面以有機表面保護(OSP)塗層(OSP：Organic Surface Protection)來塗層。此種OSP塗層例如可包括苯并三唑浸漬溶液。此外，導體帶之面向該黏合面之基面例如可藉由粗糙化處理，例如，噴砂、蝕刻及/或電鍍的塗層來預加工，以便可輕易地與絕緣帶連接。
依據本方法之至少一實施形式，導體帶和載體薄板藉由絕緣帶而在電性上互相絕緣。就此而言，絕緣帶可完全覆蓋導體帶之基面。此外，絕緣帶亦可在至少一橫向方向中由導體帶突出。換言之，絕緣帶可形成為較導體帶還寬。
依據製造至少一連接載體的方法之至少一實施形式，其包括以下步驟：A)製備一載體薄板，其具有一平坦地形成之蓋面，B)施加至少一形成為電性絕緣之絕緣帶至該蓋面上且使該載體薄板和該絕緣帶依材料屬性而連接， C)施加至少一形成為可導電之導體帶至該絕緣帶之黏合面上且使該絕緣帶和該導體帶依材料屬性而連接，其中該導體帶和該載體薄板藉由該絕緣帶而在電性上互相絕緣。
特別是可以此處描述的方法來製成多個連接載體，其中一分開的步驟在步驟C)之後進行。
依據本方法之至少一實施形式，步驟B)中使該載體薄板和該絕緣帶依材料屬性而連接及/或步驟C)中使該絕緣帶和該導體帶依材料屬性而連接係使用一種壓薄處理及/或以黏合式連接來達成。特別是在全部的三個步驟A)、B)及C)中都可使用壓薄處理及/或以黏合式連接來達成上述依材料屬性的連接。使用該壓薄處理或黏合式連接，其特徵為可簡易地且具成本效益地實現。
例如，該絕緣帶可以是黏合面上及/或與黏合面相對向的一施加面上的黏合材料塗層。該黏合材料可以是PSA黏合材料。該絕緣帶因此可以是一種黏合帶(所謂襯墊)及/或一種保護箔。例如，該絕緣帶可由保護箔取下且黏合在蓋面上。若該絕緣帶藉由一種黏合材料而黏合至蓋面上，則該黏合材料可包含額外的填料以作為間隔粒子，以便在壓力作用下使該黏合材料達成均勻的厚度。
另一方式或額外地，該絕緣帶及/或該導體帶可以一種加壓法施加而成。此外，該絕緣帶及/或該導體帶可藉由噴氣、飛濺、離心分離、蒸鍍或分配等方式施加而成。
此處描述的方法中，特別是依據以下概念：導體帶或絕緣帶在與載體薄板進行依材料屬性的連接時係使用具成本效益的連接方法。就此而言，特別是壓薄處理、黏合式連接及/或加壓法適用於此。此外，對該連接載體之各別組件使用具成本效益的材料。這樣可將具有所期望的特定性質(例如，反射性及/或導熱性)之載體薄板具成本效益地使用在一連接載體中。對電子組件作電性接觸時所需的導電軌可簡易地且具成本效益地施加在載體薄板上作為導體帶。
依據本方法之至少一實施形式，步驟A)中製備載體薄板及步驟C)中施加至少一導體帶係以一種滾輪對滾輪(roll-to-roll)處理來進行。在此種處理中，載體薄板、至少一導體帶及可選擇的(optional)絕緣帶捲繞成滾輪以供使用。然後，載體薄板、至少一導體帶及可選擇的至少一絕緣帶由滾輪捲開且互相連接。該連接特別是以壓薄處理來進行。然後，已製成的連接載體又捲繞在一滾輪上。
此種滾輪對滾輪處理可快速地且具成本效益地製成該連接載體。特別是載體薄板、至少一導體帶及至少一絕緣帶可分別捲繞成滾輪以供使用。載體薄板和絕緣帶依材料屬性而連接以及導體帶和絕緣帶依材料屬性而連接都可在一共同的步驟中進行。
依據本方法之至少一實施形式，步驟C)中施加至少一導體帶係在步驟B)中施加至少一絕緣帶至蓋面上之前進行。絕緣帶和導體帶然後特別是一起施加至載 體薄板上。於此，導體帶和絕緣帶可首先依材料屬性而互相連接且然後一起捲繞成滾輪以供使用。
依據本方法之至少一實施形式，步驟B)中在施加至少一絕緣帶至蓋面上之前在載體薄板中施加多個凹入區。換言之，使載體薄板預先結構化。凹入區的施加例如可藉由衝壓(punch)處理、雷射切割、水束切割、噴砂及/或蝕刻來進行。各凹入區在垂直方向中完全經由載體而延伸。
凹入區可以是一種隔離結構。例如，每一凹入區都分別具有一主延伸方向，該凹入區沿著此主延伸方向而延伸。主延伸方向可以是二個橫向方向之一者。特別是該些凹入區可以框形方式包圍著載體薄板之對應於待製成之連接載體之區域。於此，該些凹入區可一部份藉由載體薄板之橋(bridge)區而互相隔離。沿著該些由橋區所經過的凹入區，則隨後可在步驟C)中對至少一連接載體進行劃分。
此外，該些凹入區的至少一部份可具有口袋。該些口袋可藉由凹入區的一部份來形成，該一部份在垂直於凹入區之主延伸方向的至少一橫向中具有的厚度大於凹入區之其餘部份的厚度。藉由該些口袋，可使蠕變電流(creeping current)之沿著絕緣帶之蠕變路段變大且因此可防止導體帶和載體薄板之間的短路。
依據本方法之至少一實施形式，須在步驟C)中施加至少一導體帶，使該導體帶至少以區域方式覆蓋至少一凹入區。該凹入區因此具有一覆蓋的區域。凹入 區之該覆蓋的區域特別是可以為口袋之至少一區域。換言之，凹入區之每一口袋的至少一部份都可由導體帶來覆蓋。至少一導體帶的劃分可在凹入區之覆蓋的區域上進行。當導體帶在凹入區上延伸時，則由至少一導體帶來達成的「覆蓋」可在此處及以下作設定。凹入區之覆蓋的區域特別是不可再由該載體薄板之蓋面自由地接近。在該凹入區之覆蓋的區域上可任意地形成該導體帶。
依據本方法之至少一實施形式，在步驟B)之前在載體薄板中造成多個凹入區且須在步驟C)中進行該施加，使導體帶至少以區域方式覆蓋該些凹入區之至少一凹入區。
依據本方法之至少一實施形式，在步驟C)中施加至少一導體帶之後導體帶之一區域和絕緣帶之一區域折疊成該凹入區之覆蓋的區域。換言之，折疊該導體帶。該折疊例如可藉由切割工具及/或衝壓工具來進行。於此，導體帶及可選擇的(optional)絕緣帶首先在該凹入區之覆蓋的區域上被分離且隨後一起進行折疊。該折疊可圍繞著一沿著載體薄板之一橫向而延伸的旋轉軸來進行。特別是該導體帶和該絕緣帶可圍繞著該旋轉軸旋轉至少160度且最多200度，特別是旋轉180度。
在該折疊之後，導體帶可具有一種折疊的區域和一未折疊的區域。導體帶之折疊的區域在遠離載體薄板之一側上可與導體帶之未折疊的區域相連接。此外，絕緣帶之折疊的區域至少一部份可與絕緣帶之未折疊的區域相連接。
依據本方法之至少一實施形式，導體帶之折疊的區域和絕緣帶之折疊的區域在折疊之後配置在導體帶之未折疊的區域之遠離載體薄板的一側上。於此，凹入區之覆蓋的區域上該導體帶在折疊之後係由絕緣帶覆蓋著。換言之，在凹入區之覆蓋的區域上不再可自由地接近導體帶。
在折疊之後，絕緣帶之折疊的區域之黏合面的一部份和絕緣帶之未折疊的區域之黏合面的一部份互相面對著。此外，該折疊的區域之黏合面的一部份和該未折疊的區域之黏合面的一部份直接互相接觸且特別是依材料形式而互相連接。導體帶之折疊的區域之接觸面的一部份和導體帶之未折疊的區域之接觸面的一部份同樣可互相面對著且特別是直接互相接觸。
依據本方法之至少一實施形式，步驟C)中施加至少一導體帶之後導體帶之一區域和絕緣帶之一區域折疊成凹入區之覆蓋的區域。然後，導體帶之折疊的區域和絕緣帶之折疊的區域配置在導體帶之未折疊的區域之遠離該載體薄板之一側上。在折疊之後，凹入區之覆蓋的區域上該導體帶係由絕緣帶之折疊的區域覆蓋著。
藉由導體帶和絕緣帶的折疊，可使折疊的區域上該載體薄板和該導體帶之間的蠕變路段變大且導體帶之空著的末端無電位。此外，至少一導體帶可由絕緣帶來封閉著。就折疊的區域之固定而言，特別是可使用該絕緣帶之黏合面之黏合力來達成。對此，在絕緣帶之折疊的區域和絕緣帶之未折疊的區域之間特別是可依材 料屬性而連接。例如，這可藉由溫度和壓力的導入而達成。另一方式或額外地，可在導體帶及/或絕緣帶之折疊的區域和未折疊的區域之間導入一種例如像黏合材料之類的黏性物質。
此外，本發明提供一種用於電子組件的連接載體。此連接載體較佳是可以此處描述的方法製成。即，整體上本方法所揭示的特徵亦揭示於該連接載體且反之亦同。
依據該連接載體之至少一實施形式，包括一載體薄板，其具有一平坦地形成之蓋面。此外，該連接載體包括：至少一形成為電性絕緣之絕緣帶，其施加在該載體薄板之蓋面上；及一形成為可導電之導體帶，其施加在該絕緣帶之遠離該蓋面之黏合面上。該載體薄板和該絕緣帶之間以及該絕緣帶和該導體帶之間分別依材料屬性而互相連接。此外，該導體帶和該載體薄板藉由該絕緣帶而在電性上互相絕緣。
該連接載體特別是作為電子組件用的載體。該連接載體可具有至少二個導體帶，其分別用於至少一電子組件之電性接觸。於此，二種不同極性之電性接觸用的二個導體帶可藉由靜電放電(ESD)保護二極體而橋接著。
載體薄板特別是可具有一種安裝區，其具有一與底面相對向的安裝面。在該安裝面上可在該安裝區中定位著一電子組件。該導體帶於此係用於對該電子組件作電性接觸。該安裝面可以是該蓋面之一部份。另一 方式或額外地，該安裝面可至少以區域方式由黏合面形成。該黏合面及/或該蓋面可在該載體薄板之位於該安裝區外部的區域中由外部自由地接近。換言之，該絕緣帶未完全覆蓋該安裝區外部的區域中之蓋面及/或該導體帶未完全覆蓋該安裝區外部的區域中之黏合面。
依據該連接載體之至少一實施形式，載體薄板形成為多層形式。載體薄板包括一基準薄板、一介電層系統及一可選擇的金屬反射層。該基準薄板之裸露的外表面可形成該載體薄板之底面。此外，該介電層系統之裸露的外表面可形成該載體薄板之蓋面。
特別是可由例如像該基準薄板之裸露的外表面之類的金屬面來形成該底面。該底面可由外部自由地接近及/或作電性接觸。換言之，該底面在已製成的連接載體中完全由電性絕緣的材料覆蓋著。
該基準薄板特別是可以像鋁之類的金屬來形成或由金屬構成。該基準薄板之遠離該底面之一側可細帶化及/或陽極化。金屬基準薄板之使用可使該載體薄板達成良好的導熱性。
在該基準薄板之遠離底面之一側上可選擇地施加金屬反射層。該金屬反射層例如可以鋁或銀形成或由該些材料之一構成。在該基準薄板和該金屬反射層之間可設有一種層序列，其可包含陽極氧化(Elox)層。該陽極氧化層可包含氧化物，特別是氧化鋁或氧化銀。例如，該陽極氧化層可藉由特別是鋁或銀的電解氧化來製成。又，該層序列可包含一黏合層。
介電層系統可具有多個層，其中該層系統之至少一層包含氧化物或由氧化物構成。例如，該層系統包含TiO2、SiO2、Al2O3、Nb2O5或Ta2O5。該層系統特別是可形成為介電鏡面，例如，佈拉格(Bragg)鏡面。
依據該連接載體之至少一實施形式，在波長至少430奈米、較佳是至少440奈米且最多700奈米時，特別是在波長450奈米時，載體薄板之蓋面具有至少80%、較佳是至少85%且特別佳時至少90%之反射率。換言之，垂直於主延伸面而入射至該載體薄板之蓋面上的可見光以至少80%、較佳是至少85%且特別佳是至少90%之機率被反射。該載體薄板因此形成為對可見光、特別是藍光具有高反射性。可成本效益地製備此種高反射性的、特別是形成為多層的載體薄板。
在將光電半導晶片安裝在該連接載體上時，使用高反射性的載體薄板可使發射效率獲得改良。因此，特別是在使用一種體(volume)發射器(其在全部的空間方向中發光)時，可使該連接載體之方向中發出之光有效地被該載體薄板反射。因此，可另外使用反射的光。此外，該基準薄板具有高的導熱率，藉此可使熱由安裝在該連接載體上的電子組件經由該基準薄板而有效地排出。
依據該連接載體之至少一實施形式，該連接載體未藉助於表面安裝(SMT)即可達成可導電的連接。換言之，該導體帶只在遠離該載體薄板之底面的一接觸面上才可自由地被接近。特別是該導體帶只在載體薄板之蓋面上延伸。
依據該連接載體之至少一實施形式，該絕緣帶覆蓋整個蓋面。特別是該絕緣帶完全覆蓋整個蓋面。該絕緣帶例如可施加在載體薄板之蓋面上作為保護層、保護澆鑄物或保護箔。該絕緣帶形成為透明狀。當該載體薄板之組件的材料在波長至少430奈米、較佳是至少440奈米且最多700奈米、特別是在波長450奈米的情況下，具有至少80%、較佳是至少90%且特別佳是95%的透過率時，上述組件於此及以下都形成為透明狀。換言之，可見光、特別是藍光、可良好地透過該絕緣帶且然後可被該載體薄板反射。
於此，該絕緣帶特別是以有機材料、例如、丙烯酸酯、氟聚合物、聚氨酯或聚酯、來形成或由該些材料之至少一種構成。另一方式或額外地，該絕緣帶可以溶膠基因(gene)、例如矽氧烷、水玻璃或塊磷鋁石(Berlinit)、來形成或由其構成。有機材料及/或溶膠基因例如可噴濺在-或離心分離在蓋面上。
依據該連接載體之至少一實施形式，該導體帶具有長度和寬度。特別是該導體帶沿著其長度具有一優先方向，該導體帶沿著此優先方向延伸。該導體帶之寬度是該導體帶之長度的最多20%、較佳是最多10%。該導體帶因此形成為長形。例如，該寬度至少0.4毫米且最多5毫米。該長度可為至少4毫米且最多100毫米。
該導體帶沿著其長度覆蓋該載體薄板之至少90%。此外，該導體帶沿著其寬度覆蓋該載體薄板之至少5%且最多20%。該導體帶之長度可在製程容許度 (tolerance)之範圍中沿著載體薄板之第一橫向而延伸。此外，該導體帶之寬度可在製程容許度(tolerance)之範圍中沿著載體薄板之與第一橫向成垂直的第二橫向而延伸。該導體帶之長度是載體薄板之沿著第一橫向的第一範圍之至少90%。此外，該導體帶之寬度是載體薄板之沿著第二橫向的第二範圍之至少5%且最多20%。
該導體帶另外具有一種厚度，其橫向於或垂直於寬度和長度而延伸。該導體帶之寬度至少25微米、較佳是至少40微米、且最多200微米、較佳是最多150微米。
依據該連接載體之至少一實施形式，至少一絕緣帶具有一種長度和一種寬度。特別是該絕緣帶沿著其長度具有一種優先方向，該絕緣帶沿著此優先方向延伸。該絕緣帶之寬度可為該絕緣帶之長度的最多25%、較佳是15%。該絕緣帶之長度至少等於該導體帶之長度。換言之，該絕緣帶形成為恰巧和該導體帶一樣長或更長。
又，該絕緣帶之寬度較該導體帶之寬度至少大100微米。另一方式或額外地，該絕緣帶之寬度是該導體帶之寬度的至少1.25倍、較佳是至少1.5倍。
由於該絕緣帶形成為較該導體帶還寬，則在該導體帶和該載體薄板之間的蠕變路段可變大，以便因此可確保該導體帶對該載體薄板有較佳的絕緣。
一絕緣帶可單一明確地配屬於每一導體帶。導體帶可配置在絕緣帶的中央。換言之，導體帶之沿著 長度及/或沿著寬度的中央軸可在製程容許度的範圍中對應至絕緣帶之沿著長度及/或沿著寬度的中央軸。
依據該連接載體之至少一實施形式，該載體薄板形成為多層形式且包括該基準薄板和一透明的塗層，該塗層形成為電性絕緣。該透明的塗層之遠離該基準薄板之一外表面形成該載體薄板之蓋面。此蓋面特別形成為可簡易地在空間相連。換言之，該透明的塗層可形成為單件形式或在空間相連。該透明的塗層特別是可以上述有機材料及/或上述溶膠基因來形成或由該些材料構成。
例如，載體薄板可包括介電層系統且該透明的塗層可以是該介電層系統的一部份。特別是該透明的塗層可全面地或整面地覆蓋該層系統之其餘的層。該透明的塗層特別是可使載體薄板相對於環境影響所具有的腐蝕穩定性獲得改良。此外，該透明的塗層可另外對該絕緣帶使擊穿強度提高且使蠕變路段變長。特別是該連接載體因此可具有相連之透明的塗層及施加在該透明的塗層上的至少一絕緣帶。
依據該連接載體之至少一實施形式，一絕緣帶單一明確地配屬於每一導體帶且載體薄板之蓋面形成為可簡易地在空間相連。此種連接載體可特別簡易地且具成本效益地製成。
依據該連接載體之至少一實施形式，載體薄板之側面具有多個口袋。該些口袋係藉由載體薄板之側面上的凹痕而形成。所謂側面是指載體薄板之底面和用 於連接蓋面的外表面。至少一口袋的至少一部份是由至少一導體帶覆蓋著。
依據該連接載體之至少一實施形式，至少在口袋的區域中載體薄板之側面至少一部份是由一絕緣帶覆蓋著。特別是絕緣層可直接鄰接於上述側面。在口袋之區域中該些側面可完全由該絕緣層覆蓋著，使該些側面在該口袋之區域中不再可自由地被接近。
該絕緣層可形成為電性絕緣。該絕緣層可包含以丙烯酸脂、聚氨酯、矽樹脂或環氧化物為主的有機介電質或由這些材料之一者構成。另一方式或額外地，該絕緣層可以聚酯或聚醯亞胺來形成。此外，該絕緣層的材料可藉由紫外線(UV)輻射及/或熱而及時硬化。特別是該絕緣層可藉由該些側面上的噴氣、分配或壓力施加而成。於此，在製造用的方法之期間，可將該絕緣層填充至凹入區中及/或填充至口袋中且隨後將該絕緣層的一部份去除，使該些側面上分別只保留該絕緣層的一些區域。
依據該連接載體之至少一實施形式，導體帶的一區域和絕緣帶的一區域折疊成口袋的區域。導體帶的折疊之區域和絕緣帶的折疊之區域配置在導體帶之未折疊的區域之遠離該載體薄板之一側上。此外，在口袋的區域中該導體帶是由該絕緣帶之未折疊的區域覆蓋著。特別是該導體帶可在側面上完全由該絕緣帶覆蓋著。於是，不再可自由地在側面上接近該導體帶且特別是可使該導體帶向外部達成電性絕緣。
此外，本發明提供光電半導體組件。此光電半導體組件包括此處描述的連接載體。即，整體上對該連接載體所揭示的特徵亦適用於對該光電半導體組件所揭示的特徵且反之亦同。
依據光電半導體組件之至少一實施形式，其包括該連接載體和至少一具有多個連接區之光電半導體晶片。該些連接區特別是用於達成光電半導體晶片之電性接觸。可設有光電半導體晶片以用於發光及/或吸收光。光電半導體晶片可以是發光二極體晶片及/或光二極體晶片。該半導體晶片特別是發出藍光。光電半導體晶片特別是可為一種體發射器，其在全部的空間方向中發出輻射。
依據光電半導體組件之至少一實施形式，至少一半導體晶片在該連接載體之安裝區中係施加在該載體薄板之安裝面上。該半導體晶片可與該安裝面直接相接觸。該安裝面可以是蓋面的一部份。
依據光電半導體組件之至少一實施形式，至少一連接區係與至少一導體帶可導電地連接著。導體帶與該連接區之電性連接例如可以導線接觸來達成。
依據光電半導體組件之至少一實施形式，該連接載體具有至少二個導體帶。每一導體帶藉由至少一絕緣帶而與載體薄板達成電性絕緣。此外，每一連接區都與至少一導體帶可導電地連接著。換言之，半導體晶片之該些連接區未經由載體薄板即達成電性接觸及/或與該載體薄板可導電地連接著。
1:載體薄板
1a:蓋面
1b:側面
1c:底面
11:基準薄板
12:金屬反射層
13:介電層系統
14:層序列
15:安裝區
15a:安裝面
2:絕緣帶
2a:黏合面
2L:絕緣帶之長度
2B:絕緣帶之寬度
21:絕緣帶之折疊的區域
3:導體帶
3L:導體帶之長度
3B:導體帶之寬度
31:導體帶之折疊的區域
4:凹入區
41:凹入區中的口袋
42:橋區
6:絕緣層
61:絕緣材料
5:光電半導體晶片
51:連接區
52:導線接觸
53:轉換用澆鑄件
54:阻止件
以下，將依據各實施例及所屬之圖式來詳述此處描述的連接載體及此處描述的光電半導體組件。
第1圖顯示此處描述的連接載體及此處描述的方法之實施例。
第2圖和第3圖顯示此處描述的連接載體及此處描述的光電半導體組件之實施例。
第4圖顯示此處描述的連接載體用的載體薄板之實施例。
第5圖至第8圖顯示此處描述的連接載體、此處描述的光電半導體組件及此處描述的方法之實施例。
各圖式中相同、相同形式或作用相同的各組件分別設有相同的參考符號。各圖式和各圖式中所示的各元件之間的大小比例未必依比例繪出。反之，為了可更清楚及/或易於理解，各別元件已予放大地顯示出。
依據第1圖之透視圖來詳述此處描述的連接載體及此處描述的方法。所顯示的是該連接載體在劃分之前的步驟。
每一連接載體都具有一具有蓋面1a的載體薄板1。
在蓋面1a上施加一絕緣帶2。又，在絕緣帶2之遠離該蓋面1a之黏合面2a上施加一導體帶3。絕緣帶2和導體帶3沿著載體薄板1之一橫向而延伸。在所 示的實施例中一導體帶3單一明確地配屬於每一絕緣帶2。
載體薄板1另外具有多個安裝區15，其中該蓋面1a的一部份形成一安裝面15a。該些安裝區15中可在該安裝面15a上施加一電子組件(未顯示在第1圖中)。
又，載體薄板1具有凹入區4。每一凹入區4都具有一主延伸方向。沿著凹入區4可對該連接載體進行劃分。各凹入區4具有口袋41。口袋41之區域中該些凹入區4所具有的對其各別的主延伸方向成垂直的範圍大於位於口袋外部的範圍。口袋41之區域中該導體帶3和該絕緣帶1覆蓋該些凹入區4。
在該些凹入區4之間設有橋區42，其上又相連地形成該載體薄板1之各別區域。經由該些橋區42可進行該連接載體之劃分。又，藉由該些橋區42可確保該連接載體之可變化性，這例如對滾輪上的捲繞是需要的。
依據第2圖之示意性的外觀來詳述此處描述的連接載體及此處描述的光電半導體組件之一實施例。在所示的實施例中，在蓋面1a上施加一光電半導體晶片5(未詳細顯示在第1圖中)。所使用的連接載體對應於第1圖之實施例。半導體晶片5以轉換用澆鑄件53來澆鑄。轉換用澆鑄件53用於對該光電半導體晶片5所發出的光進行波長轉換。轉換用澆鑄件53在外部區域上由阻止件54包圍著，該阻止件54作為轉換用澆鑄件53用的停止邊緣。
依據第3圖之示意性的外觀來詳述此處描述的連接載體及此處描述的光電半導體組件之另一實施例。在與第1圖和第2圖比較下在該些連接載體之間的導體帶3和絕緣帶2已被劃分且不再互相連接。導體帶3和絕緣帶2之此種劃分係在凹入區4之口袋41之區域中進行。
依據第4圖之示意性的切面圖來詳述此處描述的連接載體用之載體薄板1之一實施例。載體薄板1形成為多層形式且具有一基準薄板11，其裸露的外表面形成一遠離載體薄板1之蓋面1a的底面1c。在基準薄板11之遠離該底面1c之一側上施加一層序列14，藉此使金屬反射層12可與基準薄板11連接。層序列14可包括陽極氧化(Elox)層，其以氧化鋁或氧化銀形成。此外，層序列14可具有黏合層，其用於連接該基準薄板11和該金屬反射層12及/或該介電層系統13。然而，載體薄板1亦可不具有金屬反射層12及/或不具有層序列14。
在基準薄板11之遠離底面1c之此側上或可選擇的金屬反射層12上施加介電層系統13。介電層系統13之裸露的外表面形成載體薄板1之蓋面1a。介電層系統13包括多個層(第4圖中未顯示)，其可一起形成介電鏡面。特別是該介電層系統13可包括透明的塗層，其遠離該基準薄板11之外表面可形成該蓋面1a。
依據第5圖和第6圖之示意性的俯視圖來詳述此處描述的連接載體及此處描述的方法之一實施例。該俯視圖在第5圖中係在載體薄板1之底面1c上作成且在第6圖中係在蓋面1a上作成。第5圖和第6圖之左側分別顯示衝除(punch out)前的一步驟，但右側係顯示一種跟隨在該衝除之後的步驟。
在第5圖和第6圖之左側所示的步驟中，在載體薄板1中施加凹入區4和口袋41。口袋41一部份以導體帶3和絕緣帶2來覆蓋。在口袋41和凹入區4中以絕緣材料61來填充。就此而言，例如可使用噴氣、分配或壓力。絕緣帶2或導體帶3之覆蓋著上述口袋41之區域於此可防止絕緣材料61延伸至蓋面1a之方向中。
在第5圖和第6圖之右側所示的步驟中，進行一種衝除處理。於此，去除該絕緣材料61之一部份。該絕緣材料61之未去除的部份則形成一絕緣層6。載體薄板1之側面1b在口袋41之區域中由該絕緣層6覆蓋著。
此外，第6圖顯示一種具有連接區51之光電半導體晶片5，連接區51藉由導線接觸52而分別與一導體帶3連接。不同於第6圖所示者，亦可在安裝面15a上施加多個光電半導體晶片5成多晶粒或多晶片的形式。於此，多個光電半導體晶片5可在該安裝面15a上施加成互相串聯及/或並聯。
依據第7圖之透視圖來詳述此處描述的連接載體及此處描述的光電半導體晶片之另一實施例。所示的實施例再次顯示凹入區4之口袋41，其中在載體薄板1之側面1b上施加該絕緣層6於口袋41之區域中。
依據第8圖之透視圖來詳述此處描述的連接載體及此處描述的光電半導體組件之另一實施例。絕緣帶2和導體帶3在本實施例中折疊成口袋41之區域。於此，絕緣帶之折疊的區域21及導體帶之折疊的區域31覆蓋導體帶3之未折疊區。在側面1b上不再可自由地接近該導體帶3。該導體帶3在該側面1b上係藉由絕緣帶之折疊的區域21而達成電性絕緣。
於口袋41之區域中，在載體薄板1之該側面1b上於離開蓋面1a之方向中首先配置未折疊的絕緣帶2，然後配置未折疊的導體帶3且隨後在遠離該蓋面1a之一側上配置該導體帶3之折疊的區域31，且然後配置該絕緣帶2之折疊的區域21。
本發明不限於依據各實施例所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各請求項中各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各請求項中或各實施例中時亦屬本發明。
本專利申請案提出德國專利申請案DE 10 2015 107 657.8之優先權，其已揭示的內容明確地收納於此以作為參考。
1‧‧‧載體薄板
2‧‧‧絕緣帶
3‧‧‧導體帶
5‧‧‧光電半導體晶片
53‧‧‧轉換用澆鑄件
54‧‧‧阻止件

Claims (19)

  1. 一種製造至少一連接載體的方法，具有以下步驟：A)製備一載體薄板(1)，其具有一平坦地形成之蓋面(1a)，B)施加至少一形成為電性絕緣之絕緣帶(2)至該蓋面(1a)上且使該載體薄板(1)和該絕緣帶(2)依材料屬性而連接，C)施加至少一形成為可導電之導體帶(3)至該絕緣帶(2)之黏合面(2a)上且使該絕緣帶(2)和該導體帶(3)依材料屬性而連接，其中該導體帶(3)和該載體薄板(1)藉由該絕緣帶(2)而在電性上互相絕緣，及其中在步驟B)之前進行步驟C)且該絕緣帶(2)和該導體帶(3)一起施加在該載體薄板(1)上。
  2. 如請求項1之方法，其中步驟B)中依材料屬性而連接及/或步驟C)中依材料屬性而連接係使用一種壓薄處理及/或以黏合式連接來達成。
  3. 如請求項1之方法，其中步驟A)和C)及可選擇地包括步驟B)係以滾輪對滾輪(roll-to-roll)處理來進行。
  4. 如請求項1之方法，其中該載體薄板(1)形成為多層構造，且包括基準薄板(11)和介電層系統(13)，該介電層系統(13)形成為介電鏡面，且在波長至少430奈米且最多700奈米時，該載體薄板(1)之該蓋面(1a)具有至少80%之反射率。
  5. 如請求項1之方法，其中在步驟B)之前在載體薄板(1)中施加多個凹入區(4)，且 該施加須在步驟C)中進行，使該導體帶(3)至少以區域方式覆蓋該凹入區之覆蓋的區域中的至少一凹入區(4)。
  6. 如請求項1之方法，其中在步驟C)之後在下一步驟D)中導體帶之折疊的區域(31)和絕緣帶之折疊的區域(21)，折疊成該凹入區之覆蓋的區域，其中導體帶之折疊的區域(31)和絕緣帶之折疊的區域(21)隨後配置在導體帶(3)之未折疊的區域之遠離載體薄板(1)的一側上，且凹入區之覆蓋的區域上該導體帶(3)在折疊之後係由絕緣帶之折疊的區域(21)覆蓋著。
  7. 一種用於電子組件的連接載體，具有一載體薄板(1)，具有一平坦地形成的蓋面(1a)，至少一形成為電性絕緣之絕緣帶(2)，其施加在蓋面(1a)上；及至少一形成為可導電之導體帶(3)，其施加在該絕緣帶(2)之遠離該蓋面(1a)之黏合面(2a)上，其中該載體薄板(1)和該絕緣帶(2)之間以及該絕緣帶(2)和該導體帶(3)之間分別依材料屬性而互相連接，且該導體帶(3)和該載體薄板(1)藉由該絕緣帶(2)而在電性上互相絕緣，該載體薄板(1)形成為多層構造且包括一基準薄板(11)、一介電層系統(13)及一可選擇的金屬反射層(12)，且 在波長至少430奈米且最多700奈米時，該載體薄板(1)之該蓋面(1a)具有至少80%之反射率。
  8. 如請求項7之連接載體，其中該載體薄板(1)形成為多層構造且包括基準薄板(11)和介電層系統(13)，該介電層系統(13)形成為介電鏡面，且在波長至少430奈米且最多700奈米時，該載體薄板(1)之該蓋面(1a)具有至少80%之反射率。
  9. 如請求項7之連接載體，其中該連接載體未藉助於表面安裝(SMT)即可達成連接。
  10. 如請求項7之連接載體，其中絕緣帶(2)覆蓋整個蓋面(1a)，且絕緣帶(2)形成為透明狀。
  11. 如請求項7之連接載體，其中至少一導體帶(3)具有長度(L)和寬度(B)，其中導體帶(3)之寬度(3B)是導體帶(3)之長度(3L)的最多20%，且導體帶(3)沿著其長度(3L)覆蓋該載體薄板(1)之至少90%且沿著其寬度(3B)覆蓋該載體薄板(1)之至少5%且最多20%。
  12. 如請求項11之連接載體，其中至少一絕緣帶(2)具有長度(2L)和寬度(2B)，絕緣帶(2)之長度(2L)至少等於導體帶(3)之長度(3L)，絕緣帶(2)之寬度(2B)較導體帶(3)之寬度(3B)至少大100微米及/或絕緣帶(2)之寬度(2B)是導體帶(3)之 寬度(3B)的至少1.25倍。
  13. 如請求項7之連接載體，其中載體薄板(1)形成為多層構造且包括一基準薄板(11)及一形成為電性絕緣之透明的塗層，且該透明的塗層之遠離該基準薄板(11)的外表面形成該載體薄板(1)之蓋面(1a)。
  14. 如請求項7之連接載體，其中載體薄板(1)之側面(1b)具有多個口袋(41)，該些口袋(41)藉由載體薄板(1)中的凹痕而形成，且至少一口袋(41)的至少一部份是由導體帶(3)覆蓋著。
  15. 如請求項14之連接載體，其中載體薄板(1)之側面(1b)至少在該些口袋(41)之區域中至少一部份是由絕緣層(6)覆蓋著。
  16. 如請求項14之連接載體，其中導體帶之折疊的區域(31)和絕緣帶之折疊的區域(21)，折疊成該口袋(41)之區域，其中導體帶之折疊的區域(31)和絕緣帶之折疊的區域(21)配置在導體帶(3)之未折疊的區域之遠離載體薄板(1)的一側上，且該導體帶(3)之未折疊的區域在口袋(41)之區域中係由絕緣帶之折疊的區域(21)覆蓋著。
  17. 如請求項7之連接載體，其中一絕緣帶(2)明確地配屬於每一導體帶(3)，且此蓋面(1a)形成為可簡易地在空間相連。
  18. 一種光電半導體組件，包括： 一種如請求項7之連接載體，至少一具有連接區(51)之光電半導體晶片(5)，其中至少一半導體晶片(5)在該連接載體之一安裝區(15)中施加在載體薄板(1)之一安裝面(15a)上，且至少一連接區(51)可導電地與至少一導體帶(3)連接著。
  19. 如請求項18之光電半導體組件，其中該連接載體具有至少二個導體帶(3)，其藉由至少一絕緣帶(2)而與載體薄板(1)達成電性絕緣，且每一連接區(51)可導電地與至少一導體帶(3)相連接。
TW105114889A 2015-05-15 2016-05-13 製造連接載體的方法、連接載體以及具有連接載體的光電半導體組件 TWI728976B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015107657.8A DE102015107657A1 (de) 2015-05-15 2015-05-15 Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
DE102015107657.8 2015-05-15

Publications (2)

Publication Number Publication Date
TW201707094A TW201707094A (zh) 2017-02-16
TWI728976B true TWI728976B (zh) 2021-06-01

Family

ID=55802362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114889A TWI728976B (zh) 2015-05-15 2016-05-13 製造連接載體的方法、連接載體以及具有連接載體的光電半導體組件

Country Status (8)

Country Link
US (1) US10468569B2 (zh)
EP (1) EP3295774A1 (zh)
JP (1) JP6856627B2 (zh)
KR (1) KR102527885B1 (zh)
CN (1) CN107912085B (zh)
DE (1) DE102015107657A1 (zh)
TW (1) TWI728976B (zh)
WO (1) WO2016184632A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102588B4 (de) 2016-02-15 2021-12-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger, optoelektronisches Bauelement mit einem Anschlussträger und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2019007513A1 (en) * 2017-07-06 2019-01-10 Osram Opto Semiconductors Gmbh PROCESS FOR PRODUCING AN OPTOELECTRONIC COMPONENT AND AN OPTOELECTRONIC COMPONENT
DE102018105861B3 (de) 2018-03-14 2019-07-04 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines Leiterbahnabschnitts eines Anschlussträgers, Verfahren zur Herstellung eines Anschlussträgers, und optoelektronisches Halbleiterbauteil
JP7240148B2 (ja) * 2018-11-21 2023-03-15 株式会社東芝 光結合装置
CN109819816A (zh) * 2019-03-05 2019-05-31 徐州工程学院 一种喜树栽培固水载体生产装置
DE102019119348B4 (de) * 2019-07-17 2022-09-15 Inovan Gmbh & Co. Kg Beschichtetes Trägerband und Verwendung desselben zum Bonden einer Leistungselektronik
JP7111993B2 (ja) * 2019-12-20 2022-08-03 日亜化学工業株式会社 発光モジュールの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934718A (zh) * 2004-03-17 2007-03-21 陶氏康宁东丽株式会社 用于光学装置的金属基电路衬底及制造前述衬底的方法
TWM342619U (en) * 2008-03-14 2008-10-11 Qiao-En Huang Light emitting body structure
US20090050355A1 (en) * 2007-08-24 2009-02-26 World Properties, Inc. Thermoplastic Films For Insulated Metal Substrates And Methods Of Manufacture Thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1590526A1 (de) * 1963-09-07 1969-09-04 Standard Elek K Lorenz Ag Verfahren zum Herstellen flaechenhafter elektrischer Leitungszuege und/oder elektrischer Bauelemente
US4158745A (en) 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
JPH0744322B2 (ja) * 1989-06-02 1995-05-15 松下電工株式会社 回路基板
US6007668A (en) * 1992-08-08 1999-12-28 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
US6661029B1 (en) * 2000-03-31 2003-12-09 General Electric Company Color tunable organic electroluminescent light source
DE102004009284A1 (de) 2004-02-26 2005-09-15 Osram Opto Semiconductors Gmbh Leuchtdioden-Anordnung für eine Hochleistungs-Leuchtdiode und Verfahren zur Herstellung einer Leuchtdioden-Anordnung
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
EP2050129A2 (en) * 2006-08-11 2009-04-22 E.I. Du Pont De Nemours And Company Device chip carriers, modules, and methods of forming thereof
US8779444B2 (en) 2006-11-03 2014-07-15 Relume Technologies, Inc. LED light engine with applied foil construction
US20080295327A1 (en) 2007-06-01 2008-12-04 3M Innovative Properties Company Flexible circuit
DE102009019524B4 (de) 2009-04-30 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper mit einem reflektierenden Schichtsystem
US20110186874A1 (en) 2010-02-03 2011-08-04 Soraa, Inc. White Light Apparatus and Method
DE102010011719A1 (de) * 2010-03-17 2011-09-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer elektrisch leitenden Verbindung eines Kontaktes mit einem Gegenkontakt
KR101495580B1 (ko) * 2010-04-26 2015-02-25 파나소닉 주식회사 리드 프레임, 배선판, 발광 유닛, 조명 장치
DE102013201327A1 (de) 2013-01-28 2014-07-31 Osram Gmbh Leiterplatte, optoelektronisches Bauteil und Anordnung optoelektronischer Bauteile
JP2014195038A (ja) 2013-02-28 2014-10-09 Steq Co Ltd Ｌｅｄ発光装置およびその製造方法
JP5760122B2 (ja) 2013-06-27 2015-08-05 キヤノン・コンポーネンツ株式会社 発光素子実装用フレキシブル配線板、発光装置
DE102014106062B4 (de) * 2014-04-30 2018-11-22 Infineon Technologies Ag Chipkartenmodul, Chipkartenkörper, Chipkarte und Chipkartenherstellungsverfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934718A (zh) * 2004-03-17 2007-03-21 陶氏康宁东丽株式会社 用于光学装置的金属基电路衬底及制造前述衬底的方法
US20090050355A1 (en) * 2007-08-24 2009-02-26 World Properties, Inc. Thermoplastic Films For Insulated Metal Substrates And Methods Of Manufacture Thereof
TWM342619U (en) * 2008-03-14 2008-10-11 Qiao-En Huang Light emitting body structure

Also Published As

Publication number Publication date
WO2016184632A1 (de) 2016-11-24
CN107912085B (zh) 2020-10-20
EP3295774A1 (de) 2018-03-21
DE102015107657A1 (de) 2016-12-01
US20180138379A1 (en) 2018-05-17
KR20180021694A (ko) 2018-03-05
TW201707094A (zh) 2017-02-16
JP2018517307A (ja) 2018-06-28
JP6856627B2 (ja) 2021-04-07
KR102527885B1 (ko) 2023-04-28
US10468569B2 (en) 2019-11-05
CN107912085A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
TWI728976B (zh) 製造連接載體的方法、連接載體以及具有連接載體的光電半導體組件
JP6414485B2 (ja) 発光装置
US9508783B2 (en) Display panel and fabrication method thereof
JP5885922B2 (ja) 発光装置
JP5533183B2 (ja) Ｌｅｄ光源装置及びその製造方法
JP6540098B2 (ja) 発光装置
KR102250710B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US10326062B2 (en) UV LED package structure, UV light emitting unit, and method for manufacturing UV light emitting unit
US20120228666A1 (en) Optoelectronic Module
US9653664B2 (en) Chip substrate comprising a groove portion and chip package using the chip substrate
US20190097106A1 (en) Connection Carrier, Optoelectronic Component and Method for Producing a Connection Carrier or an Optoelectronic Component
KR20140074367A (ko) 광전자 반도체 소자
US9818913B2 (en) Chip substrate
JP6635007B2 (ja) 発光装置の製造方法
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP6733716B2 (ja) 発光装置
JP6402890B2 (ja) 発光装置およびその製造方法
CN104254916B (zh) 具有增大的芯片岛状物的衬底
JP2013135069A (ja) 発光素子搭載用配線基板、発光モジュール及び発光素子搭載用配線基板の製造方法
US20230006118A1 (en) Optoelectronic device and method for producing an optoelectronic device
US9972759B2 (en) Optoelectronic semiconductor device having contact track with relieved thermo-mechanical stress
KR101433734B1 (ko) 엘이디 패키지
JP2018101708A (ja) パッケージ、発光装置、発光装置の製造方法
KR20160140534A (ko) 반도체 발광소자 패키지용 기판 및 이를 가지는 반도체 발광소자 패키지
JP2015177169A (ja) 太陽電池モジュール