CN107912085B - 用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件 - Google Patents

用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件 Download PDF

Info

Publication number
CN107912085B
CN107912085B CN201680027955.3A CN201680027955A CN107912085B CN 107912085 B CN107912085 B CN 107912085B CN 201680027955 A CN201680027955 A CN 201680027955A CN 107912085 B CN107912085 B CN 107912085B
Authority
CN
China
Prior art keywords
strip
insulating
carrier plate
carrier
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680027955.3A
Other languages
English (en)
Other versions
CN107912085A (zh
Inventor
约尔格·埃里希·佐尔格
斯特凡·齐格勒
迈克尔·奥斯特根
亚历山大·皮特施
埃克哈德·迪策尔
迈克尔·贝内迪克特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alan Nord Co ltd
Original Assignee
Alan Nord Co ltd
Osram Opto Semiconductors GmbH
Heraeus Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alan Nord Co ltd, Osram Opto Semiconductors GmbH, Heraeus Deutschland GmbH and Co KG filed Critical Alan Nord Co ltd
Publication of CN107912085A publication Critical patent/CN107912085A/zh
Application granted granted Critical
Publication of CN107912085B publication Critical patent/CN107912085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

提出一种用于制造至少一个连接载体的方法，所述方法具有如下步骤：A)提供具有平坦构成的覆盖面(1a)的载体板(1)，B)将至少一个电绝缘构成的绝缘带(2)施加到覆盖面(1a)上，并且将载体板(1)和绝缘带(2)材料配合地连接，C)将至少一个导电构成的导体带(3)施加到绝缘带(2)的附着面(2a)上，并且将绝缘带(2)和导体带(3)材料配合地连接，其中导体带(3)和载体板(1)借助于绝缘带(2)彼此电绝缘。

Description

用于制造连接载体的方法、连接载体以及具有连接载体的光 电子半导体组件
相关申请的交叉参引
出版物US 8,975,532B2描述一种连接载体和一种用于制造这种连接载体的方法。
发明内容
一个要实现的目的在于：提出一种用于制造连接载体的简化的且成本适宜的方法。另一要实现的目的在于：提出一种能够简化地且成本适宜地制造的连接载体和一种具有这种连接载体的光电子半导体组件。
提出一种用于制造至少一个连接载体的方法。连接载体能够用于机械固定和稳定和电接触至少一个电子组件。例如，连接载体为电路板。电子组件能够为电子的、尤其光电子的半导体芯片。
根据方法的至少一个实施方式，提供载体元件。载体元件尤其为载体板。
载体板具有平坦构成的覆盖面和背离覆盖面的底面。换言之，覆盖面平整地或平面地构成。底面同样能够平坦地构成。平坦构成的面的特征尤其在于：该面在制造公差的范围内不具有隆起部和/或凹陷部。在此可行的是：覆盖面多次连贯地构成。
载体板具有主延伸平面，所述载体板沿着所述主延伸平面沿两个横向方向延伸。主延伸平面在制造公差的范围内平行于或沿着覆盖面和/或底面伸展。垂直于主延伸平面，在竖直方向上，载体板具有厚度。载体板的厚度相对于载体板沿横向方向的扩展是小的。
载体板尤其能够为薄板，所述薄板能够借助金属形成。例如，载体板的厚度为至少0.3mm、优选至少0.4mm，并且最高为2.2mm、优选最高为2.1mm。
根据方法的至少一个实施方式，将至少一个电绝缘构成的绝缘带施加到载体板的覆盖面上。
在此和在下文中，“带”为长形延伸的、例如条带形的部件，所述部件在展开的状态下在俯视图中——即从垂直于部件的主延伸平面的方向观察——例如矩形地构成。带在此尤其能够具有平行于主延伸平面直线伸展的外棱边，所述外棱边不具有弯曲部。
绝缘带例如能够借助氧化物、氮化物、聚合物和/或塑料材料形成，或者由所述材料之一构成。
例如，绝缘带能够借助环氧树脂粘接剂、尤其改性的环氧树脂粘接剂(例如，所谓的B阶环氧树脂粘接剂)或丙烯酸粘接剂、尤其改性的丙烯酸粘接剂(例如所谓的B阶丙烯酸粘接剂)形成或由其构成。此外，绝缘带能够借助PSA粘接剂(PSA：压敏粘接剂)、例如丙烯酸聚合物、聚异丁烯(PIB)、乙烯醋酸乙烯酯(EVA)、硅树脂粘接剂或Syrol嵌段聚合物(SBS，SEBS，SEP)形成或由其构成。PSA粘接剂的特征在于：其在施加压力之后、例如在层压工艺中才发挥其附着作用。此外可行的是：绝缘带的材料基于热熔粘接的粘接剂(英文：hot-meltadhesive)，所述热熔粘接的粘接剂尤其由热塑性材料、如聚乙烯或聚酰胺构成。
根据方法的至少一个实施方式，载体板和至少一个绝缘带材料配合地彼此连接。“材料配合的连接”在此和在下文中是如下连接，其中连接配对物通过分子力和/或原子力保持在一起。材料配合的连接的特征在于：其不可无机械破坏地脱离。这就是说，在尝试通过机械力作用脱离连接时，破坏和/或损坏连接配对物中的至少一个。例如，材料配合的连接为粘接连接、焊接连接和/或熔接连接。此外，材料配合的连接能够通过将绝缘带的材料喷涂和/或蒸镀到覆盖面上产生。
在施加至少一个绝缘带之后，所述绝缘带至少部分地覆盖载体板的覆盖面。在该情况下，覆盖面能够至少局部地可自由触及。还可行的是：绝缘带将覆盖面完全地覆盖。绝缘带的附着面于是能够至少局部地从外部可自由触及。
根据方法的至少一个实施方式，将至少一个导电构成的导体带施加在绝缘带的附着面上，并且与绝缘带材料配合地连接。绝缘带的附着面尤其能够为绝缘带的外面，所述外面在将绝缘带施加到覆盖面上之后背离所述覆盖面。
例如，导体带借助金属、如铜、铜合金、铝、钢或铁形成或由所述材料之一构成。这能够实现借助于例如线接触(Wire-Bonding，线键合)简单地接触至少一个导体带的背离载体板的接触面。接触面还能够借助于电镀工艺来精化。对此适合的例如是层序列，所述层序列如下构成：Ni-Pd-Au、Ni-Ag、Ni-Au、Ag和/或Ni-P。替选地或附加地，接触面能够借助OSP覆层(OSP：Organic Surface Protection，有机表面保护)。这种OSP覆层例如能够包括苯并三唑再浸渍溶液。此外，导体带的朝向附着面的基本面例如能够通过粗化工艺、例如喷砂、刻蚀和/或电镀覆层来预处理，以便简化与绝缘带的连接。
根据方法的至少一个实施方式，导体带和载体板借助于绝缘带彼此电绝缘。对此，绝缘带能够完全地覆盖导体带的基本面。还可行的是：绝缘带在至少一个横向方向上超出导体带。换言之，绝缘带能够比导体带更宽地构成。
根据用于制造至少一个连接载体的方法的至少一个实施方式，所述方法具有如下步骤:
A)提供具有平坦构成的覆盖面的载体板；
B)将至少一个电绝缘构成的绝缘带施加到覆盖面上，并且将载体板和绝缘带材料配合地连接；
C)将至少一个导电构成的导体带施加到绝缘带的附着面上，并且将绝缘带和导体带材料配合地连接，其中导体带和载体板借助于绝缘带彼此电绝缘。
尤其可行的是：借助在此描述的方法制造多个连接载体，其中随步骤C)之后进行分割步骤。
根据方法的至少一个实施方式，在步骤B)中将载体板和绝缘带材料配合地连接和/或在步骤C)中将绝缘带和导体带材料配合地连接利用层压工艺和/或借助粘接连接来进行。尤其可行的是：材料配合的连接在全部三个步骤A)、B)和C)中利用层压工艺和/或借助粘接连接来进行。层压工艺或粘接连接的应用的特征在于其简单的且成本适宜的实施。
例如，绝缘带在附着面上和/或在与附着面相对置的安置面上能够是粘接剂覆层的。粘接剂能够为PSA粘接剂。绝缘带因此能够为粘接带(所谓的衬带)和/或保护薄膜。例如，能够将绝缘带揭去保护薄膜并且粘贴到覆盖面上。如果将绝缘带借助于粘接剂粘贴到覆盖面上，那么可行的是：粘接剂包含附加的填料作为间隔颗粒，以便能够在压力作用下实现粘接剂的均匀的厚度。
替选地或附加地可行的是：绝缘带和/或导体带借助印刷法来施加。此外，绝缘带和/或导体带能够借助于喷射、喷涂、旋涂、蒸镀或点胶来施加。
在此处描述的方法中，尤其采用如下思想：将成本适宜的连接方法用于导体带或绝缘带与载体板的材料配合的连接。对此尤其适合的是层压工艺、粘接连接和/或印刷法。此外，将成本适宜的材料用于连接载体的各个部件。这能够实现：成本适宜地在连接载体中使用如下载体板，所述载体板具有期望的特定特性、即例如其反应性和/或导热性。电接触电子组件所需要的印制导线能够作为导体带简单地且成本适宜地施加到载体板上。
根据方法的至少一个实施方式，步骤A)中的提供载体板和步骤C)中的施加至少一个导体带在卷对卷工艺中执行。在这种工艺中，将载体板、至少一个导体带和可选地绝缘带作为卷以卷绕的方式提供。随后将载体板、至少一个导体带和可选地至少一个绝缘带从卷展开并且彼此连接。连接尤其能够借助层压工艺进行。随后，制成的连接载体能够再次卷绕成卷。
这种卷对卷工艺能够实现快速地且成本适宜地制造连接载体。尤其可行的是：载体板、至少一个导体带和至少一个绝缘带分别作为卷以卷绕的方式提供。载体板和绝缘带的材料配合的连接和导体带和绝缘带的材料配合的连接于是能够在一个共同的方法步骤中进行。
根据方法的至少一个实施方式，步骤C)中的施加至少一个导体带在步骤B)中的将至少一个绝缘带施加到覆盖面上之前执行。绝缘带和导体带于是尤其能够共同地施加到载体板上。在此可行的是：将导体带和绝缘带首先彼此材料配合地连接并且随后共同地作为卷以卷绕的方式提供。
根据方法的至少一个实施方式，在步骤B)中将至少一个绝缘带施加到覆盖面上之前，将多个凹部引入到载体板中。换言之，将载体板预先结构化。引入凹部例如能够借助于冲压工艺、激光切割、水束切割、喷砂和/或刻蚀来进行。凹部能够在竖直方向上完全地延伸穿过载体。
凹部能够为分离结构。例如，每个凹部分别具有主延伸方向，所述凹部沿着所述主延伸方向延伸。主延伸方向能够为两个横向方向之一。特别地，凹部能够框架状地包围载体板的对应于要制造的连接载体的区域。在此，凹部能够部分地通过载体板的桥状件彼此分离。沿着凹部，穿过桥状件能够在随步骤C)之后的步骤中分割至少一个连接载体。
还可行的是：凹部至少部分地具有袋状部。袋状部能够通过凹部的一部分形成，在垂直于凹部的主延伸方向的至少一个横向方向上，这部分与凹部的其余部分相比具有更大的厚度。通过袋状部能够提高爬电电流沿着绝缘带的爬电路径，进而防止导体带和载体板之间的短路。
根据方法的至少一个实施方式，步骤C)中的施加至少一个导体带进行为，使得导体带至少局部地遮盖凹部中的至少一个。凹部于是具有遮盖区域。凹部的遮盖区域尤其能够为袋状部的至少一个区域。换言之，凹部的每个袋状部能够至少部分地由导体带遮盖。至少一个导体带的分割能够在凹部的遮盖区域处进行。在此和在下文中，如果导体带在凹部之上延伸，那么能够得到通过至少一个导体带的“遮盖”。于是，凹部的遮盖区域尤其不再可从载体板的覆盖面起自由触及。导体带在凹部的遮盖区域处能够空出地构成。
根据方法的至少一个实施方式，在步骤B)之前将多个凹部引入到载体板中，并且步骤C)中的施加进行为，使得导体带至少局部地遮盖凹部中的至少一个。
根据方法的至少一个实施方式，在步骤C)中施加至少一个导体带之后，在凹部的遮盖区域中将导体带的区域和绝缘带的区域折叠。换言之，将导体带翻折。折叠例如能够借助于切割工具和/或冲压工具来进行。在此可行的是：将导体带和可选地绝缘带首先在凹部的遮盖区域处切断并且随后共同地折叠。折叠能够围绕转动轴线进行，所述转动轴线沿着载体板的横向方向之一伸展。特别地，导体带和绝缘带能够围绕转动轴线转动至少160°和最高200°、尤其180°。
在折叠之后，导体带能够具有折叠区域和未折叠区域。可行的是：导体带的折叠区域在背离载体板的一侧上与导体带的未折叠区域连接。此外可行的是：绝缘带的折叠区域与绝缘带的未折叠区域至少部分地连接。
根据方法的至少一个实施方式，导体带的折叠区域和绝缘带的折叠区域在折叠之后设置在导体带的未折叠区域的背离载体板的一侧上。在此，导体带在凹部的遮盖区域处在折叠之后由绝缘带覆盖。换言之，导体带在凹部的遮盖区域处不再可自由触及。
在折叠之后，绝缘带的折叠区域的附着面的一部分和绝缘带的未折叠区域的附着面的一部分能够彼此相向。此外，折叠区域的附着面的这部分和未折叠区域的附着面的这部分能够直接彼此接触并且尤其材料配合地彼此连接。绝缘带的折叠区域的接触面的一部分和导体带的未折叠区域的接触面的一部分同样能够彼此相向并且尤其彼此直接接触。
根据方法的至少一个实施方式，在步骤C)中施加至少一个导体带之后，将在凹部的遮盖区域中的导体带的区域和绝缘带的区域折叠。导体带的折叠区域和绝缘带的折叠区域随后设置在导体带的未折叠区域的背离载体板的一侧上。在折叠之后，导体带在凹部的遮盖区域处由绝缘带的折叠区域覆盖。
通过折叠导体带和绝缘带能够实现：在折叠区域处增大载体板和导体带之间的爬电路径，并且导体带的自由端部是无电势的。此外，至少一个导体带能够通过绝缘带来密封。为了固定折叠区域，尤其能够使用绝缘带的附着面的附着力。对此，能够在绝缘带的未折叠区域和绝缘带的折叠区域之间建立尤其材料配合的连接。例如，这能够通过引入温度和压力来进行。替选地或附加地可行的是：将附着材料、例如粘接剂引入到导体带的和/或绝缘带的折叠区域和未折叠区域之间。
此外，提出一种用于电子组件的连接载体。连接载体优选能够借助在此描述的方法来制造。这就是说，全部针对方法公开的特征也针对连接载体公开并且反之亦然。
根据连接载体的至少一个实施方式，所述连接载体包括具有平坦构成的覆盖面的载体板。此外，连接载体包括至少一个电绝缘构成的绝缘带，所述绝缘带施加在载体板的覆盖面上；和施加在绝缘带的背离覆盖面的附着面上的导电构成的导体带。载体板和绝缘带以及绝缘带和导体带分别材料配合地彼此连接。此外，导体带和载体板借助于绝缘带彼此电绝缘。
连接载体尤其用作为用于电子组件的载体。连接载体能够具有至少两个导体带，所述导体带分别用于电接触至少一个电子组件。在此可行的是：借助于ESD保护二极管桥接两个导体带，所述导体带设置用于电接触两个不同的极性。
载体板尤其能够具有安装区域，所述安装区域具有背离底面的安装面。在安装面上，在安装区域中能够安放电子组件。导体带在此用于电接触电子组件。安装面能够为覆盖面的一部分。替选地或附加地可行的是：安装面至少局部地通过附着面形成。附着面和/或覆盖面能够在载体板的位于安装区域之外的区域中可从外部自由触及。换言之，绝缘带在安装区域之外的区域中将覆盖面不完全地覆盖，和/或导体带在安装区域之外的区域中不完全地覆盖附着面。
根据连接载体的至少一个实施方式，载体板多层地构成。载体板包括基板、介电层系统和可选地金属反射层。基板的露出的外面能够形成载体板的底面。此外，介电层系统的露出的外面能够形成载体板的覆盖面。
尤其可行的是：底面通过金属面、即例如基板的露出的外面形成。底面可从外部自由触及和/或能够电接触。换言之，底面在制成的连接载体中不完全地由电绝缘材料覆盖。
基板尤其能够借助金属、即例如铝形成，或者由金属构成。基板的背离底面的一侧能够是带阳极化处理和/或阳极氧化的。金属基板的使用能够实现载体板的良好的导热性。
在基板的背离底面的一侧上可选地能够施加有金属反射层。金属反射层例如能够借助铝或银形成或者由所述材料之一构成。在基板和金属反射层之间能够设有层序列，所述层序列能够包含阳极化层。阳极化层能够包含氧化物、尤其氧化铝或氧化银。例如，阳极化层能够借助于电解氧化、尤其铝或银的电解氧化来制造。此外，层序列能够包含附着层。
介电层系统能够具有多个层，其中层系统的层中的至少一个层能够包含氧化物或由氧化物构成。例如，层系统包含TiO2、SiO2、Al2O3、Nb2O5或Ta2O5。层系统尤其能够构成为介电镜、即例如布拉格镜。
根据连接载体的至少一个实施方式，载体板的覆盖面在波长为至少430nm、优选至少440nm、和最高700nm的情况下、尤其在波长为450nm的情况下具有至少80％、优选至少85％并且尤其优选至少90％的反射率。换言之，垂直于主延伸平面射到载体板的覆盖面上的可见光以至少80％、优选至少85％并且尤其优选至少90％的概率反射。因此，载体板对于可见光、尤其对于蓝光构成为是高反射性的。这种高反射性的、尤其多层构成的载体板能够成本适宜地提供。
使用高反射性的载体板能够在将光电子半导体芯片安装到连接载体上时实现耦合输出效率的改进。因此。尤其在使用体积发射器的情况下能够实现通过载体板有效地反射朝连接载体的方向放射的光，所述体积发射器沿全部空间方向发射光。因此，还能够利用反射光。此外，基板能够具有高的导热性，由此热量能够从安装在连接载体上的电子组件经由基板有效地导出。
根据连接载体的至少一个实施方式，连接载体不能够借助于表面安装(英文：SMT，Surface-Mountable-Device，可表面安装设备)导电地连接。换言之，导体带仅在背离载体板的底面的接触面处可自由触及。特别地，导体带仅在载体板的覆盖面上延伸。
根据连接载体的至少一个实施方式，绝缘带覆盖整个覆盖面。特别地，绝缘带完全地覆盖整个覆盖面。绝缘带例如能够作为保护层、保护囊封件或保护薄膜施加在载体板的覆盖面上。绝缘带构成为是透明的。在此和在下文中，载体板的部件在如下情况下构成为是透明的：所述部件的材料在波长为至少430nm、优选至少440nm并且最高700nm的情况下、尤其在波长为450nm的情况下具有至少80％、优选至少90％和尤其优选至少95％的透射率。换言之，可见光、尤其蓝光通过绝缘带良好地透射并且随后能够由载体板反射。
在此，绝缘带尤其借助有机材料、例如丙烯酸酯、含氟聚合物、聚氨酯或聚酯形成或由所述材料中的至少一种构成。替选地或附加地，绝缘带能够借助溶胶-凝胶、即例如硅氧烷、水玻璃或单磷酸铝(柏林石)形成或由其构成。有机材料和/或溶胶-凝胶例如能够喷涂或旋涂到覆盖面上。
根据连接载体的至少一个实施方式，导体带具有长度和宽度。特别地，导体带沿其长度具有优先方向，所述导体带沿着所述优先方向延伸。导体带的宽度为导体带的长度的最高20％、优选最高10％。导体带因此长形地构成。例如，导体带的宽度为至少0.4mm和最高5mm。长度能够为至少4mm和最高100nm。
导体带沿其长度覆盖载体板的至少90％。此外，导体带沿其宽度覆盖载体板的至少5％和最高20％。导体带的长度在制造公差的范围内能够沿着载体板的第一横向方向伸展。此外，导体带的宽度在制造公差的范围内能够沿着第二横向方向伸展，所述第二横向方向垂直于第一横向方向。导体带的长度于是为载体板沿着第一横向方向的第一扩展的至少90％。此外，导体带的宽度为载体板沿着第二横向方向的第二扩展的至少5％和最多20％。
此外，导体带具有横向于或垂直于宽度和长度伸展的厚度。导体带的厚度为至少25μm，优选至少40μm，并且最高200μm，优选最高150μm。
根据连接载体的至少一个实施方式，至少一个绝缘带具有长度和宽度。特别地，绝缘带沿其长度具有优先方向，所述绝缘带沿所述优先方向延伸。绝缘带的宽度能够为绝缘带的长度的最多25％、优选15％。绝缘带的长度至少为导体带的长度。换言之，绝缘带刚好与导体带同样长地或比其更长地构成。
此外，绝缘带的宽度至少比导体带的宽度大100μm。替选地或附加地，绝缘带的宽度至少对应于导体带的宽度的1.25倍，优选至少1.5倍。
通过绝缘带比导体带更宽地构成，能够提高导体带和载体板之间的爬电路径，以便因此确保导体带相对于载体板更好的绝缘。
可行的是：将每个导体带与一个绝缘带一对一地关联。导体带能够相对于绝缘带定心地设置。换言之，导体带沿着长度和/或沿着宽度的中轴线在制造公差的范围内能够接近绝缘带沿着长度和/或沿着宽度的中轴线。
根据连接载体的至少一个实施方式，载体板多层地构成，并且包括基板和电绝缘构成的透明覆层。透明覆层的背离基板的外面形成载体板的覆盖面。覆盖面尤其单一连贯地构成。换言之，透明覆层能够一件式地构成或连贯地构成并且完全地遮盖基板。透明覆层尤其能够借助上述有机材料和/或上述溶胶-凝胶形成或由所述材料之一构成。
例如，载体板能够包括介电层系统，并且透明覆层能够是介电层系统的一部分。特别地，透明覆层能够完全地或整面地覆盖层系统的其余层。透明覆层尤其能够改进载体板相对于环境影响的腐蚀稳定性。此外，除了绝缘带之外，透明覆层能够提高击穿强度和延长爬电路径。特别地，连接载体于是能够具有连贯的透明覆层和施加在透明覆层上的至少一个绝缘带。
根据连接载体的至少一个实施方式，每个导体带与一个绝缘带一对一地关联，并且载体板的覆盖面单一连贯地构成。这种连接载体尤其能够简单且成本适宜地制造。
根据连接载体的至少一个实施方式，载体板的侧面具有多个袋状部。袋状部由载体板的侧面处的槽口形成。侧面能够为载体板的将底面和顶面连接的外面。袋状部中的至少一个至少部分地由至少一个导体带遮盖。
根据连接载体的至少一个实施方式，载体板的侧面至少在袋状部的区域中至少部分地借助绝缘层覆盖。特别地，绝缘层能够直接地邻接于侧面。侧面能够在袋状部的区域中完全地由绝缘层覆盖，使得侧面在袋状部的区域中不再可自由触及。
绝缘层能够电绝缘地构成。绝缘层能够包含基于丙烯酸酯、聚氨酯、硅树脂或环氧化物的有机电介质或由所述材料之一构成。替选地或附加地，绝缘层能够借助聚酯或聚酰亚胺形成。此外，绝缘层的材料能够借助于UV辐射和/或以热学的方式硬化。特别地，绝缘层能够借助于喷射、点胶或印刷施加到侧面上。在此可行的是：在制造方法期间，用绝缘层填充凹部和/或袋状部，并且随后移除绝缘层的一部分，使得分别仅绝缘层的区域保留在侧面上。
根据连接载体的至少一个实施方式，在袋状部的区域中导体带的区域和绝缘带的区域折叠。导体带的折叠区域和绝缘带的折叠区域设置在导体带的未折叠区域的背离载体板的一侧上。此外，导体带在袋状部的区域中由绝缘带的折叠区域遮盖。特别地，导体带在侧面处能够完全地由绝缘带覆盖。导体带于是不再能够在侧面处可自由触及并且尤其向外电绝缘。
此外，提出一种光电子半导体组件。所述光电子半导体组件包括在此描述的连接载体。这就是说，全部针对连接载体公开的特征也针对光电子半导体组件公开并且反之亦然。
根据光电子半导体组件的至少一个实施方式，所述光电子半导体组件包括连接载体和至少一个具有连接部位的光电子半导体芯片。连接部位尤其用于电接触光电子半导体芯片。光电子半导体芯片能够设置用于发射和/或吸收光。光电子半导体芯片能够为发光二极管芯片和/或光电二极管芯片。特别地，半导体芯片发射蓝光。特别地，光电子半导体芯片能够是体积发射器，所述体积发射器沿全部空间方向发射。
根据光电子半导体组件的至少一个实施方式，至少一个半导体芯片在连接载体的安装区域中施加在载体板的安装面上。半导体芯片能够与安装面直接接触。安装面能够为覆盖面的一部分。
根据光电子半导体组件的至少一个实施方式，连接部位中的至少一个与至少一个导体带导电连接。导体带与连接部位的电连接例如能够借助线接触进行。
根据光电子半导体组件的至少一个实施方式，连接载体具有至少两个导体带。每个导体带借助于至少一个绝缘带与载体板电绝缘。此外，每个连接部位与至少一个导体带导电连接。换言之，半导体芯片的连接部位不经由载体板电接触和/或与载体板导电连接。
附图说明
下面，根据实施例和所属的附图详细阐述在此描述的方法、在此描述的连接载体以及在此描述的光电子半导体组件。
图1示出在此描述的连接载体以及在此描述的方法的一个实施例。
图2和3示出在此描述的连接载体以及在此描述的光电子半导体组件的实施例。
图4示出用于在此描述的连接载体的载体板的一个实施例。
图5、6、7和8示出在此描述的连接载体、在此描述的光电子半导体组件以及在此描述的方法的实施例。
具体实施方式
相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件相互间的大小关系不视作为是按照比例的。更确切地说，为了更好的可视性和/或为了更好的理解能够夸大地示出个别元件。
根据图1的立体图详细阐述在此描述的连接载体以及在此描述的方法的一个实施例。示出在分割连接载体之前的方法步骤。
每个连接载体具有载体板1，所述载体板具有覆盖面1a。
在覆盖面1a上施加有绝缘带2。此外，在绝缘带2的背离覆盖面1a的附着面2a上施加有导体带3。绝缘带2和导体带3沿着载体板1的横向方向之一延伸。在所示出的实施例中，每个绝缘带2一对一地与一个导体带3相关联。
载体板1还具有安装区域15，覆盖面1a的一部分在所述安装区域中形成安装面15a。在安装区域15中，能够将电子组件(在图1中未示出)施加在安装面15a上。
此外，载体板1具有凹部4。每个凹部4具有主延伸方向。沿着凹部4能够进行连接载体的分割。凹部4具有袋状部41。与在袋状部41之外相比，在袋状部41的区域中，凹部4垂直于其相应的主延伸方向具有更大的扩展。在袋状部41的区域中，导体带3和绝缘带1遮盖凹部4。
在凹部4之间设有桥状件42，此外，载体板1的各个区域在所述桥状件上连贯地构成。能够穿过所述桥状件42进行连接载体的分割。此外，通过桥状件42能够确保连接载体的柔性，所述柔性例如对于卷绕成卷是所需要的。
根据图2的示意图，详细阐述在此描述的连接载体以及在此描述的光电子半导体组件的一个实施例。在所示出的实施例中，在覆盖面1a上施加有光电子半导体芯片5(在图1中未详细示出)。所使用的连接载体对应于图1的实施例。半导体芯片5借助转换囊封件53囊封。转换囊封件53用于对由光电子半导体芯片5发射的光进行波长转换。转换囊封件53在外部区域处由停止坝54包围，所述停止坝用作为用于转换囊封件53的停止棱边。
根据图3的示意图，详细阐述在此描述的连接载体以及在此描述的光电子半导体组件的另一实施例，其中不同于图1和2的实施例，导体带3和绝缘带2在连接载体之间分割并且彼此不再连接。导体带3和绝缘带2的所述分割在凹部4的袋状部41的区域中进行。
根据图4的示意剖视图，详细阐述用于在此描述的连接载体的载体板1的一个实施例。载体板1多层地构并且具有基板11，所述基板的露出的外面形成背离载体板1的覆盖面1a的底面1c。在基板11的背离底面1b的一侧上安置有层序列14，借助于所述层序列能够将金属反射层12与基板11连接。层序列14能够包括阳极化层，所述阳极化层能够借助氧化铝或氧化银形成。此外，层序列14能够具有附着层，所述附着层能够用于连接基板11和金属反射层12和/或层系统13。然而也可行的是：载体板1不具有反射层12和/或不具有层序列14。
在基板11的或可选的金属反射层12的背离底面1c的一侧上施加有介电层系统13。介电层系统13的露出的外面形成载体板1的覆盖面1a。介电层系统13包括多个层(在图4中未示出)，所述多个层能够共同地形成介电镜。特别地，层系统13能够包括透明覆层，所述透明覆层的背离基板11的外面能够形成覆盖面1a。
根据图5和6的示意俯视图详细阐述在此描述的连接载体以及在此描述的方法的一个实施例。在图5中示出底面1c的俯视图并且在图6中示出载体板1的覆盖面1a的俯视图。在图5和6的左侧分别示出在冲裁之前的方法步骤，而在右侧示出随冲裁之后的方法步骤。
在图5和6的左侧示出的方法步骤中，凹部4和袋状部41已经引入到载体板1中。袋状部41借助导体带3和绝缘带2部分地遮盖。将绝缘材料61填充到凹部4的袋状部41中。对此，例如能够使用喷射、点胶或印刷。绝缘带2的或导体带3的遮盖袋状部41的区域在此能够防止绝缘材料61朝覆盖面1a的方向伸展。
在图5和6的右侧示出的方法步骤中，已经执行冲裁过程。在此，移除绝缘材料61的一部分。随后，绝缘材料61的所述未移除的部分形成绝缘层6。载体板1的侧面1b在袋状部41的区域中由绝缘层6覆盖。
此外，图6示出具有连接部位51的光电子半导体芯片5，所述连接部位借助于线接触部52与各一个导体带3连接。与在图6中示出不同，可行的是：多个光电子半导体芯片5、例如作为堆叠封装(Multi-Die)或作为多芯片施加到安装面15a上。在此，多个光电子半导体芯片5能够彼此串联和/或彼此并联地施加在安装面15a上。
根据图7的立体图，详细阐述在此描述的连接载体以及在此描述的光电子半导体组件的另一实施例。所示出的实施例再次示出凹部4的袋状部41，其中在载体板1的侧面1b上在袋状部41的区域中安置有绝缘层6。
根据图8的立体图，详细阐述在此描述的连接载体以及在此描述的光电子半导体组件的另一实施例。绝缘带2和导体带3在该实施例中在袋状部41的区域中折叠。在此，绝缘带21的折叠区域以及导体带31的折叠区域遮盖导体带3的未折叠区域。在侧面1b处，导体带3不再可自由触及。导体带3通过绝缘带21在侧面1b处的折叠区域电绝缘。
在袋状部41的区域中，在载体板1的侧面1b处在远离覆盖面1a的方向上首先设置有未折叠的绝缘带2、随后是未折叠的导体带3并且随后在背离覆盖面1a的一侧上设置有导体带3的折叠区域31并且随后设置有绝缘带2的折叠区域21。
本发明不通过根据实施例进行的描述局限于此。更确切地说，本发明包括每个新特征以及特征的任意的组合，这尤其包含实施例中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在实施例中说明时也如此。
本申请要求德国专利申请DE 102015107657.8的优先权，其公开内容在此通过参考并入本文。
附图标记列表
1 载体板
1a 覆盖面
1b 侧面
1c 底面
11 基板
12 金属反射层
13 介电层系统
14 层序列
15 安装区域
15a 安装面
2 绝缘带
2a 附着面
2L 绝缘带的长度
2B 绝缘带的宽度
21 绝缘带的折叠区域
3 导体带
3L 导体带的长度
3B 导体带的宽度
31 导体带的折叠区域
4 凹部
41 凹部中的袋状部
42 桥状件
6 绝缘层
61 绝缘材料
5 光电子半导体芯片
51 连接部位
52 线接触部
53 转换囊封件
54 停止坝

Claims (20)

1.一种用于制造至少一个连接载体的方法，所述方法具有如下步骤：
A)提供具有平坦构成的覆盖面(1a)的载体板(1)；
B)将至少一个电绝缘构成的绝缘带(2)施加到所述覆盖面(1a)上，并且将所述载体板(1)和所述绝缘带(2)材料配合地连接；
C)将至少一个导电构成的导体带(3)施加到所述绝缘带(2)的附着面(2a)上，并且将所述绝缘带(2)和所述导体带(3)材料配合地连接，其中所述导体带(3)和所述载体板(1)借助于所述绝缘带(2)彼此电绝缘，并且
其中在步骤B)之前执行步骤C)，并且将所述绝缘带(2)和所述导体带(3)共同地施加到载体板(1)上，以及
其中所述载体板(1)多层地构成，并且包括基板(11)和介电层系统(13)，所述介电层系统(13)构成为介电镜，并且所述载体板(1)的所述覆盖面(1a)在波长为至少430nm且最高700nm的情况下具有至少80％的反射率。
2.根据权利要求1所述的方法，
其中步骤B)中的材料配合的连接和/或步骤C)中的材料配合的连接利用层压工艺和/或借助粘接连接来进行。
3.根据权利要求1或2所述的方法，
其中在卷对卷工艺中执行步骤A)和C)。
4.根据权利要求3所述的方法，
其中在卷对卷工艺中执行步骤B)。
5.根据权利要求1或2所述的方法，其中
-在步骤B)之前将多个凹部(4)引入到所述载体板(1)中，并且
-步骤C)中的施加进行成，使得所述导体带(3)在所述凹部的遮盖区域中至少局部地遮盖所述凹部(4)中的至少一个。
6.根据权利要求5所述的方法，
其中在步骤C)之后，在另一步骤D)中，在所述凹部的所述遮盖区域中折叠所述导体带的区域和所述绝缘带的区域，其中
-所述导体带的折叠区域和所述绝缘带的折叠区域随后设置在所述导体带(3)的未折叠区域的背离所述载体板(1)的一侧上，并且
-所述导体带(3)在所述凹部的所述遮盖区域处折叠之后由所述绝缘带的折叠区域覆盖。
7.一种用于电子组件的连接载体，所述连接载体具有：
-具有平坦构成的覆盖面(1a)的载体板(1)；
-至少一个电绝缘构成的绝缘带(2)，所述绝缘带施加在所述覆盖面(1a)上；
-至少一个导电构成的导体带(3)，所述导体带施加在所述绝缘带(2)的背离所述覆盖面(1a)的附着面(2a)上，
其中
-所述载体板(1)和所述绝缘带(2)以及所述绝缘带(2)和所述导体带(3)分别材料配合地彼此连接，并且
-所述导体带(3)和所述载体板(1)借助于所述绝缘带(2)彼此电绝缘，并且其中
-所述载体板(1)多层地构成，并且包括基板(11)和介电层系统(13)，所述介电层系统(13)构成为介电镜，并且
-所述载体板(1)的所述覆盖面(1a)在波长为至少430nm且最高700nm的情况下具有至少80％的反射率。
8.根据权利要求7所述的连接载体，
其中
-所述载体板(1)的所述覆盖面(1a)在波长为至少430nm且最高700nm的情况下具有至少85％的反射率。
9.根据权利要求7或8所述的连接载体，
其中所述连接载体不能够借助于表面安装来连接。
10.根据权利要求7或8所述的连接载体，其中
-所述绝缘带(2)覆盖整个所述覆盖面(1a)，并且
-所述绝缘带(2)构成为是透明的。
11.根据权利要求7或8所述的连接载体，
其中至少一个所述导体带(3)具有长度和宽度，其中
-所述导体带(3)的宽度为所述导体带(3)的长度的最高20％，并且
-所述导体带(3)沿着其长度覆盖所述载体板(1)的至少90％并且沿着其宽度覆盖所述载体板(1)的至少5％并且至多20％。
12.根据权利要求11所述的连接载体，其中
-所述导体带(3)的宽度为所述导体带(3)的长度的最高10％。
13.根据权利要求11所述的连接载体，
其中
-至少一个所述绝缘带(2)具有长度和宽度，并且
-所述绝缘带(2)的长度至少为所述导体带(3)的长度，和
-所述绝缘带(2)的宽度至少比所述导体带(3)的宽度大100μm，和/或所述绝缘带(2)的宽度至少对应于所述导体带(3)的宽度的1.25倍。
14.根据权利要求7或8所述的连接载体，其中
-所述介电层系统(13)包括电绝缘构成的透明覆层，和
-所述透明覆层的背离所述基板(11)的外面形成所述载体板(1)的所述覆盖面(1a)。
15.根据权利要求7或8所述的连接载体，
其中所述载体板(1)的侧面(1b)具有多个由所述载体板(1)中的槽口形成的袋状部(41)，并且所述袋状部(41)中的至少一个至少部分地由所述导体带(3)遮盖。
16.根据权利要求15所述的连接载体，
其中所述载体板(1)的侧面(1b)至少在所述袋状部(41)的区域中至少部分地由绝缘层(6)覆盖。
17.根据权利要求15所述的连接载体，
其中在所述袋状部(41)的区域中所述导体带的区域和所述绝缘带的区域折叠，其中
-所述导体带的折叠区域和所述绝缘带的折叠区域设置在所述导体带(3)的未折叠区域的背离所述载体板(1)的一侧上，并且
-所述导体带(3)的未折叠区域在所述袋状部(41)的区域中由所述绝缘带的折叠区域覆盖。
18.根据权利要求7或8所述的连接载体，其中
-每个导体带(3)与一个绝缘带(2)一对一地关联，和
-所述覆盖面(1a)单一连贯地构成。
19.一种光电子半导体组件，所述光电子半导体组件包括：
-根据权利要求7至18中任一项所述的连接载体；
-具有连接部位(51)的至少一个光电子半导体芯片(5)，其中
-至少一个所述半导体芯片(5)在所述连接载体的安装区域(15)中施加在所述载体板(1)的安装面(15a)上，并且
-至少一个连接部位(51)与至少一个所述导体带(3)导电连接。
20.根据权利要求19所述的光电子半导体组件，
其中
-所述连接载体具有至少两个导体带(3)，所述导体带借助于至少一个所述绝缘带(2)与所述载体板(1)电绝缘，和
-每个连接部位(51)与至少一个导体带(3)导电连接。
CN201680027955.3A 2015-05-15 2016-04-19 用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件 Active CN107912085B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015107657.8A DE102015107657A1 (de) 2015-05-15 2015-05-15 Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
DE102015107657.8 2015-05-15
PCT/EP2016/058643 WO2016184632A1 (de) 2015-05-15 2016-04-19 Verfahren zur herstellung eines anschlussträgers, anschlussträger sowie optoelektronisches halbleiterbauteil mit einem anschlussträger

Publications (2)

Publication Number Publication Date
CN107912085A CN107912085A (zh) 2018-04-13
CN107912085B true CN107912085B (zh) 2020-10-20

Family

ID=55802362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680027955.3A Active CN107912085B (zh) 2015-05-15 2016-04-19 用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件

Country Status (8)

Country Link
US (1) US10468569B2 (zh)
EP (1) EP3295774A1 (zh)
JP (1) JP6856627B2 (zh)
KR (1) KR102527885B1 (zh)
CN (1) CN107912085B (zh)
DE (1) DE102015107657A1 (zh)
TW (1) TWI728976B (zh)
WO (1) WO2016184632A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102588B4 (de) 2016-02-15 2021-12-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger, optoelektronisches Bauelement mit einem Anschlussträger und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE112017000857B4 (de) * 2017-07-06 2024-02-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102018105861B3 (de) 2018-03-14 2019-07-04 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines Leiterbahnabschnitts eines Anschlussträgers, Verfahren zur Herstellung eines Anschlussträgers, und optoelektronisches Halbleiterbauteil
JP7240148B2 (ja) * 2018-11-21 2023-03-15 株式会社東芝 光結合装置
CN109819816A (zh) * 2019-03-05 2019-05-31 徐州工程学院 一种喜树栽培固水载体生产装置
DE102019119348B4 (de) * 2019-07-17 2022-09-15 Inovan Gmbh & Co. Kg Beschichtetes Trägerband und Verwendung desselben zum Bonden einer Leistungselektronik
JP7111993B2 (ja) * 2019-12-20 2022-08-03 日亜化学工業株式会社 発光モジュールの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
CN1934718A (zh) * 2004-03-17 2007-03-21 陶氏康宁东丽株式会社 用于光学装置的金属基电路衬底及制造前述衬底的方法
TWM342619U (en) * 2008-03-14 2008-10-11 Qiao-En Huang Light emitting body structure
CN102414826A (zh) * 2009-04-30 2012-04-11 欧司朗光电半导体有限公司 具有反射层系统的光电子半导体本体
CN103972361A (zh) * 2013-01-28 2014-08-06 欧司朗股份有限公司 电路板、光电子构件和光电子构件的装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1590526A1 (de) 1963-09-07 1969-09-04 Standard Elek K Lorenz Ag Verfahren zum Herstellen flaechenhafter elektrischer Leitungszuege und/oder elektrischer Bauelemente
JPH0744322B2 (ja) * 1989-06-02 1995-05-15 松下電工株式会社 回路基板
US6007668A (en) * 1992-08-08 1999-12-28 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
US6661029B1 (en) * 2000-03-31 2003-12-09 General Electric Company Color tunable organic electroluminescent light source
DE102004009284A1 (de) 2004-02-26 2005-09-15 Osram Opto Semiconductors Gmbh Leuchtdioden-Anordnung für eine Hochleistungs-Leuchtdiode und Verfahren zur Herstellung einer Leuchtdioden-Anordnung
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
US8710523B2 (en) * 2006-08-11 2014-04-29 E I Du Pont De Nemours And Company Device chip carriers, modules, and methods of forming thereof
US8779444B2 (en) * 2006-11-03 2014-07-15 Relume Technologies, Inc. LED light engine with applied foil construction
US20080295327A1 (en) * 2007-06-01 2008-12-04 3M Innovative Properties Company Flexible circuit
US8069559B2 (en) 2007-08-24 2011-12-06 World Properties, Inc. Method of assembling an insulated metal substrate
US20110186874A1 (en) * 2010-02-03 2011-08-04 Soraa, Inc. White Light Apparatus and Method
DE102010011719A1 (de) * 2010-03-17 2011-09-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer elektrisch leitenden Verbindung eines Kontaktes mit einem Gegenkontakt
EP2565951B1 (en) * 2010-04-26 2019-07-31 Panasonic Intellectual Property Management Co., Ltd. Light emitting unit and illuminating apparatus
JP2014195038A (ja) * 2013-02-28 2014-10-09 Steq Co Ltd Ｌｅｄ発光装置およびその製造方法
JP5760122B2 (ja) * 2013-06-27 2015-08-05 キヤノン・コンポーネンツ株式会社 発光素子実装用フレキシブル配線板、発光装置
DE102014106062B4 (de) * 2014-04-30 2018-11-22 Infineon Technologies Ag Chipkartenmodul, Chipkartenkörper, Chipkarte und Chipkartenherstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
CN1934718A (zh) * 2004-03-17 2007-03-21 陶氏康宁东丽株式会社 用于光学装置的金属基电路衬底及制造前述衬底的方法
TWM342619U (en) * 2008-03-14 2008-10-11 Qiao-En Huang Light emitting body structure
CN102414826A (zh) * 2009-04-30 2012-04-11 欧司朗光电半导体有限公司 具有反射层系统的光电子半导体本体
CN103972361A (zh) * 2013-01-28 2014-08-06 欧司朗股份有限公司 电路板、光电子构件和光电子构件的装置

Also Published As

Publication number Publication date
DE102015107657A1 (de) 2016-12-01
KR102527885B1 (ko) 2023-04-28
WO2016184632A1 (de) 2016-11-24
JP6856627B2 (ja) 2021-04-07
JP2018517307A (ja) 2018-06-28
US10468569B2 (en) 2019-11-05
EP3295774A1 (de) 2018-03-21
TW201707094A (zh) 2017-02-16
CN107912085A (zh) 2018-04-13
US20180138379A1 (en) 2018-05-17
KR20180021694A (ko) 2018-03-05
TWI728976B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN107912085B (zh) 用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件
EP1974381B1 (en) Package for a light emitting diode with integrated electrostatic discharge protection
US8796714B2 (en) Light-emitting diode comprising a carrier body, a mirror layer, and two contact layers
US10128422B2 (en) Two part flexible light emitting semiconductor device
US8461604B2 (en) Optoelectronic module having a carrier substrate and a plurality of radiation-emitting semiconductor components
KR101659103B1 (ko) 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법
US10411168B2 (en) Semiconductor component having a small structural height
US20070018191A1 (en) Side view LED with improved arrangement of protection device
US9548433B2 (en) Light-emitting diode chip
US20100163915A1 (en) Thin-Film Semiconductor Component and Component Assembly
US9608172B2 (en) Optoelectronic semiconductor component
US20150236223A1 (en) Optoelectronic component
US9543479B2 (en) Method for producing an optoelectronic component and optoelectronic component produced in such a way
US20120228666A1 (en) Optoelectronic Module
WO2012112666A2 (en) Light emitting semiconductor device having multi-level substrate
JP2019512165A (ja) 接続キャリア、オプトエレクトロニクス部品、および接続キャリアまたはオプトエレクトロニクス部品の製造方法
TW200402862A (en) Method for the manufacture of an electrical lead-frame and a surface mountable semiconductor component
CN102468406B (zh) 发光二极管封装结构及其制造方法
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
US9763330B2 (en) Circuit board, optoelectronic component and arrangement of optoelectronic components
KR20160140534A (ko) 반도체 발광소자 패키지용 기판 및 이를 가지는 반도체 발광소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181024

Address after: Regensburg, Germany

Applicant after: Osram Opto Semiconductors GmbH

Applicant after: HERAEUS PRECIOUS METALS GMBH & CO., KG

Applicant after: Alanod Aluminium Veredlung GmbH & Co. KG

Address before: Munich, Germany

Applicant before: Osram Co., Ltd.

Applicant before: HERAEUS PRECIOUS METALS GMBH & CO., KG

Applicant before: Alanod Aluminium Veredlung GmbH & Co. KG

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201203

Address after: German ENNEPETAL

Patentee after: Alan Nord Co.,Ltd.

Address before: Regensburg, Germany

Patentee before: OSRAM OPTO SEMICONDUCTORS GmbH

Patentee before: HERAEUS DEUTSCHLAND GmbH & Co.KG

Patentee before: Alan Nord Co.,Ltd.

TR01 Transfer of patent right