KR20140074367A - 광전자 반도체 소자 - Google Patents
광전자 반도체 소자 Download PDFInfo
- Publication number
- KR20140074367A KR20140074367A KR1020147011632A KR20147011632A KR20140074367A KR 20140074367 A KR20140074367 A KR 20140074367A KR 1020147011632 A KR1020147011632 A KR 1020147011632A KR 20147011632 A KR20147011632 A KR 20147011632A KR 20140074367 A KR20140074367 A KR 20140074367A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor device
- contact
- semiconductor chip
- optoelectronic semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 167
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 35
- 238000000576 coating method Methods 0.000 claims abstract description 76
- 239000011248 coating agent Substances 0.000 claims abstract description 68
- 238000004382 potting Methods 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 31
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 239000000969 carrier Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 claims 2
- 229910001923 silver oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 18
- 230000005855 radiation Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000004049 embossing Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- -1 copper or aluminum Chemical class 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012799 electrically-conductive coating Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
광전자 반도체 소자(1)의 적어도 하나의 실시예에서, 광전자 반도체 소자(1)는 적어도 하나의 광전자 반도체 칩(2) 및 리드프레임 부분들(31, 32) 중 하나 또는 복수를 갖는 리드프레임(3)을 포함한다. 게다가, 반도체 소자(1)는 반도체 칩(2)이 리드프레임(3)에 전기적으로 접촉-접속되도록 하는, 본딩 와이어들과 같은, 적어도 두 개의 전기 접속 수단들을 포함한다. 포팅 바디(5)가 리드프레임(3)에 포팅되고 리드프레임(3)을 기계적으로 지지한다. 이 경우에, 리드프레임 부분들(31, 32) 중 하나 또는 복수의, 반도체 칩(2)이 들어맞는 상부면(36)에 반사 코팅(6)이 제공된다. 리드프레임(3)은 게다가 접속 수단들(4)이 들어맞는 적어도 두 개의 접촉 위치들(34)을 포함한다. 접촉 위치들(34)이 반사 코팅(6)과는 상이한 재료로부터 형성된다.
Description
광전자 반도체 소자가 특정된다.
달성하고자 하는 하나의 목표는 높은 광 커플링-아웃(coupling-out) 효율을 갖고 효율적으로 생산될 수 있는 광전자 반도체 소자를 특정하는 것이다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 광전자 반도체 소자는 하나의, 바람직하게는 복수의 광전자 반도체 칩들을 포함한다. 예를 들어, 적어도 하나의 반도체 칩은 포토다이오드 또는, 바람직하게는 발광 다이오드이다. 반도체 칩은 반도체 레이저와 유사하게 형성될 수 있다. 반도체 칩뿐만 아니라, 반도체 소자도 선택적으로 정전기 방전에 대비한 보호 다이오드, 줄여서 ESD 보호 다이오드를 포함한다.
이하에서, 용어 반도체 칩이 단수형으로 사용되는 경우, 이는 또한 복수의 반도체 칩들도 포함한다. 그러면 반도체 칩 또는 반도체 칩들에 대해 기재된 특성들 또는 특징들은 바람직하게는 다수의 반도체 칩들 또는 모든 광전자 반도체 칩들에 적용되고, 특히 반도체 소자의 의도된 동작 동안에 방사선을 방출하도록 설계되는 그러한 반도체 칩들 모두에 적용된다.
적어도 하나의 실시예에 따르면, 반도체 소자는 리드프레임을 포함한다. 리드프레임은 하나의 리드프레임 부분 또는 복수의 리드프레임 부분들을 갖는다. 리드프레임 부분들은 바람직하게는 금속 재료로부터, 바람직하게는 구리 또는 알루미늄과 같은 금속들, 예를 들어 구리 합금 또는 알루미늄 합금에 기초하여 형성되고, 반도체 소자 안에서 서로 전기적으로 직접 접속되지 않는다. 반도체 소자는 리드프레임을 통해 외부적으로 전기적으로 접촉-접속될 수 있다.
적어도 하나의 실시예에 따르면, 반도체 소자는 적어도 두 개의 전기 접속 수단들을 포함한다. 접속 수단을 통해, 반도체 칩이 리드프레임 및 하나 또는 복수의 리드프레임 부분들에 직접 또는 간접적으로 전기적으로 접촉-접속된다. 접속 수단은 바람직하게는 본딩 와이어, 플렉서블 도체 테이프 또는 반도체 칩의 전기적 접촉 영역으로부터 리드프레임 부분들 중 적어도 하나쪽으로 연장하는 전기적으로 전도성인 코팅이다.
적어도 하나의 실시예에 따르면, 반도체 소자는 적어도 하나의 포팅 바디(potting body)를 포함한다. 포팅 바디가 리드프레임에 들어맞고(fitted), 리드프레임을 기계적으로 지지한다. 만약 리드프레임이 복수의 리드프레임 부분들을 갖는다면, 포팅 바디는 리드프레임 부분들을 서로 기계적으로 접속시킨다. 포팅 바디가 반도체 칩들에 의해 방출되는 방사선을 위한 리플렉터(reflector) 또는 리플렉터 부분으로서 구현되고 이 목적을 위해 추가적인 코팅들을 포함하는 것이 가능하다.
반도체 소자의 적어도 하나의 실시예에 따르면, 리드프레임 부분들 중 하나 또는 복수의 상부면에 반사 코팅이 제공된다. 예를 들어 480 ㎚의 파장에서 가시 스펙트럼 범위의 방사선에 대한 코팅의 반사율은 적어도 90%이고, 바람직하게는 적어도 95%, 특히 바람직하게는 적어도 97.5%이다. 코팅은 리드프레임 또는 상응하는 리드프레임 부분의 기본 재료에 관하여, 특히 상기 기본 재료와는 상이한, 하나의 추가 재료 또는 복수의 추가 재료들이 상기 기본 재료에 적용되는 것을 의미한다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반도체 칩이 상부면에서 반사 코팅에 들어맞는다. 즉, 상부면을 평면으로 바라볼 때에, 반사 코팅이 반도체 칩 바로 아래에 위치한다. 바람직하게는 리드프레임 또는 리드프레임 부분의 하부면은 반사 코팅이 없는데, 상기 하부면은 상부면에 대향하여 위치하고, 특히 어떠한 반도체 칩도 하부면에 들어맞지 않는다. 반도체 칩에 의해 발생되는 방사선을 위한 반도체 칩 아래의 코팅의 반사 효과가 예를 들어 접착제에 의해 손상되지 않거나 또는 상당히 손상되지 않는 방식으로, 예를 들어 광학적으로 투명하고 맑은(pellucid) 접착제에 의해, 반도체 칩이 바람직하게는 상부면에 들어맞는다. 즉, 반도체 칩에서 발생되는 방사선은 상당한 흡수 손실들 또는 산란 손실들의 발생 없이, 반사 코팅에서 반사될 수 있다.
반도체 소자의 적어도 하나의 실시예에 따르면, 리드프레임은 적어도 두 개의 접촉 위치들을 포함한다. 접속 수단은 접촉 위치들에 직접 들어맞는다. 특히, 접촉 위치들이 본딩 와이어 둘레를 고정하도록 설계된다. 이 목적을 위해, 접촉 위치들은 바람직하게는 금, 은 또는 알루미늄과 같은 비교적 연질 재료를 포함한다. 마찬가지로, 접촉 위치들은, 특히 10%까지의 인 비율(phosphorus proportion)을 갖는, 팔라듐 또는 NiP과 같은 재료들을 포함하거나 팔라듐 또는 NiP과 같은 재료들로 구성될 수 있다. 리드프레임 부분들 각각이 접촉 위치들 중 최대 하나를 포함하는 것이 가능하다.
반도체 소자의 적어도 하나의 실시예에 따르면, 접촉 위치들이 반사 코팅의 재료와 상이한 재료로부터 형성된다. 즉, 접촉 위치들이 반사 코팅의 부분 영역에 의해 형성되지 않는다.
광전자 반도체 소자의 적어도 하나의 실시예에서, 광전자 반도체 소자는 적어도 하나의 광전자 반도체 칩 및 하나 또는 복수의 리드프레임 부분들을 갖는 리드프레임을 포함한다. 게다가, 반도체 소자는, 반도체 칩이 리드프레임에 전기적으로 접촉-접속되도록 하는 본딩 와이어들과 같은, 적어도 두 개의 전기 접속 수단들을 포함한다. 포팅 바디가 리드프레임에 들어맞고, 리드프레임을 기계적으로 지지한다. 이 경우에, 하나 또는 복수의 리드프레임 부분들에, 반도체 칩이 들어맞는 상부면에서 반사 코팅이 제공된다. 이 경우에, 반도체 칩이 반사 코팅에 들어맞는다. 추가적으로 리드프레임은 접속 수단들이 들어맞는 적어도 두 개의 접촉 위치들을 포함한다. 접촉 위치들은 반사 코팅과 상이한 재료로부터 형성된다.
특히 만약 반도체 칩이, 반도체 칩의 반도체 층 시퀀스에서 발생되는 방사선이 리드프레임으로 통과되는, 사파이어 기판과 같은, 방사선-투과성 기판을 포함한다면, 반사 코팅은 반도체 소자의 높은 광 커플링-아웃 효율을 실현하는 것을 가능하게 한다. 접촉 위치들에 반사 코팅이 없다는 사실은, 반도체 칩과의 전기 접촉이 특히 본딩 와이어들에 의해 효율적으로 이루어지는 것을 가능하게 한다.
적어도 하나의 실시예에 따르면, 반도체 소자는 적어도 두 개, 바람직하게는 적어도 세 개의 리드프레임 부분들을 갖는 리드프레임을 포함한다. 리드프레임 부분들이 동일한 스탬핑 캐리어로부터 생성된다. 이 경우에, 스탬핑 캐리어는 예를 들어, 금속 시트 모양이고 리드프레임 부분들이 스탬핑되는 반가공 제품이다. 스탬핑 캐리어는 예를 들어, 일면에서 반사 코팅이 제공되는 알루미늄 시트이다.
적어도 하나의 실시예에 따르면, 반사 코팅이 리드프레임 부분들의 윗면들 모두에 연속적으로 도포된다. 리드프레임 부분들의 하부면들은 상부면들에 대향하여 위치하고, 반사 코팅이 없다. 즉, 반사 코팅이 제거되는 영역들은 상부면들에서 형성되지 않는다. 게다가, 반도체 칩 또는 접촉 페데스탈(contact pedestal)의 직접 고정을 제외하고, 더 이상의 코팅 층들이 반사 코팅 위에 도포되지 않는다. 특히, 어느 도체 트랙들(conductor tracks)도 반사 코팅 위에 도포되지 않는다.
반도체 소자의 적어도 하나의 실시예에 따르면, 리드프레임 부분들 중 적어도 하나, 바람직하게는 리드프레임 부분들 중 적어도 두 개 또는 정확하게는 리드프레임 부분들 중 두 개는 굽힘부(bend)를 갖는다. 굽힘 각도는 바람직하게는 최대 10° 또는 최대 5°의 허용 오차로, 바람직하게는 90° 또는 180°이다. 굽힘부는, 구부러진 리드프레임 부분이 상부면의 적어도 두 개의 영역들을 갖고, 이 상부면 영역들의 평균들은 상이한 방향들을 향하고 있으며, 상기 평균들 사이의 각도는 바람직하게는 언급된 값들을 갖는다는 것을 의미할 수 있다.
반도체 소자의 적어도 하나의 실시예에 따르면, 리드프레임 부분들 중 적어도 하나 또는 리드프레임 부분들 중 적어도 두 개는, 구부러진 리드프레임 부분들의 하부면들의 일부 또는 리드프레임 부분이 반도체 칩이 들어맞는 추가의 리드프레임 부분의 상부면과 동일한 방향을 향하는 방식으로 구부러져 있다. 즉, 반도체 소자 및 반도체 칩을 평면으로 바라볼 때에, 구부러진 리드프레임 부분들의 코팅되지 않은 하부면의 일부가 상부에 놓인다. 구부러진 리드프레임 부분들의 하부면의 상부쪽을 향하는 이 영역들은 접속 수단을 위해 접촉 위치들을 형성한다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반도체 소자는 적어도 또는 정확히 두 개의-부분 리드프레임을 포함하고, 리드프레임 부분들 중 적어도 두 개가 서로 상이한 스탬핑 캐리어들로부터 생성된다. 예를 들어, 상기 리드프레임 부분들은 구리 또는 알루미늄과 같은 서로 상이한 기본 재료들을 포함하고/포함하거나 서로 상이한 코팅들이 제공되거나, 리드프레임 부분들 중 오직 하나에 반사 코팅이 제공된다.
적어도 하나의 실시예에 따르면, 반도체 칩이 들어맞는 리드프레임 부분의 상부면에만 반사 코팅이 제공된다. 다른 리드프레임 부분들의 추가의 상부면들 및 모든 하부면들은 바람직하게는 반사 코팅이 없다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반사 코팅이 접촉 위치들 중 적어도 하나에서 리드프레임 부분들 중 적어도 하나, 특히 정확히 하나의 상부면으로부터 제거된다. 이는 반사 코팅을 차단하지 않고, 상응하는 리드프레임 부분의 기본 재료에 접속 수단을 직접 접속시키는 것을 가능하게 한다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반사 코팅은, 평면에서 바라볼 때에 접촉 위치들이 형성되는 상부면의 적어도 90%를 형성한다. 바람직하게는, 반사 코팅은 상기 상부면의 적어도 95% 또는 적어도 98%를 덮는다. 포팅 바디는 이 경우에 무시될 수 있다.
반도체 소자의 적어도 하나의 실시예에 따르면, 바람직하게는 상부면들 중 하나에 위치하는 접촉 위치들 중 적어도 하나에 접촉 코팅이 제공된다. 접속 수단을 상응하는 리드프레임 부분에 들어맞추는 것은 그러한 접촉 코팅에 의해 단순화될 수 있다.
적어도 하나의 실시예에 따르면, 접촉 코팅이 반사 코팅에 들어맞는다. 즉, 반사 코팅이 접촉 위치를 형성하는 접촉 코팅 및 리드프레임 부분 사이에 놓인다. 접촉 코팅은 또한 상이한 재료들을 포함하는 복수의 층들로 구성된 층 스택(layer stack)일 수 있다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반도체 칩이 들어맞는 리드프레임 부분의 상부면이 적어도 포팅 바디로 덮여있지 않은 영역에서, 평면 방식으로 형성된다. 이는 상부면 위에 더 많은 수의 반도체 칩들을 들어맞추는 것을 단순화한다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반도체 칩이 들어맞는 상부면으로부터 떨어진 방향으로, 그리고 반도체 칩의 주 방출 방향을 따라, 접촉 위치들은 반도체 칩이 위치하는 상부면보다 더 높이 위치한다.
반도체 소자의 적어도 하나의 실시예에 따르면, 적어도 하나의, 바람직하게는 적어도 두 개 또는 정확히 두 개의 접촉 페데스탈들이 반도체 칩이 위치한 리드프레임 부분의 상부면에 들어맞는다. 접촉 페데스탈들의 페데스탈 상부면은 바람직하게는, 특히 반도체 칩 두께의 최대 15% 또는 최대 5%의 허용 오차로, 반도체 칩의 방사 주면(main side)과 함께 하나의 평면에 놓인다. 예를 들어, 접촉 페데스탈은 리드프레임 부분의 상부면을 향하는 페데스탈 하부면에서 전기적으로 절연성이고, 페데스탈 상부면에서 전기적으로 전도성이다. 선택적으로 ESD 보호와 같은 추가의 기능들이 접촉 페데스탈에 통합될 수 있다.
적어도 하나의 실시예에 따르면, 접속 수단 중 적어도 두 개 또는 정확히 두 개가 리드프레임 부분과 등지는(face away) 페데스탈 상부면에 들어맞는다. 접속 수단 중 하나는 바람직하게는 추가의 리드프레임 부분 상의 접촉 위치들 중 하나로 연장되고, 접속 수단 중 제 2 접속 수단은 바람직하게는 반도체 칩들 중 하나로 연장된다. 페데스탈 상부면으로부터 나아가면서, 복수의 반도체 칩들이 전기적으로 접촉-접속될 수 있다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반도체 소자는 서로 상이하게 형성된 접속 수단 및/또는 상이한 재료들을 포함하는 접속 수단을 갖는다. 예를 들어, 인접한 반도체 칩들 사이의 전기 접촉-접속은 가는 본딩 와이어들에 의해 이루어지고 리드프레임 부분들에서 접촉 위치들 쪽으로의 접촉-접속은 앞서 언급된 본딩 와이어와 비교해 더 두꺼운 본딩 와이어들에 의해 이루어진다.
반도체 소자의 적어도 하나의 실시예에 따르면, 접촉 위치들이 반도체 칩에 의해 방출되는 직접 방사로부터 차폐된다(shaded). 즉, 반도체 칩의 방사 주면으로부터 직선이 아닌, 중단되지 않는 접속 라인이 있고, 상기 방사 주면은 상부면과 등지고, 접촉 위치들 쪽을 향한다. 예를 들어, 차폐는 접촉 위치가 형성되는 리드프레임 부분의 일부들 및/또는 포팅 바디에 의해 이루어진다. 예를 들어, 접촉 위치들이 포팅 바디의 재료에 의해 주위 모두에 모양 지어진다(framed).
반도체 소자의 적어도 하나의 실시예에 따르면, 포팅 바디가 광-불투명 재료로부터 형성되거나 적어도 하나의 광-불투명 재료를 포함한다. 예를 들어, 포팅 바디가 반사 또는 흡수 플라스틱으로부터 형성된다.
적어도 하나의 실시예에 따르면, 리드프레임 부분들 또는 리드프레임 부분들 중 하나 또는 복수는 기본 재료로서, 알루미늄, 특히 알루미늄 합금을 포함한다. 반사 코팅이 기본 재료에 도포된다. 특히, 반사 코팅은, 바람직하게는 실리콘 산화물 및/또는 티타늄 산화물을 포함하는 하나 또는 복수의 층들이 형성되는, 은층(silver layer)을 포함한다. 반사 코팅은 바람직하게는 상이한 굴절률들을 갖는 재료들로 구성된 층 스택을 포함하고, 그 결과 브래그 미러(Bragg mirror)가 형성된다. 특히, 바람직하게는 은을 포함하거나 은으로 구성된 금속 미러 및 특히 티타늄 산화물을 포함하고 실리콘 산화물을 포함하는 층 스택이 결합된다.
반도체 소자의 적어도 하나의 실시예에 따르면, 니켈, 팔라듐 및 금으로 구성된 층 시퀀스와의 접촉 위치들이 형성되고, 상기 니켈층은 바람직하게는 금층 및 팔라듐층보다 두껍다. 니켈층의 두께는 바람직하게는 3 ㎛ 내지 5 ㎛이다. 금층 및 니켈층 사이에 팔라듐층은 바람직하게는 적어도 100 ㎚의 두께를 갖는다. 금층의 두께는 바람직하게는 적어도 50 ㎚이다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반도체 칩이 들어맞고/들어맞거나 바람직하게는 알루미늄에 기초하고 특히 반사 코팅을 포함하는 리드프레임 부분 또는 리드프레임 부분들의 두께는 최대 2 ㎜ 또는 최대 1.5 ㎜이다. 이 두께는 예를 들어, 300 ㎛ 또는 500 ㎛를 초과한다.
반도체 소자의 적어도 하나의 실시예에 따르면, 반도체 소자의 외부적인 전기 접촉-접속을 위해 설계되고 바람직하게는 구리를 기반으로 하는 리드프레임 부분 또는 리드프레임 부분들의 두께는 최대 300 ㎛ 또는 최대 200 ㎛이다. 이 두께는 예를 들어, 80 ㎛ 또는 125 ㎛를 초과한다.
적어도 하나의 실시예에 따르면, 반도체 칩이 들어맞는 리드프레임 부분의 평균 직경은 8 ㎜ 내지 30 ㎜, 바람직하게는 15 ㎜ 내지 28 ㎜이다. 특히 가는 리드프레임 부분들의 경우에 그런 비교적 큰 직경들은 포팅 바디의 효과를 기계적으로 안정화시키는 결과로 달성될 수 있다.
반도체 소자의 적어도 하나의 실시예에 따르면, 평면으로 바라볼 때, 포팅 바디가 반도체 칩을 완전히 그리고 주위 모두를 둘러싼다. 이 경우에, 평면으로 바라볼 때와 마찬가지로, 포팅 바디에 의해 둘러싸인 영역은 반도체 칩이 장착되는 리드프레임 부분에 의해 완전히 채워진다. 리드프레임 부분들 중 오직 하나만이 포팅 바디 내의 표면을 형성하는 사실 덕분에, 이 영역 내의 반사 작용은 특히 동일하다.
여기에 서술되는 광전자 반도체 소자 및 그러한 소자를 생성하는 방법은 도면의 참조와 함께 예시적인 실시예들을 기초로 하여 아래에 더 상세히 설명된다. 이 경우에, 동일한 참조 부호들은 각각의 도면들에서 동일한 엘리먼트들을 지칭한다. 그러나 이 경우에, 비율에 대한 관계들은 도시되지 않고; 오히려, 각각의 엘리먼트들이 더 나은 이해를 제공하기 위해 과장된 크기로 도시될 수 있다.
도 1 내지 8은 여기에 서술되는 광전자 반도체 소자들의 예시적인 실시예들의 도식적인 도면들을 도시하고;
도 9 내지 11은 여기에 서술되는 반도체 소자들을 생성하는 방법들의 도식적인 시퀀스들을 도시한다.
도 9 내지 11은 여기에 서술되는 반도체 소자들을 생성하는 방법들의 도식적인 시퀀스들을 도시한다.
도 1은 사시도로 광전자 반도체 소자(1)의 예시적인 실시예를 도시한다. 반도체 소자(1)는 세 개의 리드프레임 부분들(31, 32)을 갖는 리드프레임(3)을 포함한다. 다수의 광전자 반도체 칩들(2)은 중앙으로 배열된 리드프레임 부분(32)상에 행렬-유사 방식으로 들어맞는다. 반도체 칩들(2)은 바람직하게는 발광 다이오드들, 줄여서 LED들이다. 반도체 소자(1)는 표면-실장형이고, 이른바 SMT 소자이다.
리드프레임 부분들(31, 32) 각각은 상부면(36)에 반사 코팅(6)을 갖는다. 반도체 칩들(2)이 반사 코팅(6) 상에 직접 적용되고 예를 들어 접착식으로 접합되고 따라서 중앙 리드프레임 부분(32)의 상부면(36) 상에 직접 적용된다. 두 개의 외부 리드프레임 부분들(31) 각각은 180°의 굽힘부(37)를 갖고 있어서, 상부면(36)에 대향하여 위치하는, 상기 리드프레임 부분들(31)의 하부면(35)은 중앙 리드프레임 부분(32)의 상부면(36)과 동일한 방향으로 위로 향한다.
전기 접촉-접속을 위해, 반도체 소자(1)는 바람직하게는 중앙 리드프레임 부분(32)의 상부면(36)에서 페데스탈 상부면들(90)을 갖는 두 개의 접촉 페데스탈들(9)을 포함한다. 여기의 사시도 때문에 아일랜드 다이(island die)로도 지정된, 접촉 페데스탈들(9) 중 오직 하나만이 도 1에서 구별될 수 있다. 접촉 페데스탈들(9)은 예를 들어 모든 공간 방향들을 따라 최대 20%의 허용 오차를 갖는 반도체 칩들(2)로서 대략 동일한 크기이다. 반도체 칩들(2)이 접촉 페데스탈들(9)에 접속되고 또한 비교적 가는 본딩 와이어들에 의해 서로 간에 접속되며, 이는 도 1에 도시되지 않고 예를 들어 금으로부터 생성되며 15 ㎛ 내지 30 ㎛, 특히 대략 22 ㎛의 직경들을 가질 수 있다.
게다가, 접촉 페데스탈들(9)이 접속 수단(4)을 통해 접촉 위치들(34)에 전기적으로 접속된다. 접속 수단들(4)이 본딩 와이어들로 형성된다. 접속 수단(4)의 재료는 예를 들어, 알루미늄 및/또는 금이고 접속 수단(4)의 두께는 예를 들어, 대략 50 ㎛ 또는 75 ㎛이다. 접촉 위치들(34)이 반도체 칩들(2)의 주 방출 방향(z)으로 향하는 외부 리드프레임 부분들(31)의 하부면들(35)의 부분들에 의해 형성된다. 이 경우에, 접촉 위치들(34)이 포팅 바디(5)의 재료에 의해 측방향의 주위 모두에 완전히 둘러싸이고 반도체 칩들(2)로부터 차폐된다. 리드프레임(3) 중 각각의 리드프레임 부분들(31, 32)이 포팅 바디(5)를 통해 서로 기계적으로 접속된다.
도 2는 사시도로 반도체 소자(1)의 추가적인 예시적인 실시예를 도시한다. 단순화를 위해, 반도체 칩들(2), 접속 수단(4) 및 선택적인 접촉 페데스탈들(9)이 도시되어 있지 않다. 도 2에 따른 반도체 소자(1)가 또한 도 3에서 저면도로, 그리고 도 4에서 측면도로 도시된다.
반도체 소자(1)는 중앙 리드프레임 부분(32)을 포함하고, 중앙 리드프레임 부분(32)은 각각의 경우에 두 면들에서 세 개의 리드프레임 부분들(31)에 인접해있다. 외부 리드프레임 부분들(31) 및 중앙 리드프레임 부분(32) 또한 서로 상이한 스탬핑 캐리어들로부터 생성된다. 오직 중앙 리드프레임 부분(32)의 상부면(36)에 반사 코팅(6)이 제공된다. 선택적으로, 중앙 리드프레임 부분(32)에 고정 디바이스(38)가 장착된다.
고정 디바이스(38)의 폭(A1)은 12 ㎜이다. 리드프레임 부분들(31)의 폭(A2)은 12 ㎜이다. 포팅 바디(5)의 내부 직경(A3)은 23 ㎜이고, 외부 직경(A4)은 30 ㎜이다. 도 2를 참조하여, 접촉 위치들(34)이 들어맞는 렛지(ledge)의 폭(A5)은 1.5 ㎜이다. 전체 반도체 소자(1)의 두께(A6)는 2.7 ㎜이다. 언급된 치수들 또는 언급된 치수들 중 몇몇은 또한 다른 예시적인 실시예들 모두에 적용될 수 있다. 언급된 치수들은 특히, 최대 75% 또는 최대 50% 또는 최대 25%의 허용 오차의 각 경우에 적용된다.
도 5는 도식적인 단면도로 반도체 소자(1)의 추가의 예시적인 실시예를 도시한다. 리드프레임 부분들(31, 32)은 하나의 평면에 놓이지 않는다. 방사 주면(20)을 갖는 반도체 칩(2)이 적용되는 리드프레임 부분(32)에서, 컷아웃이 상부면(36)에서 코팅(6)으로 형성된다. 그에 의해 접촉 위치(34)가 실현된다. 리드프레임 부분(31)에 바람직하게는 반사 코팅이 제공되지 않는다. 선택적으로, 각각의 접촉 코팅(8)이, 접속 수단(4)의 리드프레임 부분들(31, 32)로의 접속을 단순화하기 위해 접촉 위치들(34)에 적용된다.
도 5에 따른 예시적인 실시예와 대조적으로, 반도체 소자(1)의 소자 하부면이 포팅 바디(5) 및 리드프레임 부분(32)의 하부면(35) 모두에 의해 형성된다. 접촉 위치들(34) 모두는 반사 코팅(6)이 제거되는 상부면들(36)의 영역들에 의해 형성된다. 도 6에 따르면, 반도체 칩(2)이 접속 수단(4)을 통해 리드프레임 부분(31)에 직접 접속된다.
또한 다른 예시적인 실시예들 모두에서, 포팅 바디(5)를 관통하여 형성되는 컷아웃(7)에, 접속 수단(4) 및 반도체 칩(2)이 실장되는 충진(filling)이 제공될 수 있다. 도면들에는 도시되지 않는 충진이 광학 확산 매체(optical diffusion media) 또는 파장 변환 매체(wavelength conversion media)와 혼합될 수 있다. 예를 들어, 충진은 실리콘 또는 에폭시 또는 에폭시-실리콘 하이브리드 재료를 포함한다.
도 7에 따르면, 반도체 소자(1)는 오직 단일한 리드프레임 부분(32)을 포함하고, 리드프레임 부분(32)에서 유전층(8a)을 포함하고 전기적으로 전도성인 층(8b)을 포함하는 접촉 코팅이 곳곳에 적용된다. 접촉 코팅(8a, 8b)은 접촉 위치(34)를 형성한다. 접촉 위치(34)가 도체 트랙에 유사하게 형성될 수 있다.
도 8에 따른 예시적인 실시예에서, 리드프레임 부분들(31, 32) 모두에 접촉 코팅(8), 선택적으로 접촉 페데스탈들(9)이 제공된다. 접촉 코팅(8)이 반사 코팅(6) 각각의 경우에 적용되어, 반사 코팅(6)은 두 개의 상부면들(36)에 걸쳐 완전히 이어진다. 접촉 코팅들(8)의 두께는 바람직하게는 각각의 경우에 반도체 칩(2) 두께의 최대 25% 및/또는 최대 10 ㎛이다.
도 9는 특히 도 1에 도시된, 광전자 반도체 소자(1)를 생성하기 위한 방법의 사시도를 도시한다. 도 9A를 참조하면, 제 1 단계에서, 리드프레임(3)을 위한 스탬핑 캐리어(33)가 제공된다. 스탬핑 캐리어(33)는 금속 시트의 형태이고 반사 코팅(6)이 제공되는 상부면(36) 및 코팅되지 않은 하부면(35)을 갖는다.
도 9B를 참조하면, 추가의 방법 단계에서, 리드프레임 부분들(31, 32)의 윤곽들이 예시로 스탬핑에 의해 형성된다. 도 9C를 참조하면, 후속하는 방법 단계에서, 굽힘부들(37)이 외부 리드프레임 부분들(31)에서 형성된다. 게다가, 도 9D를 참조하면, 추가의 방법 단계에서, 엠보싱(embossing)(39)이 생성된다. 엠보싱(39)은 예를 들어 링-형태의 방식으로 이루어지고 중앙 리드프레임 부분(32)에 제한될 수 있다.
도 9E를 참조하면, 추가의 방법 단계에서, 포팅 바디(5)가 예를 들어 사출 성형(injection molding) 또는 다이-캐스팅(die-casting)에 의해 생성된다. 이로 인해 리드프레임 부분들(31, 32)이 기계적으로 서로 접속된다. 도 9F에 따르면, 외부 리드프레임 부분들(31)의 스탬핑 캐리어(33)로의 접속이 중단되어, 리드프레임 부분(32)만이 스탬핑 캐리어(33)에 기계적으로 접속된다.
도 9G를 참조하면, 추가의 방법 단계에서, 반도체 칩들(2)이 들어맞고 전기 접촉이 접속 수단(4) 및 접촉 페데스탈들(9)을 통해 생성된다. 그 후에, 남은 스탬핑 캐리어(33)가 제거되고 반도체 소자(1)가 단일화되며, 그 결과 도 9에 도시되지 않은, 도 1에 따른 반도체 소자(1)가 획득된다.
특히 도 2에 따른 반도체 소자(1)를 생성하기 위한 방법이 도 10에 사시도들로 도식적으로 도시된다. 도 10A에 따르면, 제 1 스탬핑 캐리어(33a)가 제공된다. 스탬핑 캐리어(33a)는 상부면(36)에서 반사 코팅(6)을 갖고; 예를 들어 기본 재료는 알루미늄이다. 게다가, 도 10B를 참조하면, 제 2 스탬핑 캐리어(33b)가 제공되고, 외부 리드프레임 부분들(31)의 윤곽들이 형성된다. 제 2 스탬핑 캐리어(33b)는 반사 코팅이 없고; 기본 재료는 구리일 수 있다.
도 10C를 참조하면, 후속하는 방법 단계에서, 스탬핑 캐리어들(33a, 33b)이, 예를 들어 하나를 다른 하나의 상부에 위치시킴으로써 또는 서로 가압함으로써 서로 합쳐져 리드프레임(3)을 형성한다. 도 10D를 참조하면, 포팅 바디(5)가 생성되는 결과, 스탬핑 캐리어들(33a, 33b) 및 리드프레임 부분들(31, 32)이 서로 접속된다.
반도체 소자(1)를 생성하기 위한 방법의 추가의 실시예가 도 11에 도시된다. 도 11A에 따르면, 반도체 칩들(2)이 고정되는 리드프레임 부분들(32)이, 특히 알루미늄 합금을 포함하고 반사 코팅(6)을 갖는 제 1 스탬핑 캐리어(33)로부터 생성된다. 반도체 소자(1)의 외부 전기 접촉-접속을 위한 리드프레임 부분들(31)이 리드프레임 부분들(32)로부터, 예를 들어 구리 합금을 포함하는 (도 11B에는 도시되지 않은) 추가의 스탬핑 캐리어로부터 개별적으로 형성된다. 또한 다른 예시적인 실시예들 모두에서, 리드프레임 부분들(31)은 리드프레임 부분들(32)보다 더 가늘 수 있다.
도 11C의 사시도를 참조하면, 서로 개별적으로 미리 제조되는 리드프레임 부분들(31, 32)이 포팅 바디(5)의 형성 동안에 (도시되지 않은) 압축 금형 또는 사출 금형에 도입되고 포팅 바디(5)를 통해 서로 기계적으로 접속된다. 컷아웃들(7a)이 포팅 상부면(50)에서 선택적으로 형성되어, 리드프레임 부분들(31)이 노출된다.
게다가, 반도체 소자(1)의 아래로부터 보이는 사시도가 도 11D에 도시된다. 선택적으로, 리드프레임 부분(32)은, 하부면(35)으로부터 리드프레임 부분들(31)까지 이어지고 바람직하게는 컷아웃들(7a)에 대향하여 위치한 컷아웃들(7b)을 갖는다. 이로 인해 리드프레임 부분들(31)이 포팅 상부면(50)에서 컷아웃들(7a)과 서로 함께 포팅 바디(5)의 형성 동안에 더 잘 고정될 수 있다.
리드프레임 부분들(31, 32)을 엠보싱하는 방법 및 선택적으로 반도체 칩들(2)을 구부리는 방법, 들어맞게 하는 방법 및 와이어링하는 방법 단계들이 도 10 및 11에 각각 도시되지 않지만 마찬가지로 수행될 수 있다. 도 10 또는 11에 따른 방법에서, 두 개의 스탬핑 캐리어들(33a, 33b)의 프로세싱이 도 9에 따른 방법과 유사하게 이루어질 수 있다. 방법 단계들이 바람직하게는 표시된 순서로 수행되지만, 그로부터 벗어나는 순서도 또한 가능하다.
도 9 내지 11에 도시된 방법들은 도 5 내지 8에 따른 반도체 소자들을 생성하기 위해 유사하게 사용될 수 있다. 특히, 상기 방법들은 접촉 코팅들(8)을 적용하는 것 및/또는 접촉 위치들(34)을 형성하기 위해 곳곳에서 반사 코팅(6)을 제거하는 것의 선택적 단계들을 각각의 경우에 포함할 수 있다. 마찬가지로, 상기 방법들은 (도시되지 않은) 충진을 주조/성형하고 반도체 칩들(2)을 테스트하기 위한 추가의 단계들을 포함할 수 있다.
도시된 방법들에 의해, 설명된 반도체 소자가 적은 수의 단계들로 생성될 수 있다. 반도체 소자들을 위한 특징들이 또한 방법들로 공개되고, 그 역도 같다.
여기서 설명된 본 발명이 예시적인 실시예들을 기반으로 하는 설명에 의해 제한되지 않는다. 오히려, 본 발명은 임의의 신규한 특징 및 특징들의 임의의 조합도 포함하고, 이는 심지어 이 특징 또는 이 조합이 그 자체로 특허 청구항들 또는 예시적인 실시예들에서 명쾌하게 특정되지 않더라도 특허 청구항들 내의 특징들의 임의의 조합을 포함한다.
Claims (15)
- 광전자 반도체 소자(1)로서,
적어도 하나의 광전자 반도체 칩(2),
하나 또는 복수의 리드프레임 부분들(31, 32)을 갖는 리드프레임(3),
상기 반도체 칩(2)이 상기 리드프레임(3)에 전기적으로 접촉-접속되도록 하는 적어도 두 개의 전기 접속 수단들(4), 및
상기 리드프레임(3)에 들어맞고, 상기 리드프레임(3)을 기계적으로 지지하는 포팅 바디(potting body)(5)
를 포함하고,
상기 리드프레임 부분들(32) 중 하나 또는 적어도 하나에 상부면(36)에서 반사 코팅(6)이 제공되고,
상기 반도체 칩(2)이 상기 상부면(36)에서 상기 반사 코팅(6)에 들어맞고,
상기 리드프레임(3)은 적어도 두 개의 접촉 위치들(34)을 포함하고, 상기 접속 수단들(4)이 상기 적어도 두 개의 접촉 위치들(34)에 직접 들어맞으며,
상기 접촉 위치들(34)은 상기 반사 코팅(6)과 상이한 재료로부터 형성되는,
광전자 반도체 소자(1). - 제 1 항에 있어서,
적어도 세 개의 리드프레임 부분들(31, 32)이 동일한 스탬핑 캐리어(stamping carrier)(33)로부터 생성되고, 상기 반사 코팅(6)이 상기 상부면들(36)에 연속적으로 도포되며, 상기 리드프레임 부분들(31, 32)의 하부면들(35) ― 상기 하부면들은 상기 상부면들(36)에 대향하여 위치함 ― 은 상기 반사 코팅(6)이 도포되지 않는,
광전자 반도체 소자(1). - 제 2 항에 있어서,
상기 리드프레임 부분들(31)의 상기 하부면들(35) 중 일부가 제 3 리드프레임 부분(32)의 상부면(35)과 동일한 방향으로 향하도록 상기 리드프레임 부분들(31) 중 두 개는 180°의 굽힘부(bend)를 갖고, 상기 반도체 칩(2)이 상기 제 3 리드프레임 부분(32)에 들어맞는,
광전자 반도체 소자(1). - 제 1 항에 있어서,
상기 적어도 두 개의 리드프레임 부분들(31, 32)이 서로 상이한 스탬핑 캐리어들(33, 33a, 33b)로부터 생성되고, 상기 반도체 칩(2)이 들어맞는 상기 리드프레임 부분(32)의 상부면(36)에만 상기 반사 코팅(6)이 제공되는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 반사 코팅(6)이 상기 접촉 위치들(34) 중 적어도 하나에서 상기 리드프레임 부분들(31, 32) 중 적어도 하나로부터 상기 상부면(36)으로부터 제거되고, 상기 반사 코팅(6)은 상기 상부면(36)의 적어도 90%를 덮는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
접촉 코팅(8)이 상기 리드프레임 부분들(31, 32) 중 적어도 하나의 상부면(36)에서 상기 접촉 위치들(34) 중 적어도 하나의 경우의 상기 반사 코팅(6)에 도포되고, 상기 접속 수단(4) 중 적어도 하나가 상기 접촉 코팅(8)에 들어맞는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 반도체 칩(2)과 함께 상기 리드프레임 부분(32)의 상부면(36)이 상기 포팅 바디(5)로 덮여있지 않은 영역에서 평면 방식의 형태이고, 상기 반도체 칩들(2)의 주 방출 방향(z)을 따라 바라볼 때에, 추가적인 리드프레임 부분들(31)의 접촉 위치들(34)이 더 높이 위치해 있는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
적어도 하나의 접촉 페데스탈(contact pedestal)(9)이 상기 반도체 칩(2)과 함께 상기 리드프레임 부분(32)의 상기 상부면(36)에 들어맞고, 상기 접속 수단(4) 중 적어도 두 개가 상기 리드프레임 부분(32)과 등지는(face away) 페데스탈 상부면(90)에 들어맞는,
광전자 반도체 소자(1). - 제 8 항에 있어서,
상기 접속 수단들(4) 중 제 1 접속 수단이 상기 접촉 위치들(34) 중 하나로부터 상기 페데스탈 상부면(90)까지 이어지고, 상기 접속 수단들(4) 중 제 2 접속 수단이 상기 페데스탈 상부면(90)으로부터 상기 반도체 칩(2)까지 이어지며, 상기 제 1 및 제 2 접속 수단(4)이 서로 상이한 형태이거나 상이한 재료들을 포함하거나, 서로 상이한 형태이고 상이한 재료들을 포함하는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 반도체 칩(2)의 주 방사면(20) ― 상기 주 방사면은 상기 상부면(36)과 등짐 ― 으로부터 상기 접촉 위치들(34)까지 직선이 아닌, 중단되지 않는 접속 라인이 있어서 상기 접촉 위치들(34)이 상기 반도체 칩(2)의 직접 방사로부터 차폐되는(shaded),
광전자 반도체 소자(1). - 제 10 항에 있어서,
상기 접촉 위치들(34)이 상기 포팅 바디(5)에 의해 차폐되고, 상기 포팅 바디(5)가 광-불투명 재료로부터 형성되는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 리드프레임 부분들(31, 32) 중 적어도 하나는 기본 재료로서 알루미늄 합금을 포함하고, 상기 반사 코팅(6)은 은, 실리콘 산화물 및 티타늄 산화물 중 적어도 하나를 포함하거나 은, 실리콘 산화물 및 티타늄 산화물 중 적어도 하나로 구성되며, 상기 접촉 위치들(34)이 알루미늄, 은, 니켈, NiP, 팔라듐 및 금 중 적어도 하나를 포함하거나 알루미늄, 은, 니켈, NiP, 팔라듐 및 금 중 적어도 하나에 기반하거나 알루미늄, 은, 니켈, NiP, 팔라듐 및 금 중 적어도 하나로 구성되는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 반사 코팅(6)과 함께, 상기 반도체 칩(2)이 들어맞는 상기 리드프레임 부분(32)의 두께는 0.3 mm 내지 2.0 mm이고, 상기 리드프레임 부분(32)의 평균 직경은 8 mm 내지 30 mm인,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 반도체 소자(1)의 외부 전기 접촉-접속을 위해 설계되는 상기 리드프레임 부분들(31) 또는 상기 리드프레임 부분(31)의 두께는 80 ㎛ 내지 200 ㎛이고, 적어도 이러한 하나의 리드프레임 부분(31)이 구리 합금으로부터 생성되는,
광전자 반도체 소자(1). - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
평면으로 바라볼 때에, 상기 포팅 바디(5)는 상기 반도체 칩(2)의 주위 모두를 완전히 둘러싸고, 상기 포팅 바디(5)에 의해 둘러싸인 영역은 상기 반도체 칩(2)이 적용되는 상기 리드프레임 부분(32)에 의해 완전히 채워지는,
광전자 반도체 소자(1).
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011083691.8 | 2011-09-29 | ||
| DE102011083691.8A DE102011083691B4 (de) | 2011-09-29 | 2011-09-29 | Optoelektronisches halbleiterbauteil |
| PCT/EP2012/066804 WO2013045196A1 (de) | 2011-09-29 | 2012-08-30 | Optoelektronisches halbleiterbauteil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140074367A true KR20140074367A (ko) | 2014-06-17 |
| KR101588617B1 KR101588617B1 (ko) | 2016-01-26 |
Family
ID=46799224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147011632A KR101588617B1 (ko) | 2011-09-29 | 2012-08-30 | 광전자 반도체 소자 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9437792B2 (ko) |
| KR (1) | KR101588617B1 (ko) |
| CN (1) | CN103843164B (ko) |
| DE (1) | DE102011083691B4 (ko) |
| WO (1) | WO2013045196A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9865783B2 (en) * | 2013-09-09 | 2018-01-09 | Luminus, Inc. | Distributed Bragg reflector on an aluminum package for an LED |
| CN105226197B (zh) * | 2014-07-04 | 2018-01-16 | 上海和辉光电有限公司 | 一种oled结构 |
| DE102014110074A1 (de) * | 2014-07-17 | 2016-01-21 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement, Leiterrahmen und Verfahren zum Herstellen eines elektronischen Bauelements |
| DE102014215985A1 (de) * | 2014-08-12 | 2016-02-18 | Osram Gmbh | LED-Halter zum Halten eines LED-Moduls |
| JP7011142B2 (ja) * | 2016-09-30 | 2022-01-26 | 日亜化学工業株式会社 | 発光装置、発光装置用パッケージ及び発光装置の製造方法 |
| DE102018130368A1 (de) * | 2018-11-29 | 2020-06-04 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauteil, trägerrolle mit solchen optoelektronischen halbleiterbauteilen und textilgewebe |
| JP6784793B2 (ja) * | 2019-04-12 | 2020-11-11 | 株式会社フジクラ | レーザモジュール及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004146815A (ja) * | 2002-09-30 | 2004-05-20 | Sanyo Electric Co Ltd | 発光素子 |
| JP2006173561A (ja) * | 2004-12-16 | 2006-06-29 | Seoul Semiconductor Co Ltd | ヒートシンク支持リングを有するリードフレーム、それを使用した発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ |
| JP2007067116A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Lighting & Technology Corp | 発光装置 |
| KR20110101940A (ko) * | 2010-03-10 | 2011-09-16 | 삼성엘이디 주식회사 | 발광다이오드 패키지 및 이의 제조방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61148883A (ja) * | 1984-12-22 | 1986-07-07 | Toshiba Corp | 光半導体装置用リ−ドフレ−ム |
| DE10033502A1 (de) * | 2000-07-10 | 2002-01-31 | Osram Opto Semiconductors Gmbh | Optoelektronisches Modul, Verfahren zu dessen Herstellung und dessen Verwendung |
| JP4009097B2 (ja) * | 2001-12-07 | 2007-11-14 | 日立電線株式会社 | 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム |
| CN1685578B (zh) | 2002-09-30 | 2010-12-08 | 三洋电机株式会社 | 发光元件 |
| WO2004064154A1 (en) | 2003-01-16 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | Lead frame for a semiconductor device |
| KR100579397B1 (ko) | 2004-12-16 | 2006-05-12 | 서울반도체 주식회사 | 리드프레임과 직접 연결된 히트싱크를 채택하는 발광다이오드 패키지 |
| KR101104034B1 (ko) * | 2007-12-06 | 2012-01-09 | 엘지이노텍 주식회사 | 발광다이오드, 발광장치 및 그 제조방법 |
| WO2010035944A2 (ko) * | 2008-09-29 | 2010-04-01 | 서울반도체 주식회사 | 발광 장치 |
| KR101064026B1 (ko) * | 2009-02-17 | 2011-09-08 | 엘지이노텍 주식회사 | 발광 디바이스 패키지 및 그 제조방법 |
| JP5612355B2 (ja) * | 2009-07-15 | 2014-10-22 | 株式会社Ｋａｎｚａｃｃ | メッキ構造及び電気材料の製造方法 |
| TWI403004B (en) * | 2009-09-04 | 2013-07-21 | Led package structure for increasing heat-dissipating effect and light-emitting efficiency and method for making the same | |
| US8648359B2 (en) * | 2010-06-28 | 2014-02-11 | Cree, Inc. | Light emitting devices and methods |
-
2011
- 2011-09-29 DE DE102011083691.8A patent/DE102011083691B4/de not_active Expired - Fee Related
-
2012
- 2012-08-30 WO PCT/EP2012/066804 patent/WO2013045196A1/de active Application Filing
- 2012-08-30 KR KR1020147011632A patent/KR101588617B1/ko active IP Right Grant
- 2012-08-30 CN CN201280047960.2A patent/CN103843164B/zh not_active Expired - Fee Related
- 2012-08-30 US US14/347,293 patent/US9437792B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004146815A (ja) * | 2002-09-30 | 2004-05-20 | Sanyo Electric Co Ltd | 発光素子 |
| JP2006173561A (ja) * | 2004-12-16 | 2006-06-29 | Seoul Semiconductor Co Ltd | ヒートシンク支持リングを有するリードフレーム、それを使用した発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ |
| JP2007067116A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Lighting & Technology Corp | 発光装置 |
| KR20110101940A (ko) * | 2010-03-10 | 2011-09-16 | 삼성엘이디 주식회사 | 발광다이오드 패키지 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102011083691A1 (de) | 2013-04-04 |
| US9437792B2 (en) | 2016-09-06 |
| KR101588617B1 (ko) | 2016-01-26 |
| WO2013045196A1 (de) | 2013-04-04 |
| DE102011083691B4 (de) | 2020-03-12 |
| CN103843164A (zh) | 2014-06-04 |
| US20140246688A1 (en) | 2014-09-04 |
| CN103843164B (zh) | 2017-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101588617B1 (ko) | 광전자 반도체 소자 | |
| US10217915B2 (en) | Optoelectronic semiconductor component | |
| JP6161709B2 (ja) | 複数のオプトエレクトロニクス半導体素子を製造するための方法 | |
| US6661167B2 (en) | LED devices | |
| TWI446568B (zh) | 半導體發光裝置 | |
| US8629549B2 (en) | Carrier body for a semiconductor component, semiconductor component and method for producing a carrier body | |
| CN106030832B (zh) | 光电子器件的制造 | |
| EP2654093B1 (en) | Package and method for manufacturing package | |
| KR101693642B1 (ko) | 발광소자 패키지 제조방법 | |
| US9653670B2 (en) | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
| KR20130054430A (ko) | 광전 소자 및 그 제조 방법 | |
| TW201436294A (zh) | 具有成側向形態或頂向形態裝置定向之疊層無引線載架封裝的光電子裝置（一） | |
| CN109196667B (zh) | 半导体发光元件及其制造方法 | |
| US9543479B2 (en) | Method for producing an optoelectronic component and optoelectronic component produced in such a way | |
| KR102116749B1 (ko) | 반사기를 구비한 소자 및 소자들을 제조하기 위한 방법 | |
| TWI472067B (zh) | 光學封裝及其製造方法 | |
| US10763410B2 (en) | Light emitting device | |
| JP5286122B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| US20180366615A1 (en) | Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same | |
| US11315913B2 (en) | Light emitting device and method of manufacturing the light emitting device | |
| TW201727145A (zh) | 光學裝置封裝及其製造方法 | |
| US7109524B2 (en) | Metal carrier (leadframe) for receiving and contact-connecting electrical and/or optoelectronic components | |
| JP7048879B2 (ja) | 発光装置 | |
| US10943892B2 (en) | Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component | |
| KR102136373B1 (ko) | 발광소자 패키지용 리드 프레임, 리드 프레임의 제조 방법 및 발광소자 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190110 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200109 Year of fee payment: 5 |