KR102518207B1 - 몰딩된 공기 공동 패키지 및 그 제조 방법 - Google Patents

몰딩된 공기 공동 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR102518207B1
KR102518207B1 KR1020180090834A KR20180090834A KR102518207B1 KR 102518207 B1 KR102518207 B1 KR 102518207B1 KR 1020180090834 A KR1020180090834 A KR 1020180090834A KR 20180090834 A KR20180090834 A KR 20180090834A KR 102518207 B1 KR102518207 B1 KR 102518207B1
Authority
KR
South Korea
Prior art keywords
package
air cavity
molded
base flange
flange
Prior art date
Application number
KR1020180090834A
Other languages
English (en)
Other versions
KR20190016000A (ko
Inventor
오델 산체스
라크쉬미나라얀 비스와나탄
페르난도 에이 산토스
제이날 에이 몰라
Original Assignee
엔엑스피 유에스에이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 유에스에이 인코포레이티드 filed Critical 엔엑스피 유에스에이 인코포레이티드
Publication of KR20190016000A publication Critical patent/KR20190016000A/ko
Application granted granted Critical
Publication of KR102518207B1 publication Critical patent/KR102518207B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

몰딩된 공기 공동 패키지 및 몰딩된 공기 공동 패키지의 제조 방법이 개시되어 있다. 하나의 실시예에서, 몰딩된 공기 공동 패키지는 베이스 플랜지와, 베이스 플랜지와 일체로 형성되고 플랜지 전면으로부터 플랜지 후면과는 반대 방향으로 연장되는 보유 포스트와, 보유 포스트를 관통 수용하는 개구를 갖는 보유 탭을 포함한다. 몰딩된 패키지 본체는 베이스 플랜지에 본딩되고, 보유 포스트 및 보유 탭의 적어도 실질적인 부분을 봉입한다. 몰딩된 공기 공동 패키지는 몰딩된 패키지 본체로부터 연장되는 패키지 리드를 더 포함한다. 특정 구현예에서, 패키지 리드 및 보유 탭은 리드 프레임의 싱귤레이팅된 부분을 포함한다. 추가적으로 또는 대안적으로, 보유 포스트는 몰딩된 공기 공동 패키지의 중심선을 따른 보유 탭으로부터 보유 포스트의 분리를 방지하는 방식으로 스테이킹되거나 다른 방식으로 물리적으로 변형될 수 있다.

Description

몰딩된 공기 공동 패키지 및 그 제조 방법{MOLDED AIR CAVITY PACKAGES AND METHODS FOR THE PRODUCTION THEREOF}
본 발명의 실시예는 일반적으로 마이크로 전자 패키징(microelectronic packaging)에 관한 것이고, 보다 특별하게는 몰딩된 공기 공동 패키지(molded air cavity package) 및 그 제조 방법에 관한 것이다.
약어
하기의 약어는 본 명세서 전체에 걸쳐서 나타난다:
ACM : 몰딩된 공기 공동(Molded Air Cavity 또는 Air Cavity Molded);
Ag : 은;
Au : 금;
CTE : 열팽창 계수;
Cu : 구리;
IC : 집적 회로;
MEMS : 미세 전자기계 시스템(Microelectromechanical Systems);
Mo : 몰리브덴;
PFPE : 퍼플루오로폴리에테르;
RF : 무선 주파수;
SiP : 시스템-인-패키지(System-in-Package);
Wt% : 중량 퍼센트; 및
℃ : 섭씨.
공기 공동 패키지는 유용하게는 반도체 다이 및 다른 마이크로 전자 디바이스, 특히 RF 기능을 지원하는 마이크로 전자 디바이스를 내장하는데 이용된다. 공기 공동 패키지는 다양한 상이한 방식으로 제작되고, 상이한 제조 접근법이 다양한 이점 및 결점과 연관된다. 리드형 공기 공동 패키지를 제조하기 위한 하나의 일반적인 접근법에 있어서, 통상적으로 "윈도우 프레임(window frame)"으로 지칭되는 별도-제작된 부재가 패키지 리드와 베이스 플랜지 사이에 본딩된다. 윈도우 프레임은 베이스 플랜지와 패키지 리드 사이에 전기 절연을 제공하기 위해 세라믹과 같은 유전체 재료로 제조된다. 윈도우 프레임은 공기 공동 패키지가 조립될 때 공기 공동의 외주부를 한정하는 직사각형의 평면 형상 및 중앙 개구를 가질 수 있다. 덮개 또는 커버 부재의 부착 이전에, 하나 이상의 마이크로 전자 디바이스는 공기 공동 내에 위치되고, 히트 싱크(heat sink), 및 아마도 패키지의 전기 전도성 단자로서 기능할 수 있는 베이스 플랜지에 본딩된다. 그 후에, 마이크로 전자 디바이스는 예를 들어 와이어 본딩(wirebonding)에 의해 패키지 리드와 전기적으로 상호 접속된다. 커버 부재가 윈도우 프레임 위에 본딩되어, 공기 공동을 밀봉식으로 밀폐하고 공기 공동 패키지의 제작을 완료한다.
다른 공기 공동 패키지 제조 접근법에 있어서, 전술한 윈도우 프레임 대신에 베이스 플랜지 및 패키지 리드의 선택된 영역 위에 및 그 주위에 몰딩된 패키지 본체를 형성하기 위해 몰딩 프로세스가 실행된다. 베이스 플랜지의 노출된 상측 표면과 함께, 몰딩된 패키지 본체는 하나 이상의 마이크로 전자 디바이스가 연속적으로 설치되는 개방된 공기 공동을 한정한다. 마이크로 전자 디바이스의 설치 및 패키지 리드와의 상호 접속 후에, 커버 부재는 공기 공동 내에 위치되고, 몰딩된 패키지 본체에 본딩되어 패키지 제조 프로세스를 완료한다. 그러한 몰드-기반 제조 접근법을 이용하여, 소위 "몰딩된 공기 공동 패키지"는 전술한 윈도우 프레임-수용 공기 공동 패키지와 유사한 방식으로 제작되지만, 보다 높은 프로세스 효율 및 보다 낮은 제조 비용으로 제조될 수 있다. 이러한 이점에도 불구하고, 통상적으로 수행되는 바와 같이, 몰딩된 공기 공동 패키지를 제조하기 위한 프로세스를 특정 제한이 계속해서 방해한다. 그러한 제한은 일반적으로 몰딩 프로세스 이전에 및/또는 몰딩 프로세스 동안에 패키지 구성요소들 사이의 정밀한 정렬을 유지함에 있어서 부딪히는 어려움과 관련될 수 있다. 추가적으로, 통상의 몰딩된 공기 공동 패키지 제작 프로세스의 맥락에서, 특정 응용에 있어서 패키지 수명에 걸쳐 공기 공동의 밀폐된 환경을 유지하는데 중요할 수 있는, 본딩된 구성요소들 사이의 신뢰성 및 높은 무결성 시일의 형성을 보장하는 것이 어려울 수 있다.
이하, 본 발명의 적어도 하나의 예시가 하기의 도면과 관련지어 설명될 것이며, 도면에서 유사한 부호는 유사한 요소를 지시한다.
도 1 및 도 2는 본 개시의 예시적인 실시예에 따라 도시되고 다수의 특유한 구조적 특징부를 포함하는 ACM 패키지의 단면도,
도 3 내지 도 11은 완성의 다양한 단계에서 도시되고 예시적인 ACM 패키지 제조 프로세스에 따라 제조되는, 도 1 및 도 2에 도시된 ACM 패키지를 도시하는 도면,
도 12 및 도 13은 도 1 및 도 2에 도시된 ACM 패키지에 유용하게 포함된 예시적인 커버-본체 계면의 단면 개략도로서, 커버 부재의 부착 이전 및 이후를 각각 도시하는 도면.
설명의 간략화 및 명료화를 위해, 이후의 상세한 설명에 기술된 본 발명의 예시적이고 비제한적인 실시예를 불필요하게 모호하게 하는 것을 회피하기 위해 잘 알려진 특징 및 기술의 설명 및 세부사항이 생략될 수 있다. 또한, 첨부된 도면에 나타나는 특징부 또는 요소가 달리 언급되지 않는 한 반드시 축척대로 도시된 것은 아니라는 것이 이해되어야 한다. 예를 들면, 도면에서의 특정 요소 또는 영역의 치수는 본 발명의 실시예의 이해를 향상시키기 위해 다른 요소 또는 영역에 비해 과장될 수 있다.
하기의 상세한 설명은 본질적으로 단지 예시적인 것일 뿐이며, 본 발명, 또는 본 발명의 응용 및 용도를 제한하고자 하는 것은 아니다. 본 명세서 전체에 걸쳐 나타나는 "예시적인"이라는 용어는 "예시"라는 용어와 동의어이며, 하기의 설명이 본 발명의 다수의 비제한적인 실시예만을 제공하고, 어떠한 관점에서도 청구범위에 기재된 본 발명의 범위를 제한하는 것으로 해석되어서는 안된다는 것을 강조하기 위해 하기에서 반복적으로 사용된다.
본 명세서 전체에 걸쳐 나타나는 "공기 공동 패키지(air cavity package)"라는 용어는 공동 내의 내부 압력에 관계없이 가스로 적어도 부분적으로 충전된 밀봉된 공동을 포함하는 마이크로 전자 패키지를 지칭한다. 공기 공동 패키지의 "공기 공동"은 개방된 공기 환경에 밀폐될 수 있으며, 그에 따라 패키지 제조 동안의 상승된 프로세스 온도에 따라 약간 변동하는 약 1 기압의 공기를 포함할 수 있다. 다른 구현예에서, 공기 공동 패키지의 "공기 공동"은 제조 동안에 부분적으로 진공 배기된 챔버 또는 아르곤과 같은 불활성 가스를 수용하는 챔버 내에 밀폐될 수 있고, 그에 따라 모든 경우에 순수한 공기를 수용하지 않을 수 있다. 그러면, "공기 공동"이라는 용어는 부분적으로 진공 배기될 수 있거나 배기되지 않을 수 있으며 주위 환경으로부터 밀봉되는 가스-수용 공동을 지칭하는 것으로 이해되어야 한다. 추가적으로, 공기 공동과 주위 환경 사이에 형성된 시일은 엄격하게 규정된 대로 밀봉되지 않을 수 있고, 허용 가능한 파라미터 내에 있는 총 누설률을 갖는 낮은 누설 시일일 수 있다. 따라서, 본원에 나타난 바와 같이, 공동이 공기 또는 다른 가스로 충전되고 공기 공동 패키지가 약 125℃의 액체(예를 들면, PFPE)에 완전히 침지될 때 공동의 외부로부터 거의 또는 전혀 누설(기포)이 관찰되지 않는 경우에, 공동은 "밀봉된" 것으로 간주된다. 마지막으로, "몰딩된 공기 공동 패키지"라는 용어 및 "ACM 패키지"라는 대응하는 용어는 이전에 정의된 바와 같은 공기 공동 패키지를 지칭하고, 또한 하나 이상의 몰딩된 재료로 주로 또는 오로지 형성된 패키지 본체를 포함한다.
개요
하기는 다양한 타입의 마이크로 전자 디바이스를 내장하기에 적합한 고성능 ACM 패키지를 제공한다. 그러한 마이크로 전자 디바이스는 100 MHz를 초과하고, 어쩌면 특정 경우에는 약 6 GHz에 근접하거나 이를 초과하는 비교적 높은 무선 주파수에서 작동 가능한 디바이스를 포함하지만, 이에 한정되지는 않는다. 유리하게는, 후술하는 ACM 패키지의 실시예는 효율적이고, 반복 가능하며, 비용 효율적인 제조 프로세스를 이용하여 잘 제작될 수 있다. 그러한 제조 프로세스는 몰딩 이전에 기계적으로 결합될 수 있는 리드 프레임 및 베이스 플랜지 주위에 몰딩된 패키지 본체의 형성을 수반할 수 있다. 하나의 유용한 접근법에서, 베이스 플랜지는 플랜지의 상측 주 표면 또는 전면(frontside)으로부터 상향으로 돌출하고 리드 프레임에 포함된 탭형 연장부(본원에서는, "보유 탭")에 제공된 대응 구멍을 통해 수용되는 필러(pillar) 또는 포스트(post)와 같은 융기된 위치설정 또는 안내(piloting) 특징부를 포함하도록 제작된다. 그리고, 필러 또는 포스트는 스테이킹(staking)과 같은 제어된 방식으로 변형되어, 리드 프레임에 대해 베이스 플랜지를 기계적으로 포획하고, 이에 의해, 특히 리드 프레임-플랜지 조립체가 몰드 툴링(mold tooling) 내로 로딩될 때, 몰딩 프로세스의 시작시 및/또는 몰딩 프로세스 동안에 적절한 구성요소 위치설정을 보장할 수 있다. ACM 패키지는 개별적으로 제조될 수 있거나, 대신에 비교적 대량의 상호 접속된 리드 프레임을 포함하는 리드 프레임 어레이를 처리함으로써 병행적으로 제조될 수 있다. 후자의 경우에, 전술한 기계적 포획 프로세스는 몰딩 이전에 복수의 베이스 플랜지를 각자의 리드 프레임에 부착하기 위해 전반적으로 리드 프레임 어레이에 걸쳐 수행될 수 있다.
리드 프레임에 대한 베이스 플랜지의 공간적 정렬 및 리드 프레임에 대한 플랜지의 가능한 기계적 포착 후에, ACM 패키지의 몰딩된 패키지 본체가 형성된다. 몰딩에 의해 제공되는 디자인 유연성으로 인해, 몰딩된 패키지 본체에는, 특정 응용 또는 패키지 용도에 가장 잘 맞도록 조정되는 다양한 상이한 기하 형상 및 구조적 특징이 부여될 수 있다. 다양한 실시예에서, 몰딩된 패키지 본체는 베이스 플랜지 및 리드 프레임 상에 위치된 임의의 기계적 보유 특징부를 둘러싸거나 또는 봉입하도록 형성될 수 있으며; 예를 들어 베이스 플랜지가 리드 프레임에 제공된 개구를 통해 수용된 보유(예컨대, 스테이킹) 포스트(예를 들면, 구체적으로는, 전술한 보유 탭)를 포함하도록 제작되는 전술한 구현예에서, 몰딩된 패키지 본체는 대응하는 포스트-탭 쌍을 전체적으로 봉입하거나 덮도록 형성될 수 있다. 추가적으로, 각각의 ACM 패키지의 경우에, 몰딩된 패키지 본체는, 커버 부재 부착 이전에 패키지의 상부측에서 보았을 때, 베이스 플랜지의 디바이스 실장 영역을 노출시키는 개방 공동을 한정하는 것을 도울 수 있다. 적어도 하나의 마이크로 전자 디바이스는 베이스 플랜지의 디바이스 실장 영역에 부착되고, 적절한 상호 접속이 예를 들어 와이어 본딩에 의해 형성된다. 덮개 또는 커버 부재는 몰딩된 패키지 본체의 상측 주연부 또는 림에 본딩되어, 공기 공동을 밀봉식으로 밀폐하고 ACM 패키지의 제작을 완료한다.
특정 실시예에서, 다이 부착 재료와 같은 유기 감압성 접착제가 마이크로 전자 디바이스를 베이스 플랜지의 디바이스 실장 영역에 부착하는데 이용될 수 있다. 대안적으로, 금속 본딩 재료가 이용될 수 있다. 이러한 후자의 경우의 보다 구체적인 예시로서, 저온 소결 본딩 프로세스가 디바이스 부착 목적으로 유용하게 이용될 수 있다. 적어도 일부의 경우에 디바이스-플랜지 계면에서 매우 강인한 금속 본딩부 및 확산부를 제공하는 것에 부가하여, 그러한 소결 본딩 프로세스는 상승된 열, 제어된 수렴 압력, 또는 열 및 수렴 압력 모두의 인가를 통해, 비교적 제한된 최대 처리 온도(예컨대, 300℃ 미만의 피크 처리 온도)에서 수행될 수 있다. 소결 프로세스가 비교적 저온에서 실행되므로, 패키지 구성요소 상에 배치되는 재료 제약이 완화되고, 고온 프로세스와 연관된 문제가 경감될 수 있으며; 예를 들면, 보다 높은 처리 온도에서 잠재적으로 발생하는 몰딩된 패키지 본체의 휨(warpage) 또는 다른 구조적 열화가 회피될 수 있다. 또한, 완성된 ACM 패키지의 성능 파라미터를 최적화하기 위해, 결과적인 소결된 본드 층은 보이드(void)가 거의 또는 전혀 없이, 제어된 다공성 및 고도로 제어된 두께로 제조될 수 있다. 그러한 소결된 본드 층은 구현예에서 보다 적은 양의 유기 재료를 포함할 수 있거나, 대신에 유기 재료가 본질적으로 없을 수 있으며; "유기 재료가 본질적으로 없다"라는 용어는 본원에서는 1 중량% 미만의 유기 재료를 포함하는 것으로 정의된다. 그러한 소결 본드 층 및 그러한 층의 잠재적인 제제를 형성하기에 적합한 프로세스의 예시가 하기에 상세하게 설명되어 있다.
ACM 패키지의 실시예에는, 상기에 열거된 다른 특징에 부가하여 또는 그 대신에 최적화된 커버-본체 계면이 추가로 부여될 수 있다. 최적화된 커버-본체 계면은 커버 부재의 하측 주연부와, 커버 부재가 본딩되는 몰딩된 패키지 본체의 상측 주연부 또는 림 사이에 형성된다. "최적화된"이라는 용어에 의해 나타낸 바와 같이, 커버-본체 계면은, 몰딩된 패키지 본체에 대한 커버 부재의 정밀한 정렬을 안내하고, 커버 부재-패키지 본체 접합부에서 높은 무결성 본딩의 형성을 보장하는 것을 돕고, 및/또는 패키지 제작 프로세스 및 그에 의해 제조된 ACM 패키지를 향상시키는 다른 이점을 제공하는 특유한 구조적 특징부를 포함한다. 그러한 특징부, 및 보다 일반적으로는 최적화된 커버-본체 계면의 예시는 도 12 및 도 13과 관련하여 하기에서 보다 충분하게 논의된다. 그러나, 먼저, 예시적인 ACM 패키지가 도 1 및 도 2와 관련하여 논의되는 한편, 예시적인 ACM 패키지(다수의 유사한 ACM 패키지와 함께)를 제작하기 위한 방법이 도 3 내지 도 11과 관련하여 하기에서 설명된다.
몰딩된 공기 공동 패키지의 비제한적인 예시
도 1 및 도 2는 본 개시의 예시적인 실시예에 따라 도시된 리드형 ACM 패키지(20)의 단면도이다. 도시된 예시에서는 리드형 패키지로서 실현되고 있지만, ACM 패키지(20)는 비-리드 패키지(no-lead package)의 리드 또는 다른 타입의 리드를 포함하는 패키지의 구현예와 같은 대안적인 다른 구현예의 다른 형태를 취할 수 있다. 도 1 및 도 2에서 상부로부터 하부로 진행하여, 리드형 ACM 패키지(20)는 덮개 또는 커버 부재(22), 복수의 패키지 리드(24), 몰딩된 패키지 본체(26) 및 베이스 플랜지(28)를 포함한다. 추가적으로, 리드형 ACM 패키지(20)는 커버 부재(22), 몰딩된 패키지 본체(26), 베이스 플랜지(28), 및 보다 적게는 패키지 리드(24)에 의해 한정되고 형성되는 공기 공동(30)을 포함한다. 전술한 바와 같이, 공기 공동(30)은 공기, 다른 불활성 가스 또는 가스 혼합물을 포함할 수 있으며, 주위 환경에 비해 부분적으로 진공 배기 또는 가압될 수 있거나, 그렇지 않을 수 있다. 공기 공동(30)의 밀폐성은 실시예들 사이에서 다양하지만, ACM 패키지(20)는 유용하게는 임의의 누설이 공동(30)과 주위 환경 사이에서 발생하더라도 비교적 적게 발생되도록 제조된다.
몰딩된 패키지 본체(26)는 다양한 상이한 기하 형상 및 구조적 특징부를 갖도록 형성될 수 있다. 도시된 예시에서, 몰딩된 패키지 본체(26)는 하부 에지 부분 또는 하측 주변 스커트(lower peripheral skirt)(32)를 포함하며; "하측" 및 "하부"라는 용어 및 유사한 배향 용어는 베이스 플랜지(28)의 하부 주 표면 또는 후면(34)에 대한 근접함에 기초하여 정의된다. 하측 주변 스커트(32)는, ACM 패키지(20)의 중심선에 대해 취해질 때, 베이스 플랜지(28)에 본딩되고 그 주위로 연장되며; ACM 패키지(20)의 중심선은 도 1에서 파선(35)으로 식별되고, 베이스 플랜지(28)의 상측 주 표면 또는 전면(42)에 대해 실질적으로 수직으로 연장된다. 도 2에 도시된 바와 같이, 하측 주변 스커트(32)는 베이스 플랜지(28)의 외주부 주위로 완전히 연장되는 연속적인 벽으로서 형성될 수 있다. 다른 실시예에서, 하측 주변 스커트(32)는 베이스 플랜지(28)의 둘레부에 대해 취해질 때 간헐적 또는 불연속적인 벽으로서 형성될 수 있거나; 또는 몰딩된 패키지 본체(26)는 그러한 하측 주변 스커트를 생략하도록 형성될 수 있다.
베이스 플랜지(28)의 하부 주 표면 또는 후면(34)은, 몰딩된 패키지 본체(26)에 제공되고 하측 주변 스커트(32)에 의해 주변이 한정되는 하측 중앙 개구를 통해 노출된다. 이러한 방식으로 플랜지 후면(34)을 ACM 패키지(20)의 외부 또는 하측부로부터 노출시킴으로써, 보다 큰 시스템 또는 디바이스 내에의 ACM 패키지(20)의 실장 또는 부착이 용이해질 수 있는 한편, 플랜지 후면(34)에 대한 전기적 접속이 용이해질 수 있으며, 이는 예를 들어 플랜지(28)가 패키지(20)의 단자로서 기능하는 경우에 유용할 수 있다. 다른 이점으로서, 플랜지 후면(34)의 노출된 영역은 베이스 플랜지(28)를 통한 전도성 열 전달에 의한 ACM 패키지(20)로부터의 열 제거를 촉진할 수 있다. 상기 이점은 일반적으로, 플랜지 후면(34)(표면 영역으로 간주됨)의 실질적인 전체가 아니라도 적어도 대부분이 도시된 바와 같이 몰딩된 패키지 본체(26)의 주변 스커트(32)를 통해 노출되는 경우에 최적화된다. 그럼에도 불구하고, 플랜지 후면(34)은 몰딩된 패키지 본체(26)의 외부로부터 노출되지 않을 수 있거나, 패키지(20)의 대안적인 실시예에서는 후면(34)의 비교적 제한된 영역만이 외부로 노출될 수 있다.
계속해서 도 1 및 도 2를 참조하면, 몰딩된 패키지 본체(26)는 또한 이후 "리드 격리 선반부(lead isolation shelf)(36)"로 지칭되는 하나 이상의 내향 연장 레지 부분(inwardly-extending ledge portion)을 포함한다. 리드 격리 선반부(36)는 패키지 내부 내로 연장되고 디바이스의 상호 접속부가 형성되는 패키지 리드(24)의 내측 말단부 부분 아래에 놓인다. 패키지 리드(24)의 이들 말단부 부분은 도 1 및 도 2에서 참조 부호 "40"으로 식별되고, 이후 "근위" 리드 단부로 지칭되며; "근위" 및 반의어 "원위"라는 용어는 패키지 중심선(35)에 대한 상대적인 근접함에 기초하여 정의된다. 리드 격리 선반부(36)는 하측 주변 스커트(32)로부터 내향 또는 안쪽 방향으로(즉, 패키지 중심선(35)을 향해) 그리고 플랜지 전면(42)의 외측 주변 영역 위로 연장된다. 사실상, 리드 격리 선반부(36)는, ACM 패키지(20)를 통해 중심선(35)을 따라 수직으로 취해질 때, 플랜지 전면(42)과 패키지 리드(24)의 각각의 하측 표면 사이에 위치하는 개재 유전체 층으로서 기능한다. 따라서, 리드 격리 선반부(36)는 리드-프레임 전기 절연을 제공하면서, 또한 패키지 리드(24)와 베이스 플랜지(28)를 기계적으로 결합시키는 것을 돕는다. 도 1 및 도 2에 나타낸 바와 같이, 리드 격리 선반부(36)는 근위 리드 단부 부분(40)의 주변 표면을 둘러싸면서, 후속의 전기적 상호 접속을 위해 패키지 내부 내로부터 근위 리드 단부 부분(40)의 상측 표면을 노출된 상태로 남겨둘 수 있다.
몰딩된 패키지 본체(26)는 하측 주변 스커트(32)와 반대측의 근위 리드 단부 부분(40) 위에 형성되는 상측 에지 부분 또는 주변 림(38)을 더 포함한다. 상측 주연부 부분(38)은 공기 공동(30) 주위로 연장되고, 커버 부재(22)와 조합하여, 공동(30)의 주변부를 크게 한정 또는 형성한다. 따라서, 패키지 중심선(35)을 따라 커버 부재(22)와 패키지 리드(24) 사이에서 제어된 수직 분리 또는 이격(standoff)을 제공하는 것에 부가하여, 상측 주연부 부분(38)은 또한 커버 부재(22)와 정합 결합하기 위한 물리적 계면으로서 기능한다. 따라서, 상측 주연부 부분(38)에는, 커버 부재(22)의 하측 주연부(44)의 평면 형상 및 치수와 대체로 대응하는 평면 형상 및 치수가 부여될 수 있다. 추가적으로, 상측 주연부 부분(38) 및/또는 하측 주연부(44)에는, 후술하는 바와 같이, 커버 부재(22)와 몰딩된 패키지 본체(26) 사이의 높은 무결성 본딩부의 형성 및 커버 부재 부착을 용이하게 하는 특정 특징부가 부여될 수 있다. 몰딩된 패키지 본체(26)의 대안적인 실시예에서는 상측 주연부 부분(38)이 없을 수 있으며, 이 상측 주연부 부분(38)은 다른 별도-제작된 구조체(예를 들면, 윈도우 프레임)에 의해 대체될 수 있거나, 근위 리드 단부 부분(40)에 대한 하측 주연부(44)의 직접적인 본딩에 의해 불필요하게 될 수 있다. 그러나, 일반적으로 커버 부재의 부착은, 유리하게는 단일의 일체-형성된 몰딩 구조체 또는 본체로서 하측 주변 스커트(32) 및 리드 격리 선반부(36)가 형성되는 그러한 상측 주연부 부분의 제공을 통해 향상될 수 있다.
ACM 패키지(20)는 예를 들어 SiP를 생산하기 위해 적절하게 상호 접속될 수 있는 임의의 개수 및 타입의 마이크로 전자 디바이스를 포함할 수 있다. 그러한 마이크로 전자 디바이스는, 단지 몇 가지 예를 나열하자면, IC-지지 반도체 다이, MEMS 다이, 광 센서 및 수동 디바이스, 예컨대 별개 인덕터, 저항기, 다이오드 및 커패시터를 포함할 수 있다. 도 1 및 도 2에 도시된 비교적 간단한 예시에서, ACM 패키지(20)는 RF 전력 트랜지스터 다이 또는 다른 IC-지지 반도체 다이와 같은 단일 마이크로 전자 디바이스(50)를 포함한다. 마이크로 전자 디바이스(50)는 적어도 하나의 디바이스 본드 층(52)에 의해 플랜지 전면(42)에 부착되는 하측 표면 또는 후면을 포함한다.
디바이스 본드 층(52)은 일 실시예에서 에폭시 및 감압성 접착제와 같은 다이 부착 재료로 구성될 수 있다. 대안적으로, 디바이스 본드 층(52)은 금속계 본딩 재료, 즉 중량 기준으로 하나 이상의 금속 성분으로 주로 구성되는 본딩 재료로 형성될 수 있다. 특정 실시예에서, 디바이스 본드 층(52)은 금속 입자(예를 들면, 나노미터 또는 미크론 크기 범위의 Cu, Ag 및/또는 Au 입자)가 원하는 본드 층을 형성하도록 치밀화되는 저온 소결 프로세스를 이용하여 형성된다. 그러한 실시예에 있어서, 디바이스 본드 층(52)은 본질적으로 금속 재료로 이루어질 수 있거나, 또는, 대신에 보다 적은 양의 비금속 성분, 예컨대 목표한 본드 층 특성을 향상시키도록 첨가된 하나 이상의 유기 재료를 함유할 수 있다. 원한다면, 도 1에만 오직 도시된 바와 같이, 격납 층(containment layer) 또는 비드(bead)(60)는 또한, 이동하기 쉬운 Ag계 재료와 같은 금속 재료로 구성되는 경우에 디바이스 본드 층(52)의 외주부 주위에 형성될 수도 있다. 소결 격납 비드(60)는 (소결 본드 층으로서 형성되는 경우) 디바이스 본드 층(52)의 원치않는 이동을 물리적으로 방해하거나 차단하는 댐(dam) 또는 봉쇄(blockade) 특징부로서 사용하기에 적합한 에폭시 또는 다른 중합체 재료로 제조될 수 있다. 디바이스 본드 층(52)을 형성하기에 적합한 저온 소결 프로세스는 도 11과 관련하여 하기에서 보다 충분하게 논의된다.
계속해서 도 1 및 도 2를 참조하면, 베이스 플랜지(28)는 기판 또는 캐리어 지지 마이크로 전자 디바이스(50)로서 기능하는 재료, 층상 구조체, 또는 복합 구조체의 임의의 본체일 수 있다. 베이스 플랜지(28)는 ACM 패키지(20)의 전기 전도성 단자, 및 아마도 히트 싱크 또는 열 분산기(heat spreader)로서 기능할 수 있다. 따라서, 베이스 플랜지(28)는 특정 구현예에서 모놀리식(monolithic) 금속 구조체, 플레이트, 슬러그(slug) 등의 형태를 취할 수 있다. 다른 구현예에서, 베이스 플랜지(28) 자체가 인쇄 회로 또는 배선 기판의 형태를 취할 수 있다. 베이스 플랜지(28)는 예를 들어, 금속(예컨대, Cu) 코이닝(coining)을 포함하는 유기 재료(예컨대, 인쇄 회로 기판이 제조되는 수지와 유사하거나 동일한 수지)로 제조될 수 있다. 다른 실시예에서, 베이스 플랜지(28)는 다층 금속 구조를 가질 수 있으며; 예를 들면, 베이스 플랜지(28)는 적층 또는 라미네이팅 구성으로 본딩된 다수의 열 전도성 층을 포함할 수 있다. 베이스 플랜지(28)는 전형적으로 Cu와 같은 비교적 높은 열전도율을 갖는 하나 이상의 금속으로 주로 구성될 것이다. 보다 구체적인 예시로서, 베이스 플랜지(28)가 적층 또는 라미네이팅 구조인 실시예에서, 베이스 플랜지(28)는 Cu 층의 CTE보다 작은 CTE를 갖는 적어도 하나의 이종 금속 층과 결합된 적어도 하나의 Cu 층을 포함할 수 있다. 이종 금속 층은 예를 들어 Mo, Mo-Cu 합금 또는 Mo-Cu 복합 재료로 구성될 수 있다. 이러한 방식으로, 베이스 플랜지(28)에는, 마이크로 전자 디바이스(50) 및/또는 몰딩된 패키지 본체(26)에 보다 근접하게 매칭되는 비교적 높은 열전도율 및 보다 낮은 유효 CTE 모두가 부여될 수 있다. 결과적으로, ACM 패키지(20) 내의 열 유도 응력은 호적하게 감소될 수 있다.
다수의 본드 패드(54)와 함께, 회로가 마이크로 전자 디바이스(50)의 전면 상에 형성될 수 있다. 오직 도 1에만 도시된 바와 같이, 본드 패드(54)는 예를 들어 다수의 와이어 본딩부(56)를 이용하여 근위 리브 단부 부분(40)과 전기적으로 상호 접속될 수 있다. 대안적인 실시예에 있어서, ACM 패키지(20)는 비-리드 패키지일 수 있거나, 다른 상호 접속 접근법이 디바이스(50)의 본드 패드를 대응하는 패키지 단자와 전기적으로 상호 접속하는데 이용될 수 있다. 하나의 실시예에서, 제 1 리드(24(a))는 ACM 패키지(20)의 제 1 측부로부터 돌출하고, 마이크로 전자 디바이스(50)의 입력(예컨대, 게이트) 단자에 전기적으로 결합된 입력 리드로서 기능하는 한편; 제 2 리드(24(b))는 패키지(20)의 제 2 대향 측부로부터 돌출하고, 디바이스(50)의 출력(예컨대, 드레인) 단자에 전기적으로 결합된 출력 리드로서 기능한다. 특정 예에서, 베이스 플랜지(28) 자체는 ACM 패키지(20)의 접지 기준 단자로서 기능할 수 있고, 따라서 디바이스(50)의 소스 단자에 전기적으로 결합될 수 있다. 또한, 도 1 및 도 2에서는 단일의 마이크로 전자 디바이스(50)를 포함하는 것으로 도시되어 있지만, ACM 패키지(20)는 다양한 상호 접속 방식을 이용하여 동작 가능하게 결합된 임의의 개수 및 타입의 마이크로 전자 디바이스를 포함할 수 있다. 예를 들면, 다른 구현예에서, ACM 패키지(20)는 임의의 실용적인 개수의 패키지 리드들(24(a)-24(b)) 사이에 직렬 또는 병렬로 전기적으로 결합된 2개 이상의 마이크로 전자 디바이스(50)를 포함할 수 있다.
마이크로 전자 디바이스(50)의 설치 및 패키지 리드(24)와의 디바이스(50)의 상호 접속 후에, 커버 부재(22)는 몰딩된 패키지 본체(26) 위에 위치되고 상측 주연부 부분(38)에 본딩되어 공기 공동(30)을 밀봉식으로 밀폐한다. 커버 부재(22)의 하측 주연부(44)는 이후에 "커버 본드 층(46)"으로 지칭되는 본딩 재료의 링(46)에 의해 몰딩된 패키지 본체(26)의 상측 주연부 부분(38)에 본딩될 수 있다. 커버 본드 층(46)은 커버-본체 계면의 주변부 주위에 기밀식 또는 실질적으로 기밀식의 시일을 형성하면서, 커버 부재(2)를 몰딩된 패키지 본체(26)에 기계적으로 부착시키기에 적합한 임의의 재료 또는 재료들(22)로 구성될 수 있다. 예를 들면, 커버 본드 층(46)은 디바이스 본드 층(52)을 제조하는데 유리하게 이용되는 것으로 상기에서 언급되고 하기에서 보다 충분하게 설명되는 것과 유사한 저온 소결 프로세스를 이용하여 형성될 수 있는 금속계 본딩 재료로 구성될 수 있다. 대안적으로, 커버 본드 층(46)은 분배된(예컨대, 고온) 에폭시, B-스테이지 에폭시, 또는 다른 다이 부착 재료로 형성될 수 있다. 이제, ACM 패키지(20)를 제작하기 위한 예시적인 프로세스가도 3 내지 도 13과 관련하여 설명될 것이다.
공기 공동 패키지 제작 방법의 예시
다수의 다른 ACM 패키지와 개별적으로 제조되든지 또는 병행적으로 제조되든지 간에, ACM 패키지(20)는 리드 프레임-기반 제조 접근법을 이용하여 편리하게 제작된다. 특히, ACM 패키지(20)는 패키지 리드(24) 및 다른 물리적으로 상호 접속된 특징부를 포함하는 리드 프레임을 합체하도록 제조될 수 있으며, 이들 중 적어도 일부는 ACM 패키지 제작 과정 동안에 제거될 수 있다. ACM 패키지(20)의 제조에 사용하기에 적합한 리드 프레임(62)의 예시가 도 3에 도시되어 있다. 이러한 예시에서, 리드 프레임(62)은 Cu 또는 Cu계 합금과 같은 금속 재료로 구성된 비교적 얇은 스트립 또는 플레이트형 본체로서 제작된다. 리드 프레임(62)의 본체는 리드 프레임(62)의 다양한 리드 프레임 특징부를 한정하기 위해 기계 가공(예를 들어, 스탬핑), 에칭, 레이저 절단, 또는 다른 방식으로 처리된다. 패키지 리드(24)에 부가하여, 이들 특징부는 중앙 개구(64), 다수의 연결 핑거(finger) 또는 스파(spar)(본원에서는, "댐 바아(66)"), 복수의 보유 탭(68) 및 외주 리드 프레임 부분(72)을 포함한다. 댐 바아(66)는 패키지 리드(24) 및 보유 탭(68)을 리드 프레임(62)의 플레이트형 본체에 결합시킨다. 추가적으로, 댐 바아(66)는 몰딩 프로세스의 시작시 및 아마도 몰딩 프로세스 동안에 리드 프레임(62)의 취급 및 위치설정을 용이하게 할 수 있다. 몰딩 후에, 댐 바아(66)는 외주 리드 프레임 부분(72)과 같은 다른 희생 리드 프레임 부분과 함께 절단 및 제거될 수 있다. 마찬가지로, 외주 리드 프레임 부분(72)은 ACM 패키지 제조 동안에 리드 프레임(62)의 취급을 용이하게 하는 다양한 개구 또는 절개부(cutout)를 포함할 수 있다.
보유 탭(68)은 패키지 리드(24)의 측방향 내향으로 연장되고; 즉 도 3에 파선(70)으로 나타낸 리드 프레임(62)의 종축을 향하여 연장된다. 특히, 보유 탭(68)은 패키지 리드(24)를 포함하는 리드 프레임(62)의 나머지부와는 상이한 수평면으로 적어도 부분적으로 연장되도록 형성되며; 본원에 나타난 바와 같이, "수평면"이라는 용어는 패키지 중심선(35)(도 1)에 수직이고, 아마도 플랜지 전면(42)(도 1 및 도 2)에 평행한 평면을 지칭한다. 따라서, 보유 탭(68)은 베이스 플랜지(28)(도 1 및 도 2)와 리드 프레임(62)이 접촉하여 배치될 때 베이스 플랜지(28)와 리드 프레임(62) 사이에 수직 분리 또는 이격을 제공한다. 이러한 수직 이격은 도 7(후술함)에 보다 명확하게 도시되어 있고, 몰딩 동안에 리드 격리 선반부(36)의 형성을 가능하게 한다. 보유 탭(68)의 내측 말단부에는, 또한 개구, 관통 구멍, 또는 개구부가 부여된다. 이러한 개구는 리드 프레임(62)에 대해, 특히 패키지 리드(24)에 대해 베이스 플랜지(28)를 정확하게 위치시키기 위해 후술하는 타입의 스테이킹 포스트와 같은 대응하는 융기된 위치설정 특징부를 수용하는 위치설정 또는 정합 특징부로서 기능한다. 이와 관련하여, 추가적인 설명이 도 5 내지 도 8과 관련하여 하기에서 기술된다. 다른 실시예에서, 리드 프레임(62)은 그러한 특징부를 생략하고 및/또는 도 3에 도시된 것에 부가하여, 패키지 리드의 추가 세트와 같은 다른 구조적 특징부를 포함하도록 제조될 수 있다.
원한다면, ACM 패키지(20)는 사전-싱귤레이팅된(pre-singulated) 구조체로서 리드 프레임(62)을 개별적으로 처리함으로써 별개 유닛으로서 제작될 수 있다. 그러나, 비교적 많은 개수의 유사한 ACM 패키지와 병행적으로 ACM 패키지(20)를 제조함으로써, 프로세스 효율이 통상적으로 증가되고 제조 비용이 낮아질 것이다. 이와 관련하여, ACM 패키지(20)는 리드 프레임 어레이로서 상호 접속된 복수의 리드 프레임을 동시에 처리함으로써 다른 도시되지 않은 ACM 패키지와 병행적으로 제조될 수 있다. 그러한 리드 프레임 어레이는 예를 들어 2차원 그리드 레이아웃 또는 선형 스트립 레이아웃으로 배열된 비교적 많은 개수의 리드 프레임을 포함할 수 있다. 예시로서, 도 4는 스트립형 폼 팩터(form factor)를 갖고 다수의 다른 리드 프레임과 함께 리드 프레임(62)을 포함하는 리드 프레임 어레이(74)의 제한된 부분을 도시하고 있다. 알 수 있는 바와 같이, 리드 프레임 어레이(74)의 도시된 부분은 리드 프레임(62)의 대향하는 에지 부분에 인접하는 2개의 추가적인 리드 프레임(76, 78)(부분적으로 도시됨)과 함께 리드 프레임(62)을 포함한다. 명확화를 위해, 도 4에서 파선(80)이 대체로 리드 프레임(76, 78) 사이의 경계를 획정한다. 리드 프레임 어레이(74)는 도시된 부분보다 상당히 클 수 있고, 이후에 패키지 제작 동안의 추후 시점에서 (예를 들면, 톱질, 워터 제팅(water jetting), 레이저 절단 등에 의해) 싱귤레이팅되는 임의의 실용적인 개수의 상호 접속된 리드 프레임을 포함할 수 있다. 따라서, 후술하는 프로세스 단계는 원하는 경우 ACM 패키지(20)와 병행적으로 복수의 추가의 ACM 패키지를 제조하기 위해 리드 프레임 어레이(74)(도 4)와 같은 리드 프레임 어레이에 걸쳐 전반적으로 수행될 수 있다.
도 5 및 도 6으로 진행하면, 다음에, 베이스 플랜지(28)는 예를 들어 픽-앤-플레이스(pick-and-place) 공구를 이용하여 리드 프레임(62)에 대해 위치된다. 베이스 플랜지(28)는 플랜지(28)의 위치설정 또는 이동, 리드 프레임(62)의 이동 또는 이들의 조합에 의해 리드 프레임(62)에 대해 위치될 수 있다. 보다 구체적인 예시로서, 도면에 도시된 베이스 플랜지(28) 및 리드 프레임(62)의 예시적인 배향을 참조하면, 베이스 플랜지(28)는 임시 지지 구조체, 캐리어 또는 고정구(fixture) 상에 배치될 수 있고; 리드 프레임(62)은 플랜지(28) 상으로 하강되어 원하는 위치설정을 달성할 수 있다. 그러한 접근법은 복수의 ACM 패키지가 병행적으로 제조될 때 유용할 수 있다. 이러한 경우에, 적절한 개수의 베이스 플랜지가 그러한 캐리어 또는 고정구를 가로질러 분포될 수 있고, 다음에, 리드 프레임 어레이(예를 들면, 도 4에 도시된 어레이(74))는 베이스 플랜지의 어레이에 대해 상호 접속된 리드 프레임을 동시에 위치시키기 위해 원하는 위치로 하강될 수 있다. 대안적으로, 베이스 플랜지(28) 및 리드 프레임(62)의 도시된 배향은 역전될 수 있으며, 베이스 플랜지(28)는 플랜지-리드 프레임의 위치설정 동안에 리드 프레임(62) 상으로 하강될 수 있다. 어느 경우에도, 도 5에서 화살표(82)로 나타낸 바와 같이, 베이스 플랜지(28)의 전면(42)은 리드 프레임(62)의 하측부에 대해 위치되고, 구체적으로는 보유 탭(68)과 직접적인 또는 밀접한 물리적 접촉으로 배치된다.
이전에 나타낸 바와 같이, 베이스 플랜지(28)는 리드 프레임(62) 상에 제공된 대응하는 특징부를 물리적으로 정합 또는 안내하는 특정의 전용 위치설정 또는 안내 특징부를 포함하도록 제조된다. 그러한 위치설정 특징부의 예가 도 6에 도시되어 있으며, 도 6은 다수의 융기된 필러 또는 포스트(84)(본원에서는, "보유 포스트(84)")를 포함하는 것으로 베이스 플랜지(28)를 도시하고 있다. 보유 포스트(84)는 베이스 플랜지(28)의 전면(42)으로부터 상향으로 돌출하고, 보유 탭(68)에 제공된 개구 또는 개구부를 통해 수용된다. 베이스 플랜지(28)는 보유 탭 개수와 동등한 다수의 보유 포스트(84)를 포함하도록 제조되고, 포스트(84)의 공간 분포, 형상 및 내경은 보유 탭(68)에 제공된 개구의 분포, 형상 및 내경과 대체로 매칭된다. 기계적 무결성, 부품수 감소 및/또는 프로세스 효율의 이유로, 보유 포스트(84)는 유용하게는 후속적으로 플랜지 전면(42)에 본딩되거나 다른 방식으로 결합되는 별개 특징부보다는 베이스 플랜지(28)의 일체형 특징부로서 형성된다. 하나의 접근법에 있어서, 보유 포스트(84)는 플랜지 후면(34)의 선택된 영역에 제어된 국부적인 가격력(strike force)을 인가함으로써 베이스 플랜지(28)의 국부적인 영역이 상향으로(플랜지 전면(42)을 향해) 변형되는 펀칭 작업을 이용하여 제조된다. 그에 상응하여, 그러한 펀칭 작업은, 도 5에 가장 명확하게 도시된 바와 같이, 플랜지(28)의 후면(34)에 리세스, 블라인드 터널(blind tunnel) 또는 디보트(divot)(86)를 형성할 수 있다. 일단 형성되면, 디보트(86)는 또한, 정렬 또는 취급 목적으로 레버리지(leverage)되고, ACM 패키지 제작 방법의 실시예에서 특수한 고정구에 의해 결합될 수 있다.
특정 구현예에서, 베이스 플랜지(28)는 적어도 하나의 텍스처화된 표면 또는 영역을 포함하도록 제작될 수 있다. 본원에 나타난 바와 같이, 표면 영역은 1㎛를 초과하는 평균 특징부 높이 또는 깊이를 갖는 비평면 표면 토폴로지(topology)가 부여될 때 "텍스처화된(texturized)" 것으로 간주된다. 이러한 경우에, 베이스 플랜지(28)에는, 유리하게는 몰딩된 패키지 본체-플랜지 계면에 형성된 기계적 본딩부의 무결성을 증가시키기 위해 몰딩된 패키지 본체(26)(도 1 및 도 2)에 의해 접촉된 위치에 형성되는 임의의 개수의 텍스처화된 표면 영역이 부여될 수 있다. 도시된 예시에서, 구체적으로는, 베이스 플랜지(28)는 플랜지 전면(42)의 외주 부분 위로 연장되고 링형상의 평면 형상이 부여될 수 있는 주변 널링 표면 영역(peripheral knurled surface region)(88)을 포함하도록 제조된다. 널링 표면 영역(88)은 디바이스 실장 영역(58) 주위로 연장되고, 그에 따라 커버 부재(22)로부터 플랜지 후면(34)을 향해 중심선(35)을 따라 진행하는 경우에 고려되는 바와 같이, ACM 패키지(20)가 완성될 때 패키지 리드(24) 및 리드 격리 선반부(36)의 근위 단부 부분(40) 아래에 놓일 수 있다. 결과적으로, 그러한 실시예에서, 리드 격리 선반부(36)는, 도 9 내지 도 11과 관련하여 하기에서 설명되는 바와 같이, 몰딩된 패키지 본체(24)의 형성에 이어서 널링 표면 영역(88)에 밀접 접촉하고 직접 본딩될 수 있다. 마지막으로, 도 6에 도시된 바와 같이, 널링 표면 영역(88)은 보유 포스트(84)와 플랜지 전면(42) 사이의 접합부에 인접하여 형성될 수 있어, 포스트(84)는 표면 영역(88)으로부터 대체로 전면(42)과는 반대측인 상향 방향으로 연장된다. 다른 실시예에서, 베이스 플랜지(28)의 선택된 표면 영역은 상이한 방식으로 텍스처화될 수 있거나(예를 들면, 플랜지(28)의 외주부가 널링되거나 다른 방식으로 텍스처화될 수 있음), 베이스 플랜지(28)에는 임의의 그러한 텍스처화된 영역이 없을 수 있다.
예시적인 ACM 패키지 제작 프로세스를 계속하면, 적어도 일부의 구현예에서, 다음에 베이스 플랜지(28)가 리드 프레임(62)에 대해 기계적으로 포획된다. 이와 관련하여, 프로세스 단계는 이제 베이스 플랜지(28) 및 리드 프레임(28)을 이들의 원하는 밀접-접촉 위치에 물리적으로 보유하도록 수행될 수 있고, 이에 의해 리드 프레임(62)으로부터 멀어지는 방향으로, 즉 도 5에 나타낸 화살표(82)에 대체로 평행한 삽입축과 반대 방향으로 중심선(35)을 따른 플랜지-리드 프레임 분리를 방지하고, 이러한 화살표(82)를 따라 포스트(84)가 보유 탭(68)에 제공된 개구 내로 삽입된다. 다양한 실시예에서, 이것은 리드 프레임(62)에 대해 베이스 플랜지(28)를 위치설정한 후에 융기된 위치설정 특징부(도시된 예시에서는 포스트(84))의 말단부를 제어된 방식으로 변형시킴으로써 달성될 수 있다. 특정 구현예에서, 리드 프레임(62)에 대해 베이스 플랜지(28)를 물리적으로 포획하기 위해 크림핑(crimping) 또는 굽힘 작업이 실행될 수 있다. 다른 실시예에서, 포스트(84)의 외측 말단부 또는 "스테이킹 헤드(staking head)"를 측방향으로 확장시켜서 플랜지-리드 프레임 분리를 방지하기 위해 스테이킹 프로세스가 실행될 수 있다. 이러한 방식으로 스테이킹되거나 스테이킹하고자 의도되는 경우, "보유 포스트"라는 보다 일반적인 용어보다는 "스테이킹 포스트"라는 보다 구체적인 용어가 포스트(84)에 관하여 이용될 수 있다. 비제한적인 예시로서, 리드 프레임(62)에 대해 베이스 플랜지(28)를 기계적으로 포획하기에 적합한 스테이킹 프로세스에 대한 추가적인 설명이 이제 도 7 및 도 8과 관련하여 제공될 것이다.
도 7은 리드 프레임(62)에 제공된 대응하는 보유 탭 개구를 통해 삽입한 후에 보유 포스트(84) 중 하나를 물리적으로 변형시키기 위해 적절하게 수행되는 스테이킹 작업을 단계별로 도시하고 있다. 도 7의 좌측에 나타낸 바와 같이, 스테이킹 공구(90)는 보유 포스트(84)의 헤드 부분(92)과 접촉하게 된다. 도 7의 우측에 추가로 도시된 바와 같이, 헤드 부분(92)을 원주방향으로 확장시키거나 벌어지게 하기에 충분한 압력이 인가된다. 결과적인 구조가 또한 도 8의 등각 사시도로부터 나타나 있다. 스테이킹 프로세스 동안에 열이 가해질 수도 있고 가해지지 않을 수도 있으며, 이것은 도 6에 도시된 다른 보유 포스트(84)의 헤드 부분을 원주방향으로 확장시키기 위해 반복적인 방식으로 반복될 수 있다. 이러한 방식으로 각각의 보유 포스트(84)의 헤드 부분(92)을 원주방향으로 확장시킴으로써, 각각의 헤드 부분(92)은 보유 탭(68)의 대응하는 개구를 통과하는 것이 물리적으로 방지될 수 있고, 베이스 플랜지(28)는 리드 프레임(62)에 대해 포획될 수 있다. 따라서, 베이스 플랜지(28)와 리드 프레임(62) 사이의 수평면(도 7에서 페이지의 평면에 수직임)을 따른 정밀한 정렬이 보장될 수 있는 한편, 이후에 수행되는 몰딩 작업의 시작시 및/또는 몰딩 작업 동안에 수직 리드 프레임-플랜지 분리가 방지된다. 스테이킹 후에, 확장된 헤드 부분(92)은, 도 7의 우측에 가상선으로 도시되고 도 8에 추가로 도시된 바와 같이, 대체로 절두원추형 형상을 가질 수 있는 함몰부(depression) 또는 공동으로 특징지어질 수 있다.
도 9 및 도 10을 참조하면, 다음에 리드 프레임(62) 및 베이스 플랜지(28)의 선택된 영역 위에 및 그 주위에 몰딩된 패키지 본체(26)를 생성하기 위해 몰딩 프로세스가 실행된다. 도 9에 가장 명확하게 도시된 바와 같이, 몰딩된 패키지 본체(26)는, 커버 부재(22)에 의해 아직은 밀폐되지 않은 공기 공동(30)이 베이스 플랜지(28)로부터 멀어지는 상향 방향으로 개방되도록 개방된 상단부를 포함하도록 제조된다. 상기에 언급된 바와 같이, 몰딩된 패키지 본체(26)는 베이스 플랜지(28)의 노출된 디바이스 실장 영역(58) 및 패키지 리드(24)의 근위 리드 단부 부분(40)을 남겨 두도록 형성된다. 대조적으로, 몰딩된 패키지 본체(26)는 전체적으로 보유 탭(68) 및 보유 포스트(84)(도 7 및 도 8)를 봉입할 수 있어, 탭(68) 및 포스트(84)가 패키지 본체(26) 내에 매립되고 따라서 패키지 외부로부터 보이지 않게 숨겨지도록 한다. 몰딩 프로세스 이후의 일부 시점에서, 리드 프레임(62)의 선택된 부분은 예를 들어 도 3 및 도 4에서 식별되는 댐 바아(66) 및 외주 리드 프레임 부분(72)을 포함하여 절단되거나 트리밍될 수 있다. 추가적으로, 보유 탭(68)의 외측 단부 부분(즉, 도 3 및 도 4에서 가장 잘 보이는 바와 같이 댐 바아(66)에 인접한 탭(68)의 단부)은, 완성된 패키지에서 몰딩된 패키지 본체(26)의 외부로부터 보이는 싱귤레이팅된 표면이 탭(58)에 부여되도록 절단될 수 있다. 따라서, 리드 프레임 싱귤레이션 또는 트리밍은 패키지 리드(24)의 전기적 절연을 초래하고, 이 패키지 리드(24)는 다른 방식으로 댐 바아(66) 및 보유 탭(68)에 의해 베이스 플랜지(28)에 전기적으로 브릿지될 수 있다. 댐 바아(66)가 절단되고 부분적으로 또는 전체적으로 트리밍되었을 때, 보유 탭(68)은 댐 바아(66)를 통해 패키지 리드(24)에 더 이상 물리적 및 전기적으로 결합되지 않는다. 리드 프레임(62)을 싱귤레이팅하거나 트리밍하기에 적합한 프로세스는 톱질, 레이저 절단, 워터 제팅, 스탬핑, 스크라이빙(scribing)(펀칭과 함께 또는 펀칭 없이) 및 라우팅(routing)을 포함하지만 이에 한정되지는 않는다.
제작 프로세스의 이러한 시점에서, ACM 패키지(20)는 이제 거의 완성된다. ACM 패키지 완성을 위해 남아있는 나머지 주요 프로세스 단계는 디바이스 설치, 상호 접속 형성 및 커버 부재 부착이다. 그러한 후위 프로세스 단계와 연관된 물리적 특징부가 도 11에 도시되어 있으며, 도 11은 부분적으로 완성된 상태의 패키지(20)의 분해 등각도이다. 도 11에서는 패키지(20)가 부분적으로 완성된 상태로 도시되어 있으므로, 도 11에서, 참조 부호 "20"의 말미에, 그리고 하기에서 부분적으로 완성된 패키지를 지칭할 때에 프라임 부호(')가 부가된다. 특정 경우에, 후위 프로세스 단계는 전술한 전위 프로세스 단계를 수행했던 것과 별개의 엔티티(entity)에 의해 수행될 수 있다. 이와 관련하여, 제 1 엔티티(본원에서는, "공급자")는 도 11에 도시된 부분적으로 완성된 상태의 ACM 패키지(20')를 제조할 수 있지만, 설치된 디바이스, 전기적 상호 접속 또는 본딩된 커버 부재가 없다. 다음에, 공급자는 제 2 엔티티(본원에서는, "고객")에게 부분적으로 완성된 ACM 패키지(20')(부분적으로 완료된 다른 ACM 패키지 및 정합하는 커버 부재와 함께)를 출하하거나 다른 방식으로 제공할 수 있다. 다음에, 고객은 후속 시점에서 디바이스 설치, 상호 접속 형성 및 커버 부재 부착 프로세스를 수행할 수 있다. 또 다른 예에서, 단일 엔티티는 ACM 패키지 제작에 수반되는 모든 프로세스 단계를 수행할 수 있거나, 다양한 ACM 패키지 제작 프로세스 단계가 상이한 방식으로 다수의 엔티티 사이에 분할될 수도 있다.
예시적인 ACM 패키지 제작 프로세스를 계속하면, 하나 이상의 마이크로 전자 디바이스는 이제 ACM 패키지(20')(도 11)의 공기 공동(30) 내에 설치된다. 디바이스 부착은 상업적으로 이용 가능한 다이 부착 재료와 같은 유기 감압성 접착제를 포함하는 임의의 적합한 접착제 또는 본딩 재료를 이용하여 수행될 수 있다. 대안적으로, 디바이스 부착은 상기에서 간략하게 언급되고 하기에서 보다 충분하게 설명되는 타입의 저온 소결 프로세스와 같은 금속계 본딩 프로세스를 이용하여 실행될 수 있다. 그러한 소결된 본드 층(들)을 생성하기 위해, 하나 이상의 금속 입자-함유 전구체 재료 층이 얻어지고, ACM 패키지(20')의 적절한 영역에 도포된 후에, 본드 층 전구체 재료를 소결된 본드 층(들)으로 변환시키도록 처리될 수 있다. 하나 이상의 소결된 본드 층, 구체적으로는 도 1 및 도 2에 도시된 디바이스 본드 층(52)을 형성하기에 적합한 저온 소결 프로세스의 예시가 이제 설명될 것이다.
저온 소결 본딩 프로세스가 디바이스 본드 층(52)(도 1 및 도 2)을 제조하는데 이용되는 경우에, 금속 입자-함유 전구체 층(52')(도 11)이 먼저 마이크로 전자 디바이스(50)와 베이스 플랜지(28)의 디바이스 실장 영역(58)의 계면에 도포될 수 있다. 전구체 층(52')은 디바이스(50)의 후면에 도포될 수 있으며, 그 후에 디바이스(50)의 후면은 (예를 들면, 픽-앤-플레이스 공구를 이용하여) 플랜지 전면(42) 상의 원하는 위치에 배치된다. 대안적으로, 전구체 층(52')이 디바이스 실장 영역(58)에 직접 도포될 수 있고, 그 후에 마이크로 전자 디바이스(50)가 그 위에 배치되거나 안착될 수 있다. 일반적으로, 전구체 층(52')은 마이크로 전자 디바이스(50)의 평면 형상 및 치수에 대략 대응하는 평면 형상 및 치수를 갖는 패턴화되거나 연속적인 층으로서 도포될 수 있다. 금속 입자-함유 전구체 층(52')은 후술하는 타입의 습윤 상태 또는 건조 상태 도포 기술을 이용하여 도포될 수 있고, 다음에, 저온 소결 프로세스가 실행될 수 있다. ACM 패키지(20)의 제작에 사용하기에 적합한 전구체 재료 도포 및 소결 프로세스의 추가적인 설명이 이제 상세하게 논의될 것이다. 또한, 그러한 프로세스의 추가적인 설명은 참조로 또한 원용되는 하기의 계류중인 미국 특허 출원에서 찾을 수 있다: 2016년 9월 19일자로 미국 특허청에 출원되고 명칭이 "공기 공동 패키지 및 그 제조 방법(AIR CAVITY PACKAGES AND METHODS FOR THE PRODUCTION THEREOF)"인 미국 특허 출원 제 15/269,629 호; 및 2016년 11월 29일자로 미국 특허청에 출원되고 명칭이 "소결-본딩된 방열 구조체를 갖는 마이크로 전자 모듈 및 그 제조 방법(MICROELECTRONIC MODULES WITH SINTER-BONDED HEAT DISSIPATION STRUCTURES AND METHODS FOR THE FABRICATION THEREOF)"인 미국 특허 출원 제 15/363,671 호.
금속 입자-함유 전구체 층(52')을 도포하기에 적합한 습윤 상태 도포 기술은 스크린 또는 스텐실 인쇄, 닥터 블레이딩(doctor blading), 분무, 침지 및 미세 바늘 분배 기술을 포함하지만 이에 한정되지는 않는다. 습윤 상태 도포 기술이 이용되는 경우, 유동성 또는 습윤 상태의 코팅 전구체 재료는 초기에 예를 들어 제 3 자 공급자로부터의 독립적인 제조 또는 구매에 의해 얻어진다. 금속 입자(후술함)에 부가하여, 습윤 상태 코팅 전구체 재료는 습윤 고정 도포를 용이하게 하거나, 전구체 재료의 점도를 조정하거나, 금속 입자의 조기 응집을 방지하거나, 또는 다른 목적에 기여하는 다른 성분(예를 들면, 용매 및/또는 계면활성제)을 함유한다. 하나의 실시예에서, 습윤 상태 코팅 전구체 재료는 바인더(예를 들면, 에폭시), 분산제 및 희석제 또는 액체 담체와 조합하여 금속 입자를 함유한다. 코팅 전구체 재료 내에 함유된 용매 또는 액체 담체의 체적은 선택된 습윤 상태 도포 기술에 대한 전구체 재료의 점도를 맞추도록 조정될 수 있다. 예를 들면, 전구체 재료가 스크린 인쇄 또는 닥터 블레이딩에 의해 도포되는 실시예에서, 코팅 전구체 재료는 페이스트(paste), 슬러리(slurry) 또는 페인트를 생성하기에 충분한 액체를 함유할 수 있다. 습윤 상태의 코팅 재료를 도포한 후에, 원하는 경우, 금속 입자-함유 전구 재료로부터 과잉 액체를 제거하기 위해 건조 프로세스가 실행될 수 있다.
다른 실시예에 있어서, 금속 입자-함유 전구체 층(52')은 건조 상태 도포 기술을 이용하여 도포될 수 있다. 예를 들면, 필름 전사 프로세스가 베이스 플랜지(28) 또는 마이크로 전자 디바이스(52)의 적절한 표면에 전구체 층(52')을 도포하는데 이용될 수 있다. 이와 관련하여, 건조 필름은 먼저, 예를 들어 플라스틱(예컨대, 폴리에틸렌 테레프탈레이트) 테이프 배킹(tape backing)과 같은 임시 기판 또는 캐리어 상에 하나 이상의 금속 입자-함유 전구체 층(52')을 초기에 증착(예컨대, 스크린 인쇄 또는 다른 방식으로 분배)시킴으로써 제조될 수 있다. 금속 입자-함유 전구체 층(52')은 습윤의 유동 가능한 상태로 캐리어에 도포된 후에 가열되거나 다른 방식으로 건조되어 건조 필름을 생성할 수 있으며, 이러한 건조 필름은 적절한 패키지 구성요소 표면으로 전사된다. 열, 압력, 또는 열 및 압력 모두가 가해져서 금속 입자-함유 전구체 층(건조 필름)을 적절한 구성요소 표면에 부착시킨다. 다음에, 캐리어(예컨대, 테이프 배킹)는 물리적 제거(예컨대, 박리) 또는 화학 용매에의 용해에 의해 제거될 수 있다. 또 다른 실시예에서, 하나 이상의 독립형 필름(freestanding film)은, 예를 들어 디바이스(50)를 배치하기 전에 베이스 플랜지(28) 위에 독립형 필름을 위치시킴으로써 적층 또는 축적(build-up) 프로세스(또한, 본 명세서의 맥락에서 "필름 전사"로 간주됨) 동안에 공기 공동 패키지 구성요소들 사이에 간단하게 위치될 수 있다.
금속 입자-함유 전구체 층(52') 내에 분산된 금속 입자는 입자가 후술하는 소결 프로세스에 따라 실질적으로 응집성 접착제 층(coherent adhesive layer)을 형성할 수 있게 하는 임의의 조성, 형태 및 크기를 가질 수 있다. 하나의 실시예에 있어서, 금속 입자-함유 전구체 층(52')은 Au, Ag 또는 Cu 입자, 또는 이들의 혼합물을 함유한다. 다른 실시예에서, 전구체 층(52') 내에 함유된 금속 입자는 본질적으로 Ag 또는 Cu 입자로 이루어진다. 전구체 층(52') 내에 함유된 금속 입자는 유기 재료로 코팅될 수 있거나 코팅되지 않을 수도 있다. 예를 들면, 일부 구현예에서, 금속 입자는 조기 응집 또는 입자 소결을 억제하기 위해 입자들 사이의 물리적 접촉을 방지하는 유기 분산제로 코팅될 수 있다. 존재하는 경우, 임의의 그러한 유기 입자 코팅은 후술하는 금속 소결 프로세스 동안 전체적으로 또는 부분적으로 연소되거나 열 분해될 수 있다. 또 다른 실시예에서, 현재 알려졌든지 추후에 개발되든지간에, 저온 소결을 할 수 있는 다른 재료 시스템이 ACM 패키지 제작 프로세스에서 이용될 수 있다.
전구체 층(52') 내에 함유된 금속 입자는 구형 형상, 장방형 형상, 및 소판(platelet) 또는 박막 형상을 포함하지만 이에 한정되지는 않는 임의의 형상 또는 형상의 조합을 가질 수 있다. 금속 입자의 평균 치수는 입자 형상 및 프로세스 파라미터와 관련하여 다양할 것이다. 그러나, 일반적으로, 금속 입자의 평균 최대 치수(예를 들면, 구형인 경우의 금속 입자의 직경 또는 장방형인 경우의 금속 입자의 장축)는 일 실시예에서 약 100 미크론(㎛) 내지 약 10 나노미터(㎚)일 수 있다. 다른 실시예에서, 금속 입자는 전술한 범위보다 크거나 작은 평균 최대 치수를 가질 수 있다. 특정 구현예에서, 나노미터 및 미크론 범위의 평균 최대 치수를 갖는 금속 입자의 혼합물이 전구체 재료 내에 존재할 수 있다. 다른 구현예에서, 나노입자(즉, 1㎚ 내지 1000㎚ 사이의 평균 최대 치수를 갖는 입자)만이 금속 입자-함유 전구체 층(52') 내에 함유될 수 있다. 비제한적이지만 구체적인 예시로서, 전구체 층(52')은 일 실시예에서 Ag, Au 또는 Cu 나노입자 또는 미크론 크기의 입자 중 적어도 하나를 함유할 수 있으며, Ag 또는 Cu 나노입자가 바람직하다.
금속 입자-함유 전구체 층(52')의 도포 및 마이크로 전자 디바이스(50)의 배치 후에, 본 예시에서는, 디바이스 본드 층(52)(도 1 및 도 2)을 형성하는 소결된 본드 층을 생성하기 위해 저온 소결 프로세스가 수행된다. 저온 소결 프로세스는 전구체 층(52')을 소결된 본드 층으로 변환시키기에 적합한 임의의 프로세스 조건 하에서 실행될 수 있는데, 이는 전구체 층(52')으로부터 베이스 플랜지(28)로 일부의 확산이 발생할 수 있다는 것에 주목하자. 따라서, 소결 본딩 프로세스는 유리하게는 본딩 결합 계면에서 낮은 응력의 기계적으로 강인한 솔리드 스테이트 금속 확산 본딩부를 형성한다. 소결 프로세스는 가압과 함께 또는 가압 없이, 가열과 함께 또는 가열 없이(그렇지만, 어느 정도의 상승된 열이 전형적으로 가해질 수 있음), 그리고 임의의 적합한 분위기(예를 들면, 공기에 개방된 상태, 또는 질소와 같은 불활성 가스의 존재하)에서 수행될 수 있다. 강조 점으로서, 소결 프로세스는 전구체 층(52') 내에 함유된 금속 입자의 융점보다 낮은 최대 처리 온도(TMAX)에서 실행된다. 실제로, 많은 실시예에서, TMAX는 금속 입자의 융점보다 현저히 낮을 것이며, 아마도 절대 온도 스케일(켈빈)에서 고려되는 입자의 융점의 절반보다 낮을 것이다. 일반적으로, TMAX는 실온(본원에서는, 20℃로 간주됨)보다 높고 300℃보다 낮을 것이다. 상대적으로, 나노미터 또는 미크론 크기 범위의 Ag, Au 및 Cu 입자의 융점은 통상적으로 약 950℃ 내지 1100℃의 범위일 것이다. 또 다른 예시를 제공하기 위해, 일 실시예에서는, TMAX는 약 170℃ 내지 300℃일 수 있다. 또 다른 실시예에서,(다른 프로세스 파라미터와 관련하여) TMAX가 금속 입자의 액화 없이 금속 입자의 소결을 유발하기에 충분하다면, TMAX는 전술한 범위보다 크거나 작을 수 있다.
소결 프로세스 동안에 다단계 가열 스케줄이 이용될 수 있다. 이러한 경우, 다단계 가열 스케줄은, 전술한 것과 같은 패널-레벨 제작 프로세스를 이용하여 공기 공동 패키지가 제조되는 경우에 부분적으로 제작된 ACM 패키지(20')(및 그와 병행적으로 제조된 임의의 다른 ACM 패키지)를 제 1 기간 동안 TMAX보다 낮은 제 1 온도(T1)로 가열하고, 온도 프로세스를 TMAX까지 점진적으로 증가 또는 상승시킨 후에, 제 2 기간 동안 TMAX를 유지하는 것을 수반할 수 있다. 냉각 기간이 뒤따를 수 있다. 하나의 실시예에서, 그리고 단지 비제한적인 예시로서, T1은 약 100℃ 내지 200℃의 범위일 수 있는 반면, TMAX는 T1보다 높고 약 170℃ 내지 280℃의 범위이다. 후술하는 바와 같이, 이용되는 프로세스 파라미터는 소결 프로세스 동안에 금속 입자-함유 전구체 층(52')으로부터 임의의 유기 재료를 완전히 분해시키도록 제어될 수 있거나 제어되지 않을 수도 있다.
ACM 패키지 제작 방법의 적어도 일부 구현에 있어서, 제어된 수렴 압력 또는 압축력이 소결 프로세스 동안에 부분적으로 제작된 공기 공동 패키지를 가로질러 인가된다. 인가시에, 수렴 압력은 실질적으로 일정한 힘으로서 전달되거나, 대신에 시간-기반 또는 온도-기반 스케줄에 따라 변화될 수 있다. 벌크 중량, 탄성 편의 디바이스(예를 들면, 스프링-부하식 플런저 또는 핀), 클램프, 유압 프레스 등을 포함하는 임의의 적합한 메커니즘이 원하는 수렴 압력을 인가하는데 이용될 수 있다. 인가된 압력은 소결된 본드 층의 원하는 최종 두께, 소결된 본드 층의 원하는 다공성 및 금속 입자-함유 전구체 층(52')의 조성을 포함하는 다양한 인자에 기초하여 선택될 수 있다. 하나의 실시예에서, 그리고 단지 비제한적인 예시로서, 약 0.5 내지 약 20 메가파스칼 범위의 최대 압력(PMAX)이 소결 프로세스 동안에 인가된다. 다른 실시예에서, 소결 프로세스 동안에 압력이 인가되면, PMAX는 전술한 범위보다 크거나 작을 수 있다.
상기에서 간략히 나타낸 바와 같이, 전술한 금속 소결 프로세스에 따라 제조된 소결된 본드 층은 주로 하나 이상의 소결 금속으로 구성될 수 있다. 또한, 소결된 본드 층은 유기 재료를 함유할 수 있거나 함유하지 않을 수도 있다. 하나의 실시예에서, 소결된 본드 층은 본질적으로 하나 이상의 금속(예를 들면, 본질적으로 순수한 Cu 또는 본질적으로 순수한 Ag)으로 이루어지고, 본질적으로 유기 재료가 없으며; 즉 1 wt% 미만의 유기 재료를 함유한다. 다른 실시예에서, 소결된 본드 층은 수지 또는 다른 유기 충전재(filler)를 함유할 수 있다. 예를 들면, 다른 구현예에서, 소결된 본드 층은 에폭시와 같은, 가요성을 증가시키는 유기 재료를 함유하여 열 사이클을 통한 균열 형성 및 전파의 가능성을 감소시킬 수 있다. 소결된 본드 층의 원하는 최종 조성에 따라, 소결 프로세스의 파라미터는 금속 입자-함유 전구체 층(52')으로부터 유기 재료를 전체적으로 또는 부분적으로 분해하도록 제어될 수 있다. 추가적으로, 소결된 본드 층은 일 실시예에서 0 체적% 내지 30 체적%의 범위일 수 있는 원하는 다공성을 갖도록 생성될 수 있다. 다른 실시예에서, 소결된 본드 층은 각각 1 체적% 미만의 다공성을 갖도록 형성될 수 있다. 최종적으로, 소결된 본드 층의 두께는 실시예들 사이에서 변화되지만, 하나의 예시적이고 비제한적인 실시예에서 약 5㎛ 내지 약 100㎛, 바람직하게는 약 15㎛ 내지 약 35㎛의 범위일 수 있다. 소결된 본드 층이 본질적으로 순수한 Ag 또는 Cu로 구성되는 다른 실시예에서, 소결된 본드 층은 약 40㎛ 내지 약 100㎛의 두께 범위를 가질 수 있다.
디바이스 부착에 이어서, 다음에 적절한 전기적 상호 접속이 설치된 마이크로 전자 디바이스(들)와 패키지 내부 내로부터 노출된 단자 사이에 형성된다. 예시적인 패키지(20')의 경우에, 구체적으로는, 도 1에 도시된 바와 같이, 마이크로 전자 디바이스(30)의 본드 패드(54)를 패키지 리드(24)의 근위 단부 부분(40)의 노출된 상측 표면 또는 "와이어 본딩 선반부"에 전기적으로 결합시키는 와이어 본딩부(56)를 형성하기 위해 볼 본딩 또는 다른 와이어 본딩 프로세스가 전통적으로 수행된다. 다른 실시예에서, 상이한 상호 접속 기술이 이용될 수 있다. ACM 패키지(20)(도 1 및 도 2)가 SiP를 형성하도록 상호 접속되는 다수의 마이크로 전자 디바이스를 수용하는 실시예에서 유사한 디바이스간 접속이 또한 형성될 수 있다. 디바이스 부착 이후 및 후술하는 커버 부재 부착 작업 이전에, 원한다면, 전기 시험이 추가로 수행될 수 있다.
부분적으로 제작된 ACM 패키지(20')(도 11)를 완성하고, 도 1 및 도 2에 도시된 패키지(20)의 완성된 버전을 생성하기 위해, 커버 부재(22)는 몰딩된 패키지 본체(26)의 상측 주연부 부분(38)에 부착된다. 특정 예에서, 커버 부재(22)를 몰딩된 패키지 본체(26)에 결합시키기 위해 저온 소결 프로세스가 이용될 수 있으며; 그러한 실시예에서, 디바이스 본드 층(52)에 관한 상기 설명이 도 1 및 도 2에 도시된 본드 층(46)을 덮도록 동일하게 적용 가능하다는 것에 주목하자. 대안적으로, 고온 에폭시 또는 다른 다이 부착 재료와 같은 유동성 접착제 재료가 커버 부재(22)를 몰딩된 패키지 본체(26)에 본딩하는데 이용될 수 있다. 본드 층(46), 몰딩된 패키지 본체(26)의 상측 주연부 부분(38), 커버 부재(22)의 하측 주연부(44)는 디바이스 설치 및 전기적 상호 접속 후에 공기 공동(30)을 밀봉식으로 밀폐하도록 협력한다. 마지막으로, 아직 수행되지 않은 경우, 리드 프레임(62)은 ACM 패키지 제작을 완료하기 위해 싱귤레이팅되거나 트리밍될 수 있다. 상기에 나타낸 바와 같이, ACM 패키지(20)의 실시예에서는, 유리하게는, 커버 부재 부착 프로세스를 돕고, 몰딩된 패키지 본체(26)의 상측 주연부 부분(38)과 커버 부재(22)의 하측 주연부(44) 사이의 계면에서의 연속적이고 높은 무결성의 본딩 조인트 또는 시일의 신뢰성있는 형성을 보장하는 것을 돕는 특정 특징부를 갖는 "최적화된" 본체-커버 계면이 생성된다. 예시적인 커버 부재 부착 프로세스 및 커버 부재 부착을 용이하게 할 수 있는 특정 특징부의 추가적인 설명이 이제 도 12 및 도 13과 관련하여 기술될 것이다.
커버-본체 접합부에서의 본딩 성능을 향상시키는 특징부의 예시
도 12 및 도 13은 도 1 내지 도 11에 도시된 ACM 패키지(20)에 유용하게 포함되는 예시적인 커버-본체 계면의 단면 개략도로서, 커버 부재(22) 부착 이전 및 이후가 각각 도시되어 있다. 상기에 나타낸 바와 같이, "커버-본체 계면"이라는 용어는 커버 부재(22)의 하측 주연부(44)와 몰딩된 패키지 본체(26)의 상측 주연부 부분(38) 사이의 접합부에 그리고 그에 인접하여 형성된 물리적 특징부를 지칭한다. 도시된 예시에서, 이러한 커버-본체 계면은 특정의 특유한 물리적 특징부를 포함시킴으로써 최적화된다. 그러한 특징부는 커버 부재 부착 동안에 패키지(20)의 나머지부에 대한 커버 부재(22)의 정밀한 정렬을 안내하고; 커버-본체 접합부에서의 높은 무결성의 둘레방향으로 연속적인 낮은 누설 본딩부의 신뢰성있는 형성을 촉진하는 것을 돕고; 및/또는 다른 바람직한 이점을 제공할 수 있다. 도 12 및 도 13에 도시된 예시적인 실시예에서, 구체적으로는, 도시된 커버-본체 계면은 3개의 주요 타입의 특징부를 포함한다: (ⅰ) 하드-스톱(hardstop) 특징부(96, 98); (ⅱ) 환형 채널, 보이드 또는 홈(100); 및 (ⅲ) 다수의 경사진 접촉 표면(102, 104). 이들 특징부 각각은 ACM 패키지(20)의 대안적인 실시예에서 그러한 특징부가 타입, 개수 및 배치가 변할 수 있다는 것을 전제로 하여 차례로 후술된다. 예를 들면, 환형 채널(100)과 같은 특정 특징부는 도시된 실시예에서 몰딩된 패키지 본체(26)의 상측 주연부 부분(38)에 주로 또는 오로지 형성되는 것으로 도시되어 있지만, 그러한 특징부는 다른 실시예에서 커버 부재(22)의 하측 주연부(44)에 주로 또는 오로지 형성될 수 있다.
제 1 하드-스톱 특징부(96, 98)를 설명하면, 하드-스톱 특징부(96)는 커버 부재(22)의 하측 주연부(44)의 외측 편평한 영역(108) 상에 형성되고; 본원에 나타난 바와 같이, "편평한"이라는 용어는 실질적으로 평면 토폴로지를 가지며 주로 패키지 중심선(35)(도 1)에 수직인 평면에서 연장되는 영역을 지칭한다. 상대적으로, 하드-스톱 특징부(98)는 몰딩된 패키지 본체(26)의 상측 주연부 부분(38)의 외주 부분에 형성된다. 이러한 예시에서, 하드-스톱 특징부(98)는 상측 주연부 부분(38)의 벌크로부터 상향으로 돌출하고 환형 채널(100)의 외주 부분을 한정하는 융기된 립(lip) 또는 림의 형태를 취한다. 도 12에서 화살표(106)로 나타낸 바와 같이, 하드-스톱 특징부(96, 98)는 커버 부재(22)가 몰딩된 패키지 본체(26) 위에 적절하게 위치되거나 안착될 때 물리적으로 접촉하게 된다. 따라서, 하드-스톱 특징부(96, 98)는, 패키지 중심선(35)(도 1)에서 취해질 때, 커버 부재(22)와 몰딩된 패키지 본체(26) 사이의 수직 공간 관계를 정확하게 설정하거나 결정하도록 협력한다. 이와 관련하여, 하드-스톱 특징부(98)는 커버 부재(22)의 편평한 영역(108)에 의해 밀폐되거나 덮일 때 환형 채널(100)의 수직 높이를 설정하고; 이러한 수직 높이는 환형 채널(100)의 하부로부터 상측 주연부 부분(38)의 최상측 표면까지 측정되는 것으로 도 13에서 화살표(H1)로 식별된다. 하나의 실시예에서, H1은 패키지 중심선(35)을 따라 취해질 때 약 25㎛ 내지 약 250㎛의 범위일 수 있다. 다른 실시예에서, H1은 전술한 범위보다 크거나 작을 수 있다.
계속해서 도 12 및 도 13을 참조하면, 환형 채널(100)은 몰딩된 패키지 본체(26)의 상측 주연부 부분(38) 주위로 완전히 연장된다. 커버 부재(22)가 패키지 본체(26) 위에 위치되는 경우, 구체적으로는, 하드-스톱 특징부(96, 98)가 물리적으로 밀접 접촉하거나 접하게 되는 경우, 환형 채널(100)은 커버 부재(22)의 편평한 영역(108)에 의해 밀폐되고 일정한 사전결정된 체적 용량을 갖는 소정 체적의 공간 또는 보이드를 한정한다. 환형 채널(100)은 바람직하게는 커버 부재 부착 동안에 본딩 재료로 그 전체 또는 실질적으로 전체가 충전된다. 따라서, 제어된 체적의 본딩 재료가 커버 부재(22)의 편평한 영역(108)(도시됨) 상에, 환형 채널(100) 위에, 또는 이들의 조합 상에 분배되거나 다른 방식으로 도포될 수 있으며; 본딩 재료가 아직 최종 형상으로 변형되지 않고, 일부 구현예에서 도 13에 도시된 최종 커버 본드 층(46)을 생성하기 위해 여전히 경화를 필요로 할 수 있으므로, 이 본딩 재료는 도 12에서 참조 부호 "46'"로 식별된다.
환형 채널(100)의 체적 용량이 알려져 있으므로, 본딩 재료(46')는 용량과 실질적으로 일치하거나 약간 초과하는 체적으로 제공될 수 있다. 이와 관련하여, 하나의 실시예에서, 본딩 재료(46')는, 커버 부재(22)의 하측 주연부(44)와 몰딩된 본체(26)의 상측 주연부 부분(38) 사이의 누적 보이드 또는 공동 공간(ACM 패키지(20)의 전체 주변부 주위의 3차원 공간으로 연장되는 특징부(96, 98, 100, 102, 104, 110)에 의해 형성되거나 한정되는 단면 영역과 동등함)보다 작으면서, 환형 채널(100)의 체적 용량을 초과하는 사전결정된 체적으로 분배되거나 다른 방식으로 도포될 수 있다. 환형 채널(100)이 VC의 체적 용량을 갖는 한편, 본딩 재료가 사전결정된 체적 VBM으로 도포되는 다른 실시예에서, 하기의 방정식이 적용될 수 있다: VC < VBM < 2VC. 따라서, 환형 채널(100)의 완전 충전이 커버 부재 부착 동안에 보장되어, 공기 공동(30)의 주변부 주위에 연속적이고 높은 무결성의 360° 시일의 일관되고 신뢰성있는 형성을 가능하게 한다. 추가적으로, 도 13에 도시된 바와 같이, 단차 특징부(110)는 하드-스톱 특징부(98)에 대향하여 환형 채널(100)에 인접하게 제공되어 채널(100)의 내주 부분을 한정하는 한편, 하드-스톱 특징부(98)의 높이보다 작은 높이를 가져서 과잉 본딩 재료의 유출을 수용하도록 채널(100)과 유체 연통하는 오버플로우 영역을 제공할 수 있다. 따라서, 단차 특징부(110) 및 가능하게는 접촉 벽(102, 104)은, 일반적인 의미로 본딩 재료 오버플로우 저장소(overflow reservoir)를 형성할 수 있으며; 그에 따라 도 13에 대체로 도시된 바와 같이, 완성된 버전의 ACM 패키지(20)에서 본딩 재료 또는 커버 본드 층(46)에 의해 접촉될 수 있다. 상대적으로, 하드-스톱 특징부(98)는 패키지 내부로부터의 본딩 재료의 원치않는 유출을 방지하고 마찬가지로 완성된 패키지에서 커버 본드 층(46)에 의해 접촉되는 댐 또는 봉쇄 특징부로서 기능할 수 있다.
전술한 특징부에 부가하여, 또는 그 대신에, 커버-본체 계면에는, 또한 유용하게는 몰딩된 패키지 본체(26) 위의 적절한 위치로 커버 부재(22)를 안내 또는 가이드하는 것을 돕는 하나 이상의 경사진 접촉 표면이 부여될 수 있다. 2개의 그러한 경사진 접촉 표면(102, 104)이 도 12 및 도 13의 예시에 도시되어 있다. 알 수 있는 바와 같이, 경사진 접촉면(102)은 커버 부재(22)의 하측 주연부(44)의 내주 부분 상에 형성되는 한편, 경사진 접촉 표면(104)은 몰딩된 패키지 본체(26)의 상측 주연부 부분(38) 상에 형성된다. 경사진 접촉 표면(102, 104)은, 패키지 중심선(35)(도 1)에 대해 취해질 때, ACM 패키지의 주변부 주위로 완전히 연장될 수 있거나, 연장되지 않을 수도 있다. 접촉 표면(102, 104)은 이 접촉 표면(102, 104)이 패키지 중심선(35)에 수직인 수평면 내에서 원칙적으로 연장되지 않는다는 의미에서 "경사져" 있다. 대신에, 도 12에 표시된 바와 같이, 경사진 접촉 표면(104)은 시계 방향으로 측정될 때 수평면 또는 플랜지 전면(42)과 제 1 예각(θ1)을 형성하는 한편; 경사진 접촉 표면(102)은 시계 방향으로 측정될 때 수평면 또는 플랜지 전면(42)과 제 2 예각(θ2)을 형성한다. 각도(θ1, θ2)는 접촉 표면(102, 104)의 다양한 영역이 커버 부착 프로세스 동안에 접촉함에 따라 몰딩된 패키지 본체(26) 위에 커버 부재(22)를 적절히 중심설정되게 안내하도록 조정된다. 각도(θ1, θ2)의 값은 실시예들 사이에서 변화될 것이지만; 특정 실시예에서, 그리고 도 12에 나타낸 바와 같이, 커버 부재(22)의 경사진 접촉 표면(104)이 몰딩된 패키지 본체(26)의 경사진 접촉 표면(102)보다 플랜지 전면(42)(도 1, 도 2, 도 6, 도 9 및 도 11)에 대해 수직방향으로 근접하도록, θ2가 θ1을 초과할 수 있다. 경사진 접촉 표면(102, 104)은 유용하게는 하드-스톱 특징부(96, 98) 및 환형 채널(100)의 안쪽에 위치되지만(즉, 패키지 중심선에 보다 근접함), 이것은 모든 구현예에서 그럴 필요는 없다. 그러한 특징부의 제공을 통해, 커버 부재의 적절한 위치설정 및 커버 부재(22)와 몰딩된 패키지 본체(26) 사이의 높은 무결성 본딩부의 형성은 ACM 패키지 제작 프로세스의 되풀이되는 반복에 걸쳐 일관되게 보장될 수 있다. 이것은 매우 바람직하다.
결론
따라서, 비교적 효율적이고, 일관되고, 비용 효율적인 방식으로 실행될 수 있는 ACM 패키지 및 ACM 패키지의 제조 방법이 제공되었다. 일반적으로, 그러한 제조 프로세스는 리드 프레임 리드 및 베이스 플랜지 사이의 정밀한 정렬을 제공하기 위해 몰딩 프로세스 이전에 스테이킹되거나 다른 방식으로 기계적으로 결합되는 리드 프레임 및 베이스 플랜지 주위의 몰딩된 패키지 본체의 형성을 수반할 수 있다. 특정 실시예에서, 몰딩된 패키지 본체는 베이스 플랜지의 위치설정 특징부(예를 들면, 전술한 보유 또는 스테이킹 포스트)뿐만 아니라, 리드 프레임의 대응하는 위치설정 특징부(예를 들면, 보유 포스트를 관통 수용하는 개구를 갖는 보유 탭)를 둘러싸거나 봉입하도록 형성될 수 있다. 추가적으로, 각각의 몰딩된 패키지 본체는 베이스 플랜지의 디바이스 실장 영역을 노출시키는 개방 공동을 포함하도록 형성될 수 있다. 이어서, 적어도 하나의 마이크로 전자 디바이스가 베이스 플랜지의 디바이스 실장 영역에 부착되고, 적절한 상호 접속이 (예를 들면, 와이어 본딩에 의해) 형성되며, 덮개 또는 커버 부재가 몰딩된 패키지 본체의 상측 림 또는 에지에 본딩되어 공기 공동을 밀봉식으로 밀폐하고 ACM 패키지의 제작을 완료한다. 디바이스 부착은 유용하게는 저온 소결 프로세스를 이용하여 수행되어 디바이스-플랜지 계면에서 강인한 금속 본딩부를 생성하여 몰딩된 패키지 본체의 원치않는 열 노출을 감소시킨다.
특정 실시예에 있어서, ACM 패키지는 커버 부재의 하측 주연부와 커버 부재가 안착되는 몰딩된 패키지 본체의 상측 주연부 또는 림 사이에 형성된 최적화된 커버-본체 계면을 더 포함할 수 있다. 최적화된 커버-본체 계면은 커버 부재 부착 동안의 커버 부재의 정밀한 정렬을 안내하고, 및/또는 커버 부재-패키지 본체 접합부에서 높은 무결성의 둘레방향으로 연속적인 낮은 누설 본딩부의 신뢰성있는 형성을 촉진하는 것을 돕는 물리적 특징부를 포함할 수 있다. 예시로서, 그러한 물리적 특징부는, 대응하는 체적의 에폭시 또는 다른 본딩 재료로 충전될 수 있는 고정된 체적의 본딩 재료 저장소; 커버 부재가 밀봉된 패키지 본체 위에 적절히 위치될 때 본딩 재료 저장소의 수직 높이를 설정하는 융기된 하드-스톱 특징부; 및/또는 몰딩된 패키지 본체 위의 원하는 수평으로 중심설정된 위치로 커버 부재를 물리적으로 안내하는 경사진 접촉 표면을 포함할 수 있다. ACM 패키지의 다른 실시예에서, 커버-본체 계면은 전술한 특징부의 서브세트(subset)만을 포함할 수 있거나, 커버 부재 본딩을 향상시키는 상이한 특징부를 포함할 수 있거나, 그러한 특징부가 완전히 없도록 형성될 수 있다.
다양한 실시예에 있어서, 전술한 몰딩된 공기 공동 패키지는 베이스 플랜지와, 베이스 플랜지에 본딩된 몰딩된 패키지 본체와, 몰딩된 패키지 본체로부터 연장되는 패키지 리드를 포함한다. 베이스 플랜지는, 차례로, (ⅰ) 디바이스 실장 영역을 갖는 플랜지 전면과, (ⅱ) 몰딩된 공기 공동 패키지의 중심선을 따라 취해질 때, 플랜지 전면과는 반대측의 플랜지 후면을 포함한다. 보유 포스트는 베이스 플랜지와 일체로 형성되고, 플랜지 전면으로부터 플랜지 후면과는 반대 방향으로 연장된다. 보유 탭은 보유 포스트를 관통 수용하는 개구 또는 개구부를 갖는다. 몰딩된 패키지 본체는 또한, 전체적으로 또는 부분적으로 보유 포스트 및 보유 탭을 봉입하도록 형성될 수 있다. 패키지 리드 및 보유 탭은 예를 들어 리드 프레임의 싱귤레이팅된 부분을 포함할 수 있다. 또한, 보유 포스트가 공기 공동 패키지의 중심선에 실질적으로 평행하게 연장되는 구현예에서, 보유 포스트는 보유 탭으로부터 패키지 중심선을 따라 베이스 플랜지와는 반대 방향으로 보유 포스트가 분리되는 것을 방지하는 변형된 말단부를 포함한다. 그러한 구현예에서, 변형된 말단부는 보유 포스트의 원주방향으로 확장되는 스테이킹 헤드의 형태를 취할 수 있다.
다른 실시예에 있어서, 몰딩된 공기 공동 패키지는 상측 주연부 부분과, 상측 주연부 부분이 그 주위로 연장되는 공기 공동과, 상측 주연부 부분에 본딩되어 공기 공동을 밀봉식으로 밀폐하는 커버 부재를 갖는 몰딩된 패키지 본체를 포함한다. 커버 부재는 상측 주연부 부분과 협력하여 커버-본체 계면을 한정하는 하측 주연부 부분을 갖는다. 커버-본체 계면은 패키지 중심선에 대해 취해질 때 커버-본체 계면 주위로 연장되는 환형 채널을 포함한다. 커버-본체 계면은 또한 몰딩된 패키지 본체의 상측 주연부 부분 및 커버 부재의 하측 주연부 부분 상에 각각 형성된 제 1 및 제 2 하드-스톱 특징부를 포함한다. 제 1 및 제 2 하드-스톱 특징부는 패키지 중심선을 따라 취해질 때 환형 채널의 수직 높이를 결정하도록 접촉하거나 물리적으로 접한다. 특정 경우에, 제 1 하드-스톱 특징부는 몰딩된 패키지 본체의 상측 주연부 부분 주위로 연장되고, 가능하게는 환형 채널의 외주부를 한정하는 융기된 환형 림 또는 립의 형태를 취한다. 추가적으로 또는 대안적으로, 몰딩된 공기 공동 패키지는 환형 채널에 인접하여 형성되고, 패키지 중심선을 따라 취해질 때 융기된 환형 림의 높이보다 작은 높이를 갖는 환형 단차 특징부를 더 포함할 수 있다. 커버 부재를 몰딩된 패키지 본체에 부착시키는 본딩 재료는 환형의 단차 특징부와 접촉할 수 있다. 마지막으로, 일부 경우에, 널링 표면 영역이 플랜지 전면 상에 제공될 수 있고, 커버 부재로부터 플랜지 후면을 향해 이동하는 패키지 중심선을 따라 취해질 때, 환형 채널 아래에 적어도 부분적으로 놓일 수 있다(도 1 내지 도 13의 예시에 도시된 바와 같이).
다른 실시예에 있어서, 몰딩된 공기 공동 패키지를 제조하기 위한 방법은, 복수의 위치설정 특징부가 연장되는 플랜지 전면을 갖는 베이스 플랜지를 얻는 단계 또는 공정과, 복수의 위치설정 특징부가 리드 프레임의 개구를 통해 수용되도록 베이스 플랜지를 리드 프레임에 대해 위치시키고 베이스 플랜지를 리드 프레임에 정렬시키는 단계 또는 공정과, 리드 프레임에 대해 베이스 플랜지를 기계적으로 포획하도록 복수의 위치설정 특징부를 변형시키는 단계 또는 공정을 포함한다. 몰딩된 패키지 본체는 베이스 플랜지 및 리드 프레임의 선택된 영역 주위에 형성된다. 특정 실시예에서, 상기 방법은, (ⅰ) 복수의 리드, 개구가 관통 제공되는 보유 탭, 및 보유 탭을 복수의 리드에 연결하는 댐 바아를 포함하도록 리드 프레임을 선택하는 단계와; (ⅱ) 몰딩된 패키지 본체를 베이스 플랜지 및 리드 프레임의 선택된 영역 주위에 형성한 후에 댐 바아를 절단하는 단계를 더 포함할 수 있다. 추가적으로 또는 대안적으로, 복수의 위치설정 특징부가 스테이킹 포스트의 형태를 취하는 구현예에서, 변형시키는 단계는 리드 프레임의 개구를 통해 삽입한 후에 스테이킹 포스트의 헤드 부분을 원주방향으로 확장시키는 스테이킹 공구의 사용을 수반할 수 있다.
또 다른 실시예에 있어서, 몰딩된 공기 공동 패키지를 제조하기 위한 방법은 베이스 플랜지 및 몰딩된 패키지 본체에 의해 적어도 부분적으로 한정되는 공기 공동 내에 마이크로 전자 디바이스를 위치시키는 것을 포함할 수 있으며, 몰딩된 패키지 본체는 베이스 플랜지와 일체로 형성된 보유 포스트를 봉입한다. 마이크로 전자 디바이스를 공기 공동 내에 위치시킨 후에, 마이크로 전자 디바이스는 몰딩된 패키지 본체에 본딩된 패키지 리드와 (예를 들어, 와이어 본딩에 의해) 전기적으로 상호 접속될 수 있다. 마이크로 전자 디바이스를 전기적으로 상호 접속한 후에, 커버 부재는 몰딩된 패키지 본체 위에 본딩되어 공기 공동을 밀봉식으로 밀폐할 수 있다. 특정 구현예에서, 상기 방법은 또한, 마이크로 전자 디바이스와 베이스 플랜지 사이의 계면에 금속 입자-함유 전구체 재료를 도포하는 단계 또는 공정과, 금속 입자-함유 소결 전구체 재료를 소결시켜서 마이크로 전자 디바이스를 베이스 플랜지에 본딩하는 소결 본드 층을 생성하는 단계 또는 공정을 포함할 수 있다.
마지막으로, 또 다른 실시예에서, 몰딩된 공기 공동 패키지를 제조하기 위한 방법은 리드 프레임 내에 수용된 패키지 리드에 대해 원하는 공간적 관계로 베이스 플랜지를 배치하는 것을 포함한다. 몰딩된 패키지 본체는 베이스 플랜지 및 리드 프레임의 선택된 영역 주위에 형성된다. 몰딩된 패키지 본체는 패키지 리드와 접촉하고 공기 공동을 둘레방향으로 한정하는 상측 주연부 부분을 포함하도록 형성된다. 상기 방법은 몰딩된 패키지 본체를 형성하는 경우, 공기 공동 패키지의 중심선에 대해 취해질 때, 공기 공동 주위로 연장되는 환형 채널을 상측 주연부에 부여하는 단계 또는 공정을 더 포함한다. 커버 부재가 몰딩된 패키지 본체의 상측 주연부 부분 상에 제공된 하드-스톱 특징부 위에 위치되고 그와 접촉될 때 측정되는 일정한 체적 용량을 환형 채널이 갖는 특정 경우에, 상기 방법은 몰딩 패키지 본체의 상측 주연부 부분과 커버 부재의 하측 주연부 부분 사이의 계면에 도포된 본딩 재료를 이용하여 커버 부재를 몰딩된 패키지 본체에 부착시키는 단계 또는 공정을 더 포함할 수 있다. 본딩 재료는 유리하게는, 커버 부재의 하측 주연부 부분과 몰딩된 패키지 본체의 상측 주연부 부분 사이의 누적 보이드 공간보다 작으면서 일정한 부피 용량을 초과하는 사전결정된 체적으로 도포된다.
적어도 하나의 예시적인 실시예가 상기의 상세한 설명에 제시되었지만, 수많은 변형예가 존재한다는 것이 이해되어야 한다. 또한, 예시적인 실시예 또는 예시적인 실시예들은 단지 예일 뿐이고, 본 발명의 범위, 적용 범위 또는 구성을 어떤 방식으로든 제한하고자 의도되지 않는다는 것이 이해되어야 한다. 오히려, 상기의 상세한 설명은 당업자에게 본 발명의 예시적인 실시예를 구현하기 위한 편리한 로드맵을 제공할 것이다. 첨부된 청구범위에 기재된 바와 같은 본 발명의 범위로부터 벗어남이 없이 예시적인 실시예에서 설명된 요소의 기능 및 배열에 다양한 변경이 이루어질 수 있다는 것이 이해되어야 한다.

Claims (20)

  1. 몰딩된 공기 공동 패키지에 있어서,
    베이스 플랜지로서,
    디바이스 실장 영역을 갖는 플랜지 전면, 및
    상기 몰딩된 공기 공동 패키지의 중심선을 따라 취해질 때, 상기 플랜지의 전면과는 반대측의 플랜지 후면을 포함하는, 상기 베이스 플랜지와,
    상기 베이스 플랜지와 일체로 형성되고, 상기 플랜지 전면으로부터 상기 플랜지 후면과는 반대 방향으로 연장되는 보유 포스트와,
    상기 보유 포스트를 관통 수용하는 개구를 갖는 보유 탭과,
    상기 베이스 플랜지에 본딩되고, 상기 보유 포스트 및 상기 보유 탭의 적어도 실질적인 부분을 봉입하는 몰딩된 패키지 본체와,
    상기 몰딩된 패키지 본체로부터 연장되는 패키지 리드를 포함하는
    몰딩된 공기 공동 패키지.
  2. 제 1 항에 있어서,
    상기 패키지 리드 및 상기 보유 탭은 리드 프레임의 싱귤레이팅된 부분을 포함하는
    몰딩된 공기 공동 패키지.
  3. 제 1 항에 있어서,
    상기 보유 포스트는 상기 몰딩된 공기 공동 패키지의 중심선에 실질적으로 평행하게 연장되고,
    상기 보유 포스트는 상기 보유 탭으로부터 상기 몰딩된 공기 공동 패키지의 중심선을 따라 상기 베이스 플랜지와는 반대 방향으로 상기 보유 포스트가 분리되는 것을 방지하는 변형된 말단부를 포함하는
    몰딩된 공기 공동 패키지.
  4. 제 3 항에 있어서,
    상기 변형된 말단부는 상기 보유 포스트의 원주방향으로 확장된 스테이킹 헤드를 포함하는
    몰딩된 공기 공동 패키지.
  5. 제 1 항에 있어서,
    상기 보유 탭은 상기 몰딩된 패키지 본체의 외부로부터 보이는 싱귤레이팅된 표면을 포함하는
    몰딩된 공기 공동 패키지.
  6. 제 1 항에 있어서,
    상기 몰딩된 공기 공동 패키지의 중심선을 따라 취해질 때, 상기 보유 포스트와는 반대측의 상기 플랜지 후면에 형성된 펀칭된 함몰부를 더 포함하는
    몰딩된 공기 공동 패키지.
  7. 제 1 항에 있어서,
    상기 베이스 플랜지는 상기 몰딩된 패키지 본체에 의해 덮이고 상기 몰딩된 패키지 본체에 대해 본딩되는 텍스처화된 표면 영역을 더 포함하는
    몰딩된 공기 공동 패키지.
  8. 제 7 항에 있어서,
    상기 텍스처화된 표면 영역은 상기 보유 포스트와 상기 플랜지 전면 사이에 형성된 접합부에 인접하여 위치되는
    몰딩된 공기 공동 패키지.
  9. 제 1 항에 있어서,
    상기 공기 공동 패키지 내에 수용되고 상기 패키지 리드와 전기적으로 상호 접속된 마이크로 전자 디바이스와,
    상기 마이크로 전자 디바이스를 상기 베이스 플랜지의 디바이스 실장 영역에 부착시키는 소결 금속 본드 층을 더 포함하는
    몰딩된 공기 공동 패키지.
  10. 제 9 항에 있어서,
    상기 소결 금속 본드 층은 중량 기준으로 은, 금 및 구리로 이루어진 그룹 중 적어도 하나로 구성되는
    몰딩된 공기 공동 패키지.
  11. 제 1 항에 있어서,
    상기 패키지 리드는 상기 몰딩된 패키지 본체에 본딩된 근위 단부 부분을 포함하고,
    상기 몰딩된 패키지 본체는, 상기 몰딩된 공기 공동 패키지의 중심선을 따라 취해질 때, 상기 플랜지 전면과 상기 패키지 리드의 근위 단부 부분 사이에 위치되는 적어도 하나의 리드 격리 선반부를 포함하는
    몰딩된 공기 공동 패키지.
  12. 제 11 항에 있어서,
    상기 몰딩된 패키지 본체는 상기 리드 격리 선반부와 일체로 형성되고 상기 패키지 리드와 접촉하며 상기 몰딩된 패키지 본체에 제공된 공기 공동의 외주부를 한정하는 상측 주연부 부분을 더 포함하는
    몰딩된 공기 공동 패키지.
  13. 제 1 항에 있어서,
    공기 공동과,
    상기 공기 공동 내에 위치되고, 상기 베이스 플랜지에 본딩되고, 상기 패키지 리드와 전기적으로 상호 접속되는 마이크로 전자 디바이스와,
    상기 공기 공동을 밀봉식으로 밀폐하도록 상기 몰딩된 패키지 본체에 본딩되는 커버 부재를 포함하는
    몰딩된 공기 공동 패키지.
  14. 몰딩된 공기 공동 패키지를 제조하기 위한 방법에 있어서,
    복수의 위치설정 특징부가 연장되는 플랜지 전면을 갖는 베이스 플랜지를 얻는 것과,
    상기 복수의 위치설정 특징부가 리드 프레임의 개구를 통해 수용되도록 상기 리드 프레임에 대해 상기 베이스 플랜지를 위치시키고, 상기 베이스 플랜지를 상기 리드 프레임에 정렬시키는 것과,
    상기 리드 프레임에 대해 상기 베이스 플랜지를 기계적으로 포획하도록 상기 복수의 위치설정 특징부를 변형시키는 것과,
    상기 베이스 플랜지 및 상기 리드 프레임의 선택된 영역 주위에 몰딩된 패키지 본체를 형성하는 것을 포함하는
    몰딩된 공기 공동 패키지의 제조 방법.
  15. 제 14 항에 있어서,
    복수의 리드, 상기 개구가 관통 제공되는 보유 탭, 및 상기 보유 탭을 상기 복수의 리드에 연결하는 댐 바아를 포함하도록 상기 리드 프레임을 선택하는 것과,
    상기 베이스 플랜지 및 상기 리드 프레임의 선택된 영역 주위에 상기 몰딩된 패키지 본체를 형성한 후에 상기 댐 바아를 절단하는 것을 더 포함하는
    몰딩된 공기 공동 패키지의 제조 방법.
  16. 제 14 항에 있어서,
    상기 복수의 위치설정 특징부는 스테이킹 포스트를 포함하고, 상기 변형시키는 것은 스테이킹 공구를 이용하여 상기 스테이킹 포스트의 헤드 부분을 상기 리드 프레임의 개구를 통해 삽입한 후에 원주방향으로 확장시키는 것을 포함하는
    몰딩된 공기 공동 패키지의 제조 방법.
  17. 제 14 항에 있어서,
    상기 플랜지 전면의 외주 부분 주위로 적어도 부분적으로 연장하는 널링 표면 영역을 갖도록 상기 베이스 플랜지를 선택하는 것을 더 포함하는
    몰딩된 공기 공동 패키지의 제조 방법.
  18. 제 14 항에 있어서,
    공기 공동의 주변부를 한정하는 상측 주연부 부분을 갖도록 상기 몰딩된 패키지 본체를 형성하는 것과,
    상기 공기 공동을 밀봉식으로 밀폐하도록 커버 부재를 주변 림 부분에 본딩하는 것을 더 포함하는
    몰딩된 공기 공동 패키지의 제조 방법.
  19. 몰딩된 공기 공동 패키지를 제조하기 위한 방법에 있어서,
    베이스 플랜지, 및 상기 베이스 플랜지와 일체로 형성된 보유 포스트를 봉입하는 몰딩된 패키지 본체에 의해 적어도 부분적으로 한정되는 공기 공동 내에 마이크로 전자 디바이스를 위치시키는 것과,
    상기 마이크로 전자 디바이스를 상기 공기 공동 내에 위치시킨 후에, 상기 마이크로 전자 디바이스를 상기 몰딩된 패키지 본체에 본딩된 패키지 리드와 전기적으로 상호 접속하는 것과,
    마이크로 전자 디바이스를 전기적으로 상호 접속한 후에, 상기 공기 공동을 밀봉식으로 밀폐하도록 상기 몰딩된 패키지 본체 위에 커버 부재를 본딩하는 것을 포함하는
    몰딩된 공기 공동 패키지의 제조 방법.
  20. 제 19 항에 있어서,
    상기 마이크로 전자 디바이스와 상기 베이스 플랜지 사이의 계면에 금속 입자-함유 소결 전구체 재료를 도포하는 것과,
    상기 금속 입자-함유 소결 전구체 재료를 소결시켜서 상기 마이크로 전자 디바이스를 상기 베이스 플랜지에 본딩하는 소결 본드 층을 생성하는 것을 포함하는
    몰딩된 공기 공동 패키지의 제조 방법.
KR1020180090834A 2017-08-07 2018-08-03 몰딩된 공기 공동 패키지 및 그 제조 방법 KR102518207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/670,429 US10199302B1 (en) 2017-08-07 2017-08-07 Molded air cavity packages and methods for the production thereof
US15/670,429 2017-08-07

Publications (2)

Publication Number Publication Date
KR20190016000A KR20190016000A (ko) 2019-02-15
KR102518207B1 true KR102518207B1 (ko) 2023-04-04

Family

ID=65200177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090834A KR102518207B1 (ko) 2017-08-07 2018-08-03 몰딩된 공기 공동 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (4) US10199302B1 (ko)
KR (1) KR102518207B1 (ko)
CN (1) CN109390295B (ko)
TW (1) TWI757529B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018074035A1 (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
US11335619B2 (en) * 2017-12-27 2022-05-17 Mitsubishi Electric Corporation Semiconductor device
US10998255B2 (en) 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
JP7198479B2 (ja) * 2018-08-31 2023-01-04 学校法人早稲田大学 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤
CN109585393A (zh) * 2018-12-19 2019-04-05 中国电子科技集团公司第四十三研究所 一种微电子器件一体化封装结构及封装方法
NL2022669B1 (en) 2019-03-01 2020-09-15 Ampleon Netherlands Bv Packaged electronic device
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11222790B2 (en) 2019-12-26 2022-01-11 Nxp Usa, Inc. Tie bar removal for semiconductor device packaging
US10777483B1 (en) * 2020-02-28 2020-09-15 Arieca Inc. Method, apparatus, and assembly for thermally connecting layers
NL2025749B1 (en) 2020-06-04 2022-01-26 Ampleon Netherlands Bv Molded air-cavity package and device comprising the same
US11637050B2 (en) * 2021-03-31 2023-04-25 Qorvo Us, Inc. Package architecture utilizing wafer to wafer bonding
US11929310B2 (en) * 2021-12-09 2024-03-12 Nxp Usa, Inc. Radio frequency packages containing substrates with coefficient of thermal expansion matched mount pads and associated fabrication methods
TWI828054B (zh) * 2022-01-28 2024-01-01 群創光電股份有限公司 電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140022020A1 (en) 2012-07-20 2014-01-23 Peter H. Aaen Semiconductor package design providing reduced electromagnetic coupling between circuit components
US20170062295A1 (en) 2015-09-01 2017-03-02 Macom Technology Solutions Holdings, Inc. Air cavity package

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019892A (en) 1988-02-18 1991-05-28 Amp Incorporated Chip carrier with accumulator
DE69006609T2 (de) 1989-03-15 1994-06-30 Ngk Insulators Ltd Keramischer Deckel zum Verschliessen eines Halbleiterelements und Verfahren zum Verschliessen eines Halbleiterelements in einer keramischen Packung.
US5185653A (en) 1990-11-08 1993-02-09 National Semiconductor Corporation O-ring package
EP0484772A3 (en) * 1990-11-08 1992-08-26 National Semiconductor Corporation Semiconductor package and method of fabrication
US5801074A (en) * 1996-02-20 1998-09-01 Kim; Jong Tae Method of making an air tight cavity in an assembly package
US5870285A (en) * 1996-10-25 1999-02-09 International Business Machines Corporation Assembly mounting techniques for heat sinks in electronic packaging
JP2933036B2 (ja) 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
US6349032B1 (en) * 1999-02-03 2002-02-19 International Business Machines Corporation Electronic chip packaging
JP2001189416A (ja) 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
KR100374683B1 (ko) * 2000-10-07 2003-03-04 에쓰에쓰아이 주식회사 에어-캐비티형 패캐지 및 그 제조방법
US6983537B2 (en) 2000-07-25 2006-01-10 Mediana Electronic Co., Ltd. Method of making a plastic package with an air cavity
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6703692B1 (en) 2002-01-31 2004-03-09 Linear Technology Corp. Leadframe with support members
JP2003234442A (ja) 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7224047B2 (en) 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
US7429790B2 (en) 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US7445967B2 (en) 2006-01-20 2008-11-04 Freescale Semiconductor, Inc. Method of packaging a semiconductor die and package thereof
US8067834B2 (en) 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US7923739B2 (en) 2009-06-05 2011-04-12 Cree, Inc. Solid state lighting device
US8597984B2 (en) 2009-10-14 2013-12-03 Stmicroelectronics, Inc. Modular low stress package technology
WO2011134166A1 (en) * 2010-04-30 2011-11-03 Ubotic Intellectual Property Co., Ltd. Semiconductor package configured to electrically couple to printed circuit board and method of providing the same
US8742555B2 (en) 2011-08-30 2014-06-03 Jian Wen Lead frame having a flag with in-plane and out-of-plane mold locking features
US8698291B2 (en) 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140022020A1 (en) 2012-07-20 2014-01-23 Peter H. Aaen Semiconductor package design providing reduced electromagnetic coupling between circuit components
US20170062295A1 (en) 2015-09-01 2017-03-02 Macom Technology Solutions Holdings, Inc. Air cavity package

Also Published As

Publication number Publication date
US20190043774A1 (en) 2019-02-07
US20190109060A1 (en) 2019-04-11
TWI757529B (zh) 2022-03-11
US20190051571A1 (en) 2019-02-14
US20190043775A1 (en) 2019-02-07
CN109390295A (zh) 2019-02-26
US10529638B2 (en) 2020-01-07
CN109390295B (zh) 2023-04-07
US10199303B1 (en) 2019-02-05
US10396006B2 (en) 2019-08-27
KR20190016000A (ko) 2019-02-15
TW201921604A (zh) 2019-06-01
US10199302B1 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
KR102518207B1 (ko) 몰딩된 공기 공동 패키지 및 그 제조 방법
US10861764B2 (en) Microelectronic components having integrated heat dissipation posts and systems including the same
JP5944445B2 (ja) 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
KR101481248B1 (ko) 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법
KR101703184B1 (ko) 수지 밀봉 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 수지 밀봉 전자 부품, 및 돌기 전극 구비 판상 부재의 제조 방법
US9922894B1 (en) Air cavity packages and methods for the production thereof
CN111293088A (zh) 具有激光可激活模塑化合物的半导体封装
TWI476877B (zh) 氣腔式封裝結構及方法
US20140374848A1 (en) Semiconductor sensor device with metal lid
TWI414028B (zh) 注射封膠系統及其方法
CN110875283A (zh) 内部屏蔽微电子封装件和其制造方法
CN113785393A (zh) 扇出型封装及扇出型封装的制备方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
US9171786B1 (en) Integrated circuit with recess for die attachment
JP4330435B2 (ja) スタッドバンプ形成方法、スタッドバンプを含む半導体装置の製造方法
JPH08505266A (ja) 配置可能接着剤によりシールされた電子パッケージ
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
US20210391226A1 (en) Semiconductor device packages having cap with integrated electrical leads
US20230343611A1 (en) Semiconductor device manufacturing method and molding press machine
JP2018046046A (ja) 中空パッケージ及びその製造方法
JPH06310621A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant