KR101481248B1 - 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법 - Google Patents

인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법 Download PDF

Info

Publication number
KR101481248B1
KR101481248B1 KR20127031261A KR20127031261A KR101481248B1 KR 101481248 B1 KR101481248 B1 KR 101481248B1 KR 20127031261 A KR20127031261 A KR 20127031261A KR 20127031261 A KR20127031261 A KR 20127031261A KR 101481248 B1 KR101481248 B1 KR 101481248B1
Authority
KR
South Korea
Prior art keywords
lid
electrically conductive
coupled
base
semiconductor package
Prior art date
Application number
KR20127031261A
Other languages
English (en)
Other versions
KR20130031833A (ko
Inventor
치 쾅 로
릭 행 완
밍 와 탐
Original Assignee
유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드 filed Critical 유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드
Publication of KR20130031833A publication Critical patent/KR20130031833A/ko
Application granted granted Critical
Publication of KR101481248B1 publication Critical patent/KR101481248B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지(100)를 제공한다. 상기 반도체 패키지는 (a) 하나 이상의 제1 전기 전도성 리드(111, 116)를 구비한 뚜껑(110); (b) 뚜껑에 결합되며, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제2 전기 전도성 리드(131)를 구비한 베이스(130); (c) 뚜껑에 기계적으로 결합되고, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제1 반도체 장치; 및 (d) 뚜껑에 기계적으로 결합되고, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제1 마이크로 전기기계 시스템 장치를 포함할 수 있다. 뚜껑 또는 베이스 중 적어도 하나에는 적어도 하나의 포트 홀이 있을 수 있다. 하나 이상의 제1 전기 전도성 리드는 인쇄회로기판에 결합되도록 구성될 수 있다. 상기 반도체 패키지의 제조 방법 또한 제공한다.

Description

인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법{SEMICONDUCTOR PACKAGE CONFIGURED TO ELECTRICALLY COUPLE TO PRINTED CIRCUIT BOARD AND METHOD OF PROVIDING THE SAME}
본 발명은 전반적으로 반도체 패키징에 관한 것으로, 더 구체적으로는 마이크로 전기기계 시스템(MEMS) 장치를 위한 패키징 및 그 제조 방법에 관한 것이다.
통상 반도체 장치는, 적대 환경으로부터 반도체 장치를 보호하고 집적회로 소자들 사이의 전기 연결을 가능하게 하는 플라스틱 또는 세라믹 패키지 안에 밀폐되어 있다.
그러나 일부 반도체 장치들은 밀폐된 반도체 장치가 제대로 작동하도록 특별한 패키징, 예컨대 반도체 패키지에 음향 또는 공기를 유입시켜야 하는 에어 캐비티 패키지를 필요로 한다. 에어 캐비티 패키지를 사용하는 반도체 장치의 한 예는 마이크로 전기기계 시스템(MEMS) 마이크로폰이다. 기타 다른 MEMS 장치에도 유사한 에어 캐비티 패키지가 사용될 수 있다.
최근, 휴대폰에 대한 수요가 증가하고, MEMS 마이크로폰이 더 많은 휴대용 오디오 장치 및 디지털 카메라와 비디오 제품에 통합됨에 따라, MEMS 마이크로폰에 대한 수요가 증가하였다.
따라서, MEMS 장치용으로 개선된 반도체 또는 에어 캐비티 패키지에 대한 필요성 또는 잠재적 이점이 존재한다.
하기 도면들은 본 발명의 실시예들에 대한 추가 설명을 쉽게 하기 위해 제공된다.
도 1은 제1 실시예에 따른 반도체 패키지의 일 예에 대한 평면, 정면 등각투상도(isometric view)를 예시한다.
도 2는 제1 실시예에 따른 도 1의 반도체 패키지의 저면, 배면 등각투상도를 예시한다.
도 3은 제1 실시예에 따른 도 1의 반도체 장치를 (도 1의) III-III선을 따라 절개한 횡단면도를 예시한다.
도 4는 제1 실시예에 따른, 추가 솔더 볼들이 구비된, 상하도치된 상태의 도 1의 반도체 장치를 (도 2의) IV-IV선을 따라 절개한 횡단면도를 예시한다.
도 5는 제1 실시예에 따른 도 1의 반도체 패키지의 뚜껑의 일 예에 대한 평면, 정면 등각투상도를 예시한다.
도 6은 제1 실시예에 따른 도 5의 뚜껑을 (도 5의) VI-VI선을 따라 절개한 횡단면도를 예시한다.
도 7은 제1 실시예에 따른 도 1의 반도체 패키지의 베이스의 일 예에 대한 평면, 정면 등각투상도를 예시한다.
도 8은 제1 실시예에 따른 도 7의 베이스를 (도 7의) VIII-VIII선을 따라 절개한 횡단면도를 예시한다.
도 9는 제2 실시예에 따른 반도체 패키지의 횡단면도를 예시한다.
도 10은 제3 실시예에 따른 반도체 패키지의 베이스의 상부가 인쇄회로기판에 결합된 상태인 반도체 패키지의 횡단면도를 예시한다.
도 11은 제3 실시예에 따른 도 10의 반도체 패키지의 뚜껑이 인쇄회로기판에 결합된 상태인 도 10의 반도체 패키지의 횡단면도를 예시한다.
도 12는 제3 실시예에 따른 도 10의 반도체 패키지의 베이스의 측면이 인쇄회로기판에 결합된 상태인 도 10의 반도체 패키지의 횡단면도를 예시한다.
도 13은 제4 실시예에 따른, 인쇄회로기판에 결합된 상태인 반도체 패키지의 횡단면도를 예시한다.
도 14는 제5 실시예에 따른, 인쇄회로기판에 결합된 상태인 반도체 패키지의 횡단면도를 예시한다.
도 15는 제5 실시예에 따른, 측면이 인쇄회로기판에 장착되기 전의 상태인 도 14의 반도체 패키지의 저면도를 예시한다.
도 16은 제6 실시예에 따른, 인쇄회로기판에 결합된 상태인 반도체 패키지(도 14의 반도체 패키지의 베이스 및 도 13의 반도체 패키지의 뚜껑을 구비함)의 횡단면도를 예시한다.
도 17은 일 실시예에 따른, 반도체 패키지의 제조 방법에 대한 흐름도를 나타낸다.
도 18은 도 17의 실시예에 따른, 제1 리드프레임 주변에 비(非)-전기 전도성 재료가 제공된 후의 상태인 반도체 패키지의 횡단면도를 예시한다.
도 19는 도 17의 실시예에 따른, MEMS 장치와 전기부품(electrical component)을 뚜껑에 결합된 후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
도 20은 도 17의 실시예에 따른, 도 19의 MEMS 장치, 도 19의 전기부품, 및 도 18의 제1 리드프레임이 전기적으로 결합된 후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
도 21은 도 17의 실시예에 따른, 제2 리드프레임 주변에 비-전기 전도성 재료가 제공된 후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
도 22는 도 17의 실시예에 따른, 도 19의 뚜껑이 도 21의 베이스에 결합된 후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
도 23은 도 17의 실시예에 따른, 솔더(solder)를 도포한 후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
도 24는 도 17의 실시예에 따른, 도 23의 솔더를 리플로우(reflow)한 이후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
도 25는 도 17의 실시예에 따른, 솔더볼을 도 21의 제2 리드프레임에 도포한 후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
도 26은 도 17의 실시예에 따른, 도 25의 솔더볼을 리플로우한 이후의 상태인 도 18의 반도체 패키지의 횡단면도를 예시한다.
간단하고 명료한 예시를 위해, 도면들은 일반적 방식의 구조를 예시하며, 잘 알려진 특징 및 기술에 대한 설명과 상세사항은 생략함으로써 본 발명을 불필요하게 모호하게 만드는 것을 피하도록 하였다. 또한, 도면에 있는 구성요소들이 반드시 일정한 비례로 축소 또는 확대 도시된 것은 아니다. 예를 들어, 본 발명의 실시예들을 더 잘 이해하는데 도움이 되도록, 도면에 있는 일부 구성요소들의 치수는 다른 구성요소들에 비해 과장될 수 있다. 서로 다른 도면들에서의 동일한 참조번호는 동일한 구성요소를 가리킨다.
명세서와 청구항에서의 용어들 "제1", "제2", "제3", "제4" 등(있다면)은 유사한 구성요소들을 구별하는데 사용되는 것으로, 특정한 순차적 또는 연대적 순서를 반드시 기술하는 것은 아니다. 이러한 용어들을 적절한 상황 하에 구별없이 공용함에 따라 본원에 기술되는 실시예들이, 예를 들어, 본원에 예시 또는 기술된 것들 외의 순서대로 수행될 수 있음을 이해해야 한다. 또한, 용어 "포함", "구비" 및 이들의 모든 변형어는 비배타적으로 포괄하고자 하는 것으로, 구성요소 목록을 포함하는 공정, 방법, 시스템, 물품, 디바이스 또는 장치가 반드시 이들 구성요소로 국한되는 것이 아니라, 이러한 공정, 방법, 시스템, 물품, 디바이스, 또는 장치에 대해 명확하게 열거되지 않았거나 내재되지 않는 기타 다른 구성요소들을 포함할 수 있도록 함이다.
명세서와 청구항에서의 용어들 "좌측", "우측", "정면", "배면", "상부", "저부", "위", "아래" 등(있다면)은 설명을 목적으로 사용된 것으로, 반드시 영구적인 상대적 위치를 설명하는 것은 아니다. 이러한 용어들을 적절한 상황 하에 구별없이 공용함에 따라 본원에 기술되는 본 발명의 실시예들이, 예를 들어, 본원에 예시 또는 기술된 방향 외의 다른 방향대로 수행될 수 있음을 이해해야 한다.
용어들 "결합시키다(couple)", "결합된", "결합들", "결합" 등은 둘 이상의 구성요소 또는 신호를 전기적, 기계적, 및/또는 다른 방식으로 연결시키는 것을 가리킴을 폭넓게 이해해야 한다. 둘 이상의 전기적 구성요소들은 기계적 또는 다른 방식으로 결합되지 않고 전기적으로 결합될 수 있고; 둘 이상의 기계적 구성요소들은 전기적 또는 다른 방식으로 결합되지 않고 기계적으로 결합될 수 있으며; 둘 이상의 전기적 구성요소들은 전기적 또는 다른 방식으로 결합되지 않고 기계적으로 결합될 수 있다. 결합은 임의의 기간 동안, 예컨대, 영구적 또는 반영구적 또는 단지 일시적인 것일 수 있다.
"전기적 결합" 등은 폭넓게 이해되어야 하며, 파워 신호, 데이터 신호, 및/또는 다른 종류 또는 조합의 전기 신호들을 막론하고 어떠한 전기 신호든 이용하는 결합을 포함한다. "기계적 결합" 등은 폭넓게 이해되어야 하며, 모든 종류의 기계적 결합을 포함한다. "결합"이란 용어 가까이에 "분리가능하게", "분리가능한" 등이란 용어가 쓰이지 않았다고 해서 해당 결합 등이 분리가능하거나 분리가능하지 않다는 것을 의미하는 것은 아니다.
일부 예에서, 반도체 패키지는 인쇄회로기판에 전기적으로 결합되도록 구성될 수 있다. 반도체 패키지는 (a) 하나 이상의 제1 전기 전도성 리드(lead)를 구비한 뚜껑; (b) 뚜껑에 결합되며, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제2 전기 전도성 리드를 구비한 베이스; (c) 뚜껑에 기계적으로 결합되고, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제1 반도체 장치; 및 (d) 뚜껑에 기계적으로 결합되고, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제1 마이크로 전기기계 시스템 장치를 포함할 수 있다. 뚜껑 또는 베이스 중 적어도 하나에는 적어도 하나의 포트 홀(port hole)이 있을 수 있다. 하나 이상의 제1 전기 전도성 리드는 인쇄회로기판에 결합되도록 구성될 수 있다.
다른 예에서, 에어 캐비티 패키지는 인쇄회로기판에 전기적으로 결합되도록 구성될 수 있다. 에어 캐비티 패키지는 (a) (1) 제1 리드프레임, 및 (2) 제1 리드프레임에 기계적으로 결합되는 제1 비-전기 전도성 재료를 구비한 뚜껑; (b) 뚜껑에 기계적으로 결합되고, (1) 제1 리드프레임에 전기적으로 결합되는 제2 리드프레임과 (2) 제2 리드프레임에 기계적으로 결합되는 제2 비-전기 전도성 재료를 구비한 베이스; (c) 뚜껑에 기계적으로 결합되고, 제1 리드프레임에 전기적으로 결합되는 적어도 하나의 제1 전기장치; 및 (d) 베이스에 기계적으로 결합되고, 제2 리드프레임에 전기적으로 결합되는 적어도 하나의 제2 전기장치를 포함할 수 있다. 적어도 하나의 제1 전기장치는 제1 마이크로 전기기계 시스템 장치 또는 제1 반도체 장치 중 적어도 하나를 포함할 수 있다. 적어도 하나의 제2 전기장치는 제2 마이크로 전기기계 시스템 장치 또는 제2 반도체 장치 중 적어도 하나를 포함할 수 있다. 뚜껑 또는 베이스 중 적어도 하나에는 적어도 하나의 제1 개구가 있을 수 있다. 개구는 에어 캐비티 패키지의 내부로부터 에어 캐비티 패키지의 외부로의 통로를 제공할 수 있다. 뚜껑은 인쇄회로기판에 전기적, 기계적으로 결합되도록 구성될 수 있다.
또 다른 예에서, 반도체 패키지를 제공하는 방법은: 제1 리드프레임을 제공하는 단계; 제1 리드프레임 주변에 제1 비-전기 전도성 재료를 제공하여 뚜껑을 형성하는 단계; 적어도 하나의 제1 마이크로 전기기계 시스템 장치와 적어도 하나의 제1 전기부품을 제공하는 단계; 적어도 하나의 제1 마이크로 전기기계 시스템 장치와 적어도 하나의 제1 전기부품을 뚜껑에 결합시키는 단계; 적어도 하나의 제1 마이크로 전기기계 시스템 장치, 적어도 하나의 제1 전기부품, 및 제1 리드프레임을 전기적으로 결합시키는 단계; 제2 리드프레임을 제공하는 단계; 제2 리드프레임 주변에 제2 비-전기 전도성 재료를 제공하여 베이스를 형성하는 단계; 뚜껑을 베이스에 결합시키는 단계; 및 반도체 패키지의 뚜껑을 인쇄회로기판에 결합시키는 단계를 포함할 수 있다.
도면을 참조하자면, 도 1은 제1 실시예에 따른 반도체 패키지(100)의 평면, 정면 등각투상도를 예시한다. 도 2는 제1 실시예에 따른 반도체 패키지(100)의 저면, 배면 등각투상도를 예시한다. 도 3은 제1 실시예에 따른 반도체 패키지(100)를 (도 1의) III-III선을 따라 절개한 횡단면도를 예시한다. 도 4는 제1 실시예에 따른, 솔더 볼들(498)이 구비된 반도체 패키지(100)를 (도 2의) IV-IV선을 따라 절개한 상하도치 횡단면도를 예시한다. 도 5는 제1 실시예에 따른 뚜껑(110)의 일 예에 대한 평면, 정면 등각투상도를 예시한다. 도 6은 제1 실시예에 따른 뚜껑(110)을 (도 5의) VI-VI선을 따라 절개한 횡단면도를 예시한다. 도 7은 제1 실시예에 따른 베이스(130)의 일 예에 대한 평면, 정면 등각투상도를 예시한다. 도 8은 제1 실시예에 따른 베이스(130)를 (도 7의) VIII-VIII선을 따라 절개한 횡단면도를 예시한다. 반도체 패키지(100)는 예시적인 것일 뿐, 여기에 제공한 실시예들에 국한되지 않는다. 반도체 패키지(100)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키지 또는 반도체 패키지(100)는 인쇄회로기판(PCB), 예를 들면 PCB(1099)(도 10)에 전기적으로 결합되도록 구성될 수 있다. 반도체 패키지(100)는 (a) 뚜껑(110); 베이스(130); (c) 적어도 하나의 마이크로 전기기계 시스템(MEMS) 장치(305)(도 3); (d) 적어도 하나의 전기부품(306)(도 3); 및 (e) 와이어(315, 321, 422, 423, 524, 525 및 526)(도 3 내지 5)를 포함할 수 있다.
뚜껑(110)을 베이스(130)에 결합시켜, 뚜껑(110)과 베이스(130) 사이에 내부 캐비티(307)(도 3)가 존재하도록 할 수 있다. 내부 캐비티(307) 안에는 MEMS 장치(305) 및 전기부품(306)을 배치할 수 있다. 내부 캐비티(307)는 MEMS 장치(305)와 베이스(130) 사이에 충분한 후방 용적을 가질 수 있으므로 내부 캐비티(307) 안에서 음파를 반사시켜 MEMS 장치(305)의 정전용량에 변화를 가져와, 반도체 패키지(100)에서의 음파에 근거하여 주파수 변화를 검출할 수 있게 한다. 일부 예에 의하면, 내부 캐비티(307)의 후방 용적은 사용된 특정 MEMS 장치 및 MEMS 장치에 요구되는 민감도에 따라 결정된다.
다른 예에서, 반도체 패키지(100)는 둘 이상의 MEMS 장치와, 단 하나의 전기부품을 포함할 수 있다. 또 다른 예에서, 반도체 패키지(100)는 둘 이상의 전기부품과, 단 하나의 MEMS 장치를 포함할 수 있다. 또 다른 예에서, 반도체 패키지(100)는 둘 이상의 MEMS 장치와, 둘 이상의 전기부품을 포함할 수 있다. 또 다른 실시예에서, 반도체 패키지(100)는 전기부품을 전혀 포함하지 않으며, 하나 이상의 MEMS 장치만 포함한다.
일부 예에서, MEMS 장치(305)(도 3)는 휴대폰 및 다른 오디오-관련 적용분야에서 흔히 보이는 MEMS 마이크로폰일 수 있다. 다른 예에서, MEMS 장치(305)는 다른 종류의 반도체 센서, 이를테면 고도계, 화학물질 센서, 또는 광센서를 포함할 수 있다. MEMS 장치(305)는 와이어(422 및 526)를 통해 리드프레임(119)에 결합될 수 있다.
전기부품(306)(도 3)은 주문형 반도체(ASIC)일 수 있다. 다른 예에서, 전기부품(306)은 수동장치(예컨대, 커패시터, 저항기, 또는 인덕터) 또는 단일 능동장치(예컨대, 전력용 트랜지스터)일 수 있다. 또 다른 실시예에서, 전기부품(306)은 하나 이상의 ASIC 또는 하나 이상의 수동장치일 수 있다. 일부 예에 의하면, 와이어(321 및 525)를 사용하여 전기부품(306)을 MEMS 장치(305)에 전기적으로 결합시킬 수 있다. 와이어(315, 423 및 524)를 사용하여 전기부품(306)을 리드프레임(119)에 전기적으로 결합시킬 수 있다.
뚜껑(110)은 (a) 하나 이상의 전기 전도성 리드(111 및 116)를 구비한 리드프레임(119); (b) 비-전기 전도성 재료(112); (c) 적어도 하나의 다이 패드(313); 및 (d) 다이 부착재료(314)를 포함할 수 있다. MEMS 장치(305)와 전기부품(306)은 다이 패드(313) 및 다이 부착재료(314)의 위에 위치할 수 있다. 다이 부착재료(314)는 다이 패드(313)를 MEMS 장치(305) 및/또는 전기부품(306)에 결합시킬 수 있다. 다시 말해, MEMS 장치(305)와 전기부품(306)은 다이 패드(313)에 기계적으로 결합되며, 다이 패드(313)를 통해 전기 전도성 리드(111 및/또는 116)에 전기적으로 결합될 수 있다.
많은 예에서, 뚜껑(110)에는 또한 내부 캐비티(307)를 반도체 패키지(100)의 외부와 상호연결시키는 개구(140)가 있다. 일부 예에서, MEMS 장치(305)의 적어도 일부는 개구(140)의 위에 또는 아래에 위치한다. MEMS 장치(305)에는 개구(140)로부터 내부 캐비티(307)까지의 통로를 생성하는 개방부(343, opening)가 있을 수 있다. 일부 예에 의하면, 개구(140)와 개방부(343) 각각의 직경은 약 0.35 밀리미터(mm) 내지 약 1.0 mm 범위에 속할 수 있다(예컨대, 0.50mm). 다른 예에 의하면, 개구(140)와 개방부(343)의 크기는 다를 수 있다. 동일하거나 상이한 예들에서, MEMS 장치(305)는 개방부(343) 내에 멤브레인(339)을 구비할 수 있다. 도시된 예에서, 멤브레인(339)은 MEMS 장치(305) 및 개구(140)의 결합부의 맞은 편 MEMS 장치(305)의 측면에 위치한다. 다른 예에서, 반도체 패키지(100)는 추가 개구들, 또는 뚜껑(110)이나 베이스(130)의 다른 부분에 형성된 개구들을 가질 수 있다.
일부 실시예에서, 비-전기 전도성 재료(112)는 LCP(액정 폴리머) 플라스틱, PEEK(폴리에테르에테르케톤) 플라스틱, ABS(아크릴로니트릴 부타디엔 스티렌) 플라스틱, PCV(염화폴리비닐) 플라스틱, PCB(폴리염화 바이페닐) 플라스틱, 에폭시 수지, BT(비스말레이미드 트리아진 수지) 라미네이트, 유기 라미네이트, 또는 이와 대등한 것을 포함할 수 있다. 일부 예에서, LCP는 물질의 최고 높은 강도, (특히 고온에서) 수축률이 낮은 향상된 치수안정성, 및 두께가 얇은 부분에서의 향상된 몰드 흐름(예컨대, 박벽 기능) 덕분에 기타 다른 재료보다 선호된다.
베이스(130)는 (a) 전기 전도성 리드(111 및/또는 116)에 전기적으로 결합되는 하나 이상의 전기 전도성 리드(131)를 구비한 리드프레임(139); 및 (b) 비-전기 전도성 재료(132)를 포함할 수 있다. 비-전기 전도성 재료(132)는 전기 전도성 리드(131) 주변에 위치할 수 있다. 일부 예에서, 비-전기 전도성 재료(132)는 비-전기 전도성 재료(112)에서 사용된 것과 동일하거나 유사한 재료로 구성될 수 있다. 일 예로, 베이스(130)의 길이는 약 4,000mm이고, 폭은 약 3,000mm일 수 있다. 일부 예에서, 베이스(130)는 (a) 상부(308, 706 및/또는 788)(도 3 및 도 7); (b) 저부(238)(도 2); 및 (c) 하나 이상의 측면(167, 168, 185 및 186)을 가질 수 있다.
전기 전도성 리드(131)는 PCB에 결합되도록 구성될 수 있다. 도 8에 예시한 바와 같이, 일부 예에서, 각각의 전기 전도성 리드(131)는 (a) 전기 전도성 리드들(116) 중 하나에 결합되도록 구성된 뚜껑 결합 부분(734); (b) 뚜껑 결합 부분(734)에 결합된 다운셋 부분(835); 및 (c) 실장용 패드들(237)을 포함하며, 다운셋 부분(835)에 결합되고, 인쇄회로기판에 전기적으로 결합되도록 구성된 패드 부분(836)을 포함할 수 있다.
실장용 패드(237)(예컨대, 외부연결형 랜드 또는 표면 실장 패드)를 사용하여, 가령 표면 실장 접착법(SMT), 솔더볼, 또는 플립 칩 기법으로 반도체 패키지(100)를 PCB(미도시됨)에 결합시킬 수 있다. 예를 들어, 도 4는 솔더볼(498)에 결합된 실장용 패드(237)를 나타낸다.
도 2, 도 4 및 도 8에 나타낸 구현예에서, 실장용 패드(237)는 비-전기 전도성 재료(132)의 저면과 평면을 이룬다(즉, 저면(238)은 편평한 저면일 수 있다). 다른 예에서, 비-전기 전도성 재료(132)와 실장용 패드(237)는 베이스(130)의 편평한 저면을 형성하지 않는다. 예를 들어, 비-전기 전도성 재료는 실장용 패드 너머로 정해진 거리(예컨대, 약 100 마이크로미터)만큼 연장가능하며, 비-전기 전도성 재료에 있는 개방부들은 실장용 패드로의 접근을 제공한다. 일부 예에 의하면, 개방부의 직경은 약 300mm일 수 있다.
다양한 예에서, 다운셋 부분(835)은 베이스(130)의 외부면(238)과 각(838)을 이룬다. 일부 실시예에 의하면, 상기 각(838)은 약 20도 내지 약 90도이다. 예를 들어, 상기 각(838)은 약 30도일 수 있다. 다른 예에 의하면, 다운셋 부분(835)은 뚜껑(110) 및 패드 부분(836)에 실질적으로 수직일 수 있다. 일부 예에서, 패드 부분(836)은 뚜껑(110)과 실질적으로 평행할 수 있다.
베이스(130)의 전기 전도성 리드(131)를 뚜껑(110)의 전기 전도성 리드(116)에 전기적으로 결합시킬 수 있다. 일부 예에서는, 전기 전도성 페이스트 또는 솔더(미도시됨)를 사용하여 전기 전도성 리드(116)를 전기 전도성 리드(131)에 결합시켜도 된다. 일부 예에서는, 전기 전도성 리드(111 및 116)를 (a) 전기부품(306) 및/또는 MEMS 장치(305)와 (b) 인쇄회로기판 사이의 상호연결용으로 사용하기도 한다.
다양한 실시예에 의하면, 뚜껑(110)은 베이스(130)의 상부에서 뒤집기가 가능하며, 본딩 공정을 통해 연결될 수 있다. MEMS 장치(305) 및 전기부품(306)이 제대로 기능을 하는데 필요한 전기적 상호연결을 제공하기 위해, 비-전기 전도성 접착제 및/또는 전도성 접착제를 사용하여 뚜껑(110)과 베이스(130)를 결합시킬 수 있다.
그 밖에도, 일부 실시예에 의하면, 베이스(130)에는 하나 이상의 홈(138, groove)이 있을 수 있다. 뚜껑(110)에는 상기 홈(138)들과 상보적 관계에 있는 하나 이상의 돌기(118)가 있을 수 있다. 일 예에서, 돌기(118)는 사각형 돌기(예컨대, t자형 바)로서, 뚜껑(110)의 모서리로부터 연장된다. 뚜껑(110)의 돌기(118)는 베이스(130)의 홈(138)에 결합되도록 구성될 수 있다. 동일하거나 상이한 예에서, 베이스(130)는 뚜껑(110)이 그 위에 안착 및/또는 기계적으로 결합될 수 있는 선반 또는 지붕(706)(도 7)을 구비할 수 있다. 돌기(118)를 홈(138)에 끼움으로써 뚜껑(110)과 베이스(130)를 정렬시킬 수 있다. 일부 예에서, 돌기(118) 및 홈(138)은 뚜껑(110)과 베이스(130)가 자가정렬되도록 도움을 줄 수 있다. 동일하거나 상이한 예에 의하면, 비-전기 전도성 접착제를 사용하여 돌기(118)를 홈(139)에 기계적으로 결합시킬 수 있다. 다른 실시예의 경우에는, 베이스(130)에 돌기가 있고, 뚜껑(110)에 홈이 있을 수 있다.
반도체 패키지(100)는 변경가능한 전기 연결들을 포함한다. 다시 말해, 반도체 패키지(100)는 뚜껑(110) 또는 베이스(130)가 여러 다양한 위치(즉, 상부, 저부, 또는 측면들 중 적어도 한 군데)에서 PCB에 전기적으로 결합될 수 있도록 구성된다. 예를 들어, 뚜껑(110)은 PCB 상에 실장될 수 있으며(예컨대, 도 11을 참조함), 전기 전도성 리드(116 및 111)는 PCB에 결합될 수 있다. 다른 예의 경우, 반도체 패키지(100)는 PCB에 측면 실장될 수 있으며(예컨대, 도 12, 도 14 및 도 16을 참조함), 전기 전도성 리드(131)는 뚜껑 결합 부분(734)에서 PCB에 결합될 수 있다. 일부 실시예에서, 베이스(110)는 측면(167 또는 168)에서 PCB에 기계적으로 결합될 수 있으며, 전기 전도성 리드(131)는 측면(167 또는 168)에서 PCB에 전기적으로 결합될 수 있다. 또 다른 예에 의하면, 베이스(130)의 저부가 PCB 상에 실장될 수 있으며(예컨대, 도 10과 도 13을 참조함), 실장용 패드들(237)이 PCB에 전기적으로 결합될 수 있다.
일부 예에 의하면, 반도체 패키지(100)의 표면들 중 하나 이상을 전기 전도성 표면 코팅으로 피복할 수 있다. 전도성 표면 코팅은 MEMS 장치(305) 또는 전기부품(306)을 위한 차폐 효과를 제공할 수 있다. 예를 들어, MEMS 장치를 위한 전자파 차폐막으로서 작용하도록, 베이스(130)의 내부면에 금속질 코팅(예컨대, 금)을 마련할 수 있다. 일부 예에서는, 도금 또는 스퍼터링 공정을 이용하여 코팅을 도포하기도 한다.
도 9는 제2 실시예에 따른 반도체 패키지(900)의 횡단면도를 예시한다. 반도체 패키지(900)는 단지 예시적인 것일 뿐 본원에 제공된 실시예들에 국한되지 않는다. 반도체 패키지(900)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에 의하면, 에어 캐비티 패키지 또는 반도체 패키지(900)는 (a) 뚜껑(910); (b) 베이스(930); (c) 적어도 하나의 MEMS 장치(305); (d) 적어도 하나의 전기부품(306); (e) 와이어(915, 921 및 926); (f) 뚜껑(910)을 베이스(930)에 기계적으로 결합시키는 비-전기 전도성 접착제(969); 및 (g) 뚜껑(910)을 베이스(930)에 전기적, 기계적으로 결합시키는 전기 전도성 솔더(963)를 포함할 수 있다. 전기 전도성 솔더(963)는 또한 반도체 패키지(900)를 PCB에 결합시키는 데에도 사용될 수 있다.
반도체 패키지(900)는 변경가능한 전기 연결들을 포함한다. 다시 말해, 반도체 패키지(900)는 뚜껑(910) 또는 베이스(930)가 여러 다양한 위치(즉, 상부, 저부, 또는 측면들 중 적어도 한 군데)에서 PCB에 전기적으로 결합될 수 있도록 구성된다.
와이어(들)(915)를 사용하여 전기부품(306)을 리드프레임(919)에 전기적으로 결합시킨다. 와이어(들)(926)를 사용하여 MEMS 장치(305)를 리드프레임(919)에 전기적으로 결합시킨다. 와이어(들)(921)를 사용하여 전기부품(306)을 MEMS 장치(305)에 전기적으로 결합시킨다. 다른 예에 의하면, 기타 다른 조합의 와이어 본딩을 사용할 수 있다. 다른 일 실시예에서는, 와이어 본딩을 사용하지 않고, 솔더볼, 플립 칩 기법 등으로 대체할 수 있다.
다른 예에서, 반도체 패키지(900)는 둘 이상의 MEMS 장치와, 단 하나의 전기부품을 포함할 수 있다. 또 다른 예에서, 반도체 패키지(900)는 둘 이상의 MEMS 장치와, 둘 이상의 전기부품을 포함할 수 있다. 또 다른 예에서, 반도체 패키지(900)는 전기부품을 전혀 포함하지 않으며, 하나 이상의 MEMS 장치만 포함한다.
뚜껑(910)은 (a) MEMS 장치(305) 및 전기부품(306)에 전기적으로 결합되는 하나 이상의 전기 전도성 리드(916)를 구비한 리드프레임(919); (b) 하나의 개구(940)를 가진 비-전기 전도성 재료(912); 및 (c) 접착제(914)를 포함할 수 있다. 접착제(914)는 비-전기 전도성 재료(912)를 MEMS 장치(305) 및/또는 전기부품(306)에 결합시킬 수 있다. 일부 예에서는, 적어도 하나의 다이 패드(미도시됨)를 사용하여 MEMS 장치(305) 및/또는 전기부품(306)을 뚜껑(910)에 결합시켜도 된다.
비-전기 전도성 재료(912)는 리드프레임(919) 주변에 위치할 수 있다. 일부 예에서, 비-전기 전도성 재료(912)는 비-전기 전도성 재료(112)(도 1)에서 사용된 것과 동일하거나 유사한 재료로 구성될 수 있다.
베이스(930)는 (a) 전기 전도성 리드(916)에 전기적으로 결합된 하나 이상의 전기 전도성 리드(931)를 구비한 리드프레임(939); 및 (b) 비-전기 전도성 재료(932)를 포함할 수 있다. 비-전기 전도성 재료(932)는 전기 전도성 리드(931) 주변에 위치할 수 있다. 일부 예에서, 비-전기 전도성 재료(932)는 비-전기 전도성 재료(112)(도 1)에서 사용된 것과 동일하거나 유사한 재료로 구성될 수 있다. 다른 예의 경우, 비-전기 전도성 재료(932)는 하나 이상의 개구를 가질 수 있다.
도 10은 제3 실시예에 따른, 베이스(1030)의 저부(1038)가 PCB(1099)에 결합된 상태인 반도체 패키지(1000)의 횡단면도를 예시한다. 도 11은 제3 실시예에 따른, 뚜껑(1010)이 PCB(1199)에 결합된 상태인 반도체 패키지(1000)의 횡단면도를 예시한다. 도 12는 제3 실시예에 따른, 베이스(1030)의 측면(1067)이 PCB(1299)에 결합된 상태인 반도체 패키지(1000)의 횡단면도를 예시한다. 반도체 패키지(1000)는 예시적인 것일 뿐, 여기에 제공한 실시예들에 국한되지 않는다. 반도체 패키지(1000)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키지 또는 반도체 패키지(1000)는 (a) 뚜껑(1010); 베이스(1030); (c) 둘 이상의 MEMS 장치(305 및 1061); (d) 적어도 하나의 전기부품(306); (e) 와이어(1015, 1021, 1026 및 1062); (f) 뚜껑(1010)을 베이스(1030)에 기계적으로 결합시키는 비-전기 전도성 접착제(1069); 및 (g) 뚜껑(1010)을 베이스(1030)에 전기적, 기계적으로 결합시키는 전기 전도성 솔더(1063)를 포함할 수 있다. 전기 전도성 솔더(1063)는 또한 도 11에 예시한 바와 같이 반도체 패키지(1000)를 PCB(1199)에 결합시키는 데에도 사용될 수 있다.
다른 예에서, 반도체 패키지(1000)는 둘 이상의 전기부품과, 단 하나의 MEMS 장치를 포함할 수 있다. 또 다른 예에서, 반도체 패키지(1000)는 둘 이상의 MEMS 장치와, 둘 이상의 전기부품을 포함할 수 있다. 또 다른 예에서, 반도체 패키지(1000)는 전기부품을 전혀 포함하지 않으며, 하나 이상의 MEMS 장치만 포함한다.
뚜껑(1010)은 (a) MEMS 장치(305) 및 전기부품(306)에 전기적으로 결합되는 하나 이상의 전기 전도성 리드(1016)를 구비한 리드프레임(1019); (b) 비-전기 전도성 재료(1012); 및 (c) 다이 부착 재료(314)를 포함할 수 있다. 다이 부착 재료(314)는 뚜껑(1010)을 MEMS 장치(305) 및 전기부품(306)에 결합시킬 수 있다. 일부 예에서는, 다이 패드(미도시됨)를 사용하여 MEMS 장치(305) 및/또는 전기부품(306)을 뚜껑(1010)에 결합시켜도 된다.
비-전기 전도성 재료(1012)는 전기 전도성 리드(1016) 주변에 위치할 수 있다. 일부 예에서, 비-전기 전도성 재료(1012)는 비-전기 전도성 재료(112)(도 1)에서 사용된 것과 동일하거나 유사한 재료로 구성될 수 있다.
베이스(1030)는 (a) 하나 이상의 전기 전도성 리드(1031)를 구비한 리드프레임(1039); 및 (b) 비-전기 전도성 재료(1032)를 포함할 수 있다. 비-전기 전도성 재료(1032)는 전기 전도성 리드(1031) 주변에 위치할 수 있다. 일부 예에서, 비-전기 전도성 재료(1032)는 비-전기 전도성 재료(112)(도 1)에서 사용된 것과 동일하거나 유사한 재료로 구성될 수 있다.
와이어(들)(1026)를 사용하여 전기부품(306)을 리드프레임(1019)에 전기적으로 결합시킨다. 와이어(들)(1015)를 사용하여 MEMS 장치(305)를 리드프레임(1019)에 전기적으로 결합시킨다. 와이어(들)(1021)를 사용하여 전기부품(306)을 MEMS 장치(305)에 전기적으로 결합시킨다. 와이어(들)(1062)를 사용하여 MEMS 장치(1061)를 리드프레임(1039)에 전기적으로 결합시킨다. 다른 예에 의하면, 기타 다른 조합의 와이어 본딩을 사용할 수 있다. 다른 일 실시예에서는, 와이어 본딩을 사용하지 않고, 솔더볼, 플립 칩 기법 등으로 대체할 수 있다.
일부 예에서, 반도체 패키지(1000)에는 내부 캐비티(1007)를 반도체 패키지(1000)의 외부와 상호연결시키는 개구들(1040, 1065, 및 1066)이 있을 수 있다. 일부 예에서, MEMS 장치(305)의 적어도 일부는 개구(1040)의 위에 또는 아래에 위치한다. 개구(1066)는 베이스(1030)의 한 측면(1067)에 위치할 수 있다. 개구(1065)는 베이스(1030)의 저부(1039)에 위치할 수 있다. 베이스(1030)가 PCB(1099)에 결합되는 실시예의 경우, PCB는 개구(1065)의 위 또는 아래에 개방부(1096)를 가질 수 있다. 다른 예에 의하면, 반도체 패키지(1000)는 추가 개구들, 또는 뚜껑(1010)이나 베이스(1030)의 다른 부분들에 위치하는 추가 개구들을 가질 수 있다. 예를 들어, 개구들(1040, 1065 및/또는 1066)은 측면(1068)에 위치할 수 있다.
반도체 패키지(1000)는 변경가능한 전기 연결들을 포함한다. 다시 말해, 반도체 패키지(1000)는 뚜껑(1010) 또는 베이스(1030)가 여러 다양한 위치(즉, 상부, 저부, 또는 측면들 중 적어도 한 군데)에서 PCB에 전기적으로 결합될 수 있도록 구성된다.
도 10에 나타낸 예에서는 솔더볼(1095)을 사용하여 베이스(1030)를 PCB(1099)에 전기적, 기계적으로 결합시킨다. 도 11에 나타낸 예에서는 솔더볼(1195)을 사용하여 뚜껑(1010)을 PCB(1199)에 전기적, 기계적으로 결합시킨다.
동일하거나 상이한 예에 의하면, 전기 전도성 리드들(1031)과 비-전기 전도성 재료(1032)에 의해 측면들(1067 및 1068)이 형성된다. 이들 예에서, 측면(1067 또는 1068)에서 전기 전도성 리드(1031)는 예를 들어 표면 실장 접착법(SMT), 솔더볼 또는 플립 칩 기법으로 PCB에 결합될 수 있다. 도 12에 나타낸 예에서는 하나 이상의 솔더볼(1295)을 사용하여 베이스(1030)의 측면(1067)을 전기적, 기계적으로 PCB(1299)에 결합시킨다.
다른 실시예를 참조하자면, 도 13은 제4 실시예에 따른 반도체 패키지(1300)의 횡단면도를 예시한다. 반도체 패키지(1300)는 예시적인 것일 뿐, 여기에 제공한 실시예들에 국한되지 않는다. 반도체 패키지(1300)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키지 또는 반도체 패키지(1300)는 (a) 뚜껑(1310); 베이스(1030); (c) 둘 이상의 MEMS 장치(305 및 1061); (d) 적어도 하나의 전기부품(1306); (e) 와이어(1062 및 1315); (f) 뚜껑(1310)을 베이스(1030)에 기계적으로 결합시키는 비-전기 전도성 접착제(1369); 및 (g) 뚜껑(1310)을 베이스(1030)에 전기적, 기계적으로 결합시키는 전기 전도성 솔더(1363)를 포함할 수 있다. 전기 전도성 솔더(1363)는 또한 반도체 패키지(1300)를 PCB에 결합시키는 데에도 사용될 수 있다.
반도체 패키지(1300)는 변경가능한 전기 연결들을 포함한다. 다시 말해, 반도체 패키지(1300)는 뚜껑(1310) 또는 베이스(1030)가 여러 다양한 위치(즉, 상부, 저부, 또는 측면들 중 적어도 한 군데)에서 PCB에 전기적으로 결합될 수 있도록 구성된다. 도 13에 나타낸 예에서는, 베이스(1030)의 저부가 PCB(1099)에 전기적, 기계적으로 결합되어 있다.
다른 예에서, 반도체 패키지(1300)는 둘 이상의 전기부품과, 단 하나의 MEMS 장치를 포함할 수 있다. 또 다른 예에서, 반도체 패키지(1300)는 둘 이상의 MEMS 장치와, 둘 이상의 전기부품을 포함할 수 있다. 또 다른 예에서, 반도체 패키지(1300)는 전기부품을 전혀 포함하지 않으며, 하나 이상의 MEMS 장치만 포함한다.
뚜껑(1310)은 (a) 하나 이상의 전기 전도성 리드(1370 및 1371)를 구비한 리드프레임(1319); (b) 비-전기 전도성 재료(1312); 및 (c) 접착 재료(1374 및 1376)를 포함할 수 있다. 일 실시예에 의하면, 뚜껑(1310)은 단일층 또는 다층 구조의 PCB와 유사할 수 있다. 일부 예의 경우, 비-전기 전도성 재료(1312)는 적어도 하나의 개구(1340)를 가질 수 있다. 전기 전도성 리드(1370 및 1371)를 MEMS 장치(305) 및 전기부품(1306)에 각각 전기적으로 결합시킬 수 있다. 와이어(1315)를 사용하여 MEMS 장치(305)를 전기 전도성 리드(1370)에 전기적으로 결합시킬 수 있다.
접착 재료(1374)를 사용하여 비-전기 전도성 재료(1312)를 MEMS 장치(305)에 기계적으로 결합시킬 수 있다. 접착 재료(1376)를 사용하여 전기부품(1306)을 전기 전도성 리드(1370)에 전기적, 기계적으로 결합시킬 수 있다. 일부 예에서는, 표면 실장 접착법(SMT), 솔더볼 또는 플립 칩 기법을 사용하여 전기부품(1306)을 전기 전도성 리드(1371)에 전기적으로 결합시킬 수 있다. 전기 전도성 솔더(1363)를 사용하여 전기 전도성 리드(1370 및 1371)를 전기 전도성 리드(1031)에 전기적, 기계적으로 결합시킬 수 있다.
다른 예에 의하면, 표면 실장 접착법(SMT), 솔더볼 또는 플립 칩 기법을 사용하여 MEMS 장치(305)(및/또는 MEMS 장치(1061))를 리드프레임(1319)에 전기적으로 결합시킬 수 있다. 또 다른 실시예에 의하면, 표면 실장 접착법(SMT), 솔더볼 또는 플립 칩 기법을 사용하여 각각의 MEMS 장치(305), 전기부품(1306) 및/또는 MEMS 장치(1061)를 리드프레임(1319)에 전기적으로 결합시킬 수 있다.
비-전기 전도성 재료(1312)는 전기 전도성 리드(1370 및 1371) 주변에 위치할 수 있다. 일부 예에서, 비-전기 전도성 재료(1312)는 유기 기판을 포함하거나, 비-전기 전도성 재료(112)에 사용된 것과 유사한 재료로 구성될 수 있다.
또 다른 실시예를 참조하자면, 도 14는 제5 실시예에 따른 반도체 패키지(1400)의 횡단면도를 예시한다. 도 15는 제5 실시예에 따른 반도체 패키지(1400) 측면(1479)의 저면도를 예시한다. 반도체 패키지(1400)는 예시적인 것일 뿐, 여기에 제공한 실시예들에 국한되지 않는다. 반도체 패키지(1400)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키지 또는 반도체 패키지(1400)는 (a) 뚜껑(1010); 베이스(1430); (c) 적어도 하나의 MEMS 장치(305); (d) 적어도 하나의 전기부품(306 및 1461); (e) 와이어(1016, 1021, 1026 및 1462); (f) 뚜껑(1010)을 베이스(1430)에 기계적으로 결합시키는 비-전기 전도성 접착제(1469); 및 (g) 뚜껑(1010)을 베이스(1430)에 전기적, 기계적으로 결합시키는 전기 전도성 솔더(1463)를 포함할 수 있다. 일부 실시예에 의하면, 전기 전도성 솔더(1463)는 또한 반도체 패키지(1400)를 PCB에 결합시키는 데에도 사용될 수 있다.
도 14에 도시된 예의 경우, 반도체 패키지(1400)는 수직실장형 패키지이다. 다시 말해, 반도체 패키지(1400)는 베이스(1430)의 측면(1479)에서 PCB(1499)에 결합된다. 반도체 패키지(1400)는 또한 뚜껑(1010) 또는 베이스(1430)가 기타 다른 위치(즉, 상부, 저부, 또는 측면들 중 다른 한 군데)에서 PCB에 전기적으로 결합될 수 있도록 구성될 수 있다.
베이스(1430)는 (a) 하나 이상의 전기 전도성 리드(1431 및 1438)를 구비한 리드프레임(1439); 및 (b) 비-전기 전도성 재료(1432)를 포함할 수 있다. 와이어(1062)를 사용하여 MEMS 장치(1061)를 리드(1431 및 1438)에 전기적으로 결합시킬 수 있다. 전기 전도성 리드(1431 및 1438)를 전기 전도성 리드(1016)에 전기적으로 결합시킬 수 있다.
전기 전도성 리드(1438)는 PCB(1499)에 결합되도록 구성될 수 있다. 일부 예에서, 전기 전도성 리드(1438)는 (a) 전기 전도성 리드들(1016) 중 하나에 결합되도록 전기적으로 구성된 뚜껑 결합 부분(1434); (b) 뚜껑 결합 부분(1434)에 결합된 실장 부분(1435); 및 (c) 실장 부분(1435)에 결합된 베이스 부분(1436)을 포함할 수 있다. 일부 예에 의하면, 뚜껑 결합 부분(1434)과 베이스 부분(1436)은 실장 부분(1435)에 실질적으로 수직일 수 있다. 다른 예에 의하면, 뚜껑 결합 부분(1434)과 베이스 부분(1436)은 실장 부분(1435)과 기타 다른 각도를 이룰 수 있다.
측면(1479)에서, 실장 부분(1435)은 도 15에 예시한 바와 같이, 외부연결형 랜드 또는 표면 실장 패드들(1516)을 포함할 수 있다. 이러한 외부연결형 랜드 또는 표면 실장 패드(1516)를 사용하여, 가령 표면 실장 접착법(SMT), 솔더볼, 또는 플립 칩 기법으로 반도체 패키지(1400)를 PCB(1499)에 결합시킬 수 있다. 일부 실시예에서, 외부연결형 랜드 또는 표면 실장 패드들(1516)은 도 15에 나타낸 패턴으로 배열된다. 다른 예에 의하면, 외부연결형 랜드 또는 표면 실장 패드들(1516)은 다른 패턴으로 배열될 수 있다.
비-전기 전도성 재료(1432)는 전기 전도성 리드(1431 및 1438) 주변에 위치할 수 있다. 일부 예의 경우, 비-전기 전도성 재료(1432)의 제1 부분(1483)은 하나의 개구(1465)를 가질 수 있다. 다른 예의 경우, 반도체 패키지(1400)는 추가 개구들, 또는 뚜껑(1010)이나 베이스(1430)의 다른 부분들에 위치하는 추가 개구들을 가질 수 있다.
또 다른 실시예를 참조하자면, 도 16은 제6 실시예에 따른 반도체 패키지(1600)의 횡단면도를 예시한다. 반도체 패키지(1600)는 예시적인 것일 뿐, 여기에 제공한 실시예들에 국한되지 않는다. 반도체 패키지(1600)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키지 또는 반도체 패키지(1600)는 (a) 뚜껑(1310); 베이스(1430); (c) 적어도 하나의 MEMS 장치(305); (d) 적어도 하나의 전기부품(1306 및 1461); (e) 와이어(1462 및 1315); (f) 뚜껑(1310)을 베이스(1430)에 기계적으로 결합시키는 비-전기 전도성 접착제(1669); 및 (g) 뚜껑(1310)을 베이스(1430)에 전기적, 기계적으로 결합시키는 전기 전도성 솔더(1663)를 포함할 수 있다. 일부 실시예에 의하면, 전기 전도성 솔더(1663)는 또한 반도체 패키지(1600)를 PCB에 결합시키는 데에도 사용될 수 있다.
도 16에 도시된 예의 경우, 반도체 패키지(1600)는 수직실장형 패키지이다. 다시 말해, 반도체 패키지(1600)는 베이스(1430)의 측면(1479)에서 PCB(1499)에 결합된다. 반도체 패키지(1600)는 또한 뚜껑(1310) 또는 베이스(1430)가 기타 다른 위치(즉, 상부, 저부, 또는 측면들 중 다른 한 군데)에서 PCB에 전기적으로 결합될 수 있도록 구성될 수 있다.
도 17은 일 실시예에 따른, 반도체 패키지의 제조 방법(1700)의 일 실시예에 대한 흐름도를 나타낸다. 방법(1700)은 예시적인 것일 뿐, 여기에 제공한 실시예들에 국한되지 않는다. 방법(1700)은 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다. 일부 구현예에서는, 방법(1700)에 기술된 조작들을 주어진 순서대로 수행할 수 있다. 다른 구현예에서는, 방법(1700)에 기술된 조작들을 기타 다른 적합한 순서대로 수행할 수 있다. 또 다른 구현예에서는, 상기 방법(1700)에 기술된 조작들 중 하나 이상을 다른 조작과 조합하거나, 생략할 수 있다.
도 17을 참조하면, 방법(1700)은 제1 리드프레임을 제공하는 조작(1751)을 포함한다. 제1 리드프레임은 시트지(sheet stock)를 스트립 또는 어레이 형태로 절단, 스탬핑 또는 식각함으로써 형성가능하다. 제1 리드프레임을 형성하는 시트지는 구리 또는 알루미늄과 같은 전도성 금속일 수 있지만, 기타 다른 금속 또는 합금을 사용하여도 된다. 다른 일 실시예에서는, 단일층 또는 다층 구조의 PCB를 제조함으로써 제1 리드프레임을 형성할 수 있다. 일부 예에 의하면, 제1 리드프레임은 도 1의 리드프레임(119), 도 9의 리드프레임(919), 도 10의 리드프레임(1019), 및/또는 도 13의 리드프레임(1319)과 유사하거나 동일할 수 있다.
방법(1700)은 제1 리드프레임 주변에 비-전기 전도성 재료를 제공하여 뚜껑을 형성하는 조작(1752)으로 계속된다. 도 18은 이러한 실시예에 따라, 비-전기 전도성 재료(912)를 제1 리드프레임(919) 주변에 제공하여 뚜껑(910)을 형성한 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다. 제1 리드프레임(919)에는 리드들(916)이 마련되어 있다.
일부 예에서, 비-전기 전도성 재료(912)는 하나의 개구(940)를 가질 수 있다. 다른 예에 의하면, 비-전기 전도성 재료(912)는 추가 개구들을 가질 수 있다.
다양한 예에서, 비-전기 전도성 재료는 도 1, 도 10 및 도 13의 비-전기 전도성 재료(112, 1012 및/또는 1312)와 각각 동일하거나 유사할 수 있다. 일부 예에서, 뚜껑은 도 1의 뚜껑(110), 도 9의 뚜껑(910), 도 10의 뚜껑(1010), 및/또는 도 13의 뚜껑(1310)과 동일하거나 유사할 수 있다.
일부 실시예에 의하면, 비-전기 전도성 재료를 제1 리드프레임 주변에 제공하는 조작은 제1 리드프레임 주변에 플라스틱 또는 유기 재료를 성형하는 작업을 포함할 수 있다. 예를 들어, 이송성형 또는 사출성형 공정을 이용할 수 있다. 일부 실시예에서, 비-전기 전도성 재료는 LCP 플라스틱, PEEK 플라스틱, ABS 플라스틱, PCV 플라스틱, PCB 플라스틱, 에폭시 수지, BT 라미네이트, 유기 라미네이트, 또는 이들의 대등물일 수 있다.
도 17을 다시 참조하면, 방법(1700)은 뚜껑을 베이크하는 조작(1753)으로 계속된다. 예를 들어, 도 18에 예시된 뚜껑을 약 240분간 약 125℃에서 베이크하여 수분을 제거할 수 있다. 최종 제품에 요구되는 사항들에 따라 기타 다른 베이킹 과정을 이용할 수도 있다.
동일하거나 상이한 예에서, 이러한 조작(1753)에는 제1 리드프레임을 세정시키는 작업이 포함될 수 있다. 예를 들어, 조작(1752)을 진행하기 이전 또는 이후에, 제1 리드프레임의 표면으로부터 산화물 및 기타 다른 오염물질을 제거하기 위해 플라즈마 세정 공정을 이용하여 리드프레임(919)을 세정시킬 수 있다.
도 17을 다시 참조하면, 방법(1700)은 적어도 하나의 MEMS 장치 및/또는 적어도 하나의 전기부품을 제공하는 조작(1754)을 포함한다. 일부 예에서, 적어도 하나의 MEMS 장치와 적어도 하나의 전기부품은 도 3의 MEMS 장치(305), 도 10의 MEMS 장치(1061), 도 3의 전기부품(306), 도 13의 전기부품(1306), 및/또는 도 14의 전기부품(1461)과 동일하거나 유사할 수 있다.
다른 예에 의하면, 이러한 조작(1754)에는 둘 이상의 MEMS 장치와, 단 하나의 전기부품을 제공하는 작업이 포함될 수 있다. 추가 예에 의하면, 이러한 조작(1754)에는 둘 이상의 MEMS 장치와, 둘 이상의 전기부품을 제공하는 작업이 포함될 수 있다. 또 다른 예에 의하면, 이러한 조작(1754)에는 임의 개수의 전기부품과, 단 하나의 MEMS 장치를 제공하는 작업을 포함하지 않는다.
방법(1700)은 적어도 하나의 MEMS 장치 및/또는 적어도 하나의 전기부품을 뚜껑에 결합시키는 조작(1755)으로 계속된다. 도 19는 이러한 실시예에 따라 MEMS 장치(305)와 전기부품(306)을 뚜껑(910)에 결합시킨 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다. 다이 결합 재료(314)를 사용하여 MEMS 장치(305)와 전기부품(306)을 뚜껑(910)에 결합시킬 수 있다. 일부 예에 의하면, MEMS 장치(305)와 전기부품(306)을 집어서 뚜껑(910) 위에 올려놓을 수 있다(pick-and-place). 동일하거나 상이한 예에서는, 다이 부착 에폭시를 사용하여 MEMS 장치(305)와 전기부품(306)을 베이스(130)에 결합시킨다. 또 다른 예에서는, 표면 실장 접착법(SMT), 솔더볼, 또는 플립 칩 기법을 이용하여 MEMS 장치(305)와 전기부품(306)을 뚜껑(110)에 결합시킬 수 있다.
도 9와 도 19에 나타낸 실시예에서는 하나의 MEMS 장치와 하나의 전기부품을 도시하였지만, 둘 이상의 MEMS 장치와, 0 또는 둘 이상의 전기부품이 존재할 수 있다.
도 17을 다시 참조하면, 방법(1700)은 MEMS 장치 및/또는 전기부품을 뚜껑에 결합시키는데 사용한 접착제를 경화시키는 조작(1756)으로 계속된다. 일부 예에서는, 이러한 조작(1756) 중에 도포시킨 접착제를 경화시킬 필요가 있다. 예를 들어, 에폭시를 사용하였다면, 약 175℃에서 약 60분간 에폭시를 경화할 수 있다. 추가 예로는, 접착제의 완전 경화를 확실히 하기 위해 다른 경화 구조(profile)를 사용할 수 있다. 또 다른 실시예에 의하면, 경화작업이 요구되지 않는 방법을 이용하여 MEMS 장치 및 전기부품을 뚜껑에 결합시키는 경우에는, 조작(1756)을 생략하여도 된다.
동일하거나 상이한 예에서, 이러한 조작(1756)에는 뚜껑을 세정시키는 작업이 포함될 수 있다. 예를 들어, 조작(1761)을 진행하기 전에, 제1 리드프레임의 표면으로부터 산화물 및 기타 다른 오염물질을 제거하기 위해 플라즈마 세정 공정을 이용하여 뚜껑(910)을 세정시킬 수 있다.
방법(1700)은 적어도 하나의 MEMS 장치, 적어도 하나의 전기부품, 및 제1 리드프레임을 전기적으로 결합시키는 조작(1757)으로 계속된다. 도 20은 이러한 실시예에 따라, MEMS 장치(305), 전기부품(306), 및 리드프레임(919)이 전기적으로 결합된 후의 상태인 반도체 패키지(100)의 횡단면을 예시한다.
도 20에 도시된 예의 경우에는, 와이어(들)(921)를 사용하여 MEMS 장치(305)를 전기부품(306)에 와이어 본딩시킨다. 와이어(들)(915)를 사용하여 전기부품(306)을 리드프레임(919)에 와이어 본딩시킨다. 와이어(들)(926)를 사용하여 MEMS 장치(305)를 리드프레임(919)에 와이어 본딩시킨다. 다른 예에 의하면, 기타 다른 조합의 와이어 본딩을 사용할 수 있다. 다른 일 실시예에서는, 와이어 본딩을 사용하지 않고, 솔더볼, 플립 칩 기법 등으로 대체한다.
도 17을 다시 참조하면, 방법(1700)은 제2 리드프레임을 제공하는 조작(1758)으로 계속된다. 제2 리드프레임은 시트지를 스트립 또는 어레이 형태로 절단, 스탬핑 또는 식각함으로써 형성가능하며, 패턴이 형성된 시트지의 일부를 구부릴 수 있다. 제2 리드프레임을 형성하는 시트지는 구리 또는 알루미늄과 같은 전도성 금속일 수 있지만, 기타 다른 금속 또는 합금을 사용하여도 된다. 일부 예에 의하면, 제2 리드프레임은 도 1의 리드프레임(139), 도 9의 리드프레임(939), 도 10의 리드프레임(1039), 및/또는 도 14의 리드프레임(1439)과 유사하거나 동일할 수 있다.
방법(1700)은 제2 리드프레임 주변에 제2 비-전기 전도성 재료를 제공하여 베이스를 형성하는 조작(1759)으로 계속된다. 도 21은 이러한 실시예에 따라, 비-전기 전도성 재료(932)를 리드프레임(939) 주변에 제공한 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다. 다른 예의 경우, 비-전기 전도성 재료는 도 1, 도 10, 및 도 14의 비-전기 전도성 재료(132, 1032 및/또는 1432)와 각각 동일하거나 유사할 수 있다. 일부 예의 경우, 베이스는 도 1의 베이스(130), 도 9의 베이스(930), 도 10의 베이스(1030), 및/또는 도 14의 베이스(1430)와 동일하거나 유사할 수 있다.
일부 실시예에 의하면, 제2 비-전기 전도성 재료를 제2 리드프레임 주변에 제공하는 조작은 제2 리드프레임 주변에 플라스틱 또는 유기 재료를 성형하는 작업을 포함할 수 있다. 예를 들어, 이송성형 또는 사출성형 공정을 이용할 수 있다. 일부 실시예에서, 제2 비-전기 전도성 재료는 LCP 플라스틱, PEEK 플라스틱, ABS 플라스틱, PCV 플라스틱, PCB 플라스틱, 에폭시 수지, BT 라미네이트, 유기 라미네이트, 또는 이들의 대등물일 수 있다.
도 17을 다시 참조하면, 방법(1700)은 베이스를 베이크하는 조작(1760)으로 계속된다. 예를 들어, 도 21에 예시된 뚜껑을 약 240분간 약 125℃에서 베이크하여 수분을 제거할 수 있다. 최종 제품에 요구되는 사항들에 따라 기타 다른 베이킹 과정을 이용할 수도 있다.
동일하거나 상이한 예에서, 이러한 조작(1760)에는 베이스를 세정시키는 작업이 포함될 수 있다. 예를 들어, 조작(1761)을 진행하기 이전 또는 이후에, 제1 리드프레임의 표면으로부터 산화물 및 기타 다른 오염물질을 제거하기 위해 플라즈마 세정 공정을 이용하여 베이스(930)를 세정시킬 수 있다.
일부 예에 의하면, 방법(1700)은 또한 적어도 하나의 MEMS 장치 및/또는 적어도 하나의 전기부품을 제공하고, 상기 적어도 하나의 MEMS 장치 및 적어도 하나의 전기부품을 뚜껑에 기계적으로 결합시키고, 상기 적어도 하나의 MEMS 장치, 적어도 하나의 전기부품 및 제2 리드프레임을 전기적으로 결합시키는 조작을 포함할 수 있다. 이러한 조작은 도 17에서 조작(1760) 후에 수행될 수 있다.
일부 예의 경우, 이러한 적어도 하나의 MEMS 장치 및 적어도 하나의 전기부품은 도 3의 MEMS 장치(305), 도 3의 전기부품(306) 및/또는 도 14의 MEMS 장치(1061)와 동일하거나 유사할 수 있다.
도 17을 다시 참조하면, 방법(1700)은 뚜껑을 베이스에 결합시키는 조작(1761)으로 계속된다. 여기에 사용된 바와 같이, "뚜껑을 베이스에 결합시키는"이란 표현은 뚜껑을 베이스에 결합시키는 과정을 가리키는 것은 물론, 베이스를 뚜껑에 결합시키는 과정도 가리킨다. 도 22는 이러한 실시예에 따라 접착제(969)를 사용하여 뚜껑(910)을 베이스(930)에 결합시킨 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다. 전기 전도성 접착제 또는 비-전기 전도성 접착제를 사용하여 뚜껑(910)을 베이스(930)에 결합시킬 수 있다.
도 17을 다시 참조하면, 방법(1700)은 뚜껑과 베이스를 결합시키고 있는 접착제를 경화시키는 조작(1762)으로 계속된다. 일부 예에서는, 이러한 조작(1760) 중에 도포시킨 접착제를 경화시킬 필요가 있다. 예를 들어, 에폭시를 사용하였다면, 약 175℃에서 약 60분간 에폭시를 경화할 수 있다. 추가 예로는, 접착제의 완전 경화를 확실히 하기 위해 다른 경화 구조(profile)를 사용할 수 있다. 또 다른 실시예에 의하면, 경화작업이 요구되지 않는 방법을 이용하여 뚜껑과 베이스를 결합시키는 경우에는, 조작(1762)을 생략하여도 된다.
방법(1700)은 이러한 실시예에 따라 전도성 솔더를 반도체 패키지에 도포시키는 조작(1763)을 더 포함한다. 일부 예에서는, 제1 리드프레임을 제2 리드프레임에 전기적으로 결합시키기 위해 솔더 페이스트를 적용한다. 동일하거나 상이한 실시예에 의하면, 반도체 패키지를 PCB에 전기적으로 결합시키기 위해 전기 전도성 접착제를 사용할 수도 있다.
도 23은 이러한 구현예에 따라 솔더(963)를 반도체 패키지(900)에 도포시킨 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다. 도 23에 도시한 예의 경우, 솔더(963)를 리드프레임(933)과 리드프레임(919)에 도포하였다.
도 17을 다시 참조하면, 후속으로, 본 방법(1700)은 전기 전도성 솔더를 리플로우하는 조작(1764)을 포함한다. 일부 예에 의하면, 조작(1763)에 적용되는 솔더 페이스트를 가열하여 솔더를 용융시킨 후 냉각함으로써, 제1 리드프레임을 제2 리드프레임에 영구적으로 전기 결합시킨다. 예를 들면 솔더를 200도에서 피크 온도까지 평균 승온속도 3℃/초로, 약 260℃(예컨대, ±5℃)의 피크 리플로우 온도까지 가열할 수 있다.
도 24는 이러한 실시예에 따라 솔더(963)를 리플로우한 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다. 도 24에 도시한 예의 경우, 솔더(963)는 리드프레임(939)을 리드프레임(919)에 전기적으로 결합시킨다.
다른 예에서, 방법(1700)은 조작들(1762 및 1763)을 포함하지 않는다. 대신 일 예에서는, 조작(1761)의 일부로서, 전기 전도성 접착제를 사용하여 리드프레임(933)을 리드프레임(919)에 결합시킬 수 있다.
도 17을 다시 참조하면, 방법(1700)은 솔더볼을 베이스에 부착시키는 조작(1765)을 또한 포함할 수 있다. 일부 예의 경우, 다음 조작(1766)에서 베이스를 PCB에 부착시켜야 한다면, 방법(1700)은 솔더볼을 베이스에 부착시키는 조작(1765)을 포함할 수 있다. 도 25는 이러한 실시예에 따라 솔더볼(2582)을 베이스(930)의 리드프레임(933)에 도포한 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다.
도 17을 다시 참조하면, 후속으로, 방법(1700)은 솔더볼을 리플로우하는 조작(1766)을 포함한다. 일부 예에 의하면, 조작(1765)에 적용되는 솔더볼을 가열하여 솔더를 용융시킨 후 냉각한다. 예를 들면 솔더를 200도에서 피크 온도까지 평균 승온속도 3℃/초로, 약 260℃(예컨대, ±5℃)의 피크 리플로우 온도까지 가열할 수 있다.
도 26은 이러한 실시예에 따라 솔더볼(2582)을 리플로우한 후의 상태인 반도체 패키지(900)의 횡단면도를 예시한다. 일부 예에서는, 조작(1766) 동안에 솔더볼(2582)을 사용하여 반도체 패키지(900)를 PCB에 전기적으로 결합시킬 수 있다.
다른 예에서는 조작들(1765 및 1766), 또는 한 조작(1766)만 생략하거나 나중에 수행할 수 있다. 예를 들어, 반도체 패키지를 베이스의 한 측면에서 또는 뚜껑에서 PCB에 결합시키고자 한다면, 조작들(1765 및 1766)을 생략할 수 있다.
도 17을 다시 참조하면, 방법(1700)은 반도체 패키지들을 개별화(singulate)시키는 조작(1767)으로 계속된다. 일부 예에서, 반도체 패키지(900)는 둘 이상의 반도체 패키지들로 된 세트의 일부로서 제조된다. 조작(1751)에서 제1 리드프레임이 제공되었다면, 둘 이상의 반도체 패키지를 함께 결합시킨다. 조작(1766)에서는, 둘 이상의 반도체 장치의 리드프레임들을 서로 분리시킨다. 일부 예에서는, 트림 및 소잉 방법을 이용하여 반도체 패키지들을 개별화시킬 수 있다. 다른 예에서는, 펀치 및 소잉 방법을 이용하여 반도체 패키지들을 개별화시킬 수 있다. 이러한 개별화는 조작들(1767 및/또는 1768) 후에 수행되어도 된다.
방법(1700)은 반도체 패키지를 베이크하는 조작(1768)으로 계속된다. 예를 들면, 반도체 패키지(900)를 약 125℃에서 약 240분간 베이크하여 수분을 제거할 수 있다. 최종 제품의 요구조건에 따라, 다른 베이크 공정을 이용할 수도 있다.
방법(1700)은 또한 반도체 패키지를 인쇄회로기판에 부착시키는 조작(1769)을 포함할 수 있다. 일부 예에서는, 베이스의 상부면을 PCB에 결합시킨다. 예를 들어, 도 10과 도 13은 반도체 패키지(1000)의 베이스(1030)의 저부(1038)가 PCB(1099)에 결합되어 있는 예를 도시한다. 다른 예에서는, 뚜껑을 PCB에 결합시킨다. 도 11은 반도체 패키지(1000)의 뚜껑(1010)이 PCB(1199)에 결합되어 있는 예를 도시한다. 또 다른 예에서는, 베이스의 한 측면을 PCB에 결합시킨다. 도 12는 반도체 패키지(1000)의 베이스(1030)의 한 측면(1067)이 PCB(1299)에 결합되어 있는 예를 도시한다. 도 14와 도 16은 각각 반도체 패키지(1400 및 1600)의 베이스(1430)의 측면(1479)이 PCB(1499)에 결합되어 있는 예를 도시한다.
일부 예에서는, 반도체 패키지를 PCB에 수직방향으로 부착시키기 위해 조작들(1765 내지 1769)을 비슷하게 이용하여도 된다. 예를 들면, 조작들(1765 내지 1769) 중 하나 이상과 동일하거나 유사한 과정을 이용하여 반도체 패키지(100)(도 11)를 PCB(1299)에 결합시킬 수 있다. 또한, 조작들(1765 내지 1769) 중 하나 이상과 동일하거나 유사한 과정을 이용하여 반도체 패키지(400 및/또는 1600)를 PCB(1499)에 결합시킬 수 있다.
특정 실시예들을 참조로 본 발명을 기술하였지만, 당업자라면 본 발명의 사상 또는 범주를 벗어나지 않으면서 다양한 변경이 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 실시예들에 대한 개시내용은 본 발명의 범주를 예시하는 것이며 제한하려는 것이 아니다. 본 발명의 범주는 첨부된 청구범위에 의해 요구되는 범위로만 제한될 것이다. 예를 들어, 당업자에게는, 도 3의 조작들 1751 내지 1769, 또는 도 1 내지 16의 임의의 요소가 많은 다양한 조작들, 과정들로 이루어질 수 있고 많은 다른 순서로 많은 다양한 모듈에 의해 수행될 수 있다는 것과, 이러한 특정 실시예들에 대해 전술된 설명이 반드시 모든 가능한 실시예들에 대한 완전한 설명을 대표하지는 않는다는 것이 어렵지 않게 명백할 것이다.
임의의 특정 청구항에 제시된 모든 구성요소는 상기 특정 청구항에 제시된 실시예에 필수적이다. 결론적으로, 하나 이상 제시된 구성요소를 대체하는 일은 수정이 아닌 재구성으로 여긴다. 그 외에도, 장점, 다른 이점, 및 문제에 대한 해결방안을 특정 실시예와 관련하여 기술하였다. 그러나, 상기 장점, 이점, 문제에 대한 해결방안 및 임의의 장점, 이점, 해결방안이 발생되거나 더 표명되도록 할 수 있는 임의의 요소(들)를 임의의 또는 모든 청구항의 중대하거나, 필수적이거나 본질적인 특징 또는 요소로 해석되어서는 안된다.
더욱이, 여기에 개시된 실시예 및 제한사항이 (1) 청구범위에서 명시적으로 청구되지 않으며, (2) 균등론 하에서 청구범위내에서 명시한 요소 및/또는 제한과 동등하거나 잠재적으로 동등하다면, 상기 실시예 및 제한사항은 공중 헌납론에 따라 공중에게 헌납되지는 않는다.

Claims (31)

  1. 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지이며, 상기 반도체 패키지는
    하나 이상의 제1 전기 전도성 리드(lead)를 구비한 뚜껑;
    뚜껑에 결합되며, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제2 전기 전도성 리드를 구비한 베이스;
    뚜껑에 기계적으로 결합되고, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제1 반도체 장치; 및
    뚜껑에 기계적으로 결합되고, 하나 이상의 제1 전기 전도성 리드에 전기적으로 결합되는 하나 이상의 제1 마이크로 전기기계 시스템 장치를 포함하고,
    이때 뚜껑 또는 베이스 중 적어도 하나에는 적어도 하나의 포트 홀(port hole)이 있고,
    하나 이상의 제1 전기 전도성 리드는 인쇄회로기판에 결합되도록 구성되는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 하나 이상의 제2 전기 전도성 리드는 인쇄회로기판에 결합되도록 구성되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 베이스에 기계적으로 결합되고, 하나 이상의 제2 전기 전도성 리드에 전기적으로 결합된 하나 이상의 제2 반도체 장치를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 베이스에 기계적으로 결합되고, 하나 이상의 제2 전기 전도성 리드에 전기적으로 결합된 하나 이상의 제2 마이크로 전기기계 시스템 장치를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 하나 이상의 제1 마이크로 전기기계 시스템 장치는 와이어를 사용하여 하나 이상의 제1 전기 전도성 리드에 결합되는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서, 하나 이상의 제1 반도체 장치는 와이어를 사용하여 하나 이상의 제1 전기 전도성 리드에 결합되는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서, 하나 이상의 제1 반도체 장치는 주문형 반도체를 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서, 하나 이상의 제1 반도체 장치는 능동 반도체 장치를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 하나 이상의 제1 반도체 장치는 마이크로폰을 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 베이스는 자신과 뚜껑 사이에 내부 캐비티가 존재하도록 뚜껑에 결합되고; 내부 캐비티 안에는 하나 이상의 제1 마이크로 전기기계 시스템 장치 및 하나 이상의 제1 반도체 장치가 위치하는 것을 특징으로 하는 반도체 패키지.
  11. 제1항 내지 제8항 중 어느 한 항에 있어서, 적어도 하나의 포트 홀은 뚜껑의 제1 부분에 위치하고; 하나 이상의 제1 마이크로 전기기계 시스템 장치의 적어도 일부가 제1 부분에 위치하는 것을 특징으로 하는 반도체 패키지.
  12. 제1항 내지 제8항 중 어느 한 항에 있어서, 적어도 하나의 포트 홀은 뚜껑 내의 하나 이상의 제1 포트 홀; 및 베이스 내의 하나 이상의 제2 포트 홀을 포함하는 것을 특징으로 하는 반도체 패키지.
  13. 제1항 내지 제8항 중 어느 한 항에 있어서, 하나 이상의 제2 전기 전도성 리드 각각은
    하나 이상의 제1 전기 전도성 리드 중 하나에 결합되도록 구성된 뚜껑 결합 부분;
    뚜껑 결합 부분에 결합된 다운셋 부분; 및
    다운셋 부분에 결합되고, 인쇄회로기판에 전기적으로 결합되도록 구성된 패드 부분을 포함하는 것을 특징으로 하는 반도체 패키지.
  14. 제13항에 있어서, 베이스는 저면을 가지며; 저면의 적어도 한 부분은 패드 부분을 포함하고; 다운셋 부분은 베이스의 저면과 20도 내지 45도의 각도를 이루는 것을 특징으로 하는 반도체 패키지.
  15. 제1항 내지 제8항 중 어느 한 항에 있어서, 베이스는 하나 이상의 제2 전기 전도성 리드 주변에 플라스틱 부분을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  16. 제1항 내지 제8항 중 어느 한 항에 있어서, 뚜껑은 플라스틱 부분과, 하나 이상의 다이 패드를 더 포함하며; 하나 이상의 제1 마이크로 전기기계 시스템 장치 및 하나 이상의 제1 반도체 장치는 하나 이상의 다이 패드에 위치하고; 적어도 하나의 포트 홀은 뚜껑의 플라스틱 부분 및 뚜껑의 하나 이상의 다이 패드에 위치하며; 하나 이상의 제1 반도체 장치 및 하나 이상의 제1 마이크로 전기기계 시스템 장치는 다이 부착 재료를 사용하여 하나 이상의 다이 패드에 결합되는 것을 특징으로 하는 반도체 패키지.
  17. 인쇄회로기판에 결합되도록 구성되는 에어 캐비티 패키지이며, 상기 에어 캐비티 패키지는
    제1 리드프레임, 및 제1 리드프레임에 결합되는 제1 비-전기 전도성 재료를 구비한 뚜껑;
    뚜껑에 기계적으로 결합되고, 제1 리드프레임에 전기적으로 결합되는 제2 리드프레임과, 제2 리드프레임에 결합되는 제2 비-전기 전도성 재료를 구비한 베이스;
    뚜껑에 기계적으로 결합되고, 제1 리드프레임에 전기적으로 결합되는 적어도 하나의 제1 전기장치; 및
    베이스에 기계적으로 결합되고, 제2 리드프레임에 전기적으로 결합되는 적어도 하나의 제2 전기장치를 포함하고,
    이때 적어도 하나의 제1 전기장치는 제1 마이크로 전기기계 시스템 장치 또는 제1 반도체 장치 중 적어도 하나를 포함하며;
    적어도 하나의 제2 전기장치는 제2 마이크로 전기기계 시스템 장치 또는 제2 반도체 장치 중 적어도 하나를 포함하고;
    뚜껑 또는 베이스 중 적어도 하나에는 적어도 하나의 제1 개구가 있으며;
    적어도 하나의 개구는 에어 캐비티 패키지의 내부로부터 에어 캐비티 패키지의 외부로의 통로를 제공하고;
    뚜껑은 인쇄회로기판에 전기적, 기계적으로 결합되도록 구성되는 것을 특징으로 하는 에어 캐비티 패키지.
  18. 제17항에 있어서, 베이스는 인쇄회로기판에 전기적, 기계적으로 결합되도록 구성되는 것을 특징으로 하는 에어 캐비티 패키지.
  19. 제17항에 있어서, 제1 비-전기 전도성 재료 및 제2 비-전기 전도성 재료는 플라스틱을 포함하는 것을 특징으로 하는 에어 캐비티 패키지.
  20. 제17항에 있어서, 제1 비-전기 전도성 재료 및 제2 비-전기 전도성 재료는 유기물질을 포함하는 것을 특징으로 하는 에어 캐비티 패키지.
  21. 제17항에 있어서, 제1 비-전기 전도성 재료는 하나의 제2 개구를 가지며, 적어도 하나의 제1 개구는 제2 개구를 포함하는 것을 특징으로 하는 에어 캐비티 패키지.
  22. 제21항에 있어서, 제2 비-전기 전도성 재료는 하나의 제3 개구를 가지며, 적어도 하나의 제1 개구는 제3 개구를 더 포함하는 것을 특징으로 하는 에어 캐비티 패키지.
  23. 제17항 내지 제20항 중 어느 한 항에 있어서, 제2 비-전기 전도성 재료는 하나의 제2 개구를 가지며, 적어도 하나의 제1 개구는 제2 개구를 포함하는 것을 특징으로 하는 에어 캐비티 패키지.
  24. 제17항 내지 제21항 중 어느 한 항에 있어서, 제1 반도체 장치는 주문형 반도체를 포함하는 것을 특징으로 하는 에어 캐비티 패키지.
  25. 제17항 내지 제21항 중 어느 한 항에 있어서, 제1 반도체 장치는 수동 반도체 장치를 포함하는 것을 특징으로 하는 에어 캐비티 패키지.
  26. 제1 리드프레임을 제공하는 단계;
    제1 리드프레임 주변에 제1 비-전기 전도성 재료를 제공하여 뚜껑을 형성하는 단계;
    적어도 하나의 제1 마이크로 전기기계 시스템 장치와 적어도 하나의 제1 전기부품을 제공하는 단계;
    적어도 하나의 제1 마이크로 전기기계 시스템 장치와 적어도 하나의 제1 전기부품을 뚜껑에 결합시키는 단계;
    적어도 하나의 제1 마이크로 전기기계 시스템 장치, 적어도 하나의 제1 전기부품, 및 제1 리드프레임을 전기적으로 결합시키는 단계;
    제2 리드프레임을 제공하는 단계;
    제2 리드프레임 주변에 제2 비-전기 전도성 재료를 제공하여 베이스를 형성하는 단계;
    뚜껑을 베이스에 결합시키는 단계; 및
    반도체 패키지의 뚜껑을 인쇄회로기판에 결합시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제공 방법.
  27. 제26항에 있어서, 솔더를 뚜껑과 베이스에 도포시키는 단계; 및 뚜껑을 베이스에 전기적으로 결합시키기 위해 솔더를 리플로우하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제공 방법.
  28. 제26항에 있어서, 반도체 패키지의 뚜껑을 인쇄회로기판에 결합시키는 단계 이전에 반도체 패키지를 개별화(singulate)시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제공 방법.
  29. 제26항 내지 제28항 중 어느 한 항에 있어서, 제1 비-전기 전도성 재료를 제공하는 단계는 제1 비-전기 전도성 재료에 적어도 하나의 제1 개구를 제공하는 것을 포함하는 것을 특징으로 하는 반도체 패키지의 제공 방법.
  30. 제26항 내지 제28항 중 어느 한 항에 있어서, 제2 비-전기 전도성 재료를 제공하는 단계는 제2 비-전기 전도성 재료에 적어도 하나의 제2 개구를 제공하는 것을 포함하는 것을 특징으로 하는 반도체 패키지의 제공 방법.
  31. 제26항 내지 제28항 중 어느 한 항에 있어서, 제2 리드프레임을 제공하는 단계는
    제1 리드프레임에 결합되도록 구성된 뚜껑 결합 부분;
    뚜껑 결합 부분에 결합된 다운셋 부분; 및
    다운셋 부분에 결합된 패드 부분을 포함하는 제1 전기 전도성 리드를 제공하는 것을 포함하는 것을 특징으로 하는 반도체 패키지의 제공 방법.
KR20127031261A 2010-04-30 2010-04-30 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법 KR101481248B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/072363 WO2011134166A1 (en) 2010-04-30 2010-04-30 Semiconductor package configured to electrically couple to printed circuit board and method of providing the same

Publications (2)

Publication Number Publication Date
KR20130031833A KR20130031833A (ko) 2013-03-29
KR101481248B1 true KR101481248B1 (ko) 2015-01-09

Family

ID=44860779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20127031261A KR101481248B1 (ko) 2010-04-30 2010-04-30 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법

Country Status (4)

Country Link
US (1) US8742569B2 (ko)
KR (1) KR101481248B1 (ko)
CN (1) CN103125019A (ko)
WO (1) WO2011134166A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420378B1 (en) * 2010-07-12 2016-08-16 Amkor Technology, Inc. Top port MEMS microphone package and method
WO2012051340A1 (en) * 2010-10-12 2012-04-19 Analog Devices, Inc. Microphone package with embedded asic
ITTO20110980A1 (it) * 2011-10-27 2013-04-28 St Microelectronics Srl Struttura incapsulante schermata e relativo metodo di fabbricazione
US9226052B2 (en) * 2013-01-22 2015-12-29 Invensense, Inc. Microphone system with non-orthogonally mounted microphone die
US9986354B2 (en) 2013-06-26 2018-05-29 Infineon Technologies Ag Pre-mold for a microphone assembly and method of producing the same
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
DE102014104773B3 (de) * 2014-04-03 2015-06-18 Epcos Ag Elektrisches Bauelement, insbesondere Mikrofon mit nachjustierbarer Empfindlichkeit und Verfahren zum Justieren
US9617144B2 (en) * 2014-05-09 2017-04-11 Invensense, Inc. Integrated package containing MEMS acoustic sensor and environmental sensor and methodology for fabricating same
CN107113485B (zh) * 2014-11-06 2019-10-15 罗伯特·博世有限公司 在mems换能器封装件的制造中使用的基于引线框架的芯片载体
TWI539831B (zh) 2014-12-05 2016-06-21 財團法人工業技術研究院 微機電麥克風封裝
US9728510B2 (en) * 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
US10626012B2 (en) * 2015-04-13 2020-04-21 Infineon Technologies Ag Semiconductor device including a cavity lid
US20160307881A1 (en) * 2015-04-20 2016-10-20 Advanced Semiconductor Engineering, Inc. Optical sensor module and method for manufacturing the same
US9721859B2 (en) * 2015-09-01 2017-08-01 Texas Instruments Incorporated Semi-hermetic semiconductor package
EP3478628B1 (en) * 2016-06-30 2021-03-24 Robert Bosch GmbH Side ported mems sensor device package
US9991181B2 (en) * 2016-08-31 2018-06-05 Qorvo Us, Inc. Air-cavity package with enhanced package integration level and thermal performance
US9974158B2 (en) 2016-08-31 2018-05-15 Qorvo Us, Inc. Air-cavity package with two heat dissipation interfaces
US9935026B2 (en) 2016-08-31 2018-04-03 Qorvo Us, Inc. Air-cavity package with dual signal-transition sides
EP3590270B1 (en) * 2017-03-21 2022-01-19 Huawei Technologies Co., Ltd. Microphone assembly and electronic device comprising a microphone assembly
US10199302B1 (en) * 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
DE102017223177A1 (de) * 2017-12-19 2019-06-19 Conti Temic Microelectronic Gmbh Druckmesseinheit und Anschlussbaueinheit für ein Kraftfahrzeug-Getriebe.
DE102018122515B4 (de) * 2018-09-14 2020-03-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
US11398417B2 (en) * 2018-10-30 2022-07-26 Stmicroelectronics, Inc. Semiconductor package having die pad with cooling fins
US20210013375A1 (en) * 2019-07-11 2021-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN110769357A (zh) * 2019-10-30 2020-02-07 通用微(深圳)科技有限公司 一种采用引线框架塑料壳的麦克风封装结构
CN116153882A (zh) * 2020-11-10 2023-05-23 华为技术有限公司 一种散热组件、电子设备及芯片封装结构
CN114040307A (zh) * 2021-11-25 2022-02-11 荣成歌尔微电子有限公司 Mems麦克风和电子设备
EP4231661A1 (en) * 2022-02-22 2023-08-23 Infineon Technologies AG Mems device with a carrier structure comprising a plurality of angularly offset side face regions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070108017A (ko) * 2006-05-04 2007-11-08 주식회사 하이닉스반도체 반도체 칩 패키지
KR20080085453A (ko) * 2007-03-20 2008-09-24 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
KR20090033244A (ko) * 2006-07-24 2009-04-01 스태츠 칩팩 엘티디 집적 상부 리드를 갖는 리드 적층형 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991172B2 (ja) 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
US7262498B2 (en) 2004-10-19 2007-08-28 Hewlett-Packard Development Company, L.P. Assembly with a ring and bonding pads formed of a same material on a substrate
KR100648398B1 (ko) 2005-07-07 2006-11-24 주식회사 비에스이 실리콘 콘덴서 마이크로폰의 패키징 구조 및 그 제조방법
US7419853B2 (en) * 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
CN2870352Y (zh) * 2005-12-23 2007-02-14 瑞声声学科技(深圳)有限公司 微机电系统传声器扣合式封装结构
JP2007178133A (ja) 2005-12-27 2007-07-12 Yamaha Corp 圧力センサモジュール、その製造方法、及び、半導体装置
US7550828B2 (en) 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
TWI333264B (en) * 2007-01-10 2010-11-11 Advanced Semiconductor Eng Packaging structure and method of mems microphone
CN101296530B (zh) 2007-04-29 2013-06-12 歌尔声学股份有限公司 硅电容传声器
US8767983B2 (en) 2007-06-01 2014-07-01 Infineon Technologies Ag Module including a micro-electro-mechanical microphone
JP2009164475A (ja) 2008-01-09 2009-07-23 Yamaha Corp マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造
CN101282594B (zh) 2008-04-10 2013-06-05 苏州敏芯微电子技术有限公司 具有双面贴装电极的微机电传声器的封装结构
CN101394687A (zh) 2008-10-28 2009-03-25 歌尔声学股份有限公司 硅电容麦克风
CN101415138A (zh) 2008-11-14 2009-04-22 瑞声声学科技(深圳)有限公司 Mems换能器封装结构
CN103097282B (zh) * 2010-04-30 2016-01-13 优博创新科技产权有限公司 被配置成用于电气连接到印刷电路板上的气腔封装体以及其提供方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070108017A (ko) * 2006-05-04 2007-11-08 주식회사 하이닉스반도체 반도체 칩 패키지
KR20090033244A (ko) * 2006-07-24 2009-04-01 스태츠 칩팩 엘티디 집적 상부 리드를 갖는 리드 적층형 패키지
KR20080085453A (ko) * 2007-03-20 2008-09-24 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20130032905A1 (en) 2013-02-07
CN103125019A (zh) 2013-05-29
US8742569B2 (en) 2014-06-03
WO2011134166A1 (en) 2011-11-03
KR20130031833A (ko) 2013-03-29

Similar Documents

Publication Publication Date Title
KR101481248B1 (ko) 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법
KR101381438B1 (ko) 인쇄회로기판에 전기적으로 결합되도록 구성된 에어 캐비티 패키지 및 상기 에어 캐비티 패키지의 제공 방법
KR101443477B1 (ko) Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법
US7706149B2 (en) Micro-electro-mechanical-system package and method for manufacturing the same
US8536663B1 (en) Metal mesh lid MEMS package and method
US11574849B2 (en) Package with embedded electronic component being encapsulated in a pressureless way
US20120212925A1 (en) Component support and assembly having a mems component on such a component support
US10779415B2 (en) Component embedding in thinner core using dielectric sheet
KR101362398B1 (ko) 반도체 패키지 및 그 제조 방법
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
US20190141836A1 (en) Component Carrier With Two Component Carrier Portions and a Component Being Embedded in a Blind Opening of One of the Component Carrier Portions
US7226821B2 (en) Flip chip die assembly using thin flexible substrates
US8248813B2 (en) Electronic device, electronic module, and methods for manufacturing the same
US11116083B2 (en) Electronic component embedded by laminate sheet
CN110600438A (zh) 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN103021982A (zh) 集成电路及制造方法
KR20170121157A (ko) 전자 부품, 그 제조 방법 및 제조 장치
EP2804209A1 (en) Moulded electronics module
TWI538113B (zh) 微機電晶片封裝及其製造方法
JP2012044163A (ja) 電気的構成要素を埋め込む方法
KR101300572B1 (ko) 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
CN105518852B (zh) 低剖面电子封装及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180206

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee