KR102515455B1 - 내부 전압 생성 회로 및 이를 이용하는 시스템 - Google Patents

내부 전압 생성 회로 및 이를 이용하는 시스템 Download PDF

Info

Publication number
KR102515455B1
KR102515455B1 KR1020160023644A KR20160023644A KR102515455B1 KR 102515455 B1 KR102515455 B1 KR 102515455B1 KR 1020160023644 A KR1020160023644 A KR 1020160023644A KR 20160023644 A KR20160023644 A KR 20160023644A KR 102515455 B1 KR102515455 B1 KR 102515455B1
Authority
KR
South Korea
Prior art keywords
internal voltage
signal
level
output
control signal
Prior art date
Application number
KR1020160023644A
Other languages
English (en)
Other versions
KR20170101006A (ko
Inventor
김경훈
계지연
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160023644A priority Critical patent/KR102515455B1/ko
Priority to US15/190,278 priority patent/US10075066B2/en
Priority to CN201610585966.5A priority patent/CN107134289B/zh
Publication of KR20170101006A publication Critical patent/KR20170101006A/ko
Application granted granted Critical
Publication of KR102515455B1 publication Critical patent/KR102515455B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

내부 전압 생성 회로는 내부 전압 제어부, 제 1 내부 전압 생성부 및 제 2 내부 전압 생성부를 포함할 수 있다. 상기 제 1 내부 전압 생성부는 기준 내부 전압을 생성할 수 있다. 상기 제 2 내부 전압 생성부는 상기 내부 전압 제어부에 의해 제어되어 출력 내부 전압을 생성할 수 있다. 상기 내부 전압제어부는 상기 출력 내부 전압의 레벨이 상기 기준 내부 전압의 레벨에 근접했을 때 상기 기준 내부 전압을 상기 출력 내부 전압으로 연결할 수 있다.

Description

내부 전압 생성 회로 및 이를 이용하는 시스템 {INTERNAL VOLTAGE GENERATING CIRCUIT AND SYSTEM USING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 내부 전압 생성 회로 및 이를 이용하는 시스템에 관한 것이다.
반도체 장치는 파워 서플라이 및/또는 전원 관리 유닛과 같은 전원 소스로부터 인가되는 외부 전원을 수신하여 동작할 수 있다. 반도체 장치는 다양한 동작을 수행할 수 있는데, 상기 다양한 동작을 수행하기 위한 전원전압의 레벨 또한 다양할 수 있다. 따라서, 반도체 장치는 일반적으로 내부 전압 생성 회로를 구비하고, 상기 외부 전원으로부터 각각의 동작에 적합한 내부 전원을 생성하여 사용하고 있다.
상기 내부 전압 생성 회로로부터 생성되는 대표적인 내부 전압은 예를 들어, 펌핑 전압, 벌크 바이어스 전압, 코어 전압, 페리 전압 등이 있을 수 있다. 상기 내부 전압 생성 회로는 일반적으로 비교기를 포함하고, 상기 비교기는 기준전압과 생성된 내부 전압의 레벨을 비교하여 상기 내부 전압의 레벨이 조절될 수 있도록 한다. 반도체 장치의 신뢰성 있는 동작을 위해, 상기 내부 전압 생성 회로는 생성되는 내부 전압을 빠르게 타겟 레벨로 만들어야 한다. 즉, 내부 전압의 세틀링 시간(settling time)을 감소시켜야 한다. 또한, 반도체 장치의 고속 및 저전력 동작에 적합하도록 가능한 상기 내부 전압을 생성하기 위해 소모되는 전류를 감소시켜야 한다.
본 발명의 실시예는 저항성 소자를 포함하는 내부 전압 생성부와 용량성 소자를 포함하는 내부 전압 생성부를 선택적으로 활용하여 전류 모소를 줄이면서 빠르게 내부 전압을 생성할 수 있는 내부 전압 생성 회로 및 이를 이용하는 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 내부 전압 생성 회로는 기준 내부 전압 및 출력 내부 전압의 비교 결과에 기초하여 인에이블 신호 및 스위치 제어신호를 생성하는 내부 전압 제어부; 설정 코드에 기초하여 상기 기준 내부 전압을 생성하고, 상기 인에이블 신호에 응답하여 상기 기준 내부 전압을 상기 내부 전압 제어부 및 상기 출력 내부 전압을 출력하는 노드 중 하나로 제공하는 제 1 내부 전압 생성부; 및 상기 스위치 제어신호에 기초하여 상기 출력 내부 전압을 생성하는 제 2 내부 전압 생성부를 포함할 수 있다.
본 발명의 실시예에 따른 내부 전압 생성 회로는 설정 코드에 기초하여 기준 내부 전압을 생성하고, 출력 내부 전압의 레벨이 상기 기준 내부 전압의 레벨에 근접했을 때 상기 기준 내부 전압을 상기 출력 내부 전압이 출력되는 노드로 제공하는 제 1 내부 전압 생성부; 스위치 제어신호에 기초하여 상기 출력 내부 전압을 생성하는 제 2 내부 전압 생성부; 및 상기 기준 내부 전압 및 상기 출력 내부 전압의 비교 결과에 기초하여 상기 출력 내부 전압의 전압 레벨을 조절하도록 상기 제 1 및 제 2 내부 전압 생성부를 제어하는 내부 전압 제어부를 포함할 수 있다.
본 발명의 실시예는 빠르고 정확하게 내부 전압을 생성 및 제공함으로써, 반도체 장치 및 시스템의 동작 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 내부 전압 생성 회로의 구성을 보여주는 도면,
도 2는 도 1에 도시된 전압 생성부의 구성을 보여주는 도면,
도 3은 도 1에 도시된 제 2 내부 전압 생성부의 구성을 보여주는 도면,
도 4는 도 1에 도시된 제어신호 생성부의 구성을 보여주는 블록도,
도 5는 도 4에 도시된 스위치 제어신호 생성부의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 내부 전압 생성 회로의 동작을 보여주는 타이밍도,
도 7은 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면이다.
도 1은 본 발명의 실시예에 따른 내부 전압 생성 회로(100)의 구성을 보여주는 도면이다. 도 1에서, 상기 내부 전압 생성 회로(100)는 저항성 소자를 포함하는 제 1 내부 전압 생성부(110)와 용량성 소자를 포함하는 제 2 내부 전압 생성부(120)를 포함할 수 있다. 상기 내부 전압 생성 회로(100)는 출력 내부 전압(VINTO)을 피드백 받고, 상기 출력 내부 전압(VINTO)의 레벨과 상기 제 1 내부 전압 생성부(110)로부터 출력되는 기준 내부 전압(VINTR)의 레벨을 비교하여 상기 출력 내부 전압(VINTO)의 레벨을 변화시킬 수 있다. 상기 내부 전압 생성 회로(100)는 출력 내부 전압(VINTO)의 레벨을 조절하기 위한 기준전압으로서 상기 기준 내부 전압(VINTR)을 사용할 수 있다. 상기 기준 내부 전압(VINTR)은 저항성 소자를 사용하여 생성된 전압이므로, 정확한 전압 레벨을 가질 수 있다. 상기 출력 내부 전압(VINTO)은 용량성 소자를 사용하여 생성되므로, 출력 내부 전압(VINTO)의 레벨은 빠르게 타겟 레벨 근처로 변화될 수 있다. 따라서, 출력 내부 전압(VINTO)이 생성되는 세틀링 시간을 감소시킬 수 있다.
도 1에서, 상기 내부 전압 생성 회로(100)는 제 1 내부 전압 생성부(110), 제 2 내부 전압 생성부(120) 및 내부 전압 제어부(130)를 포함할 수 있다. 상기 제 1 내부 전압 생성부(110)는 설정 코드(RC<0:n>, n은 2 이상의 정수)에 기초하여 기준 내부 전압(VINTR)을 생성할 수 있다. 상기 설정 코드(RC<0:n>)는 상기 기준 내부 전압(VINTR) 및 상기 출력 내부 전압(VINTO)의 레벨을 결정하는 신호로서, 외부 장치로부터 인가될 수 있는 신호이다. 상기 제 1 내부 전압 생성부(110)는 상기 설정 코드(RC<0:n>)에 따라서 타겟 레벨을 갖는 상기 기준 내부 전압(VINTR)을 생성할 수 있다.
상기 제 1 내부 전압 생성부(110)는 상기 출력 내부 전압(VINTO)의 레벨에 기초하여 상기 기준 내부 전압(VINTR)을 상기 내부 전압 제어부(130) 및 상기 출력 내부 전압(VINTO)이 생성되는 노드(101) 중 하나로 제공할 수 있다. 예를 들어, 상기 제 1 내부 전압 생성부(110)는 상기 출력 내부 전압(VINTO)의 레벨이 타겟 레벨에 도달하지 않았을 때 상기 기준 내부 전압(VINTR)을 상기 내부 전압 제어부(130)로 제공할 수 있고, 상기 출력 내부 전압(VINTO)의 레벨이 타겟 레벨에 도달했을 때 상기 기준 내부 전압(VINTR)을 상기 노드(101)로 제공할 수 있다. 상기 제 1 내부 전압 생성부(110)는 상기 내부 전압 제어부(130)에 의해 생성된 인에이블 신호(EN)에 응답하여 상기 기준 내부 전압(VINTR)을 상기 내부 전압 제어부(130) 및 상기 노드(101) 중 하나로 제공할 수 있다. 상기 제 1 내부 전압 생성부(110)는 저항성 소자를 사용하여 상기 기준 내부 전압(VINTR)을 생성하고, 정확한 레벨을 갖는 기준 내부 전압(VINTR)을 생성할 수 있다.
상기 제 2 내부 전압 생성부(120)는 상기 내부 전압 제어부(130)에 의해 제어되어 상기 출력 내부 전압(VINTO)의 레벨을 변화시킬 수 있다. 상기 제 2 내부 전압 생성부(120)는 용량성 소자를 사용하여 출력 내부 전압(VINTO)의 레벨을 변화시키므로, 상기 출력 내부 전압(VINTO)의 레벨을 빠르게 변화시킬 수 있다.
상기 내부 전압 제어부(130)는 상기 기준 내부 전압(VINTR) 및 상기 출력 내부 전압(VINTO)의 레벨을 비교하고, 비교 결과에 따라 상기 출력 내부 전압(VINTO)의 레벨을 변화시킬 수 있도록 상기 제 1 및 제 2 내부 전압 생성부(110, 120)를 제어할 수 있다. 예를 들어, 상기 내부 전압 제어부(130)는 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨보다 높을 때 상기 출력 내부 전압(VINTO)의 레벨을 하강시키도록 상기 제 2 내부 전압 생성부(120)를 제어할 수 있다. 상기 내부 전압 제어부(130)는 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨보다 낮을 때 상기 출력 내부 전압(VINTO)의 레벨을 상승시키도록 상기 제 2 내부 전압 생성부(120)를 제어할 수 있다. 또한, 상기 내부 전압 제어부(130)는 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨에 대응될 때 상기 기준 내부 전압(VINTR)이 상기 노드(101)로 제공되도록 상기 제 1 내부 전압 생성부(110)를 제어할 수 있다.
도 2에서, 상기 내부 전압 제어부(130)는 비교기(131) 및 제어신호 생성부(132)를 포함할 수 있다. 상기 비교기(131)는 상기 기준 내부 전압(VINTR) 및 상기 출력 내부 전압(VINTO)을 수신할 수 있다. 상기 비교기(131)는 상기 기준 내부 전압(VINTR)의 레벨과 상기 출력 내부 전압(VINTO)의 레벨을 비교하여 비교 신호(UP/DN)수 있다. 상기 비교 신호(UP/DN)는 상기 기준 내부 전압(VINTR)에 대한 상기 출력 내부 전압(VINTO)의 레벨 정보를 갖는 신호일 수 있다. 상기 비교 신호(UP/DN)는 업 신호(UP) 및 다운 신호(DN)를 포함할 수 있다. 상기 비교기(131)는 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨보다 높을 때 상기 업 신호(UP)를 생성할 수 있고, 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨보다 낮을 때 상기 다운 신호(DN)를 생성할 수 있다.
상기 제어신호 생성부(132)는 상기 비교기(131)로부터 출력되는 상기 비교 신호(UP/DN)에 기초하여 스위치 제어신호(SW<0:2>) 및 인에이블 신호(EN)를 생성할 수 있다. 상기 제어신호 생성부(132)는 상기 스위치 제어신호(SW<0:2>)에 기초하여 상기 제 2 내부 전압 생성부(120)를 제어할 수 있고, 상기 인에이블 신호(EN)에 기초하여 상기 제 1 내부 전압 생성부(110)를 제어할 수 있다. 상기 스위치 제어신호(SW<0:2>)는 제 1 스위치 제어신호(SW<0>) 및 제 2 스위치 제어신호(SW<1>)를 포함할 수 있다. 상기 제어신호 생성부(132)는 예를 들어 상기 다운 신호(DN)에 기초하여 상기 제 1 스위치 제어신호(SW<0>)를 생성할 수 있고, 상기 업 신호(UP)에 기초하여 상기 제 2 스위치 제어신호(SW<1>)를 생성할 수 있다. 상기 제 2 내부 전압 생성부(120)는 상기 제 1 스위치 제어신호(SW<0>)에 응답하여 상기 출력 내부 전압(VINTO)의 레벨을 상승시킬 수 있고, 상기 제 2 스위치 제어신호(SW<1>)에 응답하여 상기 출력 내부 전압(VINTR)의 레벨을 하강시킬 수 있다.
상기 제어신호 생성부(132)는 상기 업 신호(UP) 및 상기 다운 신호(DN)가 소정 횟수만큼 교대로 생성되었을 때 상기 인에이블 신호(EN)를 인에이블시킬 수 있다. 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨에 근접했을 때, 상기 비교기(131)는 상기 업 신호(UP)와 상기 다운 신호(DN)를 교대로 생성할 수 있다. 상기 제어신호 생성부(132)는 상기 업 신호(UP) 및 상기 다운 신호(DN)가 소정 횟수만큼 교대로 생성되면, 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨에 도달했다고 판단하여 상기 인에이블 신호(EN)를 인에이블시킬 수 있다. 상기 제 1 내부 전압 생성부(110)는 상기 인에이블 신호(EN)가 디스에이블된 상태일 때, 상기 기준 내부 전압(VINTR)을 상기 비교기(131)로 제공하고, 상기 노드(101)와 연결하지 않을 수 있다. 상기 제 1 내부 전압 생성부(110)는 상기 인에이블 신호(EN)가 인에이블된 상태일 때, 상기 기준 내부 전압(VINR)을 상기 노드(101)로 제공하여 타겟 레벨에 도달한 상기 출력 내부 전압(VINTO)의 레벨을 유지시킬 수 있다. 상기 비교기(131)는 상기 인에이블 신호(EN)가 디스에이블된 상태일 때, 상기 기준 내부 전압(VINTR)과 상기 출력 내부 전압(VINTO)을 비교하여 상기 비교 신호(UP/DN)를 생성할 수 있다. 상기 비교기(131)는 상기 인에이블 신호(EN)가 인에이블된 상태일 때 비활성화될 수 있다.
도 1에서, 상기 제 1 내부 전압 생성부(110)는 전압 생성부(111) 및 스위칭 회로(112)를 포함할 수 있다. 상기 전압 생성부(111)는 상기 설정 코드(RC<0:n>)에 기초하여 상기 기준 내부 전압(VINTR)을 생성할 수 있다. 상기 스위칭 회로(112)는 상기 인에이블 신호(EN)에 응답하여 상기 전압 생성부(111)를 상기 비교기(131) 및 상기 노드(101) 중 하나와 연결할 수 있다. 상기 스위칭 회로(112)는 상기 인에이블 신호(EN)가 디스에이블된 상태일 때 상기 기준 내부 전압(VINTR)을 상기 비교기(131)로 제공하고, 상기 노드(101)로 제공하지 않을 수 있다. 상기 스위칭 회로(112)는 상기 인에이블 신호(EN)가 인에이블된 상태일 때 상기 기준 내부 전압(VINTR)을 상기 노드(101)로 제공하고, 상기 비교기(131)로 제공하지 않을 수 있다.
도 1에서, 상기 내부 전압 생성 회로(100)는 출력 안정화부(140)를 더 포함할 수 있다. 상기 출력 안정화부(140)는 상기 출력 내부 전압(VINTO)의 레벨을 안정화시킬 수 있다. 상기 출력 안정화부(140)는 상기 노드(101)와 접지전압(VSS) 사이에 연결되는 캐패시터 소자를 포함할 수 있다.
도 2는 도 1에 도시된 전압 생성부(111)의 구성을 보여주는 도면이다. 도 2에서, 상기 전압 생성부(111)는 저항 레더(210) 및 출력부(220)를 포함할 수 있다. 상기 저항 레더(210)는 복수의 저항 소자(R)를 포함할 수 있다. 상기 복수의 저항 소자(R)는 서로 동일한 저항 값을 가질 수 있고, 전원전압(VCC)과 접지전압(VSS) 사이에서 순차적으로 직렬로 연결될 수 있다. 상기 저항 레더(210)는 상기 저항 소자(R)에 의해 분배된 복수의 분배 전압(DV1, DV2, DV3, DVn)을 상기 출력부(220)로 제공할 수 있다. 상기 출력부(220)는 상기 설정 코드(RC<0:n>)에 따라 상기 복수의 분배 전압(DV1, DV2, DV3, DVn) 중 하나를 상기 기준 내부 전압(VINTR)으로서 출력할 수 있다. 상기 저항 레더(210)는 상기 전원전압(VCC) 및 접지전압(VSS) 사이에서 상기 분배 전압(DV1, DV2, DV3, DVn)을 생성하므로 지속적으로 정전류를 소모할 수 있다. 또한, 저항 레더(210)는 상기 노드(101)와 연결되었을 때 상기 노드(101)의 로딩을 증가시켜 상기 출력 내부 전압(VINTO)의 레벨이 변화되는 시간을 증가시킬 수 있다. 하지만, 상기 전압 생성부(111)는 상기 저항 레더(210)를 이용하여 상기 기준 내부 전압(VINTR)을 생성하므로, 정확한 레벨을 갖는 상기 기준 내부 전압(VINTR)을 생성할 수 있다. 상기 전압 생성부(111)는 상기 스위칭 회로(112)에 의해 상기 노드(101)와 선택적으로 연결되므로, 정확한 기준 내부 전압(VINTR)을 제공하면서도 상기 출력 내부 전압(VINTO)의 레벨이 변화될 때 상기 노드(101)의 로딩을 증가시키지 않을 수 있다.
도 3은 도 1에 도시된 제 2 내부 전압 생성부(120)의 구성을 보여주는 도면이다. 도 3에서, 상기 제 2 내부 전압 생성부(120)는 제 1 캐패시터(310), 제 1 스위치(320), 제 2 스위치(330) 및 제 3 스위치(340)를 포함할 수 있다. 상기 제 1 스위치(310)는 상기 제 1 스위치 제어신호(SW<0>에 응답하여 상기 전원전압(VCC)을 상기 제 1 캐패시터(310)로 제공할 수 있다. 상기 제 1 스위치(320)가 턴온되었을 때 상기 제 1 캐패시터(310)는 상기 전원전압(VCC)으로 충전될 수 있다. 상기 제 2 스위치(330)는 상기 제 2 스위치 제어신호(SW<1>)에 응답하여 상기 접지전압(VSS)을 상기 제 1 캐패시터(310)로 제공할 수 있다. 상기 제 2 스위치(330)가 턴온되었을 때 상기 제 1 캐패시터(310)는 상기 접지전압(VSS)으로 방전될 수 있다.
본 발명의 실시예에서, 상기 제어신호 생성부(132)로부터 생성되는 상기 스위치 제어신호(SW<0:2>)는 제 3 스위치 제어신호(SW<2>)를 포함할 수 있다. 상기 제 3 스위치 제어신호(SW<2>)는 상기 제 1 스위치 제어신호(SW<0>) 또는 상기 제 2 스위치 제어신호(SW<1>)가 생성된 이후에 생성될 수 있다. 상기 제 3 스위치 제어신호(SW<2>)는 상기 제 1 스위치 제어신호(SW<0>) 또는 상기 제 2 스위치 제어신호(SW<1>)와 교대로 생성될 수 있다. 상기 제 3 스위치(340)는 상기 제 3 스위치 제어신호(SW<2>)에 응답하여 상기 제 1 캐패시터(310)를 상기 출력 내부 전압(VINTO)이 출력되는 노드(101)와 연결시킬 수 있다. 상기 제 3 스위치(340)에 의해 상기 제 1 캐패시터(310)가 상기 노드(101)와 연결되므로, 상기 제 1 캐패시터(310)의 충전 상태에 따라 상기 출력 내부 전압(VINTO)의 레벨이 변화될 수 있다. 예를 들어, 상기 제 1 캐패시터(310)가 충전된 상태라면, 상기 출력 내부 전압(VINTO)의 레벨은 상승될 수 있고, 상기 제 1 캐패시터(310)가 방전된 상태라면, 상기 출력 내부 전압(VINTO)의 레벨은 하강될 수 있다.
상기 제 2 내부 전압 생성부(120)는 제 2 캐패시터(350)를 더 포함할 수 있다. 상기 제 2 캐패시터(350)는 상기 노드(101)와 접지전압(VSS) 사이에 연결될 수 있다. 상기 제 2 캐패시터(350)는 상기 출력 내부 전압(VINTO)의 레벨을 안정화시킬 수 있다.
도 3에 도시된 상기 제 2 내부 전압 생성부(120)의 구성은 일 예시일 뿐이며, 캐패시터를 충전 또는 방전시켜 출력되는 전압의 레벨을 조절할 수 있는 어떠한 구성이라도 본 발명으로 적용될 수 있을 것이다. 일 실시예에서, 상기 내부 전압 생성 회로(100)는 복수의 제 2 내부 전압 생성부를 포함할 수 있고, 상기 내부 전압 제어부(130)는 필요에 따라 상기 복수의 제 2 내부 전압 생성부 중 하나 또는 그 이상을 상기 출력 내부 전압을 생성하는데 사용하도록 수정될 수 있다.
도 4는 도 1에 도시된 제어신호 생성부(132)의 구성을 보여주는 블록도이다. 도 4에서, 상기 제어신호 생성부(132)는 인에이블 신호 생성부(410) 및 스위치 제어신호 생성부(420)를 포함할 수 있다. 상기 인에이블 신호 생성부(410)는 상기 비교 신호(UP/DN)를 수신하여 상기 인에이블 신호(EN)를 생성할 수 있다. 상기 인에이블 신호 생성부(410)는 상기 업 신호(UP) 및 상기 다운 신호(DN)가 교대로 생성된 횟수를 카운트할 수 있고, 카운트 결과가 소정 횟수에 도달했을 때 상기 인에이블 신호(EN)를 인에이블시킬 수 있다.
상기 스위치 제어신호 생성부(420)는 상기 인에이블 신호(EN), 상기 비교 신호(UP/DN) 및 클럭 신호(CLK)를 이용하여 상기 스위치 제어신호(SW<0:2>)를 생성할 수 있다. 도 5는 도 4에 도시된 스위치 제어신호 생성부(420)의 구성을 보여주는 도면이다. 도 5에서, 상기 스위치 제어신호 생성부(420)는 제 1 앤드 게이트(510), 제 2 앤드 게이트(520) 및 낸드 게이트(530)를 포함할 수 있다. 상기 제 1 앤드 게이트(510)는 상기 업 신호(UP), 상기 인에이블 신호(EN) 및 상기 클럭 신호(CLK)를 수신하여 상기 제 1 스위치 제어신호(SW<0>)를 출력할 수 있다. 상기 제 1 앤드 게이트(510)는 상기 업 신호(UP)가 하이 레벨로 인에이블되고 상기 인에이블 신호(EN)가 하이 레벨로 디스에이블되며, 상기 클럭 신호(CLK)가 하이 레벨일 때 상기 제 1 스위치 제어신호(SW<0>)를 하이 레벨로 인에이블시킬 수 있다. 상기 제 2 앤드 게이트(520)는 상기 다운 신호(DN), 상기 인에이블 신호(EN) 및 상기 클럭 신호(CLK)를 수신하여 상기 제 2 스위치 제어신호(SW<1>)를 생성할 수 있다. 상기 제 2 앤드 게이트(520)는 상기 다운 신호(DN)가 하이 레벨로 인에이블되고, 상기 인에이블 신호(EN)가 하이 레벨로 디스에이블되며, 상기 클럭 신호(CLK)가 하이 레벨일 때 상기 제 2 스위치 제어신호(SW<1>)를 하이 레벨로 인에이블 시킬 수 있다. 상기 낸드 게이트(530)는 상기 인에이블 신호(ENB) 및 상기 클럭 신호(CLK)를 수신하여 상기 제 3 스위치 제어신호(SW<2>)를 생성할 수 있다. 상기 낸드 게이트(530)는 상기 인에이블 신호(EN)가 하이 레벨로 디스에이블되고 상기 클럭 신호(CLK)가 로우 레벨일 때, 상기 제 3 스위치 제어신호(SW<3>)를 하이 레벨로 인에이블시킬 수 있다.
도 6은 본 발명의 실시예에 따른 내부 전압 생성 회로(100)의 동작을 보여주는 타이밍도이다. 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 내부 전압 생성 회로(100)의 동작을 설명하면 다음과 같다. 내부 전압 생성 회로(100)는 동작 초기에 디스에이블된 상태의 인에이블 신호(EN)를 수신할 수 있다. 상기 전압 생성부(111)는 상기 설정 코드(RC<0:n>)에 따라 상기 기준 내부 전압(VINTR)을 생성할 수 있다. 상기 스위칭 회로(112)는 상기 디스에이블된 인에이블 신호(EN)에 응답하여 상기 전압 생성부(111)와 상기 비교기(131)를 연결할 수 있다. 따라서, 상기 제 1 내부 전압 생성부(110)는 상기 기준 내부 전압(VINTR)을 상기 내부 전압 제어부(130)로 제공할 수 있다. 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨보다 높은 경우 상기 비교기(131)는 업 신호(UP)를 인에이블 시킬 수 있다. 상기 스위치 제어신호 생성부(420)는 상기 클럭 신호(CLK)의 하이 레벨 구간에서 인에이블되는 제 2 스위치 제어신호(SW<1>)를 생성할 수 있다. 이에 따라 상기 제 2 내부 전압 생성부(120)의 제 2 스위치(330)는 턴온되어 상기 제 1 캐패시터(310)를 상기 접지전압(VSS)으로 방전시킬 수 있다. 상기 스위치 제어신호 생성부(420)는 상기 클럭 신호(CLK)의 로우 레벨 구간에서 상기 제 3 스위치 제어신호(SW<2>)를 생성할 수 있다. 상기 제 3 스위치(340)가 턴온되면, 상기 방전된 제 1 캐패시터(310)가 상기 노드(101)와 연결되고, 상기 출력 내부 전압(VINTO)의 레벨은 하강될 수 있다.
상기 비교기(131)는 상기 하강된 출력 내부 전압(VINTO)과 상기 기준 내부 전압(VINTR)을 비교하여 상기 업 신호(UP) 또는 다운 신호(DN)를 생성할 수 있다. 도 6에서, 두 번의 업 신호(UP)가 더 생성된 이후, 상기 출력 내부 전압(VINTO)의 레벨은 상기 기준 내부 전압(VINTR)의 레벨보다 낮아지는 것을 예시하였다. 상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨보다 낮아진 경우, 상기 비교기(131)는 다운 신호(DN)를 인에이블시킬 수 있다. 상기 스위치 제어신호 생성부(420)는 상기 클럭 신호(CLK)의 하이 레벨에서 상기 제 1 스위치 제어신호(SW<0>)를 생성할 수 있다. 이에 따라 상기 제 2 내부 전압 생성부(120)의 제 1 스위치(320)는 턴온되어 상기 제 1 캐패시터(310)를 상기 전원전압(VDD)으로 충전시킬 수 있다. 이 후, 상기 제 3 스위치(340)가 턴온되면, 상기 충전된 제 1 캐패시터(310)가 상기 노드(101)와 연결되고, 상기 출력 내부 전압(VINTO)의 레벨은 상승될 수 있다.
상기 출력 내부 전압(VINTO)의 레벨이 상기 기준 내부 전압(VINTR)의 레벨에 근접하는 경우, 상기 비교기(131)는 상기 업 신호(UP) 및 상기 다운 신호(DN)를 교대로 반복하여 생성할 수 있고, 상기 출력 내부 전압(VINTO)의 레벨은 상기 기준 내부 전압(VINTR) 레벨의 상하로 계속 움직이게 된다. 상기 인에이블 신호 생성부(410)는 상기 업 신호(UP) 및 상기 다운 신호(DN)가 소정 횟수만큼 교대로 생성되는 경우, 상기 인에이블 신호(EN)를 디스에이블시킬 수 있다. 상기 인에이블 신호(EN)가 디스에이블되면, 상기 비교기(131)는 비활성화되고, 상기 제 1 및 제 2 스위치 제어신호(SW<1>, SW<1>)는 생성되지 않고, 상기 제 3 스위치 제어신호(SW<2>)는 인에이블 상태를 유지할 수 있다. 또한, 상기 스위칭 회로(112)는 상기 전압 생성부(111)를 상기 노드(101)와 연결시킬 수 있다. 상기 제 1 내부 전압 생성부(110)는 상기 기준 내부 전압(VINTR)을 상기 출력 내부 전압(VINTO)으로서 제공할 수 있고, 상기 출력 내부 전압(VINTO)의 레벨은 유지될 수 있다.
도 7은 본 발명의 실시예에 따른 시스템(7)의 구성을 보여주는 도면이다. 도 7에서, 상기 시스템(7)은 제 1 반도체 장치(710) 및 제 2 반도체 장치(720)를 포함할 수 있다. 상기 제 1 반도체 장치(710) 및 제 2 반도체 장치(720)는 서로 통신하는 전자 구성요소일 수 있다. 일 실시예에서, 상기 제 1 반도체 장치(710)는 마스터 장치일 수 있고, 상기 제 2 반도체 장치(720)는 상기 제 1 반도체 장치(710)에 의해 제어되어 동작하는 슬레이브 장치일 수 있다. 예를 들어, 상기 제 1 반도체 장치(710)는 프로세서와 같은 호스트 장치일 수 있고, 프로세서는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor)를 포함할 수 있다. 또한 어플리게이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다. 상기 제 2 반도체 장치(720)는 메모리일 수 있고, 상기 메모리는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 1 및 제 2 반도체 장치(710, 720)는 신호 전송 라인(730)을 통해 서로 연결될 수 있다. 상기 신호 전송 라인(730)은 채널, 링크 또는 버스일 수 있다. 상기 신호 전송 라인(730)은 예를 들어 데이터 버스일 수 있다. 상기 제 1 반도체 장치(710)는 트랜시버 회로(TX, 711) 및 리시버 회로(RX, 712)를 포함할 수 있다. 상기 트랜시버 회로(711)는 상기 제 1 반도체 장치(710)의 내부 신호에 따라 출력 신호를 생성하고, 상기 출력 신호를 상기 신호 전송 라인(730)을 통해 상기 제 2 반도체 장치(720)로 전송할 수 있다. 상기 리시버 회로(712)는 상기 신호 전송 라인(730)을 통해 상기 제 2 반도체 장치(720)로부터 전송된 신호를 수신하여 내부 신호를 생성할 수 있다. 상기 리시버 회로(712)는 상기 신호 전송 라인(730)을 통해 전송된 신호와 내부 전압(VINT1)을 비교 및 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 1 반도체 장치(710)는 상기 리시버 회로(712)로 상기 내부 전압(VINT1)을 제공하는 내부 전압 생성 회로(713)를 포함할 수 있다. 도 1에 도시된 내부 전압 생성 회로(100)는 상기 내부 전압 생성 회로(713)로 적용될 수 있다. 마찬가지로, 상기 제 2 반도체 장치(720)는 트랜시버 회로(TX, 721) 및 리시버 회로(RX, 722)를 포함할 수 있다. 상기 트랜시버 회로(721)는 상기 제 2 반도체 장치(720)의 내부 신호에 따라 출력 신호를 생성하고, 상기 출력 신호를 상기 신호 전송 라인(730)을 통해 상기 제 1 반도체 장치(710)로 전송할 수 있다. 상기 리시버 회로(722)는 상기 신호 전송 라인(730)을 통해 상기 제 1 반도체 장치(710)로부터 전송된 신호를 수신하여 내부 신호를 생성할 수 있다. 상기 리시버 회로(722)는 상기 신호 전송 라인(730)을 통해 전송된 신호와 내부 전압(VINT2)을 비교 및 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 2 반도체 장치(720)는 상기 리시버 회로(722)로 상기 내부 전압(VINT2)을 제공하는 내부 전압 생성 회로(723)를 포함할 수 있다. 도 1에 도시된 내부 전압 생성 회로(100)는 상기 내부 전압 생성 회로(723)로 적용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (22)

  1. 기준 내부 전압 및 출력 내부 전압의 비교 결과에 기초하여 인에이블 신호 및 스위치 제어신호를 생성하는 내부 전압 제어부;
    설정 코드에 기초하여 상기 기준 내부 전압을 생성하고, 상기 인에이블 신호에 응답하여 상기 기준 내부 전압을 상기 내부 전압 제어부 및 상기 출력 내부 전압을 출력하는 노드 중 하나로 제공하는 제 1 내부 전압 생성부; 및
    상기 스위치 제어신호에 기초하여 상기 출력 내부 전압을 생성하는 제 2 내부 전압 생성부를 포함하는 내부 전압 생성 회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 1 내부 전압 생성부는 상기 설정 코드에 기초하여 상기 기준 내부 전압을 생성하는 전압 생성부; 및
    상기 인에이블 신호에 기초하여 상기 전압 생성부를 상기 내부 전압 제어부 및 상기 노드 중 하나로 연결하는 스위칭 회로를 포함하는 내부 전압 생성 회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 전압 생성부는 전원전압과 접지전압 사이에 연결되는 복수의 저항 소자를 포함하고, 상기 설정 코드에 따라 상기 복수의 저항 소자로부터 출력되는 복수의 분배 전압 중 하나를 상기 기준 내부 전압으로 출력하는 내부 전압 생성 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 스위칭 회로는 상기 인에이블 신호가 디스에이블 상태일 때 상기 기준 내부 전압을 상기 내부 전압 제어부로 제공하고, 상기 인에이블 신호가 인에이블 상태일 때 상기 기준 내부 전압을 상기 노드로 제공하는 내부 전압 생성 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 스위치 제어신호는 제 1 내지 제 2 스위치 제어신호를 포함하고,
    상기 제 2 내부 전압 생성부는 상기 제 1 스위치 제어신호에 응답하여 상기 제 2 내부 전압의 레벨을 상승시키고, 상기 제 2 스위치 제어신호에 응답하여 상기 제 2 내부 전압의 레벨을 하강시키는 내부 전압 생성 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 내부 전압 제어부는 상기 기준 내부 전압 및 상기 출력 내부 전압을 비교하여 비교 신호를 생성하는 비교기; 및
    상기 비교 신호에 기초하여 상기 인에이블 신호 및 상기 스위치 제어신호를 생성하는 제어신호 생성부를 포함하는 내부 전압 생성 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 비교 신호는 업 신호 및 다운 신호를 포함하고,
    상기 제어신호 생성부는 상기 업 신호 및 상기 다운 신호가 소정 횟수만큼 교대로 생성되었을 때 상기 인에이블 신호를 인에이블시키는 내부 전압 생성 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 비교 신호는 업 신호 및 다운 신호를 포함하고,
    상기 비교기는 상기 제 2 내부 전압의 레벨이 상기 제 1 내부 전압의 레벨보다 높을 때 상기 업 신호를 생성하고, 상기 제 2 내부 전압의 레벨이 상기 제 1 내부 전압의 레벨보다 낮을 때 상기 다운 신호를 생성하는 내부 전압 생성 회로.
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 스위치 제어신호는 제 1 내지 제 3 스위치 제어신호를 포함하고,
    상기 제 2 내부 전압 생성부는, 캐패시터;
    상기 제 1 스위치 제어신호에 기초하여 전원전압으로 상기 캐패시터를 충전시키는 제 1 스위치;
    상기 제 2 스위치 제어신호에 기초하여 접지전압으로 상기 캐패시터를 방전시키는 제 2 스위치; 및
    제 3 스위치 제어신호에 기초하여 상기 캐패시터를 상기 출력 내부전압과 연결하는 제 3 스위치를 포함하는 내부 전압 생성 회로.
  11. 설정 코드에 기초하여 기준 내부 전압을 생성하고, 출력 내부 전압의 레벨이 상기 기준 내부 전압의 레벨에 근접했을 때 상기 기준 내부 전압을 상기 출력 내부 전압이 출력되는 노드로 제공하는 제 1 내부 전압 생성부;
    스위치 제어신호에 기초하여 상기 출력 내부 전압을 생성하는 제 2 내부 전압 생성부; 및
    상기 기준 내부 전압 및 상기 출력 내부 전압의 비교 결과에 기초하여 상기 출력 내부 전압의 전압 레벨을 조절하도록 상기 제 1 및 제 2 내부 전압 생성부를 제어하는 내부 전압 제어부를 포함하는 내부 전압 생성 회로.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    내부 전압 제어부는 상기 기준 내부 전압 및 상기 출력 내부 전압을 비교하여 비교 신호를 생성하는 비교기; 및
    상기 비교 신호에 기초하여 인에이블 신호 및 스위치 제어신호를 생성하는 제어신호 생성부를 포함하는 내부 전압 생성 회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 비교기는 상기 출력 내부 전압의 레벨이 상기 기준 내부 전압의 레벨보다 높을 때 업 신호를 생성하고, 상기 출력 내부 전압의 레벨이 상기 기준 내부 전압의 레벨보다 낮을 때 다운 신호를 생성하는 내부 전압 생성 회로.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 제어신호 생성부는 상기 다운 신호에 기초하여 제 1 스위치 제어신호를 생성하고, 상기 업 신호에 기초하여 제 2 스위치 제어신호를 생성하는 내부 전압 생성 회로.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 제어신호 생성부는 상기 업 신호 및 상기 다운 신호가 소정 횟수 만큼 교대로 생성되었을 때 상기 인에이블 신호를 생성하는 내부 전압 생성 회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 제 1 내부 전압 생성부는 상기 설정 코드에 따라 상기 기준 내부 전압을 생성하는 전압 생성부; 및
    상기 인에이블 신호에 응답하여 상기 기준 내부 전압을 상기 비교기 및 상기 노드 중 하나로 제공하는 스위칭 회로를 포함하는 내부 전압 생성 회로.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 전압 생성부는 전원전압과 접지전압 사이에 연결되는 복수의 저항 소자를 포함하고, 상기 설정 코드에 따라 상기 복수의 저항 소자로부터 출력되는 복수의 분배 전압 중 하나를 상기 기준 내부 전압으로 출력하는 내부 전압 생성 회로.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 스위칭 회로는 상기 인에이블 신호가 디스에이블 상태일 때 상기 기준 내부 전압을 상기 비교기로 제공하고, 상기 인에이블 신호가 인에이블 상태일 때 상기 기준 내부 전압을 상기 노드로 제공하는 내부 전압 생성 회로.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 제 2 내부 전압 생성부는 상기 제 1 스위치 제어신호에 응답하여 상기 출력 내부 전압의 레벨을 상승시키고, 상기 제 2 스위치 제어신호에 응답하여 상기 출력 내부 전압의 레벨을 하강시키는 내부 전압 생성 회로.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 제 2 내부 전압 생성부는, 캐패시터;
    상기 제 1 스위치 제어신호에 응답하여 전원전압으로 상기 캐패시터를 충전시키는 제 1 스위칭부;
    상기 제 2 스위치 제어신호에 응답하여 접지전압으로 상기 캐패시터를 방전시키는 제 2 스위칭부; 및
    제 3 스위치 제어신호에 응답하여 상기 캐패시터를 상기 노드와 연결하는 제 3 스위칭부를 포함하는 내부 전압 생성 회로.
  21. 내부 전압 제어부 및 출력 내부 전압이 생성되는 노드 중 하나로 기준 내부 전압을 제공하는 제 1 내부 전압 생성부;
    상기 출력 내부 전압의 레벨을 변화시키는 제 2 내부 전압 생성부; 및
    상기 기준 내부 전압과 상기 출력 내부 전압을 비교하고, 상기 비교 결과에 따라 상기 제 1 및 제 2 내부 전압 생성 회로를 제어하여 상기 출력 내부 전압의 레벨을 변화시키는 상기 내부 전압 제어부를 포함하는 내부 전압 생성 회로.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서,
    상기 제 1 내부 전압 생성부는 상기 출력 내부 전압이 타겟 레벨에 도달했을 때 상기 기준 내부 전압을 상기 노드로 제공하고, 상기 출력 내부 전압이 상기 타겟 레벨에 도달하지 않았을 때 상기 기준 내부 전압을 상기 내부 전압 제어부로 제공하는 내부 전압 생성 회로.
KR1020160023644A 2016-02-26 2016-02-26 내부 전압 생성 회로 및 이를 이용하는 시스템 KR102515455B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160023644A KR102515455B1 (ko) 2016-02-26 2016-02-26 내부 전압 생성 회로 및 이를 이용하는 시스템
US15/190,278 US10075066B2 (en) 2016-02-26 2016-06-23 Internal voltage generation circuit and system including the same
CN201610585966.5A CN107134289B (zh) 2016-02-26 2016-07-22 内部电压发生电路和包括其的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160023644A KR102515455B1 (ko) 2016-02-26 2016-02-26 내부 전압 생성 회로 및 이를 이용하는 시스템

Publications (2)

Publication Number Publication Date
KR20170101006A KR20170101006A (ko) 2017-09-05
KR102515455B1 true KR102515455B1 (ko) 2023-03-30

Family

ID=59679828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160023644A KR102515455B1 (ko) 2016-02-26 2016-02-26 내부 전압 생성 회로 및 이를 이용하는 시스템

Country Status (3)

Country Link
US (1) US10075066B2 (ko)
KR (1) KR102515455B1 (ko)
CN (1) CN107134289B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102675825B1 (ko) * 2018-11-05 2024-06-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법
TWI719928B (zh) * 2020-08-27 2021-02-21 華邦電子股份有限公司 延遲鎖定迴路的控制電路及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060132225A1 (en) 2003-02-25 2006-06-22 Junichi Naka Standard voltage generation circuit
US20120313696A1 (en) 2011-06-13 2012-12-13 Analog Devices, Inc. Ultr-low-power power supply system for an ic chip
US20150192946A1 (en) 2014-01-09 2015-07-09 Samsung Electronics Co., Ltd. Reference voltage generator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152420A (ja) 1992-11-09 1994-05-31 Nec Corp アナログ／ディジタル変換器
US5973528A (en) * 1998-04-16 1999-10-26 Motorola, Inc. Control circuit and method for a temperature sensitive device
US6448845B2 (en) * 1999-09-30 2002-09-10 Koninklijke Philips Electronics N.V. Trimmable reference generator
KR100605589B1 (ko) * 2003-12-30 2006-07-28 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생회로
KR101038998B1 (ko) * 2010-01-08 2011-06-03 주식회사 하이닉스반도체 반도체 메모리 장치의 비트라인 프리차지 전압 생성 회로
US8766709B2 (en) * 2012-08-30 2014-07-01 Winbond Electronics Corp. Semiconductor integrated circuit
CN103475216B (zh) * 2013-09-05 2016-05-11 成都芯源系统有限公司 功率变换器、时钟模块、控制电路及相关控制方法
KR102195974B1 (ko) * 2013-09-12 2020-12-29 에스케이하이닉스 주식회사 내부전압생성회로 및 이를 포함하는 반도체장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060132225A1 (en) 2003-02-25 2006-06-22 Junichi Naka Standard voltage generation circuit
US20120313696A1 (en) 2011-06-13 2012-12-13 Analog Devices, Inc. Ultr-low-power power supply system for an ic chip
US20150192946A1 (en) 2014-01-09 2015-07-09 Samsung Electronics Co., Ltd. Reference voltage generator

Also Published As

Publication number Publication date
US20170250599A1 (en) 2017-08-31
KR20170101006A (ko) 2017-09-05
CN107134289A (zh) 2017-09-05
CN107134289B (zh) 2021-09-24
US10075066B2 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
US10951114B2 (en) Apparatuses and methods for charge pump regulation
US8610458B2 (en) Impedance control circuit and semiconductor device including the same
US8120412B2 (en) Voltage boosting system with slew rate control and method thereof
KR101167408B1 (ko) 오실레이터
US8633759B2 (en) Voltage generator and method of generating voltage
US11340644B2 (en) Electronic device including low-dropout regulators
KR20190130873A (ko) 내부 전압 생성 회로 및 이를 포함하는 메모리 장치
CN110620373A (zh) 电压钳位电路以及包括其的半导体装置和半导体系统
KR102515455B1 (ko) 내부 전압 생성 회로 및 이를 이용하는 시스템
CN107707115B (zh) 电压控制电路
KR102015856B1 (ko) 발진기 및 이를 포함하는 반도체 장치
KR102679069B1 (ko) 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
US20150160665A1 (en) Period signal generation circuits
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US9590625B2 (en) Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
CN106611607B (zh) 参考电压发生电路、使用其的接收器、半导体装置和系统
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
KR102603571B1 (ko) 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법
KR101153793B1 (ko) 내부 전압 발생 장치
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
CN109088630B (zh) 包括功率门控电路的半导体装置
KR100891389B1 (ko) 반도체 소자의 파워 온 리셋 회로
KR20120042273A (ko) 파워업 신호 생성 회로 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right