CN106611607B - 参考电压发生电路、使用其的接收器、半导体装置和系统 - Google Patents
参考电压发生电路、使用其的接收器、半导体装置和系统 Download PDFInfo
- Publication number
- CN106611607B CN106611607B CN201610176905.3A CN201610176905A CN106611607B CN 106611607 B CN106611607 B CN 106611607B CN 201610176905 A CN201610176905 A CN 201610176905A CN 106611607 B CN106611607 B CN 106611607B
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- level
- voltage
- enable signal
- setting code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Dram (AREA)
- Amplifiers (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
Abstract
可以提供一种参考电压发生电路。所述参考电压发生电路可以被配置成根据电压设定码而产生参考电压。参考电压发生电路可以包括电压电平稳定器。参考电压发生电路可以被配置成基于电压设定码而在参考电压的电平改变时,将电压电平稳定器去激活。
Description
相关申请的交叉引用
本申请要求2015年10月22日向韩国知识产权局提交的申请号为10-2015-0147416的韩国申请的优先权,通过引用所述的全部整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体装置,并且更具体地,涉及一种参考电压发生电路、以及使用该参考电压发生电路的接收器、半导体装置和系统。
背景技术
电子系统包括多个半导体装置。多个半导体装置中的每个通过信号传输线来执行数据通信。信号传输线可以是传输总线。通过信号传输线,可以传输差分信号或者单端信号。当差分信号通过信号传输线传输时,半导体装置通过放大差分信号来接收差分信号。另一方面,当单端信号通过信号传输线传输时,半导体装置通过放大单端信号和参考电压来接收单端信号。参考电压可以具有与通过信号传输线传输的单端信号的摆幅范围的一半相对应的电压电平。
发明内容
各种实施例可以提供一种参考电压发生电路、以及使用所述参考电压发生电路的接收器、半导体装置和系统,所述参考电压发生电路能够快速地将参考电压的电平增加至目标电平。
在一个实施例中,可以提供一种参考电压发生电路。参考电压发生电路可以包括内部参考电压发生器,其被配置成根据电压设定码来改变参考电压的电平。参考电压发生电路可以包括电压电平稳定器,其被配置成响应于使能信号而使参考电压稳定。参考电压发生电路可以包括电平稳定控制器,其被配置成基于电压设定码来产生使能信号。
在一个实施例中,可以提供一种接收器。接收器可以包括接收电路,其被配置成通过将参考电压与经由信号传输线传输的信号进行差分放大而产生内部信号。接收器可以包括参考电压发生电路。参考电压发生电路可以包括电压电平稳定器,其被配置成根据电压设定码来调节参考电压,以及使参考电压的电平稳定,以及参考电压发生电路被配置成根据电压设定码来产生参考电压,以及基于电压设定码,当参考电压的电平改变时将电压电平稳定器去激活以及当参考电压达到目标电平时将电压电平稳定器激活。
在一个实施例中,可以提供一种接收器。接收器可以包括接收电路,其被配置成通过将参考电压与经由信号传输线传输的信号进行差分放大来产生内部信号。接收器可以包括参考电压发生电路,其被配置成基于电压设定码而产生参考电压,以及在参考电压达到目标电平之后使参考电压的电平稳定。
附图说明
图1是图示根据一个实施例的系统的示例表示的框图。
图2是图示根据一个实施例的存储系统的示例表示的框图。
图3是图示根据一个实施例的接收器的示例表示的框图。
图4是图示根据一个实施例的参考电压发生电路的示例表示的框图。
图5是图示根据一个实施例的电压电平稳定器的示例表示的框图。
图6A和6B是图示根据一个实施例的电平稳定控制器的示例表示的框图。
图7是图示根据一个实施例的参考电压发生电路的操作的示例表示的时序图。
图8是图示根据一个实施例的电压电平稳定器的示例表示的框图。
图9是图示根据一个实施例的电平稳定控制器的示例表示的框图。
具体实施方式
在下文中,以下将通过实施例的示例,参考附图来描述半导体装置。
参见图1,根据本公开的一个实施例的系统1可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110和第二半导体装置120可以是彼此通信的电子元件。在一个实施例中,第一半导体装置110可以是主装置,而第二半导体装置120可以是在第一半导体装置110的控制下执行各种操作的从装置。例如,第一半导体装置110可以是诸如处理器的主装置,并且处理器可以是中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器中的一种或更多种。处理器可以通过将诸如应用处理器(AP)的具有各种功能的处理器芯片组合而以片上系统(Soc)的形式来实施。第二半导体装置120可以是存储器。存储器可以包括易失性存储器和非易失性存储器。易失性存储器可以包括:静态RAM(SRAM)、动态RAM(DRAM)以及同步DRAM(SDRAM)。非易失性存储器可以包括:只读存储器(ROM)、可编程ROM(RROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)以及铁电RAM(FRAM)。
第一半导体装置110和第二半导体装置120可以通过信号传输线130而彼此电耦接。第一半导体装置110可以包括焊盘111,并且焊盘111可以电耦接至信号传输线130。第二半导体装置120可以包括焊盘121,并且焊盘121可以电耦接至信号传输线130。信号传输线130可以是通道、链接和总线中的一种。第一半导体装置110可以包括发射器112和接收器113。发射器112可以根据第一半导体装置110的内部信号来产生输出信号,以及可以经由信号传输线130将输出信号传送至第二半导体装置120。接收器113可以通过接收经由信号传输线130从第二半导体装置120传送来的信号,来产生内部信号。采用相似的方式,第二半导体装置120可以包括发射器122和接收器123。发射器122可以根据第二半导体装置120的内部信号来产生输出信号,以及可以经由信号传输线130将输出信号传送至第一半导体装置110。接收器123可以通过接收经由信号传输线130从第一半导体装置110传送来的信号,来产生内部信号。
图2是图示根据本公开的一个实施例的存储系统2的示例表示的框图。参见图2,存储系统2可以包括存储器控制器210和存储器220。存储器控制器210可以控制存储器220执行各种操作。存储器控制器210可以是第一半导体装置110,而存储器220可以是第二半导体装置120。存储器控制器210和存储器220可以通过多个总线而彼此电耦接,以及可以彼此执行数据通信。例如,多个总线可以包括数据总线231、命令总线232、时钟总线233、地址总线234和数据选通总线235,它们中的每个可以包括多个信号传输线。
存储器控制器210可以将各种控制信号传送至存储器220。例如,存储器控制器210可以经由多个总线将数据DQ、命令信号CMD、时钟信号CLK、地址信号ADD、数据选通信号DQS提供给存储器220。存储器220可以经由数据总线231和数据选通总线235将数据DQ和数据选通信号DQS提供给存储器控制器210。存储器220可以在存储器控制器210的控制下执行写入操作和读取操作。对于存储器220的写入操作,存储器控制器210可以将数据DQ、命令信号CMD、时钟信号CLK、地址信号ADD和数据选通信号DQS提供给存储器220。对于存储器220的读取操作,存储器控制器210可以将命令信号CMD、时钟信号CLK和地址信号ADD提供给存储器220,并且存储器220可以将数据DQ和数据选通信号DQS提供给存储器控制器210。
数据DQ、命令信号CMD、时钟信号CLK、地址信号ADD和数据选通信号DQS中的每个可以是差分信号,并且可以通过多个总线231至235来提供。数据DQ、命令信号CMD、时钟信号CLK、地址信号ADD和数据选通信号DQS中的一个或更多个可以是单端信号。存储器220可以包括以上参照图1所述的接收器123以用于接收经由多个总线231至235传输来的信号。即,存储器220可以包括:电耦接至数据总线231的接收器,其用于接收数据DQ;电耦接至命令总线232的接收器,其用于接收命令信号CMD;电耦接至时钟总线233的接收器,其用于接收时钟信号CLK;电耦接至地址总线234的接收器,其用于接收地址信号ADD;以及电耦接至数据选通总线235的接收器,其用于接收数据选通信号DQS。这些接收器可以使用参考信号来接收单端信号。
图3是图示根据本公开的一个实施例的接收器30的示例表示的框图。参见图3,接收器30可以是参照图1所述的第一半导体装置110和第二半导体装置120中的接收器113和123中的每个。参见图3,接收器30可以包括接收电路310和参考电压发生电路320。接收电路310可以电耦接至参照图2所述的多个总线231至235中的一个。接收电路310可以通过将参考电压VREF和通过多个总线231至235传送的信号进行差分放大,来产生内部信号。参见图3,接收电路310可以电耦接至形成例如数据总线231的信号传输线中的一个。接收电路310可以接收例如数据DQx(其为单端信号)。接收电路310可以通过将参考电压VREF与例如数据DQx进行差分放大来产生内部信号DIN。
参考电压发生电路320可以根据电压设定码OP<0:m>来产生参考电压VREF。参考电压发生电路320可以是电压发生器,并且可以产生具有与电压设定码OP<0:m>相对应的电平的参考电压VREF。例如,参考电压VREF的目标电平可以是经由信号传输线传输的数据DQx的摆幅范围的一半。参考电压发生电路320可以根据电压设定码OP<0:m>来改变参考电压VREF的电平。电压设定码OP<0:m>可以从参照图2所述的存储器控制器210来传输。电压设定码OP<0:m>可以被储存在存储器220的储存区中,诸如模式寄存器组。当存储器220从备用模式(例如,睡眠模式、掉电模式和深掉电模式)转变为激活模式时,电压设定码OP<0:m>可以被提供至参考电压发生电路320。电压设定码OP<0:m>的值可以通过存储器控制器210与存储器220之间的训练操作而持续地改变。
参考电压发生电路320可以包括电压电平稳定器321,其被配置成调节参考电压VREF,并且使参考电压VREF的电平稳定。参考电压发生电路320可以基于电压设定码OP<0:m>来控制电压电平稳定器321的激活。当改变参考电压VREF的电平时,参考电压发生电路320可以根据电压设定码OP<0:m>来将电压电平稳定器321去激活,以及当参考电压VREF达到目标电平时,将电压电平稳定器321激活。
图4是图示根据本公开的一个实施例的参考电压发生电路400的示例表示的框图。参见图4,参考电压发生电路400可以包括:内部参考电压发生器410、电压电平稳定器420和电平稳定控制器430。内部参考电压发生器410可以根据电压设定码OP<0:m>来产生参考电压VREF。内部参考电压发生器410可以根据电压设定码OP<0:m>的值来产生参考电压VREF。内部参考电压发生器410可以由通用电压发生器来实施,所述通用电压发生器被配置成根据多位编码信号来改变输出电压电平。
电压电平稳定器420可以使参考电压VREF的电平稳定。电压电平稳定器420可以耦接至输出参考电压VREF的节点N。电压电平稳定器420可以响应于使能信号EN而被激活。电压电平稳定器420可以在使能信号EN被禁止时而被去激活。电压电平稳定器420可以在使能信号EN被使能时而被激活,以及使参考电压VREF的电平稳定。电压电平稳定器420可以通过增加输出参考电压VREF的节点N的负载来使参考电压VREF的电平稳定。例如,电压电平稳定器420可以包括多个电容器,并且可以保持输出参考电压VREF的节点N的电压电平。响应于使能信号EN,电压电平稳定器420可以控制输出参考电压VREF的节点N的电容。
电平稳定控制器430可以基于电压设定码OP<0:m>来产生使能信号EN。电平稳定控制器430可以在电压设定码OP<0:m>的值改变时禁止使能信号EN。电平稳定控制器430可以在使能信号EN被禁止之后的预定时间,将使能信号EN使能。电平稳定控制器430可以在参考电压VREF的电平改变时将电压电平稳定器420去激活,以及可以在参考电压VREF达到目标电平时将电压电平稳定器420激活。在电平稳定控制器430的控制下,电压电平稳定器420可以根据电压设定码OP<0:m>而允许参考电压VREF快速地达到目标电平,以及可以在参考电压VREF达到目标电平之后稳定地保持参考电压VREF的电平。
图5是图示根据本公开的一个实施例的电压电平稳定器420A的示例表示的框图。参见图5,电压电平稳定器420A可以包括第一电容器至第四电容器C1、C2、C3和C4以及第一开关SW1和第二开关SW2。第一电容器至第四电容器C1、C2、C3和C4中的每个可以是极板电容器或者MOS电容器。第一电容器C1的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第一开关SW1。第二电容器C2的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第一开关SW1。第一开关SW1的一个端可以电耦接至第一电容器C1和第二电容器C2二者,而另一个端可以电耦接至输出参考电压VREF的节点N。第三电容器C3的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第二开关SW2。第四电容器C4的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第二开关SW2。第二开关SW2的一个端可以电耦接至第三电容器C3和第四电容器C4二者,而另一个端可以电耦接至输出参考电压VREF的节点N。
第一开关SW1和第二开关SW2可以响应于使能信号EN而导通。当使能信号EN被禁止时,第一开关SW1和第二开关SW2可以关断,并且将第一电容器至第四电容器C1、C2、C3和C4与输出参考电压VREF的节点去电耦接。当使能信号EN被使能时,第一开关SW1和第二开关SW2可以导通,并且将第一电容器至第四电容器C1、C2、C3和C4与输出参考电压VREF的节点电耦接。第一电容器至第四电容器C1、C2、C3和C4可以通过节点N来充电,并且即使节点N的电压电平变化,也可以允许参考电压VREF稳定地保持在目标电平。
图6A和图6B是图示根据本公开的一个实施例的电平稳定控制器430A和430B的示例表示的框图。参见图6A,电平稳定控制器430A可以包括计数器610。计数器610可以通过接收电压设定码OP<0:m>来产生使能信号EN。计数器610可以在电压设定码OP<0:m>的值改变时,禁止使能信号EN。电平稳定控制器430A可以在使能信号EN被禁止之后的预定时间,将使能信号EN使能。电平稳定控制器430A可以在使能信号EN被禁止之后的预定时间、通过计数操作将使能信号EN使能。预定时间可以任意地设定,或者可以是根据电压设定码OP<0:m>而使参考电压VREF达到目标电平的建立时间。
参见图6B,电平稳定控制器430B可以包括码变化量确定部620。电平稳定控制器430B可以根据参考电压VREF的电平变化量来产生使能信号EN。例如,当参考电压VREF与目标电平之间的电平差大时,电平稳定控制器430B可以禁止使能信号EN,然后在使能信号EN被禁止之后的预定时间,将使能信号使能。另一方面,当参考电压VREF与目标电平之间的电平差小时,电平稳定控制器430B可以将使能信号EN保持使能,而不将使能信号EN禁止。
例如,码变化量确定部620可以将之前设定的电压设定码OP<0:m>与当前设定的电压设定码OP<0:m>进行比较。当之前设定的电压设定码OP<0:m>与当前设定的电压设定码OP<0:m>之间的差的变化量大时,码变化量确定部620可以将使能信号EN禁止,以及当之前设定的电压设定码OP<0:m>与当前设定的电压设定码OP<0:m>之间的差的变化量小时,可以将使能信号EN保持使能。例如,当电压设定码OP<0:m>的较高位改变时,码变化量确定部620可以确定出之前设定的电压设定码OP<0:m>与当前设定的电压设定码OP<0:m>之间的差的变化量大,并且可以将使能信号EN禁止。另一个方面,当电压设定码OP<0:m>的较低位改变时或者当电压设定码OP<0:m>不改变时,码变化量确定部620可以确定出之前设定的电压设定码OP<0:m>与当前设定的电压设定码OP<0:m>之间的差的变化量小,并且可以将使能信号EN保持使能。
图7是图示根据本公开的一个实施例的参考电压发生电路320和400的操作的示例表示的时序图。参见图2至图7,参考电压发生电路400和接收器30的操作如下。使能信号EN可以默认保持使能。当存储器200从备用模式转变成激活模式并且接收来自存储器控制器210的数据DQ时,电压设定码OP<0:m>可以被输入至内部参考电压发生器410。内部参考电压发生器410可以根据电压设定码OP<0:m>而将参考电压VREF增加至目标电平。此时,电平稳定控制器430可以检测电压设定码OP<0:m>的值变化,并且将使能信号EN禁止。电压电平稳定器420可以响应于被禁止的使能信号EN而被去激活。即,第一开关SW1和第二开关SW2可以关断,并且第一电容器至第四电容器C1、C2、C3和C4可以与节点N去电耦接。因此,节点N的负载可以降低,并且从节点N输出的参考电压VREF的电平可以快速地增加。
如图7中的示例,第一电容器至第四电容器C1、C2、C3和C4与节点N去电耦接时的参考电压VREF的建立时间A可以比第一电容器至第四电容器C1、C2、C3和C4保持与节点N电耦接时的参考电压VREF的建立时间B短得多。照此,电平稳定控制器430可以通过禁止电压电平稳定器420而使得参考电压VREF快速地达到目标电平。在使能信号EN被禁止之后的预定时间,电平稳定控制器430可以再次将使能信号EN使能。当使能信号EN被使能时,第一开关SW1和第二开关SW2可以导通,并且第一电容器至第四电容器C1、C2、C3和C4可以电耦接至节点N。因此,目标电平的参考电压VREF可以稳定地保持在目标电平。随着参考电压VREF快速地达到目标电平,接收电路310可以完全地准备好在参考电压VREF达到目标电平之后立即接收数据DQ。因此,接收器30和半导体装置可以稳定地接收数据DQ。
图8是图示根据本公开的一个实施例的电压电平稳定器420B的示例表示的框图。参见图8,电压电平稳定器420B可以包括第一电容器C11至第十四电容器C24以及第一开关SW11至第六开关SW16。第一电容器C11的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第一开关SW11。第二电容器C12的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第一开关SW11。第三电容器C13的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第一开关SW11。第四电容器C14的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第一开关SW11。第一开关SW11的一个端可以电耦接至全部的第一电容器C11至第四电容器C14,而另一个端可以电耦接至输出参考电压VREF的节点N。第五电容器C15的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第二开关SW12。第六电容器C16的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第二开关SW12。第七电容器C17的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第二开关SW12。第八电容器C18的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第二开关SW12。第二开关SW12的一个端可以电耦接至全部的第五电容器C15至第八电容器C18,而另一个端可以电耦接至输出参考电压VREF的节点N。第一电容器C11至第八电容器C18可以通过第一开关SW11和第二开关SW12而给节点N提供最大的负载。
第九电容器C19的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第三开关SW13。第十电容器C20的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第三开关SW13。第三开关SW13的一个端可以电耦接至第九电容器C19和第十电容器C20二者,而另一个端可以电耦接至输出参考电压VREF的节点N。第十一电容器C21的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第四开关SW14。第十二电容器C22的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第四开关SW14。第四开关SW14的一个端可以电耦接至第十一电容器C21和第十二电容器C22二者,而另一个端可以电耦接至输出参考电压VREF的节点N。第九电容器至第十二电容器C19、C20、C21和C22可以通过第三开关SW13和第四开关SW14而将第一电容器C11至第八电容器C18的负载的一半提供给节点N。
第十三电容器C23的一个端可以电耦接至电源电压VDD,而另一个端可以电耦接至第五开关SW15。第十四电容器C24的一个端可以电耦接至接地电压VSS,而另一个端可以电耦接至第六开关SW16。第十三电容器C23和第十四电容器C24可以通过第五开关SW15和第六开关SW16而将第九电容器至第十二电容器C19、C20、C21和C22的负载的一半提供给节点N。
使能信号EN可以包括多个使能信号,并且如例如图7所示,使能信号EN可以包括第一使能信号至第三使能信号EN<0>、EN<1>和EN<2>。第一开关SW11和第二开关SW12可以响应于第一使能信号EN<0>而导通,第三开关SW13和第四开关SW14可以响应于第二使能信号EN<1>而导通,以及第五开关SW15和第六开关SW16可以响应于第三使能信号EN<2>而导通。
图9是图示根据本公开的一个实施例的电平稳定控制器430C的示例表示的框图。参见图9,电平稳定控制器430C可以包括编码部910。当电压电平稳定器420B如参照图8所描述的配置时,电平稳定控制器430C可以通过编码部910来实施。编码部910可以通过将电压设定码OP<0:m>编码来产生第一使能信号至第三使能信号EN<0>、EN<1>和EN<2>。编码部910可以根据电压设定码OP<0:m>来选择性地将第一使能信号至第三使能信号EN<0>、EN<1>和EN<2>中的一个或更多个使能。
例如,当电压设定码OP<0:m>的值大时,编码部910可以禁止第一使能信号EN<0>和第二使能信号EN<1>,同时保持第三使能信号EN<2>使能。在第一使能信号EN<0>和第二使能信号EN<1>被禁止之后的预定时间,编码部910可以再次将第一使能信号EN<0>和第二使能信号EN<1>使能。例如,当电压设定码OP<0:m>的值处于中间时,编码部910可以禁止第一使能信号EN<0>,同时保持第二使能信号EN<1>和第三使能信号EN<2>使能。在第一使能信号EN<0>被禁止之后的预定时间,编码部910可以再次将第一使能信号EN<0>使能。例如,当电压设定码OP<0:m>的值小时,编码部910可以禁止第二使能信号EN<1>,同时保持第一使能信号EN<0>和第三使能信号EN<2>使能。在第二使能信号EN<1>被禁止之后的预定时间,编码部910可以再次将第二使能信号EN<1>使能。
第一电容器C11至第十四电容器C24可以通过节点N来充电,因而在其充电期间会影响参考电压VREF的电平的变化速度。编码部910可以通过根据电压设定码OP<0:m>的值来选择性地禁止第一使能信号至第三使能信号EN<0>、EN<1>和EN<2>,并且改变电耦接至节点N的电容器的数量,而使参考电压VREF达到目标电平的时间最优化。编码部910根据电压设定码OP<0:m>来选择性地使能第一使能信号至第三使能信号EN<0>、EN<1>和EN<2>的方案可以改变。
尽管以上已经描述了特定实施例,但是本领域的技术人员将理解的是,所描述的实施例仅仅作为示例。因此,参考电压发生电路、使用其的接收器、半导体装置以及系统不应当基于所描述的实施例而受到限制。更确切地说,本文中所描述的参考电压发生电路、使用其的接收器、半导体装置以及系统仅应当结合以上描述和附图根据所附权利要求来限制。
Claims (20)
1.一种参考电压发生电路,包括:
内部参考电压发生器,被配置成根据电压设定码而改变参考电压的电平;
电压电平稳定器,被配置成响应于使能信号而使参考电压稳定;以及
电平稳定控制器,被配置成基于电压设定码而产生使能信号。
2.根据权利要求1所述的参考电压发生电路,其中,电压电平稳定器响应于使能信号而改变输出参考电压的节点的电容。
3.根据权利要求1所述的参考电压发生电路,其中,电平稳定控制器根据电压设定码的值变化而产生使能信号。
4.根据权利要求3所述的参考电压发生电路,其中,电平稳定控制器在使能信号被禁止之后的预定时间将使能信号使能。
5.根据权利要求1所述的参考电压发生电路,其中,电压电平稳定器包括多个电容器,所述多个电容器响应于使能信号而电耦接至输出参考电压的节点。
6.根据权利要求1所述的参考电压发生电路,
其中,使能信号包括多个使能信号,以及
其中,电压电平稳定器包括多个电容器,所述多个电容器响应于所述多个使能信号而电耦接至输出参考电压的节点。
7.根据权利要求6所述的参考电压发生电路,其中,电平稳定控制器包括编码部,所述编码部被配置成通过对电压设定码编码而产生所述多个使能信号。
8.根据权利要求1所述的参考电压发生电路,其中,电压电平稳定器通过改变输出参考电压的节点的负载而使参考电压稳定。
9.根据权利要求1所述的参考电压发生电路,其中,电平稳定控制器在参考电压改变时将电压电平稳定器去激活,以及在参考电压处于目标电平之后将电压电平稳定器激活。
10.一种接收器,包括:
接收电路,被配置成通过将参考电压与经由信号传输线传输的信号进行差分放大而产生内部信号;以及
参考电压发生电路:
所述参考电压发生电路包括电压电平稳定器,所述电压电平稳定器被配置成根据电压设定码来调节参考电压,以及使参考电压的电平稳定,以及
所述参考电压发生电路被配置成根据电压设定码而产生参考电压,以及基于电压设定码,当参考电压的电平改变时将电压电平稳定器去激活以及当参考电压达到目标电平时将电压电平稳定器激活。
11.根据权利要求10所述的接收器,其中,参考电压发生电路还包括:
内部参考电压发生器,被配置成根据电压设定码而产生及改变参考电压的电平;以及
电平稳定控制器,被配置成基于电压设定码来控制电压电平稳定器的激活和去激活。
12.根据权利要求11所述的接收器,
其中,电平稳定控制器根据电压设定码而产生使能信号,以及
其中,电压电平稳定器响应于使能信号而使参考电压的电平稳定。
13.根据权利要求12所述的接收器,其中,电平稳定控制器根据电压设定码的值而将使能信号禁止。
14.根据权利要求13所述的接收器,其中,电平稳定控制器在使能信号被禁止之后的预定时间将使能信号使能。
15.根据权利要求13所述的接收器,其中,电压电平稳定器包括多个电容器,所述多个电容器响应于使能信号而电耦接至输出参考电压的节点。
16.根据权利要求13所述的接收器,
其中,使能信号包括多个使能信号,以及
其中,电压电平稳定器包括多个电容器,所述多个电容器响应于所述多个使能信号而电耦接至输出参考电压的节点。
17.根据权利要求16所述的接收器,其中,电平稳定控制器包括编码部,所述编码部被配置成通过对电压设定码编码而产生所述多个使能信号。
18.根据权利要求10所述的接收器,其中,电压电平稳定器通过改变输出参考电压的节点的负载而使参考电压稳定。
19.一种接收器,包括:
接收电路,被配置成通过将参考电压与经由信号传输线传输的信号进行差分放大而产生内部信号;以及
参考电压发生电路,被配置成基于电压设定码而产生参考电压,以及在参考电压达到目标电平之后使参考电压的电平稳定。
20.根据权利要求19所述的接收器,其中,参考电压发生电路包括:
电压电平稳定器,被配置成当参考电压达到目标电平时使参考电压的电平稳定,其中,电压电平稳定器基于电压设定码而在参考电压的电平改变时被去激活。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0147416 | 2015-10-22 | ||
KR1020150147416A KR102409871B1 (ko) | 2015-10-22 | 2015-10-22 | 기준전압 생성회로, 이를 이용하는 리시버, 반도체 장치 및 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106611607A CN106611607A (zh) | 2017-05-03 |
CN106611607B true CN106611607B (zh) | 2020-10-16 |
Family
ID=58558580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610176905.3A Active CN106611607B (zh) | 2015-10-22 | 2016-03-25 | 参考电压发生电路、使用其的接收器、半导体装置和系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10216239B2 (zh) |
KR (1) | KR102409871B1 (zh) |
CN (1) | CN106611607B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102487430B1 (ko) * | 2018-05-10 | 2023-01-11 | 에스케이하이닉스 주식회사 | 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템 |
KR20220073114A (ko) | 2020-11-26 | 2022-06-03 | 에스케이하이닉스 주식회사 | 노이즈 제거 회로, 그의 동작 방법, 및 이를 포함하는 집적 회로 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
KR100610022B1 (ko) * | 2005-01-18 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR100753034B1 (ko) * | 2005-08-01 | 2007-08-30 | 주식회사 하이닉스반도체 | 내부 전원전압 발생 회로 |
KR100897253B1 (ko) * | 2007-04-11 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그의 제어 방법 |
KR100927407B1 (ko) | 2008-04-24 | 2009-11-19 | 주식회사 하이닉스반도체 | 전압 레귤레이터 |
CN101840296A (zh) | 2010-03-17 | 2010-09-22 | 敦泰科技(深圳)有限公司 | 一种电容式触摸屏检测电路及其升压电路 |
US20140126665A1 (en) * | 2012-11-06 | 2014-05-08 | Ati Technologies Ulc | Output driver with adjustable voltage swing |
KR101720890B1 (ko) * | 2012-11-30 | 2017-03-28 | 인텔 코포레이션 | 메모리에 대한 기준 전압들을 결정하는 장치, 방법 및 시스템 |
KR102125449B1 (ko) * | 2014-03-12 | 2020-06-22 | 에스케이하이닉스 주식회사 | 트레이닝 방법을 수행하는 반도체장치 및 반도체시스템 |
CN110473588A (zh) * | 2019-08-15 | 2019-11-19 | 山东华芯半导体有限公司 | 一种SSD中在线校准NAND Flash读参考电压的方法 |
-
2015
- 2015-10-22 KR KR1020150147416A patent/KR102409871B1/ko active IP Right Grant
-
2016
- 2016-02-18 US US15/046,732 patent/US10216239B2/en active Active
- 2016-03-25 CN CN201610176905.3A patent/CN106611607B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20170115647A1 (en) | 2017-04-27 |
KR102409871B1 (ko) | 2022-06-20 |
CN106611607A (zh) | 2017-05-03 |
KR20170047461A (ko) | 2017-05-08 |
US10216239B2 (en) | 2019-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110800058B (zh) | 用于使用共享地址路径在存取存储器排组的同时刷新另一存储器排组的系统和方法 | |
CN110176263B (zh) | 基于外部电压确定操作模式的存储器装置及其操作方法 | |
KR102246878B1 (ko) | 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템 | |
US8937490B2 (en) | Output driver, devices having the same, and ground termination | |
US10698848B2 (en) | System and interface circuit for driving data transmission line to termination voltage | |
USRE47312E1 (en) | Output driver, devices having the same, and ground termination | |
US9317052B1 (en) | Semiconductor apparatus with calibration circuit and system including the same | |
US9306569B2 (en) | Compensation circuit for use with input buffer and method of operating the same | |
KR20190130873A (ko) | 내부 전압 생성 회로 및 이를 포함하는 메모리 장치 | |
US9362867B2 (en) | Amplification circuit adjusting duty cycle of output signal | |
CN106611607B (zh) | 参考电压发生电路、使用其的接收器、半导体装置和系统 | |
CN110993002B (zh) | 用于改进动态随机存取存储器(dram)中组件可靠性的系统和方法 | |
US9413565B1 (en) | Termination circuit, and interface circuit and system including the same | |
KR20190011596A (ko) | 리플 보상기, 이를 포함하는 데이터 구동 회로 및 반도체 장치 | |
US9590625B2 (en) | Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same | |
CN110800054B (zh) | 命令地址输入缓冲器偏置电流减小 | |
US10884961B2 (en) | Dynamic termination circuit, semiconductor apparatus and system including the same | |
CN107134289B (zh) | 内部电压发生电路和包括其的系统 | |
US9595957B2 (en) | Input/output circuit, input/output network, and input/output system including the same | |
CN110164491B (zh) | 缓冲电路以及包括缓冲电路的半导体装置和系统 | |
US20160218619A1 (en) | Data pin reference voltage generation circuit and semiconductor device including the same | |
US10580462B2 (en) | Memory device, memory system and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |