CN110620373A - 电压钳位电路以及包括其的半导体装置和半导体系统 - Google Patents

电压钳位电路以及包括其的半导体装置和半导体系统 Download PDF

Info

Publication number
CN110620373A
CN110620373A CN201811573671.1A CN201811573671A CN110620373A CN 110620373 A CN110620373 A CN 110620373A CN 201811573671 A CN201811573671 A CN 201811573671A CN 110620373 A CN110620373 A CN 110620373A
Authority
CN
China
Prior art keywords
voltage
power supply
supply voltage
detection signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811573671.1A
Other languages
English (en)
Other versions
CN110620373B (zh
Inventor
郑想勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110620373A publication Critical patent/CN110620373A/zh
Application granted granted Critical
Publication of CN110620373B publication Critical patent/CN110620373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

电压钳位电路包括第一检测电路、第二检测电路和放电电路。第一检测电路在半导体装置的第一操作时段期间检测电源电压的电压电平。第二检测电路在半导体装置的第二操作时段期间检测电源电压的电压电平。放电电路基于第一检测电路的检测结果和第二检测电路的检测结果来改变电源电压的电压电平。

Description

电压钳位电路以及包括其的半导体装置和半导体系统
相关申请的交叉引用
本申请要求于2018年6月18日向韩国知识产权局提交的申请号为10-2018-0069566的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例涉及一种半导体技术，并且更具体地，涉及一种电压钳位电路、包括所述电压钳位电路的半导体装置以及包括所述电压钳位电路的半导体系统。
背景技术
电子设备包括许多电子元件，并且计算机系统包括许多半导体装置，每个半导体装置都包括半导体。计算机系统的半导体装置通过从电源电压供应电路(例如电源管理集成电路(PMIC))接收电源电压来操作。电源电压由PMIC调节到特定电平，然后被提供给半导体装置。然而，在电源电压中，在切换期间的电压浪涌、电压尖峰、噪声、过冲以及下冲等任何时候都可能发生。电压浪涌、电压尖峰、噪声、过冲和下冲等是不可控的，并且可能对构成半导体装置的电子电路造成电应力和热损坏。
通常，半导体装置通过其中设置的保护电路(例如电磁干扰(EMI)电路、静电放电(ESD)电路和电过应力(EOS)电路等)来减轻由于电源电压的剧烈变化而施加在其电子电路上的电应力。为了有效地防止电应力，这种电路需要在前精确地检测电源电压的变化。
发明内容
在本公开的一个实施例中，一种电压钳位电路可以包括第一检测电路、第二检测电路、选择电路和放电电路。所述第一检测电路可以被配置为通过检测电源电压的电平来产生第一检测信号。所述第二检测电路可以被配置为通过检测所述电源电压的电平来产生第二检测信号。所述选择电路可以被配置为基于上电信号将所述第一检测信号和所述第二检测信号中的一个输出为电压检测信号。所述放电电路可以被配置为基于所述电压检测信号来改变所述电源电压的电平。
在本公开的一个实施例中，一种半导体装置可以包括电压钳位电路和内部电路。所述电压钳位电路可以被配置为在所述半导体装置的第一操作时段期间通过检测电源电压的电平来产生电压检测信号，在所述半导体装置的第二操作时段期间通过将所述电源电压与参考电压进行比较来产生所述电压检测信号，以及基于所述电压检测信号来改变所述电源电压的电平。所述内部电路可以被配置为通过接收所述电源电压来操作。
在本公开的一个实施例中，一种半导体系统可以包括第一半导体装置、第二半导体装置和电源管理集成电路。所述第一半导体装置可以被配置为通过接收第一电源电压来操作。所述第二半导体装置可以被配置为通过接收第二电源电压来操作，以及可以耦接到所述第一半导体装置以执行数据通信。所述电源管理集成电路可以被配置为产生所述第一电源电压和所述第二电源电压。所述第一半导体装置可以包括电压钳位电路，所述电压钳位电路被配置为通过检测所述第一电源电压的电平来改变所述第一电源电压的电平。所述电压钳位电路可以基于第一半导体装置的操作时段通过检测所述第一电源电压来产生电压检测信号或者通过将所述第一电源电压与参考电压进行比较来产生所述电压检测信号。所述电压钳位电路可以基于所述电压检测信号来改变所述第一电源电压的电平。
附图说明
图1示出根据一个实施例的半导体装置的配置。
图2示出图1中所示的第一检测电路的配置。
图3示出图1中所示的第二检测电路的配置。
图4示出图1中所示的放电电路的配置。
图5示出根据一个实施例的半导体装置的操作。
图6示出根据一个实施例的半导体系统的配置。
具体实施方式
在下文中，通过各种实施例，参考附图在下面描述根据本公开的半导体装置。
图1示出了根据一个实施例的半导体装置1的配置。参考图1，半导体装置1可以通过接收电源电压VE来操作。半导体装置1可以包括电压钳位电路110和内部电路120。电压钳位电路110可以接收电源电压VE并且可以检测电源电压VE的电压电平。电压钳位电路110可以检测电源电压VE的异常电平变化，例如电压浪涌、尖峰、噪声和过冲等。电源电压VE的异常电平变化可以是一种电过应力。电压钳位电路110可以根据检测结果来稳定电源电压VE的电压电平。电压钳位电路110可以补偿电源电压VE的各种异常电压电平变化，并且通过根据电源电压VE的电压电平的检测结果对电源电压VE的电压电平进行调整来稳定电源电压VE。
电压钳位电路110可以根据半导体装置1的操作时段来产生电压检测信号VDET。电压钳位电路110可以通过检测电源电压VE的电压电平来产生电压检测信号VDET。电压钳位电路110可以通过比较电源电压VE和参考电压VREF的电平来产生电压检测信号VDET。操作时段可以包括第一操作时段和第二操作时段。第一操作时段和第二操作时段可以根据上电操作来区分。例如，第一操作时段可以是半导体装置1上电期间的时段，以及第二操作时段可以是半导体装置1已上电之后的时段。电压钳位电路110可以在第一操作时段期间通过检测电源电压VE的电压电平来产生电压检测信号VDET，并且可以在第二操作时段期间通过比较电源电压VE和参考电压VREF的电平来产生电压检测信号VDET。电压钳位电路110可以基于电压检测信号VDET来改变电源电压VE的电压电平。例如，电压钳位电路110可以基于电压检测信号VDET来减小电源电压VE的电压电平和/或使电源电压VE放电。
内部电路120可以包括被配置为执行各种操作的逻辑电路。内部电路120可以通过接收电源电压VE来操作。半导体装置1可以通过电源焊盘130来接收电源电压VE。电源电压VE可以通过电源网(power mesh)140在半导体装置1内分布。内部电路120可以通过电源网140来接收电源电压VE。内部电路120可以接收电压电平由电压钳位电路110补偿的电源电压VE。因为内部电路120接收其电平由电压钳位电路110稳定的电源电压VE，所以不管电源电压VE的异常电平变化如何，内部电路120都可以稳定地操作。
参考图1，电压钳位电路110可以包括第一检测电路111、第二检测电路112、选择电路113和放电电路114。第一检测电路111可以通过电源焊盘130来接收电源电压VE。第一检测电路111可以通过检测电源电压VE的电压电平来产生第一检测信号DET1。第一检测电路111可以通过检测电源电压VE本身来产生第一检测信号DET1。第一检测电路111可以检测电源电压VE的电压电平是否变得接近目标电平。目标电平可以是用于确定电源电压VE的异常电平变化的参考电平。因为第一检测电路111通过在不使用参考电压VREF的情况下检测电源电压VE本身来产生第一检测信号DET1，所以，在半导体装置1的第一操作时段期间当电源电压VE的电压电平不稳定时，第一检测电路111可以有效地检测电源电压VE的异常电平变化。
第二检测电路112通过电源焊盘130来接收电源电压VE。第二检测电路112可以通过检测电源电压VE的电压电平来产生第二检测信号DET2。第二检测电路112可以通过将电源电压VE与参考电压VREF进行比较来产生第二检测信号DET2。例如，第二检测电路112可以通过将分布电压的电平与参考电压VREF的电平进行比较来产生第二检测信号DET2。分布电压可以是与电源电压VE相对应的电压，并且可以通过分布电源电压VE来产生。例如，分布电压可以具有电源电压VE一半的电压电平。参考电压VREF可以具有与目标电平相对应的电平。例如，参考电压VREF的电平是目标电平的一半。在电源电压VE的电压电平被稳定之后，参考电压VREF可以具有预期的电平。在半导体装置1上电之后的第二操作时段中，参考电压VREF的电压电平可以被稳定。因此，可以优选的是，第二检测电路112在半导体装置1的第二操作时段期间而不是在半导体装置1的第一操作时段期间检测电源电压VE的电压电平。因为第二检测电路112通过使用参考电压VREF来检测电源电压VE的电压电平，所以第二检测电路112可以比第一检测电路111执行更精确的检测操作。
选择电路113可以通过接收第一检测信号DET1和第二检测信号DET2来输出电压检测信号VDET。选择电路113可以根据半导体装置1的操作时段将第一检测信号DET1和第二检测信号DET2中的一个输出为电压检测信号VDET。选择电路113可以在半导体装置1的第一操作时段期间将第一检测信号DET1输出为电压检测信号VDET，以及可以在半导体装置1的第二操作时段期间将第二检测信号DET2输出为电压检测信号VDET。选择电路113可以接收上电信号PWRUP以区分半导体装置1的操作时段。选择电路113可以基于上电信号PWRUP将第一检测信号DET1和第二检测信号DET2中的一个输出为电压检测信号VDET。选择电路113可以基于在半导体装置1正在被上电时被禁止的上电信号PWRUP来将第一检测信号DET1输出为电压检测信号VDET。选择电路113可以基于在半导体装置1被上电之后被使能的上电信号PWRUP来将第二检测信号DET2输出为电压检测信号VDET。
选择电路113可以包括第一开关SW1和第二开关SW2。第一开关SW1可以接收上电信号PWRUP的互补信号PWRUPB，可以在上电信号PWRUP被禁止时被导通，并且可以将第一检测信号DET1输出为电压检测信号VDET。第二开关SW2可以接收上电信号PWRUP，可以在上电信号PWRUP被使能时被导通，并且可以将第二检测信号DET2输出为电压检测信号VDET。
如上所述，在第一操作时段期间电压检测信号VDET可以基于第一检测电路111对电源电压VE的检测结果而产生，以及在第二操作时段期间电压检测信号VDET可以基于第二检测电路112对电源电压VE的检测结果而产生。根据本公开的实施例，第一检测电路111和第二检测电路112可以具有彼此不同的检测特性，可以根据半导体装置1的操作时段基于具有适当的检测特性而被选择作为检测电路，并且可以检测电源电压VE的电压电平。因此，电压钳位电路110可以在半导体装置1的每个操作时段期间精确地检测电源电压VE的异常电平变化。
在一个实施例中，第一检测电路111和第二检测电路112可以被修改为直接接收上电信号PWRUP。当第一检测电路111和第二检测电路112直接接收上电信号PWRUP时，在电压钳位电路110中可以不使用选择电路113。第一检测电路111可以被修改为在上电信号PWRUP被禁止时检测电源电压VE的电压电平并且产生第一检测信号DET1。第二检测电路112可以被修改为在上电信号PWRUP被使能时检测电源电压VE的电压电平并且产生第二检测信号DET2。
放电电路114可以接收电压检测信号VDET。放电电路114可以通过电源网140而耦接到电源电压VE的节点。放电电路114可以基于电压检测信号VDET来改变电源电压VE的电压电平。例如，当电压检测信号VDET被使能时，放电电路114可以减小电源电压VE的电压电平或者将电源电压VE放电。当电压检测信号VDET被使能时，放电电路114可以通过将电源电压VE的节点耦接到地电压VSS的节点来减小电源电压VE的节点和电源网140的电压电平。在替代实施例中，当电压检测信号VDET被使能时，放电电路114可以通过将电源电压VE的节点耦接到中间电压的节点来减小电源电压VE的节点和电源网140的电压电平，所述中间电压的电压电平在地电压VSS与电源电压VE之间。电源电压VE的节点可以直接或通过电阻网络耦接到中间电压的节点。
图2示出了图1中所示的第一检测电路111的配置。第一检测电路111可以包括第一电阻R11、第二电阻R12、第一晶体管T11、第二晶体管T12、第一反相器IV11和第二反相器IV12。第一电阻R11可以耦接在电源电压VE的节点与第一节点N11之间。第二电阻R12可以耦接在第一节点N11与地电压VSS的节点之间。第一晶体管T11可以是P沟道MOS晶体管。第一晶体管T11可以在其栅极和源极处耦接到电源电压VE的节点，并且可以在其漏极处耦接到第二节点N12。第二晶体管T12可以是N沟道MOS晶体管。第二晶体管T12可以在其栅极处耦接到第一节点N11，可以在其漏极处耦接到第二节点N12，并且可以在其源极处耦接到地电压VSS的节点。第一反相器IV11可以将从第二节点N12输出的信号反相。第二反相器IV12可以通过将从第一反相器IV11输出的信号反相来产生第一检测信号DET1。
当电源电压VE的电压电平足够低到导通第一晶体管T11时，第一检测电路111可以提供电源电压VE作为第一检测信号DET1。当电源电压VE的电压电平增大到足够时，第一晶体管T11可以被关断。第一检测电路111可以通过检测第一节点N11的电压电平来产生第一检测信号DET1。第一节点N11的电压电平可以根据第一电阻R11与第二电阻R12之间的比来确定。例如，第一电阻R11与第二电阻R12之比可以被设置为使得当电源电压VE的电压电平变得接近目标电平时第一节点N11具有足以导通第二晶体管T12的电压电平。当电源电压VE的电压电平变得接近目标电平时，第二晶体管T12可以被导通，以及第二节点N12可以被地电压VSS驱动以产生被使能为低电平的第一检测信号DET1。
第一检测电路111还可以包括第三晶体管T13。例如，第三晶体管T13可以是P沟道MOS晶体管。第三晶体管T13可以在其栅极处接收选择信号OPT，可以在其源极处耦接到电源电压VE的节点，并且可以在其漏极处同时耦接到第一电阻R11和第一晶体管T11的栅极。第三晶体管T13可以用作选择开关。第三晶体管T13可以将第一检测电路111去激活，使得第一检测电路111不工作。当选择信号OPT被使能时，第三晶体管T13可以将第一检测电路111去激活。当选择信号OPT被使能时，第三晶体管T13可以被导通并且可以将电源电压VE提供给第一电阻R11和第一晶体管T11的栅极。选择信号OPT可以用各种信号实现。例如，测试模式信号可以用作选择信号OPT。在一个实施例中，上电信号PWRUP可以用作选择信号OPT，并且第三晶体管T13可以基于上电信号PWRUP来控制第一检测电路111仅在第一操作时段中被激活。
图3示出了图1中所示的第二检测电路112的配置。参考图3，第二检测电路112可以具有差分放大电路的配置。第二检测电路112可以包括第一电阻R21、第二电阻R22、第一晶体管T21、第二晶体管T22、第三晶体管T23、第四晶体管T24、第一反相器IV21和第二反相器IV22。第一电阻R21可以耦接在电源电压VE的节点与第一节点N21之间。第二电阻R22可以耦接在第一节点N21与地电压VSS的节点之间。第一电阻R21和第二电阻R22可以通过对电源电压VE的电压电平进行分压来确定第一节点N21的电压电平。第一节点N21的电压电平可以对应于分压电压VD的电压电平。例如，第一电阻R21和第二电阻R22之比可以为“1:1”，并且分压电压VD可以具有与电源电压VE的一半相对应的电平。
在一个实施例中，第一晶体管T21和第二晶体管T22可以是N沟道MOS晶体管。第一晶体管T21可以耦接到第一节点N21并且可以在其栅极处接收分压电压VD，可以在其漏极处耦接到第二节点N22，并且可以在其源极处耦接到地电压VSS的节点。第二晶体管T22可以在其栅极处接收参考电压VREF，可以在其漏极处耦接到第三节点N23，并且可以在其源极处耦接到地电压VSS的节点。第三晶体管T23和第四晶体管T24可以是P沟道MOS晶体管。第三晶体管T23可以在其栅极和漏极处耦接到第二节点N22，并且可以在其源极处耦接到电源电压VE的节点。第四晶体管T24可以在其栅极处耦接到第二节点N22，可以在其源极处耦接到电源电压VE的节点，并且可以在其漏极处耦接到第三节点N23。第三晶体管T23和第四晶体管T24可以用作电流镜，并且可以基于第二节点N22的电压电平向第二节点N22和第三节点N23提供相同的电流量。
第一反相器IV21可以将从第三节点N23输出的信号反相，并且可以输出反相的信号。第二反相器IV22可以通过将第一反相器IV21的输出反相来产生第二检测信号DET2。
第二检测电路112还可以包括第五晶体管T25。第五晶体管T25可以耦接在第一晶体管T21、第二晶体管T22与地电压VSS的节点之间。例如，第五晶体管T25可以是N沟道MOS晶体管。第五晶体管T25可以在其栅极处接收偏置电压VBIAS，可以在其漏极处耦接到第一晶体管T21的源极和第二晶体管T22的源极，并且可以在其源极处耦接到地电压VSS的节点。通过形成从第一晶体管T21和第二晶体管T22到地电压VSS的节点的电流路径，第五晶体管T25可以将第二检测电路112激活。偏置电压VBIAS可以是任意的，并且可以在电源电压VE变得稳定之后具有正常电平。在一个实施例中，第五晶体管T25可以在其栅极处接收上电信号PWRUP。在一些实施例中，第五晶体管可以在其栅极处接收偏置电压VBIAS和上电信号PWRUP的门控信号。基于上电信号PWRUP，第五晶体管T25可以控制第二检测电路112仅在第二操作时段期间被激活。
当电源电压VE的电压电平稳定时，分压电压VD的电压电平可以低于参考电压VREF的电压电平。因此，流过第二晶体管T22的电流量可以大于流过第一晶体管T21的电流量，并且第三节点N23的电压电平可以高于第二节点N22的电压电平。因为从第三节点N23输出高电平的信号，所以第二检测信号DET2可以变成被禁止为高电平。当电源电压VE的电压电平异常升高到变得高于目标电平时，分压电压VD的电压电平可以高于参考电压VREF的电压电平。因此，流过第一晶体管T21的电流量可以大于流过第二晶体管T22的电流量，并且第三节点N23的电压电平可以低于第二节点N22的电压电平。因为从第三节点N23输出低电平的信号，所以第二检测信号DET2可以变成被使能为低电平。
图4示出了图1中所示的放电电路114的配置。参考图4，放电电路114可以包括控制信号发生单元410和放电单元420。控制信号发生单元410可以接收电压检测信号VDET。控制信号发生单元410可以基于电压检测信号VDET来产生放电控制信号DCS。当电压检测信号VDET被使能时，控制信号发生单元410可以对电源电压VE的电压电平进行分压，并且可以提供分压电压作为放电控制信号DCS。放电单元420可以接收放电控制信号DCS。当放电控制信号DCS被使能时，放电单元420可以将电源电压VE的节点与地电压VSS的节点耦接。放电单元420可以通过将电源电压VE的节点与地电压VSS的节点耦接来降低电源电压VE的电压电平和/或使电源电压VE放电。
参考图4，控制信号发生单元410可以包括第一晶体管T31、第一电阻R31和第二电阻R32。对于一个实施例，第一晶体管T31可以是P沟道MOS晶体管。第一晶体管T31可以在其栅极处接收电压检测信号VDET，并且可以在其源极处耦接到电源电压VE的节点。第一电阻R31可以在一端处耦接到第一晶体管T31的漏极，并且可以在另一端处耦接到第一节点N31。第二电阻R32可以在一端处耦接到第一节点N31，并且可以在另一端处耦接到地电压VSS的节点。可以从第一节点N31产生放电控制信号DCS。
放电单元420可以包括第二晶体管T32、第三晶体管T33和第四晶体管T34。尽管示出放电单元420具有三个晶体管，但是配置放电单元420的晶体管的数目可以大于或小于三个。第二晶体管T32、第三晶体管T33和第四晶体管T34中的每一个都可以是N沟道MOS晶体管。第二晶体管T32可以在其栅极处接收放电控制信号DCS，可以在其漏极处耦接到电源电压VE的节点，并且可以在其源极处耦接到地电压VSS的节点。第三晶体管T33可以在其栅极处接收放电控制信号DCS，可以在其漏极处耦接到电源电压VE的节点，并且可以在其源极处耦接到地电压VSS的节点。第四晶体管T34可以在其栅极处接收放电控制信号DCS，可以在其漏极处耦接到电源电压VE的节点，并且可以在其源极处耦接到地电压VSS的节点。第二晶体管T32、第三晶体管T33和第四晶体管T34可以具有彼此相同的尺寸和/或驱动能力，或者可以具有彼此不同的尺寸和/或驱动能力。当放电控制信号DCS被使能时，第二晶体管T32、第三晶体管T33和第四晶体管T34可以通过将电源电压VE的节点与地电压VSS的节点耦接来降低电源电压VE的电压电平。控制信号发生单元410的第一电阻R31和第二电阻R32之比可以被设置成使得放电控制信号DCS在电源电压VE的电压电平变得高于目标电平时具有足以将第二晶体管T32、第三晶体管T33和第四晶体管T34导通的高电压电平。
图5示出了根据本公开的一个实施例的半导体装置1的操作。参考图1至图5描述半导体装置1的操作。当半导体装置1处于低功率模式并进入上电模式时，电源电压VE可以被提供给半导体装置1。当半导体装置1上电时，电源电压VE的电压电平可以升高。在第一操作时段期间，电源电压VE的电压电平可以升高到稳定的电平。第二操作时段可以是在第一操作时段之后或者在电源电压VE的电压电平达到稳定电平之后的时段。上电信号PWRUP可以在第一操作时段期间与电源电压VE的电压电平一起升高，并且可以在电源电压VE的电压电平达到稳定电平时变成被使能为低电平。在第一操作时段期间，电压钳位电路110可以通过第一检测电路111来检测电源电压VE的电压电平。在一个实施例中，第一检测电路111可以检测电源电压VE本身，而第二检测电路112可以通过将电源电压VE与参考电压VREF进行比较来检测电源电压VE的电压电平。因此，第二检测电路112可以比第一检测电路111执行更精确的检测操作，并且可以具有更小的目标电平分布。
参考图5，目标电平Vtarget可以是用于确定电源电压VE的异常电平改变的参考。当电源电压VE的电压电平低于目标电平Vtarget时，内部电路120的耐久性或可靠性可以在不进行电源电压VE的电平控制的情况下得到维持。当电源电压VE的电压电平高于目标电平Vtarget时，内部电路120可能在其中产生意外的问题，因此电压钳位电路110可以用于降低电源电压VE的电压电平。第一检测电路111可以具有第一目标电平分布D1，以及第二检测电路112可以具有第二目标电平分布D2。第二目标电平分布D2可以小于第一目标电平分布D1。当电源电压VE的电压电平达到第一目标电平分布D1时，第一检测电路111可以将第一检测信号DET1使能。当电源电压VE的电压电平达到第二检测信号DET2时，第二检测电路112可以将第二检测信号DET2使能。
当电源电压VE的电压电平在第一操作时段期间异常改变(A)时，第一检测电路111可以将第一检测信号DET1使能。然而，电源电压VE的电压电平尚未达到第二目标电平分布D2，因此第二检测电路112可以使第二检测信号DET2保持被禁止。选择电路113可以基于被禁止的上电信号PWRUP来提供第一检测信号DET1作为电压检测信号VDET，并且电压检测信号VDET可以被使能。放电电路114可以基于电压检测信号VDET将电源电压VE的节点与地电压VSS的节点耦接，电源电压VE的电压电平可以下降。因此，电源电压VE的异常升高的电压电平可以变得稳定。在第一操作时段期间，通过经由第一检测电路111来检测电源电压VE的电压电平，半导体装置1可以在不使用诸如参考电压VREF的另一电压的情况下防止电源电压VE的异常电平升高。
在第二操作时段期间，电源电压VE的电压电平可以变得稳定并且参考电压VREF可以被正常地产生。当电源电压VE的电压电平在第二操作时段期间第一次异常改变(B)时，电源电压VE的电压电平可以达到第一目标电平分布D1但可能尚未达到第二目标电平分布D2。第一检测电路111可以将第一检测信号DET1使能，但是第二检测电路112可以将第二检测信号DET2禁止。选择电路113可以基于被使能的上电信号PWRUP来提供第二检测信号DET2作为电压检测信号VDET，并且电压检测信号VDET可以保持被禁止。因此，放电电路114可以不改变电源电压VE的电压电平。
当电源电压VE的电压电平在第二操作时段期间第二次异常改变(C)时，第一检测电路111和第二检测电路112可以分别将第一检测信号DET1和第二检测信号DET2使能。选择电路113可以基于被使能的上电信号PWRUP来提供第二检测信号DET2作为电压检测信号VDET，并且电压检测信号VDET可以被使能。放电电路114可以基于电压检测信号VDET将电源电压VE的节点与地电压VSS的节点耦接，电源电压VE的电压电平可以下降。因此，电源电压VE的异常增大的电压电平可以变得稳定。在第二操作时段期间，当经由第二检测电路112精确地检测到电源电压VE的电压电平达到目标电平Vtarget时，半导体装置1可以控制放电电路114以调整电源电压VE的电压电平。因此，可以减少不必要的功耗，并且可以确保电压钳位电路110的精确钳位操作。
图6示出了根据本公开的一个实施例的半导体系统6的配置。参考图6，半导体系统6可以包括第一半导体装置610、第二半导体装置620和电源管理集成电路(PMIC)630。第一半导体装置610可以提供第二半导体装置620操作所需的各种控制信号。第一半导体装置610可以包括各种主机设备。例如，第一半导体装置610可以包括一个或更多个主机设备，例如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)和存储器控制器。例如，第二半导体装置620可以是存储装置。存储装置可以包括易失性存储装置和非易失性存储装置。易失性存储装置可以包括静态随机存取存储器(静态RAM：SRAM)、动态RAM(DRAM)和/或同步DRAM(SDRAM)。非易失性存储装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)等。
第二半导体装置620可以通过多个总线耦接到第一半导体装置610。多个总线可以是用于传送信号的信号传输路径、链路或信道。多个总线可以包括命令地址总线601、时钟总线602和数据总线603。命令地址总线601和时钟总线602中的每一个都可以是单向总线，并且数据总线603可以是双向总线。第二半导体装置620可以通过命令地址总线601耦接到第一半导体装置610，并且可以通过命令地址总线601来接收命令地址信号CA。第二半导体装置620可以通过时钟总线602耦接到第一半导体装置610，并且可以通过时钟总线602来接收时钟信号CLK。时钟信号CLK可以包括一对或更多对时钟信号。第二半导体装置620可以通过数据总线603耦接到第一半导体装置610，并且可以从第一半导体装置610接收数据DQ，或者可以通过数据总线603向第一半导体装置610提供数据DQ。
电源管理集成电路630可以从外部电源(未示出)接收电力，并且可以产生第一电源电压VE1和第二电源电压VE2。第一电源电压VE1可以是具有足以在第一半导体装置610中使用的电平的电源电压，以及第二电源电压VE2可以是具有足以在第二半导体装置620中使用的电平的电源电压。电源管理集成电路630可以包括电压发生电路以及电压调节器等，以从外部电源产生第一电源电压VE1和第二电源电压VE2。电源管理集成电路630可以通过第一电源总线604耦接到第一半导体装置610。电源管理集成电路630可以通过第一电源总线604将第一电源电压VE1提供给第一半导体装置610。电源管理集成电路630可以通过第二电源总线605耦接到第二半导体装置620。电源管理集成电路630可以通过第二电源总线605将第二电源电压VE2提供给第二半导体装置620。
第一半导体装置610可以通过电源焊盘(未示出)从电源管理集成电路630接收第一电源电压VE1。第一半导体装置610可以包括电过应力(EOS)钳位电路611。EOS钳位电路611可以检测第一电源电压VE1的电压电平，并且可以在第一电源电压VE1的电压电平异常改变时对第一电源电压VE1的电压电平进行调整。通过EOS钳位电路611而变得稳定的第一电源电压VE1可以被提供给第一半导体装置610内的内部电路。EOS钳位电路611可以用参考图1描述的电压钳位电路110来实现。
第二半导体装置620可以通过电源焊盘(未示出)从电源管理集成电路630接收第二电源电压VE2。第二半导体装置620可以包括EOS钳位电路621。EOS钳位电路621可以检测第二电源电压VE2的电压电平，并且可以在第二电源电压VE2的电压电平异常改变时对第二电源电压VE2的电压电平进行调整。通过EOS钳位电路621而变得稳定的第二电源电压VE2可以被提供给第二半导体装置620内的内部电路。EOS钳位电路621可以用参考图1描述的电压钳位电路110来实现。
虽然上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例用作更多数量的可能实施例的示例。因此，电压钳位电路以及包括所述电压钳位电路的半导体装置和半导体系统不应基于所描述的实施例而受到限制。相反，结合以上描述和附图，本文描述的电压钳位电路以及包括所述电压钳位电路的半导体装置和半导体系统应当仅按照所附权利要求进行限制。

Claims (18)

1.一种电压钳位电路，包括：
第一检测电路，其被配置为通过检测电源电压的电压电平来产生第一检测信号；
第二检测电路，其被配置为通过检测所述电源电压的电压电平来产生第二检测信号；
选择电路，其被配置为基于上电信号将所述第一检测信号和所述第二检测信号中的一个输出为电压检测信号；以及
放电电路，其被配置为基于所述电压检测信号来改变所述电源电压的电压电平。
2.如权利要求1所述的电压钳位电路，其中，所述第一检测电路通过检测所述电源电压的电压电平是否达到目标电平来产生所述第一检测信号。
3.如权利要求1所述的电压钳位电路，其中，所述第二检测电路通过将与所述电源电压的电压电平相对应的分压电压和与目标电平相对应的参考电压进行比较来产生所述第二检测信号。
4.如权利要求1所述的电压钳位电路，其中，所述第一检测电路检测第一目标电平分布，其中，所述第二检测电路检测第二目标电平分布，以及其中，所述第二目标电平分布小于所述第一目标电平分布。
5.如权利要求1所述的电压钳位电路，
其中，在施加所述电源电压后，当所述电源电压的电压电平变得稳定时，所述上电信号被使能，以及
其中，所述选择电路在所述上电信号被禁止时将所述第一检测信号输出为所述电压检测信号，以及在所述上电信号被使能时将所述第二检测信号输出为所述电压检测信号。
6.如权利要求1所述的电压钳位电路，其中，所述放电电路包括：
控制信号发生单元，其被配置为基于所述电压检测信号来产生放电控制信号；以及放电单元，其被配置为基于所述放电控制信号来将所述电源电压的节点耦接到地电压的节点。
7.一种半导体装置，包括：
电压钳位电路，其被配置为在所述半导体装置的第一操作时段期间通过检测电源电压的电压电平来产生电压检测信号，被配置为在所述半导体装置的第二操作时段期间通过将所述电源电压与参考电压进行比较来产生所述电压检测信号，以及被配置为基于所述电压检测信号来改变所述电源电压的电压电平；以及
内部电路，其被配置为通过接收所述电源电压来操作。
8.如权利要求7所述的半导体装置，其中，所述第一操作时段是所述半导体装置上电期间的时段，以及其中，所述第二操作时段是所述半导体装置已上电之后的时段。
9.如权利要求7所述的半导体装置，其中，所述电压钳位电路包括：
第一检测电路，其被配置为通过检测所述电源电压的电压电平来产生第一检测信号；
第二检测电路，其被配置为通过将所述电源电压与所述参考电压进行比较来产生第二检测信号；
选择电路，其被配置为在所述第一操作时段期间将所述第一检测信号输出为所述电压检测信号，以及被配置为在所述第二操作时段期间将所述第二检测信号输出为所述电压检测信号；以及
放电电路，其被配置为基于所述电压检测信号来改变所述电源电压的电压电平。
10.如权利要求9所述的半导体装置，其中，所述第一检测电路通过检测所述电源电压的电压电平是否达到目标电平来产生所述第一检测信号。
11.如权利要求9所述的半导体装置，其中，所述第二检测电路通过将与所述电源电压的电压电平相对应的分压电压和与目标电平相对应的所述参考电压进行比较来产生所述第二检测信号。
12.如权利要求9所述的半导体装置，其中，所述第一检测电路检测第一目标电平分布，其中，所述第二检测电路检测第二目标电平分布，以及其中，所述第二目标电平分布小于所述第一目标电平分布。
13.如权利要求9所述的半导体装置，其中，所述放电电路包括：
控制信号发生单元，其被配置为基于所述电压检测信号来产生放电控制信号；以及放电单元，其被配置为基于所述放电控制信号来将所述电源电压的节点耦接到地电压的节点。
14.一种半导体系统，包括：
第一半导体装置，其被配置为通过接收第一电源电压来操作；
第二半导体装置，其被配置为通过接收第二电源电压来操作，其中，所述第二半导体装置耦接到所述第一半导体装置以执行数据通信；以及
电源管理集成电路，其被配置为产生所述第一电源电压和所述第二电源电压，
其中，所述第一半导体装置包括电压钳位电路，所述电压钳位电路被配置为通过检测所述第一电源电压的电压电平来改变所述第一电源电压的电压电平，以及
其中，所述电压钳位电路基于所述第一半导体装置的操作时段通过检测所述第一电源电压来产生电压检测信号或者通过将所述第一电源电压与参考电压进行比较来产生所述电压检测信号，以及所述电压钳位电路基于所述电压检测信号来改变所述第一电源电压的电压电平。
15.如权利要求14所述的半导体系统，其中，所述电压钳位电路包括：
第一检测电路，其被配置为在所述第一半导体装置的第一操作时段期间通过检测所述第一电源电压的电压电平来产生所述电压检测信号；
第二检测电路，其被配置为在所述第二半导体装置的第二操作时段期间通过将所述第一电源电压与所述参考电压进行比较来产生所述电压检测信号；以及
放电电路，其被配置为基于所述电压检测信号来改变所述第一电源电压的电压电平。
16.如权利要求15所述的半导体系统，其中，所述第一操作时段是所述第一半导体装置上电期间的时段，以及所述第二操作时段是所述第一半导体装置已上电之后的时段。
17.如权利要求15所述的半导体系统，其中，所述第一检测电路检测第一目标电平分布，其中，所述第二检测电路检测第二目标电平分布，以及其中，所述第二目标电平分布小于所述第一目标电平分布。
18.如权利要求15所述的半导体系统，其中，所述放电电路包括：
控制信号发生单元，其被配置为基于所述电压检测信号来产生放电控制信号；以及放电单元，其被配置为基于所述放电控制信号来将所述第一电源电压的节点耦接到地电压的节点。
CN201811573671.1A 2018-06-18 2018-12-21 电压钳位电路以及包括其的半导体装置和半导体系统 Active CN110620373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0069566 2018-06-18
KR1020180069566A KR102501696B1 (ko) 2018-06-18 2018-06-18 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
CN110620373A true CN110620373A (zh) 2019-12-27
CN110620373B CN110620373B (zh) 2022-10-21

Family

ID=68839838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811573671.1A Active CN110620373B (zh) 2018-06-18 2018-12-21 电压钳位电路以及包括其的半导体装置和半导体系统

Country Status (3)

Country Link
US (1) US10719095B2 (zh)
KR (1) KR102501696B1 (zh)
CN (1) CN110620373B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113744772A (zh) * 2020-05-28 2021-12-03 爱思开海力士有限公司 半导体装置和半导体存储器装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11243588B2 (en) * 2018-05-30 2022-02-08 Hangzhou Canaan Intelligence Information Technology Co, Ltd Series circuit and computing device
KR20230006290A (ko) * 2021-07-02 2023-01-10 삼성전자주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법
KR20240002522A (ko) * 2022-06-29 2024-01-05 에스케이하이닉스 주식회사 반도체칩 및 반도체시스템
KR20240021429A (ko) * 2022-08-10 2024-02-19 삼성전자주식회사 전자 장치 및 그의 전압 감지 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637946A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 半导体存储装置内的内电压产生电路
US7126391B1 (en) * 2003-07-16 2006-10-24 Cypress Semiconductor Corporation Power on reset circuits
US20080048729A1 (en) * 2006-07-25 2008-02-28 International Business Machines Corporation Comparator Circuit and Method for Operating a Comparator Circuit
CN102902293A (zh) * 2011-07-26 2013-01-30 海力士半导体有限公司 半导体集成电路
CN105679354A (zh) * 2014-12-09 2016-06-15 爱思开海力士有限公司 半导体器件
CN106205673A (zh) * 2015-05-27 2016-12-07 爱思开海力士有限公司 具有初始化电路的半导体器件及包括其的半导体系统
CN106505981A (zh) * 2017-01-09 2017-03-15 上海胤祺集成电路有限公司 上电复位电路
CN107452414A (zh) * 2016-05-30 2017-12-08 爱思开海力士有限公司 加电复位电路和包括其的半导体存储器件
CN108089626A (zh) * 2016-11-22 2018-05-29 科域科技有限公司 电压钳位电路
CN108154897A (zh) * 2016-12-02 2018-06-12 爱思开海力士有限公司 包括电压钳位电路的非易失性存储装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854419B1 (ko) 2007-03-31 2008-08-26 주식회사 하이닉스반도체 파워 업 신호 생성장치
KR102105443B1 (ko) 2013-06-21 2020-04-29 에스케이하이닉스 주식회사 반도체 장치
US11081881B2 (en) * 2017-12-20 2021-08-03 Stmicroelectronics International N.V. Full swing positive to negative MOSFET supply clamp for electrostatic discharge (ESD) protection

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126391B1 (en) * 2003-07-16 2006-10-24 Cypress Semiconductor Corporation Power on reset circuits
CN1637946A (zh) * 2003-12-30 2005-07-13 海力士半导体有限公司 半导体存储装置内的内电压产生电路
US20080048729A1 (en) * 2006-07-25 2008-02-28 International Business Machines Corporation Comparator Circuit and Method for Operating a Comparator Circuit
CN102902293A (zh) * 2011-07-26 2013-01-30 海力士半导体有限公司 半导体集成电路
CN105679354A (zh) * 2014-12-09 2016-06-15 爱思开海力士有限公司 半导体器件
CN106205673A (zh) * 2015-05-27 2016-12-07 爱思开海力士有限公司 具有初始化电路的半导体器件及包括其的半导体系统
CN107452414A (zh) * 2016-05-30 2017-12-08 爱思开海力士有限公司 加电复位电路和包括其的半导体存储器件
CN108089626A (zh) * 2016-11-22 2018-05-29 科域科技有限公司 电压钳位电路
CN108154897A (zh) * 2016-12-02 2018-06-12 爱思开海力士有限公司 包括电压钳位电路的非易失性存储装置
CN106505981A (zh) * 2017-01-09 2017-03-15 上海胤祺集成电路有限公司 上电复位电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113744772A (zh) * 2020-05-28 2021-12-03 爱思开海力士有限公司 半导体装置和半导体存储器装置

Also Published As

Publication number Publication date
KR20190142535A (ko) 2019-12-27
KR102501696B1 (ko) 2023-02-21
US10719095B2 (en) 2020-07-21
US20190384336A1 (en) 2019-12-19
CN110620373B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN110620373B (zh) 电压钳位电路以及包括其的半导体装置和半导体系统
US6922098B2 (en) Internal voltage generating circuit
US9933799B2 (en) Voltage regulator using a multi-power and gain-boosting technique and mobile devices including the same
CN108511012B (zh) 能够降低功耗的存储器模块和包括其的半导体系统
US7453741B2 (en) Semiconductor device card providing multiple working voltages
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US20160064091A1 (en) Precharge control signal generator and semiconductor memory device therewith
US7831845B2 (en) Power-up circuit and semiconductor memory apparatus with the same
US6614674B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
US20230273660A1 (en) Electronic circuit for outputting voltage based on a plurality of input voltages
US20120229183A1 (en) Power-on reset circuit and electronic device having the same
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
US9716493B2 (en) Input circuit and semiconductor apparatus including the input circuit
US10367499B2 (en) Power supply ready indicator circuit
US20160285372A1 (en) Power driving device and semiconductor device including the same
KR100757918B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
US10347326B2 (en) Resistive memory apparatus with a single read/write driver
JP2005085422A (ja) 半導体装置
US20160195889A1 (en) Semiconductor device and semiconductor system including a voltage detection block
KR100845799B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
US9036403B2 (en) Semiconductor memory devices
KR20120042273A (ko) 파워업 신호 생성 회로 및 이를 포함하는 반도체 장치
KR20050122109A (ko) 기판 바이어스 전압 검출기
KR20080060614A (ko) 파워 온 리셋 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant