TWI719928B - 延遲鎖定迴路的控制電路及其控制方法 - Google Patents

延遲鎖定迴路的控制電路及其控制方法 Download PDF

Info

Publication number
TWI719928B
TWI719928B TW109129393A TW109129393A TWI719928B TW I719928 B TWI719928 B TW I719928B TW 109129393 A TW109129393 A TW 109129393A TW 109129393 A TW109129393 A TW 109129393A TW I719928 B TWI719928 B TW I719928B
Authority
TW
Taiwan
Prior art keywords
signal
control
clock
control circuit
enabling
Prior art date
Application number
TW109129393A
Other languages
English (en)
Other versions
TW202209821A (zh
Inventor
何宗頴
孫啟翔
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW109129393A priority Critical patent/TWI719928B/zh
Application granted granted Critical
Publication of TWI719928B publication Critical patent/TWI719928B/zh
Priority to US17/391,035 priority patent/US11290116B2/en
Publication of TW202209821A publication Critical patent/TW202209821A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Pulse Circuits (AREA)

Abstract

一種延遲鎖定迴路的控制電路及其控制方法被提出。控制電路包括電源狀態偵測器、電壓比較器、致能信號產生器以及控制信號產生器。電源狀態偵測器偵測時脈致能信號的轉態緣以產生對應操作電源產生變化的觸發信號。電壓比較器使操作電源與參考電壓比較，並產生比較結果。致能信號產生器依據觸發信號使致能信號為激活狀態，並依據比較結果使致能信號為非激活狀態。控制信號產生器在致能信號為激活狀態時輸出控制時脈以產生控制信號。

Description

延遲鎖定迴路的控制電路及其控制方法
本發明是有關於一種延遲鎖定迴路的控制電路及其控制方法，且特別是有關於一種應用於記憶體的延遲鎖定迴路的控制電路及其控制方法。
請參照圖1，在習知技術領域，動態隨機存取記憶體中的時脈致能信號CKE由低邏輯準位拉高為高邏輯準位時，動態隨機存取記憶體可由斷電（power down）模式脫離，而所接收的操作電壓VINT的電壓值會發生下降的現象。這個操作電壓VINT的電壓值下降的現象，會使得動態隨機存取記憶體提供讀取資料DQS的時脈週期發生變化，並使時脈信號CK與讀取資料DQS的轉態不同步的現象。如此一來，若在時間點TS進行讀取資料DQS的擷取動作，則可能會造成資料讀取的錯誤，降低可靠度。
本發明提供一種延遲鎖定迴路的控制電路以及其控制方法，在記憶體的應用中，可提升資料讀取的可靠度。
本發明的延遲鎖定迴路的控制電路包括電源狀態偵測器、電壓比較器、致能信號產生器以及控制信號產生器。電源狀態偵測器接收時脈致能信號，依據偵測時脈致能信號的轉態緣來產生對應操作電源產生變化的觸發信號。電壓比較器使操作電源與參考電壓比較，並產生比較結果。致能信號產生器耦接電源狀態偵測器以及電壓比較器，接收觸發信號並依據觸發信號使致能信號為激活狀態，並依據比較結果使致能信號為非激活狀態。控制信號產生器接收致能信號以及控制時脈，在致能信號為激活狀態時輸出控制時脈以產生控制信號。
本發明的延遲鎖定迴路的控制方法包括：依據偵測時脈致能信號的轉態緣來產生對應操作電源產生變化的觸發信號；使操作電源與參考電壓比較，並產生比較結果；依據觸發信號使致能信號為激活狀態，並依據比較結果使該致能信號為非激活狀態；以及，在致能信號為激活狀態時輸出該控制時脈以產生控制信號，其中控制信號用以控制延遲鎖定迴路的鎖定動作的開啟或停止。
基於上述，本發明透過針對操作電源的變化狀態，以在操作電源不穩定的時間區間，透過所產生的控制信號來停止延遲鎖定迴路的鎖定動作，以維持記憶體的資料讀取的可靠度。
請參照圖2，控制電路200包括電源狀態偵測器210、致能信號產生器220、電壓比較器230以及控制信號產生器240。電源狀態偵測器210接收時脈致能信號CKE_PD。電源狀態偵測器210依據偵測時脈致能信號CKE_PD的轉態緣來產生對應操作電源VINT產生變化的觸發信號TRIG。在此，在記憶體的應用中，時脈致能信號CKE_PD由低邏輯準位被拉高為高邏輯準位後，操作電源VINT的電壓值會發生降低的現象。因此，在本實施例中，電源狀態偵測器210可透過偵測時脈致能信號CKE_PD的上升緣來產生觸發信號TRIG，其中觸發信號TRIG為一脈波信號。在本實施例中，當觸發信號TRIG產生負脈波時，表示操作電源VINT會產生下降的變化。
致能信號產生器220耦接電源狀態偵測器210，並用以接收觸發信號TRIG。致能信號產生器220用以產生致能信號EN_CTRL。其中，致能信號產生器220依據觸發信號TRIG使致能信號EN_CTRL為激活（active）狀態。並且，致能信號產生器220另接收比較結果Cout，並依據比較結果Cout以使致能信號EN_CTRL為非激活（non-active）狀態。上述的激活狀態以及非激活狀態可以由不同的邏輯準位來呈現，其中，當致能信號EN_CTRL為第一邏輯準位時為激活狀態，而在致能信號EN_CTRL為第二邏輯準位時則為非激活狀態。第一邏輯準位可以為高邏輯準位以及低邏輯準位的其中之一，第二邏輯準位則可以為高邏輯準位以及低邏輯準位的其中之另一。
此外，電壓比較器230耦接至致能信號產生器220。電壓比較器230接收操作電源VINT以及參考電壓VREF，並依據比較操作電源VINT以及參考電壓VREF以產生比較結果Cout。其中，電壓比較器230可在當操作電源VINT的電壓值低於參考電壓VREF時，提供比較結果Cout以使致能信號產生器220將所產生的致能信號EN_CTRL設定為非激活狀態。並且，在當操作電源VINT的電壓值回復至大於參考電壓VREF時，電壓比較器230提供比較結果Cout以使致能信號產生器220將所產生的致能信號EN_CTRL變更為激活狀態。
控制信號產生器240耦接至致能信號產生器220。控制信號產生器240接收致能信號EN_CTRL以及控制時脈CLK_CTRL，並依據致能信號EN_CTRL以決定是否輸出控制時脈CLK_CTRL以產生控制信號PDCTRL。其中，當致能信號EN_CTRL為激活狀態時，控制信號產生器240提供控制時脈CLK_CTRL來產生控制信號PDCTRL。相對的，當致能信號EN_CTRL為非激活狀態時，控制信號產生器240使控制信號PDCTRL為固定的邏輯準位（例如為低邏輯準位）。
由上述說明可以得知，本發明實施例中，電源狀態偵測器210偵測操作電源VINT產生變化的時間點，並在操作電源VINT產生變化時，電壓比較器230透過比較操作電源VINT與參考電壓VREF，來獲知操作電源VINT下降後的回復狀態。而在操作電源VINT產生變化到操作電源VINT回穩到正常狀態（大於參考電壓VREF）的時間區間中，控制信號產生器240可透過為非激活狀態的致能信號EN_CTRL。藉以使控制信號PDCTRL維持在固定的低邏輯準位，並使延遲鎖定迴路的鎖定動作被停止。此外，在本實施例中，當操作電源VINT回穩到正常狀態後，控制信號產生器240可透過為被激活狀態的致能信號EN_CTRL，產生等於控制時脈CLK_CTRL的控制信號PDCTRL，並重啟延遲鎖定迴路的鎖定動作。如此一來，延遲鎖定迴路可快速完成鎖定動作，並維持記憶體讀取資料的正確無誤。
請參照圖3，控制電路300包括電源狀態偵測器310、致能信號產生器320、電壓比較器330以及控制信號產生器340。電源狀態偵測器310包括正反器FF1以及由反向器IV1以及反及閘ND1構成的邏輯電路。正反器FF1的資料端D接收時脈致能信號CKE_PD；正反器FF1的時脈端CLK可接收時脈信號CK1；正反器FF1的輸出端Q則耦接至反向器IV1的輸入端，並提供時脈致能延遲信號DCKE；正反器FF1並接收重置信號RESET以執行重置動作。反向器IV1用以反向時脈致能延遲信號DCKE以產生反向時脈致能延遲信號DCKEN。反及閘ND1則接收時脈致能信號CKE_PD、反向時脈致能延遲信號DCKEN以及鎖定信號DLL_LOCKED，並在延遲鎖相迴路已鎖定的情況下，依據時脈致能信號CKE_PD的上升緣以及反向時脈致能延遲信號DCKEN的下降緣間的相位差，來產生觸發信號TRIG的負脈波。其中，觸發信號TRIG的負脈波的長度等於時脈致能信號CKE_PD的上升緣以及反向時脈致能延遲信號DCKEN的下降緣間的時間長度。
致能信號產生器320包括設定重置閂鎖器（SR Latch）SRL、反及閘ND2以及ND5。設定重置閂鎖器SRL則包括反及閘ND3以及ND4。設定重置閂鎖器SRL的設定端SB接收觸發信號TRIG，設定重置閂鎖器SRL的重置端RB則耦接至反及閘ND2的輸出端。設定重置閂鎖器SRL用以感測觸發信號TRIG的負脈波，並在輸出端OA對應產生為高邏輯準位的閂鎖信號LOUT。
反及閘ND5形成輸出控制電路。反及閘ND5接收閂鎖信號LOUT以及電壓比較器330產生的比較結果Cout，並依據閂鎖信號LOUT以及比較結果Cout以產生致能信號EN_CTRL。在本實施例中，致能信號EN_CTRL在激活狀態下為高邏輯準位，致能信號EN_CTRL在非激活狀態下為低邏輯準位。
電壓比較器330接收操作電源VINT以及參考電壓VREF以進行比對，並藉以產生比較結果Cout。電壓比較器330可以透過磁滯型的運算放大器OP1來建構。運算放大器OP1的正輸入端接收參考電壓VREF，運算放大器OP1的負輸入端則接收操作電源VINT。
在當觸發信號TRIG的負脈波出現後，且操作電源VINT的電壓值維持低於參考電壓VREF時，電壓比較器330產生高邏輯準位的比較結果Cout。配合同樣為高邏輯準位的閂鎖信號LOUT，反及閘ND5可產生為非激活狀態的致能信號EN_CTRL。而在當操作電源VINT的電壓值上升至大於參考電壓VREF後，電壓比較器330產生的比較結果Cout變更為低邏輯準位，而使反及閘ND5產生為激活狀態的致能信號EN_CTRL。
在此同時，基於致能信號EN_CTRL為高邏輯準位，反及閘ND2可依據同樣為高邏輯準位的觸發信號TRIG以及致能信號EN_CTRL來提供低邏輯準位信號至設定重置閂鎖器SRL的重置端RB，並使閂鎖信號LOUT被重置為低邏輯準位。而在閂鎖信號LOUT為低邏輯準位的條件下，致能信號EN_CTRL變更為激活的狀態（高邏輯準位）。
控制信號產生器340可由及閘AD1來建構。及閘AD1接收致能信號EN_CTRL以及控制時脈CLK_CTRL，並依據致能信號EN_CTRL激活與否以決定是否輸出控制時脈CLK_CTRL以產生控制信號PDCTRL。在當致能信號EN_CTRL為高邏輯準位時，控制信號PDCTRL與控制時脈CLK_CTRL相同，相對的，在當致能信號EN_CTRL為低邏輯準位時，控制信號PDCTRL為低邏輯準位。
在此請參照圖4，其中，觸發信號TRIG的負脈波可依據時脈致能信號CKE_PD的上升緣來產生，而在致能信號EN_CTRL為非激活的時間區間TDIS，可透過維持為低邏輯準位的控制信號PDCTRL，來停止延遲鎖相迴路的鎖定動作。並且，在操作電源VINT的電壓值回復後（時間區間TDIS後），控制信號PDCTRL回復等於控制時脈CLK_CTRL，並重啟延遲鎖相迴路的鎖定動作。
請參照圖5，在步驟S510中，依據偵測時脈致能信號的轉態緣來產生對應操作電源產生變化的觸發信號；在步驟S520中，使操作電源與參考電壓比較，並產生比較結果；在步驟S530中，則依據觸發信號使致能信號為激活狀態，並依據比較結果使致能信號為非激活狀態；以及，在步驟S540中，在致能信號為激活狀態時輸出控制時脈以產生控制信號，其中控制信號用以控制延遲鎖定迴路的鎖定動作的開啟或停止。
關於上述步驟的實施細節，在前述多個實施例中有詳細的說明，以下恕不多贅述。
綜上所述，本發明透過偵測時脈致能信號的轉態緣，來在當操作電源的電壓值下降時，停止延遲鎖相迴路的時脈信號的鎖定動作。在記憶體的應用中，讀取資料對應的時脈資訊，可以保持與時脈信號同步，維持讀取資料的可靠度。
200、300:控制電路 210、310:電源狀態偵測器 220、320:致能信號產生器 230、330:電壓比較器 240:控制信號產生器 CKE_PD、CKE:時脈致能信號 SRL:重置閂鎖器 SB:設定端 RB:重置端 OA:輸出端 LOUT:閂鎖信號 DLL_LOCKED:鎖定信號 DCKEN:反向時脈致能延遲信號 VINT:操作電源 TRIG:觸發信號 EN_CTRL:致能信號 OP1:運算放大器 Cout:比較結果 VREF:參考電壓 AD1:及閘 PDCTRL:控制信號 CLK_CTRL:控制時脈 DQS:讀取資料 CK、CK1:時脈信號 TS:時間點 FF1:正反器 IV1:反向器 ND1~ND5:反及閘 CLK:時脈端 D:資料端 Q:輸出端 TDIS:時間區間 RESET:重置信號 S510~S540:延遲鎖定迴路的控制步驟
圖1是習知的記憶體的動作波形圖。 圖2繪示本發明一實施例的延遲鎖定迴路（delay lock loop, DLL）的控制電路的示意圖。 圖3繪示本發明實施例的延遲鎖定迴路的控制電路的電路圖。 圖4繪示本發明圖3實施例的控制電路的動作波形圖。 圖5繪示本發明實施例的延遲鎖定迴路的控制方法的流程圖。
200:控制電路
210:電源狀態偵測器
220:致能信號產生器
230:電壓比較器
240:控制信號產生器
CKE_PD:時脈致能信號
VINT:操作電源
TRIG:觸發信號
EN_CTRL:致能信號
Cout:比較結果
VREF:參考電壓
PDCTRL:控制信號
CLK_CTRL:控制時脈

Claims (13)

  1. 一種延遲鎖定迴路的控制電路，包括：一電源狀態偵測器，接收一時脈致能信號，依據偵測該時脈致能信號的一轉態緣來產生對應一操作電源產生變化的一觸發信號；一電壓比較器，使該操作電源與一參考電壓比較，並產生一比較結果；一致能信號產生器，耦接該電源狀態偵測器以及該電壓比較器，接收該觸發信號並依據該觸發信號使一致能信號為一激活狀態，並依據該比較結果使該致能信號為一非激活狀態；以及一控制信號產生器，接收該致能信號以及一控制時脈，在該致能信號為該激活狀態時輸出該控制時脈以產生一控制信號。
  2. 如請求項1所述的控制電路，其中該轉態緣為一上升緣，該電源狀態偵測器偵測該時脈致能信號的該上升緣以產生為脈波信號的該觸發信號。
  3. 如請求項1所述的控制電路，其中該電源狀態偵測器包括：一正反器，具有資料端接收該時脈致能信號，該正反器的時脈端接收一時脈信號，該正反器的輸出端產生一時脈致能延遲信號；以及 一邏輯電路，使該時脈致能信號與該時脈致能延遲信號進行邏輯運算，並依據該時脈致能信號與該時脈致能延遲信號間的時間延遲來產生該觸發信號。
  4. 如請求項3所述的控制電路，其中該邏輯電路包括：一反向器，接收該時脈致能延遲信號並產生一反向時脈致能延遲信號；以及一及閘，針對該反向時脈致能延遲信號以及該時脈致能信號進行該邏輯運算以產生該觸發信號。
  5. 如請求項4所述的控制電路，其中該及閘更接收一鎖定信號，並依據該鎖定信號以決定是否產生該觸發信號。
  6. 如請求項1所述的控制電路，其中該電壓比較器包括：一運算放大器，具有負輸入端以接收該操作電源，該運算放大器的正輸入端接收該參考電壓，該運算放大器的輸出端產生該比較結果。
  7. 如請求項1所述的控制電路，其中該電壓比較器為磁滯型比較器。
  8. 如請求項1所述的控制電路，其中該致能信號產生器包括：一設定重置閂鎖器，具有設定端接收該觸發信號，該設定重置閂鎖器的重置端接收該致能信號的反向信號，該設定重置閂鎖器的輸出端產生一閂鎖信號；以及 一輸出控制電路，耦接至該設定重置門鎖器的輸出端，接收該比較結果以及該閂鎖信號，依據該比較結果以及該閂鎖信號以產生該致能信號。
  9. 如請求項1所述的控制電路，其中該致能信號產生器更包括：一反及閘，具有二輸入端以分別接收該致能信號以及該觸發信號，該反及閘的輸出端耦接至該設定重置閂鎖器的重置端。
  10. 如請求項1所述的控制電路，其中該控制信號產生器包括一及閘，該及閘在該致能信號為該激活狀態時輸出該控制時脈以產生該控制信號。
  11. 如請求項1所述的控制電路，其中該控制信號用以控制該延遲鎖定迴路的鎖定動作的開啟或停止。
  12. 一種延遲鎖定迴路的控制方法，包括：依據偵測一時脈致能信號的一轉態緣來產生對應一操作電源產生變化的一觸發信號；使該操作電源與一參考電壓比較，並產生一比較結果；依據該觸發信號使一致能信號為一激活狀態，並依據該比較結果使該致能信號為一非激活狀態；以及在該致能信號為該激活狀態時輸出該控制時脈以產生一控制信號，其中該控制信號用以控制該延遲鎖定迴路的鎖定動作的開啟或停止。
  13. 如請求項12所述的控制方法，其中該轉態緣為一上升緣。
TW109129393A 2020-08-27 2020-08-27 延遲鎖定迴路的控制電路及其控制方法 TWI719928B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109129393A TWI719928B (zh) 2020-08-27 2020-08-27 延遲鎖定迴路的控制電路及其控制方法
US17/391,035 US11290116B2 (en) 2020-08-27 2021-08-02 Control circuit of delay lock loop and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109129393A TWI719928B (zh) 2020-08-27 2020-08-27 延遲鎖定迴路的控制電路及其控制方法

Publications (2)

Publication Number Publication Date
TWI719928B true TWI719928B (zh) 2021-02-21
TW202209821A TW202209821A (zh) 2022-03-01

Family

ID=75745950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129393A TWI719928B (zh) 2020-08-27 2020-08-27 延遲鎖定迴路的控制電路及其控制方法

Country Status (2)

Country Link
US (1) US11290116B2 (zh)
TW (1) TWI719928B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535271B2 (en) * 2002-03-22 2009-05-19 Rambus Inc. Locked loop circuit with clock hold function
US20100295588A1 (en) * 2009-05-21 2010-11-25 Hoon Choi Delay locked loop circuit and semiconductor memory device using the same
US20110032787A1 (en) * 2009-08-07 2011-02-10 Samsung Electronics Co., Ltd. Input buffer circuit, semiconductor memory device and memory system
US8036300B2 (en) * 2004-07-08 2011-10-11 Rambus, Inc. Dual loop clock recovery circuit
TW201236340A (en) * 2010-11-08 2012-09-01 Intersil Inc Synthetic ripple regulator with frequency control
US9568315B2 (en) * 2013-12-10 2017-02-14 Seiko Epson Corporation Detection device, sensor, electronic apparatus and moving object

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650594B1 (en) 2002-07-12 2003-11-18 Samsung Electronics Co., Ltd. Device and method for selecting power down exit
KR100784907B1 (ko) 2006-06-30 2007-12-11 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR100907002B1 (ko) 2007-07-12 2009-07-08 주식회사 하이닉스반도체 지연 동기 루프 및 그의 제어 방법
KR102515455B1 (ko) * 2016-02-26 2023-03-30 에스케이하이닉스 주식회사 내부 전압 생성 회로 및 이를 이용하는 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535271B2 (en) * 2002-03-22 2009-05-19 Rambus Inc. Locked loop circuit with clock hold function
US8036300B2 (en) * 2004-07-08 2011-10-11 Rambus, Inc. Dual loop clock recovery circuit
US20100295588A1 (en) * 2009-05-21 2010-11-25 Hoon Choi Delay locked loop circuit and semiconductor memory device using the same
US20110032787A1 (en) * 2009-08-07 2011-02-10 Samsung Electronics Co., Ltd. Input buffer circuit, semiconductor memory device and memory system
TW201236340A (en) * 2010-11-08 2012-09-01 Intersil Inc Synthetic ripple regulator with frequency control
US9568315B2 (en) * 2013-12-10 2017-02-14 Seiko Epson Corporation Detection device, sensor, electronic apparatus and moving object

Also Published As

Publication number Publication date
TW202209821A (zh) 2022-03-01
US11290116B2 (en) 2022-03-29
US20220069827A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US7199634B2 (en) Duty cycle correction circuits suitable for use in delay-locked loops and methods of correcting duty cycles of periodic signals
US6928007B2 (en) ODT mode conversion circuit and method
US7340632B2 (en) Domain crossing device
US8067968B2 (en) Locking state detector and DLL circuit having the same
US7453753B2 (en) Semiconductor memory apparatus
US7944772B2 (en) Semiconductor memory device and method for generating output enable signal
US8063681B2 (en) Semiconductor integrated circuit and method of controlling the same
JP2003204261A (ja) 遅延同期ループ
US8144530B2 (en) Semiconductor memory device and method for generating output enable signal
KR101076889B1 (ko) 데이터출력제어회로
JP2009278528A (ja) Ｄｌｌ回路、および半導体装置
US8108709B2 (en) Output enable signal generation circuit for semiconductor memory device
US8446197B2 (en) Delay locked loop and method for driving the same
JP2012123862A (ja) 半導体装置及びその制御方法
TWI719928B (zh) 延遲鎖定迴路的控制電路及其控制方法
US8766687B2 (en) Semiconductor memory device and operating method thereof
US9065456B2 (en) Semiconductor device having DLL circuit
CN102647543A (zh) 同步信号产生电路与内存装置
US20120256666A1 (en) Delay lock loop system with a self-tracking function and method thereof
JP2003163592A (ja) 位相比較器およびそれを用いたクロック発生回路
US9054713B2 (en) Semiconductor device generating internal clock signal having higher frequency than that of input clock signal
CN114448428A (zh) 延迟锁定回路的控制电路及其控制方法
JP2001250382A (ja) クロック再生回路
KR100859834B1 (ko) 지연 고정 루프와 그의 구동 방법
US8653866B2 (en) Semiconductor device and operating method thereof