KR102515236B1 - 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스 - Google Patents

저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스 Download PDF

Info

Publication number
KR102515236B1
KR102515236B1 KR1020220015236A KR20220015236A KR102515236B1 KR 102515236 B1 KR102515236 B1 KR 102515236B1 KR 1020220015236 A KR1020220015236 A KR 1020220015236A KR 20220015236 A KR20220015236 A KR 20220015236A KR 102515236 B1 KR102515236 B1 KR 102515236B1
Authority
KR
South Korea
Prior art keywords
tungsten
feature
nucleation layer
germanium
temperature
Prior art date
Application number
KR1020220015236A
Other languages
English (en)
Other versions
KR20220024266A (ko
Inventor
라쉬나 후마윤
수다 마난다르
마이클 다넥
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/173,733 external-priority patent/US9159571B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20220024266A publication Critical patent/KR20220024266A/ko
Application granted granted Critical
Publication of KR102515236B1 publication Critical patent/KR102515236B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 프로세싱 시에 기판들의 피처 내에 저 저항 텅스텐을 증착하기 위한 방법들이 본 명세서에서 개시된다. 방법들은 얇고 저 저항의 핵생성 층을 달성하도록 텅스텐 핵생성 층 증착 동안에 게르마늄 함유 환원제를 사용하는 것을 수반한다.

Description

저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스{TUNGSTEN NUCLEATION PROCESS TO ENABLE LOW RESISTIVITY TUNGSTEN FEATURE FILL}
텅스텐-함유 재료들의 증착 (deposition) 은 수많은 반도체 제조 프로세스들의 중요한 일부이다. 이러한 재료들은 수평적 상호접속부들, 인접하는 금속 층들 간의 비아들, 제 1 금속 층들과 실리콘 기판 상의 디바이스들 간의 컨택트들, 및 고 종횡비 피처들을 위해서 사용될 수 있다. 반도체 기판에 대한 통상적인 텅스텐 증착 프로세스 시에, 기판은 진공 챔버 내에서 프로세스 온도로 가열되고 시드 또는 핵생성 층 역할을 하는 텅스텐 막의 매우 얇은 부분이 증착된다. 이후에, 나머지 텅스텐 막 (벌크 층) 이 핵생성 층 상에 증착된다. 벌크 층은 일반적으로 핵생성 층보다 신속하게 증착된다.
매우 낮은 저항을 갖는 점점 얇아지는 텅스텐 전기적 접속부들은 보다 작은 임계 치수 디바이스들을 가능하게 할 것이다. 통상적인 방법들이 핵생성 층들을 증착할 수 있지만, 작은 임계 치수 피처들 내에 저 저항 텅스텐을 증착하기 위해서 핵생성 층들을 증착할 수 있는 그들의 능력은 제한된다. 예를 들어서, 로직 컨택트 형성은 종횡비들이 10:1보다 커짐에 따라서 보다 도전적인 과제가 되고 있다. 이와 같은 공격적인 피처들 내에 무보이드 충진 (void-free fill) 은 통상적인 텅스텐 증착 기법들을 사용하면 문제가 된다.
텅스텐으로 기판 상의 피처를 충진하는 방법들을 포함하는, 텅스텐 증착 방법이 본 명세서에서 제공된다.
일 양태에서, 텅스텐으로 기판 상의 피처를 충진하는 방법은 벌크 텅스텐 층을 증착하기 이전에, 피처를 게르마늄-함유 환원제 및 텅스텐-함유 프리커서의 교번하는 펄스들에 노출시킴으로써 텅스텐 핵생성 층을 형성하는 단계를 포함한다. 다양한 실시예들에서, 텅스텐 핵생성 층은 약 1 nm 내지 약 20 nm 두께로 형성된다. 일부 실시예들에서, 텅스텐 핵생성 층은 약 1 nm 미만의 두께로 형성된다. 다양한 실시예들에서, 사이클당 증착된 텅스텐의 양은 약 8 Å 미만이다.
특정 실시예들에서, 텅스텐 핵생성 층은 수소 분위기 내에서 형성된다. 다양한 실시예들에서, 피처 내에 형성된 텅스텐의 실질적으로 전부는 알파-텅스텐이다. 다수의 실시예들에서, 게르마늄-함유 환원제는 게르만 (GeH4) 또는 디게르만 (Ge2H6) 이다.
일부 실시예들에서, 이 방법은 화학 기상 증착에 의해서 벌크 텅스텐 층을 증착하는 단계를 더 포함한다. 특정 실시예에서, 벌크 텅스텐 층 증착 동안 그레인 성장 (grain growth) 은 피처 내에서 텅스텐이 핵생성된 제 1 자리로부터 텅스텐이 핵생성된 제 2 자리로 연장한다. 다수의 실시예들에서, 벌크 텅스텐 증착 동안에 형성된 텅스텐의 실질적으로 전부는 알파 텅스텐이다. 일부 실시예들에서, 벌크 텅스텐 층은 적어도 90% 알파-텅스텐이다. 일부 실시예들에서, 벌크 텅스텐 층은 적어도 99% 알파-텅스텐이다.
다른 양태는 텅스텐으로 기판 상의 피처를 충진하는 방법을 제공하며, 이 방법은 텅스텐 핵생성 층을 형성하는 단계; 및 텅스텐 핵생성 층을 형성한 후에 그리고 텅스텐 벌크 층을 증착하기 이전에, 게르마늄-함유 환원제의 펄스들로 텅스텐 핵생성 층을 처리하는 단계를 포함한다. 다양한 실시예들에서, 처리하는 단계 동안에 다른 프리커서들의 어떠한 펄스들도 개입되어 펄싱되지 않는다. 특정 실시예들에서, 처리하는 단계는 텅스텐-함유 프리커서의 펄스들을 개입시키는 단계를 더 포함하며, 처리하는 단계 동안에 펄싱된 텅스텐-함유 프리커서의 양은 핵생성 층 형성 동안에 펄싱된 텅스텐-함유 프리커서의 양보다 적다. 일부 실시예들에서, 처리하는 단계는 텅스텐-함유 프리커서의 펄스들을 개입시키는 단계를 더 포함하며, 처리하는 단계 동안에 실질적으로 어떠한 텅스텐도 증착되지 않는다. 다수의 실시예들에서, 게르마늄-함유 환원제는 게르만 (GeH4) 또는 디게르만 (Ge2H6) 이다.
다른 양태는 기판 상의 피처를 충진하는 장치를 제공하며, 이 장치는 챔버를 포함하는 다중-챔버 장치 및 다중 챔버 장치에서의 동작들을 제어하기 위한 제어기를 포함한다. 챔버는 기판 지지부 및 기판을 가스들에 노출시키도록 구성된 하나 이상의 가스 유입구들을 포함한다. 제어기는, 피처를 게르마늄-함유 환원제 및 텅스텐-함유 프리커서의 교번하는 펄스들에 노출시키기 위한 컴퓨터 판독가능한 인스트럭션들을 포함한다.
다양한 실시예들에서, 제어기는 피처가 게르마늄-함유 환원제 및 텅스텐-함유 프리커서의 교번하는 펄스들에 노출되는 동안에 수소를 챔버 내로 유동시키기 위한 인스트럭션들을 더 포함한다. 다수의 실시예들에서, 게르마늄-함유 환원제는 게르만 (GeH4) 또는 디게르만 (Ge2H6) 이다. 다양한 실시예들에서, 다중-챔버 장치는 처리 챔버를 더 포함하며, 제어기는 텅스텐-함유 프리커서의 펄스들을 개입시키지 않고서 게르마늄-함유 환원제를 펄싱하기 위한 인스트럭션들을 더 포함한다.
이러한 그리고 다른 측면들이 도면들을 참조하여서 이하에서 더 기술된다.
도 1은 특정 실시예에 따른 텅스텐 핵생성 및 벌크 층으로 충진된 피처의 개략적 예시도이다.
도 2a 및 도 2b는 다양한 실시예들에서 베타-텅스텐 대 알파-텅스텐의 존재를 예시하는 플롯들이다.
도 3은 다양한 실시예들에 따라서 텅스텐으로 피처를 충진하는 방법에서의 동작들을 예시하는 프로세스 흐름도이다.
도 4a는 다양한 실시예들에 따라서 증착된 텅스텐 핵생성 층을 갖는 피처의 이미지의 실례이다.
도 4b는 다양한 실시예들에 따라서 증착된 텅스텐 핵생성 층 및 텅스텐 벌크 층을 갖는 피처의 이미지의 실례이다.
도 5는 다양한 실시예들에 따라서 텅스텐으로 피처를 충진하는 방법에서의 동작들을 예시하는 프로세스 흐름도이다.
도 6a 및 도 6b는 다양한 실시예들에 따라서 저 저항 처리에서의 가스 펄스 시퀀스들을 예시한다.
도 6c는 다양한 실시예들에 따라서 텅스텐으로 피처를 충진하는 방법에서의 동작들을 예시하는 프로세스 흐름도이다.
도 6d는 특정 실시예들에 따른 프로세스의 다양한 스테이지들에서의 피처 단면도들의 개략적 예시이다.
도 7은 개시된 실시예들에 따른 텅스텐 증착 프로세스를 수행하기에 적합한 프로세싱 시스템의 개략적 예시이다.
도 8은 개시된 실시예들에 따른 핵생성 증착 사이클의 함수로서 막 두께를 예시하는 플롯이다.
도 9는 개시된 실시예들에 따른 막 두께의 함수로서 저항을 예시하는 플롯이다.
도 10은 개시된 실시예들에 따른 증착된 텅스텐 막들의 저항을 예시하는 플롯이다.
이하의 기술에서, 제시된 실시예들의 전체적인 이해를 제공하기 위해 다수의 구체적인 상세들이 언급된다. 개시된 실시예들은 이들 구체적인 상세들 일부 또는 전부가 없이도 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들이 구체적인 실시예들과 함께 기술되지만, 이는 개시된 실시예들로 제한하도록 의도되지 않는다는 것이 이해될 것이다.
디바이스들이 보다 작은 기술의 노드들로 스케일링함에 따라 텅스텐 (W) 충진 시 다양한 도전들이 있다. 하나의 도전은 컨택트들 및 비아들 내의 보다 얇은 막들로 인해 저항값의 증가를 방지하는 것이다. 피처들이 작아짐에 따라, 텅스텐 컨택트 또는 라인 저항값이 보다 얇은 텅스텐 막 내의 스캐터링 효과들 (scattering effects) 로 인해 증가한다. 저 저항률 텅스텐 막들은 집적 회로 설계들에서 전력 손실들 및 오버히팅 (overheating) 을 최소화한다. 통상적인 화학적 기상 증착 (CVD) 텅스텐 증착 프로세스들은 핵생성 층 및 이후의 CVD 벌크 텅스텐 증착을 수반한다. 효율적인 텅스텐 증착 프로세스들은 텅스텐 핵생성 층들을 사용하는 한편, 이러한 층들은 통상적으로 벌크 층들보다 높은 전기적 저항들을 갖는다. 컨택트들, 비아들 및 다른 피처들 내에 증착된 베리어 층들은 또한 고 저항을 가질 수 있다. 또한, 얇은 베리어 및 텅스텐 핵생성 막들은 보다 작은 피처들의 보다 큰 퍼센티지를 차지하며, 이로써 피처 내의 전체적 저항을 증가시킨다. 텅스텐 막의 저항은 증착된 막의 두께에 의존하며, 경계 효과로 인해서 매우 낮은 두께에서 증가한다.
도 1은 기판 상에 형성될 수 있는 비아 또는 컨택트 구조물 (100) 내의 핵생성 막 (110) 및 벌크 텅스텐 재료 (120) 에 의해서 점유되는 볼륨을 도시한다. 핵생성 층 저항이 벌크 층의 저항보다 높기 때문에 (ρ 핵생성 > ρ 벌크 ), 핵생성 층의 두게는 가능한한 낮은 총 저항을 유지하도록 최소화되어야 한다. 한편, 텅스텐 핵생성은 고품질 벌크 증착을 지원하기 위해서 그 아래의 기판을 완전하게 피복하도록 충분하게 두꺼워야 한다.
피처들, 예를 들어 비아 또는 컨택트 홀들은 좁고 및/또는 재차 들어간 개구들, 피처 내의 협폭부들 (constrictions), 및 고 종횡비들 중 하나 이상을 특징으로 할 수 있다. 이러한 피처의 일 실례는 기판 상의 층 또는 기판 내의 피처 홀, 예를 들어 도 1에 도시된 피처를 포함한다. 기판은 실리콘 웨이퍼일 수 있으며, 예를 들어, 200-mm 웨이퍼, 300-mm 웨이퍼, 또는 450-mm 웨이퍼일 수 있으며, 이들은 재료, 예를 들어 그 상에 증착된 유전체, 도전성 또는 반도전성 재료의 하나 이상의 층들을 갖는 웨이퍼들을 포함한다. 피처는 이러한 층들 중 하나 이상에서 형성될 수 있다. 일부 실시예들에서, 피처는 적어도 약 2:1, 적어도 약 4:1, 적어도 약 6:1, 적어도 약 10:1, 또는 그보다 높은 종횡비를 가질 수 있다. 피처 홀은 또한 개구 근처의 치수, 예를 들어, 약 10 nm 내지 500 nm, 예를 들어서 약 25 nm 내지 약 300 nm의 개구 직경 또는 라인 폭을 가질 수 있다. 피처 홀은 충진되지 않은 피처 또는 피처로서 지칭될 수 있다.
재차 들어간 프로파일을 갖는 피처는 피처의 하단, 폐쇄된 단부 또는 내측으로부터 피처 개구로 좁아지는 프로파일을 가질 수 있다. 다양한 실시예들에서, 피처는 하지-층 (under-layer), 예를 들어 베리어 층 또는 접착 층을 가질 수 있다. 하지-층들의 비한정적 실례들은 유전체 층들 및 도전성 층들, 예를 들어, 실리콘 산화물들, 실리콘 질화물들, 실리콘 카바이드들, 금속 산화물들, 금속 질화물들, 금속 카바이드들, 및 금속 층들을 포함한다. 특정 실시예들에서, 하지-층은 티타늄 질화물 (TiN), 티타늄 금속 (Ti), 텅스텐 질화물 (WN), 티타늄 알루미나이드 (TiAl), 또는 티타늄 산화물 (TiOx) 일 수 있다.
피처들은 핀치 오프가 텅스텐 증착 동안에 발생하여서 증착된 텅스텐이 피처의 해당 부분이 충진되기 이전에 협폭부를 지나는 증착을 막도록 피처들 내의 중간 지점에서 하나 이상의 협폭부들을 가질 수 있다. 이러한 피처들은 로직 디바이스들, 예를 들어 수직 NADN (VNAND) 구조체 내의 워드라인에서 사용될 수 있다.
본 설명을 위해서, "개구 근처에서"는 필드 영역으로부터 측정된 피처 깊이의 약 0% 내지 약 10%에 대응하는 피처 내의 구역 또는 근사 위치 (즉, 피처의 측벽을 따름) 로서 규정된다. 특정 실시예들에서, 개구 근처의 위치는 개구에서의 면적과 대응한다. 또한, "피처 내측에서"는 피처의 상의 필드 영역으로부터 측정된 피처 깊이의 약 20% 내지 약 60% 에 대응하는 피처 내의 구역 또는 근사 위치로서 규정된다. 통상적으로, 특정 파라미터들 (예를 들어, 두께) 에 대한 값이 "개구 근처에서" 또는 "피처 내측에서" 특정되는 때에, 이러한 값들은 이러한 위치들/구역들 내에서 취해진 측정치 또는 다수의 측정치들의 평균을 나타낸다. 특정 실시예들에서, 개구 근처에서의 하지-층의 평균 두께는 피처 내측에서의 것보다 적어도 약 10% 만큼 더 크다. 보다 구체적인 실시예에서, 이러한 차는 적어도 약 25%, 적어도 약 50%, 또는 적어도 약 100% 일 수 있다. 피처 내측에서의 재료의 분포는 또한 그의 단차 커버리지에 의해서 특성화될 수 있다. 본 설명을 위해서, "단차 커버리지"는 2 개의 두께의 비, 즉 개구 근처에서의 재료의 두께에 의해서 나누어진 피처 내측의 재료의 두께로서 규정된다. 특정 실례들에서, 라이너 또는 하지-층의 단차 커버리지는 약 100% 보다 작거나 보다 구체적으로 약 75% 보다 작거나 심지어 약 50% 보다 작을 수 있다.
텅스텐 핵생성 층은 피처 내에 증착되어서 피처의 측벽들 및 하단을 컨포멀하게 코팅하거나 양 측면들 상에 개구들을 갖는 측방향으로 배향된 피처들의 경우에는 피처의 측벽들을 컨포멀하게 (conformally) 코팅한다. 일반적으로, 핵생성 층은 얇은 컨포멀 층으로서 그 상에 벌크 재료의 후속 형성을 용이하게 하는 역할을 한다. 그 아래에 놓인 피처 하단 및 측벽에 대한 컨포멀성은 고품질 증착을 지원하는데 중요할 수 있다. 핵생성 층들은 때로 원자 층 증착 (ALD) 또는 펄스된 핵생성 층 (PNL) 방법들을 사용하여 증착된다.
PNL 기법에서, 반응물 펄스들이 순차적으로 반응 챔버 내로 주입되고 통상적으로 반응물들 간의 퍼지 가스의 펄스에 의해서 이로부터 퍼지된다. 제 1 반응물은 기판 상으로 흡착되어서 다음 반응물과 반응하도록 가용된다. 프로세스는 목표된 두께가 달성되기까지 주기적 방식으로 반복된다. PNL은 ALD 기법과 유사하다. PNL은 일반적으로 그의 보다 높은 동작 압력 범위 (1 Torr 보다 큼) 및 그의 보다 높은 사이클당 성장 레이트 (사이클당 1 개보다 많은 모노레이어 막 성장) 에 의해서 ALD 와는 구별된다. PNL 증착 동안에 챔버 압력은 약 1 Torr 내지 약 400 Torr일 수 있다. 본 명세서에서 기술되는 설명의 맥락에서, PNL은 넓게는 반도체 기판 상의 반응을 위해서 반응물들을 순차적으로 부가하는 임의의 주기적 프로세스를 구현한다. 따라서, 이 개념은 통상적으로 ALD로 지칭되는 기법을 구현한다. 개시된 실시예들의 맥락에서, CVD는 반응물들이 함께 기상 반응을 위해서 반응기 내로 도입되는 프로세스들을 구현한다. PNL 및 ALD 프로세스들은 CVD 프로세스들과 구별되며 그 반대도 성립한다.
텅스텐 핵생성 층 증착의 수많은 실례들에서, 순차적으로-주입 반응물들 중 하나는 붕소-함유 환원제 (예를 들어 보란 (BH3) 또는 디보란 (B2H6)) 또는 실리콘-함유 환원제 (예를 들어 실란 (SiH4)) 를 포함한다. 그러나, 붕소-함유 환원제들 및 실리콘-함유 환원제들 양자는 일부 문제점을 제공한다. 디보란 (B2H6) 을 환원제로서 사용하면 사이클당 보다 두꺼운 핵생성 막 증착이 생성된다. 이는 디보란 증착 자가 정지성 (self-limiting) 이 아니기 때문이다. 따라서, 표면 상에 포화된 모노레이어를 증착하는 대신에, 디보란은 피처의 표면 상에 축적되어서 성장하여서 표면 상에 보다 많은 디보란을 산출한다. 보다 두꺼운 디보란 층은, 보다 두꺼운 텅스텐 핵생성 층을, 텅스텐-함유 프리커서가 디보란과 반응할 때에 생성된다. 이로써, 디보란을 사용할 때에, 텅스텐 핵생성 막들은 때로 사이클당 약 4 Å 내지 약 12 Å으로 증착된다.
일부 경우들에서, 핵생성 층 증착 이후에 증착 후 처리가 수행되어서 저항을 개선하는데, 예를 들어 핵생성 층 붕소-함유 환원제 예를 들어 디보란 (B2H6) 의 순차적 펄스들을 사용하여서 처리한다. 다른 대안은 핵생성 층을 디보란 및 텅스텐 헥사플루오라이드 (hexafluoride) (WF6) 의 교번하는 펄스들에 노출시키는 것이다. 디보란-처리된 핵생성 층들이 보다 낮은 저항을 가질지라도, 잠재적 문제점은 벌크 텅스텐 막 내에서의 붕소의 동위원소인 붕소-10 (10B)의 존재로 인해서 여전히 발생한다.
붕소-10 의 존재는 집적화 문제, 예를 들어 CMP 동안의 프로세싱 디펙트들 또는 동위원소 붕소-10 와 열적 중성자들 간의 상호작용으로 인해서 연성의 오차 레이트 디펙트들 (soft error rate defects) 을 초래할 수 있다. 구체적으로, 붕소-10 은 CMP 동안에 화학물과 반응하여서 용해성 붕산 (soluble boric acid) 을 형성하며, 이 용해성 붕산은 에지 침식, 플러그 풀 아웃 (plug pull out), 및 다른 디펙트들로 이어진다. 이러한 디펙트들은 특히 로직 디바이스에서 텅스텐 막들을 증착할 시에 문제가 된다.
붕소-함유 환원제들을 사용할 시의 다른 문제점은 피처 내에서 형성되는 텅스텐의 타입에 영향을 주는 것일 수 있다. 도 2a는 핵생성 층 증착을 위해서 디보란 및 텅스텐 헥사플루오라이드를 사용하고 이어서 증착 후 처리로서 디보란 펄스들을 사용하고 마지막으로 벌크 CVD 텅스텐 증착을 수행하여서 증착된 텅스텐 막들의 저항을 도시하는 플롯이다. 지점들 200A 및 202A은 300 ℃에서 증착된 벌크 CVD 텅스텐을 갖는, 이러한 방법을 사용하여 증착된, 각기 약 105 Å 및 130 Å의 텅스텐 막들의 저항을 나타낸다. y-축은 핵생성 층 및 벌크 CVD 텅스텐 양자를 포함하는 전체 증착된 텅스텐의 저항을 나타내며, x-축은 핵생성 층 및 벌크 CVD 텅스텐 양자를 포함하는 전체 텅스텐 증착의 두께를 나타낸다. 도시된 바와 같이, 두께와 함께 저항 감소 이전에 붕소 계 텅스텐 막 증착들에 대해서 저항 곡선의 약간의 증가가 존재한다. 지점 202A에서 텅스텐 막의 보다 낮은 저항을 주목하자. 저항 곡선 특성은 또한 채용된 CVD 프로세스에 의존한다는 것이 주목된다: 붕소-계 핵생성 층 및 이후의 395 ℃에서의 CVD는 두께가 증가함에 따라서 저항에서의 동일한 상승을 나타내지 않았다.
지점들 200A 및 202A에 의해서 표현된 텅스텐 막들은 x 선 회절을 사용하여서 평가되었다. 도 2a에서 지점 200A로 표현된 막은 베타-텅스텐 (β-W) 의 존재에 대응하는 도 2b에서의 피크 200B를 보인다. 지점 202A에 의해서 표현된 막은 알파-텅스텐 (α-W) 의 높은 존재에 대응하는 피크 202B 를 보인다. 이러한 데이터는 베타-텅스텐의 존재는 전체 텅스텐 막의 저항을 증가시킴을 표시한다. 베타-텅스텐은 준안정성의 (metastable) A15 큐빅 결정질 구조를 가지며 알파-텅스텐의 안정된 바디-센터드 큐빅 결정질 구조 (stable body-centered cubic crystalline structure) 보다 높은 저항을 보인다. 특정 이론에 매이지 않고서, 붕소-계 핵생성 층들은 특정 두께에서 텅스텐 막들 내에서의 보다 고 저항의 베타-텅스텐의 존재로 이어진다고 사료된다. 이하에서 더 기술될 바와 같이, 게르마늄-계 핵생성 층들의 상단 상에 증착된 텅스텐 막들은 도 2a에서 도시된 저항 거동을 보이지 않으며, 대신에 두께가 증가하면서 저항은 감소한다.
핵생성 층들이 벌크 텅스텐 증착을 위해서 양호한 표면을 형성하는 것이 바람직하다. 실란 (SiH4) 이 핵생성 층 증착 시에 붕소-함유 환원제들 대신에 사용되었다. 그러나, 실란-계 핵생성 층들은 양호한 벌크 텅스텐 성장을 산출하기 위해서, 두꺼운 텅스텐 핵생성 층이 통상적으로 필요한데, 예를 들어 층 적어도 50 Å보다 두꺼운 층이 필요하다. 텅스텐 핵생성 층의 저항이 더 높기 때문에, 이는 전체적인 보다 높은 저항의 텅스텐 막을 낳는다. 사이클당 두께에서의 그래뉼러티 (granularity) 부족은 또한 감소된 프로세스 제어를 낳는다.
피처들을 텅스텐으로 충진하는 방법, 이와 관련된 시스템들 및 장치들이 본 명세서에서 제공된다. 애플리케이션의 실례들은 로직 및 메모리 컨택트 충진, DRAM 매립된 워드 라인 충진, 수직으로 집적된 메모리 게이트/워드 라인 충진, 및 TSV를 사용한 3-D 집적을 포함한다. 본 명세서에서 기술된 방법들은 수직 피처들, 예를 들어 텅스텐 비아들, 및 수평 피처들, 예를 들어 VNAND 워드 라인들을 충진하는데 사용될 수 있다. 이 방법들은 컨포멀 및 보텀-업 또는 인사이드-아웃 충진을 위해서 사용될 수 있다.
게르마늄-함유 환원제들을 사용하여 증착된 텅스텐 막들은 알파-텅스텐 성장을 산출하는 저 저항, 얇은 텅스텐 핵생성 막들을 제공할 수 있으며, 이로써 로직 디바이스들에서 디펙트가 거의 없거나 전혀 없는 막들을 낳을 수 있다는 것이 발견되었다. 특히, 게르마늄-함유 환원제들을 사용하는 텅스텐 핵생성 막 증착은 사이클당 보다 얇은 막들을 증착하고 이로써 저항을 낮추며 핵생성 막의 결과적인 두께에 대한 보다 정밀한 제어를 제공할 수 있다. 이러한 얇은 핵생성 층들은 또한 텅스텐 벌크 층의 증착을 위한 양호한 텅스텐 성장을 촉진시킨다. 또한, 텅스텐-함유 프리커서가 각 사이클에서 게르마늄-함유 증착된 막과 반응할 때에, 기판 상에 남겨진 게르마늄-함유 증착된 막의 양은 x선 광전자 스펙트로스코피에 의해서 측정되는 때에 거의 없으며, 이는 피처 내의 막의 대부분이 원소적 텅스텐임을 제시한다.
도 3은 다양한 실시예들에 따른 피처들을 텅스텐으로 충진하는 방법의 흐름도이다. 일부 실시예들에서, 방법 (300) 은 온도 약 200 ℃ 내지 약 400 ℃에서 수행될 수 있다. 일부 실시예들에서, 방법 (300) 은 약 1 Torr 내지 약 300 Torr의 압력에서 수행될 수 있다. 이러한 범위 밖의 온도들 및 압력들도 특정 구현예들에 따라서 사용될 수 있다. 동작 (301) 에서, 기판이 게르마늄-함유 환원제의 펄스에 노출된다. 실례로서, 기판은 텅스텐으로 충진된 하나 이상의 피처들을 갖는 기판일 수 있다. 다양한 실시예들에 따라서, 기판 피처는 적어도 10:1, 적어도 15:1, 적어도 20:1, 적어도 25:1 또는 적어도 30:1의 종횡비를 갖는다. 또한 다양한 실시예들에 따라서, 피처 크기는 이 종횡비 대신에 또는 이 종횡비와 더불어서 피처 개구 크기에 의해서 특성화될 수 있다. 개구의 폭은 10 nm 내지 100 nm, 또는 10 nm 내지 50 nm 일 수 있다. 예를 들어서, 특정 실시예들에서, 방법들은 유리하게는 종횡비와 상관없이 좁은 개구들을 갖는 피처들에서 사용될 수 있다. 특정 실시예들에서, 리세스된 피처가 기판 상의 유전체 층 내에 형성되고, 피처의 하단은 그 아래에 놓인 금속 층으로의 컨택트를 제공한다. 또한 특정 실시예들에서, 피처는 라이너/베리어 층을 그의 측벽들 및/또는 하단 상에 포함한다. 라이너 층들의 예들은 Ti/TiN, TiN 및 WN을 포함한다. 확산 베리어 층들 대신에 또는 이와 더불어서, 피처는 층들 예를 들어 접착 층, 핵생성 층, 이들의 조합 또는 피처의 측벽들 및 하단을 라이닝하는 임의의 다른 도포가능한 재료를 포함할 수 있다. 특정 실시예들에서, 피처는 재차 들어간 피처이며; 즉, 라이너 층 또는 다른 재료가 피처 개구를 부분적으로 막는 오버행을 형성한다.
분해 또는 반응하여서 원자적 텅스텐을 형성하게 텅스텐-함유 프리커서를 환원시키는 층을 형성할 수 있는 임의의 게르마늄-함유 화합물이 사용될 수 있다. 실례들은 게르만들 (germanes), 예를 들어 GenHn+4, GenHn+6, GenHn+8, 및 GenHm을 포함하며, 여기서 n은 1 내지 10의 정수이며, n은 m과는 상이한 정수이다. 다른 게르마늄-함유 화합물들, 예를 들어, 알킬 게르만들, 알킬 게르마늄, 아미노게르만들, 카르보게르만들, 및 할로게르만들이 사용될 수 있다. 일반적으로, 할로게르만들은 상당한 환원력을 가지지 않지만 할로게르만들을 사용하여서 막을 형성하기에 적합한 프로세스 조건들 및 텅스텐-함유 프리커서들이 존재할 수도 있다.
예시적인 펄스 시간들은 약 0.25 초 내지 약 30 초, 약 0.25 초 내지 약 5 초, 또는 약 0.5 초 내지 약 3 초일 수 있다. 펄스는 기판 내에서 피처들의 표면을 포화시키기에 충분할 수 있다. 일부 실시예들에서, 펄스는 기판 내에서 피처들의 표면을 과포화시키기에 (oversaturate) 충분할 수 있다. 일부 실시예들에서, 캐리어 가스, 예를 들어서, 아르곤 (Ar), 헬륨 (He), 또는 질소 (N2) 가 사용될 수 있다.
다양한 실시예들에서, 동작 (301) 은 수소 분위기에서 수행될 수 있다. 예를 들어서, 수소는 기판이 적어도 10:1, 또는 적어도 50:1, 또는 적어도 70:1, 또는 적어도 100:1의 수소-대-게르마늄-함유 환원제 비로 프로세싱되는 챔버로 유동될 수 있다. 이하에서 더 기술될 바와 같이, 수소 분위기 내에서의 증착은 증착 사이클당 증착된 두께를 감소시키고 증착된 텅스텐 막의 저항을 감소시킨다.
동작 (301) 후에, 피처의 표면으로 흡착되지 않은 가스 상으로 여전히 존재하는 과잉 게르마늄-함유 환원제를 퍼지하는 선택사양적 퍼지 단계가 존재할 수 있다. 퍼지는 고정된 압력에서 비활성 가스를 유동시킴으로써 수행되며 이로써 챔버의 압력을 감소시키고 다른 가스 노출을 개시하기 이전에 챔버를 재압력화한다.
이어서, 동작 (303) 에서, 기판이 텅스텐-함유 프리커서 펄스에 노출된다. 텅스텐-함유 프리커서는 증착된 게르마늄 층과 반응하여서 원소적 텅스텐을 형성한다. 텅스텐-함유 프리커서들의 실례들은 텅스텐 헥사플루오라이드 (WF6), 텅스텐 헥사클로라이드 (hexachloride) (WCl6), 또는 텅스텐 헥사카르보닐 (hexacarbonyl) (W(CO)6) 을 포함한다. 일부 실시예들에서, 텅스텐-함유 프리커서는 할로겐-함유 화합물, 예를 들어 텅스텐 헥사플루오라이드이다. 유기 금속성 (organo-metallic) 프리커서들 및 불소가 없는 프리커서들, 예를 들어 MDNOW (methylcyclopentadienyl-dicarbonylnitrosyl-tungsten) 및 EDNOW (ethylcyclopentadienyl-dicarbonylnitrosyl-tungsten) 이 또한 사용될 수 있다.
일부 실시예들에서, 텅스텐-함유 가스 프리커서 노출은 캐리어 가스, 예를 들어 질소 (N2), 아르곤 (Ar), 헬륨 (He), 수소 (H2), 또는 다른 비활성 가스들을 포함한다.
예시적인 펄스 시간들은 약 0.25 초 내지 약 30 초, 약 0.25 초 내지 약 5 초, 또는 약 0.5 초 내지 약 3 초일 수 있다. 펄스는 게르마늄이 표면 상으로 흡착된 기판의 피처의 표면 상의 반응성 자리들과 반응하기에 충분할 수 있다.
일부 실시예들에서, 동작들 (301) 및 (303) 은 수소 분위기에서 수행될 수 있다. 동작 (303) 후에, 가스 상으로 존재하는 과잉 텅스텐-함유 프리커서를 퍼지하는 선택사양적인 퍼지 단계가 존재할 수 있다.
동작 (305) 에서, 동작들 (301) 및 (303) 은 텅스텐 핵생성 층의 목표된 두께가 피처의 표면 상에서 증착되기까지 반복될 수 있다. 동작들 (301) 및 (303) 의 각 반복은 "사이클"로서 지칭될 수 있다. 일부 실시예들에서, 방법 (300) 은 저 저항 텅스텐 핵생성 층들을 후속 처리 없이 산출할 수 있다. 일부 실시예들에서, 동작들 (301) 및 (305) 의 순서는 역으로 될 수 있으며 이로써 텅스텐-함유 프리커서가 먼저 펄스된다.
다수의 실시예들에서, 텅스텐 핵생성 층 증착은 하나 이상의 게르마늄-함유 화합물들의 펄스를 오직 환원제 펄스들로서 사용하고, 붕소-함유 환원제들, 실리콘-함유 환원제들, 또는 다른 환원제들의 펄스들을 사용하지 않는다. 그러나, 일부 실시예들에서, 하나 이상의 추가 환원제들의 펄스들, 예를 들어 붕소-함유 또는 실리콘-함유 환원제 펄스들이 사용될 수 있다. 이러한 실시예들에서, 추가 환원제들은 게르마늄-함유 환원제와 순차적적으로 또는 동시에 펄스될 수 있다. 이러한 맥락에서, 수소가 환원제일 수 있지만, 도 3의 핵생성 프로세스가 수소 분위기에서 실행되는 때에도 이 핵생성 프로세스에서 수소가 환원제로서 기능한다고 사료되지 않는다는 것이 주목된다.
다양한 실시예들에서, 사이클당 증착된 텅스텐의 양은 적어도 약 2 Å 또는 약 2 내지 약 8 Å 또는 약 12 Å 미만일 수 있다. 통상적인 ALD 프로세스들에 비해서, 이러한 사이클당 증착된 보다 낮은 텅스텐 두께는 증착 프로세스의 정밀 튜닝을 가능하게 하고 피처 내의 텅스텐의 전체적인 낮은 저항을 가능하게 한다. 2 내지 8 Å의 두께로 텅스텐 핵생성 층들을 증착할 수 있는 능력은 목표 두께의 조절을 가능하게 한다. 텅스텐 핵생성 층은 임의의 적합한 두께로 증착될 수 있다. 상술한 바와 같이, 일반적으로, 양호한 벌크 성장을 촉진하면서 핵생성 층을 가능한 한 얇게 유지하는 것이 유리하다.
이로써, 증착된 텅스텐 핵생성 층은 피처에 따라서 약 1 nm 보다 작은 두께, 또는 약 1 nm 내지 약 20 nm의 두께를 가질 수 있다. 다양한 실시예들에서, 텅스텐 핵생성 층의 두께는 약 1 nm 내지 약 10 nm일 수 있다.
방법 (300) 이 수행된 후에, 벌크 텅스텐 층이 텅스텐 핵생성 층 상에 증착된다. 실례로서, 증착된 게르만-계 텅스텐 핵생성 층 및 벌크 텅스텐 층의 총 두께는 약 1 nm 내지 약 200 nm, 또는 약 4 nm 내지 약 200 nm, 또는 약 10 nm 내지 약 50 nm, 또는 약 1 nm 내지 약 10 nm일 수 있다. 벌크 텅스텐 막을 증착하는 방법들은 CVD, 플라즈마 강화된 CVD (PECVD), 및 물리적 기상 증착 (PVD) 을 포함할 수 있다. 다양한 실시예들에서, 게르마늄-함유 환원제를 사용하는 증착된 핵생성 층 상에서의 텅스텐 그레인 성장은 기판 표면 상의 제 1 반응성 자리로부터 기판의 표면 상의 제 2 반응성 자리에서의 그레인 성장으로 성장할 수 있다. 이러한 반응성 자리들은 동작 (303) 동안에 텅스텐이 핵생성된 곳일 수 있다. 일부 실시예들에서, 이러한 그레인들은 일 측벽에서 다른 측벽으로의 피처의 폭에 걸쳐서 수평으로 성장할 수 있다.
특정 이론에 매이지 않고서, 게르마늄-함유 환원제 사용은 베타 텅스텐 (β-W) 보다는 금속성의 미세결정질의 알파-텅스텐 (α-W) 의 형성을 낳는다고 사료된다. 상술한 바와 같이, 알파-텅스텐은 원소적 텅스텐의 안정된 결정질의 구조이며 준안정성의 구조인 베타-텅스텐에 비해서 낮은 저항을 갖는다. 게르마늄-함유 환원제를 사용하여서 핵생성 층을 형성하는 것은 알파-텅스텐 성장을 벌크 증착 동안에 촉진시키며, 이로써 전체 저항을 줄인다. 알파-텅스텐 대 베타-텅스텐의 존재는 x 선 회절 분석 또는 다른 적합한 방법들에 의해서 측정될 수 있다. 따라서, 방법 (300) 은 피처 내에 증착된 텅스텐 핵생성 층 및 후속하는 벌크 텅스텐이 적어도 90% 알파-텅스텐 또는 적어도 99% 알파-텅스텐이 되게 수행될 수 있다.
증착된 텅스텐 핵생성 층의 실례가 도 4a에 도시된다. 도 4a는 20 nm 폭을 갖는 피처 내에 증착된 텅스텐 층의 TEM (transmission electron microscopy) 이미지이다. 증착된 텅스텐에 대한 단차 커버리지는 피처의 하단에서 약 85%, 피처의 측벽들 상에서 약 70%, 및 피처의 개구에서 약 82% 였다. 이는 게르마늄-함유 환원제들을 사용하여서 증착된 핵생성 층들에 대한 양호한 단차 커버리지를 보인다. 증착된 핵생성 층은 약 20 내지 약 30 Å의 두께를 갖는다. 도 4b는 게르만을 사용하여서 증착된 핵생성 층 상의 증착된 텅스텐 벌크 층을 갖는 피처를 도시한다. 도시된 바와 같이, 증착된 텅스텐 벌크 층은 우수한 큰 그레인 충진을 가지며 핵생성 층 자체는 매우 얇으며 벌크 텅스텐 층과 시각적으로 구별할 수 없다. 이는 적은 그레인 바운더리 및 이로써 적은 저항을 표시할 수 있다.
또한 TEM 이미지는 피처 내에서의 증착된 텅스텐 막의 중간 아래로 심 (seam) 의 부재를 표시한다. 이는 피처의 일 측벽에서 다른 측벽으로 성장하는 그레인들로부터 기인된다. 이와 달리, 텅스텐 성장은 텅스텐이 피처의 표면 상에서 핵생성된 일 자리에서 텅스텐이 이 표면 상에서 핵생성된 다른 자리로 연장할 수 있다.
도 5는 기판의 피처 내에 텅스텐을 충진하는 방법 (500) 의 프로세스 흐름도이다. 실례로서, 기판은 피처들, 예를 들어 적어도 6:1, 또는 적어도 10:1, 또는 적어도 20:1의 종횡비를 갖는 피처들을 갖는 기판일 수도 있다. 일부 실시예들에서, 방법 (500) 은 온도 약 200 내지 약 400 ℃ 에서 수행될 수 있다. 일부 실시예들에서, 방법 (500) 은 약 1 Torr 내지 약 300 Torr의 온도에서 수행될 수 있다. 이러한 범위 외부의 온도들 및 압력들도 특정 구현예들에 따라서 사용될 수 있다.
동작 (501) 에서, 컨포멀 핵생성 층이 피처 내에 증착된다. 이는 임의의 피처 충진 이전에 증착될 수 있다. 이는 핵생성 층을 증착하기 위한 임의의 적합한 방법, 예를 들어 ALD, PNL, 플라즈마 강화된 ALD (PEALD), 또는 CVD 에 의해서 수행될 수 있다. 다수의 실시예들에서, 핵생성 층을 증착하는데 사용된 환원제는 게르마늄-함유 환원제이다. 다른 실시예들에서, 핵생성 층을 증착하는데 사용된 환원제는 붕소-함유 환원제들, 예를 들어서 디보란 (B2H6) 및 다른 보란들, 실리콘-함유 환원제들, 예를 들어서 실란 (SiH4) 및 다른 실란들, 히드라진들 (hydrazines), 및 게르만들을 포함할 수 있다. 일부 실시예들에서, 핵생성 층 증착 방법은 도 3을 참조하여서 상술된 방법일 수 있다.
이어서, 동작 (503) 에서, 핵생성 층이 이를 게르마늄-함유 환원제의 펄스들에 노출시킴으로써 처리된다. 게르마늄-함유 환원제의 실례들은 게르만 (GeH4) 및 디게르만 (Ge2H6), 및 도 3의 동작 (301) 을 참조하여서 상술된 것들 중 임의의 것을 포함할 수 있다.
다양한 실시예들에서, 동작 (503) 은 임의의 다른 프리커서들의 임의의 개입하는 펄스들 없이 수행될 수 있다. 게르마늄-함유 환원제의 예시적인 펄스 시간은 약 0.25 초 내지 약 20 초, 또는 0.25 초 내지 5 초일 수 있다.
개입하는 펄스들 없는 이러한 펄싱 방식의 일 실례는 도 6a에서의 개략적 예시로서 표현된다. 이 도면은 시간에 따른 게르만 (GeH4) 펄스들을 사용하는 방식의 실례를 도시한다. 도시된 바와 같이, 게르만의 각 펄스의 가스 플로우는 시간 간격만큼 분리된다. 펄스들 간의 예시적인 시간 간격 펄스들의 실례는 약 0.5 초 내지 약 5 초일 수 있다.
다시 도 5로 돌아가면, 동작 (503) 의 일부 실시예들에서, 텅스텐-함유 프리커서의 개입하는 펄스들을 사용하여서 처리가 수행될 수 있다. 텅스텐-함유 프리커서들의 실례들은 텅스텐 헥사플루오라이드 (WF6) 및 텅스텐 헥사클로라이드 (WCl6), 및 도 3의 동작 (303) 을 참조하여서 상술된 것들 중 임의의 것들을 포함한다.
이러한 개입하는 펄스들을 사용하는 펄싱 방식의 일 실례가 도 6b에서의 개략적 예시에 의해서 표현된다. 이 도면은 게르만 (GeH4) 및 텅스텐 헥사플루오라이드 (WF6) 를, 각 펄스가 시간 간격만큼 분리되면서, 사용하는 방식의 실례를 도시한다.
일부 실시예들에서, 텅스텐-함유 프리커서 펄스들을 개입시키면서 동작 (503) 동안의 펄싱된 텅스텐-함유 프리커서의 양은 동작 (501)에서 펄싱된 텅스텐-함유 프리커서의 양보다 작을 수 있다. 일부 실시예들에서, 텅스텐-함유 프리커서 펄스들을 개입시키면서 동작 (503) 동안에 증착된 텅스텐은 실질적으로 존재하지 않을 수 있으며, 예를 들어, 모노레이어보다 작은 양이 증착된다. 예를 들어서, 텅스텐-함유 프리커서의 펄스들은 어떠한 텅스텐도 동작 (503) 동안에 텅스텐 핵생성 층의 표면 상으로 흡착되지 않도록 그 기간이 짧을 수 있다. 게르마늄-함유 환원제가 핵생성 층을 증착할 시에 사용되면, 이를 도 6b에 예시된 바와 같이 처리하기 이전에, 핵생성 층 증착 동안의 게르마늄-함유 환원제/텅스텐-함유 프리커서의 사이클들로부터 게르마늄-함유 환원제/텅스텐-함유 프리커서의 사이클들로의 천이는 펄스 동안에 도입된 텅스텐-함유 프리커서의 총량을, 예를 들어, 펄스 시간을 단축하고 및/또는 플로우 레이트를 감소시킴으로써, 감소시키는 것을 수반할 수 있다. 다양한 실시예들에서, 동작 (503) 은 수소 분위기 또는 무수소 분위기에서 수행될 수 있다.
다시 도 5로 돌아가면, 핵생성 층이 처리된 후에, 동작 (505) 에서, 벌크 텅스텐 막이 텅스텐 핵생성 층 상에 증착된다. 벌크 텅스텐 막을 증착하는 방법들은 CVD, PECVD, 및 PVD을 포함할 수 있다.
벌크 층의 CVD 증착은 텅스텐-함유 프리커서 및 공-반응물 예를 들어 환원제를, 적합하다면, 증착 챔버 내로 유동시키는 것을 수반할 수 있다. 비활성 캐리어 가스가 사용되어서 사전 혼합되거나 그렇지 않을 수도 있는 반응물 스트림들 중 하나 이상을 전달할 수 있다. PNL 또는 ALD 프로세스들과는 달리, 이 동작은 일반적으로 목표된 양이 증착될때까지 반응물들을 연속적으로 유동시키는 것을 수반한다. 특정 실시예들에서, CVD 동작은 다수의 스테이지들에서, 연속적 및 동시적 반응물 플로우의 다수의 기간들이 하나 이상의 전환된 반응물 플로우들의 기간들에 의해서 분리되면서, 발생할 수 있다. 플로우들은 또한 약 1 초 내지 약 2 초의 펄스 시간 동안에 펄싱될 수 있다. CVD 증착 동안의 챔버 압력의 예시적인 범위는 약 10 Torr 내지 약 500 Torr일 수 있다.
예시적인 기판 온도들은 CVD 반응 동안에 250 ℃만큼 낮을 수도 있거나 495 ℃ 만큼 높을 수도 있다. 다양한 텅스텐-함유 가스들은 다음으로 한정되지 않지만 WF6, 및 WCl6 및 텅스텐 헥사카르보닐 (W(CO)6) 을 포함하며 텅스텐-함유 프리커서로서 사용될 수 있다. 특정 실시예들에서, 텅스텐-함유 프리커서는 할로겐-함유 화합물, 예를 들어 WF6일 수 있다. 특정 실시예들에서, 환원제는 수소 가스이지만, 다른 환원제들, 예를 들어서, 실란 (SiH4), 디실란 (Si2H6), 히드라진 (N2H4), 디보란 (B2H6), 및 게르만 (GeH4) 이 사용될 수 있다. 일부 실시예들에서, CVD는 다양한 스테이지들에서, 예를 들어 낮은 온도 스테이지 및 높은 온도 스테이지에서 구현될 수 있다. 또한, 질소가 벌크 층의 CVD 증착 동안에, 미국 특허 번호 8,551,885 및 미국 특허 출원 번호 13/633,798에 기술된 바와 같이 펄싱될 수 있으며, 이 특허 문헌들은 본 명세서에서 참조로서 인용된다.
도 6c는 특정 실시예들에 따른 충진을 제공하는 방법에서의 동작들을 예시하는 프로세스 흐름도를 제공한다. 이 프로세스는 그 내에 형성된 고 종횡비 피처를 갖는 기판을 제공함으로써 시작된다 (602). 이어서, 게르마늄-계 텅스텐 핵생성 층이 상술한 바와 같이 피처 내에서 증착되어서 피처의 측벽들 및 하단을 컨포멀하게 코팅한다 (604). 핵생성 층 두께의 실례는 약 1 nm 보다 작은 범위에서 약 20 nm 범위까지 이른다.
특정 실시예들에서, 핵생성 층 증착 이후에 증착 후 처리 동작이 수행되어서 저항을 개선시킨다. 이러한 처리 동작들은 본 명세서에서 참조로서 인용되는 미국 특허 공개 번호 2009/0149022, 및 미국 특허 출원 번호 12/407,541에서 개시되며, 도 6a 및 도 6b를 참조하여서 상술되었다. 일부 실시예들에서, 동작들 (604) 및 증착 후 처리 동작은 붕소가 없을 수 있다.
일단 핵생성 층이 형성되면, 프로세스는 저온 CVD 텅스텐 막으로 피처를 충진함으로써 계속된다 (606). 이 동작에서, 환원제 및 텅스텐-함유 프리커서는 증착 챔버 내로 유동하여서 피처 내에 벌크 충진 층을 증착한다. 비활성 캐리어 가스가 사전혼합되거나 그렇지 않을 수도 있는 반응물 스트림들 중 하나 이상을 전달하는데 사용될 수 있다. PNL 또는 ALD 프로세스들과는 달리, 이 동작은 일반적으로 목표된 양이 증착될 때까지 반응물들을 연속적으로 유동시키는 것을 수반한다. 특정 실시예들에서, CVD 동작들은 다수의 스테이지들에서, 반응물들의 연속적 및 동시적 플로우의 다수의 기간들이 전환된 하나 이상의 반응물 플로우들의 기간들에 의해서 분리되면서, 발생할 수 있다.
피처를 충진하는데 사용되는 감소된 온도 CVD 동작은 통상적인 보다 높은 온도의 CVD에 의해서 요구되는 것보다 얇은 핵생성 층들에서 사용될 수 있다. 임의의 특정 이론에 매이지 않고서, 이는 저감된 온도들에서의 보다 저속의 화학반응이 전적으로 발현되지 않은 핵생성 자리들 상에서도 성장을 개선하기 때문일 수 있다고 사료된다. 다양한 실시예들에 따라서, 약 10 내지 약 200 Å의 핵성성 층들이 형성될 수 있으며; 특정 실시예들에서, 핵생성 층들은 약 10 Å 보다 작은 두께를 가질 수도 있다.
다양한 텅스텐-함유 가스들은 다음으로 한정되지 않지만 WF6, WCl6, 및 W(CO)6 를 포함하며 이들은 텅스텐-함유 프리커서로서 사용될 수 있다. 특정 실시예들에서, 텅스텐-함유 프리커서는 할로겐-함유 화합물, 예를 들어 WF6일 수 있다. 특정 실시예들에서, 환원제는 수소 가스이지만, 다른 환원제들, 예를 들어서 실란 (SiH4), 디실란 (Si2H6), 히드라진 (N2H4), 디보란 (B2H6) 및 게르만 (GeH4) 이 사용될 수 있다. 다수의 실시예들에서, 수소 가스는 CVD 프로세스에서 환원제로서 사용된다.
피처 CVD 충진은 저감된 온도에서 수행된다. 다양한 실시예들에 따라서, 저감된 온도 (프로세스 및/또는 기판 온도) 는 다음과 같은 범위들 중 하나 내에 있을 수 있다: 약 250 내지 350 ℃, 약 250 내지 340 ℃, 약 250 내지 360 ℃, 약 250 내지 325 ℃, 약 250 내지 320 ℃, 약 250 내지 315 ℃, 약 250 내지 310 ℃, 약 250 내지 305 ℃ 또는 약 250 내지 300 ℃. 다양한 실시예들에 따라서, 프로세서 및/또는 기판 온도는, 약 260 내지 310 ℃, 약 270 내지 310 ℃, 약 280 내지 310 ℃, 또는 약 290 내지 310 ℃에 있을 수 있다. 특정 실시예에서, 프로세서 및/또는 기판 온도는 약 300 ℃이다.
일부 실시예들에서, 게르마늄-계 핵생성 층은 저온 CVD 충진에서 유리할 수 있다. 이는 도 2a 및 도 2b를 참조하여서 기술된 바와 같이, 붕소-계 핵생성 층 상에서의 저온 CVD 충진은 관심 특정 두께에서 두께가 증가하면 저항이 증가함을 보이기 때문이다.
피처를 충진한 후에, 고온 CVD 층을 증착하도록 온도가 상승될 수 있다 (608). 이러한 고온은 다음의 범위들 중 하나 내에 있을 수 있다: 약 350 내지 450 ℃, 약 360 내지 450 ℃, 약 370 내지 450 ℃, 약 380 내지 450 ℃, 약 390 내지 450 ℃, 또는 약 400 내지 450 ℃. 특정 실시예들에서, 고온 CVD는 약 395 ℃ 에서 수행된다. 온도를 올리는 것은 기판 온도를 올리는 것을 수반할 수 있다. 다양한 실시예들에 따라서, 온도는 적어도 약 50 ℃, 적어도 약 60 ℃, 적어도 약 70 ℃, 적어도 약 80 ℃, 적어도 약 90 ℃, 적어도 약 100 ℃, 또는 적어도 약 110 ℃ 만큼 상승할 수 있다. 고온 온도 CVD 층이 이어서 증착된다 (610). 특정 실시예들에서, 동작들 (608) 및 (610) 은 수행되지 않는다; 즉, 저온 CVD 프로세스가 완료되고 피처가 충진된 후에, 기판은 후속 프로세싱, 예를 들어 평탄화를 위해서 이동될 수 있다.
특정 실시예들에서, 동작 (606) 에서 동작 (608) 으로의 천이는 기판을 다중 스테이션 챔버 내에서 일 증착 스테이션으로부터 다른 스테이션으로 이동하는 것을 수반할 수 있다. 나아가, 동작 (604), 증착 후 저항 처리 (수행되는 경우), 동작 (606) 및 동작 (608) 각각은 동일한 다중 스테이션 챔버의 상이한 스테이션에서 수행된다.
단일 스테이션이 사용되어서 동작들 (606) 및 (608) 을 수행하는 다른 실시예에서, 동작 (606) 으로부터 동작 (608) 으로의 천이는 기판 온도를 상승시키면서, 텅스텐 프리커서의 플로우를 차단시키는 것 (선택사양적으로, 수소 또는 다른 환원 가스 및/또는 캐리어 가스가 유동하게 함) 을 수반하였다. 일단 기판 온도가 안정화되면, 텅스텐 프리커서 및 필요하다면 다른 가스들이 고온 증착을 위해서 반응 챔버 내로 유동된다. 다른 실시예들에서, 동작 (606) 으로부터 천이하는 것은 천이 기간 동안에 증착이 계속되게 하면서 기판 온도를 상승시키는 것을 수반할 수 있다. 고온 텅스텐 CVD 막이 증착되는 실시예들에서, 이는 충진된 피처 상에서 오버버든 (overburden) 층으로서 증착될 수 있다.
도 6d는 피처 (650) 가 저감된 온도 CVD를 사용하여서 충진된 후에 고온 CVD 층이 증착된 충진 프로세스의 상이한 스테이지들에서의 피처의 단면들의 일 실례의 개략적 표현들을 예시한다. 단면 (651) 은 임의의 텅스텐 증착 이전의 피처 650 의 실례를 나타낸다. 이 실례에서, 피처 (650) 는 유전체 층 (680) 내에 형성되며, 기판의 상단 표면 (655) 에서 개구 (675) 를 가지며 라이너 층 (653), 예를 들어 TiN 층을 포함한다.
장치
임의의 적합한 챔버가 개시된 실시예들을 구현하기 위해서 사용될 수 있다. 예시적인 증착 장치들은 미국 캘리포니아 프레몬트 소재의 Lam Research Corp.로부터의 입수가능한 다양한 시스템들, 예를 들어, ALTUS® 및 ALTUS® Max 또는 임의의 다양한 다른 상업적으로 입수가능한 프로세싱 시스템들을 포함한다. 일부 실시예들에서, 펄싱된 핵생성 프로세스는 단일 증착 챔버 내에 위치한 2 개, 4 개 또는 그 이상의 증착 스테이션들 중 하나인 제 1 스테이션에서 수행된다. 이로써, 환원 가스들 및 텅스텐-함유 가스들이 제 1 스테이션에서 반도체 기판의 표면으로 교번하여서, 기판 표면에서 국소화된 대기를 생성하는 개별 가스 공급 시스템을 사용하여서 도입된다. 다른 스테이션이 상술한 바와 같은 처리 동작을 위해서 사용될 수 있다. 이어서, 하나 이상의 스테이션들이 사용되어서 상술한 바와 같은 CVD을 수행한다. 2 개 이상의 스테이션들이 사용되어서 CVD를 병렬 프로세싱으로 수행할 수 있다. 이와 달리, 웨이퍼가, CVD 동작들이 2 개 이상의 스테이션들에 걸쳐서 순차적으로 수행되도록, 인덱싱될 수 있다.
도 7은 실시예들에 따라, 텅스텐 박막 증착 프로세스들을 수행하기에 적합한 프로세싱 시스템의 블록도이다. 시스템 (700) 은 전달 모듈 (703) 을 포함한다. 전달 모듈 (703) 은 기판들이 다양한 반응기 모듈들 사이에서 이동됨에 따라, 프로세싱되는 기판들의 오염의 위험을 최소화하기 위해 깨끗하고, 가압된 분위기를 제공한다. 전달 모듈 (703) 상에 장착된 다중-스테이션 반응기 (709) 는 실시예들에 따라서 PNL 증착, 원한다면, 다중-펄스 처리, 및 CVD 을 수행할 수 있다. 챔버 (709) 는 이들 동작들을 순차적으로 수행할 수도 있는 다수의 스테이션들 (711, 713, 715, 및 717) 을 포함할 수도 있다. 예를 들어, 챔버 (709) 는 스테이션 (711) 이 게르만-계 PNL 증착을 수행하고, 스테이션 (713) 이 다중-펄스 처리를 수행하고, 스테이션들 (715 및 717) 은 CVD를 수행하도록 구성될 수 있다. 스테이션들은 가열된 페데스탈 또는 기판 지지부, 하나 이상의 가스 유입구들 또는 샤워헤드 또는 확산 플레이트를 포함할 수도 있다.
또한 전달 모듈 (703) 상에 장착된 하나 이상의 단일 또는 다중-스테이션 모듈들 (707) 은 플라즈마 또는 화학적 (비-플라즈마) 사전-세정을 수행할 수 있다. 모듈은 또한 다양한 다른 처리들, 예를 들어, 게르만 처리를 위해서 사용될 수도 있다. 시스템 (700) 은 또한 프로세싱 전후에 웨이퍼가 저장되는, 하나 이상의 웨이퍼 소스 모듈들 (701) 을 포함한다. 분위기 전달 챔버 (719) 내의 대기 로봇 (atmospheric robot) (미도시) 은 먼저 소스 모듈들 (701) 로부터 로드록들 (721) 로 웨이퍼들을 제거한다. 전달 모듈 (703) 내의 웨이퍼 전달 디바이스 (일반적으로 로봇 암 유닛) 가 로드록들 (721) 로부터 전달 모듈 (703) 상에 장착된 모듈들로 또는 모듈들 간에서 웨이퍼들을 이동시킨다.
다양한 실시예들에서, 증착 동안 프로세스 조건들을 제어하기 위해 시스템 제어기 (750) 가 채택된다. 시스템 제어기 (750) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 접속부들, 스텝퍼 모터 제어기 보드들 등을 포함할 수도 있다.
시스템 제어기 (750) 는 증착 장치의 모든 액티비티들을 제어할 수도 있다. 시스템 제어기 (750) 는 타이밍, 가스들의 혼합물, 챔버 압력, 챔버 온도, 웨이퍼 온도, 무선 주파수 (RF) 전력 레벨들, 웨이퍼 척 또는 페데스탈 위치, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 시스템 제어 소프트웨어를 실행한다. 일부 실시예들에서 시스템 제어기 (750) 와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들이 채택될 수도 있다.
통상적으로 시스템 제어기 (750) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들 및 포인팅 디바이스들, 키보드, 터치 스크린, 마이크로폰, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
시스템 제어 로직은 임의의 적합한 방식으로 구성될 수도 있다. 일반적으로, 시스템 제어 로직은 하드웨어 및/또는 소프트웨어로 설계되거나 구성될 수 있다. 즉, 드라이브 회로를 제어하기 위한 인스트럭션들이 하드코딩되거나 소프트웨어로 제공될 수도 있다. 인스트럭션들은 “프로그래밍”에 의해 제공된다고 말할 수 있다. 이러한 프로그래밍은 디지털 신호 프로세서들 내의 하드코딩된 로직, ASIC (application specific integrated circuits), 및 하드웨어로 구현된 구체적인 알고리즘들을 갖는 다른 디바이스들을 포함하는 임의의 형태의 로직을 포함하는 것으로 이해된다. 프로그래밍은 또한 범용 프로세서 상에서 실행될 수 있는 소프트웨어 또는 펌웨어 인스트럭션들을 포함하는 것으로 이해된다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
프로세스 시퀀스에서 게르마늄 함유 환원제 펄스들, 수소 플로우 및 텅스텐 함유 프리커서 펄스들 및 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 예를 들어 어셈블리 언어, C, C++, 파스칼, 포트란, 또는 다른 것들과 같은 임의의 통상적인 컴퓨터 판독 가능한 프로그래밍 언어로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램 내에서 식별된 태스크들을 수행하도록 프로세서에 의해서 실행된다. 또한 지시된 바와 같이, 프로그램 코드는 하드 코딩될 수도 있다.
제어기 파라미터들은 예를 들어, 프로세스 가스 조성 및 플로우 레이트, 온도, 압력, 냉각 가스 압력, 기판 온도, 및 챔버 벽 온도와 같은 프로세스 조건들에 관한 것이다. 이러한 파라미터들은 레시피의 형태로 사용자에게 제공되며 사용자 인터페이스를 사용하여 입력될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 시스템 제어기 (750) 의 아날로그 및/또는 디지털 입력 접속부들에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 증착 장치 (700) 의 아날로그 및 디지털 접속부들 상에 출력된다.
시스템 소프트웨어는 많은 상이한 방식들로 설계되거나 구성될 수도 있다. 예를 들어, 다양한 챔버 컴포넌트 서브루틴들 또는 제어 객체들이 개시된 실시예들에 따른 증착 프로세스들을 수행하는데 필요한 챔버 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 이러한 목적을 위한 프로그램들의 예들 및 프로그램들의 섹션들은 기판 포지셔닝 코드, 프로세스 가스 제어 코드, 압력 제어 코드, 및 히터 제어 코드를 포함한다.
기판 포지셔닝 프로그램은 페데스탈 또는 척 상에 기판을 로딩하고 가스 유입구 및/또는 타깃과 같은 챔버의 다른 부분들 및 기판 사이의 간격을 제어하도록 사용된 챔버 컴포넌트들을 제어하기 위한 프로그램 코드를 포함할 수도 있다. 프로세스 가스 제어 프로그램은 가스 조성 및 플로우 레이트들을 제어하고 선택적으로 챔버 내의 압력을 안정화하기 위해 증착 전에 챔버 내로 가스를 유동시키기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램은 예를 들어, 챔버의 배기 시스템 내의 쓰로틀 밸브를 조정함으로써 챔버 내의 압력을 제어하기 위한 코드를 포함할 수도 있다. 히터 제어 프로그램은 기판을 가열하기 위해 사용된 히팅 유닛으로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 헬륨과 같은 열 전달 가스의 웨이퍼 척으로의 전달을 제어할 수도 있다.
증착 동안 모니터링될 수도 있는 챔버 센서들의 예들은 질량 유량 제어기들, 압력계들과 같은 압력 센서들, 및 페데스탈 또는 척 내에 위치된 써모커플들을 포함한다. 적절하게 프로그램된 피드백 및 제어 알고리즘들은 목표된 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터와 함께 사용될 수도 있다.
전술한 바는 단일 또는 다중-챔버 반도체 프로세싱 툴에서의 개시된 실시예들의 구현예를 기술한다. 본 명세서에서 상술한 장치 및 프로세스는 예를 들어 반도체 디바이스들, 디스플레이, LED, 광전 패널 등의 제조 또는 제작을 위한 리소그래피 패터닝 툴들 또는 프로세스들과 함께 사용될 수 있다. 통상적으로, 이러한 툴들/프로세스들은 반드시 그러한 것은 아니지만 공통 제조 시설 내에서 함께 사용 또는 수행될 수 있다. 막 리소그래피 패터닝은 통상적으로 각각 다수의 가능한 툴을 사용하여 실현되는 다음의 단계들 중 일부 또는 모두를 포함하며, 이 단계들은 (1) 스핀-온 또는 스프레이-온 툴을 사용하여 워크피스, 즉, 기판에 포토레지스트를 도포하는 동작, (2) 고온 플레이트 또는 퍼니스 또는 UV 경화 툴을 사용하여서 포토레지스트를 경화하는 동작, (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여서 포토레지스트를 가시광선 또는 자외선 또는 x 선 광에 노출시키는 동작, (4) 습식 벤치 (wet bench) 와 같은 툴을 사용하여서 레지스트를 선택적으로 제거하여 이를 패터닝하도록 상기 포토레지스트를 현상하는 동작, (5) 건식 또는 플라즈마 보조 에칭 툴을 사용하여 상기 레지스트 패턴을 아래에 놓인 막 또는 워크피스에 전사하는 동작 및 (6) RF 또는 마이크로웨이브 플라즈마 레지스트 스트립퍼 (stripper) 와 같은 툴을 사용하여 포토레지스트를 제거하는 동작을 포함할 수 있다.
실험
실험 1: 두께
텅스텐 핵생성 층의 증착 동안에 게르마늄-함유 환원제를 사용하는 것의 핵생성 층 성장 레이트 및 핵생성 층 두께에 대한 효과를 나타내는 실험들이 수행되었다. 이러한 실험들은 300 ℃에서 수행되었다.
제 1 일련의 실험들은 (1) 기판을 게르만 (GeH4) 에 수소가 존재하지 않는 상태에서 노출시키고, (2) 기판을 텅스텐 헥사플루오라이드 (WF6) 에 노출시키고, 및 (3) 다양한 핵생성 사이클들 동안에 단계들 (1) 및 (2) 을 반복함으로써 기판들을 프로세싱하는 것을 수반하였다. 게르만은 1000 sccm의 플로우 레이트의 캐리어 가스 아르곤과 함께 250 sccm의 플로우 레이트로 유동되었다. 텅스텐 헥사플루오라이드는 270 sccm의 플로우 레이트로 유동되었다. 증착된 텅스텐 핵생성 층의 두께는 다양한 핵생성 사이클들에서 측정되었다. 그 결과들이 도 8에 도시되며 둥근 지점들에 의해서 표현된다.
제 2 일련의 실험들은 (1) 기판을 게르만 (GeH4) 에 수소 분위기에서 노출시키고, (2) 기판을 텅스텐 헥사플루오라이드 (WF6) 에 노출시키고, 및 (3) 다양한 핵생성 사이클들 동안에 단계들 (1) 및 (2) 을 반복함으로써 기판들을 프로세싱하는 것을 수반하였다. 게르만은 1000 sccm의 플로우 레이트의 캐리어 가스 아르곤과 함께 250 sccm의 플로우 레이트로 유동되었다. 수소가 게르만 펄스들 및 텅스텐 헥사플루오라이드 펄스들과 함께 19,000 sccm의 플로우 레이트로 유동되었다. 텅스텐 헥사플루오라이드는 270 sccm의 플로우 레이트로 유동되었다. 증착된 텅스텐 핵생성 층의 두께는 다양한 핵생성 사이클들에서 측정되었다. 그 결과들이 도 8에 도시되며 정방형 점들에 의해서 표현된다.
텅스텐 증착 레이트 (사이클당 Å) 의 요약이 표 1에서 도시된다.
핵생성 사이클 수소 없음 수소 있음
두께 Å 사이클당 두께 두께 Å 사이클당 두께
7 4 3.35 23 0.53
9 15 4.27 38 1.62
12 29 5.02 60 2.46
15 42 5.47 82 2.80
텅스텐 핵생성 층 증착 레이트 (Å/사이클) 도시된 바와 같이, 텅스텐 핵생성 층 증착 동안의 수소 플로우의 사용은 텅스텐 핵생성 층의 두께를 실질적으로 감소시켰으며, 이는 수소의 존재는 게르만을 사용하는 사이클당 증착된 텅스텐의 양을 감소시키는 것을 제시한다.
실험 2: 핵생성 층들의 저항
텅스텐 핵생성 층 증착 동안에 게르마늄-함유 환원제을 사용하는 것의 전체 증착된 텅스텐 핵생성 층의 저항에 갖는 효과를 나타내는 실험들이 수행되었다. 이러한 실험들은 300 ℃에서 수행되었다.
제 1 일련의 실험들은 (1) 기판을 게르만 (GeH4) 에 수소가 존재하지 않는 상태에서 노출시키고, (2) 기판을 텅스텐 헥사플루오라이드 (WF6) 에 노출시키고, 및 (3) 다양한 핵생성 사이클들 동안에 단계들 (1) 및 (2) 을 반복함으로써 기판들을 프로세싱하는 것을 수반하였다. 게르만은 1000 sccm의 플로우 레이트의 캐리어 가스 아르곤과 함께 250 sccm의 플로우 레이트로 유동되었다. 텅스텐 헥사플루오라이드는 270 sccm의 플로우 레이트로 유동되었다. 증착된 텅스텐 핵생성 층의 저항이 다양한 핵생성 사이클들에서 측정되었다. 그 결과들이 도 9에 도시되며 둥근 점들에 의해서 표현된다.
제 2 일련의 실험들은 (1) 기판을 게르만 (GeH4) 에 수소 분위기에서 노출시키고, (2) 기판을 텅스텐 헥사플루오라이드 (WF6) 에 노출시키고, 및 (3) 다양한 핵생성 사이클들 동안에 단계들 (1) 및 (2) 을 반복함으로써 기판들을 프로세싱하는 것을 수반하였다. 게르만은 1000 sccm의 플로우 레이트의 캐리어 가스 아르곤과 함께 250 sccm의 플로우 레이트로 유동되었다. 수소가 게르만 (GeH4) 펄스들 및 텅스텐 헥사플루오라이드 (WF6) 펄스들과 함께 19,000 sccm의 플로우 레이트로 유동되었다. 텅스텐 헥사플루오라이드 (WF6) 는 270 sccm의 플로우 레이트로 유동되었다. 증착된 텅스텐 핵생성 층의 저항이 다양한 핵생성 사이클들에서 측정되었다. 그 결과들이 도 9에 도시되며 정방형 지점들에 의해서 표현된다.
게르만을 사용하여 증착된 핵생성 층들의 저항율의 요약이 표 2에서 도시된다.
수소 없음 수소 있음
두께 Å 저항 (마이크로Ω-cm) 두께 Å 저항 (마이크로Ω-cm)
15 50.3 23 64.3
29 60.5 38 76.8
42 70.6 60 88.4
82 98.9
텅스텐 핵생성 층 저항율 (마이크로Ω-cm)도시된 바와 같이, 텅스텐 핵생성 층 증착 동안의 수소 플로우의 사용은 텅스텐 핵생성 층의 저항을 실질적으로 감소시켰다.
20 Å의 텅스텐 핵생성 층 두께를 갖는 기판은 더 프로세싱되고 벌크 텅스텐이 기판의 피처들 내로 증착되었다. 이로써, 전체 저항은 약 60 마이크로Ω-cm 이며, 이는 저항이 실질적으로 변화되지 않았음을 표시한다. 이는 예기치 않는 결과인데, 그 이유는 통상적인 방법들, 예를 들어 디보란을 사용하여서 증착된 핵생성 층 상에 증착된 100 Å 미만의 두께를 갖는 벌크 텅스텐 층들은 대체적으로 벌트 텅스텐이 증착된 후에 저항이 소량 증가함을 보였기 때문이다. 이는 피처들 내로 증착된 텅스텐의 실질적으로 전체가 알파-텅스텐, 예를 들어, 저 저항 텅스텐이다는 이론을 지지하는데, 그 이유는 텅스텐 40 Å 이 핵생성 층 20 Å 상에 증착되었고 저항이 실질적으로 변하지 않았기 때문이다.
실험 3: 전체 저항율
텅스텐 핵생성 층 증착 동안에 게르마늄-함유 환원제을 사용하는 것이 CVD에 의해서 벌크 텅스텐 층이 증착된 후의 전체 증착된 텅스텐의 저항에 갖는 효과를 나타내는 실험들이 수행되었다.
이러한 프로세스들은 핵생성 층들 및 벌크 텅스텐 충진을 증착하기 위해서 기판들 상에서 수행되었다. 실례로서, 본 실험에서의 프로세스 조건들이 표 3에서 열거된다.
프로세스 핵생성 층 처리 벌크 층
A 300 ℃ 없음 300 ℃
GeH4/WF6 펄스들 CVD
B 300 ℃ 300 ℃ 300 ℃
B2H6/WF6 펄스들의 2 사이클들 B2H6/WF6 펄스들의 3 사이클들 CVD
C 250 ℃ 325 ℃ 325 ℃
B2H6/WF6 펄스들의 2 사이클들 B2H6 펄스들의 5 사이클들 CVD
프로세스 조건들프로세스 A에서, 기판들이 (1) 기판을 게르만 (GeH4) 에 수소가 존재한 상태에서 노출시키고, (2) 기판을 텅스텐 헥사플루오라이드 (WF6) 에 노출시키고 (3) 단계들 (1) 및 (2) 을 다양한 핵생성 사이클들에 대해서 반복하고, 및 (4) 벌크 텅스텐을 CVD에 의해서 증착함으로써 프로세싱되었다. 기판들은 핵생성 층 증착 및 벌크 텅스텐 증착 모두에 대해서 (300) ℃에서 프로세싱되었다. 핵생성 층 증착에 대해서, 게르만은 1000 sccm의 플로우 레이트의 캐리어 가스 아르곤과 함께 250 sccm의 플로우 레이트로 유동되었다. 수소가 전방 단부에서는 19,000 sccm의 플로우 레이트로 그리고 후방 단부에서는 13,000 sccm으로 유동되었다. 프로세스 B 및 프로세스 C에서, 기판들은 2 개의 최적화된 프로세스들로 디보란 (B2H6) 을 사용하여서 프로세싱되었다. 증착된 텅스텐 층의 저항이 핵생성 층 및 벌크 CVD 층의 다양한 누적된 두께들에서 측정되었다. 결과들이 도 10에서 도시된다. 프로세스 A 결과들은 삼각형 지점들에 의해서 표현되고, 프로세스 B 결과들은 정방형 점들에 의해서 표현되고, 프로세스 C 결과들은 다이아몬드 점들에 의해서 표현된다. 이 실험의 목적을 위해서, 최저 두께를 갖는 각 프로세스에서의 점은 증착된 핵생성 층만을 갖는 기판이다. 보다 큰 두께에 대응하는 후속하는 점들은 핵생성 층 및 CVD에 의해서 증착된 텅스텐 층의 전체의 저항을 표현한다.
프로세스 B 및 프로세스 C 는 디보란을 사용하여서 핵생성 층을 증착하는 것을 수반하고, 이러한 프로세스들 양자는 CVD에 의한 벌크 텅스텐 층의 증착 시의 전체 텅스텐 막의 저항의 가파른 증가를 보였다. 예를 들어서, 프로세스 B에서의 기판의 저항은 102.6 마이크로Ω-cm에서 114.6 마이크로Ω-cm로 증가하였고, 프로세스 C에서의 기판의 저항은 83.4 마이크로Ω-cm에서 122.1 마이크로Ω-cm으로 증가하였다. 프로세스 A에 대한 예기치 않은 결과가 도시된다. 벌크 텅스텐 층 증착 후에, 기판의 저항은 125.4 마이크로Ω-cm에서 108.2 마이크로Ω-cm로 감소하였다. 도 2를 참조하여서 상술한 경향에 따르면, 이는 게르마늄-함유 환원제, 예를 들어서 게르만을 사용하여서 핵생성 층을 증착하는 것은 알파-텅스텐 성장을 촉진하는 것을 지지하는데, 그 이유는 만일에 베타-텅스텐이 증착되었다면, 프로세스 B 및 프로세스 C에서 표현된 데이터와 유사하게 저항의 가파른 증가가 데이터에서 나타나야 하기 때문이다. 프로세스 B 및 프로세스 C에서의 저항의 증가는 상대적으로 얇은 두께 (예를 들어, 프로세스 B에 대해서는 약 40 내지 80 Å 이고 프로세스 C에 대해서는 약 20 내지 60 Å) 에서 발생함이 주목되어야 한다. 따라서, 본 명세서에서 기술된 게르마늄-계 핵생성 프로세스는 상대적으로 얇은 텅스텐 막들, 예를 들어, 약 100 Å 미만의 텅스텐 막들의 증착에서 특히 적합할 수 있다.
프로세스 A에서의 저항의 측정치들이 프로세스 B 및 프로세스 C에서 측정된 저항들의 일부보다 높을지라도, 프로세스 B 및 프로세스 C 모두는 최적화되었다는 것이 주목되어야 한다. 텅스텐 증착을 위해서 게르마늄-함유 화합물들을 사용하여 핵생성 층들을 증착하는 것을 보다 더 최적화시키는 것은 전체 저항을 더 저감시킬 것으로 예상된다.
결론
전술한 실시예들이 이해의 명확성을 목적으로 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수 있다는 것이 자명할 것이다. 본 실시예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 따라서, 본 실시예들은 예시적이고 제한하지 않는 것으로 간주되고, 실시예들은 본 명세서에 제공된 상세들로 제한되지 않는다.

Claims (29)

  1. 기판 상의 피처 내에 텅스텐 핵생성 층을 형성하는 방법에 있어서,
    피처를 게르마늄-함유 환원제 및 텅스텐-함유 전구체의 교번하는 펄스들에 노출시키는 단계를 포함하는, 방법.
  2. 텅스텐으로 기판 상의 피처를 충진하는 방법에 있어서,
    피처를 게르마늄-함유 환원제 및 텅스텐-함유 전구체의 교번하는 펄스들에 노출시킴으로써 상기 피처 내에 게르마늄-계 텅스텐 핵생성 층을 형성하는 단계;
    기판이 제 1 온도에 있는 동안 상기 텅스텐 핵생성 층 상에 화학 기상 증착에 의해 제 1 텅스텐 막을 증착하는 단계;
    상기 기판 온도를 상기 제 1 온도로부터 제 2 온도로 변화시키는 단계; 및
    상기 제 1 텅스텐 막을 증착한 후, 상기 기판이 상기 제 2 온도에 있는 동안 상기 피처 내에 화학 기상 증착에 의해 제 2 텅스텐 막을 증착하는 단계를 포함하고, 여기서 상기 제 2 온도는 상기 제 1 온도보다 높은 온도인, 방법.
  3. 텅스텐으로 기판 상의 피처를 충진하는 방법에 있어서,
    피처를 게르마늄-함유 환원제 및 텅스텐-함유 전구체의 교번하는 펄스들에 노출시킴으로써 텅스텐 핵생성 층을 형성하는 단계; 및
    상기 텅스텐 핵생성 층 상에 벌크 텅스텐 층을 증착하는 단계로서, 상기 벌크 텅스텐 층은 실질적으로 전부는 알파-텅스텐인, 상기 벌크 텅스텐 층을 증착하는 단계를 포함하는, 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 텅스텐 핵생성 층은 1 ㎚ 내지 20 ㎚의 두께로 형성되는, 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 텅스텐 핵생성 층은 1 ㎚ 미만의 두께로 형성되는, 방법.
  6. 제 2 항에 있어서,
    상기 피처는 고 종횡비 피처인, 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 게르마늄-함유 환원제 및 상기 텅스텐-함유 전구체의 교번하는 펄스들의 사이클 당 증착된 텅스텐의 양은 8 Å 미만인, 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 텅스텐 핵생성 층은 수소 분위기에서 형성되는, 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 게르마늄-함유 환원제는 게르만 (GeH4) 또는 디게르만 (Ge2H6) 인, 방법.
  10. 제 2 항에 있어서,
    상기 게르마늄-계 텅스텐 핵생성 층을 형성한 후 그리고 상기 제 1 텅스텐 막을 증착하기 전에, 상기 게르마늄-계 텅스텐 핵생성 층을 게르마늄-함유 환원제의 펄스들로 처리하는 단계를 더 포함하는, 방법.
  11. 제 2 항에 있어서,
    상기 제 1 온도는 250 ℃ 내지 360 ℃인, 방법.
  12. 제 2 항에 있어서,
    상기 제 2 온도는 350 ℃ 내지 450 ℃인, 방법.
  13. 제 2 항에 있어서,
    상기 제 2 온도는 상기 제 1 온도보다 적어도 50 ℃ 높은, 방법.
  14. 기판 상의 피처를 충진하기 위한 장치에 있어서,
    챔버를 포함하는 멀티-스테이션 챔버 장치로서, 상기 챔버는 기판 지지부 및 상기 기판을 가스들에 노출시키도록 구성된 하나 이상의 가스 유입구들을 포함하는, 상기 멀티-스테이션 챔버 장치; 및
    하나 이상의 메모리들 및 하나 이상의 프로세서들을 갖는 제어기를 포함하고, 상기 하나 이상의 메모리들은 상기 하나 이상의 프로세서들에 의해 실행될 때,
    텅스텐 핵생성 층을 형성하고, 그리고
    상기 텅스텐 핵생성 층을 형성한 후 그리고 텅스텐 벌크 층을 증착하기 전에, 상기 텅스텐 핵생성 층을 게르마늄-함유 환원제의 펄스들로 처리하게 하는 머신 판독가능한 인스트럭션들을 포함하는, 장치.
  15. 제 14 항에 있어서,
    상기 머신 판독가능한 인스트럭션들은 또한, 상기 하나 이상의 프로세서들에 의해 실행될 때, 텅스텐 벌크 층을 증착하게 하는, 장치.
  16. 제 14 항에 있어서,
    상기 텅스텐 핵생성 층을 처리하는 동작은 텅스텐-함유 전구체를 펄싱하는 동작을 포함하고, 상기 처리 동안 펄싱된 상기 텅스텐-함유 전구체의 양은 상기 텅스텐 핵생성 층의 형성 동안 펄싱된 상기 텅스텐-함유 전구체의 양보다 적은, 장치.
  17. 제 14 항에 있어서,
    상기 텅스텐 핵생성 층을 처리하는 동작은 텅스텐-함유 전구체를 펄싱하는 동작을 포함하고, 상기 텅스텐 핵생성 층의 처리 동안 실질적으로 텅스텐이 증착되지 않는, 장치.
  18. 제 14 항에 있어서,
    상기 텅스텐 핵생성 층의 처리 동안 다른 전구체들의 펄스들을 개입시키지 않고 펄싱되는, 장치.
  19. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 게르마늄-함유 환원제는 게르만 (GeH4) 또는 디게르만 (Ge2H6) 인, 장치.
  20. 기판 상의 피처를 충진하기 위한 장치에 있어서,
    챔버 장치로서,
    기판 지지부를 갖는 하나 이상의 스테이션들, 및
    기판을 가스들에 노출시키도록 구성된 하나 이상의 가스 유입구들을 포함하는, 상기 챔버 장치; 및
    하나 이상의 메모리들 및 하나 이상의 프로세서들을 갖는 제어기를 포함하고, 상기 하나 이상의 메모리들은 상기 하나 이상의 프로세서들에 의해 실행될 때,
    게르마늄-계 텅스텐 핵생성 층을 형성하고,
    제 1 온도에서 피처 내에 화학 기상 증착에 의해 제 1 텅스텐 막을 증착하고,
    상기 온도를 상기 제 1 온도로부터 제 2 온도로 변화시키고, 그리고
    상기 제 2 온도에서 상기 피처 내에 화학 기상 증착에 의해 제 2 텅스텐 막을 증착하게 하는 머신 판독가능한 인스트럭션들을 포함하고, 상기 제 2 온도는 상기 제 1 온도보다 높은 온도인, 장치.
  21. 제 20 항에 있어서,
    상기 챔버는 단 하나의 스테이션을 갖는, 장치.
  22. 제 21 항에 있어서,
    상기 머신 판독가능한 인스트럭션들은 또한, 상기 하나 이상의 프로세서들에 의해 실행될 때, 화학 기상 증착에 의해 상기 제 1 온도에서 상기 피처 내에 제 1 텅스텐 막을 증착한 후, 텅스텐 전구체의 플로우를 차단하게 하는, 장치.
  23. 제 20 항에 있어서,
    상기 챔버는 멀티-스테이션 챔버이고 적어도 2 개의 스테이션들을 갖는, 장치.
  24. 제 23 항에 있어서,
    상기 머신 판독가능한 인스트럭션들은 또한, 상기 하나 이상의 프로세서들에 의해 실행될 때, 화학 기상 증착에 의해 상기 제 1 온도에서 상기 피처 내에 제 1 텅스텐 막을 증착한 후, 상기 기판을 제 1 증착 스테이션으로부터 제 2 증착 스테이션으로 이동시키게 하는, 장치.
  25. 제 20 항에 있어서,
    게르마늄-계 텅스텐 핵생성 층을 형성하는 동작은 게르마늄-함유 환원제 및 텅스텐-함유 전구체의 교번하는 펄스들에 상기 피처를 노출하는 것을 포함하는, 장치.
  26. 제 20 항에 있어서,
    상기 머신 판독가능한 인스트럭션들은 또한, 상기 하나 이상의 프로세서들에 의해 실행될 때, 상기 게르마늄-계 텅스텐 핵생성 층을 형성한 후 그리고 상기 제 1 텅스텐 막을 증착하기 전에, 게르마늄-함유 환원제의 펄스들로 상기 게르마늄-계 텅스텐 핵생성 층을 처리하게 하는, 장치.
  27. 제 20 항에 있어서,
    상기 장치는 처리 장치를 더 포함하고, 그리고 상기 머신 판독가능한 인스트럭션들은 또한, 상기 하나 이상의 프로세서들에 의해 실행될 때, 텅스텐-함유 전구체의 펄스들을 개입시키지 않고 게르마늄-함유 환원제를 펄싱하게 하는, 장치.
  28. 제 25 항에 있어서,
    상기 머신 판독가능한 인스트럭션들은 또한, 상기 하나 이상의 프로세서들에 의해 실행될 때, 상기 피처가 상기 게르마늄-함유 환원제 및 상기 텅스텐-함유 전구체의 교번하는 펄스들에 노출되는 동안 상기 챔버 내로 수소를 흐르게 하는, 장치.
  29. 제 25 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 게르마늄-함유 환원제는 게르만 (GeH4) 또는 디게르만 (Ge2H6) 인, 장치.
KR1020220015236A 2013-12-27 2022-02-07 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스 KR102515236B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361921266P 2013-12-27 2013-12-27
US61/921,266 2013-12-27
US14/173,733 2014-02-05
US14/173,733 US9159571B2 (en) 2009-04-16 2014-02-05 Tungsten deposition process using germanium-containing reducing agent
KR1020140192527A KR102361226B1 (ko) 2013-12-27 2014-12-29 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192527A Division KR102361226B1 (ko) 2013-12-27 2014-12-29 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스

Publications (2)

Publication Number Publication Date
KR20220024266A KR20220024266A (ko) 2022-03-03
KR102515236B1 true KR102515236B1 (ko) 2023-03-29

Family

ID=53591818

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140192527A KR102361226B1 (ko) 2013-12-27 2014-12-29 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
KR1020220015236A KR102515236B1 (ko) 2013-12-27 2022-02-07 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140192527A KR102361226B1 (ko) 2013-12-27 2014-12-29 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스

Country Status (3)

Country Link
KR (2) KR102361226B1 (ko)
CN (2) CN104752339B (ko)
TW (1) TWI672737B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
TWI672737B (zh) * 2013-12-27 2019-09-21 美商蘭姆研究公司 允許低電阻率鎢特徵物填充之鎢成核程序
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US10573522B2 (en) * 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10763116B2 (en) * 2017-10-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure
SG11202106002VA (en) 2018-12-05 2021-07-29 Lam Res Corp Void free low stress fill
JP2022513479A (ja) 2018-12-14 2022-02-08 ラム リサーチ コーポレーション ３ｄ ｎａｎｄ構造上の原子層堆積
JP2022523689A (ja) 2019-01-28 2022-04-26 ラム リサーチ コーポレーション 金属膜の蒸着
JP2022524041A (ja) 2019-03-11 2022-04-27 ラム リサーチ コーポレーション モリブデン含有皮膜の堆積のための前駆体
KR102553296B1 (ko) * 2019-12-12 2023-07-10 주식회사 원익아이피에스 박막 형성 방법
TW202329245A (zh) * 2022-01-12 2023-07-16 南亞科技股份有限公司 具有閘極接觸點之導電層堆疊的製備方法
US11876051B2 (en) 2022-01-12 2024-01-16 Nanya Technology Corporation Conductive layer stack and semiconductor device with a gate contact
WO2023184165A1 (zh) * 2022-03-29 2023-10-05 华中科技大学 通孔填充方法及通孔填充装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040202786A1 (en) 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20100159694A1 (en) 2008-06-12 2010-06-24 Novellus Systems Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US20100267235A1 (en) 2009-04-16 2010-10-21 Feng Chen Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
JP2013080891A (ja) 2011-09-22 2013-05-02 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3040177B2 (ja) * 1990-12-17 2000-05-08 沖電気工業株式会社 半導体素子の配線形成方法
JP3422345B2 (ja) * 1995-05-31 2003-06-30 日本電信電話株式会社 タングステン膜の形成方法
US20030008070A1 (en) * 2001-06-12 2003-01-09 Applied Materials,Inc Low-resistivity tungsten from high-pressure chemical vapor deposition using metal-organic precursor
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
JP2004235456A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp 成膜装置、成膜方法および半導体装置の製造方法
JP3956049B2 (ja) * 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
CN1241251C (zh) * 2003-05-15 2006-02-08 上海集成电路研发中心有限公司 一种改进的钨插销结构的工艺流程
KR20060079144A (ko) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
US7355254B2 (en) * 2006-06-30 2008-04-08 Intel Corporation Pinning layer for low resistivity N-type source drain ohmic contacts
JP5277696B2 (ja) * 2008-04-07 2013-08-28 パナソニック株式会社 圧電デバイスの製造方法
US7655567B1 (en) * 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
CN101952945B (zh) * 2007-11-29 2013-08-14 朗姆研究公司 控制微负载的脉冲式偏置等离子体工艺
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US20090162681A1 (en) * 2007-12-21 2009-06-25 Artur Kolics Activation solution for electroless plating on dielectric layers
US8053365B2 (en) * 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
KR101015125B1 (ko) * 2008-03-21 2011-02-16 주식회사 하이닉스반도체 계면반응배리어를 구비한 반도체장치 제조 방법
US7830016B2 (en) * 2008-06-30 2010-11-09 Intel Corporation Seed layer for reduced resistance tungsten film
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
CN101572291B (zh) * 2009-06-12 2010-09-15 中国科学院上海微系统与信息技术研究所 一种实现多级存储的存储器单元结构及其制作方法
JP5729911B2 (ja) * 2010-03-11 2015-06-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン膜の製造方法およびタングステン膜を堆積させる装置
JP5959991B2 (ja) * 2011-11-25 2016-08-02 東京エレクトロン株式会社 タングステン膜の成膜方法
JP6273257B2 (ja) * 2012-03-27 2018-01-31 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステンによるフィーチャ充填
CN102867953B (zh) * 2012-07-24 2015-01-21 龙能科技（苏州）有限公司 用氢氧化物或羟基氧化物生产锂离子电池正极材料的方法
TWI672737B (zh) * 2013-12-27 2019-09-21 美商蘭姆研究公司 允許低電阻率鎢特徵物填充之鎢成核程序
KR102397797B1 (ko) * 2015-05-27 2022-05-12 램 리써치 코포레이션 순차적인 cvd 프로세스에 의한 저 불소 텅스텐의 증착

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040202786A1 (en) 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20100159694A1 (en) 2008-06-12 2010-06-24 Novellus Systems Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US20100267235A1 (en) 2009-04-16 2010-10-21 Feng Chen Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
JP2013080891A (ja) 2011-09-22 2013-05-02 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR102361226B1 (ko) 2022-02-09
TWI672737B (zh) 2019-09-21
CN110310919A (zh) 2019-10-08
KR20220024266A (ko) 2022-03-03
KR20150077376A (ko) 2015-07-07
CN104752339A (zh) 2015-07-01
TW201526090A (zh) 2015-07-01
CN104752339B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
KR102515236B1 (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
US9159571B2 (en) Tungsten deposition process using germanium-containing reducing agent
KR102466639B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
KR102603859B1 (ko) 매우 낮은 저항률의 텅스텐을 증착하는 방법
US10529722B2 (en) Tungsten for wordline applications
US11355345B2 (en) Method for preventing line bending during metal fill process
US10546751B2 (en) Forming low resistivity fluorine free tungsten film without nucleation
JP6971539B2 (ja) フッ素含有量が少ないタングステン膜
US9613818B2 (en) Deposition of low fluorine tungsten by sequential CVD process
KR102397797B1 (ko) 순차적인 cvd 프로세스에 의한 저 불소 텅스텐의 증착
KR20140034081A (ko) 낮은 거칠기 및 낮은 저항을 갖는 텅스텐 막을 증착시키기 위한 방법
JP2017008412A5 (ko)
KR20230104542A (ko) 텅스텐 저 저항 펄싱된 cvd
KR20220044601A (ko) 금속 충진 프로세스 동안 라인 벤딩 감소

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant