CN1241251C - 一种改进的钨插销结构的工艺流程 - Google Patents

一种改进的钨插销结构的工艺流程 Download PDF

Info

Publication number
CN1241251C
CN1241251C CN 03116935 CN03116935A CN1241251C CN 1241251 C CN1241251 C CN 1241251C CN 03116935 CN03116935 CN 03116935 CN 03116935 A CN03116935 A CN 03116935A CN 1241251 C CN1241251 C CN 1241251C
Authority
CN
China
Prior art keywords
tungsten
sputtering
technology
contact hole
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 03116935
Other languages
English (en)
Other versions
CN1455447A (zh
Inventor
金虎
陈俭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai Huahong Group Co Ltd
Original Assignee
Shanghai Huahong Group Co Ltd
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Group Co Ltd, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Huahong Group Co Ltd
Priority to CN 03116935 priority Critical patent/CN1241251C/zh
Publication of CN1455447A publication Critical patent/CN1455447A/zh
Application granted granted Critical
Publication of CN1241251C publication Critical patent/CN1241251C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明为一种改进的钨插销结构工艺。传统的钨插销工艺是随着集成电路工艺特征线宽缩小的要求而发展起来的,主要解决铝物理气相沉积而产生的现象。该技术具有填充效果好、集成度高的特点。但是,该技术同时存在工艺复杂、价格昂贵、生产效率低和控制困难的问题,其中较为突出的是在钛和氮化钛淀积、钨的化学气相沉积方法中需要多步进行而导致的问题。本发明提出采用一种改进的工艺流程,即用物理气相法沉积钨和其化合物作为扩散阻挡层,接着直接用氢气还原六氟化钨实现钨的对接触孔和对接孔的填充,从而简化了流程,提高了生产率,降低了费用,提高了安全性。

Description

一种改进的钨插销结构的工艺流程
技术领域
本发明属集成电路工艺技术领域,具体涉及一种改进的钨插销结构的制作工艺流程。
背景技术
在半导体集成电路工艺中,涉及到对晶体管信号引出的金属化处理,在各个层次上要实现可靠的接触、互连和金属线条是保证晶体管有效工作的关键之一。最早实现的是铝金属化工艺,即先采用物理气相沉积的方法淀积钛和氮化钛双层膜为扩散阻挡层,然后再用物理气相沉积的方法沉积铝合金,简单流程如图1所示。采用扩散阻挡层是为了避免在今后的高温合金过程中铝和硅之间的互扩散,导致在衬底中产生铝钉而是结漏电增加。传统上采用钛和氮化钛双层膜,钛可以降低接触电阻,同时提供作为后面的氮化钛与衬底之间的粘附层;氮化钛则是真正的扩散阻挡层。制备方法用物理气相沉积法,包括预加热,反溅射刻蚀去除接触孔和对接孔内的自然氧化层和其他残余物,溅射等步骤。溅射则有传统直流溅射、偏压溅射、长程溅射、金属等离子体溅射及其组合。退火在氮气、氧气、氨气和它们的组合的气氛下完成,是为了让氮氧原子填充氮化钛的晶界,提高扩散阻挡层的作用。随后的物理气相沉积的方法沉积铝合金形成接触、互连和金属线条。
这个方法简单而且便宜。但是,随着电路集成度的提高,要求晶体管的尺寸按照等比率缩小原理而缩小,金属层次同样相应增加,相应地,接触孔和对接孔的几何尺寸也逐步变小,这种方法的固有缺点就表现出来了,即在附图1(d)中A位置出现空洞;同时硅片表面的高低起伏变化对多层金属化的影响也越来越大,原来的物理气相沉积铝形成接触和对接结构就不能达到要求了,这就必须有新的方法出来解决这个问题。
传统的钨插销工艺流程是解决以上问题的一种方法。如附图2所示,这是一种结合物理气相沉积、退火和化学气相沉积的方法,即保持前面所述的采用物理气相沉积法淀积扩散阻挡层和退火工艺不变,在接下来的过程中用多步法化学气相沉积来完成接触孔和对接孔的填充。
与传统铝金属化工艺类似的,钛和氮化钛双层膜在此也作为扩散阻挡层出现,其中氮化钛是为了防止在以后的钨化学气相沉积过程中,由于六氟化钨中的氟与元素与硅、硅化物、金属钛、铝等衬底材料反应,从而产生结短路导致漏电增加或者生成不挥发材料而导致接触电阻增加、“火山口”状缺陷和薄膜底剥离等等现象的出现而带来的问题。钛同样作为粘附层而存在。退火工艺的作用与前面类似。随后的钨化学气相沉积的过程,具体主要分为三步:先用硅烷和氢气还原六氟化钨生成钨的籽晶层,然后关闭硅烷气体阀门待反应腔室内压力稳定,接着用氢气还原六氟化钨生成钨填充接触孔和对接孔。采用如此复杂的过程是由于直接用氢气还原六氟化钨由于在氧化硅基材料和氮化钛上有很长的形核孕育期,而硅烷还原六氟化钨则没有此类问题,因此必须在第一步要加入硅烷,以硅烷和氢气混合气体作为还原剂。
与前面的铝合金填孔相比,这种方法可以达到很好的填孔性能,避免对后道产生不良影响,从而提高芯片面积利用效率。这种工艺流程在大生产中已经有较长时间的应用,已较为成熟,但是也有其缺点,表现在:
工艺流程较长,生产率较低。此流程涉及扩散阻挡层的淀积,之后还有采用多步法(较为多见的是三步)用化学气相淀积金属钨。特别是化学气相沉积的第一步和第二步几乎占用了整个化学气相沉积的时间的三分之一到一半。
六氟化钨是一种很贵的气体,费用较高。
化学气相沉积钨的第一步过程中由于采用的还原性气体中含有硅烷,这是一种非常危险的气体,容易引起火灾,导致安全性问题。
与化学气相沉积相比,传统的钨物理气相法沉积-溅射法的台阶覆盖性和填充能力较差,由于钨的高熔点而使其扩散能力有限,正是这些限制了物理气相沉积钨在集成电路工艺中的应用。但是溅射法沉积的膜与衬底相比有非常好的结合能力,对于多层膜的可靠性十分有利,因此一直以来世界上对溅射钨及其化合物的研究一直没有间断,多年的研究发现了以下一些特点:
一般而言,溅射膜内有很高的残余应力存在,而且会随着膜厚增加而增加,导致在之后的工艺中出现膜剥落和作为线条时出现断路,降低合格率。但是通过一些工艺参数调节可以自如地优化应力要求,如溅射压力、衬底偏压、衬底温度、杂质含量等。通过随后的退火也可以减小应力。
溅射膜的电阻率容易受到一些制备参数的影响,如氧含量、膜厚度、材料纯度、溅射方法。高的氧含量主要增加高阻的亚稳态A15立方结构的β-W的稳定性。溅射方法不同会产生不同的工作参数,如工作压力、轰击离子的能量、基板温度等,导致β-W向低阻的热力学平衡相体心立方的α-W转变的提前或拖延。对于膜厚,存在一个临界值,大约在40-50nm左右,小于此值,钨膜主要以高阻的β-W相存在,即所谓的“尺寸效应“。随后的退火也还会促使β-W向α-W的转变(只要温度大于约200摄氏度)和氮化钨的电阻降低。
因此,如何使物理气相沉积得到低阻的热平衡态体心立方结构的α-W和氮化钨,同时满足一定的台阶覆盖、厚度和应力要求是关键。采用标准的直流磁控管溅射不能满足以上要求,而必须加上一些新技术,如偏压溅射、长程溅射、金属等离子体溅射、射频溅射等。将这些技术与传统的直流磁控管溅射结合,就可以得到台阶覆盖、电阻率、膜厚、应力等均达到要求,适合集成电路工艺的钨膜。
发明内容
本发明的目的在于提出一种可简化流程的钨插销结构的制作工艺流程。
本发明提出的钨插销结构的制作工艺流程,是采用物理气相沉积的方法淀积钨和其化合物作为扩散阻挡层,经退火后,仅用氢气还原六氟化钨的化学气相沉积方法填充接触孔(CONTACT)和对接孔(VIA),形成钨插销(PLUG)结构。
上述的钨和其化合物,可采用钨、氮化钨、碳化钨的材料及其组合,多层膜总厚度大于40nm,小于300nm;上述的物理气相沉积的方法包括预加热、反溅射刻蚀去除接触孔和对接孔内的自然氧化层和其他残余物、溅射;上述的退火可以在真空中或在为氩气或在为氮气或在为氩气氮气的组合气氛下完成,退火温度小于580摄氏度;上述的仅用氢气还原六氟化钨,反应温度为350摄氏度至500摄氏度,反应压力为10Torr-200Torr。
上述的溅射包括传统直流磁控管溅射、偏压溅射、长程溅射、金属等离子体溅射、射频溅射及其组合。
在传统的钨插销工艺流程中,由于扩散阻挡层钛和氮化钛是由物理气相沉积法制备的,随后的多步化学气相沉积钨来填充接触孔和对接孔,工艺复杂、代价昂贵、生产率低而且安全性差。因此,本发明旨在减少工艺步骤、提高生产率,即先采用物理气相法沉积钨、钨的化合物及其组合作为扩散阻挡层取代原来的钛和氮化钛双层膜;接着在真空或氩气、氮气及其组合的气氛下退火;最后接下来的的化学气相沉积钨略去硅烷和氢气混合气体还原六氟化钨的步骤,直接用氢气作为还原气体还原六氟化钨,填充接触孔和对接孔。与传统钨插销工艺流程相比有如下特点:
首先,物理气相沉积法得到的钨及其化合物取代钛和氮化钛双层膜,特点是:
(1)用溅射法沉积的钨的电阻率约10~14μΩcm,氮化钨为11~20μΩcm,比氮化钛的体电阻率22μΩcm和Ti的41μΩcm更低。
(2)通过采用溅射法沉积得到的膜,与衬底结合力大大改善;同时选择合适溅射方法、优化溅射参数可以得到较低的应力,兼容现有的半导体集成电路工艺。
(3)由于钨的高熔点,具有比铝和钛、氮化钛等更好的抗电迁移性能。
随后的退火可以减小钨及其化合物膜的应力,同时促使钨膜中主要相为低阻的体心立方α-W,进一步降低电阻。
最后的化学气相沉积钨制备钨插销过程中,与传统多步化学气相沉积不同的是,氢气还原六氟化钨在钨上无形核困难。
因此这种流程从总体上减少流程,提高生产率,降低费用。
本发明中改进了传统钨插销制备的工艺流程,如图3所示流程示意图。
本发明中,扩散阻挡层材料可以是钨、氮化钨、碳化钨的材料及其组合,多层膜总厚度大于40nm,小于300nm。
本发明中,钨和其化合物的制备方法是采用物理气相沉积,包括预加热,反溅射刻蚀去除接触孔和对接孔内的自然氧化层和其他残余物、溅射。而溅射包括传统直流溅射、偏压溅射、长程溅射、金属等离子体溅射、射频溅射及其组合。
本发明中,钨和其化合物的退火,可以在真空或在氩气、氮气及其组合的气氛下完成,温度小于580摄氏度。
本发明中,最后填充接触孔和对接孔的方法是只采用氢气作为还原剂还原六氟化钨的化学气相沉积方法,反应温度在350摄氏度至500摄氏度之间,反应压力为10Torr-200Torr。
本发明通过修改传统钨插销制备流程,可以简化工艺步骤,提高生产率,降低费用,增加安全性。
附图说明
图1为传统的铝合金形成接触和互连结构示意图。其中,
图1(a)是接触孔和对接孔结构示意图。
图1(b)是在采用物理气相沉积钛和氮化钛后接触孔和对接孔结构示意图。
图1(c)是在氮气、氧气、氨气和它们的组合的气氛下完成退火后接触孔和对接孔结构示意图。
图1(d)是采用物理气相沉积铝合金后接触孔和对接孔结构示意图。
图2为传统插销工艺流程示意图。其中
图2(a)是接触孔和对接孔结构示意图。
图2(b)是在采用物理气相沉积钛和氮化钛后接触孔和对接孔结构示意图。
图2(c)是在氮气、氧气、氨气和它们的组合的气氛下完成退火后接触孔和对接孔结构示意图。
图2(d)是先用硅烷和氢气作为还原剂还原六氟化钨后接触孔和对接孔结构示意图。
图2(e)是用氢气作为还原剂还原六氟化钨后接触孔和对接孔结构示意图。
图3为改进钨插销结构制作工艺流程示意图。其中
图3(a)是接触孔和对接孔结构示意图。
图3(b)是在采用物理气相沉积钨、钨化物及其组合后的接触孔和对接孔结构示意图。
图3(c)是在真空或在氩气、氮气及其组合的气氛下完成退火后接触孔和对接孔结构示意图。
图3(d)是用氢气作为还原剂还原六氟化钨后接触孔和对接孔结构示意图。
附图标号:1为接触孔和对接孔区域的铝合金中的空洞,2为用物理气相沉积法淀积的钨、钨化物及其组合,3为只用氢气作为还原剂还原的钨。
具体实施方式
本发明的主要实施步骤如下(图3):
1、用集成电路工艺形成接触孔和对接孔(如图3(a));
2、物理气相沉积淀积钨、钨化物及其组合。包括:预加热;反溅射刻蚀去除接触孔和对接孔内的自然氧化层和其他残余物;溅射;(如图3(b))
3、在真空或在氩气、氮气及其组合的气氛下完成退火(如图3(c));
4、用氢气作为还原剂还原六氟化钨,填充接触孔和对接孔(如图3(d))。

Claims (3)

1、一种形成低电阻的稳定的体心立方结构的α-W及碳化物钨插销结构的工艺流程,其特征在于采用物理气相沉积的方法淀积钨和其化合物作为扩散阻挡层,经退火后,仅用氢气还原六氟化钨的化学气相沉积方法填充接触孔和对接孔,形成钨插销结构;其中,所述的钨和其化合物采用钨、碳化钨的材料及其组合,多层膜总厚度大于40nm,小于300nm;所述的退火在真空中或在为氩气或在为氮气或在为氩气、氮气的组合气氛下完成,退火温度小于580摄氏度;所述的仅用氢气还原六氟化钨,反应温度为350摄氏度至500摄氏度,反应压力为10Torr-200Torr。
2、根据权利要求1所述的形成钨插销结构的工艺流程,其特征在于上述的物理气相沉积的方法包括预加热、反溅射刻蚀去除接触孔和对接孔内的自然氧化层和其他残余物、溅射。
3、根据权利要求2所述的形成钨插销结构的工艺流程,其特征在于上述的溅射包括传统直流磁控管溅射、偏压溅射、长程溅射、射频溅射及其组合。
CN 03116935 2003-05-15 2003-05-15 一种改进的钨插销结构的工艺流程 Expired - Fee Related CN1241251C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03116935 CN1241251C (zh) 2003-05-15 2003-05-15 一种改进的钨插销结构的工艺流程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03116935 CN1241251C (zh) 2003-05-15 2003-05-15 一种改进的钨插销结构的工艺流程

Publications (2)

Publication Number Publication Date
CN1455447A CN1455447A (zh) 2003-11-12
CN1241251C true CN1241251C (zh) 2006-02-08

Family

ID=29260070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03116935 Expired - Fee Related CN1241251C (zh) 2003-05-15 2003-05-15 一种改进的钨插销结构的工艺流程

Country Status (1)

Country Link
CN (1) CN1241251C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435316C (zh) * 2006-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 形成高深宽比连接孔的方法
CN101017793B (zh) * 2007-02-16 2013-06-05 上海集成电路研发中心有限公司 一种扩散阻挡层的制作方法
CN102005407B (zh) * 2009-08-28 2012-12-19 中芯国际集成电路制造(上海)有限公司 接触插塞及接触插塞的形成方法
US20130140682A1 (en) * 2011-12-01 2013-06-06 Chi-Wen Huang Buried word line and method for forming buried word line in semiconductor device
TWI672737B (zh) * 2013-12-27 2019-09-21 美商蘭姆研究公司 允許低電阻率鎢特徵物填充之鎢成核程序
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN107481926A (zh) * 2017-08-31 2017-12-15 长江存储科技有限责任公司 一种金属钨的填充方法

Also Published As

Publication number Publication date
CN1455447A (zh) 2003-11-12

Similar Documents

Publication Publication Date Title
CN102146553B (zh) 沉积含金属膜于具有图案化构造的基板上的方法
US7799674B2 (en) Ruthenium alloy film for copper interconnects
JP3562628B2 (ja) 拡散バリア膜、多層配線構造、およびそれらの製造方法
US6903016B2 (en) Combined conformal/non-conformal seed layers for metallic interconnects
JPH11163141A (ja) シリコン集積回路の製造方法
US20060115977A1 (en) Method for forming metal wiring in semiconductor device
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
CN1241251C (zh) 一种改进的钨插销结构的工艺流程
US5582881A (en) Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
US20070087567A1 (en) Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization, and resultant structures
TW498456B (en) A method of improving the adhesion of copper
CN1783454A (zh) 具有钨接触物的半导体装置的制造方法
US6069072A (en) CVD tin barrier layer for reduced electromigration of aluminum plugs
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
Gonohe Tungsten Nitride Deposition by Thermal Chemical Vapor Deposition as Barrier Metal for Cu Interconnection
CN1482655A (zh) 金属膜半导体器件及其制造方法
KR100560296B1 (ko) 다층 금속박막의 제조 방법
US20230056747A1 (en) Methods for manufacturing semiconductor structures and semiconductor structures
Joshi et al. Collimated sputtering of TiN/Ti liners into sub‐half‐micrometer high aspect ratio contacts/lines
JPH0766143A (ja) 半導体装置におけるバリアメタル層の形成方法
JPH09283463A (ja) バリヤメタル層及びその形成方法
JPH06283606A (ja) 半導体装置およびその製造方法
CN1222014C (zh) 化学汽相淀积生成TiN阻挡层的方法
US20060134930A1 (en) Method for forming a metal contact in a semiconductor device having a barrier metal layer formed by homogeneous deposition
JPH05259108A (ja) 酸素添加窒化チタン膜及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20160515

CF01 Termination of patent right due to non-payment of annual fee