KR102476631B1 - 박막 증착 장치용 트레이 - Google Patents

박막 증착 장치용 트레이 Download PDF

Info

Publication number
KR102476631B1
KR102476631B1 KR1020227012448A KR20227012448A KR102476631B1 KR 102476631 B1 KR102476631 B1 KR 102476631B1 KR 1020227012448 A KR1020227012448 A KR 1020227012448A KR 20227012448 A KR20227012448 A KR 20227012448A KR 102476631 B1 KR102476631 B1 KR 102476631B1
Authority
KR
South Korea
Prior art keywords
plate body
tray
thin film
hole
aluminum nitride
Prior art date
Application number
KR1020227012448A
Other languages
English (en)
Other versions
KR20220050243A (ko
Inventor
잉공 마
보위 동
빙리앙 궈
쉬에웨이 우
수보 우
천구앙 짜오
홍타오 짜이
이롱 양
지엔 양
쯔양 쩐
링이엔 송
루양 순
신잉 리
위지에 리우
원쉬에 쉬
루 짱
야신 추이
Original Assignee
베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. filed Critical 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Publication of KR20220050243A publication Critical patent/KR20220050243A/ko
Application granted granted Critical
Publication of KR102476631B1 publication Critical patent/KR102476631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Abstract

박막 증착 장치용 트레이에 있어서, 웨이퍼를 운반하기 위한 복수의 통공(111)이 설치된 제1 판체(11); 및 제1 판체(11) 하방에 적층되고, 치수가 제1 판체(11)의 치수에 대응하는 제2 판체(12)를 포함한다. 제1 판체(11)는 제1 재질로 제조되고, 제2 판체(12)는 제2 재질로 제조된다. 제1 재질의 열팽창 계수와 증착할 박막의 열팽창 계수의 상대 편차값이 소정 범위 내에 있어, 웨이퍼 박막 증착 시의 응력 영향을 감소시킨다. 제1 재질의 체적 저항률은 제2 재질의 체적 저항률보다 크기 때문에, 웨이퍼 박막 증착 시 제1 판체가 절연체로 유지된다. 이는 질화알루미늄 박막 형성 시의 응력을 효과적으로 감소시킬 뿐만 아니라, 트레이가 비절연체로 변환됨에 따른 전기장 및 자기장 변화가 질화알루미늄 박막 형성에 미치는 영향을 줄일 수도 있다.

Description

박막 증착 장치용 트레이
본 발명은 반도체 분야에 관한 것이며, 보다 상세하게는 박막 증착 장치용 트레이에 관한 것이다.
반도체 기술에서는 통상적으로 웨이퍼에 질화알루미늄 박막 증착을 수행하여 압전층 또는 버퍼층을 형성해야 한다. 그러나 박막 증착의 공정 과정에서 일반적으로 단일 재질을 사용한다. 예를 들어 탄화규소(SiC)로 제작한 트레이는 주로 사파이어(Al2O3) 재질로 제작한 웨이퍼를 운반한다. 재료에 따라 열팽창 계수가 다르기 때문에, 고온 성장 과정에서 질화알루미늄 박막에 일정한 응력이 존재한다. 이 응력은 고온의 에피택셜 반응로에서 보다 현저하게 나타나며, 질화알루미늄 박막 성형 과정 중의 응력 영향을 증폭시킨다. 이는 에피택셜 균일성의 차이를 유발해 질화알루미늄 박막의 품질에 영향을 미친다. 또한 탄화규소는 고온(예를 들어 500℃) 조건에서 절연체로부터 비절연체로 변환된다. 비절연체로 변환된 트레이는 전기장과 자기장의 변화를 유발할 수 있다. 이러한 변화는 이온화된 이온(또는 원자)가 웨이퍼에 도달하는 에너지를 감소시켜, 웨이퍼 상에 증착된 질화알루미늄 박막의 결정 품질을 저하시킬 수 있다.
본 발명의 목적은 박막 증착 장치용 트레이를 제공함으로써 종래 기술의 문제점을 해결하는 데에 있다. 예를 들어 박막 증착의 공정 과정에서 질화알루미늄 박막의 응력을 낮추고, 트레이가 비절연체로 변환된 후 전기장과 자기장 변화로 인한 영향을 줄임으로써, 질화알루미늄 박막의 품질을 향상시킨다.
본 발명의 일 실시예에 있어서, 박막 증착 장치용 트레이를 개시한다. 여기에는 웨이퍼를 운반하기 위한 복수의 통공이 설치된 제1 판체; 및 상기 제1 판체의 하방에 적층되고, 치수가 상기 제1 판체의 치수에 대응하는 제2 판체가 포함된다. 여기에서 상기 제1 판체는 제1 재질로 제조되고, 상기 제2 판체는 제2 재질로 제조된다. 상기 제1 재질의 열팽창 계수와 증착할 박막의 열팽창 계수의 상대 편차값이 소정 범위 내에 있어, 상기 웨이퍼 박막 증착 시 응력 영향을 감소시킨다. 상기 제1 재질의 체적 저항률은 상기 제2 재질의 체적 저항률보다 크기 때문에, 상기 웨이퍼에 상기 박막을 증착할 때 상기 제1 판체가 절연체로 유지된다.
본 발명의 일 실시예에 있어서, 상기 제2 재질의 열전도 계수는 상기 제1 재질의 열전도 계수보다 크다.
본 발명의 일 실시예에 있어서, 상기 소정 범위는 20%보다 작다.
본 발명의 일 실시예에 있어서, 각각의 상기 통공은 상기 제1 판체의 상표면에서 제1 판체의 하표면까지 순차적으로 설치된 상부 및 하부를 포함한다. 상기 통공의 상부의 직경은 상기 통공의 하부의 직경보다 크다.
본 발명의 일 실시예에 있어서, 상기 통공의 상부의 직경의 범위는 100.5mm 내지 102mm이다. 상기 통공의 상부의 세로 깊이의 범위는 1mm 내지 3mm이다. 상기 통공의 하부의 직경의 범위는 80mm 내지 98mm이다. 상기 통공의 하부의 세로 깊이의 범위는 1mm 내지 3mm이다.
본 발명의 일 실시예에 있어서, 상기 제1 판체의 상표면에서 상기 통공에 인접한 위치 지점에는 챔퍼가 설치된다.
본 발명의 일 실시예에 있어서, 상기 챔퍼 구조는 상기 제1 판체의 상표면과 상기 통공의 홀 벽 사이에 형성된 경사면이다. 상기 경사면과 상기 제1 판체의 상표면 사이에 형성되는 협각의 범위는 30도 내지 60도이다. 상기 경사면은 상기 통공의 세로 깊이 방향 상에서의 길이의 범위가 0.3mm 내지 2mm이다.
본 발명의 일 실시예에 있어서, 상기 협각은 45도이다. 상기 챔퍼 구조의 직각변 길이는 0.5mm이다.
본 발명의 일 실시예에 있어서, 상기 제1 판체의 높이 범위는 2mm 내지 4mm이다.
본 발명의 일 실시예에 있어서, 상기 제1 재질은 질화알루미늄이고, 상기 제2 재질은 탄화규소이다.
본 발명의 일 실시예에 있어서, 상기 제1 판체의 하표면에는 복수의 제1 슬롯이 설치되고, 상기 제2 판체의 상표면에는 복수의 제2 슬롯이 설치된다. 상기 복수의 제2 슬롯의 형상 및 위치는 상기 복수의 제1 슬롯의 형상 및 위치와 대응된다.
상기 트레이는 복수의 연결 어셈블리를 더 포함한다. 각 상기 연결 어셈블리는 각 상기 제1 슬롯 및 대응하는 상기 제2 슬롯 사이에 일대일 대응하도록 위치하며, 상기 제1 판체와 제2 판체의 고정 연결을 구현하는 데 사용된다.
본 발명의 일 실시예에 있어서, 상기 연결 어셈블리의 높이의 범위는 2mm 내지 3mm이다.
본 발명의 실시예에서 제공하는 박막 증착 장치용 트레이는 제1 판체와 제2 판체로 구성되는 복합 구조를 채택한다. 제1 판체는 제1 재질로 제조하고, 제2 판체는 제2 재질로 제조한다. 여기에서 제1 재질의 열팽창 계수와 증착할 박막의 열팽창 계수의 상대 편차값을 소정 범위 내에 있도록 함으로써, 웨이퍼 박막 증착 시의 응력 영향을 감소시킨다. 이를 통해 에피택셜 균일성을 향상시켜 박막 품질을 개선할 수 있다. 동시에 제1 재질의 체적 저항률이 제2 재질의 체적 저항률보다 크도록 만들어, 웨이퍼 박막 장착 시의 제1 판체를 절연체로 유지하여 박막 품질을 더욱 향상시킬 수 있다. 웨이퍼에 대해 질화알루미늄 박막 증착 공정을 수행하는 경우를 예로 들면, 본 발명의 실시예에서 제공하는 상기 트레이는 질화알루미늄 박막 형성 시의 응력을 효과적으로 감소시킬 수 있다. 또한 트레이가 비절연체로 변환된 후 전기장과 자기장의 변화가 질화알루미늄 박막의 형성에 미치는 영향을 줄여, 질화알루미늄 박막의 결정 품질을 개선할 수도 있다.
도 1은 본 발명의 실시예에서 제공하는 박막 증착 장치용 트레이의 개략도이다.
도 2는 본 발명의 실시예에서 채택하는 제1 판체의 개략도이다.
도 3은 본 발명의 실시예에서 채택하는 제2 판체의 개략도이다.
도 4는 본 발명의 실시예에서 채택하는 연결 어셈블리의 개략도이다.
도 5는 본 발명의 실시예에서 채택하는 조립된 트레이의 개략도이다.
도 6은 본 발명의 실시예에서 채택하는 트레이의 002 강도 대 공정 횟수의 변화도이다.
이하에서는 본원에서 개시한 내용의 상이한 특징을 구현하는데 사용될 수 있는 다양한 실시방식 또는 예시를 제공한다. 이하에서 설명하는 구성요소 및 구성의 구체적인 예시는 본원에 개시된 내용을 단순화하기 위해 사용된다. 이러한 설명은 예시일 뿐이며 본원에 개시된 내용을 제한하지 않음에 유의한다. 예를 들어 하기 설명에서 제1 특징을 제2 특징 또는 상방에 형성한다는 것은, 특정 실시예에서 상기 제1 특징 및 제2 특징이 서로 직접 접촉하는 것을 포함할 수 있다. 또한 특정 실시예에서 추가적인 구성요소가 상기 제1 특징 및 제2 특징 사이에 더 형성되며, 제1 특징 및 제2 특징이 직접 접촉하지 않을 수도 있는 것을 포함할 수도 있다. 또한 본원에 개시된 내용은 복수의 실시예에서 구성요소 부호 및/또는 기호를 반복 사용할 수 있다. 이러한 반복 사용은 간결함과 명확함을 위한 것이며, 그 자체는 논의된 상이한 실시예 및/또는 구성 간의 관계를 의미하지 않는다.
또한 "아래", "하방", "낮은", "위", "상방" 및 그와 유사하게 본원에 사용된 공간적으로 상대적인 용어는, 도면에 도시된 하나의 구성요소나 특징과 다른 또는 복수의 구성요소나 특징 간의 관계를 간단하게 설명하기 위한 것일 수 있다. 이러한 공간적으로 상대적인 용어는 그 기본적 의미가 도면에 도시된 방위 외에 사용 또는 작업 중 장치가 소재한 다양한 상이한 방위를 포함할 수도 있다. 상기 디바이스를 다른 방위로 거치할 수 있다(예를 들어 90도 회전하거나 다른 방위로 거치). 이처럼 공간상으로 상대적인 용어는 그에 상응하도록 해석되어야 한다.
본 출원의 비교적 넓은 범위를 한정하기 위해 사용된 수치 범위와 매개변수는 모두 대략적인 수치이다. 여기에서는 가능한 정확하게 구체적인 실시예에서의 관련 수치를 제시하였다. 그러나 임의 수치는 본질적으로 개별적인 시험 방법으로 인한 표준 편차가 불가피하게 포함된다. 여기에서 "약"은 통상적으로 특정 수치 또는 범위에서 실제 수치의 ±10%, 5%, 1% 또는 0.5% 이내를 의미한다. 또는 "약"이라는 용어는 평균값의 허용 가능한 표준 오차 내에 있는 실제 수치를 의미하며, 본 출원이 속한 기술 분야의 통상적인 지식을 가진 자가 고려하는 바에 따라 결정되는 것으로 본다. 실시예를 제외하고, 또는 달리 명시되지 않는 한, 본원에 사용된 모든 범위, 수량, 수치 및 백분율(예를 들어 재료 용량, 시간 길이, 온도, 작동 조건, 수량 비율 및 기타 유사한 것)은 모두 "약"으로 수식됨을 이해할 수 있다. 따라서 달리 상반된 설명이 없는 한, 본 명세서 및 첨부된 특허 범위에 개시된 수치 매개변수는 모두 대략적인 수치이며 필요에 따라 변경될 수 있다. 적어도 이러한 수치 매개변수는 제시된 유효 자릿수와 일반적인 진법을 적용하여 수득한 값으로 이해해야 한다. 여기에서 수치 범위는 한 끝점에서 다른 한 끝점까지 또는 두 끝점 사이에 개재되도록 나타낸다. 달리 명시되지 않는 한, 여기에서 설명하는 수치 범위는 끝점을 포함한다.
반도체 기술에서는 통상적으로 마그네트론 스퍼터링 장치를 사용해 웨이퍼에 대한 박막 증착을 수행한다. 특히 웨이퍼에 질화알루미늄 박막 증착을 수행하여 압전층 또는 버퍼층을 형성한다. 박막 증착의 공정 과정에 있어서, 진공 챔버 내에 아르곤과 질소의 혼합 가스를 주입한다. 아르곤은 전기장의 작용 하에서 아르곤 이온으로 이온화되고, 타깃(알루미늄 재질)에 부압을 인가하여 아르곤 이온이 타깃에 충격을 가하도록 한다. 이를 통해 알루미늄 원자 또는 원자단을 획득한다. 알루미늄 원자 또는 원자단은 중력의 작용 하에서 아래를 향해 웨이퍼 표면으로 이동한다. 동시에 고온 작용 하에서 질소 원자와 결합하여 질화알루미늄 박막을 형성한다. 그러나 종래 기술에서는 일반적으로 단일 재질(예를 들어 탄화규소)로 제조한 트레이를 사용해 주로 산화알루미늄, 규소, 탄화규소 등 재료로 구성된 웨이퍼를 운반한다. 각 재료 간의 열팽창 계수의 관계는 산화알루미늄>질화알루미늄>탄화규소이다. 즉, 재료에 따라 열팽창 계수가 다르기 때문에, 질화알루미늄 박막에는 일정한 응력이 존재한다. 이 응력은 고온의 에피택셜 반응로에서 현저하게 나타나며, 박막 성형 과정에서의 응력 영향을 증폭시킨다. 따라서 에피택셜 균일성의 차이가 유발되어 질화알루미늄 박막의 품질에 영향을 준다.
또한 탄화규소는 고온(예를 들어 500℃) 조건 하에서 그 체적 저항률이 대체적으로 10Ω·cm이다. 즉, 탄화규소는 절연체에서 비절연체로 변환되며, 비절연체로 변환된 트레이는 전기장과 자기장의 변화를 일으킬 수 있다. 이러한 변화는 이온화된 이온(또는 원자)이 웨이퍼에 도달하는 에너지를 감소시킨다. 따라서 웨이퍼 상에 증착되는 질화알루미늄 박막의 결정 품질을 저하시킬 수 있다.
상술한 문제점을 해결하기 위하여, 본 발명의 실시예는 박막 증착 장치용 트레이를 제공한다. 이는 공정 과정에서 질화알루미늄 박막 형성 시의 응력을 효과적으로 감소시킬 수 있다. 또한 전기장과 자기장 변화가 질화알루미늄 박막 생성에 미치는 영향을 줄이고, 질화알루미늄 박막의 결정 품질을 향상시킬 수 있다.
도 1은 본 발명의 실시예에서 제공하는 박막 증착 장치용 트레이(1)의 개략도이다. 본 실시예에 있어서, 박막 증착 장치는 일종의 마그네트론 스퍼터링 장치이다. 트레이(1)는 마그네트론 스퍼터링 장치에서 웨이퍼에 박막 증착 공정을 수행할 때 웨이퍼를 운반하는 데 사용된다. 본 실시예는 마그네트론 스퍼터링 장치로 웨이퍼에 질화알루미늄 박막 증착을 수행하는 경우를 예로 들어, 트레이(1)의 구체적인 구조를 상세하게 설명한다. 구체적으로, 도 1에 도시된 바와 같이, 트레이(1)는 제1 판체(11), 제2 판체(12) 및 복수의 연결 어셈블리(13)를 포함한다. 제1 판체(11)와 제2 판체(12)는 서로 중첩되며 직경이 동일하다. 또한 제1 판체(11)는 제2 판체(12)의 상방에 위치한다. 여기에서 제1 판체(11)의 하표면에는 복수의 제1 슬롯(21)이 설치된다. 복수의 제1 슬롯(21)의 분포 방식은 여러 가지가 있을 수 있다. 예를 들어 제1 판체(11)의 원주 방향을 따라 이격 분포된다. 제2 판체(12)의 상표면에는 제1 슬롯(21)의 수량, 위치, 형상과 모두 대응하는 복수의 제2 슬롯(22)이 설치된다. 연결 어셈블리(13)는 제1 판체(11)를 제2 판체(12)와 고정 연결하여 완전한 트레이(1)를 형성하는 데 사용된다. 연결 어셈블리(13)의 고정 방식은 여러 가지가 있을 수 있다. 예를 들어 래치의 형태로 제1 슬롯(21)과 제2 슬롯(22)에 설치하여 제1 판체(11)와 제2 판체(12)를 클램핑시킨다.
본 실시예에 있어서, 상술한 제1 슬롯(21), 제2 슬롯(22) 및 연결 어셈블리(13)를 이용하여 제1 판체(11)와 제2 판체(12)의 고정 연결을 구현한다. 그러나 본 발명의 실시예는 이에 한정되지 않는다. 실제 적용에서는 구체적인 필요에 따라 다른 임의 방식을 채택해 제1 판체(11)와 제2 판체(12)의 고정 연결을 구현할 수도 있다. 예를 들어 나사산 연결 또는 클램핑 등의 분리 가능한 방식, 또는 용접, 리벳팅 등의 분리 불가능한 방식이 있다.
본 실시예에 있어서, 제1 판체(11)는 제1 재질로 제조한다. 상기 제1 재질의 열팽창 계수는 박막의 열팽창 계수와 대체적으로 동일하여, 웨이퍼 박막 증착 시의 응력 영향을 감소시킨다. 제2 판체(12)는 제1 재질과 상이한 제2 재질로 제조한다. 여기에서 제1 재질의 체적 저항률은 제2 재질의 체적 저항률보다 크기 때문에, 제1 판체(11)가 박막 증착 과정에서 절연체로 유지될 수 있도록 만든다. 따라서 제1 판체(11)가 비절연체로 변환됨에 따른 자기장과 전기장 변화가 박막의 품질에 영향을 미치는 것을 방지한다. 또한 제2 재질의 열전도 계수는 제1 재질의 열전도 계수보다 크다. 따라서 열에너지가 제1 판체(11) 상에 거치된 웨이퍼에 원활하게 전도될 수 있도록 보장한다.
상세하게는, 제1 판체(11)는 질화알루미늄으로 제조되고, 제2 판체(12)는 탄화규소로 제조된다. 하기 표 1를 참조하여 탄화규소와 질화알루미늄을 비교하면, 탄화규소는 비교적 높은 열전도 계수, 굽힘 강도, 영률, 비커스 경도를 갖는다. 반면 질화알루미늄은 비교적 높은 내열충격 및 열팽창 계수를 갖는다. 또한 실온, 300℃, 500℃의 환경을 불문하고, 질화알루미늄의 체적 저항률은 탄화규소의 체적 저항률보다 모두 높다.
탄화규소와 질화알루미늄
유형 질화알루미늄 탄화규소
체적밀도(g/cm3) 3.31 3.1
굽힘 강도(Mpa) 345 490
영률(GPa) 320 400
비커스 경도(GPa) 11 22
내열충격(△T(℃)) 400 300
열팽창 계수(1×10-6/℃) (실온 -500℃)
4.4		 (실온 -400℃)
3.8
열전도 계수(W/m.K) 150(실온) 170(실온)
체적 저항률(Ω·cm) 실온
1.00E＋14
300℃
1.00E＋10
500℃
1.00E＋07		 실온
1.00E＋4
300℃
1.00E＋2
500℃
따라서 질화알루미늄을 사용하여 제조한 제1 판체(11)는 비교적 우수한 절연 효과를 나타낸다. 반면 탄화규소를 사용하여 제조한 제2 판체(12)는 비교적 우수한 열전도 열균일 효과를 나타낸다. 이러한 방식으로, 제1 판체(11)와 제2 판체(12)로 구성된 복합 트레이는 질화알루미늄 박막 형성 과정 중의 응력 영향을 방지할 수 있다. 또한 고온에서 높은 저항률의 특성을 유지함으로써 질화알루미늄 박막의 품질을 향상시킬 수 있다. 또한, 제2 판체(12)는 열전도가 용이한 장점을 더 갖고 있다. 제1 판체(11)와 제2 판체(12)의 직경이 동일하기 때문에, 제1 판체(11)가 제2 판체(12)를 완전히 덮도록 만들 수 있을 뿐만 아니라, 제2 판체(12)가 열에너지를 제1 판체(11) 상에 위치한 웨이퍼의 각 위치로 균일하게 전도할 수 있다. 따라서 웨이퍼의 온도 균일성을 보장할 수 있다.
그 외, 질화알루미늄 박막 증착 공정에 있어서, 제1 판체(11)가 질화알루미늄으로 제조되기 때문에, 웨이퍼 상에 증착된 박막도 마찬가지로 질화알루미늄으로, 제1 판체(11)의 재질과 동일하다. 따라서 제1 재질은 박막의 열팽창 계수와 동일하다. 이처럼 증착 과정에서 박막이 견디는 응력을 효과적으로 감소시킬 수 있다.
그러나 본 발명의 실시예는 질화알루미늄으로 제1 판체(11)를 제조하는 것으로 한정되지 않는다. 본 기술분야의 당업자는 제1 재질이 박막 형성 재질의 열팽창 계수와 대체적으로 동일하다면, 증착 과정에서 박막이 생성하는 응력을 낮출 수 있음을 이해할 수 있다. 본 발명의 실시예에 있어서, 제1 재질의 열팽창 계수와 박막 재질의 열팽창 계수의 상대 편차값은 소정 범위 내로 한정된다. 예를 들어, 제1 재질의 열팽창 계수가 TA, 박막 재질의 열팽창 계수가 TB라고 가정하면, 본 발명의 실시예에서는 (TA-TB)/TA가 20%보다 작도록 한정한다. 이처럼 제1 재질과 박막 재질이 다르더라도, 증착 과정에서 박막이 생성하는 응력을 줄일 수 있다.
도 2는 본 발명의 실시예에서 채택하는 제1 판체(11)의 개략도이다. 본 실시예에 있어서, 제1 판체(11)의 직경의 범위는 300mm 내지 480mm이며, 두께(H1)의 범위는 2mm 내지 4mm이다. 판체가 파손되는 것을 방지하기 위해, 제1 판체(11)의 치수가 클수록 두께(H1)가 상대적으로 두꺼워진다. 그러나 제1 판체(11)의 열전도성에 대한 공정의 요건을 고려하여, 상술한 두께(H1)는 과도한 두께로 인해 열전도성이 비교적 떨어져 박막 결정의 생성에 영향을 미치지 않도록 너무 두껍지 않아야 한다. 바람직하게는, 제1 판체(11)의 직경은 300mm이고, 제1 판체(11)의 두께(H1)는 2mm이다.
도 1에 도시된 바와 같이, 제1 판체(11)는 웨이퍼를 운반하기 위한 복수의 통공(111)을 포함한다. 상기 통공(111)은 공정 과정에서 웨이퍼의 열로 인한 응력을 낮출 수도 있다. 구체적으로 도 2에 도시된 바와 같이, 통공(111)은 단차공이다. 구체적으로 상부(111_1) 및 하부(111_2)를 포함한다. 상부(111_1) 및 하부(111_2)는 제1 판체(11)의 상표면으로부터 제1 판체(11)의 하표면까지 순차적으로 설치된다. 예를 들어 상부(111_1)의 구조는 도 1에 도시된 바와 같이 제1 판체(11)의 상표면을 내려다볼 때 관찰되는 통공(111)의 모양이다. 하부(111_2)의 구조는 도 1에 도시된 바와 같이 제1 판체(11)의 하표면을 올려다볼 때 관찰되는 통공(111)의 모양이다.
본 실시예에 있어서, 통공(111)의 상부(111_1)의 직경(R1)은 하부(111_2)의 직경(R2)보다 크다. 웨이퍼의 직경은 일반적으로 100mm이고, 두께는 0.6mm이다. 통공(111)의 상부(111_1)의 직경(R1)이 너무 작으면, 웨이퍼를 넣거나 꺼내기가 쉽지 않다. 직경(R1)이 너무 크면 웨이퍼가 미끄러지기 쉽다. 따라서 본 실시예에 있어서, 통공(111)의 상부(111_1)의 직경(R1)의 범위는 100.5mm 내지 102mm이다. 상부(111_1)의 세로 깊이(홀 깊이로 칭하기도 함)(H2)의 범위는 1mm 내지 3mm이다. 바람직하게는, 통공(111)의 상부(111_1)의 직경(R1)은 111mm이다. 통공(111)의 상부(111_1)의 세로 깊이(H2)는 제1 판체(11)의 두께에 따라 조정할 수 있다.
또한 통공(111)의 하부(111_2)의 직경(R2)이 너무 작으면 열에너지 전도에 불리하고, 직경(R2)이 너무 크면 웨이퍼를 운반할 수 없다. 따라서 본 실시예에 있어서 통공(111)의 하부(111_2)의 직경(R2)의 범위는 80mm 내지 98mm이며, 세로 깊이(H3)의 범위는 1mm 내지 3mm이다. 바람직하게는, 통공(111)의 하부(111_2)의 직경(R2)은 94mm이고, 세로 깊이(H3)는 1mm이다.
또한 도 2에 도시된 바와 같이, 제1 판체(11)의 상표면은 통공(111)에 인접한 지점에 챔퍼 구조(300)가 설치된다. 상기 챔퍼 구조(300)는 공정 과정에서 입자가 축적되고 웨이퍼가 오염되는 것을 효과적으로 방지할 수 있다. 본 실시예에 있어서, 챔퍼 구조(300)는 제1 판체(11)의 상표면과 통공(111)의 홀 벽 사이에 형성된 경사면(301)이다. 상기 경사면(301)은 평면이며, 제1 판체(11)의 상표면과의 사이는 협각(θ)을 형성한다. 상기 협각(θ)의 범위는 30도 내지 60도이다. 통공(111)의 축 방향 상에서 경사면(301)의 길이(L)의 범위는 0.3mm 내지 2mm이다. 바람직하게는, 상기 각도(θ)는 45도이며 길이(L)는 0.5mm이다.
물론 실제 적용에서 챔퍼 구조(300)는 본 실시예에 채택된 평면 구조로 구성된 직각 구조에 한정되지 않는다. 구체적인 필요에 따라 이는 호면으로 구성되는 필릿 구조를 채택할 수도 있다.
도 1에 도시된 바와 같이, 제1 판체(11)의 하표면은 복수의 제1 슬롯(21)을 구비한다. 상기 제1 슬롯(21)의 직경(R3)이 너무 작으면 제1 판체(11)가 연결 어셈블리(13)의 지지 작용력이 너무 커 파손되기 쉽다. 직경(R3)이 너무 크면 통공(111)과 상호 간섭을 일으키는 동시에 열전도가 쉽지 않을 수 있다. 본 실시예에 있어서, 제1 슬롯(21)의 직경(R3)의 범위는 10mm 내지 50mm이다. 바람직하게는, 제1 슬롯(21)의 직경(R3)은 22mm이다. 본 실시예에 있어서, 제1 슬롯(21)의 홈 깊이(H4)의 범위는 0.5mm 내지 3mm이다. 바람직하게는, 제1 슬롯(21)의 홈 깊이(H4)는 1mm이다.
도 3은 본 발명의 실시예에서 채택하는 제2 판체(12)의 개략도이다. 제2 판체(12)의 상표면은 복수의 제2 슬롯(22)을 구비한다. 도 1에 도시된 바와 같이, 제2 판체(12)의 형상 및 치수는 제1 판체(11)의 형상 및 치수와 동일하다. 또한 제2 슬롯(22)의 형상, 위치 및 치수는 모두 제1 슬롯(21)의 형상, 위치 및 치수에 대응한다. 본 실시예에 있어서, 제2 판체(12)의 직경의 범위는 300mm 내지 480mm이며, 제2 판체(12)의 두께(H5)의 범위는 1mm 내지 4mm이다. 제2 판체(12)의 두께(H5)가 너무 작으면 트레이(1)가 파손되기 쉽고, 두께(H5)가 너무 크면 트레이(1)의 중량이 너무 무거워 조작이 쉽지 않다. 바람직하게는, 제2 판체(12)의 직경은 제1 판체(11)의 직경과 동일하다. 예를 들어 제2 판체(12)의 직경은 300mm이며, 두께(H5)는 2mm이다.
제1 슬롯(21)에 대응하도록, 본 실시예에 있어서, 제2 슬롯(22)의 직경(R4)의 범위는 10mm 내지 50mm이고, 홈 깊이(H6)의 범위는 0.5mm 내지 3mm이다. 바람직하게는, 제2 슬롯(22)의 직경(R4)은 제1 슬롯(21)의 직경(R3)과 동일하며 예를 들어 22mm이다. 또한 제2 슬롯(22)의 홈 깊이(H6)는 제1 슬롯(21)의 홈 깊이(H4)와 동일하며 예를 들어 1mm이다.
본 실시예에 있어서, 제1 판체(11)의 하표면에는 6개의 제1 슬롯(21)이 있고, 제1 판체(11)의 원주 방향을 따라 균일하게 분포한다. 이에 상응하도록, 제2 판체(12)의 상표면에는 6개의 제2 슬롯(22)이 있으며, 6개의 제1 슬롯(21)과 일일이 대응한다. 그러나 본 기술 분야에서 통상의 지식을 가진 자는 제1 판체(11)와 제2 판체(12)를 안정적으로 연결할 수만 있다면, 제1 슬롯(21)과 제2 슬롯(22)의 수량 및 분포 방식은 본 발명의 실시예에 한정되지 않음을 용이하게 이해할 수 있다.
연결 어셈블리(13)는 제1 판체(11)와 제2 판체(12)를 고정 연결하여 완전한 트레이(1)를 형성하는 데 사용된다. 연결 어셈블리(13)의 고정 방식은 여러 가지가 있을 수 있다. 예를 들어 래치의 형태로 제1 슬롯(21)과 제2 슬롯(22)에 설치하여 제1 판체(11)와 제2 판체(12)를 클램핑시킨다. 도 4를 참조하면, 도 4는 본 발명의 실시예에서 채택하는 연결 어셈블리(13)의 개략도이다. 연결 어셈블리(13)는 원기둥을 포함한다. 이는 래치로서 제1 슬롯(21)과 제2 슬롯(22)에 클램핑된다. 여기에서 상기 원기둥의 직경(R5)이 너무 작으면 제1 판체(11)와 제2 판체(12) 사이에서 미끄러지기 쉽다. 직경(R5)이 너무 크면 제1 슬롯(21)과 제2 슬롯(22) 사이에 클램핑시켜 넣기가 쉽지 않다. 본 실시예에 있어서, 연결 어셈블리(13)의 직경(R5)의 범위는 21.6mm 내지 21.8mm이다. 바람직하게는, 연결 어셈블리(13)의 직경(R5)은 21.8mm이다. 본 실시예에 있어서, 연결 어셈블리(13)의 높이(H7)의 범위는 2mm 내지 3mm이다. 또한 연결 어셈블리(13)의 높이(H7) 조절을 통해, 제1 판체(11)와 타깃 사이의 거리를 조절할 수 있다. 즉, 웨이퍼와 타깃 사이의 거리를 조절함으로써 공정 디버깅 윈도우를 확대한다. 실제 적용에서 트레이(1)에는 여러 세트의 높이가 상이한 연결 어셈블리(13)가 구성될 수 있다. 또한 공정 필요에 따라 상이한 높이의 연결 어셈블리(13)를 교체함으로써 높이를 조정한다.
상술한 실시예에서 연결 어셈블리(13)는 원기둥을 포함하며, 제1 슬롯(21)과 제2 슬롯(22)도 상응하도록 원기둥형 공간임에 유의한다. 그러나 본 기술 분야에서 통상의 지식을 가진 자는 래치인 연결 어셈블리(13)가 다른 형상일 수 있으며, 제1 슬롯(21)과 제2 슬롯(22)도 상응하도록 변경할 수 있고, 이는 본 발명의 실시예를 제한하지 않음을 이해할 수 있다.
도 1을 다시 참조하면, 제1 판체(11) 및 제2 판체(12)의 상표면은 모두 식별 부호(예를 들어 도시된 삼각형)를 구비한다. 제1 판체(11) 및 제2 판체(12)의 식별 부호가 정렬된 후, 제1 슬롯(21)과 제2 슬롯(22)도 상응하도록 정렬된다. 따라서 연결 어셈블리(13)를 통해 제1 판체(11) 및 제2 판체(12)를 고정 연결할 수 있다. 도 5에 도시된 트레이(1)는 제1 판체(11)와 제2 판체(12)를 연결 어셈블리(13)로 조합한 구조이다. 본 실시예에 있어서, 조합된 트레이(1)의 직경(R0)은 제1 판체(11)의 직경, 제2 판체(12)의 직경과 동일하다. 바람직하게는, 조합된 트레이(1)의 직경(R0)은 300mm이다. 본 실시예에 있어서, 조합된 트레이(1)의 두께(H0)의 범위는 4mm 내지 6mm이다.
실험을 통해 트레이(1)의 강도가 공정 횟수가 증가함에 따라 변경될 수 있고 이것이 박막 결정질의 품질에 영향을 미칠 수 있음을 발견하였다. 도 6은 트레이 강도 대 공정 횟수의 변화도이다. 도 6에서 관찰된 바에 따르면, 종래의 단일 재질(예를 들어 탄화규소)로 제조된 트레이는 공정 횟수가 증가함에 따라 X선 회절계로 측정한 002 강도가 점차 낮아졌으며, 최종 002 강도는 15%까지 하락하였다. 이 데이터에 따르면, 공정 횟수가 증가함에 따라, 단일 재질(예를 들어 탄화규소)로 제조된 트레이는 그 강도 하락으로 인해 웨이퍼 운반으로 성장한 질화알루미늄 결정 품질이 약간 떨어질 수 있다. 예를 들어 발광 다이오드는 질화갈륨의 에피택셜 성장 시 반사율이 비교적 낮고 표면 거칠기가 좋지 않으며 무화의 위험이 있을 수 있다. 이에 반해, 본 발명의 실시예에서 제공하는 복합 구조의 트레이(1)는 공정 횟수가 증가하더라도 002 강도는 약 5%의 변동만 있다. 여기에서 알 수 있듯이, 본 발명의 실시예에서 제공하는 복합 구조의 트레이(1)를 사용해 박막 증착 공정을 수행하면, 질화알루미늄의 결정 품질을 개선할 수 있다. 또한 발광 다이오드 에피택셜 성장의 공정 윈도우를 확장할 수 있다.
또한 복합 구조의 트레이(1)를 사용하여 성장한 박막 결정의 특징을 검출하여 하기 표 2를 얻었다. 표 2의 데이터에서 알 수 있듯이, 복합 트레이(1)를 이용하여 스퍼터링를 수행해 제조한 질화알루미늄 박막의 결정 품질은 종래의 단일 재질(예를 들어 탄화규소)을 사용한 트레이보다 어느 정도 향상된다. X선 회절계 시험 결과에서 알 수 있듯이, 복합 트레이(1)에 의해 제조된 질화알루미늄 박막의 002 및 102 강도 수치는 10% 이상 향상될 수 있다. 결정 품질은 종래의 단일 재질(예를 들어, 탄화규소)을 사용한 트레이에서 성장한 박막 결정보다 우수하다.
복합 구조를 사용한 트레이(1)가 생성하는 박막 결정의 데이터표
질화알루미늄002 질화알루미늄102
반치전폭
(arcsec)		 강도
(CPS)		 반치전폭
(arcsec)		 강도
(CPS)
종래의 단일 재질 트레이 - - - -
복합 트레이 1 ↓1% ↑15% ↓10% ↑10%
또한 복합 구조의 트레이(1) 및 종래의 단일 재질(예를 들어, 탄화규소)의 트레이를 사용해 생성한 질화갈륨 발광 다이오드 칩의 성능을 비교하여 하기 표 3을 얻었다. 표 3에서 알 수 있듯이, 복합 구조의 트레이(1) 상에 증설된 챔퍼 구조(300)와 통공(111)을 통해, 성장 공정 과정에서 박막의 응력을 낮추어 에피택셜 과정 중의 질화갈륨의 뒤틀림 현상을 개선할 수 있다. 따라서 복합 트레이(1)에서 생성된 질화알루미늄 박막을 버퍼층으로 사용할 경우, 질화갈륨 파장 균일성(STD)이 종래의 단일 재질(예를 들어, 탄화규소)을 사용한 트레이에서 생성된 질화알루미늄 박막의 일치성보다 바람직하다. 또한 역방향 전압과 대전방지 통과율 등이 모두 대폭 향상된다. 따라서 복합 트레이(1)에서 성장한 질화알루미늄 박막의 결정 품질은 종래의 단일 재질(예를 들어 탄화규소)을 사용해 성장한 질화알루미늄 박막의 결정 품질보다 우수하다. 또한 이는 발광 다이오드 에피택셜 질화갈륨 품질의 향상을 촉진시켰다.
복합 구조의 트레이(1) 및 종래의 단일 재질(예를 들어 탄화규소)의 트레이를 사용하여 생성한 질화갈륨 발광 다이오드 칩의 성능 비교표
파장 균일성
(STD)		 밝기
(LOP)		 순반향 전압
(VF)		 역방향 전압
(VR)		 대진방지
통과율
종래의
단일 재질
트레이		 1.3-1.9 정상 정상 정상 정상
복합
트레이 1		 0.9-1.3 정상 정상 상승 상승
상기 내용을 요약하면, 본 발명의 실시예에서 제공하는 박막 증착 장치용 트레이는 제1 판체와 제2 판체로 구성되는 복합 구조를 채택한다. 제1 판체는 제1 재질로 제조하고, 제2 판체는 제2 재질로 제조한다. 여기에서 제1 재질의 열팽창 계수와 증착할 박막의 열팽창 계수의 상대 편차값을 소정 범위 내에 있도록 하여, 웨이퍼 박막 증착 시의 응력 영향을 감소시킨다. 이를 통해 에피택셜 균일성을 향상시켜 박막 품질을 개선할 수 있다. 동시에 제1 재질의 체적 저항률이 제2 재질의 체적 저항률보다 크도록 만들어, 웨이퍼 박막 장착 시의 제1 판체를 절연체로 유지하여 박막 품질을 더욱 향상시킬 수 있다. 웨이퍼에 질화알루미늄 박막 증착 공정을 수행하는 경우를 예로 들면, 본 발명의 실시예에서 제공하는 상술한 트레이는 질화알루미늄 박막 형성 시의 응력을 효과적으로 감소시킬 수 있다. 또한 트레이가 비절연체로 변환됨으로 인한 전기장과 자기장의 변화가 질화알루미늄 박막의 형성에 미치는 영향을 줄여, 질화알루미늄 박막의 결정 품질을 개선할 수도 있다.

Claims (12)

  1. 박막 증착 장치용 트레이에 있어서,
    웨이퍼를 운반하기 위한 복수의 통공이 설치된 제1 판체; 및
    상기 제1 판체의 하방에 적층되고, 치수가 상기 제1 판체의 치수에 대응하는 제2 판체를 포함하고, 여기에서 상기 제1 판체는 제1 재질로 제조되고, 상기 제2 판체는 제2 재질로 제조되고, 상기 제1 재질의 열팽창 계수와 증착할 박막의 열팽창 계수의 상대 편차값이 소정 범위 내에 있어, 상기 웨이퍼에 박막을 증착할 때의 응력 영향을 감소시키며, 상기 제1 재질의 체적 저항률은 상기 제2 재질의 체적 저항률보다 크고, 이로써 상기 웨이퍼에 상기 박막을 증착할 때 상기 제1 판체가 절연체로 유지되는 것을 특징으로 하는 트레이.
  2. 제1항에 있어서,
    상기 제2 재질의 열전도 계수가 상기 제1 재질의 열전도 계수보다 큰 것을 특징으로 하는 트레이.
  3. 제1항에 있어서,
    상기 소정 범위는 20%보다 작은 것을 특징으로 하는 트레이.
  4. 제1항에 있어서,
    각각의 상기 통공은 상기 제1 판체의 상표면에서 상기 제1 판체의 하표면까지 순차적으로 설치된 상부 및 하부를 포함하고, 상기 통공의 상부의 직경은 상기 통공의 하부의 직경보다 큰 것을 특징으로 하는 트레이.
  5. 제4항에 있어서,
    상기 통공의 상부의 직경의 범위는 100.5mm 내지 102mm이고, 상기 통공의 상부의 세로 깊이의 범위는 1mm 내지 3mm이고, 상기 통공의 하부의 직경의 범위는 80mm 내지 98mm이고, 상기 통공의 하부의 세로 깊이의 범위는 1mm 내지 3mm인 것을 특징으로 하는 트레이.
  6. 제4항에 있어서,
    상기 제1 판체의 상표면에서 상기 통공에 인접한 지점에는 챔퍼 구조가 설치되는 것을 특징으로 하는 트레이.
  7. 제6항에 있어서,
    상기 챔퍼 구조는 상기 제1 판체의 상표면과 상기 통공의 홀 벽 사이에 형성된 경사면이고, 상기 경사면과 상기 제1 판체의 상표면 사이에 형성되는 협각의 범위는 30도 내지 60도이고, 상기 경사면은 상기 통공의 세로 깊이 방향 상에서의 길이의 범위가 0.3mm 내지 2mm인 것을 특징으로 하는 트레이.
  8. 제7항에 있어서,
    상기 협각은 45도이고, 상기 챔퍼 구조의 직각변 길이는 0.5mm인 것을 특징으로 하는 트레이.
  9. 제1항에 있어서,
    상기 제1 판체의 높이 범위는 2mm 내지 4mm인 것을 특징으로 하는 트레이.
  10. 제1항에 있어서,
    상기 제1 재질은 질화알루미늄이고, 상기 제2 재질은 탄화규소인 것을 특징으로 하는 트레이.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 판체의 하표면에는 복수의 제1 슬롯이 설치되고, 상기 제2 판체의 상표면에는 복수의 제2 슬롯이 설치되고, 상기 복수의 제2 슬롯의 형상 및 위치는 상기 복수의 제1 슬롯의 형상 및 위치와 대응하고,
    상기 트레이는 복수의 연결 어셈블리를 더 포함하고, 각 상기 연결 어셈블리는 각 상기 제1 슬롯 및 대응하는 상기 제2 슬롯 사이에 일대일 대응하도록 위치하며, 상기 제1 판체와 제2 판체의 고정 연결을 구현하는 데 사용되는 것을 특징으로 하는 트레이.
  12. 제11항에 있어서,
    상기 연결 어셈블리의 높이의 범위는 2mm 내지 3mm인 것을 특징으로 하는 트레이.
KR1020227012448A 2019-12-16 2020-12-01 박막 증착 장치용 트레이 KR102476631B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911292324.6A CN111128845B (zh) 2019-12-16 2019-12-16 应用于薄膜沉积装置的托盘
CN201911292324.6 2019-12-16
PCT/CN2020/133058 WO2021121024A1 (zh) 2019-12-16 2020-12-01 应用于薄膜沉积装置的托盘

Publications (2)

Publication Number Publication Date
KR20220050243A KR20220050243A (ko) 2022-04-22
KR102476631B1 true KR102476631B1 (ko) 2022-12-12

Family

ID=70500054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227012448A KR102476631B1 (ko) 2019-12-16 2020-12-01 박막 증착 장치용 트레이

Country Status (4)

Country Link
KR (1) KR102476631B1 (ko)
CN (1) CN111128845B (ko)
TW (1) TWI760950B (ko)
WO (1) WO2021121024A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128845B (zh) * 2019-12-16 2022-10-21 北京北方华创微电子装备有限公司 应用于薄膜沉积装置的托盘
CN113235072A (zh) * 2021-04-13 2021-08-10 拓荆科技股份有限公司 一种可用于机械手传输的托盘
CN114921631A (zh) * 2022-04-12 2022-08-19 苏州芯默科技有限公司 一种防粘黏效果好的热处理炉载盘
CN114990467B (zh) * 2022-05-09 2023-09-01 西安鑫垚陶瓷复合材料有限公司 一种涡轮外环涂层制备工装及其使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019188496A1 (ja) * 2018-03-26 2019-10-03 日本碍子株式会社 ウエハ支持台

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169684A (en) * 1989-03-20 1992-12-08 Toyoko Kagaku Co., Ltd. Wafer supporting jig and a decompressed gas phase growth method using such a jig
KR100660416B1 (ko) * 1997-11-03 2006-12-22 에이에스엠 아메리카, 인코포레이티드 개량된 저질량 웨이퍼 지지 시스템
US6490146B2 (en) * 1999-05-07 2002-12-03 Applied Materials Inc. Electrostatic chuck bonded to base with a bond layer and method
EP1359466A1 (en) * 2002-05-01 2003-11-05 ASML Netherlands B.V. Chuck, lithographic projection apparatus, method of manufacturing a chuck and device manufacturing method
US7589950B2 (en) * 2006-10-13 2009-09-15 Applied Materials, Inc. Detachable electrostatic chuck having sealing assembly
EP2321846A4 (en) * 2008-08-12 2012-03-14 Applied Materials Inc ELECTROSTATIC FODDER ASSEMBLY
CN202246834U (zh) * 2011-09-16 2012-05-30 北京京东方光电科技有限公司 一种薄膜沉积设备和均热板
US10008404B2 (en) * 2014-10-17 2018-06-26 Applied Materials, Inc. Electrostatic chuck assembly for high temperature processes
CN204644466U (zh) * 2015-02-06 2015-09-16 中微半导体设备(上海)有限公司 晶片托盘
US10438795B2 (en) * 2015-06-22 2019-10-08 Veeco Instruments, Inc. Self-centering wafer carrier system for chemical vapor deposition
CN107591354A (zh) * 2016-07-06 2018-01-16 苏州能讯高能半导体有限公司 一种可适用于多尺寸样片的样片托盘
TWI656235B (zh) * 2017-07-28 2019-04-11 漢民科技股份有限公司 化學氣相沉積系統
CN208861953U (zh) * 2018-08-23 2019-05-14 安徽三安光电有限公司 一种刻蚀承载盘
CN111128845B (zh) * 2019-12-16 2022-10-21 北京北方华创微电子装备有限公司 应用于薄膜沉积装置的托盘

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019188496A1 (ja) * 2018-03-26 2019-10-03 日本碍子株式会社 ウエハ支持台

Also Published As

Publication number Publication date
CN111128845B (zh) 2022-10-21
WO2021121024A1 (zh) 2021-06-24
CN111128845A (zh) 2020-05-08
TWI760950B (zh) 2022-04-11
TW202125696A (zh) 2021-07-01
KR20220050243A (ko) 2022-04-22

Similar Documents

Publication Publication Date Title
KR102476631B1 (ko) 박막 증착 장치용 트레이
US11773479B2 (en) Plasma erosion resistant thin film coating for high temperature application
CN107646136B (zh) 用于高温处理的具有金属结合背板的静电定位盘组件
KR102516707B1 (ko) 뚜껑들 및 노즐들 상에 희토류 옥사이드 기반 코팅들을 위한 이온 보조 증착
US20030051811A1 (en) Plasma resistant member
JP6947232B2 (ja) 窒化ガリウム系膜ならびにその製造方法
US11180847B2 (en) Atomic layer deposition coatings for high temperature ceramic components
EP2335279A1 (en) Wafer processing apparatus having a tunable electrical resistivity
CN210120127U (zh) 一种复合硅衬底
JP2018046277A (ja) 窒化ガリウム系膜ならびにその製造方法
CN114761629A (zh) 双轴取向SiC复合基板以及半导体器件用复合基板
TWI710472B (zh) 用於高溫應用的耐電漿腐蝕薄膜塗層
KR102106425B1 (ko) 다이아몬드 기판 및 다이아몬드 기판의 제조 방법
EP2312616B1 (en) Film deposition method
JP2019151520A (ja) 基板および基板の製造方法
KR100976547B1 (ko) 유도가열 서셉터 및 그 제조방법
US20090308859A1 (en) Ceramic heater and method of manufacturing the same
US11731907B2 (en) Ceramic material with high thermal shock resistance and high erosion resistance
KR20220160596A (ko) 적층막, 상기 적층막을 포함하는 구조체, 반도체 소자, 및 전자 기기, 그리고 상기 적층막의 제조 방법
WO2021064816A1 (ja) 下地基板及びその製造方法
JP2013143475A (ja) 発光デバイスの製造方法及び真空処理装置
KR20230105148A (ko) 비산화물계 물질로 코팅된 흑연 발열체
KR20200098176A (ko) 탄화규소 증착 장치
KR20130073019A (ko) 반도체 제조장치

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant