KR102470840B1

KR102470840B1 - 반도체장치 및 반도체시스템

Info

Publication number: KR102470840B1
Application number: KR1020160032408A
Authority: KR
Inventors: 백영현; 김보연; 김상희; 장지은
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2016-03-17
Filing date: 2016-03-17
Publication date: 2022-11-29
Also published as: US9589669B1; KR20170109144A

Abstract

반도체시스템은 테스트모드신호, 리셋신호 및 다수의 어드레스를 출력하고, 출력데이터를 수신하는 제1 반도체장치 및 상기 테스트모드신호 및 상기 리셋신호에 응답하여 다수의 퓨즈데이터와 상기 다수의 어드레스를 비교하여 상기 어드레스의 조합이 불량워드라인을 선택하는 경우 리던던시워드라인의 데이터를 상기 출력데이터로 출력하고, 상기 리던던시워드라인 중 사용되지 않은 상기 리던던시워드라인의 데이터 출력을 차단하는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}

본 발명은 리던던시워드라인을 효율적으로 테스트할 수 있는 반도체장치 및 반도체시스템에 관한 것이다.

반도체장치는 여러 설정정보, 리페어 정보 등 다양한 내부제어동작에 필요한 정보를 저장하기 위해 퓨즈를 사용한다. 일반적인 퓨즈는 레이저에 의해 퓨즈가 커팅되었느냐/아니냐에 따라 데이터를 구분하기에 웨이퍼 상태에서는 퓨즈를 프로그래밍하는 것이 가능하지만, 웨이퍼가 패키지 내부에 실장 된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(e-fuse)인데, 이-퓨즈는 트랜지스터를 이용하여 게이트와 드레인/소스 간의 저항을 변경시켜 데이터를 저장하는 퓨즈를 말한다.

이-퓨즈의 데이터를 인식하기 위해서는 트랜지스터의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, 트랜지스터의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.

최근, 이-퓨즈의 면적 상 제한을 해결하기 위해 이-퓨즈를 어레이로 구현하여 반도체장치의 내부제어동작에 필요한 정보를 저장하는 방식이 연구되고 있다. 이-퓨즈를 어레이로 구현하는 경우 이-퓨즈의 데이터를 증폭하기 위한 증폭기를 공유할 수 있어 전체 면적을 감소시킬 수 있게 된다.

본 발명은 테스트모드에서 사용되지 않는 리던던시워드라인의 데이터 출력을 차단함으로써 리던던시워드라인을 효율적으로 테스트할 수 있는 반도체장치 및 반도체시스템을 제공한다.

이를 위해 본 발명은 테스트모드신호, 리셋신호 및 다수의 어드레스를 출력하고, 출력데이터를 수신하는 제1 반도체장치 및 상기 테스트모드신호 및 상기 리셋신호에 응답하여 다수의 퓨즈데이터와 상기 다수의 어드레스를 비교하여 상기 어드레스의 조합이 불량워드라인을 선택하는 경우 리던던시워드라인의 데이터를 상기 출력데이터로 출력하고, 상기 리던던시워드라인 중 사용되지 않은 상기 리던던시워드라인의 데이터 출력을 차단하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.

또한, 본 발명은 다수의 어드레스가 불량이 발생한 불량워드라인을 선택하기 위한 조합인 경우 상기 불량워드라인이 대체되는 리던던시워드라인의 데이터를 내부데이터로 출력하는 메모리영역 및 다수의 퓨즈 커팅여부에 따라 생성되는 다수의 퓨즈데이터와 상기 다수의 어드레스를 비교하여 상기 다수의 어드레스 조합이 불량워드라인을 선택하는 경우 상기 내부데이터를 출력데이터로 출력하고, 상기 다수의 퓨즈데이터 중 어느 하나에 응답하여 상기 리던던시워드라인의 데이터 출력을 차단하는 입출력제어회로를 포함하는 반도체장치를 제공한다.

본 발명에 의하면 테스트모드에서 사용되지 않는 리던던시워드라인의 데이터 출력을 차단함으로써 리던던시워드라인을 효율적으로 테스트할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 퓨즈영역의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 메모리영역의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 4는 도 1에 도시된 반도체시스템에 포함된 구동신호생성회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 5는 도 4에 도시된 구동신호생성회로에 포함된 비교회로의 일 실시예에 따른 회로도이다.
도 6은 도 4에 도시된 구동신호생성회로에 포함된 구동신호출력회로의 일 실시예에 따른 내부 구성을 도시한 도면이다.
도 7은 도 1 내지 도 6에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제2 반도체장치(2)는 퓨즈제어회로(10), 메모리영역(20) 및 입출력제어회로(30)를 포함할 수 있다.

제1 반도체장치(1)는 테스트모드신호(TM), 리셋신호(RST) 및 제1 내지 제4 어드레스(ADD<1:4>)를 출력할 수 있다. 제1 반도체장치(1)는 출력데이터(DQ<1:N>)를 수신하여 리던던시워드라인의 불량을 감지할 수 있다. 테스트모드신호(TM)는 불량이 발생한 불량워드라인을 대체하는 리던던시워드라인 중 사용되지 않은 리던던시워드라인의 데이터 출력을 차단하고, 사용된 리던던시워드라인의 데이터만을 출력하기 위한 테스트모드에 진입하기 위해 인에이블되는 신호로 설정될 수 있다. 리셋신호(RST)는 반도체시스템이 초기동작 시 인에이블되는 신호로 설정될 수 있다. 리셋신호(RST)는 반도체시스템에서 사용되는 내부전압의 레벨이 외부에서 공급되는 전원전압의 레벨을 따라 설정된 레벨까지 상승하는 파워업구간 이후 인에이블되는 신호로 설정될 수 있다. 제1 내지 제4 어드레스(ADD<1:4>)의 비트수는 4비트로 설정되어 있지만 메모리영역에 구비되는 워드라인의 수에 따라 다양하게 설정될 수 있다. 제1 내지 제4 어드레스(ADD<1:4>)는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인들을 통해 전송될 수 있다. 여기서, 설명의 편의상 제1 내지 제4 어드레스(ADD<1:4>) 중 제1 및 제2 어드레스(ADD<1:2>)는 메모리영역(20)에 포함되는 제1 내지 제4 매트(도 3의 21~24)를 선택하기 위한 어드레스로 설정될 수 있다. 또한, 제3 및 제4 어드레스(ADD<3:4>)는 메모리영역(20)에 포함되는 워드라인을 선택하기 위한 어드레스로 설정될 수 있다.

퓨즈제어회로(10)는 부트업신호생성회로(11) 및 퓨즈영역(12)을 포함할 수 있다.

부트업신호생성회로(11)는 테스트모드신호(TM) 및 리셋신호(RST)에 응답하여 인에이블되는 부트업신호(BOOT)를 생성할 수 있다. 부트업신호생성회로(11)는 테스트모드에 진입하기 위해 테스트모드신호(TM)가 인에이블되는 경우 인에이블되는 부트업신호(BOOT)를 생성할 수 있다. 부트업신호생성회로(11)는 초기동작 또는 파워업구간 이후 리셋신호(RST)가 인에이블되는 경우 인에이블되는 부트업신호(BOOT)를 생성할 수 있다.

퓨즈영역(12)은 부트업신호(BOOT) 및 테스트모드신호(TM)에 응답하여 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈데이터(FZD<1:5>)를 생성할 수 있다. 퓨즈영역(12)은 부트업신호(BOOT) 및 테스트모드신호(TM)에 응답하여 제1 및 제2 카운팅신호(CNT<1:2>) 및 접지전압(VSS)을 제1 내지 제4 퓨즈데이터(FZD<1:4>)로 출력할 수 있다. 제1 내지 제5 퓨즈데이터(FZD<1:5>) 중 제1 내지 제4 퓨즈데이터(FZD<1:4>)는 불량이 발생한 워드라인의 위치정보를 포함할 수 있다. 제1 내지 제5 퓨즈데이터(FZD<1:5>) 중 제5 퓨즈데이터(FZD<5>)는 퓨즈커팅 여부 정보를 포함할 수 있다. 퓨즈커팅 여부 정보를 포함하는 제5 퓨즈데이터(FZD<5>)에 대한 좀더 구체적인 설명은 후술하는 구성을 통해 구체적으로 설명하도록 한다.

이와 같이 구성된 퓨즈제어회로(10)는 테스트모드신호(TM) 및 리셋신호(RST)에 응답하여 다수의 퓨즈 커팅여부에 따라 생성되는 제1 내지 제5 퓨즈데이터(FZD<1:5>)를 출력할 수 있다.

메모리영역(20)은 테스트모드에서 제1 내지 제4 어드레스(ADD<1:4>)의 조합이 불량워드라인을 선택하기 위한 조합인 경우 불량워드라인을 리던던시워드라인으로 대체하여 내부데이터(ID<1:N>)를 출력할 수 있다. 메모리영역(20)은 노멀모드에서 제1 내지 제4 어드레스(ADD<1:4>)에 의해 선택되는 워드라인의 데이터를 내부데이터(ID<1:N>)로 출력할 수 있다. 메모리영역(20)은 다수의 워드라인 및 다수의 리던던시워드라인을 포함하는 다수의 매트를 포함할 수 있다.

입출력제어회로(30)는 구동신호생성회로(31) 및 입출력회로(32)를 포함할 수 있다.

구동신호생성회로(31)는 제1 내지 제4 어드레스(ADD<1:4>)와 제1 내지 제5 퓨즈데이터(FZD<1:5>)를 비교하여 제1 내지 제4 어드레스(ADD<1:4>)가 불량이 발생한 불량워드라인을 선택하기 위한 조합인 경우 인에이블되는 구동신호(DEN)를 생성할 수 있다.

입출력회로(32)는 구동신호(DEN)에 응답하여 내부데이터(ID<1:N>)를 출력데이터(DQ<1:N>)로 출력할 수 있다. 입출력회로(32)는 구동신호(DEN)가 인에이블되는 경우 구동되는 일반적인 드라이버로 구현되어 내부데이터(ID<1:N>)를 출력데이터(DQ<1:N>)로 출력할 수 있다. 입출력회로(32)는 구동신호(DEN)가 디스에이블되는 경우 내부데이터(ID<1:N>)의 출력을 차단할 수 있다.

이와 같이 구현되는 입출력제어회로(30)는 테스트모드에서 제1 내지 제5 퓨즈데이터(FZD<1:5>)와 제1 내지 제4 어드레스(ADD<1:4>)를 비교하여 제1 내지 제4 어드레스(ADD<1:4>)가 불량워드라인을 선택하는 경우 내부데이터(ID<1:N>)를 출력데이터(DQ<1:N>)로 출력하고, 제1 내지 제4 어드레스(ADD<1:4>)가 불량워드라인을 선택하지 않는 경우 내부데이터(ID<1:N>)의 출력을 차단할 수 있다.

도 2를 참고하면, 본 발명의 일 실시예에 따른 퓨즈영역(12)은 내부클럭생성회로(110), 카운팅신호생성회로(120), 퓨즈회로(130) 및 선택출력회로(140)를 포함할 수 있다.

내부클럭생성회로(110)는 부트업신호(BOOT)에 응답하여 주기적으로 발생하는 펄스를 포함하는 내부클럭(ICLK)을 생성할 수 있다. 내부클럭생성회로(110)는 부트업신호(BOOT)에 응답하여 토글링하는 내부클럭(ICLK)을 생성할 수 있다.

카운팅신호생성회로(120)는 제1 카운터(121) 및 제2 카운터(122)를 포함할 수 있다.

제1 카운터(121)는 내부클럭(ICLK)의 펄스가 기 설정된 횟수로 입력되는 경우 레벨천이하는 제1 카운팅신호(CNT<1>)를 생성할 수 있다. 제1 카운터(121)는 내부클럭(ICLK)이 기 설정된 횟수로 토글링되는 경우 레벨천이하는 제1 카운팅신호(CNT<1>)를 생성할 수 있다.

제2 카운터(122)는 제1 카운팅신호(CNT<1>)가 로직하이레벨에서 로직로우레벨로 레벨천이하는 경우 레벨천이하는 제2 카운팅신호(CNT<2>)를 생성할 수 있다.

한편, 제1 카운터(121) 및 제2 카운터(122)는 일반적인 카운터로 구현될 수 있다.

이와 같이 구성된 카운팅신호생성회로(120)는 내부클럭(ICLK)의 펄스에 응답하여 순차적으로 카운팅되는 제1 및 제2 카운팅신호(CNT<1:2>)를 생성할 수 있다.

퓨즈회로(130)는 선택신호생성회로(131), 제1 퓨즈어레이(132), 제2 퓨즈어레이(133), 제3 퓨즈어레이(134) 및 제4 퓨즈어레이(135)를 포함할 수 있다.

선택신호생성회로(131)는 제1 및 제2 카운팅신호(CNT<1:2>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 선택신호(FS<1:4>)를 생성할 수 있다. 선택신호생성회로(131)는 일반적인 디코더로 구현될 수 있다.

좀 더 구체적으로 선택신호생성회로(131)는 제1 카운팅신호(CNT<1>)가 로직로우레벨이고, 제2 카운팅신호(CNT<2>)가 로직로우레벨인 경우 로직하이레벨로 인에이블되는 제1 선택신호(FS<1>)를 생성할 수 있다. 선택신호생성회로(131)는 제1 카운팅신호(CNT<1>)가 로직하이레벨이고, 제2 카운팅신호(CNT<2>)가 로직로우레벨인 경우 로직하이레벨로 인에이블되는 제2 선택신호(FS<2>)를 생성할 수 있다. 선택신호생성회로(131)는 제1 카운팅신호(CNT<1>)가 로직로우레벨이고, 제2 카운팅신호(CNT<2>)가 로직하이레벨인 경우 로직하이레벨로 인에이블되는 제3 선택신호(FS<3>)를 생성할 수 있다. 선택신호생성회로(131)는 제1 카운팅신호(CNT<1>)가 로직하이레벨이고, 제2 카운팅신호(CNT<2>)가 로직하이레벨인 경우 로직하이레벨로 인에이블되는 제4 선택신호(FS<4>)를 생성할 수 있다.

제1 퓨즈어레이(132)는 다수의 퓨즈를 포함하고, 제1 선택신호(FS<1>)가 인에이블되는 경우 내부클럭(ICLK)의 펄스에 응답하여 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈출력신호(FO<1:5>)를 생성할 수 있다.

제2 퓨즈어레이(133)는 다수의 퓨즈를 포함하고, 제2 선택신호(FS<2>)가 인에이블되는 경우 내부클럭(ICLK)의 펄스에 응답하여 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈출력신호(FO<1:5>)를 생성할 수 있다.

제3 퓨즈어레이(134)는 다수의 퓨즈를 포함하고, 제3 선택신호(FS<3>)가 인에이블되는 경우 내부클럭(ICLK)의 펄스에 응답하여 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈출력신호(FO<1:5>)를 생성할 수 있다.

제4 퓨즈어레이(135)는 다수의 퓨즈를 포함하고, 제4 선택신호(FS<4>)가 인에이블되는 경우 내부클럭(ICLK)의 펄스에 응답하여 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈출력신호(FO<1:5>)를 생성할 수 있다.

여기서, 제1 내지 제4 퓨즈어레이(132~135)는 다수의 이-퓨즈(e_fuse)가 어레이로 구현될 수 있다.

한편, 제1 내지 제5 퓨즈출력신호(FO<1:5>) 중 제5 퓨즈출력신호(FO<5>)는 퓨즈어레이에 포함된 다수의 퓨즈 커팅여부 정보를 포함할 수 있다. 좀 더 구체적으로 제5 퓨즈출력신호(FO<5>)가 로직하이레벨로 인에이블되는 경우는 퓨즈어레이에 포함된 다수의 퓨즈가 커팅되어 제1 내지 제4 출력신호(FO<1:4>)가 생성되는 경우를 의미한다. 제5 퓨즈출력신호(FO<5>)가 로직로우레벨로 디스에이블되는 경우는 퓨즈어레이에 포함된 다수의 퓨즈가 커팅되지 않아 제1 내지 제4 출력신호(FO<1:4>)가 생성되지 않는 경우를 의미한다.

이와 같이 구현되는 퓨즈회로(130)는 제1 및 제2 카운팅신호(CNT1:2>)에 응답하여 선택되는 퓨즈어레이에 포함된 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈출력신호(FO<1:5>)를 생성할 수 있다.

선택출력회로(140)는 테스트모드신호(TM)에 응답하여 제1 내지 제5 퓨즈출력신호(FO<1:5>) 또는 제1 및 제2 카운팅신호(CNT<1:2>), 접지전압(VSS) 및 제5 퓨즈출력신호(FO<5>)를 제1 내지 제5 퓨즈데이터(FZD<1:5>)로 출력할 수 있다. 선택출력회로(140)는 테스트모드신호(TM)가 디스에이블되는 경우 제1 내지 제5 퓨즈출력신호(FO<1:5>)를 제1 내지 제5 퓨즈데이터(FZD<1:5>)로 출력할 수 있다. 선택출력회로(140)는 테스트모드신호(TM)가 인에이블되는 경우 제1 및 제2 카운팅신호(CNT<1:2>)를 제1 및 제2 퓨즈데이터(FZD<1:2>)로 출력하고, 접지전압(VSS)을 제3 및 제4 퓨즈데이터(FZD<3:4>)로 출력하며, 제5 퓨즈출력신호(FO<5>)를 제5 퓨즈데이터(FZD<5>)로 출력할 수 있다. 즉, 제1 내지 제5 퓨즈데이터(FZD<1:5>) 중 제5 퓨즈데이터(FZD<5>)는 퓨즈어레이에 포함된 다수의 퓨즈 커팅여부 정보를 포함할 수 있다. 다수의 퓨즈 커팅여부 정보를 포함하는 퓨즈데이터는 제1 내지 제5 퓨즈데이터(FZD<1:5>) 중 어느 하나로 설정될 수 있다.

도 3을 참고하면, 본 발명의 일 실시예에 따른 메모리영역(20)은 제1 매트(21), 제2 매트(22), 제3 매트(23) 및 제4 매트(24)를 포함할 수 있다.

제1 매트(21)는 제1 내지 제M 워드라인(WL<1:M>) 및 제1 내지 제K 리던던시워드라인(RWL<1:K>)을 포함할 수 있다. 제1 매트(21)는 다수의 메모리셀을 포함하고, 내부데이터(ID<1:N>)를 입출력할 수 있다. 제1 내지 제M 워드라인(WL<1:M>)은 내부데이터(ID<1:N>)를 저장하거나 출력하는 다수의 메모리셀을 선택하기 위한 라인으로 설정될 수 있다. 제1 내지 제K 리던던시워드라인(RWL<1:K>)은 제1 내지 제M 워드라인(WL<1:M>) 중 불량이 발생한 워드라인을 대체하기 위한 라인으로 설정될 수 있다.

제2 내지 제4 매트(22~24)는 제1 매트(21)와 동일한 구성으로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.

도 4를 참고하면, 본 발명의 일 실시예에 따른 구동신호생성회로(31)는 비교회로(310) 및 구동신호출력회로(320)를 포함할 수 있다.

비교회로(310)는 제1 내지 제5 퓨즈데이터(FZD<1:5>)와 제1 내지 제4 어드레스(ADD<1:4>)를 비교하여 제1 내지 제4 비교신호(CMP<1:4>)를 생성할 수 있다. 비교회로(310)에서 제1 내지 제4 비교신호(CMP<1:4>)를 생성하는 동작은 후술하는 구성을 통해 구체적으로 설명하도록 하겠다.

구동신호출력회로(320)는 테스트모드신호(TM)에 응답하여 제1 내지 제4 비교신호(CMP<1:4>) 중 어느 하나가 인에이블되는 경우 인에이이블되는 구동신호(DEN)를 생성할 수 있다. 구동신호출력회로(320)에서 구동신호(DEN)를 생성하는 동작은 후술하는 구성을 통해 구체적으로 설명하도록 하겠다.

도 5를 참고하면, 본 발명의 일 실시예에 따른 비교회로(310)는 배타적부정논리합소자들(ENOR31,ENOR32,ENOR33,ENOR34) 및 앤드게이트들(AND31,AND32)을 포함할 수 있다.

배타적부정논리합소자(ENOR31)는 제1 퓨즈데이터(FZD<1>)와 제1 어드레스(ADD<1>)가 동일한 로직레벨인 경우 로직하이레벨의 출력신호를 생성한다.

배타적부정논리합소자(ENOR32)는 제2 퓨즈데이터(FZD<2>)와 제2 어드레스(ADD<2>)가 동일한 로직레벨인 경우 로직하이레벨의 출력신호를 생성한다.

배타적부정논리합소자(ENOR33)는 제3 퓨즈데이터(FZD<3>)와 제3 어드레스(ADD<3>)가 동일한 로직레벨인 경우 로직하이레벨의 출력신호를 생성한다.

배타적부정논리합소자(ENOR34)는 제4 퓨즈데이터(FZD<4>)와 제4 어드레스(ADD<4>)가 동일한 로직레벨인 경우 로직하이레벨의 출력신호를 생성한다.

앤드게이트(AND31)는 배타적부정논리합소자들(ENOR31,ENOR32,ENOR33,ENOR34)의 출력신호가 모두 로직하이레벨인 경우 로직하이레벨의 출력신호를 생성한다.

앤드게이트(AND32)는 제5 퓨즈데이터(FZD<5>)가 로직하이레벨이고, 앤드게이트(AND31)의 출력신호가 로직하이레벨인 경우 로직하이레벨의 제1 내지 제4 비교신호(CMP<1:4>)를 생성한다.

여기서, 설명의 편의상 제1 내지 제4 비교신호(CMP<1:4>)는 4비트로 도시되어 있지만 제1 비교신호(CMP<1>)는 제1 퓨즈어레이(132)로 부터 생성되는 제1 내지 제5 퓨즈데이터(FZD<1:5>)와 제1 내지 제4 어드레스(ADD<1:4>)의 비교결과에 의해 생성되는 신호를 의미한다. 제2 비교신호(CMP<2>)는 제2 퓨즈어레이(133)로 부터 생성되는 제1 내지 제5 퓨즈데이터(FZD<1:5>)와 제1 내지 제4 어드레스(ADD<1:4>)의 비교결과에 의해 생성되는 신호를 의미한다. 제3 비교신호(CMP<3>)는 제3 퓨즈어레이(134)로 부터 생성되는 제1 내지 제5 퓨즈데이터(FZD<1:5>)와 제1 내지 제4 어드레스(ADD<1:4>)의 비교결과에 의해 생성되는 신호를 의미한다. 제4 비교신호(CMP<4>)는 제4 퓨즈어레이(135)로 부터 생성되는 제1 내지 제5 퓨즈데이터(FZD<1:5>)와 제1 내지 제4 어드레스(ADD<1:4>)의 비교결과에 의해 생성되는 신호를 의미한다.

도 6을 참고하면, 본 발명의 일 실시예에 따른 구동신호출력회로(320)는 신호합성부(321) 및 논리부(322)를 포함할 수 있다.

신호합성부(321)는 제1 내지 제4 비교신호(CMP<1:4>) 중 어느 하나가 로직하이레벨로 생성되는 경우 로직로우레벨로 인에이블되는 플래그신호(FLAGB)를 생성할 수 있다. 신호합성부(321)는 제1 내지 제4 비교신호(CMP<1:4>)가 모두 로직로우레벨인 경우 로직하이레벨로 디스에이블되는 플래그신호(FLAGB)를 생성할 수 있다.

논리부(322)는 낸드게이트(NAND31)로 구현되어 테스트모드신호(TM)가 로직하이레벨로 인에이블되고, 플래그신호(FLAGB)가 로직하이레벨로 디스에이블되는 경우 로직로우레벨로 디스에이블되는 구동신호(DEN)를 생성할 수 있다. 논리부(322)는 테스트모드신호(TM)가 로직하이레벨로 인에이블되고, 플래그신호(FLAGB)가 로직로우레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 구동신호(DEN)를 생성할 수 있다.

도 1 내지 도 6을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 리던던시워드라인을 테스트하는 동작을 설명하되 제1 매트(21)의 리던던시워드라인이 사용되고, 제2 매트(22)의 리던던시워드라인이 사용되지 않는 경우를 예를 들어 설명하면 다음과 같다.

우선, 제1 매트(21)의 리던던시워드라인이 사용되는 경우의 테스트모드를 설명하면 다음과 같다.

제1 반도체장치(1)는 테스트모드에 진입하기 위해 테스트모드신호(TM), 리셋신호(RST) 및 제1 내지 제4 어드레스(ADD<1:4>)를 출력한다.

부트업신호생성회로(11)는 테스트모드신호(TM)에 응답하여 인에이블되는 부트업신호(BOOT)를 생성한다.

퓨즈영역(12)은 부트업신호(BOOT)에 응답하여 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈데이터(FZD<1:5>)를 생성한다. 이때, 제1 내지 제5 퓨즈데이터(FZD<1:5>) 중 제1 내지 제4 퓨즈데이터(FZD<1:4>)는 불량워드라인의 위치정보를 포함하고, 제5 퓨즈데이터(FZD<5>)는 다수의 퓨즈가 커팅되어 제1 내지 제4 퓨즈데이터(FZD<1:4>)가 생성되므로 로직하이레벨로 생성된다. 여기서, 로직하이레벨의 제5 퓨즈데이터(FZD<5>)가 생성되는 경우는 리던던시워드라인이 사용되는 경우를 의미한다.

메모리영역(20)은 제1 매트(21)의 리던던시워드라인의 데이터를 내부데이터(ID<1:N>)로 출력한다.

구동신호생성회로(31)는 제1 내지 제4 어드레스(ADD<1:4>)와 제1 내지 제5 퓨즈데이터(FZD<1:5>)를 비교하여 제1 내지 제4 어드레스(ADD<1:4>)가 불량이 발생한 불량워드라인을 선택하기 위한 조합인 경우 로직하이레벨로 인에이블되는 구동신호(DEN)를 생성한다.

입출력회로(32)는 로직하이레벨의 구동신호(DEN)에 응답하여 내부데이터(ID<1:N>)를 출력데이터(DQ<1:N>)로 출력한다.

제1 반도체장치(1)는 출력데이터(DQ<1:N>)의 로직레벨을 감지하여 리던던시워드라인의 불량을 감지한다.

다음으로, 제2 매트(22)의 리던던시워드라인이 사용되지 않는 경우의 테스트모드를 설명하면 다음과 같다.

퓨즈영역(12)은 부트업신호(BOOT)에 응답하여 다수의 퓨즈 커팅여부에 따라 제1 내지 제5 퓨즈데이터(FZD<1:5>)를 생성한다. 이때, 제1 내지 제5 퓨즈데이터(FZD<1:5>) 중 제1 내지 제4 퓨즈데이터(FZD<1:4>)는 불량워드라인이 없는 경우 생성되지 않고, 제5 퓨즈데이터(FZD<5>)는 다수의 퓨즈가 커팅되지 않아 제1 내지 제4 퓨즈데이터(FZD<1:4>)가 생성되지 않으므로 로직로우레벨로 생성된다. 여기서, 로직로우레벨의 제5 퓨즈데이터(FZD<5>)가 생성되는 경우는 리던던시워드라인이 사용되지 않는 경우를 의미한다.

메모리영역(20)은 제2 매트(22)의 리던던시워드라인의 데이터를 내부데이터(ID<1:N>)로 출력한다.

구동신호생성회로(31)는 제1 내지 제4 어드레스(ADD<1:4>)와 제1 내지 제5 퓨즈데이터(FZD<1:5>)를 비교하여 제1 내지 제4 어드레스(ADD<1:4>)의 조합이 불량워드라인을 선택하기 위한 조합이 아니므로 로직로우레벨로 디스에이블되는 구동신호(DEN)를 생성한다.

입출력회로(32)는 로직로우레벨의 구동신호(DEN)에 응답하여 내부데이터(ID<1:N>)의 출력을 차단한다.

제1 반도체장치(1)는 출력데이터(DQ<1:N>)가 수신되지 않으므로 리던던시워드라인의 불량을 감지하지 않는다.

이와 같이 구성된 본 발명의 일 실시예에 따른 반도체시스템은 사용된 리던던시워드라인의 데이터를 출력하고, 사용되지 않은 리던던시워드라인의 데이터 출력을 차단함으로써 리던던시워드라인에 대한 테스트를 효율적으로 수행할 수 있다.

앞서, 도 1 내지 도 6에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 7을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.

데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.

메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(1)를 포함할 수 있다. 도 7에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.

버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.

입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.

전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.

1. 제1 반도체장치 2. 제2 반도체장치
10. 퓨즈제어회로 11. 부트업신호생성회로
12. 퓨즈영역 20. 메모리영역
21. 제1 매트 22. 제2 매트
23. 제3 매트 24. 제4 매트
30. 입출력제어회로 31. 구동신호생성회로
32. 입출력회로 110. 내부클럭생성회로
120. 카운팅신호생성회로 121. 제1 카운터
122. 제2 카운터 130. 퓨즈회로
131. 선택신호생성회로 132. 제1 퓨즈어레이
133. 제2 퓨즈어레이 134. 제3 퓨즈어레이
135. 제4 퓨즈어레이 140. 선택출력회로
310. 비교회로 320. 구동신호출력회로
321. 신호합성부 322. 논리부

Claims

테스트모드신호, 리셋신호 및 다수의 어드레스를 출력하고, 출력데이터를 수신하는 제1 반도체장치; 및
불량이 발생한 불량워드라인을 대체하는 리드던던시워드라인 중 사용되지 않은 리던던시워드라인의 데이터 출력을 차단하는 테스트모드에서 인에이블되는 상기 테스트모드신호 및 상기 리셋신호에 응답하여 다수의 퓨즈데이터와 상기 다수의 어드레스를 비교하고, 상기 다수의 어드레스의 조합이 상기 불량워드라인을 선택하기 위한 조합과 일치하는 경우 상기 리던던시워드라인의 데이터를 상기 출력데이터로 출력하고, 상기 리던던시워드라인 중 사용되지 않은 리던던시워드라인의 데이터의 출력을 차단하는 제2 반도체장치를 포함하는 반도체시스템.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 제1 반도체장치는 상기 출력데이터의 레벨을 감지하여 상기 리던던시워드라인의 불량을 감지하는 반도체시스템.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 테스트모드신호는 상기 불량워드라인을 대체하는 상기 리던던시워드라인 중 사용되지 않은 상기 리던던시워드라인의 데이터의 출력을 차단하고, 사용된 상기 리던던시워드라인의 데이터를 출력하기 위한 상기 테스트모드에 진입하기 위해 인에이블되는 신호인 반도체시스템.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 제2 반도체장치는
상기 테스트모드신호 및 상기 리셋신호에 응답하여 다수의 퓨즈 커팅여부에 따라 생성되는 상기 다수의 퓨즈데이터를 출력하는 퓨즈제어회로;
상기 다수의 어드레스의 조합이 상기 불량워드라인을 선택하기 위한 조합인 경우 상기 불량워드라인을 상기 리던던시워드라인으로 대체하여 내부데이터를 출력하는 메모리영역; 및
상기 다수의 퓨즈데이터와 상기 다수의 어드레스를 비교하여 상기 다수의 어드레스가 상기 불량워드라인을 선택하기 위한 조합을 갖는 경우 상기 내부데이터를 상기 출력데이터로 출력하고, 상기 다수의 어드레스가 상기 불량워드라인을 선택하기 위한 조합을 갖지 않는 경우 상기 내부데이터의 출력을 차단하는 입출력제어회로를 포함하는 반도체시스템.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서, 상기 퓨즈제어회로는
상기 테스트모드신호 또는 상기 리셋신호에 응답하여 인에이블되는 부트업신호를 생성하는 부트업신호생성회로; 및
상기 부트업신호에 응답하여 상기 다수의 퓨즈 커팅여부에 따라 상기 다수의 퓨즈데이터를 생성하는 퓨즈영역을 포함하는 반도체시스템.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 5 항에 있어서, 상기 다수의 퓨즈데이터 중 어느 하나는 상기 다수의 퓨즈 커팅 여부 정보를 포함하는 반도체시스템.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 5 항에 있어서, 상기 퓨즈영역은
상기 부트업신호에 응답하여 주기적으로 발생하는 펄스를 포함하는 내부클럭을 생성하는 내부클럭생성회로;
상기 내부클럭의 펄스에 응답하여 순차적으로 카운팅되는 제1 및 제2 카운팅신호를 생성하는 카운팅신호생성회로;
상기 제1 및 제2 카운팅신호에 응답하여 선택되는 퓨즈어레이에 포함된 다수의 퓨즈 커팅여부에 따라 퓨즈출력신호를 생성하는 퓨즈회로; 및
상기 테스트모드신호가 디스에이블되는 경우 상기 퓨즈출력신호를 상기 퓨즈데이터로 출력하고, 상기 테스트모드신호가 인에이블되는 경우 상기 제1 및 제2 카운팅신호와 상기 다수의 퓨즈커팅 여부 정보를 포함하는 상기 퓨즈출력신호 중 하나를 상기 퓨즈데이터로 출력하는 선택출력회로를 포함하는 반도체시스템.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서, 상기 입출력제어회로는
상기 다수의 어드레스와 상기 다수의 퓨즈데이터를 비교하여 상기 다수의 어드레스가 상기 불량워드라인을 선택하기 위한 조합을 갖는 경우 인에이블되는 구동신호를 생성하는 구동신호생성회로; 및
상기 구동신호에 응답하여 상기 내부데이터를 상기 출력데이터로 출력하는 입출력회로를 포함하는 반도체시스템.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 8 항에 있어서, 상기 구동신호생성회로는
상기 다수의 어드레스와 상기 다수의 퓨즈데이터를 비교하여 다수의 비교신호를 생성하는 비교회로; 및
상기 테스트모드신호에 응답하여 상기 다수의 비교신호 중 어느 하나가 인에이블되는 경우 인에이블되는 상기 구동신호를 생성하는 구동신호출력회로를 포함하는 반도체시스템.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 9 항에 있어서, 상기 다수의 비교신호는 상기 다수의 퓨즈데이터 중 상기 다수의 퓨즈커팅 여부 정보를 포함하는 어느 하나의 퓨즈데이터가 인에이블되는 경우 디스에이블되는 신호인 반도체시스템.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 9 항에 있어서, 상기 구동신호출력회로는
상기 다수의 비교신호 중 어느 하나가 인에이블되는 경우 인에이블되는 플래그신호를 생성하는 신호합성부; 및
상기 테스트모드신호에 응답하여 싱기 플래그신호가 인에이블되는 경우 인에이블되는 상기 구동신호를 생성하는 논리부를 포함하는 반도체시스템.
다수의 어드레스의 조합이 불량워드라인을 선택하기 위한 조합과 일치하는 경우 상기 불량워드라인을 대체하는 리던던시워드라인의 데이터를 내부데이터로 출력하는 메모리영역; 및
불량이 발생한 불량워드라인을 대체하는 리드던던시워드라인 중 사용되지 않은 리던던시워드라인의 데이터 출력을 차단하는 테스트모드에서 다수의 퓨즈 커팅여부에 따라 생성되는 다수의 퓨즈데이터와 상기 다수의 어드레스를 비교하여 상기 다수의 어드레스 조합이 상기 불량워드라인을 선택하기 위한 조합인 경우 상기 내부데이터를 출력데이터로 출력하고, 상기 다수의 어드레스 조합이 상기 불량워드라인을 선택하기 위한 조합이 아닌 경우 상기 다수의 퓨즈데이터 중 어느 하나에 응답하여 상기 리던던시워드라인의 데이터의 출력을 차단하는 입출력제어회로를 포함하는 반도체장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 12 항에 있어서, 상기 출력데이터는 상기 리던던시워드라인의 불량정보를 포함하는 신호인 반도체장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 12 항에 있어서, 상기 다수의 퓨즈데이터 중 어느 하나는 상기 다수의 퓨즈 커팅 여부 정보를 포함하는 반도체장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 12 항에 있어서, 상기 입출력제어회로는
상기 다수의 어드레스와 상기 다수의 퓨즈데이터를 비교하여 상기 다수의 어드레스가 상기 불량워드라인을 선택하기 위한 조합을 갖는 경우 인에이블되는 구동신호를 생성하는 구동신호생성회로; 및
상기 구동신호에 응답하여 상기 내부데이터를 상기 출력데이터로 출력하는 입출력회로를 포함하는 반도체장치.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 15 항에 있어서, 상기 구동신호생성회로는
상기 다수의 어드레스와 상기 다수의 퓨즈데이터를 비교하여 다수의 비교신호를 생성하는 비교회로; 및
테스트모드신호에 응답하여 상기 다수의 비교신호 중 어느 하나가 인에이블되는 경우 인에이블되는 상기 구동신호를 생성하는 구동신호출력회로를 포함하는 반도체장치.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서, 상기 다수의 비교신호는 상기 다수의 퓨즈데이터 중 퓨즈 커팅 여부 정보를 포함하는 어느 하나의 퓨즈데이터가 인에이블되는 경우 디스에이블되는 신호인 반도체장치.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서, 상기 구동신호출력회로는
상기 다수의 비교신호 중 어느 하나가 인에이블되는 경우 인에이블되는 플래그신호를 생성하는 신호합성부; 및
상기 테스트모드신호에 응답하여 싱기 플래그신호가 인에이블되는 경우 인에이블되는 상기 구동신호를 생성하는 논리부를 포함하는 반도체장치.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 12 항에 있어서,
테스트모드신호 및 리셋신호에 응답하여 다수의 퓨즈 커팅여부에 따라 생성되는 상기 다수의 퓨즈데이터를 출력하는 퓨즈제어회로를 더 포함하는 반도체장치.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 19 항에 있어서, 상기 퓨즈제어회로는
상기 테스트모드신호 및 상기 리셋신호에 응답하여 인에이블되는 부트업신호를 생성하는 부트업신호생성회로; 및
상기 부트업신호에 응답하여 상기 다수의 퓨즈 커팅여부에 따라 상기 다수의 퓨즈데이터를 생성하는 퓨즈영역을 포함하는 반도체장치.
테스트모드신호를 생성하고, 출력데이터를 수신하는 제1 반도체장치; 및
상기 테스트모드신호에 응답하여 불량이 발생한 불량워드라인을 대체하는 리드던던시워드라인 중 사용되지 않은 리던던시워드라인의 데이터 출력을 차단하는 테스트모드에 진입하고, 상기 불량워드라인을 대체하기 위한 상기 리던던시워드라인 중 사용되지 않은 리던던시워드라인에 연결된 리던던시 메모리셀에 저장된 데이터가 상기 출력데이터로 출력되지 않도록 하는 제2 반도체장치를 포함하는 반도체시스템.
◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈

제 21 항에 있어서,
상기 제2 반도체장치는 상기 테스트모드신호에 응답하여 상기 리던던시워드라인 중 사용되는 리던던시워드라인에 연결된 리던던시 메모리셀에 저장된 데이터만을 출력하는 반도체시스템.