KR20110097095A - 반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로 - Google Patents

반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로 Download PDF

Info

Publication number
KR20110097095A
KR20110097095A KR1020100016743A KR20100016743A KR20110097095A KR 20110097095 A KR20110097095 A KR 20110097095A KR 1020100016743 A KR1020100016743 A KR 1020100016743A KR 20100016743 A KR20100016743 A KR 20100016743A KR 20110097095 A KR20110097095 A KR 20110097095A
Authority
KR
South Korea
Prior art keywords
redundancy data
signal
redundancy
memory cell
response
Prior art date
Application number
KR1020100016743A
Other languages
English (en)
Inventor
서우현
노광명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100016743A priority Critical patent/KR20110097095A/ko
Priority to US12/845,237 priority patent/US20110205819A1/en
Priority to JP2010264593A priority patent/JP2011175722A/ja
Publication of KR20110097095A publication Critical patent/KR20110097095A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체 메모리의 리던던시 데이터 저장 회로는 메모리 셀 어레이, 테스트 신호에 응답하여 리던던시 데이터를 메모리 셀 어레이에 기록하도록 구성된 라이트 드라이버, 및 리드 신호에 응답하여 상기 메모리 셀에 기록된 리던던시 데이터를 감지하여 출력하도록 구성된 센스 앰프를 포함한다.

Description

반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로{REDUNDANCY DATA STORING CIRCUIT, REDUNDANCY DATA CONTROL METHOD AND REPAIR DETERMINATION CIRCUIT OF SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리에 관한 것으로서, 특히 반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로에 관한 것이다.
일반적으로 반도체 메모리는 공정상의 문제로 패일(Fail) 즉, 불량 처리된 메모리 셀을 리던던시(Redundancy) 셀로 대체하는 리페어 동작을 수행하도록 회로 설계가 이루어진다.
즉, 리페어 지정된 어드레스 데이터(이하, 리페어 어드레스)를 저장하고, 외부에서 입력된 어드레스가 리페어 어드레스인지 판단하여 그 결과를 알리기 위한 리페어 판단 회로가 구비된다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 메모리의 리페어 판단 회로(100)는 인에이블 퓨즈 셋(110), 복수의 어드레스 퓨즈 셋(120), 복수의 어드레스 비교부(130) 및 판단부(140)를 포함한다.
인에이블 퓨즈 셋(110)은 액티브 신호(XMATYF<0:N>, WLCBYF)를 입력 받아 퓨즈 셋 회로의 사용 여부를 알리기 위한 퓨즈 셋 인에이브 신호(YREN)를 출력하도록 구성된다.
이때 액티브 신호(XMATYF<0:N>)는 로우(Row) 방향으로 구분된 유닛 셀 어레이(Unit Cell Array) 즉, 셀 매트(Cell Mat)의 활성화 관련 정보를 포함하는 신호이다. 액티브 신호(WLCBYF)는 워드 라인의 활성화 관련 정보를 갖는 신호로서, 워드 라인이 활성화된 경우 하이 레벨이 되고, 프리차지(Precharge) 동작시 로우 레벨이 되는 신호이다.
복수의 어드레스 퓨즈 셋(120)은 액티브 신호(XMATYF<0:N>, WLCBYF)를 입력 받아 컬럼 리던던시 어드레스(Column Redundancy Address)(YRA<0:N>)를 출력하도록 구성된다.
복수의 어드레스 비교부(130)는 컬럼 리던던시 어드레스(YRA<0:N>)와 컬럼 어드레스(CA<0:N>)를 비교하여 비교 신호(HIT<0:N>)를 출력하도록 구성된다.
판단부(240)는 퓨즈 셋 인에이브 신호(YREN)와 비교 신호(HIT<0:N>)에 따라 리페어 판단 신호(SYEB)를 출력하도록 구성된다.
인에이블 퓨즈 셋(110)과 복수의 어드레스 퓨즈 셋(120)은 서로 동일하게 구성할 수 있다.
도 2에 도시된 바와 같이, 어드레스 퓨즈 셋(120)은 퓨즈 어레이(121), 트랜지스터 어레이(122), 초기화 트랜지스터(M1) 및 래치(LT)를 포함한다.
상기 퓨즈 어레이(121)는 리페어 어드레스에 대응되는 복수의 금속 퓨즈(FS)를 포함한다.
트랜지스터 어레이(122)는 복수의 트랜지스터(TR)을 포함하며, 액티브 신호(XMATYF<0:N>)에 따라 퓨즈 어레이(121)를 접지단과 연결시킴으로써 어드레스 퓨즈 셋(120)을 활성화시키도록 구성된다.
초기화 트랜지스터(M1)는 액티브 신호(WLCBYF)에 따라 컬럼 리던던시 어드레스(YRA<i>)를 하이 레벨로 초기화시킨다.
액티브 신호(WLCBYF)가 하이 레벨인 구간 동안, 퓨즈 어레이(121)의 퓨즈 컷팅 상태에 따라 컬럼 리던던시 어드레스(YRA<i>)가 초기 레벨 즉, 하이 레벨에서 로우 레벨로 천이될 수 있다.
래치(LT)는 컬럼 리던던시 어드레스(YRA<i>)의 레벨을 유지시킨다.
복수의 어드레스 비교부(130)는 서로 동일하게 구성할 수 있다.
도 3에 도시된 바와 같이, 어드레스 비교부(130)는 인버터(IV11), 트랜스미션 게이트(PG11) 및 복수의 트랜지스터(M11 ~ M14)를 포함한다.
어드레스 비교부(130)는 컬럼 어드레스(CA<i>)와 컬럼 리던던시 어드레스(YRA<i>)가 일치하면 비교 신호(HIT<i>)를 하이 레벨로 출력한다.
도 4에 도시된 바와 같이, 판단부(140)는 복수의 낸드 게이트(ND1 ~ NDm), 노아 게이트(NR1) 및 인버터(IV21)를 포함한다.
판단부(140)는 퓨즈 셋 인에이브 신호(YREN)와 모든 비교 신호(HIT<0:N>)가 하이 레벨이면 리페어 판단 신호(SYEB)를 로우 레벨로 활성화시켜 출력한다.
상술한 종래 기술에 따른 반도체 메모리의 리페어 판단 회로(100)는 패키징(Packaging) 이전에 금속 퓨즈를 물리적으로 제거함으로써 리페어 어드레스를 저장할 수 있다.
이때 금속 퓨즈를 물리적으로 제거하기 위해서는 레이저 컷팅과 같은 공정이 필요하다.
따라서 금속 퓨즈를 물리적으로 절단하므로 패키징 이후에는 새로운 리페어 어드레스의 저장이 불가능하며, 금속 퓨즈를 제거하기 위해서는 레이저 컷팅 과정을 필수적으로 거쳐야 한다.
본 발명의 실시예는 패키징 이후에도 리페어 어드레스의 변경 및 신규 저장이 가능하도록 함을 목적으로 한다.
본 발명의 실시예는 레이저 컷팅 과정이 필요 없도록 함을 다른 목적으로 한다.
본 발명의 실시예는 메모리 셀 어레이, 테스트 신호에 응답하여 리던던시 데이터를 메모리 셀 어레이에 기록하도록 구성된 라이트 드라이버, 및 리드 신호에 응답하여 상기 메모리 셀에 기록된 리던던시 데이터를 감지하여 출력하도록 구성된 센스 앰프를 포함함을 특징으로 한다.
본 발명의 실시예는 리던던시 데이터를 저장하도록 지정된 메모리 셀 어레이를 갖는 반도체 메모리의 리던던시 데이터 제어 방법으로서, 테스트 신호를 활성화시켜 반도체 메모리를 테스트 모드로 진입시키는 단계, 테스트 신호의 활성화 구간 동안 리던던시 데이터를 메모리 셀 어레이에 기록하는 단계, 및 테스트 신호의 비활성화 구간 동안, 리드 신호에 응답하여 리던던시 데이터를 출력하는 단계를 포함함을 다른 특징으로 한다.
본 발명의 실시예는 외부에서 입력된 리던던시 데이터를 테스트 신호에 응답하여 저장하고, 리드 신호에 응답하여 상기 저장된 리던던시 데이터를 감지하여 리던던시 어드레스로서 출력하도록 구성된 리던던시 데이터 저장부, 리던던시 어드레스와 컬럼 어드레스를 비교하여 비교 신호를 출력하도록 구성된 복수의 어드레스 비교부, 및 비교 신호에 응답하여 리페어 판단 신호를 출력하도록 구성된 판단부를 포함함을 또 다른 특징으로 한다.
본 발명의 실시예는 리페어 어드레스의 변경 및 재기록이 가능하므로 패키징 이후에도 불량 셀에 대한 리페어가 가능하다.
본 발명의 실시예는 레이저 컷팅 과정이 필요 없으므로 레이저 컷팅 장비가 필요 없을 뿐만 아니라, 리페어 작업 효율을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 반도체 메모리의 리페어 판단 회로(100)의 블록도,
도 2는 도 1의 어드레스 퓨즈 셋(120)의 회로도,
도 3은 도 1의 어드레스 비교부(130)의 회로도,
도 4는 도 1의 판단부(140)의 회로도,
도 5는 본 발명의 실시예에 따른 반도체 메모리의 리페어 판단 회로(200)의 블록도,
도 6은 도 5의 리던던시 데이터 저장부(210)의 회로도,
도 7은 도 6의 라이트 드라이버(212)의 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
본 발명의 실시예는 종래의 금속 퓨즈를 대신하여 비휘발성 기억 소자, 특히 마그네틱 터널 정션(Magnetic Tunnel Junction: MTJ)을 이용한 구성한 메모리 셀에 리던던시 데이터를 저장하고자 하는 것이다.
마그네틱 터널 정션은 전류와 같은 외부 자극을 가하여 자기 방향을 변경함으로써 데이터 저장이 가능하도록 한 기억 소자로서, 반도체 메모리의 메모리 셀로서 사용될 수 있다.
도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 메모리의 리페어 판단 회로(200)는 복수의 리던던시 데이터 저장부(210), 리던던시 데이터 활성화부(220), 복수의 어드레스 비교부(230) 및 판단부(240)를 포함한다.
리던던시 데이터 저장부(210)는 외부에서 입력된 리던던시 데이터(DATA)를 테스트 신호(TM_REDW) 및 액티브 신호(XMATYF<0:N>)에 응답하여 저장하고, 리드 신호(RD)에 응답하여 기저장된 리던던시 데이터(DATA)를 감지하여 리던던시 어드레스(YMTJA<0:N>)로서 출력하도록 구성된다.
이때 테스트 신호(TM_REDW)는 리던던시 데이터(DATA)의 기록이 이루어지는 시간을 정의하기 위해 사용되는 신호이다.
리드 신호(RD)는 리드 명령에 따라 생성되는 신호이다.
액티브 신호(XMATYF<0:N>)는 로우(Row) 방향으로 구분된 유닛 셀 어레이(Unit Cell Array) 즉, 셀 매트(Cell Mat)의 활성화 관련 정보를 포함하는 신호이다.
리던던시 데이터 활성화부(220)는 외부에서 입력된 리던던시 데이터(DATA)를 테스트 신호(TM_REDW) 및 액티브 신호(XMATYF<0:N>)에 응답하여 저장하고, 리드 신호(RD)에 응답하여 기저장된 리던던시 데이터(DATA)를 감지하여 리던던시 활성화 신호(MTJEN)로서 출력하도록 구성된다.
복수의 어드레스 비교부(230)는 리던던시 어드레스(YMTJA<0:N>)와 컬럼 어드레스(CA<0:N>)를 비교하여 비교 신호(HIT<0:N>)를 출력하도록 구성된다.
복수의 어드레스 비교부(230)는 리던던시 어드레스(YMTJA<0:N>)와 컬럼 어드레스(CA<0:N>)가 일치하면 비교 신호(HIT<0:N>)를 활성화시키도록 구성된다.
복수의 어드레스 비교부(230)는 도 3에 도시된 종래 기술의 어드레스 비교부(130)와 동일하게 구성할 수 있다.
판단부(240)는 비교 신호(HIT<0:N>) 및 리던던시 활성화 신호(MTJEN)에 응답하여 리페어 판단 신호(SYEB)를 출력하도록 구성된다.
판단부(240)는 비교 신호(HIT<0:N>)와 리던던시 활성화 신호(MTJEN)가 모두 하이 레벨로 활성화된 경우 리페어 판단 신호(SYEB)를 로우 레벨로 활성화시키도록 구성된다.
판단부(240)는 도 4에 도시된 종래 기술의 판단부(140)와 동일하게 구성할 수 있다.
도 6에 도시된 바와 같이, 리던던시 데이터 저장부(210)는 메모리 셀 어레이(211), 라이트 드라이버(212), 센스 앰프(213) 및 초기화부(214)를 포함한다.
메모리 셀 어레이(211)는 비트 라인(BL)과 소스 라인(SL) 사이에 연결된 마그네틱 터널 정션(MTJ: Magnetic Tunnel Junction)과 트랜지스터 쌍(Q)으로 이루어진 메모리 셀을 복수개 구비한다. 트랜지스터 쌍(Q)의 게이트에 액티브 신호(XMATYF<0:N>)가 입력된다.
메모리 셀 어레이(211)의 복수의 메모리 셀은 액티브 신호(XMATYF<0:N>)에 의해 활성화된다. 즉, 라이트/리드 가능 상태로 전환된다.
마그네틱 터널 정션(MTJ)은 비휘발성 기억 소자로서, 휘발성 기억 소자를 이용한 반도체 메모리 예를 들어, DRAM에서 데이터 보존을 위해 필수적인 리프레시 동작이 필요없다.
라이트 드라이버(212)는 테스트 신호(TM_REDW)에 응답하여 리던던시 데이터(DATA)를 상기 메모리 셀 어레이(211)에 기록하도록 구성된다.
센스 앰프(213)는 센스 앰프 인에이블 신호(SAE)에 응답하여 활성화되도록 구성된다. 센스 앰프(213)는 리드 신호(RD)에 응답하여 상기 메모리 셀 어레이(211)에 기록된 리던던시 데이터(DATA)를 기준 전압(VREF)과의 비교를 통해 감지 및 증폭하여 감지 신호(SAOUT)를 출력하도록 구성된다.
이때 반도체 메모리에는 도 6에 도시된 리던던시 데이터(DATA)를 저장 및 독출하도록 구성된 메모리 셀 어레이(211), 라이트 드라이버(212), 센스 앰프(213)와는 별도로 일반 데이터를 저장 및 독출 하도록 구성된 일반 메모리 셀 블록, 라이트 드라이버 및 센스 앰프가 구비된다. 또한 반도체 메모리에는 일반 메모리 셀 블록을 대체하기 위한 리던던시 메모리 셀 블록이 구비된다.
본 발명의 실시예는 일반 데이터를 읽어내기 위한 센스 앰프를 구동하기 위해 사용되는 리드 신호, 센스 앰프 인에이블 신호 및 기준 전압을 상기 리드 신호(RD), 센스 앰프 인에이블 신호(SAE) 및 기준 전압(VREF)으로서 사용할 수 있다.
초기화부(214)는 액티브 신호(WLCBYF)에 응답하여 리던던시 어드레스(YMTJA<i>)를 초기화시키고, 감지 신호(SAOUT)에 응답하여 리던던시 어드레스(YMTJA<i>)의 레벨을 천이시키도록 구성된다.
이때 액티브 신호(WLCBYF)는 워드 라인의 활성화 관련 정보를 갖는 신호로서, 워드 라인이 활성화된 경우 하이 레벨이 되고, 프리차지(Precharge) 동작시 로우 레벨이 되는 신호이다.
초기화부(214)는 복수의 트랜지스터(M31, M32)로 이루어진 드라이버와 복수의 인버터(IV31 ~ IV33)로 이루어진 래치(LT)를 포함한다.
도 7에 도시된 바와 같이, 라이트 드라이버(212)는 복수의 트랜지스터(M41 ~ M44), 복수의 인버터(IV41, IV42) 및 복수의 낸드 게이트(ND41, ND42)를 포함한다.
라이트 드라이버(212)는 테스트 신호(TM_REDW)의 활성화 구간 동안 리던던시 데이터(DATA) 즉, 차동 데이터(DATA_REDW, DATAB_REDW)를 입력 받는다.
라이트 드라이버(212)는 테스트 신호(TM_REDW)의 비활성화 구간 동안 리던던시 차동 데이터(DATA_REDW, DATAB_REDW)의 입력이 차단된다.
이때 일반 데이터와 리던던시 데이터(DATA)는 동일한 입력 단자를 통해 입력된다. 따라서 본 발명의 실시예는 테스트 신호(TM_REDW)를 이용하여 라이트 드라이버(212)의 입력을 제어함으로써 일반 데이터 기록 동작을 위해 입력되는 일반 데이터가 도 6의 메모리 셀 어레이(211)에 기록되는 것을 방지한다.
이와 같이 구성된 본 발명의 실시예의 동작을 설명하면 다음과 같다.
본 발명의 실시예에 따르면, 불량 셀의 어드레스 정보 즉, 리던던시 데이터(DATA)를 패키징 이전은 물론이고, 패키징 이후에 언제라도 도 6의 메모리 셀 어레이(211)에 기록 및 재 기록할 수 있다.
종래의 기술에서는 금속 퓨즈를 사용하므로 패키징 이전에 레이저 컷팅과 같은 공정을 통해 제거한 후에는 퓨즈를 재 연결하는 것이 불가능하다. 그러나 본 발명의 실시예는 마그네틱 터널 정션(MJT)를 이용한 메모리 셀에 데이터를 기록하는 방식으로 리던던시 데이터(DATA)를 저장하므로 패키징 이후에도 리던던시 데이터(DATA)를 재 기록할 수 있다.
먼저, 리던던시 데이터(DATA)를 기록하는 방법을 설명하면,
테스트 신호(TM_REDW)를 활성화시켜 반도체 메모리를 테스트 모드로 진입시킨다.
테스트 모드에서 리던던시 데이터(DATA)와 어드레스 신호를 입력시킨다.
상기 어드레스 신호에 따라 액티브 신호(XMATYF<0:N>)가 생성된다.
도 6의 메모리 셀 어레이(211)의 메모리 셀 들 중에서 액티브 신호(XMATYF<0:N>)에 해당하는 메모리 셀이 활성화된다.
도 7의 라이트 드라이버(212)는 테스트 신호(TM_REDW)가 활성화된 상태이므로 리던던시 데이터(DATA)를 활성화된 메모리 셀의 마그네틱 터널 정션(MJT)에 기록한다.
데이터 기록을 완료한 후, 테스트 신호(TM_REDW)를 비활성화시켜 테스트 모드를 종료한다.
테스트 신호(TM_REDW)가 비활성화된 상태에서는 라이트 드라이버(212)가 일반 데이터를 입력 받지 못한다. 따라서 일반 데이터가 리던던시 데이터(DATA)가 입력된 입력 단자와 동일한 입력 단자를 통해 입력 되더라도 메모리 셀 어레이(211)에 기록된 리던던시 데이터(DATA)는 유지된다.
다음으로, 기록된 리던던시 데이터(DATA)를 읽어내는 방법을 설명하면,
일반적인 리드 명령 및 어드레스가 입력됨에 따라 리드 신호(RD) 및 센스 앰프 인에이블 신호(SAE)가 활성화된다. 또한 어드레스 신호에 따라 액티브 신호(XMATYF<0:N>)가 생성된다.
도 6의 메모리 셀 어레이(211)의 메모리 셀 들 중에서 액티브 신호(XMATYF<0:N>)에 해당하는 메모리 셀이 활성화된다.
센스 앰프(213)는 활성화된 메모리 셀에 저장된 리던던시 데이터(DATA)를 리드 신호(RD) 및 센스 앰프 인에이블 신호(SAE)에 따라 감지 및 증폭하여 감지 신호(SAOUT)를 출력한다.
따라서 복수의 리던던시 데이터 저장부(210)에서 리던던시 어드레스(YMTJA<0:N>)가 출력되고, 리던던시 데이터 활성화부(220)에서 리던던시 활성화 신호(MTJEN)가 출력된다.
복수의 어드레스 비교부(230)는 리던던시 어드레스(YMTJA<0:N>)와 컬럼 어드레스(CA<0:N>)가 일치하면 비교 신호(HIT<0:N>)를 하이 레벨로 출력한다.
판단부(240)는 비교 신호(HIT<0:N>)와 리던던시 활성화 신호(MTJEN)가 모두 하이 레벨이면 리페어 판단 신호(SYEB)를 로우 레벨로 출력한다.
리페어 판단 신호(SYEB)가 로우 레벨이 됨에 따라 일반 메모리 셀이 기설정된 리던던시 메모리 셀로 대체된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200: 리페어 판단 회로 210: 리던던시 데이터 저장부
220: 리던던시 데이터 활성화부 211: 메모리 셀 어레이
212: 라이트 드라이버 213: 센스 앰프
230: 어드레스 비교부 240: 판단부

Claims (19)

  1. 메모리 셀 어레이;
    테스트 신호에 응답하여 리던던시 데이터를 상기 메모리 셀 어레이에 기록하도록 구성된 라이트 드라이버; 및
    리드 신호에 응답하여 상기 메모리 셀에 기록된 리던던시 데이터를 감지하여 출력하도록 구성된 센스 앰프를 포함하는 반도체 메모리의 리던던시 데이터 저장 회로.
  2. 제 1 항에 있어서,
    상기 메모리 셀 어레이는
    재기록이 가능한 비휘발성 메모리 셀을 포함하는 반도체 메모리의 리던던시 데이터 저장 회로.
  3. 제 1 항에 있어서,
    상기 메모리 셀 어레이는
    마그네틱 터널 정션(MTJ: Magnetic Tunnel Junction)으로 이루어진 메모리 셀을 포함하는 반도체 메모리의 리던던시 데이터 저장 회로.
  4. 제 1 항에 있어서,
    상기 라이트 드라이버는
    상기 테스트 신호가 활성화된 구간 동안 상기 리던던시 데이터를 입력 받도록 구성되는 반도체 메모리의 리던던시 데이터 저장 회로.
  5. 제 1 항에 있어서,
    상기 센스 앰프는
    반도체 메모리의 일반 메모리 셀 블록에 저장된 데이터를 읽어내기 위해 사용되는 리드 신호를 상기 리드 신호로서 입력 받는 반도체 메모리의 리던던시 데이터 저장 회로.
  6. 제 1 항에 있어서,
    상기 센스 앰프는
    센스 앰프 인에이블 신호 및 상기 리드 신호에 응답하여 상기 메모리 셀에 기록된 리던던시 데이터를 감지하여 출력하도록 구성되는 반도체 메모리의 리던던시 데이터 저장 회로.
  7. 리던던시 데이터를 저장하도록 지정된 메모리 셀 어레이를 갖는 반도체 메모리의 리던던시 데이터 제어 방법으로서,
    테스트 신호를 활성화시켜 반도체 메모리를 테스트 모드로 진입시키는 단계;
    상기 테스트 신호의 활성화 구간 동안 상기 리던던시 데이터를 상기 메모리 셀 어레이에 기록하는 단계; 및
    상기 테스트 신호의 비활성화 구간 동안, 리드 신호에 응답하여 상기 리던던시 데이터를 출력하는 단계를 포함하는 반도체 메모리의 리던던시 데이터 제어 방법.
  8. 제 7 항에 있어서,
    반도체 메모리의 일반 메모리 셀 블록에 저장된 데이터를 읽어내기 위해 사용되는 리드 신호를 상기 리드 신호로서 사용하는 반도체 메모리의 리던던시 데이터 제어 방법.
  9. 제 7 항에 있어서,
    비활성화된 상기 테스트 신호를 이용하여 일반 데이터가 상기 메모리 셀 어레이에 기록되는 것을 방지하는 반도체 메모리의 리던던시 데이터 제어 방법.
  10. 외부에서 입력된 리던던시 데이터를 테스트 신호에 응답하여 저장하고, 리드 신호에 응답하여 상기 저장된 리던던시 데이터를 감지하여 리던던시 어드레스로서 출력하도록 구성된 리던던시 데이터 저장부;
    상기 리던던시 어드레스와 컬럼 어드레스를 비교하여 비교 신호를 출력하도록 구성된 복수의 어드레스 비교부, 및
    상기 비교 신호에 응답하여 리페어 판단 신호를 출력하도록 구성된 판단부를 포함하는 반도체 메모리의 리페어 판단 회로.
  11. 제 10 항에 있어서,
    상기 리던던시 데이터 저장부는
    마그네틱 터널 정션(MTJ: Magnetic Tunnel Junction)으로 이루어진 메모리 셀을 복수개 구비하는 메모리 셀 어레이.
    테스트 신호에 응답하여 리던던시 데이터를 상기 메모리 셀 어레이에 기록하도록 구성된 라이트 드라이버, 및
    리드 신호에 응답하여 상기 메모리 셀에 기록된 리던던시 데이터를 감지하여 상기 리던던시 어드레스로서 출력하도록 구성된 센스 앰프를 포함하는 반도체 메모리의 리페어 판단 회로.
  12. 제 11 항에 있어서,
    상기 라이트 드라이버는
    상기 테스트 신호가 활성화된 구간 동안 상기 리던던시 데이터를 입력 받도록 구성되는 반도체 메모리의 리페어 판단 회로.
  13. 제 11 항에 있어서,
    상기 센스 앰프는
    센스 앰프 인에이블 신호 및 상기 리드 신호에 응답하여 상기 메모리 셀에 기록된 리던던시 데이터를 감지하여 출력하도록 구성되는 반도체 메모리의 리페어 판단 회로.
  14. 제 13 항에 있어서,
    상기 센스 앰프는
    반도체 메모리의 일반 메모리 셀 블록에 저장된 데이터를 읽어내기 위해 사용되는 리드 신호 및 센스 앰프 인에이블 신호를 상기 리드 신호 및 상기 센스 앰프 인에이블 신호로서 입력 받는 반도체 메모리의 리페어 판단 회로.
  15. 제 11 항에 있어서,
    상기 리던던시 데이터 저장부는
    액티브 신호에 응답하여 상기 리던던시 어드레스를 초기화시키도록 구성된 초기화부를 더 포함하는 반도체 메모리의 리페어 판단 회로.
  16. 제 10 항에 있어서,
    상기 어드레스 비교부는
    상기 리던던시 어드레스와 상기 각각의 컬럼 어드레스가 일치하면 상기 비교 신호를 활성화시키도록 구성되는 반도체 메모리의 리페어 판단 회로.
  17. 제 10 항에 있어서,
    상기 판단부는
    상기 비교 신호들이 모두 활성화된 경우, 상기 리페어 판단 신호를 활성화시키도록 구성되는 반도체 메모리의 리페어 판단 회로.
  18. 제 10 항에 있어서,
    상기 판단부는
    상기 비교 신호들이 모두 활성화되고 리던던시 데이터 활성화 신호가 활성화된 경우, 상기 리페어 판단 신호를 활성화시키도록 구성되는 반도체 메모리의 리페어 판단 회로.
  19. 제 18 항에 있어서,
    상기 리던던시 데이터를 테스트 신호에 응답하여 저장하고, 리드 신호에 응답하여 상기 저장된 리던던시 데이터를 감지하여 상기 리던던시 활성화 신호로서 출력하도록 구성된 리던던시 데이터 활성화부를 더 포함하는 반도체 메모리의 리페어 판단 회로.
KR1020100016743A 2010-02-24 2010-02-24 반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로 KR20110097095A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100016743A KR20110097095A (ko) 2010-02-24 2010-02-24 반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로
US12/845,237 US20110205819A1 (en) 2010-02-24 2010-07-28 Redundancy data storage circuit, redundancy data control method and repair determination circuit of semiconductor memory
JP2010264593A JP2011175722A (ja) 2010-02-24 2010-11-29 半導体メモリのリダンダンシデータ格納回路、リダンダンシデータ制御方法、及びリペア判断回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016743A KR20110097095A (ko) 2010-02-24 2010-02-24 반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로

Publications (1)

Publication Number Publication Date
KR20110097095A true KR20110097095A (ko) 2011-08-31

Family

ID=44476370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016743A KR20110097095A (ko) 2010-02-24 2010-02-24 반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로

Country Status (3)

Country Link
US (1) US20110205819A1 (ko)
JP (1) JP2011175722A (ko)
KR (1) KR20110097095A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109144A (ko) * 2016-03-17 2017-09-28 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN108447520A (zh) * 2018-05-03 2018-08-24 睿力集成电路有限公司 存储器电路装置及存储器检测方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847542B1 (ko) * 2011-10-28 2018-05-29 에스케이하이닉스 주식회사 반도체 장치 및 그 테스트 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208294A (ja) * 2001-01-12 2002-07-26 Toshiba Corp リダンダンシーシステムを有する半導体記憶装置
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7362629B2 (en) * 2005-09-29 2008-04-22 Hynix Semiconductor, Inc. Redundant circuit for semiconductor memory device
US7598523B2 (en) * 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
US20080315388A1 (en) * 2007-06-22 2008-12-25 Shanggar Periaman Vertical controlled side chip connection for 3d processor package
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
US8227902B2 (en) * 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US20090166873A1 (en) * 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
KR101009337B1 (ko) * 2008-12-30 2011-01-19 주식회사 하이닉스반도체 반도체 메모리 장치
KR101185549B1 (ko) * 2009-12-29 2012-09-24 에스케이하이닉스 주식회사 결함 단위셀의 구제를 위한 리던던시 회로를 포함한 반도체 메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109144A (ko) * 2016-03-17 2017-09-28 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN108447520A (zh) * 2018-05-03 2018-08-24 睿力集成电路有限公司 存储器电路装置及存储器检测方法
CN108447520B (zh) * 2018-05-03 2023-10-13 长鑫存储技术有限公司 存储器电路装置及存储器检测方法

Also Published As

Publication number Publication date
JP2011175722A (ja) 2011-09-08
US20110205819A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
CN107610732B (zh) 存储器件及其操作方法
US7463529B2 (en) Word line driving circuit putting word line into one of high level, low level and high impedance
KR100682174B1 (ko) 반도체 메모리 장치의 페이지 액세스 회로
US8526210B2 (en) Semiconductor device with OTP memory cell
CN105989893B (zh) 半导体器件
US9991003B2 (en) Methods for reading and operating memory device including efuse
KR20170137326A (ko) 반도체 메모리 장치 및 그의 구동 방법
US9418763B2 (en) Memory array, memory device, and methods for reading and operating the same
US7193925B2 (en) Low power semiconductor memory device
US8570822B2 (en) Semiconductor memory and semiconductor memory test method
US20130235679A1 (en) Boosting Memory Reads
US9455049B2 (en) Semiconductor memory device and method of testing the same
US9390770B2 (en) Apparatuses and methods for accessing memory including sense amplifier sections and coupled sources
KR20110097095A (ko) 반도체 메모리의 리던던시 데이터 저장 회로, 리던던시 데이터 제어 방법 및 리페어 판단 회로
US20140050039A1 (en) Semiconductor memory devices
KR100459228B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 구동방법
US9013914B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
US6906943B2 (en) Ferroelectric memory device comprising extended memory unit
US7821856B2 (en) Memory device having an evaluation circuit
US20010053086A1 (en) Semiconductor memory device with memory test circuit
JP5530268B2 (ja) 不揮発性記憶装置
US7804725B2 (en) Write driving circuit and semiconductor memory apparatus using the same
US20100073987A1 (en) Semiconductor memory device and driving method of semiconductor memory device
KR100921827B1 (ko) 반도체 메모리장치 및 이의 동작 방법
KR100466983B1 (ko) 면적을 최소화하고 리던던시 효율을 향상시키는 리던던시회로를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application