KR101943905B1 - 반도체 장치 및 메모리 장치 - Google Patents

반도체 장치 및 메모리 장치 Download PDF

Info

Publication number
KR101943905B1
KR101943905B1 KR1020120146258A KR20120146258A KR101943905B1 KR 101943905 B1 KR101943905 B1 KR 101943905B1 KR 1020120146258 A KR1020120146258 A KR 1020120146258A KR 20120146258 A KR20120146258 A KR 20120146258A KR 101943905 B1 KR101943905 B1 KR 101943905B1
Authority
KR
South Korea
Prior art keywords
setting data
setting
selection code
test
transfer bus
Prior art date
Application number
KR1020120146258A
Other languages
English (en)
Other versions
KR20140029089A (ko
Inventor
김관언
황정태
윤현수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20140029089A publication Critical patent/KR20140029089A/ko
Application granted granted Critical
Publication of KR101943905B1 publication Critical patent/KR101943905B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리장치는, 외부에서 입력된 커맨드와 어드레스를 디코딩해, 테스트 선택코드와 테스트 설정 데이터를 생성하는 커맨드 디코더; 내부 설정 데이터를 저장하는 비휘발성 메모리부; 클럭을 카운팅해 내부 선택코드를 생성하는 카운터; 테스트모드 동작시에 상기 테스트 선택 코드를 선택하고 부트업 동작시에 상기 내부 선택코드를 선택해, 선택된 선택 코드를 선택코드 전달버스로 전달하는 제1선택부; 테스트모드 동작시에 상기 테스트 설정 데이터를 선택하고 부트업 동작시에 상기 비휘발성 메모리부로부터 출력되는 상기 내부 설정 데이터를 선택해, 선택된 설정 데이터를 설정 데이터 전달버스로 전달하는 제2선택부; 및 상기 선택코드 전달버스와 상기 설정 데이터 전달버스로 전달된 정보를 이용해 설정 동작을 수행하는 다수의 설정회로를 포함한다.

Description

반도체 장치 및 메모리 장치{SEMICONDUCTOR DEVICE AND MEMORY DEVICE}
본 발명은 반도체 장치에 관한 것으로, 반도체 장치 내부에 저장된 설정 데이터를 반도체 장치의 곳곳에 전달하는 기술에 관한 것이다.
도 1은 종래의 메모리장치에서의 설정 회로들의 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리장치는, 커맨드 디코더(110), 다수의 퓨즈 회로(120_0~120_N), 다수의 설정회로(140_0~140_N)를 포함한다.
커맨드 디코더(110)는 메모리장치 외부로부터 입력되는 커맨드(CMD) 및 어드레스(ADD)를 디코딩해 메모리장치에 필요한 커맨드들을 생성한다. 이러한 커맨드들에는 리드 커맨드, 라이트 커맨드, 액티브 커맨드, 프리차지 커맨드 등이 있다(커맨드들은 미도시). 한편, 커맨드 디코더(110)는 커맨드 및 어드레스를 디코딩해, 테스트 선택 코드(TM_SEL<0:A>)와 테스트 설정 데이터(TM_DATA<0:B>)도 생성한다. 테스트 선택 코드(TM_SEL<0:A>)는 메모리장치 내부의 다수의 설정회로(140_0~140_N) 중 어느 설정회로를 설정할 것인지를 결정하는 코드이며, 테스트 설정 데이터(TM_DATA<0:B>)는 테스트 선택 코드(TM_SEL<0:A>)에 의해 선택된 설정회로가 설정동작을 하기 위해 사용하는 데이터이다.
다수의 퓨즈 회로(120_0~120_N)는 각각의 설정회로(140_0~140_N)마다 구비되며, 해당 설정회로에 대응하는 설정 데이터를 저장한다. 이러한 퓨즈 회로(120_0~120_N)는 보통 컷팅 여부에 따라(cut/no cut에 따라) 데이터를 저장하는 레이저 퓨즈들(laser fuses)을 포함하여 구성된다.
다수의 설정회로들(140_0~140_N)은 각각 자신에 대응하는 설정동작을 수행한다. 예를 들어, 설정회로(140_0)는 메모리장치 내부적으로 사용하는 코어전압(VCORE)의 레벨을 설정(조절)하기 위한 회로이고, 설정회로(140_1)는 메모리장치 내부의 리드 동작 타이밍을 설정하기 위한 회로일 수 있다. 다수의 설정회로(140_0~140_N)는 메모리장치 외부로부터 입력된 설정 데이터(TM_DATA<0:B>)에 의해 설정동작을 수행하기도 하며, 퓨즈회로(120_0~120_N)에 저장된 설정 데이터(FUSE_DATA_0~FUSE DATA_N)에 의해 설정동작을 수행하기도 한다. (1)테스트 모드시에는 설정회로들(140_0~140_N) 중 테스트 선택 코드(TM_SEL<0:A>)에 의해 선택된 설정회로로 테스트 설정 데이터(TM_DATA<0:B>)가 전달되고, 선택된 설정회로는 테스트 설정 데이터(TM_DATA<0:B>)를 이용해 자신의 설정 동작을 수행한다. (2)테스트 모드가 아닌 경우에는 퓨즈회로(120_0~120_N)에 저장된 설정 데이터가 설정회로(140_0~140_N)로 전달되고, 설정회로(140_0~140_N)는 퓨즈회로(120_0~120_N)에 저장된 설정 데이터(FUSE DATA_0~FUSE DATA_N)를 이용해 설정 동작을 수행한다. 일반적으로, 메모리장치의 제조 과정 중 테스트모드를 이용해 외부로부터 여러 설정 데이터(TM_DATA<0:B>)를 입력해 최적의 설정값을 찾고, 최적의 설정값이 찾아지면 그 값을 퓨즈회로(120_0~120_N)에 저장시켜 설정값을 고정시키는 방식을 사용한다.
도 1의 퓨즈회로들(120_0~120_N)에는 레이저 퓨즈가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(E-fuse)인데, 이-퓨즈는 트랜지스터로 형성되며 게이트와 드레인/소스 간의 저항을 변경시켜 데이터를 저장하는 퓨즈이다.
도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 2에 도시된 바와 같이, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인(D) 또는 소스(S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전압이 인가되면 트랜지스터(T)의 게이트 옥사이드가 파괴되면서 게이트(G)와 드레인(D)-소스(S)가 쇼트되어 이-퓨즈는 저항(R)으로 동작한다. 따라서, 게이트와 드레인-소스 간에 전류가 흐르게 된다.
이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인(D)-소스(S) 간의 저항값을 통해 이-퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
도 1의 퓨즈회로들에 이-퓨즈를 적용하는 것은 앞서 논의한 면적상의 이슈들에 의해 쉽지 않다. 그래서, 미국 등록특허 US 6904751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같이, 이-퓨즈를 어레이로 구성하고(이 경우 증폭기 등의 공유가 가능해 전체 면적이 줄어들 수 있음), 이-퓨즈 어레이에 저장된 데이터를 설정회로가 사용하는 설정 데이터로 사용하는 방안이 연구되고 있다.
이-퓨즈 어레이와 같은 비휘발성 메모리를 메모리장치 내에 구비시키고, 이-퓨즈 어레이에 저장된 설정 데이터를 메모리장치 내부의 각종 설정회로에서 사용하기 위해서는, 이-퓨즈 어레이에 저장된 설정 데이터가 메모리장치의 각 부분에 있는 설정회로들로 전달되어야 한다.
본 발명의 실시예는 이-퓨즈 어레이에 저장된 설정 데이터를 메모리장치 내의 각 부분에 위치하는 설정회로로 전송하는 스킴을 제공한다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 메모리장치는, 외부에서 입력된 커맨드와 어드레스를 디코딩해, 테스트 선택코드와 테스트 설정 데이터를 생성하는 커맨드 디코더; 내부 설정 데이터를 저장하는 비휘발성 메모리부; 클럭을 카운팅해 내부 선택코드를 생성하는 카운터; 테스트모드 동작시에 상기 테스트 선택 코드를 선택하고 부트업 동작시에 상기 내부 선택코드를 선택해, 선택된 선택 코드를 선택코드 전달버스로 전달하는 제1선택부; 테스트모드 동작시에 상기 테스트 설정 데이터를 선택하고 부트업 동작시에 상기 비휘발성 메모리부로부터 출력되는 상기 내부 설정 데이터를 선택해, 선택된 설정 데이터를 설정 데이터 전달버스로 전달하는 제2선택부; 및 상기 선택코드 전달버스와 상기 설정 데이터 전달버스를 이용해 설정동작을 수행하는 다수의 설정회로를 포함한다.
또한, 본 발명의 일실시예에 따른 반도체 장치는, 외부 입력신호를 디코딩해, 테스트 선택 코드와 테스트 설정 데이터를 생성하는 디코더; 내부 설정 데이터를 저장하는 비휘발성 메모리부; 클럭을 카운팅해 내부 선택코드를 생성하는 카운터; 테스트모드 동작시에 상기 테스트 선택코드를 선택하고 부트업 동작시에 상기 내부 선택코드를 선택해, 선택된 선택코드를 선택코드 전달버스로 전달하는 제1선택부; 테스트모드 동작시에 상기 테스트 설정 데이터를 선택하고 부트업 동작시에 상기 비휘발성 메모리부로부터 출력되는 상기 내부 설정 데이터를 선택해, 선택된 설정 데이터를 설정 데이터 전달버스로 전달하는 제2선택부; 및 상기 선택코드 전달버스와 상기 설정 데이터 전달버스를 이용해 설정동작을 수행하는 다수의 설정회로를 포함한다.
본 발명의 실시예에 따르면, 반도체장치 내부의 비휘발성 메모리부로부터 비휘발성 메모리부에 저장된 설정데이터를 필요로하는 설정회로들까지의 데이터 전송이 효율적으로 이루어진다는 장점이 있다.
도 1은 종래의 메모리장치에서의 설정 회로들의 동작을 설명하기 위한 도면.
도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 3은 메모리장치에 설정 정보를 저장하는 비휘발성 메모리부가 구비된 것을 도시한 도면.
도 4는 본 발명에 따른 메모리장치의 일실시예 구성도.
도 5는 도 4의 설정회로(440_0)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 메모리장치에 설정 정보를 저장하는 비휘발성 메모리부가 구비된 것을 도시한 도면이다.
도 3을 참조하면, 메모리장치는, 커맨드 디코더(310), 다수의 설정회로(340_0~340_N), 및 비휘발성 메모리부(350)를 포함한다.
비휘발성 메모리부(350)는 종래의 퓨즈회로들(120_0~120_N)을 대체한 것이다. 여기에는 모든 설정회로(340_0~340_N)에 대응하는 설정 데이터가 저장된다. 비휘발성 메모리부(350)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다.
커맨드 디코더(310)는 메모리장치 외부로부터 입력되는 커맨드(CMD) 및 어드레스(ADD)를 디코딩해 메모리장치에 필요한 커맨드들을 생성한다. 이러한 커맨드들에는 리드 커맨드, 라이트 커맨드, 액티브 커맨드, 프리차지 커맨드 등이 있다(커맨드들은 미도시). 한편, 커맨드 디코더(310)는 커맨드(CMD) 및 어드레스(ADD)를 디코딩해, 테스트 선택 코드(TM_SEL<0:A>)와 테스트 설정 데이터(TM_DATA<0:B>)도 생성한다. 테스트 선택 코드(TM_SEL<0:A>)는 메모리장치 내부의 다수의 설정회로(340_0~340_N) 중 어느 설정회로를 설정할 것인지를 결정하는 코드이며, 테스트 설정 데이터(TM_DATA<0:B>)는 테스트 선택코드(TM_SEL<0:A>)에 의해 선택된 설정회로가 설정동작에 사용하는 데이터이다.
다수의 설정회로들(340_0~340_N)은 각각 자신에 대응하는 설정동작을 수행한다. 예를 들어, 설정회로(340_0)는 메모리장치 내부적으로 사용하는 코어전압(VCORE)의 레벨을 설정(조절)하기 위한 회로이고, 설정회로(340_1)는 메모리장치 내부의 리드 동작 타이밍을 설정하기 위한 회로일 수 있다. 다수의 설정회로(340_0~340_N)는 메모리장치 외부로부터 입력된 설정 데이터(TM_DATA<0:B>)에 의해 설정동작을 수행하기도 하며, 비휘발성 메모리부(350)에 저장된 설정데이터에 의해 설정동작을 수행하기도 한다.
다수의 설정회로(340_0~340_N)가 비휘발성 메모리부(350)에 저장된 설정 데이터를 이용하기 위해서는, 메모리장치의 초기화시에 비휘발성 메모리부(350)로부터 설정회로들(340_0~340_N)로 데이터가 전달되어야 하며, 이러한 과정을 부트업(boot-up)이라고 한다. 비휘발성 메모리부(350)에 저장된 설정 데이터를 수많은 설정회로들(340_0~340_N)로 전달하기 위해서는 비휘발성 메모리부(350)에서 현재 출력되는 설정 데이터를 저장할 설정회로가 선택되어야 하고, 선택된 설정회로로 설정 데이터가 전달되어야 한다. 이하에서는 이러한 데이터 전송을 간단하게 하는 본 발명의 스킴에 대해서 알아보기로 한다.
도 4는 본 발명에 따른 메모리장치의 일실시예 구성도이다.
도 4를 참조하면, 메모리장치는, 커맨드 디코더(410), 비휘발성 메모리부(450), 카운터(420), 제1선택부(431), 제2선택부(432), 선택코드 전달버스(SEL<0:A>), 설정 데이터 전달버스(DATA<0:B>), 및 다수의 설정회로(440_0~440_N)를 포함한다.
비휘발성 메모리부(450)는 종래의 퓨즈회로들(120_0~120_N)을 대체한 것이다. 여기에는 모든 설정회로(440_0~440_N)에 대응하는 설정 데이터가 저장된다. 비휘발성 메모리부(450)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다. 비휘발성 메모리부(450)로부터는 클럭(CLK)이 출력되는데, 이 클럭(CLK)은 비휘발성 메모리부(450)로부터 출력되는 내부 설정 데이터(INT_DATA<0:B>)에 동기된 클럭이다.
커맨드 디코더(410)는 메모리장치 외부로부터 입력되는 커맨드(CMD) 및 어드레스(ADD)를 디코딩해 메모리장치에 필요한 커맨드들을 생성한다. 이러한 커맨드들에는 리드 커맨드, 라이트 커맨드, 액티브 커맨드, 프리차지 커맨드 등이 있다(커맨드들은 미도시). 한편, 커맨드 디코더(410)는 커맨드(CMD) 및 어드레스(ADD)를 디코딩해, 테스트 선택 코드(TM_SEL<0:A>)와 테스트 설정 데이터(TM_DATA<0:B>)도 생성한다. 테스트 선택 코드(TM_SEL<0:A>)는 메모리장치 내부의 다수의 설정회로(340_0~340_N) 중 어느 설정회로를 설정할 것인지를 결정하는 코드이며, 테스트 설정 데이터(TM_DATA<0:B>)는 테스트 선택코드(TM_SEL<0:A>)에 의해 선택된 설정회로가 설정동작에 사용하는 데이터이다. 커맨드 디코더(410)로부터 출력되는 테스트모드 신호(TM)는 외부 입력(CMD, ADD)에 의해서 설정회로들(440_0~440_N)을 설정하는 테스트모드에서 활성화되는 신호이다.
카운터(420)는 비휘발성 메모리부(450)로부터 전달되는 클럭(CLK)을 카운팅해 내부 선택코드(INT_SEL<0:A>)를 생성한다. 클럭(CLK)이 토글할 때마다 내부 선택코드(INT_SEL<0:A>)의 값은 변경된다.
제1선택부(431)는 테스트 모드 동작시에는 테스트 선택코드(TM_SEL<0:A>)를 선택코드 전달버스(SEL<0:A>)로 전달하고, 부트업 동작시에는 내부 선택코드(INT_SEL<0:A>)를 선택코드 전달버스(SEL<0:A>)로 전달한다. 즉, 테스트 모드 신호(TM)가 활성화되면 테스트 선택코드(TM_SEL<0:A>)를 선택코드 전달버스(SEL<0:A>)로 전달하고, 그렇지 않으면 내부 선택코드(INT_SEL<0:A>)를 선택코드 전달버스(SEL<0:A>)로 전달한다.
제2선택부(432)는 테스트모드 동작시에는 테스트 설정 데이터(TM_DATA<0:B>)를 설정 데이터 전달버스(DATA<0:B>)로 전달하고, 부트업 동작시에는 내부 설정 데이터(INT_DATA<0:B>)를 설정 데이터 전달버스(DATA<0:B>)로 전달한다. 이러한 동작은 테스트 모드 신호(TM)를 이용하여 수행될 수 있다.
설정회로들(440_0~440_N)은 선택코드 전달버스(SEL<0:A>)와 설정 데이터 전달버스(DATA<0:B>)로 전달된 정보를 이용해 설정동작을 수행한다. 선택코드 전달버스(SEL<0:A>)로 전달된 선택코드에 의해 설정회로들(440_0~440_N) 중 하나가 선택되며, 선택된 설정회로는 설정 데이터 전달버스(DATA<0:B>)로 전달되는 설정 데이터를 이용해 설정 동작을 수행한다.
도 4에 따르면, 외부 입력(CMD, ADD)에 의해 커맨드 디코더(410)가 생성한 설정 데이터(TM_DATA<0:B>)와 비휘발성 메모리부(450)에 저장된 설정 데이터(INT_DATA<0:B>)가 동일한 라인들(DATA<0:B>)을 통해 설정회로들(440_0~440_N)로 전달된다. 또한, 외부 입력(CMD, ADD)에 의해 커맨드 디코더(410)가 생성한 선택코드(TM_SEL<0:A>)와 카운터(420)에 의해 생성된 선택코드(INT_SEL<0:A>)가 동일한 라인들(SEL<0:A>)을 통해 설정회로들(440_0~440_N)로 전달된다. 따라서, 추가적인 배선 없이 비휘발성 메모리부에 저장된 정보를 설정회로로 전달할 수 있게 된다. 특히, 설정회로들은 메모리 내에서 서로 다른 부분들에 분산되어 배치되는 경우가 많으므로, 추가적인 배선을 없애는 것은 메모리의 면적에 큰 도움이 된다. 또한, 비휘발성 메모리부(450)에 저장된 설정 데이터(INT_DATA<0:B>)가 저장될 설정회로를 선택하기 위해, 클럭(CLK)을 카운팅해 선택코드(INT_SEL<0:A>)를 생성하는 간단한 방식을 사용하므로, 추가적인 칩 면적의 증가를 최소화한다.
도 5는 도 4의 설정회로(440_0)의 구성도이다.
도 5를 참조하면, 설정회로(440_0)는 선택코드 디코더부(510), 래치부(520) 및 설정부(530)를 포함한다.
선택코드 디코더부(510)는 선택코드 전달버스(SEL<0:A>)로 전달받은 선택코드를 디코딩해 활성화신호(EN_0)를 생성한다. 선택코드 디코더부(510)는 선택코드(SEL<0:A>)가 특정한 조합을 가질 때에만 활성화신호(EN_0)를 활성화시킨다. 설정회로들(440_0~440_N) 마다 활성화신호가 활성화되는 선택코드(SEL<0:A>)의 조합은 서로 다르다. 예를 들어, 설정회로(440_0)에서는 선택코드(SEL<0:3>)가 '0001'일때 활성화신호(EN_0)가 활성화되고, 설정회로(440_1)에서는 선택코드(SEL<0:3>)가 '0010'일때 활성화신호(EN_1)가 활성화되고, 설정회로(440_2)에서는 선택코드(SEL<0:3>)가 '0011'일때 활성화신호(EN_2)가 활성화될 수 있다(A=3이라 가정함).
래치부(520)는 활성화신호(EN_0)의 활성화시에 설정데이터 전달버스(DATA<0:B>)에 실린 데이터를 저장한다. 래치부(520)는 설정데이터 전달버스의 비트수(B+1)와 동일한 개수의 래치들(521~524)을 포함하여 구성된다.
설정부(530)는 래치부(520)에 저장된 설정 데이터를 이용해 설정동작을 수행한다. 설정부(530)는 코어전압(VCORE) 등 메모리장치 내부적으로 사용되는 전압의 레벨을 설정하거나, 리드 또는 라이트 동작을 위한 타이밍 등을 설정하거나, 각종 레이턴시 값을 설정하기 위한 회로일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 본 발명은 메모리장치를 예시하여 설명되었으나, 본 발명의 스킴이 메모리장치에만 적용가능한 것은 아니며, 일반적인 반도체장치에도 적용 가능함은 당연하다. 일반적인 반도체장치도 외부의 입력에 의해 각종 설정을 하거나, 내부에 저장된 정보에 의해 각종 설정을 하기 때문이다. 일반적인 반도체 장치에 본 발명이 적용될 경우에, 어드레스와 커맨드를 입력받아 테스트 선택코드와 테스트 설정데이터를 생성하는 커맨드 디코더를 대신해, 외부 입력신호를 디코딩해 테스트 선택코드와 테스트 설정 데이터를 생성하는 디코더가 구비되면 된다.
410: 커맨드 디코더 420: 카운터
431: 제1선택부 432: 제2선택부
440_0~440_N: 설정회로들

Claims (8)

  1. 외부에서 입력된 커맨드와 어드레스를 디코딩해, 테스트 선택코드와 테스트 설정 데이터를 생성하는 커맨드 디코더;
    내부 설정 데이터를 저장하는 비휘발성 메모리부;
    클럭을 카운팅해 내부 선택코드를 생성하는 카운터;
    테스트모드 동작시에 상기 테스트 선택 코드를 선택하고 부트업 동작시에 상기 내부 선택코드를 선택해, 선택된 선택 코드를 선택코드 전달버스로 전달하는 제1선택부;
    테스트모드 동작시에 상기 테스트 설정 데이터를 선택하고 부트업 동작시에 상기 비휘발성 메모리부로부터 출력되는 상기 내부 설정 데이터를 선택해, 선택된 설정 데이터를 설정 데이터 전달버스로 전달하는 제2선택부; 및
    다수의 설정 회로를 포함하고,
    상기 다수의 설정 회로 중 상기 선택코드 전달버스로 전달된 선택코드에 의해 선택된 설정회로가 상기 설정 데이터 전달버스로 전달되는 설정 데이터를 입력받아 저장하는
    메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 클럭은
    상기 비휘발성 메모리부로부터 출력되는 상기 내부 설정 데이터에 동기된 클럭인
    메모리 장치.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 설정회로 각각은
    상기 선택코드 전달버스로 전달되는 선택코드를 디코딩해 활성화신호를 생성하는 선택코드 디코더부;
    상기 활성화신호의 활성화시에 상기 설정 데이터 전달버스로 전달되는 설정데이터를 저장하는 래치부; 및
    상기 래치부에 저장된 설정 데이터를 이용해 설정 동작을 수행하는 설정부를 포함하는
    메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 선택코드 전달버스와 상기 설정 데이터 전달버스 각각은
    다수의 라인을 포함하는
    메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 비휘발성 메모리부는
    이-퓨즈 어레이를 포함하는
    메모리 장치.
  7. 외부 입력신호를 디코딩해, 테스트 선택코드와 테스트 설정데이터를 생성하는 디코더;
    내부 설정 데이터를 저장하는 비휘발성 메모리부;
    클럭을 카운팅해 내부 선택코드를 생성하는 카운터;
    테스트모드 동작시에 상기 테스트 선택코드를 선택하고 부트업 동작시에 상기 내부 선택코드를 선택해, 선택된 선택 코드를 선택코드 전달버스로 전달하는 제1선택부;
    테스트모드 동작시에 상기 테스트 설정 데이터를 선택하고 부트업 동작시에 상기 비휘발성 메모리부로부터 출력되는 상기 내부 설정 데이터를 선택해, 선택된 설정 데이터를 설정 데이터 전달버스로 전달하는 제2선택부; 및
    다수의 설정회로를 포함하고,
    상기 다수의 설정 회로 중 상기 선택코드 전달버스로 전달된 선택코드에 의해 선택된 설정회로가 상기 설정 데이터 전달버스로 전달되는 설정 데이터를 입력받아 저장하는
    반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 클럭은
    상기 비휘발성 메모리부로부터 출력되는 상기 내부 설정 데이터에 동기된 클럭인
    반도체 장치.
KR1020120146258A 2012-08-28 2012-12-14 반도체 장치 및 메모리 장치 KR101943905B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/596,975 2012-08-28
US13/596,975 US8788893B2 (en) 2012-08-28 2012-08-28 Semiconductor device and memory device

Publications (2)

Publication Number Publication Date
KR20140029089A KR20140029089A (ko) 2014-03-10
KR101943905B1 true KR101943905B1 (ko) 2019-04-17

Family

ID=50189204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146258A KR101943905B1 (ko) 2012-08-28 2012-12-14 반도체 장치 및 메모리 장치

Country Status (2)

Country Link
US (1) US8788893B2 (ko)
KR (1) KR101943905B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824738B2 (en) 2016-03-11 2017-11-21 Toshiba Memory Corporation Semiconductor storage device
KR20190048033A (ko) 2017-10-30 2019-05-09 에스케이하이닉스 주식회사 반도체 장치의 테스트 모드 설정 회로 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6904751B2 (en) 2003-06-04 2005-06-14 Ford Global Technologies, Llc Engine control and catalyst monitoring with downstream exhaust gas sensors
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
KR20120004150A (ko) * 2010-07-06 2012-01-12 주식회사 하이닉스반도체 설정회로 및 이를 포함하는 반도체 메모리 장치
KR20120078998A (ko) * 2011-01-03 2012-07-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치

Also Published As

Publication number Publication date
KR20140029089A (ko) 2014-03-10
US20140068359A1 (en) 2014-03-06
US8788893B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
US9343176B2 (en) Low-pin-count non-volatile memory interface with soft programming capability
US8743644B2 (en) Semiconductor integrated circuit having array E-fuse and driving method thereof
US9235487B2 (en) Integrated circuit and memory device
KR20130135038A (ko) 반도체 장치 및 반도체 메모리 장치
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
KR100395770B1 (ko) 시스템의 부트-업 메모리로서 사용 가능한 불휘발성플래시 메모리 장치 및 그의 동작 방법
TWI496153B (zh) 半導體記憶裝置及其ｉｄ碼及上位位址寫入方法
US9471420B2 (en) Nonvolatile memory and semiconductor device including the same
KR20100082046A (ko) 비동기식 멀티비트 ｏｔｐ 메모리 셀, 비동기식 멀티비트 ｏｔｐ 메모리 장치, 비동기식 멀티비트 ｏｔｐ 메모리 장치의 프로그램 방법 및 독출 방법
KR101113790B1 (ko) 퓨즈 회로 및 이를 포함하는 메모리장치
KR101943905B1 (ko) 반도체 장치 및 메모리 장치
KR102079229B1 (ko) 반도체 장치 및 반도체 메모리 장치
US9431128B2 (en) Semiconductor device including fuse circuit
KR102011779B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102470840B1 (ko) 반도체장치 및 반도체시스템
KR20150072043A (ko) 반도체 장치
KR102513328B1 (ko) 반도체 장치, 반도체 시스템 및 그의 동작 방법
US10248427B2 (en) Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same
US9165674B1 (en) Semiconductor devices and semiconductor systems
KR101669121B1 (ko) 메모리장치
US9165620B2 (en) Memory system and operating method thereof
US20150221352A1 (en) Semiconductor devices including e-fuse arrays
JP2002343099A (ja) 半導体記憶装置
JP2004134085A (ja) システムと不揮発性メモリを有する装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant