KR102454589B1 - 반도체 모듈 및 그 제조 방법 - Google Patents

반도체 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR102454589B1
KR102454589B1 KR1020207017893A KR20207017893A KR102454589B1 KR 102454589 B1 KR102454589 B1 KR 102454589B1 KR 1020207017893 A KR1020207017893 A KR 1020207017893A KR 20207017893 A KR20207017893 A KR 20207017893A KR 102454589 B1 KR102454589 B1 KR 102454589B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
width
average roughness
sealing resin
range
Prior art date
Application number
KR1020207017893A
Other languages
English (en)
Other versions
KR20200090215A (ko
Inventor
유헤이 니시다
후미히코 모모세
다카시 이데노
유키히로 기타무라
Original Assignee
후지 덴키 가부시키가이샤
도와 메탈테크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤, 도와 메탈테크 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20200090215A publication Critical patent/KR20200090215A/ko
Application granted granted Critical
Publication of KR102454589B1 publication Critical patent/KR102454589B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/52—Pre-treatment of the joining surfaces, e.g. cleaning, machining
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another

Abstract

절연성 기판과 밀봉 수지의 접합성이 보다 향상된 반도체 모듈 및 그 제조 방법을 제공한다. 이 반도체 모듈(50)은, 절연성 기판(23)과, 이 절연성 기판 상에 형성된 회로 패턴(24)과, 이 회로 패턴 상에 접합된 반도체 소자(25, 26)와, 상기 절연성 기판, 상기 회로 패턴 및 상기 반도체 소자를 밀봉하는 밀봉 수지(28)를 구비하고 있다. 그리고, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면(23a)은, 상기 절연성 기판의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상인 것을 특징으로 한다.

Description

반도체 모듈 및 그 제조 방법
본 발명은, 절연성 기판 상에 회로 패턴을 통해 반도체 소자가 접합되고, 절연성 기판, 회로 패턴 및 반도체 소자가 밀봉 수지로 밀봉된 구조의 반도체 모듈 및 그 제조 방법에 관한 것이다.
예컨대 하기 특허문헌 1에 기재된 것과 같은, 전력 변환용의 스위칭 디바이스로서 이용되는 파워 반도체 모듈 등에서는, 절연성, 내열성, 내구성을 부여하기 위해서, 절연성 기판, 회로 패턴 및 반도체 소자가 밀봉 수지로 밀봉된 구조를 하고 있다.
그러나, 스위칭 디바이스로서 작동할 때에 발생하는 열에 의해 반복하여 고온에 노출됨으로써, 절연성 기판과 밀봉 수지의 접착면이 박리되고, 박리가 내부로 뻗어 들어감으로써 침수, 배선의 리프트오프 등의 문제점을 야기할 가능성이 있었다.
이에 대하여, 절연성 기판 표면을 조화(粗化)하여 앵커 효과를 높임으로써, 금속막이나 밀봉 수지의 접착성을 높이는 기술이 개시되어 있다.
예컨대 하기 특허문헌 2에는, 금속막과의 밀착력을 향상시키기 위해서, 이온빔 에칭 처리에 의해 결정 입자 표면에 미세 요철을 형성하는 세라믹 회로 기판의 제조 방법이 개시되어 있다.
또한, 하기 특허문헌 3에는, 앵커 효과를 향상시키기 위해서, 결정 입자 표면에 산성 에칭 처리에 의한 결정 입경보다 작은 지름의 복수의 돌기부를 형성한 세라믹스 부재가 개시되어 있다.
또한, 하기 특허문헌 4에는, 평균 결정 입경보다 큰 요철을 갖는 오목부·돌기를 복수 구비하고 있는 세라믹 기체에 의해 납땜재(brazing filler metal)의 앵커 효과를 높이는 것이 기재되어 있다.
더욱이, 하기 특허문헌 5에는, 질화알루미늄 기판의 표면에 지립을 댐으로써 표면 조화하여, 금속 회로박의 접합 강도를 향상시키는 것이 기재되어 있다.
더욱이, 하기 특허문헌 6에는, 회로 기판과, 회로 기판이 탑재된 히트 싱크와, 회로 기판과 전기적으로 접속된 리드와, 회로 기판 및 회로 기판과 리드와의 접속부를 피복하여, 리드의 일부 및 히트 싱크의 일부가 외부에 노출되도록 밀봉 수지를 배치하여 이루어지는 밀봉 수지부를 구비하는 전자 제어 장치로서, 회로 기판의 표면 및 히트 싱크의 표면의 적어도 한쪽의, 밀봉 수지부와 접하는 부위의 적어도 일부가 조화 처리되어 있는 것이 개시되어 있다.
특허문헌 1: 일본 특허공개 2013-258321호 공보 특허문헌 2: 일본 특허공개 평5-24959호 공보 특허문헌 3: 일본 특허공개 2002-241187호 공보 특허문헌 4: 일본 특허공개 2010-30280호 공보 특허문헌 5: 일본 특허공개 2013-27918호 공보 특허문헌 6: 일본 특허공개 2008-172172호 공보
그러나, 상기 특허문헌 1∼5에서는, 절연성 기판과 밀봉 수지의 밀착 강도를 개선하기 위한 절연성 기판의 표면 거칠기에 관해서는 검토되어 있지 않다. 또한, 상기 특허문헌 6에는 조화 처리의 조건에 관해서 상세하게 기재되어 있지 않다.
따라서, 상기 종래 기술에 개시된 기술에서는 절연성 기판과 밀봉 수지의 밀착성 개선 효과가 아직 충분하다고는 말할 수 없었다.
따라서, 본 발명의 목적은 절연성 기판과 밀봉 수지의 밀착성이 보다 향상된 반도체 모듈 및 그 제조 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위해서, 본 발명의 반도체 모듈은,
절연성 기판과,
이 절연성 기판 상에 형성된 회로 패턴과,
이 회로 패턴 상에 접합된 반도체 소자와,
상기 절연성 기판, 상기 회로 패턴 및 상기 반도체 소자를 밀봉하는 밀봉 수지를 구비한 반도체 모듈에 있어서,
상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 상기 절연성 기판의 단면에 있어서, 하기 방법에 의해서 측정하여 산출한, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상인 것을 특징으로 하는 반도체 모듈.
(평균 거칠기의 측정·산출 방법)
상기 절연성 기판의 단면을 주사 전자현미경으로 촬영하여 SEM 화상을 준비하고, 상기 SEM 화상을 2치화하여 표면 형상의 화상 데이터를 준비하고, 상기 화상 데이터를 화상 수치화 소프트웨어를 이용하여 2차원 좌표 데이터로 변환하고, 하기 수학식에 의해 평균 거칠기 Za를 계산하여 구한다.
Figure 112020063452398-pct00001
상기 수학식 중, Za는 평균 거칠기를 나타낸다. Zn은 각 n에 있어서의 상기 2차원 좌표 데이터와 평균치의 차를 나타낸다. N은 측정 폭을 측정 피치로 나눈 값이며, 폭 300 ㎛의 거칠기 계산 시에는 피치=0.5 ㎛, 즉 N=600, 폭 3 ㎛의 거칠기 계산 시에는 피치=0.005 ㎛, 즉 N=600으로 한다.
본 발명의 반도체 모듈에 있어서는, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분은, 상기 절연성 기판의 주연부를 포함하고 있는 것이 바람직하다.
또한, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 상기 절연성 기판의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 2 ㎛ 이하인 것이 바람직하다.
더욱이, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 상기 절연성 기판의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.7 ㎛ 이상인 것이 바람직하다.
게다가, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.1 ㎛ 이하인 것이 바람직하다.
한편, 본 발명의 반도체 모듈의 제조 방법은,
세라믹스제 절연성 기판의 표면 거칠기를 조정하는 표면 처리 공정과,
상기 절연성 기판을 가열 처리하여 상기 절연성 기판의 표면을 산화하는 산화 처리 공정과,
상기 절연성 기판의 표면에 납땜재를 도포하는 납땜재 도포 공정과,
상기 납땜재를 통해 금속박을 상기 절연성 기판 표면에 접합하는 금속박 접합 공정과,
상기 금속박과 전기 납땜재를 에칭하여 회로 패턴을 형성하는 회로 패턴 형성 공정과,
상기 회로 패턴 상에 반도체 소자를 접합하는 반도체 소자 실장 공정과,
상기 절연성 기판, 상기 회로 패턴 및 상기 반도체 소자를 밀봉 수지로 밀봉하는 밀봉 공정을 포함하는 반도체 모듈의 제조 방법으로서,
상기 표면 처리 공정은, 상기 절연성 기판의 표면을 웨트 블라스트 처리하여, 상기 절연성 기판의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이 되도록 조면화하는 공정을 포함하고,
상기 납땜재 도포 공정은, 상기 절연성 기판 표면의, 상기 금속박이 접합되는 면뿐만 아니라, 상기 금속박이 접합되지 않는 면이며 상기 밀봉 수지가 밀착하는 면에 대하여도 납땜재를 도포하는 공정을 포함하고,
상기 회로 패턴 형성 공정에 있어서, 상기 납땜재가 도포된 부분을 에칭함으로써, 상기 절연성 기판의 상기 밀봉 수지가 밀착하는 면이, 상기 절연성 기판의 단면에 있어서, 상술한 방법에 의해서 측정하여 산출한, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상인 표면 거칠기로 되는 것을 특징으로 한다.
본 발명의 반도체의 제조 방법에 있어서는, 상기 절연성 기판은 세라믹스제인 것이 바람직하고, 질화알루미늄을 포함하는 것이 보다 바람직하다.
또한, 본 발명의 절연 회로 기판은, 절연성 기판과,
이 절연성 기판 상에 형성된 회로 패턴을 갖는 절연 회로 기판에 있어서,
상기 절연성 기판의 상기 회로 패턴이 형성되어 있지 않은 부분의 표면은, 상기 절연성 기판의 단면에 있어서, 상술한 방법에 의해서 측정하여 산출한, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상인 것을 특징으로 한다.
본 발명의 반도체 모듈에 의하면, 절연성 기판과 밀봉 수지가 밀착된 부분에 있어서의 절연성 기판의 표면은, 절연성 기판의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상임으로써, 절연성 기판과 밀봉 수지의 밀착 강도가 향상되고, 고온 하에서도 높은 밀착 강도가 유지되어, 밀봉 수지의 박리가 억제되기 때문에, 반도체 모듈의 내구성을 향상시킬 수 있다.
본 발명의 반도체 모듈의 제조 방법에 의하면, 절연성 기판 표면에, 웨트 블라스트 처리에 의해서 비교적 거친 요철을 형성하고, 또한 금속박이 접합되지 않는 면이며 밀봉 수지가 직접 접착되는 면에 대하여도 납땜재를 도포하여 에칭함으로써, 비교적 거친 요철의 표면에 미소한 요철을 추가로 형성할 수 있어, 거친 요철 표면에 미소한 요철이 추가로 형성된 조면(粗面)에 의해서 밀봉 수지의 밀착 강도를 더욱 높여, 밀봉 수지의 박리를 억제할 수 있다.
본 발명의 절연 회로 기판에 의하면, 반도체 모듈의 절연 회로 기판으로서 이용하여, 밀봉 수지로 밀봉했을 때에, 절연성 기판과 밀봉 수지의 밀착 강도가 향상되고, 고온 하에서도 높은 밀착 강도가 유지되어, 밀봉 수지의 박리가 억제되기 때문에, 반도체 모듈의 내구성을 향상시킬 수 있다.
도 1은 본 발명의 실시형태에 따른 반도체 모듈의 단면도이다.
도 2는 본 발명의 다른 실시형태에 따른 반도체 모듈의 단면도이다.
도 3은 본 발명의 반도체 모듈의 절연성 기판 표면의 거칠기를 도시하는 모식도이다.
도 4는 평균 거칠기의 계산식이나 개념을 도시하는 설명도이다.
도 5는 절연성 기판과 밀봉 수지의 박리 강도의 측정 방법을 도시하는 설명도이다.
도 6은 절연성 기판과 밀봉 수지의 박리 강도의 측정 결과를 도시하는 도표이다.
도 7은 절연성 기판과 밀봉 수지의 박리 강도의 다른 측정 결과를 도시하는 도표이다.
이하, 도면을 참조하면서 본 발명의 반도체 모듈의 실시형태를 설명한다.
도 1에는 본 발명이 적용되는 반도체 모듈의 일 실시형태가 도시되어 있다. 이 반도체 모듈(50)은 파워 반도체 모듈이며, 절연성 기판(23)의 상면에 회로 패턴(24)이 형성되고, 절연성 기판(23)의 하면에 열전도가 좋은 금속판(22)이 접합되어 있다. 절연성 기판(23)과 회로 패턴(24)과 금속판(22)에 의해서 절연 회로 기판(21)이 구성되어 있다.
절연성 기판(23)으로서는, 예컨대 질화알루미늄, 알루미나, 질화규소 등을 주성분으로 하는 세라믹스 기판이 바람직하게 이용되지만, 알루미늄 등의 금속판 표면에 절연 수지층을 피복한 것 등을 이용할 수도 있다. 특히 바람직하게는 질화알루미늄 소결체를 포함하는 세라믹스 기판이다. 세라믹스 기판의 세라믹스의 평균 결정 입경은 0.5∼20 ㎛가 바람직하고, 2∼7 ㎛가 보다 바람직하다. 질화알루미늄 소결체는, 평균 입자경이 0.1∼15 ㎛인 질화알루미늄 원료 분말을 포함하는 성형체를 소성함으로써 얻을 수 있으며, 성형체는 필요에 따라서 소결 조제, 유기 바인더 등을 포함하여도 좋다.
회로 패턴(24)으로서는, 절연성 기판(23)에 납땜재를 통해 접합된 금속박을 에칭에 의해서 패턴화한 것이 바람직하게 채용된다. 금속박으로서는 특별히 한정되지 않지만, 예컨대 구리가 바람직하게 채용된다. 금속판(22)은, 열전도성이 좋은 것이라면 특별히 한정되지 않지만, 예컨대 구리, 알루미늄, 구리 합금, 알루미늄 합금 등의 금속판이 이용된다.
그리고, 회로 패턴(24) 상에는 땜납(29)을 통해 반도체 소자(25, 26)가 접합되어 있다. 또한, 회로 패턴(24) 상에는 땜납(29)을 통해 외부 단자(12)가 세워 설치되고, 반도체 소자(25, 26)와 외부 단자(12)는 회로 패턴(24)이나 본딩 와이어(27)에 의해서 접속되어 있다.
반도체 소자(25, 26)는 예컨대 IGBT(Insulated Gate Bipolar Transistor)나 파워 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이다. IGBT는 RB-IGBT(Reverse Blocking-IGBT)나 RC-IGBT(Reverse Conducting-IGBT)라도 좋다.
더욱이, 금속판(22)의 하면과 외부 단자(12)의 상측 부분을 남기고, 절연성 기판(23), 회로 패턴(24), 반도체 소자(25, 26), 외부 단자(12)의 하측 부분 및 금속판(22)의 측면이 밀봉 수지(28)에 의해서 밀봉되어 있다. 밀봉 수지(28)로서는 특별히 한정되지 않지만, 예컨대 에폭시 수지, 말레이미드 수지, 실리콘 수지, 액정 폴리머 등이 이용된다.
밀봉 수지(28)는, 절연성 기판(23), 회로 패턴(24), 반도체 소자(25, 26), 외부 단자(12)의 하측 부분 및 금속판(22)의 측면 각각에 밀착되어 있지만, 절연성 기판(23)은, 밀봉 수지(28)와 밀착(접착)한 면(이하 「밀봉 수지 밀착면」이라고 한다)(23a)을 갖고 있다. 밀봉 수지 밀착면(23a)은, 회로 패턴(24) 및 금속판(22)의 외주를 둘러싸도록 절연성 기판(23)의 주연부에 형성되어 있고, 이 실시형태에서는, 절연성 기판(23)의 상면 측의 주연부에 더하여, 절연성 기판(23)의 외주 측면이나 금속판(22)의 외주에 위치하는, 절연성 기판(23)의 하면 측의 주연부도, 밀봉 수지 밀착면(23a)으로 되어 있다.
도 2에는 본 발명이 적용되는 반도체 모듈의 다른 실시형태가 도시되어 있다. 이 반도체 모듈(50a)도 파워 반도체 모듈이며, 절연성 기판(23)의 상면에 회로 패턴(24)이 형성되고, 절연성 기판(23)의 하면에 열전도가 좋은 금속판(22)이 접합되어 있다. 절연성 기판(23)과 회로 패턴(24)과 금속판(22)에 의해서 절연 회로 기판(21)이 구성되어 있다.
단, 이 반도체 모듈(50a)에서는, 절연 회로 기판(21)을 둘러싸는 수지제의 프레임형 케이스(13)가 마련되어 있고, 절연 회로 기판(21)의 주연부가 접착제(14)를 통해 케이스(13)에 고착되어 있다. 케이스(13)에는, L자형으로 절곡된 외부 단자(12)의 하측 부분이, 케이스(13)를 관통하여 케이스(13) 내에 노출되도록 일체 성형되어, 인서트 케이스(11)를 구성하고 있다.
그리고, 회로 패턴(24) 상에는 땜납(29)을 통해 반도체 소자(25, 26)가 접합되어 있다. 반도체 소자(25, 26)와 외부 단자(12)는 회로 패턴(24)이나 본딩 와이어(27)에 의해서 접속되어 있다.
더욱이, 케이스(13)의 내부에는 밀봉 수지(28)가 충전되고, 절연성 기판(23), 회로 패턴(24), 반도체 소자(25, 26), 외부 단자(12)의 하측 부분이 밀봉 수지(28)에 의해서 밀봉되어 있다. 이 실시형태의 경우도, 절연성 기판(23)은 밀봉 수지(28)와 밀착(접착)한 밀봉 수지 밀착면(23a)을 갖고 있다. 밀봉 수지 밀착면(23a)은 절연성 기판(23)의 주연부에 형성되어 있다.
본 발명의 반도체 모듈의 특징은, 상기와 같은 반도체 모듈(50, 50a)에 있어서, 절연성 기판(23)의 밀봉 수지 밀착면(23a)에 있어서의 표면 거칠기를, 특정 표면 거칠기가 되도록 한 데에 있다.
즉, 본 발명의 반도체 모듈(50, 50a)은, 절연성 기판(23)의 밀봉 수지 밀착면(23a)의 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상인 것을 특징으로 하고 있다. 이하, 본 발명에서 채용한 상기 평균 거칠기의 측정, 산출 방법에 관해서 자세히 설명한다.
도 3은 밀봉 수지 밀착면(23a)에 있어서, 절연성 기판(23)의 단면에 있어서의 표면 형상을 도시한 것이다. 절연성 기판(23)의 단면으로부터의 표면 형상의 추출은, 기판의 표면에 직각인 단면을 주사 전자현미경으로 촬영하여 SEM 화상을 준비하고, SEM 화상을 2치화하여 표면 형상을 반영하는 화상 데이터를 준비하고, 화상 데이터를 2차원 좌표 데이터로 변환함으로써 행할 수 있다.
SEM 화상의 2치화는, 화상 처리 기능을 갖는 소프트웨어, 예컨대 「Microsoft PowerPoint」(상품명, 마이크로소프트사 제조)로 콘트라스트를 최대로 함으로써 작성할 수 있다. 여기서, 화상 처리 기능을 갖는 소프트웨어로서는 상기한 것 이외의 소프트웨어를 이용하여도 좋다.
도 3(A)는, 절연성 기판(23) 단면의 표면을 따라, 도면에서 화살표로 나타내는 폭이 300 ㎛가 되도록 뽑아낸 형상이며, 도 3(B)는, 그 일부를 도면에서 화살표로 나타내는 폭이 3 ㎛가 되도록 뽑아낸 형상이다. 여기서, 30은 결정립의 표면을 나타내고 있다.
도 3(A)(폭 300 ㎛)의 표면 형상은, 예컨대 1000배로 촬영한 SEM 화상을 이용하여 뽑아낼 수 있고, 도 3(B)(폭 3 ㎛)의 표면 형상은, 예컨대 결정립의 표면을 15000배의 배율로 촬영한 SEM 화상을 이용하여 뽑아낼 수 있다.
이렇게 해서 2치화한 표면 형상의 화상을, 화상 수치화 소프트웨어, 예컨대 「Graphcel」(상품명, 프리웨어)를 이용하여 수치화하고, 표 계산 소프트웨어, 예컨대 「Microsoft Excel」(상품명, 마이크로소프트사 제조)로 도 4에 도시한 하기수학식에 의해 평균 거칠기를 계산하여 구할 수 있다.
Figure 112020063452398-pct00002
상기 수학식 중, Za는 평균 거칠기를 나타낸다. Zn은 각 n에 있어서의 상기 2차원 좌표 데이터와 평균치의 차를 나타낸다. N은 측정 폭을 측정 피치로 나눈 값이며, 폭 300 ㎛의 거칠기 계산 시에는 피치=0.5 ㎛, 즉 N=600, 폭 3 ㎛의 거칠기 계산 시에는 피치=0.005 ㎛, 즉 N=600으로 한다.
또한, 평균 거칠기의 측정은, 단면으로부터의 표면 형상의 세 곳 이상에서 행하여, 그 평균치를 측정치로 했다.
그리고, 본 발명에서는, 예컨대 도 3(A)의 화살표로 나타내는 폭 300 ㎛를 기준 길이 L로 하여, 그 부분의 표면 형상으로부터, 도 4에 도시하는 식에 의해 평균 거칠기를 구한 값이 0.15 ㎛ 이상이 되게 한다. 또한, 도 3(B)의 화살표로 나타내는 폭 3 ㎛를 기준 길이 L로 하여, 그 부분의 표면 형상으로부터, 도 4에 도시하는 식에 의해 평균 거칠기를 구한 값이 0.02 ㎛ 이상이 되게 한다.
절연성 기판(23)의 밀봉 수지 접착면(23a)을 상기와 같은 표면 형상으로 함으로써, 절연성 기판(23)과 밀봉 수지(28)의 밀착 강도가 향상되고, 고온 하에서도 높은 밀착 강도가 유지되어, 밀봉 수지의 박리가 억제되기 때문에, 반도체 모듈의 내구성을 향상시킬 수 있다. 또한, 절연성 기판(23)의 밀봉 수지 접착면(23a)이 절연성 기판(23)의 주연에 회로 패턴(24)을 둘러싸도록 형성되어 있어, 그 부분에서의 박리가 억제됨으로써, 회로 패턴(24)이나 그것에 접합된 반도체 소자(25, 26)를 보다 강고하게 보호할 수 있어, 신뢰성을 높일 수 있다.
또한, 절연성 기판(23)의 밀봉 수지 접착면(23a)의 폭 300 ㎛의 범위에서 구한 평균 거칠기는, 절연성 기판(23)과 밀봉 수지(28)의 밀착 강도를 보다 높이기 위해서, 0.7 ㎛ 이상인 것이 바람직하고, 1.1 ㎛ 이상인 것이 더욱 바람직하다. 그러나, 회로 패턴(24) 등의 형성에 지장을 주지 않도록 상기 폭 300 ㎛의 범위에서 구한 평균 거칠기는 2 ㎛ 이하인 것이 바람직하다.
또한, 절연성 기판(23)의 밀봉 수지 접착면(23a)의 폭 3 ㎛의 범위에서 구한 평균 거칠기는, 절연성 기판(23)과 밀봉 수지(28)의 밀착 강도를 높임에 있어서, 0.1 ㎛ 이하인 것이 바람직하다.
이어서, 본 발명의 반도체 모듈의 제조 방법에 관해서 설명한다.
(표면 처리 공정)
본 발명의 반도체 모듈의 제조 방법에서는, 절연성 기판(23)으로서 세라믹스 기판을 이용한다. 특히 질화알루미늄 소결체를 포함하는 세라믹스 기판이 바람직하게 이용된다.
그리고, 절연성 기판(23)의 표면을 웨트 블라스트 처리하여, 절연성 기판(23)의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이 되도록 조면화한다.
웨트 블라스트 처리는, 세라믹스 기판보다 높은 경도를 갖는 지립을 사용하고, 이 지립을 포함하는 액체로서 압축 공기와 함께 세라믹스 기판에 분사함으로써 행할 수 있다. 이때, 지립의 입자 크기나 분사 압력을 조정함으로써, 폭 300 ㎛의 범위에서 구한 평균 거칠기의 값을 조정할 수 있다.
(산화 처리 공정)
이어서, 절연성 기판(23)을 가열 처리하여, 절연성 기판(23)의 표면을 산화 처리한다. 가열 처리는 예컨대 800∼1200℃, 바람직하게는 1000℃∼1100℃에서 2∼12시간 유지하여 행할 수 있다.
(납땜재 도포 공정)
이어서, 절연성 기판(23)의 표면에 납땜재를 도포한다. 납땜재로서는, 예컨대 Ag-Cu계 납땜재에 Ti, Zr, Hf, Nb 등에서 선택되는 적어도 1종의 활성 금속을 포함하는 활성 금속 납땜재를 사용하는 것이 바람직하다. 필요에 따라서 Sn, In 등을 포함하고 있어도 좋다. 상기 활성 금속 납땜재는 페이스트형의 납땜재를 바람직하게 이용할 수 있다. 납땜재는 예컨대 스크린 인쇄, 롤 코터 등에 의해서 도포할 수 있다.
종래, 납땜재는, 절연성 기판(23) 표면의, 회로 패턴(24)을 형성하기 위한 금속박을 접합하는 부분에만 도포되는 것이 통상적이다. 그러나, 본 발명에서는, 절연성 기판(23)의 밀봉 수지 접착면(23a)이 되는 부분의, 금속박이 접합되지 않는 부분에도 납땜재를 도포한다. 바람직하게는 절연성 기판(23)의 밀봉 수지 접착면(23a) 전면에 납땜재를 도포한다.
(금속박 접합 공정)
이어서, 절연성 기판(23) 표면의 납땜재를 도포한 부분의 소정 부위에, 회로 패턴(24)을 형성하기 위한 금속박을 설치하고, 그 상태에서 필요에 따라 압박하여, 가열 처리함으로써, 상기 납땜재를 용융시키고, 납땜재를 통해 금속박을 절연성 기판(23) 표면에 접합한다.
(회로 패턴 형성 공정)
이렇게 해서 금속박을 접합한 후, 포토 에칭 등의 주지된 방법으로 금속박 및 납땜재를 에칭하고 패터닝하여, 회로 패턴(24)을 형성한다.
이때, 절연성 기판(23) 표면에 고착된 납땜재를 에칭 제거하여 나타나는 절연성 기판(23)의 표면은, 상기 표면 처리 공정에서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이 되도록 조면화하여 형성된 비교적 큰 요철 표면에, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상이 되는 미세한 요철이 형성된 것으로 된다.
상기 미세한 요철은, 절연성 기판(23) 표면에 고착된 납땜재를 에칭 제거하여 형성되는 것이며, 절연성 기판(23)을 산화 처리한 만큼의 표면을 에칭하더라도 그와 같은 요철은 형성되지 않는다. 이 때문에, 본 발명에서는, 상기 납땜재 도포 공정에 있어서, 절연성 기판(23)의 밀봉 수지 접착면(23a)으로 되는 부분의, 금속박이 접합되지 않는 부분에도 납땜재를 도포하게 한 것이다.
(반도체 소자 실장 공정)
이렇게 해서 회로 패턴(24)을 형성한 후, 통상의 방법에 따라서, 반도체 소자(25, 26)나 외부 단자(12)를 땜납(29)을 통해 접합한다.
(밀봉 공정)
마지막으로, 절연성 기판(23), 회로 패턴(24), 반도체 소자(25, 26) 및 외부 단자(12)의 하측 부분 등을 밀봉 수지(28)로 밀봉함으로써 반도체 모듈(50, 50a)을 제조할 수 있다.
이렇게 해서 얻어지는 반도체 모듈(50, 50a)은, 절연성 기판(23)의 밀봉 수지 접착면(23a)에 있어서의 표면 형상이, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이 되는 비교적 거친 요철을 가짐과 더불어, 그 비교적 큰 요철 표면에, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상이 되는 미세한 요철이 형성되어 있기 때문에, 상술한 것과 같이, 절연성 기판(23)과 밀봉 수지(28)의 밀착 강도가 향상되고, 고온 하에서도 높은 밀착 강도가 유지되어, 밀봉 수지의 박리가 억제되므로, 반도체 모듈의 내구성을 향상시킬 수 있다.
실시예
절연성 기판으로서 질화알루미늄 소결체를 포함하는 세라믹스 기판을 이용하고, 밀봉 수지로서 에폭시 수지를 이용하고, 절연성 기판의 표면 거칠기를 바꿔, 절연성 기판과 밀봉 수지의 밀착 강도를 측정했다.
(수지 밀착 강도의 측정 방법)
도 5에 도시하는 것과 같이, 절연성 기판(23) 상에, 도시하지 않는 형을 겹치고, 형에 형성된 구멍에 수지를 주입하여, 170℃에서 60분간 가열 경화시킴으로써, 도 5에 도시하는 형상 및 크기(바닥면의 직경 3.57 mm, 상면의 직경 3 mm, 높이 4 mm의 원추대 형상)의 밀봉 수지(28)를, 절연성 기판(23)에 접합된 상태에서 성형했다.
이 샘플을 셰어 시험기(제품명 「DIGITAL FORCE GAUGE Model ZP-1000N」, 가부시키가이샤이마다 제조와, 제품명 「FORCE GAUGE STAND Model FGS-50D」, 신포고교가부시키가이샤 제조를 조합한 시험기)에 셋트하고, 성형된 밀봉 수지(28)에 대하여 플런저(40)를 꽉 대어, 셰어 속도 0.03 mm/sec로 압박하여 파단했을 때의 최대 하중(kgf)을 측정하고, 이 하중을 10 ㎟로 나눠 밀착 강도(MPa)를 구했다.
(시험예 1)
비교예 1
폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.10 ㎛, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.015 ㎛인 표면 거칠기를 갖는 질화알루미늄 소결체를 포함하는 세라믹스 기판(이하 「표준품」이라고 한다)의 표면에, 상술한 방법으로 밀봉 수지(28)의 성형체를 형성했다.
비교예 2
상기 표준품의 세라믹스 기판에 활성 금속 함유 페이스트 납땜재(금속분의 중량비로서 Ag:Cu:Ti=80:17:3)를 도포하고, 이 납땜재 상에 무산소 구리의 동박을 적층하고, 납땜재를 진공 중 850℃로 가열하여 용융, 응고시킴으로써, 납땜재를 통해 동박을 세라믹스 기판 표면에 고착시킨 후, 염화제2구리 에칭액에 의해 동박을 제거하고, 이어서 5%의 과산화수소와 3%의 암모니아수와 1.6 중량%의 EDTA를 포함하는 수용액에 20℃에서 15분간 침지하여 수세한 후, 2%의 DTPA·5Na와 5%의 과산화수소를 포함하는 수용액에 30℃에서 30분간 침지함으로써 납땜재를 제거했다. 이렇게 해서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.10 ㎛, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.025 ㎛인 표면 거칠기를 갖는 세라믹스 기판을 형성했다. 이 기판의 표면에 상술한 방법으로 밀봉 수지(28)의 성형체를 형성했다.
비교예 3
상기 표준품의 세라믹스 기판의 표면을 후지기코 제조의 웨트 블라스트로 알루미나 연마재 320번인 것을 0.2 MPa의 압력으로 처리하고, 이어서, 세라믹스 기판을 대기 중 1050℃에서 2시간 가열 처리하여 그 표면을 산화하여, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.33 ㎛, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.015 ㎛인 표면 거칠기를 갖는 세라믹스 기판을 형성했다. 이 기판의 표면에 상술한 방법으로 밀봉 수지(28)의 성형체를 형성했다.
실시예 1
상기 표준품의 세라믹스 기판의 표면을 비교예 3과 동일한 조건으로 웨트 블라스트와 산화 처리를 하여, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.33 ㎛, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.015 ㎛인 표면 거칠기를 갖는 세라믹스 기판을 형성했다. 이어서, 비교예 2와 동일한 조건으로 납땜재를 도포하고, 동박을 적층하고, 납땜재를 진공 중 850℃로 가열 용융, 응고시킴으로써, 납땜재를 통해 동박을 세라믹스 기판 표면에 고착시킨 후, 비교예 2와 같은 식으로 에칭액에 침지하여 동박, 납땜재 및 반응층을 제거했다. 이렇게 해서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.33 ㎛, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.025 ㎛인 표면 거칠기를 갖는 세라믹스 기판을 형성했다. 이 기판의 표면에 상술한 방법으로 밀봉 수지(28)의 성형체를 형성했다.
이렇게 해서 얻어진 비교예 1∼3, 실시예 1의 샘플에 관해서, 도 5에 도시한 방법에 의해 밀착 강도(MPa)를 측정했다. 여기서, 밀착 강도의 측정은 실온(R.T; 25℃) 하와 150℃의 고온 하에서 행했다. 그 결과를 도 6에 나타낸다.
도 6에 도시하는 것과 같이, 질화알루미늄 소결체를 포함하는 세라믹스 기판의 표준품을 그대로 이용한 비교예 1에서는 밀착 강도가 매우 낮았다.
또한, 비교예 2의 처리를 실시한 세라믹스 기판의 표면에 밀봉 수지(28)의 성형체를 형성한 비교예 2에서의 밀착 강도의 평가에서는, 실온 하, 고온 하 모두 밀착 강도가 배 가까이 향상되었지만, 아직 충분한 강도라고는 말할 수 없었다.
또한, 비교예 3의 처리를 실시한 세라믹스 기판의 표면에 밀봉 수지(28)의 성형체를 형성한 비교예 3에서의 밀착 강도의 평가에서는, 실온 하, 고온 하 모두 밀착 강도가 향상되었지만, 반도체 모듈의 내열, 내구성을 충분히 부여함에 있어서의 목표치가 되는 25 MPa에는 도달하지 못했다.
한편, 실시예 1의 처리를 실시한 세라믹스 기판의 표면에 밀봉 수지(28)의 성형체를 형성한 실시예 1에서의 밀착 강도의 평가에서는, 실온 하, 고온 하 모두 밀착 강도가 현저히 향상되어, 반도체 모듈의 내열, 내구성을 충분히 부여함에 있어서의 목표치가 되는 25 MPa를 넘을 수 있었다.
이와 같이, 웨트 블라스트 처리에 의해서 비교적 큰 요철을 형성한 후, 산화 처리하고, 또한, 에칭 처리에 의해서 비교적 미세한 요철을 형성하여, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상이 되도록 함으로써, 절연성 기판과 밀봉 수지의 밀착 강도를 비약적으로 높일 수 있다는 것을 알 수 있었다.
(시험예 2)
질화알루미늄 소결체를 포함하는 세라믹스 기판(표준품)을 이용하고, 웨트 브라스 처리의 조건(처리 시간)을 변화시킨 것 이외에는, 실시예 1과 같은 제조 방법에 의해, 폭 300 ㎛의 범위에서 구한 평균 거칠기를 바꾼 것을 작성했다. 여기서, 폭 3 ㎛의 범위에서 구한 평균 거칠기는, 일부를 제외하고 모두 0.02 ㎛ 이상이었다.
이렇게 해서 얻어진 각각의 세라믹스 기판의 표면에 밀봉 수지(28)의 성형체를 형성하여, 실온에 있어서 도 5에 도시한 방법으로 밀착 강도를 측정했다. 그 결과를 도 7에 도시한다. 도 7에서, 검은 동그라미는 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상인 것을 나타내고, 검은 삼각은 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 미만인 것을 나타내고 있다. 도 7의 종축이 폭 300 ㎛의 범위에서 구한 평균 거칠기의 값을 나타내고, 횡축이 밀착 강도(MPa)의 값을 나타내고 있다.
도 7에 도시하는 것과 같이, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 높아질수록 밀착 강도는 향상되는 경향이 있었다. 그러나, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 2 ㎛ 가까이 되면, 밀착 강도는 그 이상으로는 향상되지 않는 경향이 있었다.
따라서, 폭 300 ㎛의 범위에서 구한 평균 거칠기는 0.15∼2.0 ㎛가 바람직하고, 0.7∼2.0 ㎛가 보다 바람직하고, 1.1∼2.0 ㎛가 가장 바람직하다는 것을 알 수 있다.
11: 인서트 케이스, 12: 외부 단자, 13: 케이스 14: 접착제, 21: 절연 회로 기판, 22: 금속판, 23: 절연성 기판, 24: 회로 패턴, 25, 26: 반도체 소자, 27: 본딩 와이어, 28: 밀봉 수지, 29: 땜납, 30: 결정립의 표면, 50, 50a: 반도체 모듈

Claims (10)

  1. 절연성 기판과,
    상기 절연성 기판 상에 형성된 회로 패턴과,
    상기 회로 패턴 상에 접합된 반도체 소자와,
    상기 절연성 기판, 상기 회로 패턴 및 상기 반도체 소자를 밀봉하는 밀봉 수지
    를 구비한 반도체 모듈에 있어서,
    상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 상기 절연성 기판의 단면에 있어서, 하기 평균 거칠기의 측정·산출 방법에 의해서 측정하여 산출한, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상 2 ㎛ 이하이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상 0.1 ㎛ 이하이며, 상기 폭 3 ㎛의 범위는 상기 폭 300 ㎛의 범위로부터 뽑아낸 것이고,
    상기 평균 거칠기의 측정·산출 방법에서는,
    상기 절연성 기판의 단면을 주사 전자현미경으로 촬영하여 SEM 화상을 준비하고, 상기 SEM 화상을 2치화하여 표면 형상의 화상 데이터를 준비하고, 상기 화상 데이터를 화상 수치화 소프트웨어를 이용하여 2차원 좌표 데이터로 변환하고, 하기 수학식에 의해 평균 거칠기 Za를 계산하여 구하고,
    [수학식]
    Figure 112022056270604-pct00003

    상기 수학식 중, Za는 평균 거칠기를 나타내며, Zn은 각 n에 있어서의 상기 2차원 좌표 데이터와 평균치의 차를 나타내며, N은 측정 폭을 측정 피치로 나눈 값이며, 폭 300 ㎛의 거칠기 계산 시에는 피치=0.5 ㎛, 즉 N=600으로 하며, 폭 3 ㎛의 거칠기 계산 시에는 피치=0.005 ㎛, 즉 N=600으로 하는 것인 반도체 모듈.
  2. 제1항에 있어서, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분은 상기 절연성 기판의 주연부를 포함하는 것인 반도체 모듈.
  3. 제1항 또는 제2항에 있어서, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 상기 절연성 기판의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 2 ㎛ 이하인 것인 반도체 모듈.
  4. 제1항 또는 제2항에 있어서, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 상기 절연성 기판의 단면에 있어서, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.7 ㎛ 이상인 것인 반도체 모듈.
  5. 제1항 또는 제2항에 있어서, 상기 절연성 기판과 상기 밀봉 수지가 밀착된 부분에 있어서의 상기 절연성 기판의 표면은, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.1 ㎛ 이하인 것인 반도체 모듈.
  6. 세라믹스제 절연성 기판의 표면 거칠기를 조정하는 표면 처리 공정과,
    상기 절연성 기판을 가열 처리하여 상기 절연성 기판의 표면을 산화하는 산화 처리 공정과,
    상기 절연성 기판의 표면에 납땜재를 도포하는 납땜재 도포 공정과,
    상기 납땜재를 통해 금속박을 상기 절연성 기판의 표면에 접합하는 금속박 접합 공정과,
    상기 금속박과 상기 납땜재를 에칭하여 회로 패턴을 형성하는 회로 패턴 형성 공정과,
    상기 회로 패턴 상에 반도체 소자를 접합하는 반도체 소자 실장 공정과,
    상기 절연성 기판, 상기 회로 패턴 및 상기 반도체 소자를 밀봉 수지로 밀봉하는 밀봉 공정
    을 포함하는 반도체 모듈의 제조 방법으로서,
    상기 표면 처리 공정은, 상기 절연성 기판의 표면을 웨트 블라스트 처리하여 조면화하는 공정을 포함하고,
    상기 납땜재 도포 공정은, 상기 절연성 기판의 표면의, 상기 금속박이 접합되는 면뿐만 아니라, 상기 금속박이 접합되지 않는 면이면서 상기 밀봉 수지가 밀착하는 면에 대하여도 납땜재를 도포하는 공정을 포함하고,
    상기 회로 패턴 형성 공정에 있어서, 상기 납땜재가 도포된 부분을 에칭함으로써, 상기 절연성 기판의 상기 밀봉 수지가 밀착하는 면이, 상기 절연성 기판의 단면에 있어서, 하기 평균 거칠기의 측정·산출 방법에 의해서 측정하여 산출한, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상인 표면 거칠기로 하는 것을 특징으로 하며,
    상기 평균 거칠기의 측정·산출 방법에서는,
    상기 절연성 기판의 단면을 주사 전자현미경으로 촬영하여 SEM 화상을 준비하고, 상기 SEM 화상을 2치화하여 표면 형상의 화상 데이터를 준비하고, 상기 화상 데이터를 화상 수치화 소프트웨어를 이용하여 2차원 좌표 데이터로 변환하고, 하기 수학식에 의해 평균 거칠기 Za를 계산하여 구하고,
    [수학식]
    Figure 112020063452398-pct00004

    상기 수학식 중, Za는 평균 거칠기를 나타내며, Zn은 각 n에 있어서의 상기 2차원 좌표 데이터와 평균치의 차를 나타내며, N은 측정 폭을 측정 피치로 나눈 값이며, 폭 300 ㎛의 거칠기 계산 시에는 피치=0.5 ㎛, 즉 N=600으로 하며, 폭 3 ㎛의 거칠기 계산 시에는 피치=0.005 ㎛, 즉 N=600으로 하는 것인 반도체 모듈의 제조 방법.
  7. 제6항에 있어서, 상기 절연성 기판은 질화알루미늄으로 이루어진 것인 반도체 모듈의 제조 방법.
  8. 제1항 또는 제2항에 있어서, 상기 절연성 기판은 세라믹스제인 것인 반도체 모듈.
  9. 제8항에 있어서, 상기 절연성 기판은 질화알루미늄으로 이루어진 것인 반도체 모듈.
  10. 절연성 기판과,
    상기 절연성 기판 상에 형성된 회로 패턴
    을 갖는 절연 회로 기판에 있어서,
    상기 절연성 기판의, 상기 회로 패턴이 형성되어 있지 않은 부분의 표면은, 상기 절연성 기판의 단면에 있어서, 하기 평균 거칠기의 측정·산출 방법에 의해서 측정하여 산출한, 폭 300 ㎛의 범위에서 구한 평균 거칠기가 0.15 ㎛ 이상 2 ㎛ 이하이고, 폭 3 ㎛의 범위에서 구한 평균 거칠기가 0.02 ㎛ 이상 0.1 ㎛ 이하이며, 상기 폭 3 ㎛의 범위는 상기 폭 300 ㎛의 범위로부터 뽑아낸 것이고,
    상기 평균 거칠기의 측정·산출 방법에서는,
    상기 절연성 기판의 단면을 주사 전자현미경으로 촬영하여 SEM 화상을 준비하고, 상기 SEM 화상을 2치화하여 표면 형상의 화상 데이터를 준비하고, 상기 화상 데이터를 화상 수치화 소프트웨어를 이용하여 2차원 좌표 데이터로 변환하고, 하기 수학식에 의해 평균 거칠기 Za를 계산하여 구하고,
    [수학식]
    Figure 112022056270604-pct00005

    상기 수학식 중, Za는 평균 거칠기를 나타내며, Zn은 각 n에 있어서의 상기 2차원 좌표 데이터와 평균치의 차를 나타내며, N은 측정 폭을 측정 피치로 나눈 값이며, 폭 300 ㎛의 거칠기 계산 시에는 피치=0.5 ㎛, 즉 N=600으로 하며, 폭 3 ㎛의 거칠기 계산 시에는 피치=0.005 ㎛, 즉 N=600으로 하는 것인 절연 회로 기판.
KR1020207017893A 2018-02-19 2019-02-06 반도체 모듈 및 그 제조 방법 KR102454589B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018027138A JP7083256B2 (ja) 2018-02-19 2018-02-19 半導体モジュール及びその製造方法
JPJP-P-2018-027138 2018-02-19
PCT/JP2019/004302 WO2019159798A1 (ja) 2018-02-19 2019-02-06 半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
KR20200090215A KR20200090215A (ko) 2020-07-28
KR102454589B1 true KR102454589B1 (ko) 2022-10-13

Family

ID=67619347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017893A KR102454589B1 (ko) 2018-02-19 2019-02-06 반도체 모듈 및 그 제조 방법

Country Status (6)

Country Link
US (1) US11749581B2 (ko)
EP (1) EP3712933A4 (ko)
JP (1) JP7083256B2 (ko)
KR (1) KR102454589B1 (ko)
CN (1) CN111512434B (ko)
WO (1) WO2019159798A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200315023A1 (en) * 2019-03-25 2020-10-01 Intel Corporation Copper interface features for high speed interconnect applications
JP7198178B2 (ja) * 2019-08-16 2022-12-28 デンカ株式会社 セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール
JP2021158304A (ja) * 2020-03-30 2021-10-07 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2022163064A1 (ja) 2021-01-28 2022-08-04 日本碍子株式会社 分離膜複合体および分離膜複合体の製造方法
CN112979322B (zh) * 2021-02-20 2023-09-08 北京北方华创微电子装备有限公司 陶瓷件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005225745A (ja) * 2004-01-16 2005-08-25 Toshiba Ceramics Co Ltd 耐プラズマ部材及びその製造方法
JP2006145320A (ja) * 2004-11-18 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2008172172A (ja) * 2007-01-15 2008-07-24 Denso Corp 電子制御装置及びその製造方法
JP2011052240A (ja) * 2009-08-31 2011-03-17 Denso Corp 溶射絶縁膜が備えられる構造体の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176089B2 (ja) 1991-07-25 2001-06-11 松下電工株式会社 セラミック回路基板の製造方法
JP3350269B2 (ja) * 1995-02-09 2002-11-25 京セラ株式会社 半導体装置
JP3865588B2 (ja) 2001-02-09 2007-01-10 東芝セラミックス株式会社 表面に微細な突起を形成させたセラミックス部材、及びその製造方法
KR100712715B1 (ko) 2001-01-31 2007-05-04 도시바세라믹스가부시키가이샤 표면에 미세한 돌기를 형성시킨 세라믹스부재 및 그제조방법
TWI255001B (en) 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
KR100618630B1 (ko) * 2003-10-24 2006-09-13 도시바세라믹스가부시키가이샤 내플라즈마 부재 및 그 제조방법 및 열분사막 형성방법
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
EP1588803A1 (en) 2004-04-21 2005-10-26 JSR Corporation Chemical mechanical polishing pad, manufacturing process thereof and chemical mechanical polishing method
JP5181618B2 (ja) 2007-10-24 2013-04-10 宇部興産株式会社 金属箔積層ポリイミド樹脂基板
JPWO2009154295A1 (ja) * 2008-06-20 2011-12-01 日立金属株式会社 セラミックス集合基板とその製造方法及びセラミックス基板並びにセラミックス回路基板
JP5473407B2 (ja) 2008-06-27 2014-04-16 京セラ株式会社 セラミック基板、放熱基板および電子装置
WO2010013470A1 (ja) 2008-07-31 2010-02-04 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
JP5484705B2 (ja) 2008-09-30 2014-05-07 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2010087229A (ja) 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN102318452A (zh) 2009-02-12 2012-01-11 住友电木株式会社 布线板用树脂组合物，布线板用树脂片，复合体，复合体的制造方法及半导体装置
JP2012054368A (ja) 2010-08-31 2012-03-15 Fujifilm Corp 多層配線基板の製造方法
KR20120050755A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
JP5911231B2 (ja) 2011-07-29 2016-04-27 株式会社トクヤマ 窒化アルミニウム−金属接合基板の製造方法
JP5896214B2 (ja) 2012-01-23 2016-03-30 日亜化学工業株式会社 半導体装置の製造方法
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JP5799154B2 (ja) 2013-12-13 2015-10-21 Jx日鉱日石金属株式会社 スパッタリングターゲット及びその製造方法
JP2017011049A (ja) 2015-06-19 2017-01-12 株式会社日立製作所 絶縁回路基板及びそれを用いたパワー半導体装置
CN107563087B (zh) 2017-09-13 2020-12-15 绍兴文理学院 最优采样间距条件下的结构面粗糙度系数统计方法
US10510686B2 (en) * 2018-04-27 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005225745A (ja) * 2004-01-16 2005-08-25 Toshiba Ceramics Co Ltd 耐プラズマ部材及びその製造方法
JP2006145320A (ja) * 2004-11-18 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2008172172A (ja) * 2007-01-15 2008-07-24 Denso Corp 電子制御装置及びその製造方法
JP2011052240A (ja) * 2009-08-31 2011-03-17 Denso Corp 溶射絶縁膜が備えられる構造体の製造方法

Also Published As

Publication number Publication date
EP3712933A4 (en) 2020-12-30
EP3712933A1 (en) 2020-09-23
US11749581B2 (en) 2023-09-05
JP7083256B2 (ja) 2022-06-10
US20200388553A1 (en) 2020-12-10
WO2019159798A1 (ja) 2019-08-22
JP2019145612A (ja) 2019-08-29
CN111512434B (zh) 2023-08-08
CN111512434A (zh) 2020-08-07
KR20200090215A (ko) 2020-07-28

Similar Documents

Publication Publication Date Title
KR102454589B1 (ko) 반도체 모듈 및 그 제조 방법
CN107689357B (zh) 芯片附接方法和基于这种方法制造的半导体装置
US9233436B2 (en) Assembly and production of an assembly
US20100200982A1 (en) Semiconductor device and manufacturing method thereof
CN110731129B (zh) 陶瓷电路基板
CN101419949B (zh) 电路装置及其制造方法
JPH0846116A (ja) リードフレーム及びその製造方法
JP4220641B2 (ja) 樹脂モールド用回路基板と電子パッケージ
JP6412587B2 (ja) 多層配線基板
CN104282609B (zh) 用于装配电路载体的方法
TW201034540A (en) A printing circuit board and manufacturing method(s) for making the same of
JP4591362B2 (ja) 電子装置の製造方法
JP4422883B2 (ja) 半導体装置
EP3457434A1 (en) Semiconductor substrate for a power semiconductor module arrangement and method for producing the same
EP3889321B1 (en) Method for producing a semiconductor substrate arrangement
JP2005026636A (ja) 半導体装置及びその製造方法
JP3281778B2 (ja) 半導体装置
JP2011103337A (ja) 半導体装置及びその製造方法
JP2002335056A (ja) 金属ベース基板及びその製造方法
CN112151489A (zh) 引线框架、引线框架的形成方法及引线框架封装体
JPH10335769A (ja) 混成集積回路用基板
CN109994387A (zh) 用于安装半导体芯片的预模制衬底及其制造方法
EP2811512A1 (en) Circuit board, and electronic device using same
JPH04258142A (ja) 樹脂封止型半導体装置およびその製造法
JP2004127953A (ja) 配線基板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant