CN104282609B - 用于装配电路载体的方法 - Google Patents

用于装配电路载体的方法 Download PDF

Info

Publication number
CN104282609B
CN104282609B CN201410256875.8A CN201410256875A CN104282609B CN 104282609 B CN104282609 B CN 104282609B CN 201410256875 A CN201410256875 A CN 201410256875A CN 104282609 B CN104282609 B CN 104282609B
Authority
CN
China
Prior art keywords
circuit carrier
carrier
circuit
relative position
conductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410256875.8A
Other languages
English (en)
Other versions
CN104282609A (zh
Inventor
M.施密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104282609A publication Critical patent/CN104282609A/zh
Application granted granted Critical
Publication of CN104282609B publication Critical patent/CN104282609B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0413—Pick-and-place heads or apparatus, e.g. with jaws with orientation of the component while holding it; Drive mechanisms for gripping tools, e.g. lifting, lowering or turning of gripping tools
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0812—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines the monitoring devices being integrated in the mounting machine, e.g. for monitoring components, leads, component placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Operations Research (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Die Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一组电路载体（2）的装配，其中该组包括数目N≥1个电路载体（2），其中每一个电路载体均具有上侧、与上侧相反的下侧、显著结构（25）以及位于上侧处的导体结构（21）。对于电路载体（2）中的每一个执行以下步骤：求取在显著结构（25）与导体结构（21）之间的第一相对位置；借助于提升和定位单元（50）的捡拾器（5）捡拾电路载体（2）；求取在提升和定位单元（50）与由捡拾器（5）捡拾的电路载体（2）的显著结构（25）之间的第二相对位置；以及在考虑第一相对位置和第二相对位置的情况下给电路载体（2）装配一个或多个器件（1）。

Description

用于装配电路载体的方法
技术领域
本发明涉及用于装配电路载体的方法。
背景技术
在处理如例如在半导体模块中所采用的电路载体时，在不同处理步骤期间分别发生定位不准确性，所述定位不准确性在处理过程中累加。由此决定地，必须相应大规模地测量所需要的安全间隔，如例如为避免电压击穿需要所述安全间隔那样。结果，这导致由于这些定位不准确性而必须相应大面积地设计电路载体以便避免误定位、短路或电压击穿。此外，这些定位不准确性限制在电路载体上所构建的器件的可实现的集成密度。
发明内容
本发明的任务在于，提供用于以改善的定位精度制造半导体模块的方法。所述任务通过根据专利权利要求1和14所述的用于装配电路载体的方法来解决。本发明的扩展方案和改进方案是从属权利要求的主题。
本发明的一个方面涉及具有N≥1的一组电路载体的装配，其中每一个电路载体均具有上侧、与上侧相反的下侧、显著（markant）结构以及位于上侧处的导体结构。在此情况下，对于电路载体中的每一个求取在显著结构和导体结构之间的第一相对位置。此外，对于电路载体中的每一个在该电路载体通过提升和定位单元的捡拾器（Aufnehmer）捡拾之后在被捡拾的状态下求取在所涉及的电路载体的显著结构与提升和定位单元之间的第二相对位置。此后，在考虑第一相对位置和第二相对位置的情况下给电路载体中的每一个装配一个或多个器件。
可选地，电路载体中的每一个均可以在求取相应的第二相对位置之后和在装配该电路载体之前被固定在载体上。该载体例如可以被构造为粘附载体并且具有粘附表面，所涉及的电路载体被放置到所述粘附表面上，使得所述电路载体附着在该粘附表面处并且由此固定在载体上。只要该组包括至少两个电路载体，所述至少两个电路载体就能够共同地被固定在相同载体的粘附表面上。
该载体可选地可以是再次可使用的，使得可以通过所描述的方式采用相同载体用于装配两个或更多组电路载体。
为了可以无干扰地再次从粘附上侧取下一般非常薄的电路载体，粘附载体可以被调整为使得在粘附上侧与放置在该粘附载体上的电路载体的电路载体下侧之间在电路载体与粘附上侧相接触的部位（Stelle）处的附着强度小于或等于4.5 N/cm2。另一方面为了避免放置在粘附载体上的电路载体的滑动，可以如此调整粘附载体，使得在电路载体与粘附上侧相接触的部位处的所述附着强度大于0.13 N/cm2。
可替换地或附加地，在电路载体中的每一个情况下为了将该电路载体从粘附表面剥离所需要的剥离力可以大于该电路载体的重量的2倍和/或小于该电路载体的重量的70倍。
附图说明
下面根据实施例参照附图阐述本发明。在图中，相同的附图标记表示相同的元件。其中：
图1A示出通过两个所提供的电路载体的垂直断面。
图1B示出两个在图1A中所示的电路载体的俯视图。
图2示出在图1A和1B中所示的电路载体中的第一电路载体的导体结构与侧边缘之间的第一相对位置的求取。
图3示出在图1A和1B中所示的电路载体中的第一电路载体通过提升和定位单元的捡拾器的捡拾。
图4示出根据图3所捡拾的第一电路载体的侧边缘与捡拾器之间的第二相对位置的求取。
图5示出第一电路载体在载体上的放置和固定。
图6示出在图1A和1B中所示的电路载体中的第二电路载体的导体结构与侧边缘之间的第一相对位置的求取。
图7示出在图1A和1B中所示的电路载体中的第二电路载体通过捡拾器的捡拾。
图8示出根据图7所捡拾的第二电路载体的侧边缘与捡拾器之间的第二相对位置的求取。
图9示出第二电路载体在载体上的放置和固定。
图10A示出两个相对准有用件（Quasi-Nutzen）固定在载体上的电路载体。
图10B示出根据图10A的准有用件的俯视图。
图11A示出根据图10A和10B在将粘结剂施加到导体结构上之后的准有用件。
图11B 示出根据图11A的布置的俯视图。
图12示出具有在移除模板之后的所施加的粘结剂（Verbindungsmittel）4以及具有多个所提供的半导体芯片1的准有用件。
图13至15示出在给准有用件装配半导体芯片时的各种步骤。
图16A示出通过装配有半导体芯片的准有用件的垂直断面。
图16B示出根据图16A的布置的俯视图。
图17至18示出在将所装配的第一电路载体从载体上取下期间的两个步骤。
图19示出用于阐明所获得的定位精度的图形。
图20至21示出粘附载体的示例。
具体实施方式
图1A和1B以垂直断面或以俯视图示出具有示例性两个所提供的电路载体2的组，其中每一个电路载体均具有绝缘载体20、施加在绝缘载体20上的上导体层21以及可选的下导体层22。上导体层21是导体结构。该上导体层可选地可以被结构化成彼此无关的印制导线和/或导体面。同样可选地，上导体结构21和（只要存在）下导体层22可以通过绝缘载体20彼此电绝缘。
导体层21可以例如是金属化层，例如是铜层或铝层，或者是以厚层技术制造的、也即由具有金属片和粘合剂的混合物制造的导体层。与此无关地，绝缘载体20例如可以是介电陶瓷载体或者是其他介电载体。在介电陶瓷载体情况下，绝缘载体20例如可以例如由氧化铝（Al2O3）、氮化铝（AlN）或者氧化锆（ZrO2）构造为陶瓷薄板。电路载体2例如可以是DCB衬底（DCB=Direct Copper Bonding（直接铜键合））、DAB衬底（DAB=Direct AluminumBonding（直接铝键合））、AMB衬底（AMB=Active Metal Brazing（活性金属钎焊））或者IMS衬底（IMS=Insulated Metal Substrate（绝缘金属衬底））。
如利用所示示例阐明的，该组的所有电路载体2可以具有相同的导体结构21。在该意义上，当这些导体结构21是全等的时，两个电路载体2具有“相同的导体结构”。但是原则上本发明也可以被用于以下电路载体2组，在这些组中该组的两个、更多或全部电路载体2的导体结构21不同。
由于在制造电路载体2时的制造容差，一般导体结构21在绝缘载体20上的位置偏离理想位置。这例如意味着，导体结构21与电路载体2的侧边缘25在不同方向x和y上具有的间距dx1和dy1或者dx2和dy2不必要与对应的设定值一致。这种偏差例如可能通过以下方式引起，即两个或更多相同的或不同的导体结构21首先被制造在共同的大的绝缘衬底上并且配备有导体结构21的该大的绝缘载体然后被分离成电路载体2。
在具有相同导体结构21的所示示例中，这通过以下方式表现出来，即不同电路载体2的导体结构21相对于侧边缘25处于不同的相对位置。除此之外，不同电路载体2的绝缘载体20由于前面阐述的制造容差而可能具有不同的基面。
为了能够给导体结构21分别位置精确地装配一个或多个器件，这特别是取决于在装配时在所使用的装配设备中知道各个电路载体2的导体结构21的准确定位。
因为各个电路载体2的导体结构21的几何形状是已知的，所以与分析单元80（例如图像处理计算机）相连接的检测装置81可以求取相应电路载体2上的导体结构21相对于电路载体2的第一显著结构的定向。为此规定，对于电路载体2中的每一个求取在该电路载体2的第一显著结构与该电路载体2的导体结构21之间的第一相对位置。作为第一显著结构，例如可以使用电路载体2或电路载体2的侧边缘25，或者电路载体2的一个或多个突起部、凹处或通孔，或者所有类型的配线标记（Passermarken）（基准点）。只要第一显著结构是电路载体2或电路载体2的侧边缘25，则该第一显著结构如所示地可以通过所涉及的电路载体2或通过所涉及的电路载体2的绝缘载体20的侧边缘25来给定。
为了对于电路载体2中的每一个求取在该电路载体2的第一显著结构与该电路载体2的导体结构21之间的第一相对位置，如在图2中所阐明地，可以例如采用第一光学检测装置81，例如照相机。因为各个电路载体2的导体结构21的几何形状是已知的，所以与分析单元80（例如图像处理计算机）相连接的检测装置81可以求取相应电路载体2上的导体结构21相对于第一显著结构的定向。分析单元80在此例如可以在导体结构21的可以明确地被标识的部位处、例如在导体结构2的角和/或棱边处定向。可选地，在标识这些部位之后也可以确定与其位置有关的“虚拟”部位、诸如导体结构21的“中点”并且用于进一步计算。
只要导体结构具有至少两个部位，所述部位可以通过与分析单元80相连接的检测装置81一起明确地被标识，如果电路载体2是基本上平坦的平板，则至少可以以足够的精度确定导体结构21的定向，所述板相对于检测装置81的取向是已知的。因此例如被构造为照相机的检测装置81可以具有光轴，所述光轴垂直于平面或以与该平面成另一已知角度地取向，其中电路载体2在通过检测装置81对其进行测量期间被安置于所述平面上。
如果导体结构甚至具有三个或更多可以被明确地标识的部位，则即使电路载体2不是平坦的板和/或者即使电路载体2为了测量不被放置到平面上，也可以求取导体结构21的定向。为了标识电路载体2的第一显著结构或其定向，同样可以使用与分析单元80相连接的检测装置81。
在电路载体2如所阐述地借助于第一检测装置81被测量之后，所述电路载体2可以借助于提升和定位单元50的捡拾器5捡拾，如这例如在图3中所示的。在捡拾时，电路载体2可以被提高，这在图3中通过箭头阐明，和/或被带到任意其他位置。
捡拾器5例如可以是低压吸入设备或者是抓斗。电路载体5可以借助于提升和定位单元50被定位在第二检测装置82之上，如在图4中所示，并且借助于其被测量。第二检测装置82同样可以是光学检测装置、例如照相机。同样如利用第一检测装置81那样，也可以利用可选地又与已经提及的分析单元80相连接的第二检测装置82标识电路载体2的第二显著结构。在第二显著结构情况下例如也可以使用电路载体2或电路载体2的侧边缘25，或者电路载体2的一个或多个突起部、凹处或通孔，或者所有类型的配线标记（基准点）。
第二显著结构在此可以与已经借助于与分析单元80相连接的第一检测装置81求取的第一显著结构相同，但是也可以涉及其他显著结构，只要其相对于第一显著结构的位置是已知的，使得从第二显著结构的定向可以推断出第一显著结构的定向。通过这种方式可以为电路载体2中的每一个求取在提升和定位单元50与第一显著结构25之间的第二相对位置。
如从图2和4的比较中得知的，第一显著结构和第二显著结构可以是相同的结构，在所示的示例中是相应电路载体2的侧边缘25，而且甚至当第一检测装置81和第二检测装置82在相应的测量期间位于电路载体2的相反侧时也如此。即使显著结构是电路载体2的通孔，所述通孔不仅可以从电路载体2的上侧23而且可以从下侧24被识别，相应的也将会适用。
因为电路载体2具有>0的厚度，所以在通过第一检测装置81和/或通过第二检测装置82检测第一和/或第二显著结构的位置时可能发生测量不准确性：如果第一或第二显著结构例如是电路载体2的侧边缘25，则边缘25的所求取的位置一般轻微不同于其实际位置。但是如果电路载体2具有小的厚度并且如果第一检测装置81或第二检测装置82在相应的测量期间足够远地与电路载体2相间隔，因为测量于是准垂直（quasi-senkrecht）于电路载体2地进行，则该误差可以被保持得小。即使第一或第二显著结构是通过电路载体2的通孔，相应的也适用。
在电路载体2借助于第一检测装置81和第二检测装置82测量之后，该电路载体2如在图5中所示可以被固定在载体3的表面32上，使得其在载体3上的位置不改变。
通过相同方式现在另一电路载体2可以首先借助于第一检测装置81测量（图6），通过相同的或另外的捡拾器5捡拾（图 7）并且在被捡拾的状态下借助于第二检测装置82测量（图8）并且一起通过捡拾器5如此被固定在载体3的表面3上，使得其在载体3上的位置不改变，这因此在图9中示出和在移除捡拾器5之后在图10A中示出。图10B以俯视图示出根据图10A的布置。根据图10A和10B的布置构成准有用件，其中所有固定在载体3上的电路载体2可以以复合的方式被处理。
为了将电路载体2固定在载体3上，该载体3可以被构造为粘附载体，所述粘附载体具有粘附表面32。为了实现粘附表面32，粘附载体3可以具有粘附层31，所述粘附层可以由聚合物组成并且被施加在基础载体30上。在此，粘附层31可以整面地或以结构化的形状被施加到基础载体30上。聚合粘附层31不仅可以是含硅树脂的，而且可以是无硅树脂的。可选地，粘附载体3可以具有多个通孔35，其中每个通孔贯穿地在粘附表面32和下侧33之间延伸。
但是作为载体3不仅可以使用这种粘附载体、而且可以使用能够如所述地固定电路载体2的每种任意载体。例如为此也可以使用具有大量小孔的板，通过所述孔，电路载体利用低压被吸到所述板上并且从而被固定在所述板处。
作为用于进一步处理的示例，下面阐述给各个电路载体2装配半导体芯片1。但是原则上在保持准有用件的情况下可以执行任意其他可替换的或附加的处理步骤。
对此的前提仅仅是，不通过相应的处理条件危及准有用件的保持。这种处理条件例如可以在于，在电路载体2与粘附表面32之间的粘附性温度决定地被强烈减小为，使得电路载体2可能在粘附载体3上例如滑动或从该粘附载体3脱落。
为了能够将电路载体2在其处理之后无干扰地从粘附表面32取下，可以调整粘附层31为，使得在电路载体下侧25与粘附表面32之间在电路载体2与粘附表面32相接触的部位处的附着强度小于或等于4.5 N/cm2。另一方面为了避免放置在粘附载体上的电路载体的滑动，可以如此调整粘附载体，使得在电路载体2与粘附表面32相接触的部位处的所述附着强度大于0.13 N/cm2。
在调整附着强度时应该考虑，该附着强度不仅与粘附层31的特性有关，而且与电路载体2的下侧的特性有关。决定性的特性一方面在于所参与的材料、也即粘附层31的材料以及构成电路载体下侧的材料的组合，另一方面在于粘附表面32和电路载体下侧的表面几何形状。因此，附着强度例如可以通过对粘附层31结构化（例如结构化成多个彼此分开的片段或通过粘附层31中的凹陷）减小，使得不是整个电路载体下侧与粘附层31接触。例如，附着强度这里可以如在所有其他本发明扩展方案中那样被调整为使得为将电路载体2从粘附表面32剥离所需要的剥离力大于该电路载体2的重量的2倍和/或小于该电路载体2的70倍。
如此外在图11A中以垂直断面以及在图11A中以俯视图所示地，为了将半导体芯片加固到电路载体2上首先可以结构化地施加粘结剂4。粘结剂4的施加例如可以借助于模板进行，所述模板配备有孔，粘结剂4借助于刮板被引入到所述孔中。由此电路载体4在模板孔的区域中配备有由粘结剂组成的层。
粘结剂4例如可以是含金属的膏，例如焊膏或能烧结的膏。能烧结的膏例如可以包含由银粉或银片和溶剂组成的混合物。同样，粘结剂4可以是导电的或电绝缘的粘合剂。
图12示出具有在移除模板之后的所施加的粘结剂（Verbindungsmittel）4以及具有多个所提供的半导体芯片1的准有用件。如此外在图13至15中所示的，然后给电路载体2中的每一个装配一个或多个半导体芯片1，其方式是将半导体芯片1顺序地放置到事先所施加的粘结剂4上。但是对此替换地，也可能将两个、更多或所有半导体芯片1同时放置到电路载体2上。借助于常规贴装（pick-and-place）设备6来进行半导体芯片1的放置。贴装设备6在此可以是相同的或另外的提升和定位单元50的组成部分，如捡拾器5。
在任何情况下在考虑事先对于所述电路载体2所求取的第一和第二相对位置的情况下将半导体芯片1放置到相应的电路载体2上或放置到其配备有粘结剂4的导体结构21上。这意味着，通过确定电路载体2的第一显著结构的位置可以求取（在其形状方面已知的）导体结构21相对于第一显著结构的位置（第一相对位置）。通过确定由捡拾器5捡拾的电路载体2的第二显著结构相对于提升和定位单元50的位置于是得出第二相对位置。因为第二显著结构相对于第一显著结构的位置是已知的，所以可以从中推断出导体结构21相对于提升和定位单元50的实际位置。由此可以精确地求取导体结构21的要装配器件1的片段相对于提升和定位单元50的位置并且由此将器件1精确地放置到该片段上。
在通过所描述的方式将所有半导体芯片1放置到不同的电路载体2上之后，可以从载体3取下配备有半导体芯片1的电路载体2，这根据图17和18阐述。再次在使用捡拾器5的情况下进行取下。在此情况下可以涉及相同的或另外的捡拾器5，如前述参照图3至5和7至9所述的。
可选地，配备有粘结剂4和所述一个半导体芯片或所述多个半导体芯片1的电路载体2的取下可以借助于揭离工具7支持。揭离工具7具有一个或多个突出部71，所述突出部能够分别从载体3的下侧出发被引入到通孔35中并且在表面32的方向上被压向电路载体2，使得该电路载体2从表面32脱落并且能够借助于捡拾器5被捡拾。根据电路载体2的大小和其机械稳定性，在此突出部71和随之出现地通孔35的数目、大小和分布可以被适配为使得电路载体2的太不均匀的载荷被避免并且所述电路载体2可以无破坏地被揭离。
在将电路载体2从载体5取下之后，具有一个或多个电路载体2的另一组可以通过所述的方式被处理。在此情况下，相同的载体5可以重新被使用和在需要时事先被净化。
图19示出用于阐明在试验范围中所获得的定位精度的图形。各个点分别对于所装配的器件1而言表示在方向x和y上与额定值的以μm（微米）为单位的偏差。偏差的最大数值在标准偏差为16.97μm的情况下在x方向为45μm，在标准偏差为16.65μm的情况下在y方向上为52μm，这表示相对于传统装配方法的显著改善。
图20现在仍示出粘附载体3的示例，所述粘附载体3具有粘附表面32。这样的粘附载体3例如可以通过以下方式制造，即将双侧粘接薄膜100粘接到机械稳定的载体板301上。薄膜100具有载体层303，所述载体层在一侧配备有粘接层302，以及在相反侧上配备有后来的粘附层31。借助于粘接层302将薄膜100粘接到载体板301上。为了防止在粘接之前弄脏粘接层302，该粘接层302可以在其背离载体层303的侧上配备有第一保护薄膜101。相应地，在粘接层以后的粘附层31可以在将所述一个电路载体2或多个电路载体2放置到其背离载体层303的侧上之前配备有第二保护薄膜102，于是如此制造粘附载体3，使得首先将第一保护薄膜101从粘接层302剥离（步骤（a））并且然后将薄膜100粘接到载体板301上（步骤（b））。
在将薄膜100完全粘接到载体板301上之后，于是如在图21中所示地，将第二保护薄膜102从粘附层31剥离，使得该粘附层31露出并且提供粘附表面32（步骤（c）），如前面所阐述地，一个或多个电路载体2可以被放置到所述粘附表面32上。可以直接在放置所述一个或多个电路载体2之前才进行第二保护薄膜102的剥离，以便将弄脏粘附表面32的危险保持得尽可能小。
可选地，对于粘附层31可以选择无硅树脂的材料。由此可以避免在处理放置到粘附表面32上的电路载体2期间用可能从粘附层31溢出的硅树脂污染。硅树脂在电路载体或安装在电路载体2上的器件的表面上的沉淀将会降低材料决定的连接的质量，在所述表面处应该制造与另外的元件的材料决定的连接（例如通过焊接、烧结或粘接）。
例如（纯的或经阳性处理的（eloxiert））铝、玻璃填充的环氧化物或者镁合金适合作为用于载体板301的材料。但是原则上也可以使用任意其他材料和复合材料，只要这些其他材料和复合材料在处理电路载体2时经受住分别所需要的处理条件并且具有对于处理足够的机械稳定性，以及只要粘接层302可以与载体板301粘接。
例如玻璃环氧化物或聚酰亚胺、而还有任意的其他尤其是无硅树脂的材料适合作为用于载体层303的材料。
适当的薄膜100例如是具有Shin-Etsu Polymer Europe （信越聚合物欧洲）B.V.in 5928NS Venlo的名称“NS-250B”的无硅树脂的“协助带（assist tape）”。

Claims (15)

1.用于装配一组电路载体的方法，其中该组电路载体包括数目N≥1个电路载体，其中每一个电路载体均具有上侧、与上侧相反的下侧、以及位于上侧处的导体结构，所述方法包括：对于每一个电路载体，
-求取在电路载体的第一显著结构与导体结构之间的第一相对位置；
-借助于提升和定位单元的捡拾器捡拾电路载体；
-求取在提升和定位单元与由捡拾器捡拾的电路载体的第二显著结构之间的第二相对位置；
-将电路载体放置在支承载体上；
基于第一相对位置和第二相对位置确定导体结构的精确位置；和
基于所述精确位置将一个或多个器件粘接到导体结构上。
2.根据权利要求1所述的方法，其中在每个电路载体的情况下借助于第一光学检测装置求取第一相对位置。
3.根据权利要求2所述的方法，其中第一光学检测装置在每个电路载体情况下在求取第一相对位置期间位于电路载体的背离下侧的侧上。
4.根据权利要求1所述的方法，其中在每个电路载体情况下借助于第二光学检测装置求取第二相对位置。
5.根据权利要求4所述的方法，其中第二光学检测装置在每个电路载体情况下在求取第二相对位置期间位于电路载体的背离上侧的侧上。
6.根据权利要求1所述的方法，其中在电路载体中的每一个情况下所述第一显著结构与所述第二显著结构相同。
7.根据权利要求6所述的方法，其中在电路载体中的每一个情况下，所述第一显著结构和所述第二显著结构通过所述电路载体的侧边缘构成。
8.根据权利要求1所述的方法，其中对于每个电路载体，在将电路载体固定在支承载体上之后才粘接一个或多个器件。
9.根据权利要求1所述的方法，其中在将所有电路载体固定在支承载体上之后才附接一个或多个器件。
10.根据权利要求1所述的方法，其中所述支承载体被构造为粘附载体，所述粘附载体具有粘附表面并且其中在每个电路载体情况下通过将电路载体放置到所述粘附表面上来将电路载体固定在支承载体上，使得所述电路载体附着在该粘附表面处。
11.根据权利要求10所述的方法，其中在电路载体中的每一个情况下，在粘附表面与所放置的电路载体之间在电路载体与粘附上侧相接触的部位处的附着强度小于或等于4.5N/cm2并且大于0.13 N/cm2。
12.根据权利要求10所述的方法，其中在电路载体中的每一个情况下为了将该电路载体从粘附表面剥离所需要的剥离力大于该电路载体的重量的2倍和/或小于该电路载体的重量的70倍。
13.根据权利要求1所述的方法，其中N≥2。
14.用于装配第一组电路载体和第二组电路载体的方法，其中所述第一组电路载体包括数目N≥1个第一电路载体，其中每一个第一电路载体均具有上侧、与上侧相反的下侧、以及位于上侧处的第一导体结构，所述第二组电路载体包括数目M≥1个第二电路载体，其中每一个第二电路载体均具有上侧、与上侧相反的下侧、以及位于上侧处的第二导体结构，所述方法包括：
对于每个第一电路载体，
-求取在第一电路载体的第一显著结构与第一导体结构之间的第一相对位置；
-借助于提升和定位单元的捡拾器捡拾第一电路载体；
-求取在提升和定位单元与由捡拾器捡拾的第一电路载体的第二显著结构之间的第二相对位置；
-将第一电路载体放置在支承载体上；
基于第一电路载体的第一相对位置和第二相对位置确定第一导体结构的第一精确位置；和
基于所述第一精确位置将一个或多个器件粘接到第一导体结构；并且
在求取第二相对位置之后和在将一个或多个器件粘接到第一导体结构之前将第一电路载体固定在支承载体上；
然后对于每个第二电路载体，
-求取在第二电路载体的第一显著结构与第二导体结构之间的第一相对位置；
-借助于提升和定位单元的捡拾器捡拾第二电路载体；
-求取在提升和定位单元与由捡拾器捡拾的第二电路载体的第二显著结构之间的第二相对位置；
-将第二电路载体放置在支承载体上；
基于第二电路载体的第一相对位置和第二相对位置确定第二导体结构的第二精确位置；和
基于所述第二精确位置将一个或多个器件粘接到第二电路结构上；并且
在求取第二相对位置之后和在将一个或多个器件粘接到第二导体结构之后，将第二电路载体固定在支承载体上。
15.根据权利要求14所述的方法，其中N≥2以及M≥2。
CN201410256875.8A 2013-06-11 2014-06-11 用于装配电路载体的方法 Expired - Fee Related CN104282609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013210847.8 2013-06-11
DE201310210847 DE102013210847B4 (de) 2013-06-11 2013-06-11 Verfahren zum bestücken von schaltungsträgern

Publications (2)

Publication Number Publication Date
CN104282609A CN104282609A (zh) 2015-01-14
CN104282609B true CN104282609B (zh) 2017-06-20

Family

ID=52006108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410256875.8A Expired - Fee Related CN104282609B (zh) 2013-06-11 2014-06-11 用于装配电路载体的方法

Country Status (3)

Country Link
US (1) US9549494B2 (zh)
CN (1) CN104282609B (zh)
DE (1) DE102013210847B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741414B2 (ja) * 2015-11-27 2020-08-19 川崎重工業株式会社 部品実装ロボットシステム
EP3723459A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with high passive intermodulation (pim) performance
DE102019128667B3 (de) * 2019-10-23 2020-09-10 Semikron Elektronik Gmbh & Co. Kg Sinterpresse und Drucksinterverfahren zur Herstellung einer Sinterverbindung mittels der Sinterpresse

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19839999C1 (de) * 1998-09-02 2000-05-04 Siemens Ag Verfahren und Vorrichtung zum Kalibrieren eines Verfahrwegs und/oder einer Winkellage einer Haltevorrichtung in einer Einrichtung zur Herstellung von elektrischen Baugruppen sowie Kalibriersubstrat
DE10121578C2 (de) * 2001-05-03 2003-04-10 Infineon Technologies Ag Verfahren und Bestückungssystem zum Bestücken eines Substrats mit elektronischen Bauteilen
US6954272B2 (en) * 2002-01-16 2005-10-11 Intel Corporation Apparatus and method for die placement using transparent plate with fiducials
DE10217792A1 (de) * 2002-04-20 2003-11-13 Infineon Technologies Ag Verpackungsanlage mit einem Werkzeug zum Einschließen elektronischer Bauteile und Verfahren zum Bestücken eines Traggurtes
JP4046030B2 (ja) * 2002-08-30 2008-02-13 株式会社村田製作所 部品装着方法および部品装着装置
JP2011018804A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP2011210799A (ja) 2010-03-29 2011-10-20 Nec Corp 可撓性部材の位置決め装置及び方法

Also Published As

Publication number Publication date
US20140364996A1 (en) 2014-12-11
US9549494B2 (en) 2017-01-17
DE102013210847A1 (de) 2014-12-11
CN104282609A (zh) 2015-01-14
DE102013210847B4 (de) 2015-04-02

Similar Documents

Publication Publication Date Title
JP6418605B2 (ja) 半導体装置および半導体装置の製造方法
JP5676826B2 (ja) 磁気センサの製造方法
US4617729A (en) Process for manufacturing miniaturized electronic power circuits
US9812385B2 (en) Electronic component package including electronic component, metal member, and sealing resin
KR102454589B1 (ko) 반도체 모듈 및 그 제조 방법
KR102060951B1 (ko) 전자 부품 검사용의 다층 배선 기판
CN104282609B (zh) 用于装配电路载体的方法
US10455703B2 (en) Method for producing a printed circuit board with an embedded sensor chip, and printed circuit board
CN108352330B (zh) 用于减轻集成电路分层的印刷粘附沉积
CN104241145B (zh) 用于在使用附着载体的情况下制造半导体模块的方法
JP4741624B2 (ja) 配線基板
JP3508649B2 (ja) 電子部品の保持治具、保持方法および電子部品の製造方法
JP2849607B2 (ja) メタライズ金属層を有するセラミック基板の製造方法
JP4570190B2 (ja) 配線基板
JP3940589B2 (ja) セラミック配線基板の製造方法
JP2013165157A (ja) 半導体装置の製造方法
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2751911B2 (ja) 混成集積回路のワイヤボンディング用パッド及び該パッドの形成方法
TW201003858A (en) Single chip semiconductor coating structure and its precesses
JP4395227B2 (ja) 配線基板
JP2005191103A (ja) 配線基板
JP3281778B2 (ja) 半導体装置
JP2000216301A (ja) 半導体装置
TWI337513B (en) Holding device and affixing method for printed circuit board
KR20100109651A (ko) 회로 기판 모듈 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170620

CF01 Termination of patent right due to non-payment of annual fee