KR102427555B1 - 규소 탄화물 상에 절연 층을 제조하는 방법 - Google Patents

규소 탄화물 상에 절연 층을 제조하는 방법 Download PDF

Info

Publication number
KR102427555B1
KR102427555B1 KR1020197023718A KR20197023718A KR102427555B1 KR 102427555 B1 KR102427555 B1 KR 102427555B1 KR 1020197023718 A KR1020197023718 A KR 1020197023718A KR 20197023718 A KR20197023718 A KR 20197023718A KR 102427555 B1 KR102427555 B1 KR 102427555B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
insulating layer
light
oxide
hydrogen
Prior art date
Application number
KR1020197023718A
Other languages
English (en)
Other versions
KR20190103375A (ko
Inventor
유지 코마츠
Original Assignee
젯트에프 프리드리히스하펜 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 젯트에프 프리드리히스하펜 아게 filed Critical 젯트에프 프리드리히스하펜 아게
Publication of KR20190103375A publication Critical patent/KR20190103375A/ko
Application granted granted Critical
Publication of KR102427555B1 publication Critical patent/KR102427555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

규소 탄화물 상에 절연 층을 제조하는 방법이 제안된다. 그러한 방법에 따라, 먼저 규소 탄화물의 표면이 준비되고, 이어서 400 ℃ 미만의 온도에서 그러한 표면 상의 절연 층의 제1 부분이 형성된다. 마지막으로, 유전체 필름을 제1 부분 상에 피착함으로써 절연 층의 제2 부분을 형성한다. 규소 탄화물의 표면은, 절연 층의 제1 부분의 형성 중에 및/또는 그 이후에, 450 nm 및/또는 그 미만의 파장의 광에 의해서 조명된다.

Description

규소 탄화물 상에 절연 층을 제조하는 방법
본 발명은 독립 청구항에 따른 규소 탄화물 상에 절연 층을 제조하는 방법에 관한 것이다.
US 7,880,173 B2는 반도체 소자 및 반도체 소자의 제조 방법을 개시한다. 이는, 규소 탄화물 기재 상에 게이트 절연 층이 형성되는 것을 개시한다. 이는, 약 50 나노미터의 두께를 갖는 게이트 절연 층이, 800 ℃ 내지 1200 ℃의 범위 내의 온도에서 O2 또는 H2O를 포함하는 분위기 내의 규소 탄화물의 표면 산화에 의해서 형성된다는 것을 설명한다. 대안적으로, 이는, 규소 탄화물 기재 상에 규소 산화물을 피착시키기 위해서 400 내지 800 ℃에서 실란과 산소를 반응시키는 것에 의해서 형성되는 저온 산화물을 이용하는 것을 교시한다.
US 2011/0169015 A1은 또한 반도체 소자 및 그러한 소자의 제조 방법을 개시한다. 이는, 규소 탄화물 기재 상에 표면 보호 필름이 형성되는 것을 개시한다. 이는, 약 10 나노미터의 두께를 가지는 표면 보호 필름의 표면 비활성화 층이 1 내지 4 시간 동안 1000 ℃의 온도에서 O2 및 H2O를 포함하는 분위기에서의 규소 탄화물의 표면의 산화에 의해서 형성된다는 것을 설명한다. 표면 비활성화 층의 형성에 후속하여, 인을 포함하는 규소 산화물이 피착되고 추가적으로 규소 질화물이 피착되어 표면 보호 필름을 형성한다. 이러한 표면 보호 필름은 또한 규소 탄화물 상의 절연 층이다.
US 5,698,472는, 산화가 900 ℃ 초과의 온도에서 발생되는 동안, SiC 표면의 산화 동안 자외선 광을 이용하는 것을 개시한다. 자외선 광의 파장은 115 내지 180 nm이다.
독립 청구항에 따른 규소 탄화물 상에 절연 층을 제조하는 방법이 전술한 종래 기술보다 뛰어난 이하의 장점을 나타낸다.
탄소를 산화하기 위한 충분한 에너지가 없이 규소 탄화물의 표면이 산화될 때, 잔류 탄소 원자는 형성된 규소 산화물 필름 내에서 유지된다. 이러한 탄소 원자는 약 2.7 내지 5 eV의 결합 에너지로 규소 산화물의 매트릭스에 구속된다. 규소 산화물이 형성될 때 450 nm보다 짧은 파장의 광으로 규소 탄화물의 표면이 조명되는 경우에, 그러한 광의 광자는 2.75 eV 초과의 에너지를 가지며, 각각의 광자는, 결합 에너지가 광자의 에너지 보다 작은 탄소 원자를 분리할 수 있다. 피크가 450 nm보다 짧은 파장의 발광 분포(luminescence distribution)를 광이 가질 때, 규소 산화물의 형성 중에 잔류 탄소가 방지될 수 있다. 분리된 탄소 원자가 또한 산화되고 기체 일산화탄소 또는 이산화탄소로서 제거된다.
본 발명에 따라, 절연 층이 400 ℃ 미만의 온도에서 형성되기 때문에, 미산화 탄소 원자는 SiC 및 절연 층의 계면에서 그 수가 더 많고, 그에 따라 조명 없이 산화가 발생될 때 계면 결함을 유발한다. 이러한 계면 결함은 표면에 평행하게 이동되는 전자의 감속을 유발한다. 또한, 절연 층의 유전적 특성 및 안정성은 미산화 탄소 원자에 의해서 부정적으로 영향을 받는다. 본 발명에 따른 조명이 그러한 부정적인 영향을 감소시키거나 심지어 제거하는데, 이는 탄소 원자가 전술한 방식으로 산화되기 때문이다. 최종적으로, 그렇게 제조된 SiC로 만들어진 트랜지스터와 같은 소자는 전기적 및/또는 광학적 특성이 개선된 보다 양호한 품질을 갖는다.
본 발명에 따라 400 ℃ 미만에서 절연 층을 형성하는 것으로 인해서, 열 응력은 상온으로 냉각된 후에 종래 기술 보다 상당히 작다. 이는 예를 들어, 규소 탄화물로 제조되는 MOSFET(금속-산화물-반도체 전계 효과 트랜지스터)과 같은 트랜지스터 소자 또는 BJT(양극성 접합 트랜지스터)의 전기적 성능을 개선한다. 본 발명에 따른 유전체 필름은, 예를 들어 MOSFET의 성능에 잠재적으로 유리할 수 있는 큰 유전 상수를 나타낼 수 있다. 규소 탄화물의 기재와 유전체 필름 사이의 절연 층의 제1 부분으로 인해서, 유전체 필름이 규소 탄화물 상에 직접적으로 피착되는 경우에 양호하지 않을 수 있는, 계면 품질의 개선이 실현된다.
유전체 필름은 알루미늄 산화물, 알루미늄 산화물 질화물, 하프늄 산화물, 하프늄 실리사이드, 하프늄 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리사이드, 티타늄 산화물, 란타늄 산화물, 규소 질화물, 규소 산화물 질화물 또는 피착된 규소 산화물로 이루어질 수 있다. 절연 층은 2개의 층, 즉 규소 탄화물 표면의 산화에 의해서 형성된 얇은 규소 산화물 층 및 얇은 규소 산화물 층 상에 피착된 다른 유전체 필름으로 이루어진다.
또한, 규소 탄화물 표면 상의 절연 층의 제1 부분이, 너무 많은 부가적인 비용 없이, 이용 가능한 기술로 실현될 수 있다.
표면을 조명하는 것은, 규소 탄화물의 표면이 해당 광에 노출되도록, 450 nm 이하의 파장을 갖는 광이 표면으로 전달되는 것을 의미한다. 그러한 광은 단색일 수 있으나, 반드시 단색일 필요는 없고, 그에 따라 광은 넓은 범위의 파장에 걸쳐 분포될 수 있다. 광원으로부터 방출된 광의 상당 부분이 450 nm 초과의 파장일 수 있고, 탄소 원자의 산화를 가능하게 하기 위해서 450 nm의 및/또는 그 미만의 광 만이 또한 필요할 수 있다. 그러한 조명은 절연 층의 제1 부분의 형성 중에 및/또는 그 후에 연속적이거나 펄스화될 수 있다.
광원은 필요한 광을 방출하는 임의의 디바이스일 수 있다.
또한, 본 발명에 따른 방법은 언급된 종래 기술보다 상당한 장점을 나타내고, 예를 들어 규소 탄화물로 제조된 상당히 개선된 트랜지스터 소자를 초래할 수 있다.
본 발명의 특징은, 광이 바람직하게 380nm 및/또는 그 미만이라는 것인데, 이는 이러한 광이 에너지를 더 많이 가지고 있고 그에 따라 산화를 가능하게 하는데 있어서 더 도움이 되기 때문이다.
본 발명의 다른 특징은, 광원이 적어도 램프 또는 레이저 또는 발광 다이오드를 포함한다는 것이다. 그러한 광을 방출하는 램프에 대한 예로서, Hg 분위기에서의 저온 방전을 이용하는 자외선 램프가 있다. 그러한 램프는 연속 모드로 유지될 때 최적으로 이용된다. 하나 초과의 램프를 이용할 수 있다. 그러한 램프의 다른 예로서, 아르곤 및 듀테륨 아크 램프와 같은 가스-방전 램프가 있다. 그러한 램프의 다른 예로서, 엑시머 분자의 자발적 방출에 의해서 자외선 광을 생성하는 엑시머 램프가 있다. 레이저는 가스 레이저, 레이저 다이오드 또는 솔리드-스테이트 레이저일 수 있다. 예로서, 질소 가스 레이저, 엑시머 레이저가 있다. 자외선 LED도 이용될 수 있다. 자외선 광은 혼합과 같은 비선형적인 효과를 이용하여 생성될 수 있다. 필요한 경우에, 광을 표면에 지향시키기 위해서 광학기기가 부가될 수 있다. 규소 탄화물의 전체 표면을 덮도록, 레이저 스캐닝이 실시될 수 있다. 대안적으로, 레이저 및 램프 및 다이오드 또는 그 임의의 조합을 하나의 광원 내에 조합할 수 있다.
본 발명의 다른 특징은, 광원이, 표면 상의 탄소 원자의 밀도보다 높은 표면 상의 광자 밀도로 광을 방출한다는 것이다. 그렇지 않으면, 모든 탄소 원자가 산화될 수 없다.
본 발명의 다른 특징은, 절연 층의 제1 부분으로서의 규소 산화물이 표면에 대한 오존의 노출에 의해서 형성된다는 것이다. 이러한 오존은, 규소 탄화물의 표면을 또한 조명하는 동일 광으로 산소를 조명하는 것에 의해서 부분적으로 생성된다. 다른 장점은 그러한 방법이 규소 산화물 필름을 생성하기 위해서 표면과 접촉되는 오존 또는 O2 플라즈마를 이용하는 것으로 이루어질 수 있다는 것이다. 오존(O3) 및 O2 플라즈마 모두가 강력한 산화제이다.
본 발명의 특징은, 산소와 별개로 기체 질소 산화물이 제공된다는 것이다. 질소 산화물은 규소 탄화물과 규소 산화물 사이의 계면 품질을 개선하고, 이는 실험적으로 확인되었다.
본 발명의 다른 특징은, 적어도 수소를 포함하는 분위기를 이용하는 절연 층의 제1 부분의 형성과 제2 부분의 형성 사이에서 조명이 발생된다는 것이다. 형성된 규소 산화물 필름 내에 잔류 탄소 원자가 머무를 때, 탄소 원자를 규소 산화물의 매트릭스에 결합시키는 원자 결합이, 450 nm보다 짧은 광으로 절연 층의 제1 부분의 표면을 조명하는 것에 의해서 분리될 수 있다. 수소 종(hydrogen species)이 분위기로부터 동시에 제공되는 경우에, 분리된 탄소 원자가 수소 종과 반응하고, 기체 메탄(CH4) 분자가 생성된다. 수소 종이 일반적으로 매트릭스 내로 통과할 수 있을 정도로 충분히 작기 때문에, 수소 종을 포함하는 분위기 내에서 절연 층의 제1 부분으로서 규소 산화물을 규소 탄화물의 표면 상에 위치시키는 것 만으로, 분리된 탄소 원자와 반응하기 위한 충분한 밀도로 수소 종이 매트릭스 내에 분산될 수 있다. 생성된 메탄 분자의 크기 또한, 수소 종의 크기보다는 크지만, 매트릭스로부터 방출될 수 있을 정도로 충분히 작다.
본 발명의 특징은, 수소가 적어도 분자 및/또는 이온 및/또는 라디칼로 제공된다는 것이다. 수소 종이 단순히 수소 분자(H2)일 수 있으나, 또한 수소 분자의 이온(H2 +), 수소 원자의 이온(H+), 수소 분자의 라디칼(H2 *) 및 수소 원자의 라디칼(H*)일 수 있다. 분위기는 이러한 종들 중 하나 또는 그 임의의 조합을 포함할 수 있다. 수소 분자가 이미 어느 정도 반응성을 가지나, 이온 및 라디칼은 메탄 생성 프로세스를 더 반응적으로 향상시키고, 심지어 매트릭스로부터의 탄소 원자의 분리 프로세스를 보조한다. 또한, 수소 원자의 이온 및 라디칼은 분자보다 상당히 더 작고, 이는 이들이 규소 산화물의 매트릭스 내로 용이하게 침투하게 한다. 수소 종의 이온 및 라디칼은, 예를 들어, 수소 분자, 즉 상업적으로 입수할 수 있는 H2 가스로부터 플라즈마 프로세스 또는 촉매 분해 프로세스를 통해서 생성될 수 있다.
본 발명의 특징은, 플라즈마가 또한 특정 조건에서 450 nm보다 짧은 파장의 광을 생성한다는 것, 그리고 광이 규소 탄화물 상의 절연 층의 제1 부분의 표면을 조명하기 위해서 이용될 수 있다는 것이다. 그러한 조건의 예는 H2 가스에 대한 마이크로파 조사(irradiating)이고, 이는 약 250 내지 400 nm의 파장을 갖는 자외선 광을 생성한다. H2 및 아르곤(Ar)의 혼합된 가스는 약 260 내지 350 nm의 파장의 광학적 방출을 더 향상시킨다. Ar 대신, 불활성 가스의 다른 예로서 크세논(Xe), 크립톤(Kr) 등과 같은 불활성 가스가 있다. RF(무선 주파수) 방전과 같은 플라즈마의 유도 공급원의 다른 예가 또한 작용할 수 있다.
규소 탄화물 상에 절연 층을 제조하는 방법은, 상이한 기계들 내의 단계들로 이루어진 방법일 수 있다. 이는 자동화된 프로세스일 수 있으나, 일부의 또는 모든 단계를 수작업으로 할 수도 있다. 제조는, 규소 탄화물 상의 이러한 절연 층이 규소 탄화물의 산화 및 그에 후속되는 다른 유전체 필름의 피착에 의해서 형성된다는 것을 의미한다.
규소 탄화물은, 고전력 및/또는 고온 적용예를 위해서 이용되는 반도체이다. 규소 탄화물 소자는 높은 전류 밀도를 전달할 수 있고, 고온 또는/및 큰 복사(radiation) 조건 하에서 작업할 수 있다. 특히 규소 또는 갈륨 비화물과 같은 다른 반도체로부터 잘 알려진 MOSFET가 넓은 범위의 적용예에서 이용된다. 이는 또한 BJT에서도 마찬가지다. 규소 탄화물은 또한, 특히 청색광을 이용하는 발광 다이오드 또는 포토 다이오드와 같은, 발광 또는 광 수용 반도체 소자를 위해서 이용될 수 있다.
규소 탄화물로 제조된 트랜지스터 소자는 이하의 기술을 이용하여 제조될 수 있다. 규소 탄화물로 제조되는 트랜지스터 소자의 경우에, 4H-SiC로 지칭되는 폴리타입(polytype)이 일반적으로 바람직한데, 이는, 그 전기적 특성이, 특히 고전력 및/또는 고온 적용예를 위한 트랜지스터 소자로서의 역할을 하는데 적합하기 때문이다. 4H-SiC의 잉곳(ingot)이 일반적으로 승화 방법으로 시드 결정(seed crystal) 상에서 에피택셜적으로(epitaxially) 성장된다. 규소와 달리, 규소 탄화물은 실용 압력에서 액체 상을 가지지 않으며, 그에 따라 용융체의 응고는 이용될 수 없다.
슬라이싱에 의해서 잉곳으로부터 규소 탄화물 기재가 만들어진 후에, 기재의 표면 중 적어도 하나가 기계적 및 화학적으로 폴리싱된다. 규소 수소화물 및 탄소 수소화물의 화학적 반응을 이용하여, 고품질의 4H-SiC 층이 폴리싱된 표면 위에서 증기 상(vapor phase)에서 에피택셜적으로 성장된다. 에피택셜 성장 중에, 몇 개의 층이 성장될 수 있고, 각각의 층이 특정 두께 및 상이한 불순물 도핑을 갖고, 그러한 도핑은 전도 유형(p-타입 또는 n-타입) 및 층의 전도도를 결정할 수 있다. 규소 탄화물의 다수의 층이 성장된 후에, 포토리소그래피와 같은 표면 패터닝 기술의 도움으로, 표면의 일부가 건식 또는 습식 식각을 이용하여 국소적으로 파이고, 및/또는 표면의 일부가 이온 주입 또는 균등한 국소적 도핑 방법을 이용하여 추가적으로 국소적 불순물 도핑된다.
절연 층이 형성되어 규소 탄화물의 노출 표면을 덮고, 그러한 층은, 규소 탄화물이 금속 전극에 연결되어야 하는 곳에서, 국소적으로 제거된다. 각각의 국소적으로 제거된 절연 층 위에서, 금속 전극이 적절한 크기 및 두께의 적절한 금속 재료로 형성된 후에, 전술한 프로세스 전체를 통해서 다수의 소자가 형성된 기재로부터 트랜지스터 소자가 다이스 가공된다(diced out). 에피택셜 층, 국소적 식각, 국소적 도핑, 절연 층 패터닝, 및 금속 형성과 같은 각각의 프로세스 단계의 제어는 최종 소자의 설계에 따라 달라진다. 독립 청구항에 따른 반도체 소자가 MOSFET 또는 BJT와 같은 전술한 소자일 수 있다. 그러나, 이는 그러한 소자로 제한되지 않는다. 절연 층을 이용하는 임의의 소자가 여기에서 설명된 본 발명으로부터 이점을 가질 수 있다.
절연 층은, 메탈라이제이션(metallization)을 반도체로부터 전기적으로 절연시키는 층이다. 이는, 누설 전류와 같은 원치 않는 전류를 제외하고 전류가 흐르지 않는다는 것을 의미한다. 메탈라이제이션 내의 전하의 전기장을 이용함으로써, 반도체 내의 전류 흐름에 영향을 미칠 수 있다. 따라서, 전류 제어가 가능하다. 이는 예를 들어 MOSFET에서 이용된다.
절연 층은 또한 반도체의 표면을 비활성화시킬 것으로 기대된다. 반도체 표면이 노출될 때, 고밀도의 표면 스테이트(state)가 형성되어, BJT와 같은 소자의 비교적 큰 베이스 전류(base current)를 유발한다. 전류 이득(= 주 전류(principal current)/베이스 전류)이 BJT의 중요 성능 인자이기 때문에, 베이스 전류가 감소되는 것이 바람직하다. 절연 층이 표면을 적절히 비활성화시킬 때, 표면 스테이트의 발생이 억제되고, 그 경로 중 하나가 표면에 위치되는 베이스 전류가 상당히 감소된다. 표면 비활성화의 개선은 BJT의 성능에 있어서 중요하다.
규소 탄화물의 표면의 준비는 일반적으로 종속 청구항에서 설명된 바와 같이 실시된다. 이러한 규소 탄화물의 표면의 이러한 준비는 일반적으로 규소 산화물의 제거이고, 그러한 규소 산화물은 종종, 규소 탄화물의 공기에 대한 노출로 인해서 존재하는 자연 산화물이다.
자연 산화물은 두께가 불규칙적이고 너무 얇아서 신뢰 가능한 절연 층을 형성하기 위해서 이용될 수 없다. 자연 산화물은 일반적으로 5 내지 10% HF 용액에 의해서 제거된다. 대안적으로, 자연 산화물 대신에, 다른 유형의 규소 산화물이 이전의 프로세스의 결과로서 존재할 수 있다.
이전의 프로세스가 이온 주입에 의한 국소적인 도핑을 포함할 때, 이온 주입에 의해서 손상된 결정 구조의 회복을 위해서 그리고 주입된 종을 도너(donor) 또는 억셉터로서 활성화시키기 위해서, 주입-후 고온 어닐링이 뒤따라야 한다. 이러한 주입-후 처리 이전에, 표면 조질화를 방지하기 위해서 얇은 탄소 캡핑 필름이 종종 형성되고, 이러한 탄소 캡핑 필름은 O2 플라즈마 또는 저온(700 내지 800 ℃) 산화에 의해서 제거되어야 한다. 이는, 몇 나노미터의 규소 산화물을 남기나, 이는 또한 게이트 절연 층 또는 표면 보호 층으로 이용하기에 적합하지 않다. 이러한 규소 산화물은 또한 5 내지 10% HF 용액에 의해서 제거될 수 있으나, 프로세스 시간 단축을 위해서 HF 농도가 65%까지 더 높을 수 있다.
다른 경우에, 특히 이전의 프로세스가, 규소 탄화물의 표면 상에 트렌치 구조물 또는 메사 구조물(mesa structure)을 만들기 위한 반응성 이온 식각(RIE)을 포함하고, 전술한 준비 전에, 예를 들어, 5시간 초과 동안 1000 ℃ 이상의 온도에서 발열성 산화(pyrogenic oxidation)를 이용하여 두꺼운 산화물이 형성되고, 이는 종종 희생 산화로 지칭되는데, 이는, 이전의 RIE 프로세스에 의해서 이온 충격 손상이 유도된 곳에서의 후속 제거에 의해서 층 자체가 희생되기 때문이다. 두꺼운 산화물의 제거 후에, 규소 탄화물의 노출된 표면 및 표면-부근 층이, 이온 충격으로부터 격리되고 보호되었던 규소 탄화물의 매우 고품질인 결정으로 이루어지는 것으로 예상된다. 두꺼운 산화물을 제거하기 위해서, 5 내지 10% HF를 이용할 수 있으나, 프로세스 시간을 단축하기 위해서 50 내지 65% HF가 바람직하게 이용된다.
그러나 추가적인 단계를 위해서 표면을 세정하고 표면을 준비하기 위한 다른 준비 단계가 여기에 포함될 수 있다. 특히 규소 탄화물 상에 표면을 형성하기 위한 포토 리소그래피의 이용이 또한 여기에서 포함될 수 있다. 포토리소그래피를 이용할 때, 식각, 메탈라이징, 유전체 필름의 피착 또는 규소 산화물의 성장과 조합하여, 규소 탄화물의 표면 상에 소자 구조물을 형성할 수 있다.
표면 상의 절연 층의 제1 부분은 400 ℃ 미만의 온도에서 형성된다. 이는 0 내지 45 ℃의 온도, 예를 들어 약 20 ℃의 상온일 수 있다. 이러한 것은 상당히 유리한데, 이는, 상이한 필름들 또는 층들 사이의 계면의 열 응력 또는 열화가 감소되거나 심지어 방지되기 때문이다. 이러한 프로세스는 또한 가열기 또는 냉각기와 같은 온도 제어기가 없이 실시될 수 있고, 이는 제조 프로세스에서 상당한 비용 감소의 장점을 유도한다.
절연 층의 이러한 제1 부분은 규소 산화물 필름 또는 층일 수 있으나, 이는 또한, 적절한 것으로 확인되는 경우에, 다른 층일 수 있다.
절연 층의 제2 부분은 유전체 필름이다. 이러한 유전체 필름의 예가 전술되었고, 그러한 예로 제한되지 않는다. 유전체 필름은 알려진 기술을 이용하여 피착된다. 이는 원자 층 피착에 의해서 또는 화학 기상 증착에 의해서 이루어질 수 있다.
원자 층 피착(ALD)은, 필름의 표면을 교번적인 기체 종들에 노출시킴으로써 필름을 기재 상에서 성장시키는, 얇은 필름 피착 방법이다. 그러한 종들은 반응기 내에서 동시에 결코 존재하지 않고, 그러한 종들은 일련의 순차적이고, 중첩되지 않는 펄스로서 삽입된다. 이러한 펄스의 각각에서, 전구체 분자가 자가-제한 방식(self-limiting way)으로 표면과 반응하고, 그에 따라, 표면 상의 모든 반응 장소에서 소모되면, 반응이 종료된다. 피착 속력은 비교적 느리나, 필름의 고품질은 필름 재료에 대한 더 큰 항복전계(breakdown field)에 특히 기여할 것으로 예상된다.
화학 기상 증착(CVD)은 화학적 화합물로 피착되어야 하는 원소 또는 화학 물질을 가지며, 그러한 화학적 화합물은, 규소 탄화물의 표면 상의 절연 층의 제1 부분 상에서, 이러한 원소 또는 화합물의 피착과 반응한다. 이는 매우 제어된 방식으로 실시될 수 있고, 그에 따라 유전체 필름의 두께가 적절히 제어된다. ALD는 넓은 의미에서 CVD에 포함된다. 유전체 필름을 피착하는 다른 기술이, 고진공에서의 임의의 다른 증기화 또는 유체 내의 전착(electrodeposition)일 수 있다.
이러한 유전체 필름의 두께가 가장 얇은 곳에서 20 nm이고 가장 두꺼운 곳에서 1000 nm이며, 이는 트랜지스터 소자의 적용예에 따라 달라진다. MOSFET의 경우에, 얇은 유전체 필름이 소자의 제어 가능 범위를 증가시킬 수 있는 반면, 게이트 절연체의 항복 위험이 증가된다. 그에 따라, 필름은, 필름 재료의 특성 중 하나인 항복전계에 따라서, 항복이 방지될 수 있는 최소 범위까지 얇아질 수 있다. BJT의 경우에, 필름의 두께는 바람직하게 150 nm 이상, 더 바람직하게 150 내지 1000 nm이다. 150 nm는 금속 전극의 전형적인 두께이고, 프로세스가 금속을 형성하도록 보장하기 위해서, 유전체 필름은 바람직하게 금속보다 더 두꺼워야 한다. 1000 nm보다 두꺼운 필름은 프로세싱 시간의 연장에도 불구하고 장점을 증가시키지 않는다.
반도체 소자 및 규소 탄화물 상에 절연 층을 제조하는 방법의 유리한 특성은, 제1 부분 특히 규소 산화물 필름이 0.5 내지 10 나노미터의 두께로 매우 얇다는 것이다. 이러한 층은, 전자 및 홀이 제어되지 않고 재조합되는 표면 스테이트의 생성을 유발하는 댕링 결합(dangling bond)을 종료시킴으로써, 규소 탄화물의 표면을 비활성화시킨다. 이러한 표면 비활성화의 효과는 표면 스테이트의 생성을 억제하고; 전자 및 홀의 재조합을 감소시키며; 그에 따라 반도체 소자의 제어 가능성을 향상시키고; 그에 따라 소자의 성능이 개선된다.
얇은 규소 산화물의 다른 역할은, 유전체 필름 위의 직접적인 피착으로부터, 규소 탄화물 표면을 보호하는 것이다. 비록 필름 특성이 그 큰 유전 상수 또는 그 큰 항복전계를 위해서 잠재적으로 바람직할 수 있거나, 냉각 후의 열 응력 방지를 위해서 피착 온도가 충분히 낮을 수 있지만, 직접 피착에 의해서 구현되는 제어되지 않는 계면은 종종 이러한 바람직한 잠재성을 소멸시킬 수 있다. 예를 들어, 피착된 필름 내의 계면 부근에서 고정 전하가 축적되고, 이는 계면 부근의 규소 탄화물의 에너지 밴드의 굽힘을 유발하여, 전자 또는 홀의 이동 속력의 감속을 초래한다. 얇은 산화물은 유전체 필름 피착을 위한 접지(ground)를 적절히 수용하고, 그에 따라 피착의 초기 스테이지에서 고정 전하의 축적을 방지한다. 그에 따라, 전술한 바람직한 잠재성이, 전자 또는 홀 속력의 감속이 없이, 이용될 수 있다.
절연 층의 제1 부분, 예를 들어 규소 산화물 층이 규소 탄화물 상에, 예를 들어 MOSFET 또는 BJT 형성에 필요한 그러한 부분 상에 부분적으로 형성된다. 제조 프로세스에서 필요한 경우에 또는 유리한 경우에, 규소 탄화물 기재의 전체 표면을 이러한 필름으로 덮을 수 있다.
추가적인 장점은, 유전체 필름이 피착된 후에, 규소 탄화물 상의 절연 층이, 유전체 필름의 피착 중의 피크 온도보다 높은 적어도 50 켈빈(K)만큼 높은 온도에서 어닐링된다는 것이다. 이러한 어닐링 단계는 규소 탄화물 표면의 얇은 산화물에 의한 비활성화 효과를 향상시킨다. 대부분의 경우에, 유전체 필름의 피착은, 필름 내에 과다 수소를 남기는, 몇몇 종류의 수소화물 가스를 포함한다. 이러한 과다 수소는 피착 온도보다 높은 온도에서의 어닐링에 의해서 방출되고, 얇은 산화물 형성 단계에서 아직 종료되지 않은 규소 탄화물 표면의 댕링 결합의 종료에 도움을 준다. 과다 수소는 또한, 얇은 산화물의 항복전계를 증가시키는, 얇은 산화물 내의 댕링 결합을 종료시킨다. 어닐링은 또한 피착된 유전체 필름 자체의 품질을 개선하는데 있어서 효과적이다. 과다 수소 이외에, 피착을 위해서 포함된 재료에 의해서 생성되는 매우 유사한 다른 원치 않는 부산물이 있다. 이러한 부산물은 어닐링에 의해서 증발되고, 필름의 순도가 점점 높아진다.
본 발명에 따라 제조된 반도체 소자의 유리한 실시예는 MOSFET 및 BJT이다. 그러나, 설명된 발명을, 규소 탄화물 표면 상의 그러한 절연 층을 필요로 하는 임의의 다른 소자에서도 이용할 수 있다
본 발명의 실시예가 본 발명을 도시한 도면을 참조하여 이하에서 설명된다.
도 1은 본 발명의 제조 방법의 흐름도를 도시한다.
도 2는 표면의 준비를 보여주는 반도체 소자의 횡단면을 도시한다.
도 3은 규소 산화물 층의 형성을 보여주는 반도체 소자의 횡단면을 도시한다.
도 4는 규소 산화물 층을 형성하는 대안적인 방법을 도시한다.
도 5는 유전체 필름의 피착을 도시한다.
도 6은 부가적인 단계를 갖는 본 발명의 방법의 흐름도를 도시한다.
도 7은 본 발명에 따른 제1 실시예이다.
도 8은 본 발명에 따른 제2 실시예이다.
도 9는 본 발명에 따른 제3 실시예이다.
도 10은 본 발명에 따른 제4 실시예이다.
도 11은 본 발명에 따른 제5 실시예이다.
도 1은 규소 탄화물의 표면 상에 절연 층을 제조하는 흐름도를 도시한다. 제1 단계(300)는 추가적인 단계를 위해서 규소 탄화물의 표면을 준비하는 것이다. 이러한 준비는 일반적으로, 규소 탄화물 상의; 자연 산화물; 또는 주입-후 탄소 캡 제거 프로세스 중에 형성되는 규소 산화물; 또는 RIE 중에 이온 충격에 의해서 손상되고 후속하여 산화된 희생 산화물의 제거이다. 이는 예를 들어 불화수소산을 이용하는 것에 의해서 달성될 수 있다. HF라는 기호가 이를 위해서 사용되고, 이는 일반적으로 물에서 용해된다. 잔류 산화 층을 제거하기 위해서 대안적인 화학물질이 이용될 수 있으나, 불화수소산이 충분히 입증되었다. 이러한 산화물 층을 식각으로 제거하는 것은, 물에 용해된 HF에 의해서 또는 증기 불화수소산에 의해서 달성될 수 있다. 다른 경로의 화학물질이 또한 이용될 수 있다.
단계(301)에서, 절연 층의 제1 부분을 규소 탄화물 상에 형성하는 것이 실시된다. 전술된 그리고 후술되는 바와 같이, 이러한 절연 층의 제1 부분은, 0.5 내지 10 나노미터인 규소 산화물 필름이다. 이러한 필름은 400 ℃ 미만, 바람직하게 0 내지 45 ℃에서 성장될 수 있다. 오존, 또는 O2 플라즈마 또는 예가 이하와 같은 화학물질이 이용될 수 있다. (가열 또는 냉각이 없이) 상온에서 60분 동안의 68% HNO3, 또는 100 내지 121 ℃에서 30분 동안의 68% HNO3가 예이다. 온도 범위 및 지속시간 범위 모두가 더 클 수 있다. 규소 산화물을 성장시키기 위해서 화학물질이 이용될 때, 기재의 물, 특히 탈이온수에 의한 헹굼 및 건조가 일반적으로 뒤따른다. 절연 층의 제1 부분을 형성하는 동안, 규소 탄화물의 표면은, 광을 방출하는 램프, 레이저, 또는 LED를 포함할 수 있는 광원에 의해서 450 nm 이하의 파장을 갖는 광으로 조명된다. 그러한 광은 산소로부터 오존을 생성할 수 있다. 대안적으로, 조명은, 예를 들어 수소 분위기 내에서, 단계(301)와 단계(302) 사이에서 발생된다.
단계(302)에서, 유전체 필름이 이러한 절연 층의 제1 부분 상에 피착된다. 유전체 필름은 다시 예를 들어 알루미늄 산화물, 알루미늄 질화물, 알루미늄 산화물 질화물, 하프늄 산화물, 하프늄 알루미늄 산화물, 하프늄 실리사이드, 지르코늄 산화물, 지르코늄 실리사이드, 티타늄 산화물, 란타늄 산화물, 규소 질화물, 규소 산화물 질화물 또는 규소 산화물일 수 있다. 그에 따라, 규소 산화물 필름인 절연 층의 제1 부분 및 부가적으로 유전체 필름을 가지는 것에 의해서, 게이트 전극(13, 23)에 걸쳐 제어되는 전기장에 의해서 소스로부터 드레인까지 흐르는 전류를 제어하기 위한 양호한 절연이 달성된다. 원자 층 피착의 장점은, 그 균일성을 포함하여, 그 화학양론 및 두께의 우수한 제어 가능성이다. 게이트 절연체는 높은 품질과 함께 얇고 균일하여야 한다. 원자 층 피착 방법은 이러한 요건을 만족시킬 수 있다. 다른 한편으로, 플라즈마에 의해서 종종 증강되는, 화학 기상 증착은 비교적 저비용으로 조밀 팩핑된 필름(closely packed film)을 피착한다는 장점을 갖는다. 이는 표면 보호 필름에 바람직하다. 내부의 과다 수소 유지를 위해서, 피착 온도는 전형적으로 400 ℃, 또는 보다 넓게 150 내지 450 ℃의 범위이다.
도 2에서, 불화수소산(HF)을 이용하여 규소 탄화물(SiC) 상의 잔류 산화 층(400)을 어떻게 제거하는지를 도시한다. 이는, 불화수소산(HF)에 의해서 세정되어야 하는 규소 탄화물 표면 상에서 해당 영역을 규정하는 포토레지스트를 이용하는 것과 조합될 수 있다. 포토레지스트를 이용한 포토리소그래피는 반도체 소자를 위로부터 패터닝하기 위한 일반적인 방식이다. 엣징(edging) 및 메탈라이제이션이 필요에 따라 적용된다. 간결함을 위해서, 도면에 포토리소그래피를 도시하지 않았다. 다시, 이러한 단계는 0 내지 45 ℃의 온도, 바람직하게 20 또는 21 ℃의 상온에서 실시된다.
도 3은 규소 탄화물(SiC) 상의 규소 산화물 층(SiO2)의 형성을 도시한다. 규소 산화물 층(SiO2)의 두께는 문자 d로 표시되어 있다. 도 5의 이러한 예에서, 규소 산화물 층(SiO2)은 오존(O3)의 이용에 의해서 형성된다. 이는 또한 400 ℃ 미만의 온도에서 이루어진다. 본 발명에 따라, 이는, 450 nm 이하의 파장의 광으로 표면을 조명하는 것에 의해서 지원된다.
도 4는 규소 탄화물(SiC) 상에 두께(d)의 규소 산화물 층(SiO2)을 형성하기 위한 대안을 도시한다. 여기에서, 화학 용액(CS)이 이러한 층의 형성을 위해서 이용된다. 이러한 화학 용액의 예가 이하와 같이 언급된다. 질산 또는 과산화수소 또는 황산 또는 불화수소산 또는 오존 또는 아세트산 또는 끓는 물 또는 암모늄 수소화물 또는 그 임의의 조합을 포함하는 용액이 이용될 수 있다. 이러한 대안은 또한 400 ℃ 미만의 온도에서 실현될 수 있다. 이러한 것 다음에 전술한 조명이 뒤따른다.
도 5는 규소 탄화물 기재(SiC)의 표면 상에 두께(d)의 규소 산화물 층(SiO2) 상에 유전체 필름(Di)을 주로 피착시키는 다음 단계를 도시한다. 유전체 필름은 전술한 원소들로 제조되고, 원자 층 피착 또는 화학 기상 증착 또는 그러한 유전체 필름을 피착하는 임의의 다른 수단에 의해서 피착될 수 있다.
특히 제1의 얇은 규소 산화물 필름은 400 ℃ 미만, 바람직하게 0 내지 45 ℃의 상온에서 형성된다. 얇은 규소 산화물과 규소 탄화물 사이의 열 응력이 이러한 방식으로 방지될 수 있다. 규소 산화물은, 후속되는 유전체 필름 코팅 프로세스에 의해서 우수한 계면 품질을 제공한다. 유전체 필름은 또한 큰 유전율 및 절연 능력을 가짐으로써 얇은 산화물을 보완한다. 이러한 특징은 이러한 게이트 구조물의 신뢰성 및 제어 가능성을 높일 것이다.
도 6은 규소 탄화물 상에 절연 층을 제조하는 제2 흐름도를 도시한다. 단계(800)에서, 규소 탄화물의 표면 세정이 실시된다. 단계(801)에서, 절연 층의 제1 부분 즉 규소 산화물 필름을 형성하기 위해서, 화학 용액이 이용된다. 규소 산화물의 형성 후에, 기재의 물, 특히 탈이온수에 의한 헹굼 및 건조가 일반적으로 뒤따른다. 이는 또한 400 ℃미만의 온도, 바람직하게 상온에서 오존 또는 O2 플라즈마를 이용하는 것에 의해서 달성될 수 있다. 여기에서 본 발명에 따른 조명이 발생된다.
단계(802)에서, 유전체 필름이 피착된다. 이는 원자 층 피착 또는 화학 기상 증착 또는 그러한 유전체 층을 피착하는 임의의 다른 수단을 이용하여 이루어진다. 예를 들어 전착을 이용할 수 있다.
단계(803)에서, 규소 산화물 층 및 유전체 필름으로 이루어진 이러한 구조물을 어닐링하는 것이 유전체 층의 피착보다 적어도 50 켈빈만큼 더 높게 실시된다. 전형적인 어닐링 온도는, 350 ℃에서 피착된 필름의 경우에, 450 ℃이다. 어닐링 단계는 과다 수소를 피착 필름으로부터 방출하고, 수소의 일부는 얇은 규소 산화물과 규소 탄화물의 계면에 도달한다. 수소는 산화물 내의 댕링 결합을 종료시킴으로써 얇은 규소 산화물의 필름 품질을 개선하고, 규소 탄화물의 표면에서 댕링 결합을 종료시킴으로써 계면의 품질을 또한 개선한다.
그 후에, 단계(804)에서, 반도체 소자가 본 발명에 따른 절연 층과 만나게 하는 추가적인 단계가 실시된다. 이는 예를 들어, 완전한 게이트 구조물을 갖게 하기 위한 유전체 층 상의 메탈라이제이션이다. 일부 경우에, 프로세스 조건이 해당 요건을 만족시킨다면, 이러한 추가적인 단계 중 하나, 예를 들어 금속 전극의 소결 프로세스가 또한 어닐링 단계(803)의 역할을 할 수 있다. 다시 말해서, 추가적인 단계들 내의 하나의 어닐링 단계가, 단계(803)에서의 얇은 산화물 및 규소 탄화물 표면 내의 댕링 결합의 종료를 포함하는, 둘 이상의 역할을 할 수 있다. 이는, 어닐링 단계(803)를 위한 부가적인 비용을 필요로 하지 않는다는 것을 의미한다.
도 7은 본 발명에 따른 제1 실시예를 도시한다. 450 nm 및/또는 그 미만의 자외선 광을 방출하는 램프(La)가 광원(LS)으로 이용된다. 램프(La)는 절연 층(700)의 제1 부분을 갖는 규소 탄화물(SiC)의 표면을 조명한다. 이러한 층(700)은 산소(O2) 및 오존(O3)의 이용에 의해서 형성된다. 오존은 램프(La)의 광을 이용하여 제조된다. 대안적으로, 기체 질소 산화물, 예를 들어 아산화질소(N2O)가 산소에 첨가될 수 있고, 이는 형성된 규소 산화물과 규소 탄화물 사이의 계면 품질을 개선할 것으로 예상된다.
도 8은 본 발명에 따른 제2 실시예를 도시한다. 광원(LS)으로서, 몇 개의 레이저 다이오드를 갖는 레이저 모듈(LX)이 이용된다. 그 방출 광은, 몇 개의 홀을 내부에 갖는 요소일 수 있는 광학기기(O)를 이용하여 산란된다. 대안적으로, 규소 탄화물의 표면을 스캐닝하기 위한 광학기기가 이용될 수 있다.
도 9는 본 발명에 따른 제3 실시예를 도시하고, 여기에서, 광은, 규소 산화물 필름으로서 절연 층의 제1 부분을 형성한 후의 촉매 분해를 이용하여, 수소 및 수소 라디칼을 포함하는 분위기 내에서 조명된다. 절연 층의 제1 부분으로서 규소 산화물 필름(901)을 갖는 규소 탄화물 기재(900)가, 벽(905)으로 외부로부터 격리된 반응 챔버 내에 위치된다. 챔버는, 챔버 내의 압력을 적절히 제어할 수 있을 뿐만 아니라 수소 포함 분위기를 외부로부터 안전하게 격리할 수 있는 배기 시스템을 갖는다. 수소(H2) 가스가 가스 유입구(906)로부터 도입되고 압력은 3 Pa로 제어되나, 그러한 압력 값은 반응의 최적화를 위해서 더 낮아지거나 높아질 수 있다. 분위기 내에, N2, Ar, Xe, 등과 같은 다른 불활성 가스가 또한 함께 존재할 수 있다.
가스 유입구(906) 아래의 챔버 내측에서, 이러한 도면의 평면에 수직으로 선형 자외선(UV) 램프(907)가 배열된다. 크세논 엑시머 램프의 경우에, UV 램프의 파장은 전형적으로 172 nm이나, 피크 파장이 450 nm보다 짧은 다른 유형의 선형 광원이 또한 적용될 수 있다.
UV 램프(907)의 더 아래에, 이러한 도면의 평면에 수직으로 선형 텅스텐 와이어(910)가 배열된다. 이러한 텅스텐 와이어의 직경은 전형적으로 0.5 mm이나, 더 좁거나 더 넓을 수 있다. 이들이 또한 전기적으로 가열될 수 있다. 와이어 온도가 약 1500 ℃ 내지 2100 ℃일 때, 와이어는 수소를 촉매적으로 분해하고 수소 원자의 라디칼(H*) 및 수소 분자의 라디칼(H2*)을 생성한다.
이러한 라디칼은, 미분해 H2 분자와 함께, 규소 산화물(901)의 매트릭스 내로 침투한다. 규소 산화물(901) 내에서, UV 램프(907)에 의해서 조명된 광의 광자 에너지에 의해서, 라디칼 탄소 원자가 매트릭스로부터 분리된다. 침투된 수소 라디칼(H*, H2*) 및 수소 분자(H2)가 이러한 탄소 원자와 반응하고, 메탄(CH4)으로 변환되고, 매트릭스 내의 네트워크와 비교하여 비교적 작은 크기의 분자로서 매트릭스를 빠져 나간다. 이러한 반응은 또한 텅스텐 와이어(910)가 없이 발생될 수 있고, 이는 라디칼의 생성이 없이 수소 분자(H2)만이 공급된다는 것을 의미하고, 수소 라디칼을 생성하는 와이어의 존재는 반응을 가속시킨다는 것을 의미한다. 또한, 생성되는 메탄 가스의 방출을 가속하기 위해서, 규소 기재(900)가 아래로부터 가열될 수 있다.
도 10은, 도 9와 유사하나 플라즈마를 이용하여 수소 이온이 또한 도입될 수 있는, 본 발명에 따른 제4 실시예를 도시한다. 절연 층의 제1 부분으로서 규소 산화물 필름(951)을 갖는 규소 탄화물 기재(950)가, 벽(955)으로 외부로부터 격리된 반응 챔버 내에 위치된다. 챔버는 또한 챔버 내측의 압력을 적절히 제어할 수 있는 배기 시스템을 갖고, H2 가스는 가스 유입구(956)로부터 도입되며, 압력은 100 Pa로 제어되나, 반응 최적화를 위해서 압력 값이 그보다 낮거나 높을 수 있다. 분위기 내에, 질소(N2), 아르곤(Ar), 크세는(Xe), 등과 같은 다른 불활성 가스가 또한 함께 존재할 수 있다. 이러한 도면의 평면에 수직인 선형 자외선(UV) 램프(957)가, 도 9와 유사하게, 가스 유입구(956) 아래의 챔버 내측에 배열된다.
추가적으로 UV 램프(957)의 더 아래에, 이러한 도면의 평면에 수직이고 그 직경이 전형적으로 3 mm인 선형 구리 막대인 구리 안테나(960)가 위치된다. 구리 막대(960)의 각각은, 동일한 원중심을 공유하고 외경이 전형적으로 15 mm인 1 mm 두께의 벽을 갖는, 석영 관(961)으로 덮인다. 석영 관(961)은 구리 안테나(960)를 반응 챔버 내의 수소-함유 분위기로부터 격리시킨다. 전형적으로 200W의 2.45 GHz의 매우 고주파수의 파워가 안테나(960)의 각각에 인가될 때, 마이크로파는 안테나(960)로부터 석영 관(961)을 향해서 반경방향으로 전파되고, 마이크로파 플라즈마가 석영 관(961)의 표면 외측에서 유도된다. 플라즈마는 수소 이온(H+ 및 H2 +)과 라디칼(H* 및 H2*)을 수소 분자(H2)로부터 생성한다.
도 9에 대해서 설명된 실시예와 유사하게, 이러한 이온, 라디칼, 및 미분해 H2 분자가 규소 산화물(951)의 매트릭스 내로 침투하고, UV 램프(957)에 의해서 조명된 매트릭스로부터 분리된 잔류 탄소 원자와 함께 메탄(CH4)으로 변환된다. 이온의 존재는 반응을 더 가속한다.
도 11은 UV 램프가 없는, 도 10과 유사한, 본 발명에 따른 제5 실시예를 도시한다. 이러한 경우에, 수소 플라즈마로부터의 UV 광 방출이 광원으로서 작용하고 규소 산화물 필름(951)의 매트릭스 내의 잔류 탄소 원자를 분리하기 위해서 이용된다. 불활성 가스의 일부 종류, 전형적으로 아르곤(Ar)이 수소와 혼합될 때, UV 광 방출이 향상되고 잔류 탄소 원자의 분리가 가속된다.
300 SiC의 표면 준비
301 절연 층의 제1 부분 형성
302 제1 부분 상에 유전체 필름 피착
400 자연 산화물 층
d 규소 산화물 층의 두께
800 세정
801 UV 광에 의해서 조명된 표면의 화학 용액 내의 침지
802 유전체 필름 피착
803 어닐링
804 추가적인 단계
La 램프
LS 광원
O2 산소
O3 오존
700 절연 층의 제1 부분
SiC 규소 탄화물
LX 레이저 모듈
O 광학기기
900 규소 탄화물 기재
901 규소 산화물 필름
905 반응 챔버의 벽
906 H2 가스 유입구
907 UV 램프
910 텅스텐 와이어
950 규소 탄화물 기재
951 규소 산화물 필름
955 반응 챔버의 벽
956 H2 가스 유입구
957 UV 램프
960 구리 안테나
961 석영 관

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 절연 층을 규소 탄화물(SiC) 상에 제조하는 방법이며
    - 규소 탄화물(SiC)의 표면을 준비하는 단계,
    - 400 ℃ 미만의 온도에서 절연 층의 제1 부분(700, 901, 951)을 상기 표면 상에 형성하는 단계로서, 제1 부분은 규소 산화물인, 단계,
    - 유전체 필름을 제1 부분 상에 피착함으로써 절연 층의 제2 부분을 형성하는 단계,
    광원(LS)을 이용하여, 절연 층의 제1 부분(700, 901, 951)을 형성한 후에 450 nm 및/또는 그 미만의 파장의 광으로 표면을 조명하는 단계를 포함하는, 방법에 있어서,
    적어도 수소를 포함하는 분위기를 이용하여, 절연 층의 제1 부분(700, 901, 951)의 형성과 제2 부분의 형성 사이에서 광 조명이 발생되고,
    수소가 적어도 분자 및/또는 이온 및/또는 라디칼로서 제공되고,
    플라즈마 및/또는 촉매 분해를 이용하여, 이온 및/또는 라디칼이 제공되는 것을 특징으로 하는, 방법.
  5. 삭제
  6. 삭제
  7. 제4항에 있어서,
    플라즈마에 의해서 생성된 광이, 절연 층의 제1 부분(700, 901, 951)을 조명하기 위한 광원(LS)으로서 작용하는 것을 특징으로 하는, 방법.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020197023718A 2017-01-17 2017-12-21 규소 탄화물 상에 절연 층을 제조하는 방법 KR102427555B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017200615 2017-01-17
DE102017200615.3 2017-01-17
PCT/EP2017/083988 WO2018134024A1 (en) 2017-01-17 2017-12-21 Method of manufacturing an insulation layer on silicon carbide

Publications (2)

Publication Number Publication Date
KR20190103375A KR20190103375A (ko) 2019-09-04
KR102427555B1 true KR102427555B1 (ko) 2022-08-01

Family

ID=60923480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023718A KR102427555B1 (ko) 2017-01-17 2017-12-21 규소 탄화물 상에 절연 층을 제조하는 방법

Country Status (6)

Country Link
US (1) US10861694B2 (ko)
EP (1) EP3571710B1 (ko)
JP (1) JP2020505766A (ko)
KR (1) KR102427555B1 (ko)
CN (1) CN110199380B (ko)
WO (1) WO2018134024A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801840A (zh) * 2018-12-04 2019-05-24 中国科学院微电子研究所 一种改善SiC器件界面特征的方法及SiC器件
US11844172B2 (en) * 2019-10-16 2023-12-12 Kla Corporation System and method for vacuum ultraviolet lamp assisted ignition of oxygen-containing laser sustained plasma sources
CN115160026B (zh) * 2022-07-12 2023-05-26 西北工业大学 一种隔热吸波泡沫材料的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
CN105280503A (zh) * 2015-08-07 2016-01-27 西安电子科技大学 提高横向导电结构SiC MOSFET沟道迁移率的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide
JP3432013B2 (ja) * 1994-09-16 2003-07-28 学校法人東海大学 酸化膜の形成方法
SE9600524D0 (sv) 1996-02-14 1996-02-14 Abb Research Ltd A method and a device for oxidation of a semiconductor layer of SiC
JP3143670B2 (ja) 1997-08-13 2001-03-07 工業技術院長 酸化薄膜形成方法
JP3459975B2 (ja) * 2000-02-25 2003-10-27 独立行政法人産業技術総合研究所 酸化膜／炭化珪素界面の作製法
WO2004003989A1 (ja) * 2002-06-28 2004-01-08 National Institute Of Advanced Industrial Science And Technology 半導体装置及びその製造方法
US7880173B2 (en) 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
JP2005277253A (ja) * 2004-03-26 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置の作製方法及び水素処理装置
US7572741B2 (en) * 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
JP5221121B2 (ja) * 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
WO2010024243A1 (ja) 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
FR2955702B1 (fr) * 2010-01-27 2012-01-27 Commissariat Energie Atomique Cellule photovoltaique comprenant un film mince de passivation en oxyde cristallin de silicium et procede de realisation
CN102142369A (zh) * 2011-01-05 2011-08-03 复旦大学 一种改善SiC器件性能的方法
JP5659882B2 (ja) * 2011-03-09 2015-01-28 住友電気工業株式会社 半導体装置の製造方法
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
CN105280503A (zh) * 2015-08-07 2016-01-27 西安电子科技大学 提高横向导电结构SiC MOSFET沟道迁移率的方法

Also Published As

Publication number Publication date
US20190371601A1 (en) 2019-12-05
EP3571710A1 (en) 2019-11-27
CN110199380A (zh) 2019-09-03
CN110199380B (zh) 2023-03-28
EP3571710B1 (en) 2022-03-16
US10861694B2 (en) 2020-12-08
JP2020505766A (ja) 2020-02-20
KR20190103375A (ko) 2019-09-04
WO2018134024A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
US6150265A (en) Apparatus for forming materials
KR102427555B1 (ko) 규소 탄화물 상에 절연 층을 제조하는 방법
US9059081B2 (en) Selectively doped semi-conductors and methods of making the same
JPH05121329A (ja) 化合物薄膜の製造方法及び製造装置
US6207469B1 (en) Method for manufacturing a semiconductor device
US20200027716A1 (en) Method of Manufacturing an Insulation Layer on Silicon Carbide and Semiconductor Device
CN114631169A (zh) 改善含镓发光器件性能的方法
KR20010110800A (ko) 급속 가열 시스템을 통한 반도체 구성성분 내 도핑제의유브이 활성
JPH1070313A (ja) 気相成長用基板及びその加熱方法
KR100521709B1 (ko) 실리콘 웨이퍼의 저온 산화 방법 및 그 장치
US5990006A (en) Method for forming materials
JP3723374B2 (ja) 半導体発光素子の製法
JP5172426B2 (ja) Ｉｉｉ−ｖ族化合物半導体の結晶成長方法
JPS6380525A (ja) 被膜形成方法
KR20050123422A (ko) ｐ형 질화물 반도체 형성방법 및 질화물 반도체 발광소자제조방법
JPH07291790A (ja) 分子線エピタキシー装置
JP2000232094A (ja) 化合物半導体のドライエッチング方法および化合物半導体素子
KR101309767B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
JP2008218965A (ja) 半導体発光素子及びフォトルミネッセンス素子の製造方法
JPS62118521A (ja) 半導体被膜作製方法
KR20020056566A (ko) 질화 갈륨계 반도체 박막의 피형 활성화 방법
JP2747556B2 (ja) 絶縁ゲート型電界効果半導体メモリ装置の作製方法
JPH0669539A (ja) 発光半導体装置およびその製造方法
JPH0283916A (ja) 結晶成長方法および結晶成長装置
JPH0587190B2 (ko)

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant