JP3459975B2 - 酸化膜/炭化珪素界面の作製法 - Google Patents

酸化膜/炭化珪素界面の作製法

Info

Publication number
JP3459975B2
JP3459975B2 JP2000049762A JP2000049762A JP3459975B2 JP 3459975 B2 JP3459975 B2 JP 3459975B2 JP 2000049762 A JP2000049762 A JP 2000049762A JP 2000049762 A JP2000049762 A JP 2000049762A JP 3459975 B2 JP3459975 B2 JP 3459975B2
Authority
JP
Japan
Prior art keywords
silicon carbide
oxide film
substrate
ozone
carbide interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000049762A
Other languages
English (en)
Other versions
JP2001244260A (ja
Inventor
亮治 小杉
信吾 一村
明 黒河
元珠 趙
憲司 福田
純寿 先崎
秀世 大串
和雄 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2000049762A priority Critical patent/JP3459975B2/ja
Publication of JP2001244260A publication Critical patent/JP2001244260A/ja
Application granted granted Critical
Publication of JP3459975B2 publication Critical patent/JP3459975B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板として炭化
珪素を用いた金属−酸化膜−半導体(MOS)構造を有す
るキャパシタ、あるいは、電界効果型トランジスタの作
製において、良好な酸化膜/炭化珪素界面を形成する技
術に関する。
【0002】
【従来の技術】一般に、金属−酸化膜−半導体 (MOS)構
造を有するキャパシタ、電界効果型トランジスタを作製
する場合、半導体基板の前処理洗浄が酸化膜/半導体界
面の特性、酸化膜信頼性に大きな影響を及ぼす。半導体
基板として炭化珪素を用いる場合も同様であり、その前
処理工程にはシリコン半導体と同様にRCA洗浄(RCA洗浄
とは、アンモニア・過酸化水素水洗浄(SC1)と塩酸・過
酸化水素水洗浄(SC2)を基本とするSi基板のウエット洗
浄法である。)が一般的手法として行われている。しか
しながら、RCA洗浄のみで作製した炭化珪素MOSキャパシ
タを作製し高周波CV特性を測定すると、酸化膜/炭化珪
素の界面特性を特徴付けるフラットバンドシフト電圧(D
VFB)が、1-2Vと大きな値となる。そのため、炭化珪素を
用いてMOSキャパシタを作成する場合には、RCA洗浄に加
え、炭化珪素基板表面を熱的に10-100 nm程度酸化し、
それをフッ酸水溶液で除去するといったことも行われて
いる(犠牲酸化処理)。これは、犠牲酸化処理を行うこ
とで表面の欠陥層を除去するためと考えられる。しかし
ながら、RCA洗浄、犠牲酸化処理といった従来の炭化珪
素基板の前処理工程は、シリコン半導体に対して確立さ
れてきたものであり、炭化珪素に対する有効性は未確認
であった。事実RCA洗浄に加えて犠牲酸化処理を行った
炭化珪素MOSキャパシタにおいて高周波CV測定を行った
ところ、DVFBは1.0〜1.2V程度の値を示すことを確認し
ている。
【0003】
【発明が解決しようとする課題】本発明は、炭化珪素基
板を用いて金属−酸化膜−半導体(MOS)構造を形成する
際に、通常のプロセスに加え、紫外線照射を伴うオゾン
暴露による前処理洗浄工程を付加することにより、フラ
ットバンドシフト電圧の小さい良好な酸化膜/炭化珪素
界面を形成することを目的とする。
【0004】
【課題を解決するための手段】本発明は、炭化珪素半導
体基板上に、ゲート酸化膜を形成する前の基板前処理工
程において、基板の温度を室温から1200℃の範囲に
保ち、紫外線を照射しつつオゾン濃度が20vol%〜100vol
%でオゾン暴露を行うことにより、フラットバンドシフ
ト電圧(DVFB)の小さい良好な酸化膜/炭化珪素界面が
形成できることを見いだし本発明を完成するにいたっ
た。
【0005】
【本発明の実施の形態】半導体デバイス作製前の基板前
処理洗浄工程において紫外線照射を伴う減圧下でのオゾ
ン暴露することにより、信頼性の高い半導体デバイス形
成を可能にした。本発明の実施の形態は種々変形が可能
であるがまとめると以下の通りである。 (1) 炭化珪素半導体基板上に、ゲート酸化膜を形成
する前の基板前処理工程において、基板の温度を室温か
ら1200℃の範囲に保ち、紫外線を照射しつつ、オゾ
ン濃度が20vol%〜100vol%でオゾン暴露を行うことを特
徴とする酸化膜/炭化珪素界面の作成法。 (2) 雰囲気圧力を炭化珪素基板と紫外線照射窓間の
距離、紫外光の光量に応じて調整することを特徴とする
上記1記載の酸化膜/炭化珪素界面の作製法。 (3) 雰囲気圧力を1〜10 Paで行う上記1または
上記2記載の酸化膜/炭化珪素界面の作製法。 (4) 雰囲気がオゾン以外に酸素を含む上記1ないし
上記3のいずれかひとつに記載の酸化膜/炭化珪素界面
の作製法。 (5) 波長200〜300nmの紫外線を用いる上記1ないし
上記4のいずれか一つに記載した酸化膜/炭化珪素界面
の作成法。 (6) 紫外線を照射しつつオゾン暴露を行う前に、RC
A洗浄を行う上記1ないし上記5のいずれか一つに記載
した酸化膜/炭化珪素界面の作成法。
【0006】
【実施例】炭化珪素(SiC: Silicon Carbide)基板を用い
て実際にMOSキャパシタを作製し高周波CV測定を行い、
フラットバンド電圧シフト(DVFB)量から紫外線照射を
伴うオゾン前処理洗浄の効果を調べた。SiC基板には8°
オフ4H-SiC(0001)エピタキシャル基板を使用した。オゾ
ン前処理洗浄は、RCA洗浄に加え10 nmの犠牲酸化処理を
行った基板に対し、230〜500 nmの紫外線照射を行いな
がら、減圧下で高濃度オゾン(25%)ガスを室温で約1時
間暴露することで行った。オゾン暴露に紫外線照射を伴
うことで、励起状態の原子状酸素が生成し、より効果的
な炭化珪素基板の洗浄効果が期待できる。このオゾン前
処理洗浄後の基板を、1200 C、150分間ドライ酸化し、
約50 nmのゲート酸化膜を形成し、その上にAl電極を蒸
着してMOSキャパシタを作製した。ゲート酸化膜形成後
の後処理には、不活性ガス雰囲気での1200 C、30分間の
ポストアニールを行い、それを不活性ガス雰囲気で徐冷
した。また、比較として、(a) RCA洗浄のみを行ったも
の、(b) RCA洗浄+10 nm犠牲酸化処理したもの、(c) RCA
洗浄+100 nm犠牲酸化処理したものに対し、実施例と同
様にMOSキャパシタを作製し評価した。高周波CV特性
を、実施例を(d)とし、比較例(a), (b), (c)と共に、図
1に示す。図1における理想曲線とは、理想的な界面が
形成された場合の高周波CV特性である。DVFBの値は、理
想曲線のフラットバンド電圧と測定結果のそれとの差と
定義されるものである(図2)。図1から分かるよう
に、(a)、(b)および(c)の高周波CV曲線はほぼ同一曲線
に重なっている。すなわち、表面をRCA洗浄、RCA洗浄に
加え10、100 nm犠牲酸化処理を行い欠陥層の除去を試み
ても、DVFBの値を改善させることは困難である。これら
の試料に対するDVFBの値は図2に示すように、約1.1V程
度である。これに対し、(d)の紫外線照射を伴うオゾン
前処理を行った試料においては、DVFBの値が約0.1V程度
まで、すなわち(a), (b), (c)と比較し1V程度減少する
ことが確認された(図2)。DVFBの値は、MOS構造におけ
る酸化膜中のトラップ電荷(Qot)、可動イオン(Qm)、固
定電荷(Qf)あるいは界面トラップ(Qt)らの組み合わせに
よって生じるものであり、全て酸化膜/半導体界面特性
を劣化させる要因である。本実施例は、炭化珪素を半導
体材料として用いたMOSキャパシタおよびMOS電界効果型
トランジスタを作製する上で、MOS界面特性の劣化要因
となるDVFBを減少させる技術として、紫外線照射を伴う
オゾン暴露による炭化珪素基板前処理が有効であること
を示すものである。
【0007】これら4つの試料に対し高周波CV測定を行
った結果を図1に示す。図から分かるように、(a)、(b)
および(c)の高周波CV曲線はほぼ同一曲線に重なってい
る。すなわち、表面をRCA洗浄、RCA洗浄に加え10、100
nm犠牲酸化処理を行い欠陥層の除去を試みても、ΔV
FBの値を改善させることは困難である。これらの試料
に対するDVFBの値は図2に示すように、約1.1V程度であ
る。これに対し、(d)の紫外線照射を伴うオゾン前処理
を行った試料においては、ΔVFBの値が約0.1V程度ま
で、すなわち(a), (b), (c)と比較し1V程度減少するこ
とが確認された(図2)。ΔVFBの値は、MOS構造におけ
る酸化膜中のトラップ電荷(Qot)、可動イオン(Qm)、固
定電荷(Qf)あるいは界面トラップ(Qt)らの組み合わせに
よって生じるものであり、全て酸化膜/半導体界面特性
を劣化させる要因である。本実施例は、炭化珪素を半導
体材料として用いたMOSキャパシタおよびMOS電界効果型
トランジスタを作製する上で、MOS界面特性の劣化要因
となるΔVFBを減少させる技術として、紫外線照射を
伴うオゾン暴露による炭化珪素基板前処理が有効である
ことを示すものである。
【0008】
【本発明の効果】本発明の酸化膜/炭化珪素界面の作成
法を用いれば、フラットバンドシフト電圧(DVFB)の小
さい良好な酸化膜/炭化珪素界面を形成することが確認
された。
【0009】
【図面の簡単な説明】
【図1】は、高周波CV曲線特性図
【図2】は、ΔVFBのプロセス依存性説明図
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 憲司 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 先崎 純寿 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 大串 秀世 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 荒井 和雄 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (56)参考文献 特開2001−244227(JP,A) V. V. Afanas’ev,A pplied Physics Let ters,米国,第68巻、第15号,p. 2141−2143 (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 H01L 21/316 H01L 29/78

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 炭化珪素半導体基板上に、ゲート酸化膜
    を形成する前の基板前処理工程において、基板の温度を
    室温から1200℃の範囲に保ち、紫外線を照射しつ
    つ、オゾン濃度が20vol%〜100vol%でオゾン暴露を行う
    ことを特徴とする酸化膜/炭化珪素界面の作成法。
  2. 【請求項2】 雰囲気圧力を炭化珪素基板と紫外線照射
    窓間の距離、紫外光の光量に応じて調整することを特徴
    とする請求項1記載の酸化膜/炭化珪素界面の作製法。
  3. 【請求項3】 雰囲気圧力を1〜10 Paで行う請求項
    1または2記載の酸化膜/炭化珪素界面の作製法。
  4. 【請求項4】 雰囲気がオゾン以外に酸素を含む請求項
    1ないし請求項3のいずれか一つに記載した酸化膜/炭
    化珪素界面の作成法。
  5. 【請求項5】 波長200〜300nmの紫外線を用いる請求項
    1ないし請求項4のいずれか一つに記載した酸化膜/炭
    化珪素界面の作成法。
  6. 【請求項6】 紫外線を照射しつつオゾン暴露を行う前
    に、RCA洗浄を行う請求項1ないし請求項5のいずれか
    一つに記載した酸化膜/炭化珪素界面の作成法。
JP2000049762A 2000-02-25 2000-02-25 酸化膜/炭化珪素界面の作製法 Expired - Lifetime JP3459975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000049762A JP3459975B2 (ja) 2000-02-25 2000-02-25 酸化膜/炭化珪素界面の作製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000049762A JP3459975B2 (ja) 2000-02-25 2000-02-25 酸化膜/炭化珪素界面の作製法

Publications (2)

Publication Number Publication Date
JP2001244260A JP2001244260A (ja) 2001-09-07
JP3459975B2 true JP3459975B2 (ja) 2003-10-27

Family

ID=18571648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049762A Expired - Lifetime JP3459975B2 (ja) 2000-02-25 2000-02-25 酸化膜/炭化珪素界面の作製法

Country Status (1)

Country Link
JP (1) JP3459975B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318143A (ja) * 2006-05-22 2007-12-06 Samsung Electronics Co Ltd 半導体構造体及びその製造方法
JP2013175593A (ja) 2012-02-24 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法
JP6024962B2 (ja) * 2012-10-29 2016-11-16 株式会社明電舎 半導体装置製造方法
EP3571710B1 (en) * 2017-01-17 2022-03-16 ZF Friedrichshafen AG Method of manufacturing an insulation layer on silicon carbide
CN111415866A (zh) * 2020-03-31 2020-07-14 中国科学院微电子研究所 一种碳化硅mos电容器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
V. V. Afanas’ev,Applied Physics Letters,米国,第68巻、第15号,p.2141−2143

Also Published As

Publication number Publication date
JP2001244260A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
KR100391840B1 (ko) 반도체기판표면상의절연막형성방법및그형성장치
JP2003531490A (ja) 窒化ケイ素フィルムを形成するための超薄オキシニトリドのuv前処理法
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
CA2779426A1 (en) Method and apparatus of fabricating silicon carbide semiconductor device
JPH09106971A (ja) 半導体デバイスの製造方法
JP3459975B2 (ja) 酸化膜/炭化珪素界面の作製法
JP2005019951A (ja) SiC半導体装置の製造方法及びSiC半導体装置
JP3122125B2 (ja) 酸化膜の形成方法
JPH1131691A (ja) 炭化けい素半導体装置の熱酸化膜形成方法
JP2005539367A (ja) 半導体基盤の紫外線増強性酸窒化
US7132372B2 (en) Method for preparing a semiconductor substrate surface for semiconductor device fabrication
WO2012027987A1 (zh) 锗基器件表面处理方法
JP2010103296A (ja) 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
JPH06333917A (ja) 半導体ウエーハの酸化前処理方法
JP3306512B2 (ja) 半導体基板表面の気相洗浄法
JPH09153489A (ja) 半導体装置の製造方法
JP2699928B2 (ja) 化合物半導体基板の前処理方法
JP3439580B2 (ja) シリコン酸化膜の形成方法および形成装置
KR102172776B1 (ko) 누설전류를 차단한 유전체 박막의 제조방법
JP3210510B2 (ja) 半導体装置の製造方法
JP3416716B2 (ja) 半導体基板表面の酸化膜の形成処理方法
JP2002289612A (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
JP3091210B2 (ja) 酸化膜の形成方法
JPH06151304A (ja) 化合物半導体ウェーハ
KR100500698B1 (ko) 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3459975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term