KR102377376B1 - 실리콘 산화물 막들의 선택적 증착 - Google Patents

실리콘 산화물 막들의 선택적 증착 Download PDF

Info

Publication number
KR102377376B1
KR102377376B1 KR1020187002530A KR20187002530A KR102377376B1 KR 102377376 B1 KR102377376 B1 KR 102377376B1 KR 1020187002530 A KR1020187002530 A KR 1020187002530A KR 20187002530 A KR20187002530 A KR 20187002530A KR 102377376 B1 KR102377376 B1 KR 102377376B1
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide layer
substrate
selectively
patterned feature
Prior art date
Application number
KR1020187002530A
Other languages
English (en)
Other versions
KR20180014204A (ko
Inventor
프라미트 만나
아브히짓 바수 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20180014204A publication Critical patent/KR20180014204A/ko
Application granted granted Critical
Publication of KR102377376B1 publication Critical patent/KR102377376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본원에서 설명된 실시예들은 일반적으로, 기판 상에 형성된 피처들을 충전하기 위한 방법을 제공한다. 일 실시예에서, 기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법이 제공된다. 방법은, 기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하는 단계를 포함하고, 패터닝된 피처는 증착 표면 및 하나 또는 그 초과의 측벽들을 포함할 수 있고, 하나 또는 그 초과의 측벽들은 실리콘 산화물 또는 실리콘 질화물 재료를 포함할 수 있다. 증착 표면은 본질적으로 실리콘으로 이루어질 수 있고, 선택적으로 증착된 실리콘 산화물 층은, 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시킴으로써 형성될 수 있고, 실리콘 산화물 층은 기판의 증착 표면 상에 선택적으로 증착된다.

Description

실리콘 산화물 막들의 선택적 증착
[0001] 본 개시내용의 실시예들은 일반적으로, 반도체 표면 상에 막을 형성하기 위한 방법들에 관한 것이다.
[0002] 반도체 디바이스 기하학적 구조들은 수십 년 전에 그들이 도입된 이후로 사이즈가 급격히 감소되어 왔다. 현대의 반도체 제조 장비는 일상적으로, 45 nm, 32 nm, 및 28 nm의 피처 사이즈(feature size)들을 갖는 디바이스들을 생산하며, 새로운 장비는 훨씬 더 작은 기하학적 구조들을 갖는 디바이스들을 제조하도록 개발 및 구현되고 있다. 감소되는 디바이스 사이즈들은 형성된 디바이스 내의 피처들의 높이에 비해 감소된 종횡비들 또는 감소된 폭을 갖는 구조적 피처들을 초래한다. 피처들이 폭이 좁아짐에 따라, 갭-충전 및 패터닝은 더 까다로워진다.
[0003] 더 낮은 종횡비들을 갖는 피처들을 충전하는 것은 보이드(void)들의 위험성으로 인한 난제들을 제공한다. 증착되는 재료들이 피처들의 최하부뿐만 아니라 측벽들에 부착될 때, 보이드들이 발생하여, 피처가 완전히 충전되기 전에 피처에 걸쳐 성장한다. 이러한 보이드들은 집적 회로들의 감소된 신뢰성을 초래한다.
[0004] 다른 유전체 막들 상에서의 실리콘 산화물 막의 선택적 증착은 최하부로부터-상향으로의(bottom-up) 갭-충전 및 패터닝 애플리케이션들에 중요하다. 실리콘 산화물 막의 선택적 증착을 위한 하나의 효과적인 방법은, 대기압 미만(sub-atmospheric pressure)에서 기판 위에 TEOS(tetraethyl orthosilicate) 및 오존을 유동시키는 것을 포함한다. 이 방법을 사용하여 실리콘 산화물 막이 실리콘 표면 상에서 성장할 것이지만, 실리콘 산화물 막은 또한, 실리콘 질화물 또는 열적 실리콘 산화물 표면들 상에 또한 성장할 것이다.
[0005] 그러므로, 실리콘 질화물 및 실리콘 산화물 층들을 통해 형성되는 패터닝된 반도체 구조들을 선택적으로 충전하는 개선된 방법들이 필요하다.
[0006] 본원에서 설명되는 실시예들은 일반적으로, 갭 충전을 위한 박막들의 증착 및 처리에 관한 것이다. 더 구체적으로, 본원에서 설명되는 실시예들은 피처-충전 애플리케이션들을 위한 실리콘 산화물 막들의 선택적 증착에 관한 것이다.
[0007] 본원의 일 실시예는, 기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법을 제공하며, 방법은, 기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하는 단계를 포함하고, 패터닝된 피처는 증착 표면 및 하나 또는 그 초과의 측벽들을 포함할 수 있고, 하나 또는 그 초과의 측벽들은 실리콘 산화물 또는 실리콘 질화물 재료를 포함할 수 있다. 증착 표면은 본질적으로 실리콘으로 이루어질 수 있고, 선택적으로 증착된 실리콘 산화물 층은, 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시킴으로써 형성될 수 있고, 실리콘 산화물 층은 기판의 증착 표면 상에 선택적으로 증착된다.
[0008] 본원의 다른 실시예는, 기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법을 제공하며, 방법은, 기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하는 단계를 포함하고, 패터닝된 피처는 증착 표면 및 하나 또는 그 초과의 측벽들을 포함할 수 있고, 하나 또는 그 초과의 측벽들은 실리콘 산화물 또는 실리콘 질화물 재료를 포함할 수 있다. 증착 표면은 본질적으로 실리콘으로 이루어질 수 있고, 선택적으로 증착된 실리콘 산화물 층은, 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시킴으로써 형성될 수 있고, 실리콘 산화물 층은 기판의 증착 표면 상에 선택적으로 증착된다. 방법은, 선택적으로 증착된 실리콘 산화물 층을 식각하는 단계, 및 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시키는 것 및 선택적으로 증착된 실리콘 산화물 층을 식각하는 것을 1회 또는 그 초과의 횟수로 반복하는 단계를 더 포함할 수 있다.
[0009] 본원의 다른 실시예는, 기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법을 제공하며, 방법은, 기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하는 단계를 포함하고, 패터닝된 피처는 증착 표면 및 하나 또는 그 초과의 측벽들을 포함할 수 있고, 측벽들 각각은 베이스 및 캡을 가질 수 있다. 하나 또는 그 초과의 측벽들의 캡은 실리콘 질화물 재료를 포함할 수 있다. 캡의 표면적은 측벽의 표면적의 적어도 1/3을 포함할 수 있다. 증착 표면은 본질적으로 실리콘으로 이루어질 수 있다. 선택적으로 증착된 실리콘 산화물 층은, 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시킴으로써 형성될 수 있고, 실리콘 산화물 층은 기판의 증착 표면 상에 선택적으로 증착된다.
[0010] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0011] 도 1은 일 실시예에 따른 프로세싱 챔버의 개략적 단면도이다.
[0012] 도 2a는 일 실시예에 따른, 실리콘 산화물 층을 선택적으로 증착하는 방법의 블록 다이어그램이다.
[0013] 도 2b-2d는 도 2a와 함께 논의되는 블록들의 사용에 의해 기판의 표면 상에 형성된 피처의 측단면도들이다.
[0014] 도 3은 실리콘 기판 상에서의 습식 식각률을 실리콘 질화물 기판 상에서의 습식 식각률과 비교하는 히스토그램이다.
[0015] 도 4는 일 실시예에 따라 증착된 막의 개략적 단면도이다.
[0016] 도 5는 일 실시예에 따른, 실리콘 산화물의 선택적 증착을 위해 막을 방향성으로(directionally) 처리하기 위한 방법이다.
[0017] 도 6은 일 실시예에 따른 선택적 증착을 위한 패터닝된 피처들을 갖는 기판의 개략적 단면도이다.
[0018] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예의 엘리먼트들 및 피처(feature)들이 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 예상된다.
[0019] 본원에서 설명된 실시예들은 일반적으로, 기판 상에 형성된 피처들을 충전하기 위한 방법을 제공한다. 특히, 본원에서 설명되는 실시예들은 일반적으로, 기판 상의 유전체-함유 패터닝된 피처들 내에서의 실리콘 산화물 재료의 선택적 증착을 제공한다.
[0020] 도 1은 일 실시예에 따라 막들을 선택적으로 증착하는 데 사용하기 위한 프로세싱 챔버(100)의 개략적 단면도이다. 일 구성에서, 프로세싱 챔버(100)는 캘리포니아, 산타 클라라의 Applied Materials, Inc.로부터 입수가능한 Producer GT 챔버를 포함할 수 있다. 일반적으로, 프로세싱 챔버(100)는 2개의 프로세싱 구역들(118, 120)을 포함한다. 챔버 바디(102)는 측벽(112), 내부 벽(114), 및 최하부 벽(116)을 포함하며, 이들은 프로세싱 구역들(118, 120)을 정의한다. 각각의 프로세싱 구역(118, 120)의 최하부 벽(116)은 적어도 2개의 통로들(122, 124)을 정의하며, 통로들(122, 124)을 통해 히터 페디스털(128)의 스템(126) 및 웨이퍼 리프트 핀 어셈블리의 막대(rod)(130)가 각각 배치된다.
[0021] 측벽(112) 및 내부 벽(114)은 2개의 원통형 환형 프로세싱 구역들(118, 120)을 정의한다. 프로세싱 구역들(118, 120)로부터 가스들을 배기하고 그리고 각각의 구역(118, 120) 내의 압력을 제어하기 위해, 원주형 펌핑 채널(125)이, 프로세싱 구역들(118, 120)을 정의하는 챔버 벽들에 형성된다. 각각의 프로세싱 구역(118, 120)의 펌핑 채널들(125)은 바람직하게, 공통 배기 채널(도시되지 않음) 및 배기 도관들(도시되지 않음)을 통해 공통 배기 펌프에 연결된다. 각각의 구역은 바람직하게, 펌프에 의해 선택된 압력까지 펌핑 다운되고, 연결된 배기 시스템은 각각의 구역 내의 압력의 균등화를 가능하게 한다. 동작 동안의 프로세싱 챔버 내의 압력은 200 Torr 내지 700 Torr일 수 있다.
[0022] 프로세싱 구역들(118, 120) 각각은 바람직하게, 가스들을 프로세싱 구역들(118, 120) 내로 전달하기 위해 챔버 덮개(104)를 통해 배치된 가스 분배 어셈블리(108)를 포함한다. 각각의 프로세싱 구역의 가스 분배 어셈블리(108)는 가스를 샤워헤드 어셈블리(142) 내로 전달하는 가스 유입 통로(140)를 포함한다. 가스 소스(도시되지 않음)는 가스 유입 통로(140)에 연결되고, 하나 또는 그 초과의 전구체 가스들(예컨대, TEOS, 오존, 암모니아) 및/또는 불활성 가스들(예컨대, 질소)을 샤워헤드 어셈블리(142)를 통해 프로세싱 구역들(118 및 120)로 전달하도록 구성된다. RF 피드스루는 샤워헤드 어셈블리(142)와 히터 페디스털(128) 간에 플라즈마의 발생을 가능하게 하기 위해 바이어스 전위를 샤워헤드 어셈블리(142)에 제공한다.
[0023] 히터 페디스털(128)은 스템(126)에 의해 각각의 프로세싱 구역(118, 120)에서 이동가능하게 배치되며, 스템(126)은 지지 플레이트의 하부면에 연결되고 챔버 바디(102)의 최하부를 통해 연장되고, 여기서 스템(126)은 드라이브 시스템(103)에 연결된다. 스템(126)은, 웨이퍼를 히터 페디스털(128) 상에 포지셔닝하거나 또는 프로세싱을 위해 웨이퍼를 히터 페디스털(128)로부터 제거하기 위해 히터 페디스털(128)을 이동시키도록 챔버(106) 내에서 상방향으로 그리고 하방향으로 이동한다.
[0024] 챔버 바디(102)는, 선택된 프로세스에 적절한 각각의 반응물 가스 및 세정 가스가 가스 분배 어셈블리(108)를 통해 챔버 내로 전달되도록 복수의 수직 가스 통로들을 정의한다. 챔버 벽에 형성된 가스 통로들을 가스 유입 라인들(139)에 연결하기 위해, 가스 유입 연결부들(141)이 챔버(106)의 최하부에 배치된다. 가스 유입 라인들(139)은 차례로, 가스 소스 라인들(도시되지 않음)에 연결되고, 각각의 프로세싱 구역(118, 120)으로의 가스의 전달을 위해 제어된다.
[0025] 본 개시내용의 프로세싱 챔버(100)를 위한 진공 제어 시스템은 프로세싱 챔버(100)의 다양한 구역들과 연통하는 복수의 진공 펌프들을 포함할 수 있으며, 각각의 구역은 그 자체의 설정점 압력을 갖는다. RF 에너지를 각각의 가스 분배 어셈블리(108)를 통해 각각의 프로세싱 구역(118, 120)에 전달하기 위해 RF 전력 전달 시스템이 사용된다.
[0026] 도 2a는 일 실시예에 따른, 실리콘 산화물 층을 선택적으로 증착하는 방법의 블록 다이어그램(200)이다. 도 2b-2d는 도 2a와 함께 논의된 블록들을 따름으로써 기판(280)의 표면 상에 형성되는 피처의 측단면도들이다. 블록(210)에서, 실리콘 웨이퍼는 증착을 위한 준비에서 예비-세정된다. 베어(bare) 실리콘이 공기 중에서 산화되어 바람직하지 않은 자연 산화물 층(native oxide layer)을 형성하기 때문에, 일부 경우들에서 예비-세정이 필요할 수 있다. 양호한 결과를 보장하기 위해, 웨이퍼 표면은 습식 또는 건식 세정 처리를 사용하여 자연 산화물 층이 스트립핑되고 수소-종결 표면으로 대체될 수 있다.
[0027] 블록(220)에서, 실리콘-함유 층(282)이 실리콘 기판(280) 상에 증착된다. 실리콘-함유 층(282)은 예컨대, 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 이 실리콘-함유 층(282)은, 실리콘 전구체 및 산소 또는 질소 가스 또는 플라즈마를 프로세싱 챔버 내로 유동시킴으로써 증착될 수 있다.
[0028] 블록(230)에서, 실리콘-함유 층이 패터닝되어, 하나 또는 그 초과의 피처들(284)이 실리콘-함유 유전체 층(282)에 형성되는 것을 유발한다. 패터닝 프로세스는 예컨대, 포토레지스트를 적용하는 것, 실리콘-함유 층 상에 패턴을 형성하기 위해 포토레지스트를 노광 및 현상하는 것, 실리콘-함유 층의 노출된 부분들을 습식 또는 건식 식각하는 것, 포토레지스트를 제거하는 것, 및 추가의 프로세싱을 준비하기 위해, 패터닝된 표면들(예컨대, 도 2c의 아이템들(281, 283 및 285))을 세정하는 것을 포함할 수 있다. 당업자는, 패터닝 프로세스가 프로세스의 특정 컨디션들 및 목적들에 따라 변화할 수 있다는 것을 인식할 것이다.
[0029] 실리콘-함유 층(282)이 실란 전구체를 사용하여 블록(220)에서 형성되는 경우, 결과적인 실리콘 산화물 층은 높은 레벨의 실리콘-수소 결합들을 가질 수 있다. 통상의 증착 프로세스는 모노실란(SiH4), 분자 산소(O2), 및 H2의 유동들을 전달하는 것을 포함할 수 있지만, 다른 전구체 가스들이 사용될 수 있다는 것이 이해되어야 한다. 나중의 블록에서 수행되는, 실리콘-함유 층(282)에 형성된 패터닝된 피처들(284)로의 실리콘 산화물의 선택적 증착은, 자신의 노출된 표면에 수소 결합들을 거의 갖지 않거나 또는 전혀 갖지 않는 실리콘-함유 증착 유전체 층(282)에 적어도 부분적으로 의존한다. 그러므로, 실란-형성 실리콘-함유 층과 같은 수소 종결 표면을 갖는 임의의 실리콘 산화물 함유 층은, 블록(250) 동안 선택적으로 증착되는 실리콘 산화물 막의 증착이 이들 표면들(예컨대, 피처 측벽들 및 필드 구역) 상에서 성장하는 것을 방지하기 위해 추가로 처리될 필요가 있을 수 있다. 일부 실시예들에서, 추가의 처리는, 블록(220) 동안 형성된 실리콘-함유 층의 패터닝된 표면들을 블록(240) 동안 플라즈마에 노출시켜, 수소 종결 표면을 대체하는 것을 포함할 수 있다. 예컨대, 블록(240)에서의 플라즈마 처리는, 형성된 실리콘-함유 층(예컨대, SiO2 층)으로부터 수소 결합들을 제거하기 위해, 실리콘-함유 층의 표면을 NH3 또는 N2를 함유하는 플라즈마에 노출시키는 것을 포함할 수 있다.
[0030] 대안적으로, 블록(220)에서 증착된 실리콘-함유 층(282)은, SiO2 또는 SiN 층과 같은 유전체 층을 형성하기 위해 TEOS(tetraethyl orthosilicate) 전구체를 사용하여 형성될 수 있다. TEOS 전구체를 사용하여 형성되는 실리콘-함유 층(282)은 자신의 표면 상에 상당히 더 적은 수소 결합들을 갖거나 또는 수소 결합들을 전혀 갖지 않을 것이며, 그러므로 블록(240)에서의 선택적 플라즈마 처리가 생략될 수 있는 것으로 여겨진다.
[0031] 블록(250)에서, 실리콘 산화물 층(286)이, 패터닝된 피처들(284)에 선택적으로 증착된다. 실리콘 산화물 층(286)은 TEOS 및 오존(O3)을 프로세싱 챔버 내로 유동시킴으로써 증착된다. 증착 프로세스는 열적 프로세스 또는 플라즈마-강화 프로세스일 수 있다. 열적 프로세스는, 대략 350 내지 500℃의 온도 범위 및 20 내지 620 Torr의 압력 범위에서 오존(O3) 및 TEOS를 사용하는 증착 프로세스를 사용하여 수행될 수 있다. 플라즈마-강화 프로세스에서, 제어된 플라즈마는 RF 전력 공급부로부터 인가된 RF 에너지에 의해 기판(280) 근처에 형성될 수 있다. TEOS(tetraethyl orthosilicate)는 대략 400 mg/minute 내지 2 g/minute의 레이트로 프로세싱 챔버 내로 유동할 수 있다. 오존은 대략 10 질량% 내지 18 질량%의 레이트로 프로세싱 챔버 내로 유동할 수 있다.
[0032] 피처들(284)의 높이가 피처들(284)의 폭보다 훨씬 더 클 수 있기 때문에, 피처들(284)이 최하부로부터 상향으로 충전된다는 것을 보장하는 것이 중요하다. 피처들(284)의 측벽들(283) 상에서 성장이 발생하는 경우, 보이드들 또는 시임(seam)들이 생성될 수 있으며, 이는 덜 균일하고 그에 따라 덜 신뢰적인 집적 회로를 초래한다. 예컨대, 도 7은 단순한 최하부로부터-상향으로의 성장보다는 피처(284)의 측벽들(283) 상의 성장으로부터 초래될 수 있는 보이드(350)를 예시한다.
[0033] 블록(250) 동안 수행된 선택적 증착 프로세스가, 피처(284)의 최하부(281) 상에서의 성장 컨디션 및 피처(284)의 측벽들(283) 상에서의 제한된 성장 또는 성장 없음의 컨디션을 생성함으로써, 보이드들 또는 시임들의 형성을 최소화하거나 방지할 수 있다는 것이 관찰되었다. 이 실시예에서, 선택적으로 증착되는 막이 형성되는 피처들(284)은 실리콘 산화물 또는 실리콘 질화물 또는 이들의 조합으로 구성된다. 블록(220)에서 형성된 패터닝된 유전체 층(들)의 사후 프로세싱 또는 블록(220)에서 형성된 특정 타입의 패터닝된 실리콘 산화물 층(예컨대, TEOS계 층)의 사용으로 인해, 패터닝된 실리콘-함유 층의 표면은 더 적은 Si-H 결합들을 가질 것이며, 그에 따라, 선택적으로 증착되는 층의 성장의 개시를 촉진하기 위한 소수의 핵형성 사이트(nucleation site)들을 제공한다. 대조적으로, 증착 표면으로서 간주될 수 있는 피처(284)의 최하부(281)(도 2d)는 실리콘으로 구성될 수 있으며, 이는 높은 정도의 Si-H 결합들을 갖고, 그에 따라, 성장을 촉진하기 위한 많은 핵형성 사이트들을 제공한다. 그러므로, 블록(250)에서, TEOS 및 오존 프로세스는 피처(284)의 최하부(281) 상에 우선적으로 증착이 발생하도록 초래하며, 여기서 기판(280)은 실리콘으로 구성된다. TEOS 및 오존-형성 선택적 증착된 실리콘 산화물 층(286)(도 2d)은 실리콘 질화물, 실리콘 산화물, 또는 이들의 조합으로 구성된 피처들(284)의 측벽들(283)에 잘 부착되지 않는다. 그러므로, TEOS 및 오존을 사용하여 선택적으로 증착되는 실리콘 산화물 층(286)이 형성되어 실리콘 기판(280)에 우선적으로 부착되어서, 측벽들(283)에 대한 상당한 성장 또는 부착 없이, 실리콘 산화물 층의 균일한, 최하부로부터-상향으로의 성장을 유발한다. 이 프로세스는 보이드들의 최소화를 유발한다.
[0034] 자신의 표면에서 Si-H 결합을 갖는 기판은 핵형성 사이트들을 제공할 것이며, 이는 기판 표면 상에서의 균일한 또는 컨포멀한(conformal) 성장을 가능하게 한다. 성장을 촉진하기 위한 Si-H 결합들이 없으면, 이러한 타입들의 표면들 상에 선택적으로 증착된 층의 임의의 성장은 불균일하거나 또는 아일랜드형(island-like)이 될 것이다. 성장이 기판(280) 상에서 우선적으로 발생하기 때문에, 성장은 기판(280)의 표면 상의 패터닝된 피처들(284)의 최하부(281)(즉, 증착 표면)에서 시작된다. 이는 최소의 보이딩을 가지면서 실리콘 산화물 층(286)이 균일하게 성장되게 한다. 이에 비해, 블록(250)에서 개시된 프로세스들에 의해 형성된 실리콘 산화물은, 예컨대, 실리콘 질화물 표면 또는 종래의 열적 실리콘 산화물 층의 표면 상에 균일하게 증착되지 않는다. 결과적으로, 실리콘 산화물 층(286)은 패터닝된 피처(284)의 최하부(281)로부터 선택적으로 성장하여, 최하부로부터-상향으로의 충전 프로세스의 사용에 의해 보이딩 감소를 유발한다.
[0035] 일부 실시예들에서, 블록(250) 동안 형성된 실리콘 산화물 층(286)은 바람직하지 않게, 피처들(284)(예컨대, 트렌치들)의 측벽들(283) 상에 부착 및 성장될 수 있다. 이러한 문제를 해결하기 위해, 블록(260)에서, 선택적으로 증착된 실리콘 산화물 층은, 측벽들(283) 및 필드 구역(285) 상의 저품질의 그리고 얇은 형성된 층을 제거하기 위해, DHF(dilute hydrofluoric acid)를 사용하여 선택적으로 식각될 수 있다. 블록(260)에서의 이 선택적 식각 후에, 기판은 다시 블록(250)의 선택적 증착 프로세스를 겪을 수 있다. 이들 2개의 블록들은, 예컨대, 아래에서 논의되는 바와 같이, 질화물-캡핑된 피처들에서의 선택성을 개선하기 위해 주기적으로 반복될 수 있다.
[0036] 블록(250)에서의 실리콘 산화물 층의 선택적 증착 및 블록(260)에서의 선택적인 주기적 증착 및 식각 후에, 기판은 블록(270)에서 램프 또는 다른 열원을 사용하여 열적으로 프로세싱되는 것과 같이, 선택적으로 어닐링될 수 있다. 어닐 블록(270) 동안의 기판의 온도는 300℃ 내지 480℃일 수 있다. 기판은 건식 또는 습식 식각에 의해 선택적으로 식각될 수 있다.
[0037] 실리콘 산화물의 선택적 증착의 하나의 장점은, 블록(250) 동안 형성된 막의 습식 식각률의 상대적인 개선이다. 일반적으로, 더 높은 습식 식각률은 유전체 재료의 더 낮은 밀도 및/또는 더 높은 다공성을 표시할 수 있다. 그러므로, Si 표면 상의 SiN과 대조적으로 Si 표면 상의 SiOx의 훨씬 더 낮은 습식 식각률은 SiO 층의 향상된 균일성 및 그에 따른 더 높은 품질을 나타낸다. 도 3a 및 3b는 선택적으로 증착된 실리콘 산화물 층을 식각하는 것의 유효성(effectiveness)을 나타낸다. 도 3a에서, 실리콘-함유 층(310)이, 도 2a의 블록(220)에서와 같이 기판(300) 위에 증착된다. 실리콘-함유 층(310)은, 도 2a의 블록(230)에서와 같이 패터닝되어 피처들(320)을 형성한다. 이어서, 패터닝된 실리콘-함유 층(310) 상에 실리콘 질화물 캡들(330)이 제공된다. 이 블록에 대한 프로세스는 아래에서 더 상세하게 논의된다. 이어서, 실리콘 산화물 층(340)은, 도 2a의 블록(250)에서와 같이, 패터닝된 실리콘-함유 층(310)의 피처들(320)에 선택적으로 증착된다. 논의된 바와 같이, 피처들(320)에 형성된 실리콘 산화물 층(340)은, 실리콘 기판 및 형성 층 상에서의 선택적 실리콘 산화물의 우선적 성장 때문에, 고품질 층이다. 도 3b에서, 이어서 막이 식각되는데, 이는 100:1 DHF에 대한 노출에 의해 달성될 수 있다. DHF는, 실리콘 산화물 층(340)의 불충분한 품질 및 저밀도로 인해 실리콘 질화물 캡들(330)로부터 실리콘 산화물 층(340)을 우선적으로 식각하는 반면, 실리콘-함유 층(310) 근처의 피처들(320)에 존재하는 실리콘 산화물 층(340)은 그것의 개선된 재료 특성들로 인해 온전하게 유지된다.
[0038] 도 4는 실리콘 기판 상에서의 습식 식각률을 실리콘 질화물 기판 상에서의 습식 식각률과 비교하는 히스토그램이다. 도 4는 100:1 DHF 습식 식각 컨디션을 가정한다. 도 4에 도시된 바와 같이, SiN의 DHF 습식 식각률은 Si의 DHF 습식 식각률의 2배 초과이다. 그러므로, Si 표면 상의 SiN과 대조적으로 Si 표면 상의 SiO의 훨씬 더 낮은 습식 식각률은 SiO 층의 향상된 균일성 및 그에 따른 더 높은 품질을 나타낸다. 다시 말해, 선택적으로 성장된 막 층의 막 품질은, 질화물 또는 준비되지 않은 산화물 막 상에 형성된 선택적으로 성장된 막들의 부분들에 비해 높다.
[0039] 도 5a-5d는, 패터닝된 실리콘-함유 층(310)의 최상부 상에 실리콘 질화물 캡들(330)을 형성하기 위해, 일 실시예에 따라 실리콘 산화물의 선택적 증착을 위한 막을 방향성으로 처리하기 위한 방법을 나타낸다. 실리콘 질화물 캡들(330)의 장점은, 블록(250)과 함께 설명된 프로세스들 동안 피처들(320)의 측벽들 상에서의 SiO의 증착을 방지하여, 보이드들의 최소화 및 결과적인 막의 개선된 품질을 갖는 향상된 최하부로부터-상향으로의 피처 충전을 유발하는 것이다. 실리콘 질화물 캡들(330)을 증착하기 위한 하나의 방법은 질화물-함유 플라즈마로 기판을 방향성으로 처리하는 것이다. 이러한 질화물-함유 플라즈마의 예들은 NH3 또는 N2일 수 있다. 도 5a는 질화 프로세스(nitridation process)를 수행하기 전의 패터닝된 기판을 도시한다.
[0040] 도 5b에서, 플라즈마(510)는 패터닝된 실리콘-함유 층(310)에 일정 각도(an angle)로 지향된다. 패터닝된 실리콘-함유 층(310)은 인접한 피처의 하부 부분을 방향성 플라즈마 처리로부터 차단하여, 섀도잉 효과를 생성한다. 결과적으로, 각각의 피처(320)의 최상부 부분들만이 방향성 플라즈마 처리에 노출된다.
[0041] 도 5c에서, 플라즈마(510)는 패터닝된 실리콘-함유 층(310)에 다른 각도로 지향되거나 또는 충돌하는 빔에 대해 기판이 회전되어, 기판의 표면 상에서 균일한 질화 프로세스가 수행되는 것을 보장한다.
[0042] 따라서, 도 5d에서, 방향성 플라즈마 처리는, 피처들(320)이 있는 실리콘-함유 층(310)을 유발하며, 패터닝된 실리콘-함유 층(320)의 최상부 부분들은 질화된다. 실리콘 질화물보다는 실리콘 기판 상에서의 실리콘 산화물의 우선적 성장 때문에, 방향성으로 처리된 기판이 블록(250)에서 설명된 전구체 가스들에 노출될 때, 결과적인 실리콘 산화물 막이 실리콘 기판의 표면에서 시작하여 우선적으로 성장되어 피처들을 충전한다. 이러한 우선적 성장의 최하부로부터-상향으로의 성장은 측벽들로부터의 성장을 방지하고, 피처들(320)에서의 최소의 보이딩을 갖는 더 고품질의 막을 유발한다.
[0043] 일부 실시예들에서, 원하는 우선적 성장을 달성하기 위해, 질화물 캡들(330)의 표면적이 합계해서 피처들(320)의 전체 표면적의 적어도 대략 1/3이 되도록, 질화물 캡들(330)의 표면적이 기판(310) 상에 형성될 수 있다. 도 6은 이 실시예에 따른 선택적 증착에 대한 패터닝된 실리콘-함유 층(310) 및 피처들(320)을 갖는 기판(300)의 개략적 단면도이며, 여기서 질화물 캡들(330)은 합계해서 피처들(320)의 표면적의 적어도 대략 1/3이 되는 표면적을 갖는다.
[0044] 본 개시내용의 실시예들은, 대기압 미만(sub-atmospheric pressure)에서 TEOS 및 오존을 사용한 실리콘 산화물 막들의 선택적 증착에 의해 실리콘 산화물의 우선적인 최하부로부터-상향으로의 성장을 제공한다. 이 프로세스에 의해 증착되는 산화물 막은 베어(bare) 실리콘 표면 상에서 성장하고, 실리콘 질화물 및 열적 실리콘 산화물 표면 상에 어떠한 성장/아일랜드형 성장도 보이지 않는다. 실리콘 질화물보다는 실리콘 기판 상에서의 실리콘 산화물의 우선적 성장 때문에, 방향성으로 처리된 기판이 전구체 가스들에 노출될 때, 결과적인 실리콘 산화물 막이 실리콘 기판의 표면에서 시작하여 우선적으로 성장되어 피처들을 충전한다. 이러한 우선적 성장의 최하부로부터-상향으로의 성장은 측벽들로부터의 성장을 방지하고, 피처들에서의 최소의 보이딩을 갖는 더 고품질의 막을 유발한다.
[0045] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이, 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (19)

  1. 기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법으로서,
    기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하는 단계, －
    상기 패터닝된 피처는 하나 또는 그 초과의 측벽들 및 상기 패터닝된 피처의 최하부의 증착 표면을 포함하고, 그리고 상기 측벽들 각각은 베이스 및 캡을 갖고, 상기 캡은 실리콘 질화물을 포함하고 그리고 상기 베이스는 실리콘 산화물을 포함하고, 그리고 상기 캡의 제1 표면적은 측벽의 표면적의 적어도 1/3이고 그리고 상기 베이스의 제2 표면적은 상기 측벽의 표면적의 적어도 일부이고,
    상기 증착 표면은 본질적으로 실리콘으로 이루어지고, 그리고
    선택적으로 증착된 실리콘 산화물 층은, 상기 선택적으로 증착된 실리콘 산화물 층이 상기 베이스 및 상기 캡에 인접하도록 상기 패터닝된 피처의 최하부로부터 상기 패터닝된 피처를 충전하기 위해, 상기 패터닝된 피처를 TEOS(tetraethyl orthosilicate) 및 오존에 노출시킴으로써 상기 증착 표면 상에 형성됨 － 및
    상기 패터닝된 피처 내에 선택적으로 증착된 실리콘 산화물 층을, 각자의 캡 각각에 대응하는 각각의 측벽의 부분들을 노출시키고 상기 측벽의 상기 베이스 부분을 노출되지 않게 남겨두는 깊이까지 식각하는 단계를 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  2. 제1 항에 있어서,
    상기 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착한 후에, 상기 선택적으로 증착된 실리콘 산화물 층을 어닐링하는 단계를 더 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  3. 제2 항에 있어서,
    상기 선택적으로 증착된 실리콘 산화물 층을 어닐링한 후에, 상기 실리콘 산화물 층을 습식 식각하는 단계를 더 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  4. 제1 항에 있어서,
    상기 TEOS(tetraethyl orthosilicate)는 400 mg/minute 내지 2 g/minute의 레이트로 프로세싱 챔버 내로 유동하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  5. 제1 항에 있어서,
    동작 동안의 프로세싱 챔버 내의 압력은 200 Torr 내지 700 Torr인,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  6. 제1 항에 있어서,
    상기 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하기 전에, 상기 패터닝된 피처를 질소-함유 플라즈마에 노출시키는 단계를 더 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  7. 제6 항에 있어서,
    상기 패터닝된 피처를 질소-함유 플라즈마에 노출시키는 단계는, 질소-함유 플라즈마로부터 형성된 이온 빔으로 상기 패터닝된 피처를 방향성으로(directionally) 처리하는 단계를 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  8. 기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법으로서,
    기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하는 단계를 포함하고,
    상기 패터닝된 피처는 하나 또는 그 초과의 측벽들 및 상기 패터닝된 피처의 최하부의 증착 표면을 포함하고, 그리고 상기 측벽들 각각은 베이스 및 캡을 갖고, 상기 캡은 실리콘 질화물을 포함하고 그리고 상기 베이스는 실리콘 산화물을 포함하고,
    상기 증착 표면은 본질적으로 실리콘으로 이루어지고, 그리고
    선택적으로 증착된 실리콘 산화물 층은,
    상기 선택적으로 증착된 실리콘 산화물 층이 상기 베이스 및 상기 캡에 인접하도록 상기 패터닝된 피처의 최하부로부터 상기 패터닝된 피처를 충전하기 위해, 상기 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시킴으로써;
    각각의 베이스를 따르는 상기 선택적으로 증착된 실리콘 산화물 층은 온전하고 노출되지 않게 유지되도록 하면서 각각의 캡에 대응하는 각각의 측벽의 부분들이 노출되도록 각각의 캡으로부터 상기 패터닝된 피처 내의 상기 선택적으로 증착된 실리콘 산화물 층을 우선적으로 식각하기 위해, 상기 패터닝된 피처를 충전한 후에, 상기 선택적으로 증착된 실리콘 산화물 층을 식각함으로써; 그리고
    상기 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시킨 후 상기 선택적으로 증착된 실리콘 산화물 층을 식각하는 것을 반복함으로써,
    상기 증착 표면 상에 형성되는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  9. 제8 항에 있어서,
    상기 기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착한 후에, 상기 선택적으로 증착된 실리콘 산화물 층을 어닐링하는 단계를 더 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  10. 제9 항에 있어서,
    상기 선택적으로 증착된 실리콘 산화물 층을 어닐링한 후에, 상기 실리콘 산화물 층을 습식 식각하는 단계를 더 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  11. 제8 항에 있어서,
    상기 TEOS(tetraethyl orthosilicate)는 400 mg/minute 내지 2 g/minute의 레이트로 프로세싱 챔버 내로 유동하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  12. 제8 항에 있어서,
    동작 동안의 프로세싱 챔버 내의 압력은 200 Torr 내지 700 Torr인,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  13. 제8 항에 있어서,
    상기 기판의 표면 상에 형성된 상기 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하기 전에, 상기 패터닝된 피처 위로 질소-함유 플라즈마를 유동시키는 단계를 더 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  14. 제13 항에 있어서,
    상기 패터닝된 피처 위로 질소-함유 플라즈마를 유동시키는 단계는, 질소-함유 플라즈마로부터 형성된 이온 빔으로 상기 패터닝된 피처를 방향성으로 처리하는 단계를 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  15. 기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법으로서,
    기판의 표면 상에 형성된 패터닝된 피처 내에 실리콘 산화물 층을 선택적으로 증착하는 단계 ― 상기 패터닝된 피처는 하나 또는 그 초과의 측벽들 및 상기 패터닝된 피처의 최하부의 증착 표면을 포함하고, 그리고 상기 측벽들 각각은 베이스 및 캡을 갖고,
    상기 하나 또는 그 초과의 측벽들 각각의 상기 캡은 실리콘 질화물을 포함하고 그리고 상기 베이스는 실리콘 산화물을 포함하고,
    상기 하나 또는 그 초과의 측벽들 각각의 상기 캡의 제1 표면적은 각각의 측벽의 표면적의 적어도 1/3이고 그리고 상기 하나 또는 그 초과의 측벽들 각각의 상기 베이스의 제2 표면적은 각각의 측벽의 표면적의 적어도 일부이고,
    상기 증착 표면은 본질적으로 실리콘으로 이루어지고, 그리고
    선택적으로 증착된 실리콘 산화물 층은, 상기 패터닝된 피처 위로 TEOS(tetraethyl orthosilicate) 및 오존을 유동시킴으로써 상기 증착 표면 상에 형성됨 ―;
    상기 패터닝된 피처 내에 선택적으로 증착된 실리콘 산화물 층을, 각자의 캡 각각에 대응하는 각각의 측벽의 부분들을 노출시키고 상기 측벽의 상기 베이스 부분을 노출되지 않게 남겨두는 깊이까지 식각하는 단계; 및
    상기 선택적으로 증착된 실리콘 산화물 층을 어닐링하는 단계를 포함하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  16. 제4 항에 있어서,
    상기 오존은 10 질량% 내지 18 질량%의 레이트로 상기 프로세싱 챔버 내로 유동하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  17. 제2 항에 있어서,
    상기 어닐링 단계 동안 온도는 300℃ 내지 480℃인,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  18. 제11 항에 있어서,
    상기 오존은 10 질량% 내지 18 질량%의 레이트로 상기 프로세싱 챔버 내로 유동하는,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
  19. 제9 항에 있어서,
    상기 어닐링 단계 동안 온도는 300℃ 내지 480℃인,
    기판 상에 실리콘 산화물 층을 선택적으로 형성하기 위한 방법.
KR1020187002530A 2015-06-26 2016-06-01 실리콘 산화물 막들의 선택적 증착 KR102377376B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562185388P 2015-06-26 2015-06-26
US62/185,388 2015-06-26
PCT/US2016/035302 WO2016209570A1 (en) 2015-06-26 2016-06-01 Selective deposition of silicon oxide films

Publications (2)

Publication Number Publication Date
KR20180014204A KR20180014204A (ko) 2018-02-07
KR102377376B1 true KR102377376B1 (ko) 2022-03-21

Family

ID=57586127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187002530A KR102377376B1 (ko) 2015-06-26 2016-06-01 실리콘 산화물 막들의 선택적 증착

Country Status (6)

Country Link
US (1) US10176980B2 (ko)
JP (1) JP6920219B2 (ko)
KR (1) KR102377376B1 (ko)
CN (2) CN114121605A (ko)
TW (1) TWI716414B (ko)
WO (1) WO2016209570A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10176984B2 (en) * 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10242866B2 (en) 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US10043656B1 (en) * 2017-03-10 2018-08-07 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US9911595B1 (en) 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
JP7203515B2 (ja) 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
US10460930B2 (en) 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
CN112005343A (zh) 2018-03-02 2020-11-27 朗姆研究公司 使用水解的选择性沉积
US10354859B1 (en) * 2018-03-14 2019-07-16 Sandisk Technologies Llc Three-dimensional resistive random access memory device containing selectively grown amorphous silicon-containing barrier and method of making the same
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
US11978625B2 (en) 2021-10-18 2024-05-07 Applied Materials, Inc. Methods of forming metal nitride films

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070720A1 (en) 2009-09-18 2011-03-24 Elpida Memory, Inc. Method of manufacturing semiconductor device
CN103839868A (zh) 2014-02-21 2014-06-04 上海华力微电子有限公司 浅沟槽隔离结构的制作方法
US20140239401A1 (en) 2013-02-25 2014-08-28 International Business Machines Corporation Silicon nitride gate encapsulation by implantation
US20140273423A1 (en) 2013-03-13 2014-09-18 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
CN104091780A (zh) 2014-07-25 2014-10-08 上海华力微电子有限公司 自对准sti的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213382A (ja) * 1995-02-02 1996-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH11307625A (ja) * 1998-04-24 1999-11-05 Hitachi Ltd 半導体装置およびその製造方法
US6413826B2 (en) * 1999-04-07 2002-07-02 Vantis Corporation Gate insulator process for nanometer MOSFETS
US6235354B1 (en) * 1999-11-01 2001-05-22 United Microelectronics Corp. Method of forming a level silicon oxide layer on two regions of different heights on a semiconductor wafer
US6429092B1 (en) 2000-06-19 2002-08-06 Infineon Technologies Ag Collar formation by selective oxide deposition
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US6444528B1 (en) 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
US6503851B2 (en) 2000-08-31 2003-01-07 Micron Technology, Inc. Use of linear injectors to deposit uniform selective ozone TEOS oxide film by pulsing reactants on and off
US6368986B1 (en) 2000-08-31 2002-04-09 Micron Technology, Inc. Use of selective ozone TEOS oxide to create variable thickness layers and spacers
KR100413829B1 (ko) * 2001-03-23 2003-12-31 삼성전자주식회사 트렌치 격리 구조 및 그 형성 방법
US6566227B2 (en) * 2001-08-13 2003-05-20 Infineon Technologies Ag Strap resistance using selective oxidation to cap DT poly before STI etch
US7625603B2 (en) * 2003-11-14 2009-12-01 Robert Bosch Gmbh Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics
US7790633B1 (en) * 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US8232176B2 (en) * 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US20080299775A1 (en) * 2007-06-04 2008-12-04 Applied Materials, Inc. Gapfill extension of hdp-cvd integrated process modulation sio2 process
US7745350B2 (en) * 2007-09-07 2010-06-29 Applied Materials, Inc. Impurity control in HDP-CVD DEP/ETCH/DEP processes
US8012887B2 (en) * 2008-12-18 2011-09-06 Applied Materials, Inc. Precursor addition to silicon oxide CVD for improved low temperature gapfill
JP2012028420A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 半導体装置およびその製造方法
CN102479742A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 用于集成电路的衬底及其形成方法
WO2013048872A1 (en) * 2011-09-26 2013-04-04 Applied Materials, Inc. Pretreatment and improved dielectric coverage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070720A1 (en) 2009-09-18 2011-03-24 Elpida Memory, Inc. Method of manufacturing semiconductor device
US20140239401A1 (en) 2013-02-25 2014-08-28 International Business Machines Corporation Silicon nitride gate encapsulation by implantation
US20140273423A1 (en) 2013-03-13 2014-09-18 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
CN103839868A (zh) 2014-02-21 2014-06-04 上海华力微电子有限公司 浅沟槽隔离结构的制作方法
CN104091780A (zh) 2014-07-25 2014-10-08 上海华力微电子有限公司 自对准sti的形成方法

Also Published As

Publication number Publication date
TWI716414B (zh) 2021-01-21
JP6920219B2 (ja) 2021-08-18
JP2018524814A (ja) 2018-08-30
US10176980B2 (en) 2019-01-08
TW201710539A (zh) 2017-03-16
CN107660307B (zh) 2021-11-05
KR20180014204A (ko) 2018-02-07
US20170004974A1 (en) 2017-01-05
CN114121605A (zh) 2022-03-01
CN107660307A (zh) 2018-02-02
WO2016209570A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
KR102377376B1 (ko) 실리콘 산화물 막들의 선택적 증착
TWI834919B (zh) 氧化矽之拓撲選擇性膜形成之方法
CN107104036B (zh) 用于在沟槽侧壁或平整表面上选择性形成氮化硅膜的方法
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US7718553B2 (en) Method for forming insulation film having high density
US8232176B2 (en) Dielectric deposition and etch back processes for bottom up gapfill
TW202104632A (zh) 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US8466067B2 (en) Post-planarization densification
JP2023052113A (ja) 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
CN111684566A (zh) 用于氮化硅薄膜的处理方法
JP6688588B2 (ja) 流動性膜の硬化浸透深度の改善及び応力調整
TWI710015B (zh) 基板處理方法
TWI843755B (zh) 用於間隙填充的遠程氫電漿暴露以及摻雜或未摻雜矽碳化物沉積
TWI837174B (zh) 沉積介電材料之方法
CN110431660B (zh) 表面改性以改进非晶硅间隙填充
TWI773446B (zh) 氮化矽膜之多層沉積及處理
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
US9312167B1 (en) Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber
JP7556891B2 (ja) 高エネルギー低線量プラズマを用いた窒化ケイ素ベースの誘電体膜の後処理の方法
TWI854314B (zh) 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長
JP2022111764A (ja) シリコン含有膜の形成方法及び処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant