JPH08213382A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は素子の実効面積が大きく高集積化が
可能な半導体装置の構造及び製造方法を提供するもので
ある。 【構成】 半導体装置中の無効領域であるバーズビーク
の発生領域に窒素をドーピングすることにより、窒素の
酸化抑制作用を利用してシリコン酸化物であるバーズビ
ークの形成を抑制し、かかる無効領域を減少させること
により上記目的を達成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に係り、特に二以上の活性な素子領域及び当
該活性な素子領域の間を分離する分離領域を有する半導
体装置およびその製造方法に関する。

【０００２】

【従来の技術】図２０は電子情報通信学会技術報告(石
嶋他,SSD84-51,1984,p47)に示された従来の半導体装置
であり、１はｐ型シリコン基板、２は溝、３はシリコン
酸化膜、４は多結晶シリコン、５はシリコン酸化膜、６
はｎ型シリコン、７はシリコン酸化膜、８は電極、９は
シリコン酸化膜、１０は多結晶シリコン、１１はバーズ
ビーク、１２は活性な素子領域、１３は素子分離領域、
１４はシリコン酸化膜のサイドウォールを示す。本構造
に示されるように、従来の製造方法を用いた場合はシリ
コン酸化膜３及び５形成時に酸化膜１５近傍において酸
化膜３の成長速度が大きくなり、酸化膜３が横方向に成
長することによってバーズビーク２０、２１が形成され
る。かかるバーズビークの横方向への広がりはトランジ
スタの無効領域を形成し、半導体装置の実行面積の減少
を引き起こすこととなる。

【０００３】次に、バーズビーク２０、２１の形成過程
を製造方法を用いて説明する。図２１は上記半導体装置
の製造方法であり、１５はシリコン酸化膜、１６はマス
ク、１７はレジスト、１８は横方向の酸化速度、１９は
横方向の酸化速度、２０、２１はバースビークである。

【０００４】図２１（ａ）〜（ｆ）にかかる半導体装置
の作製方法を示す。まず、図２１（ａ）に示すようにｐ
型シリコン基板１上にシリコン酸化膜１５、マスク１
６、レジスト１７をこの順に作製し、活性な素子領域１
２の部分にレジスト１７を残すように写真製版を行う。
マスク１６は以下に説明するエッチング、酸化、イオン
注入等のプロセス（マスク１６を除去するまでの工程に
おけるプロセス）から活性な素子領域を守るためのマス
クである。また、分離領域を作製するプロセスに必要な
膜をも含む。通常、シリコン酸化膜、シリコン窒化膜、
多結晶シリコンを少なくともひとつ以上含む膜から構成
されている。例えばシリコン窒化膜、シリコン酸化膜を
この順に作製した多層膜、多結晶シリコン、シリコン酸
化膜をこの順に作製した多層膜等である。ｐ型シリコン
基板１上にマスク１６を直接作製するとストレス等によ
りｐ型シリコン基板１に歪みが生じ、半導体装置の機能
を劣化させる。このため、シリコン酸化膜１５をｐ型シ
リコン基板１とマスク１６の間に挿入する。シリコン酸
化膜１５はエッチングマスクとしても機能させることが
できるため、マスク１６の中に含めることもできるが、
バーズビーク発生原因の一つでもあるのでここではマス
ク１６と区別する。次に図２１（ｂ）に示すようにレジ
スト１７のパターンをマスク１６、シリコン酸化膜１５
に反応性イオンエッチング等のエッチング技術により転
写した後、レジスト１７を除去、マスク１６とシリコン
酸化膜１５の開口部のｐ型シリコン基板１を１５、１６
をマスクとしてエッチングにより除去し、溝２を形成
し、熱酸化により溝２の側表面にシリコン酸化膜３を形
成し、凹部を設ける。この時、シリコン酸化膜３を形成
する熱酸化によりバーズビーク２０が形成される。熱酸
化は酸素がシリコン中に侵入し、シリコンと反応、シリ
コン酸化膜を形成することで進行する。シリコン酸化膜
１５に近いｐ型シリコン基板１では酸素は溝２の側表面
だけでなくシリコン酸化膜１５からも供給されるため、
図２１（ｂ）に示したようにシリコン酸化膜１５に近い
ｐ型シリコン基板１では酸化速度１８が大きくなり、シ
リコン酸化膜１５から遠いｐ型シリコン基板１では酸化
速度１９が小さくなる（図２１（ｂ）で酸化速度１８、
１９の大きさは矢印の大きさで示されている）。このた
め余分なシリコン酸化膜がシリコン酸化膜１５に近いｐ
型シリコン基板１で発生し、これがバーズビーク２０と
なる。次に図２１（ｃ）に示すように溝２に形成された
凹部を多結晶シリコン４で埋め込む。これは全面に多結
晶シリコンを堆積させた後、エッチバックや化学的機械
研磨等を行う方法、凹部にのみ選択的に多結晶シリコン
を堆積させる方法等により実現できる。続いて図２１
（ｄ）に示すように熱酸化を行うことで多結晶シリコン
４の上部にシリコン酸化膜５を形成する。この熱酸化の
工程で図２１（ｂ）と同じ機構でバーズビーク２１がｐ
型シリコン基板１の上部に形成される。シリコンが酸化
され、シリコン酸化膜となると体積は増加し、その結果
マスク１６は上に押し上げられ、酸素の侵入を助長する
ためバーズビークはさらに大きくなる。次に図２１
（ｅ）に示すようにマスク１６とシリコン酸化膜１５を
エッチングにより除去する。この後、図２１（ｆ）に示
すように活性な素子領域１２にＭＯＳトランジスタ等の
素子を作る。図２１（ｆ）では活性領域１２にｎ型シリ
コン６、シリコン酸化膜９、多結晶シリコン１０、シリ
コン酸化膜のサイドウォール１４しか示していないが、
半導体装置の機能によってダイオード、バイポーラトラ
ンジスタ、容量、抵抗、配線等を作製しても良い。

【０００５】このように従来の製造方法では、図２１
（ｂ）,（ｄ）における熱酸化の工程でバーズビークが
発生し、レジスト１７で規定された活性な素子領域中に
大きく侵入し、活性な素子領域１２と素子分離領域１３
の間にバーズビーク領域１１を形成することとなる。

【０００６】

【発明が解決しようとする課題】ここで活性な素子領域
１２は半導体装置の機能を発揮させるため、また素子分
離領域１３は活性な素子領域の間を分離し活性な素子領
域１２の正常な動作を保証するために必要な領域である
が、バーズビーク領域１１は半導体装置を構成するため
には不要な領域である。特に半導体装置の集積化が進む
につれて、かかるバーズビークの存在は半導体装置の実
効面積の低下を招き、半導体装置の集積度向上の妨げと
なる。

【０００７】そこで本発明は、上記問題点を解決するた
めになされたもので、半導体装置の機能上不要なバーズ
ビーク領域を低減し、高集積化された半導体装置におい
ても実効面積の高い半導体装置及びその製造方法を提供
するものである。

【０００８】

【課題を解決するための手段】そこで本発明は上記目的
を達成するために鋭意研究の結果、従来バーズビークが
形成されていた領域に窒素をドーピングした領域を設け
ることによりバーズビークの形成を抑制できることを見
出し、本発明を完成した。

【０００９】即ち、本発明は半導体基板に形成された活
性な素子領域と、活性な素子領域を分離するために半導
体基板に形成された分離領域から構成される集積回路で
あって、活性な素子領域と分離領域の境界領域の少なく
とも一部に、窒素をドーピングした領域を設けたことを
特徴とする半導体装置の構造にある。

【００１０】上記分離領域の一つは、半導体基板内に溝
を作製し、かかる溝内に絶縁体、または絶縁体と半導
体、導電体のうち少なくとも一つを組み合わせた材料で
埋め込むことにより作製するトレンチ型分離領域であ
り、本発明はかかる分離領域を構成する溝に窒素のドー
ピング領域を形成するものである。窒素のドーピング領
域は分離領域を構成する溝の側壁の上部のみに、または
溝の側壁の上部および底部に、または溝の上部から深さ
方向にむかって変化させて形成するものであり、さらに
溝の上部の窒素のドーピング濃度より下部のドーピング
濃度を低く形成するものであってもよい。また上記分離
領域を構成する溝の幅は、溝の下部において上部よりも
広くなっている構造でもよい。上記分離領域への窒素の
ドーピングはイオン注入法によって行うことが好まし
い。

【００１１】また、上記分離領域の他の一つはＬＯＣＯ
Ｓ（LOCal Oxidation of Silicon)法により作製された
ものであり、本発明はかかるＬＯＣＯＳ法で作製された
分離領域を構成する分離酸化膜と活性な素子領域の境界
に、窒素のドーピング領域を形成するものであるととも
に、かかるドーピング濃度が上部より下部において低く
なるように形成されるものでもある。

【００１２】さらに本発明は半導体基板に形成された活
性な素子領域と、活性な素子領域を分離するために形成
された分離領域から構成される集積回路の活性な素子領
域の少なくとも一部に窒素のドーピング領域を設けるも
のであり、またかかる活性な素子領域を構成する素子の
一部がＭＯＳトランジスタにより構成されている構造に
おいては窒素のドーピング領域を該ＭＯＳトランジスタ
のゲート絶縁膜の下部に、または該ＭＯＳトランジスタ
のソース、ドレインの内部、周囲の少なくとも一部に設
けるものでもある。

【００１３】また本発明にかかる半導体基板はシリコン
基板またはＳＯＩ基板（Silicon-On-Insulator)であっ
てもよく、また半導体装置はＤＲＡＭ（Dynamic Random
Access Memory）またはＳＲＡＭ（Static Random Acce
ss Memory）またはフラッシュメモリであってもよい。

【００１４】さらに本発明は半導体基板全面に窒素イオ
ンを注入する工程と、活性な素子領域を覆うマスクを設
けた後に該マスクを用いた半導体基板のエッチングによ
り基板上にリセスを設ける工程と、さらに該マスク以外
の領域に熱酸化により酸化膜を形成した後に該マスクを
除去する工程を有する半導体装置の製造方法を提供する
ものである。かかる製造方法の一つはＬＯＣＯＳ法で形
成される分離領域を有する半導体装置に関するもので、
半導体基板上に活性な素子領域を覆うマスクを設けた後
に該マスクを用いた半導体基板のエッチングにより基板
上にリセスを設ける工程と、該マスクを用いた窒素の斜
めイオン注入により上記リセスの側壁に窒素を注入する
工程と、該マスク以外の領域に熱酸化により酸化膜を形
成した後に該マスクを除去する工程を有するＬＯＣＯＳ
法にかかる半導体装置の製造方法及び、半導体基板上に
活性な素子領域を覆う第１マスクと素子分離領域を覆う
第２マスクを設ける工程と、活性な素子領域と分離領域
の境界領域上にある第１マスクまたは第２マスクの少な
くとも一方のマスクを除去した後に当該開口部に窒素の
イオン注入を行う工程と、さらに第２マスクの除去後第
１マスク以外の領域に熱酸化により酸化膜を作製しその
後第１マスクを除去する工程を有するＬＯＣＯＳ法にか
かる半導体装置の製造方法である。

【００１５】また製造方法の一つはトレンチ構造の分離
領域を有する半導体装置に関するもので、半導体基板上
に活性な素子領域を覆うマスクを設けた後に該マスクを
用いたエッチングにより基板上に溝を設ける工程と、該
マスクを用いた窒素の斜めイオン注入により上記溝の側
壁に窒素を注入する工程と、上記溝の側表面の少なくと
も一部に絶縁膜を形成した後に凹部を設ける工程と、上
記凹部を絶縁体、半導体または導電体で埋め込む工程と
上記マスクを除去する工程を有する半導体装置の製造方
法、及び上記凹部を絶縁体、半導体または導電体で埋め
込む工程の後に埋め込まれた絶縁体、半導体または導電
体の上部表面を酸化することにより絶縁膜を形成する工
程と、上記マスクを除去する工程とを有する半導体装置
の製造方法でもある。また半導体基板上に活性な素子領
域を覆うマスクを設けた後に該マスクを用いたエッチン
グにより基板上に溝を設ける工程と、該マスクを用いた
窒素の斜めイオン注入により上記溝の側壁に窒素を注入
する工程と、上記溝の側表面の少なくとも一部に絶縁膜
を形成した後に凹部を設ける工程とを有する半導体装置
の製造方法でもある。さらに半導体基板全面に窒素をイ
オン注入する工程と、活性な素子領域を覆うマスクを設
ける工程と、該マスク以外の領域の半導体基板をエッチ
ングし溝を設ける工程と、上記溝の内面の少なくとも一
部に絶縁膜を形成した後凹部を設ける工程と、上記凹部
を絶縁体、半導体または導電体で埋め込む工程と、上記
マスクを除去する工程とを有する半導体装置の製造方法
及び、上記凹部を絶縁体、半導体または導電体で埋め込
む工程の後に、埋め込まれた絶縁体、半導体または導電
体の上部表面を酸化することにより上部表面に絶縁膜を
形成する工程と、上記マスクを除去する工程とを有する
半導体装置の製造方法でもある。

【００１６】

【作用】本発明は、活性な素子領域と分離領域との境界
領域に窒素をドーピングした領域を設けるもので、トレ
ンチ型およびＬＯＣＯＳ型分離領域の形成にあたり、ド
ーピングされた窒素はシリコン中への酸素の拡散を抑制
する、即ちシリコンの酸化を抑制する効果を有するため
（図２)、溝内部またはリセス領域を熱酸化して分離領
域を形成する時に境界領域を越えて酸化層が拡大するこ
とはなくなる。即ち、バーズビークの形成がなくなる。

【００１７】トレンチ構造の分離領域を有する構造であ
って、かかる溝の周囲に窒素のドーピング領域を形成す
ることにより分離領域におけるバーズビークの形成を防
止することができる。かかるドーピング領域は溝の側壁
の上部のみでもよい（図４)。なぜなら、分離領域形成
時のバーズビークは特に溝の側壁上部において現れるか
らである。さらに、側壁の底部に窒素のドーピング領域
を形成すると、底部における酸化絶縁膜の形成を抑制す
ることができる（図６)。また、窒素のドーピング濃度
は溝の上部から深さ方向に向って変化し、特に溝の上部
より下部の窒素濃度を低くすることにより（図９
（ｂ））、分離領域を構成する溝の幅が、溝の下部にお
いて上部より広くなっている構造を形成することができ
る（図８）。上記分離領域への窒素のドーピングはイオ
ン注入の他、プラズマによるドーピングや窒素を含むガ
スによるドーピング、溝内部に埋め込まれる材料からの
熱拡散等による方法が提案されているが、イオン注入法
を用いることにより、必要な部分に選択的に窒素をドー
ピングすることが可能となる。

【００１８】また、ＬＯＣＯＳ法により作製した分離酸
化膜からなる分離領域と活性な素子領域の境界領域に窒
素のドーピング領域を形成することにより、リセスにお
ける分離領域の形成をバーズビークを抑制しつつ行うこ
とができる（図１１）。かかる窒素のドーピング領域に
おいてはドーピング濃度が上部より下部において低くな
っているものでもよい。

【００１９】さらに窒素のドーピング領域は酸素のみな
らず他の原子（例えばホウ素等)の拡散防止に対しても
有効である。 従って本発明は半導体基板に形成された活
性な素子領域と、活性な素子領域を分離するために形成
された分離領域から構成される集積回路において、活性
な素子領域と基板領域との境界領域に窒素のドーピング
領域を設けることより、活性な素子領域からの不純物の
拡散を抑制することができる。特に、かかる活性な素子
領域を構成する素子の一部がＭＯＳトランジスタにより
構成されている構造においては窒素のドーピング領域を
該ＭＯＳトランジスタのゲート絶縁膜の下部に設けるこ
とにより、ゲート絶縁膜の膜厚制御が容易になる（図１
８）。または該ＭＯＳトランジスタのソース、ドレイン
の内部、周囲の少なくとも一部に設けることによりソー
ス、ドレインからの不純物の拡散が抑制され、浅い接合
が形成できる（図１７）。

【００２０】本発明は半導体基板としてはシリコン基板
及びＳＯＩ基板に、回路としてはＤＲＡＭ、ＳＲＡＭ、
フラッシュメモリに適用することができる。

【００２１】また本発明は上記半導体装置の製造方法を
提供するものでもある。本発明にかかる製造方法の一つ
はＬＯＣＯＳ法により作製した分離領域を有する構造に
かかるものであり(図１２,１４,１６)、半導体基板全面
に窒素イオンを注入して窒素をドーピングした領域を形
成することにより、リセスの領域に熱酸化により分離領
域の酸化膜を形成するにあたり、バーズビークの形成を
抑制することができる。また、マスクを用いた窒素の斜
めイオン注入によりリセスの側壁に窒素を注入すること
により、該リセスの領域に熱酸化により分離領域の酸化
膜を形成するにあたり、バーズビークの形成を抑制する
ことができる。上記マスクは活性な素子領域を覆う第１
マスクと分離領域を覆う第２マスクとに区分して形成
し、第１マスクと第２マスクとの間に存在する境界領域
に窒素のイオン注入を行うことにより、境界領域に窒素
のドーピング領域を容易に形成することができる。

【００２２】他方、もう一つの方法はトレンチ構造から
なる分離領域を有する構造にかかるもので(図３,５,７,
９,１０)、マスクを用いた窒素の斜めイオン注入により
上記溝内部に窒素のドーピング領域を形成することがで
きる。他方、半導体基板全面に窒素をイオン注入するこ
とによっても上記溝の周囲に窒素のドーピング領域を形
成することができる。

【００２３】さらに、埋め込まれた上記絶縁体、半導体
または導電体の上部表面を酸化し絶縁膜を形成する工程
においても酸化膜の横方向への形成を抑え、バーズビー
クの形成を抑制することができる。

【００２４】また、溝の内部に窒素を注入する工程にお
いて、溝の周囲のドーピング濃度が上部より下部におい
て低くなるようにすることにより、窒素のドーピング濃
度に逆比例して溝内部に形成される酸化膜の厚みが上部
より下部において大きくなり、この酸化膜を除去するこ
とにより溝内部形状を下部において上部よりも広く形成
することができる。上記溝凹部を絶縁体、半導体および
導電体から選ばれる１つまたは組合せの材料で埋め込む
工程において、溝内部に埋め込まれる材料の内部に空孔
を形成することができ、かかる埋め込み材料中のストレ
スを緩和し、材料中の欠陥を低減できる。

【００２５】

【実施例】

(実施例１)この発明の一実施例について説明する。図１
において、２２は窒素がドーピングされた領域を示す。
窒素をシリコン中に含む領域を活性な素子領域１２と素
子分離領域１３の境界に設けることにより、バーズビー
ク１１を従来の半導体装置より減少させることができ
る。図２にシリコンの熱酸化を一定温度で一定時間行っ
た時の窒素ドーピング量と形成されたシリコン酸化膜厚
の関係を示す。この結果から窒素のドーピング量の増加
によりシリコン酸化膜厚は減少することが分かる。即
ち、シリコン酸化膜厚を窒素のドーピング量により制御
できるのである。これはシリコン中に窒素が導入される
ことによりシリコン中への酸素の侵入、拡散が抑制され
るためシリコンの酸化が抑制されるためと考えられる。
これはシリコン窒化膜がほとんど熱酸化されないことか
らも推測される。また上記結果から窒素が導入されたシ
リコンは酸素以外の元素のシリコン中での拡散も抑える
ことが予測される。従って、窒素が導入された領域中ま
たは接する領域にある原子の拡散（例えば熱を加えるプ
ロセスにおける原子の拡散）を抑制することも可能と考
えられる。具体的には素子分離領域中のチャネル形成の
抑制用にイオン注入されたボロン原子等、活性な素子領
域のＭＯＳトランジスタのソース、ドレイン（ｎ型シリ
コン６）中のヒ素やリン等の原子の拡散を防ぎ、不純物
分布のぼけを少なくし、半導体装置の電気的特性の劣化
を抑制することができる。

【００２６】図３は図１の半導体装置の製造方法であ
り、２３は窒素の斜めイオン注入を示す。本半導体装置
の製造方法と従来の半導体装置の製造方法（図２１）と
の違いは素子分離領域１３と活性な素子領域１２の境界
領域でｐ型シリコン基板１の上部（図２１でバーズビー
クが発生している部分）に窒素を導入する点である。従
来の製造方法で用いたマスクの構成、エッチング方法、
溝の埋め込み方法等は本発明の製造方法においても用い
ることが可能である。まず、図３（ａ）に示すようにｐ
型シリコン基板１上にシリコン酸化膜１５、マスク１
６、レジスト１７をこの順に作製し、活性な素子領域１
２の部分にレジスト１７を残すように写真製版を行う。
マスク１６、シリコン酸化膜１５は従来の製造方法と同
じ働きをする。次に図３（ｂ）に示すようにレジスト１
７のパターンをマスク１６、シリコン酸化膜１５に転写
した後、レジスト１７を除去、マスク１６とシリコン酸
化膜１５の開口部のｐ型シリコン基板１を除去し、溝２
を形成する。次に図３（ｃ）に示すように窒素を斜めに
イオン注入２３し、窒素をドーピングした領域２２を作
製する。この時、イオンの注入角度を斜めにすることで
溝２の側壁に窒素を導入することができる。窒素の濃度
は溝２の側壁に形成する酸化膜厚により図２から決定す
る。また窒素の導入方法はイオン注入の他にプラズマに
よるドーピングや窒素を含むガスによるドーピング等の
方法で窒素を導入してもよい。また、本実施例ではシリ
コンに直接、窒素イオン注入しているが、溝２の側壁に
シリコン酸化膜を作製し、このシリコン酸化膜越しに窒
素をイオン注入しても良い。このシリコン酸化膜は次工
程（図３（ｄ））のシリコン酸化膜３を兼ねても良い
し、シリコン酸化膜を除去後、新たにシリコン酸化膜３
を熱酸化で作製しても良い。次に図３（ｄ）に示すよう
に熱酸化により溝２の側表面にシリコン酸化膜３を形成
し、凹部を設ける。窒素の導入された溝２の上部２２の
酸化速度は従来の酸化速度１８より遅いため従来の製造
方法で形成されるバーズビーク２０がなくなる。酸化は
窒素を注入した後、熱処理（不活性ガス中で熱を加える
処理）を行ってから行ってもよい。この熱処理でシリコ
ン中の窒素を活性化することでより効率よくシリコンの
酸化を抑えることができる。また、本実施例では熱酸化
は一度しか行っていないが溝２の側壁に存在するプロセ
スダメージを除去するために溝２の側壁を熱酸化し、シ
リコン酸化膜を形成、そのシリコン酸化膜を除去、新た
に熱酸化し、シリコン酸化膜３を作製してもよい。次に
図３（ｅ）に示すように溝２に形成された凹部を多結晶
シリコン４で埋め込む。次に図３（ｆ）に示すように熱
酸化を行うことで多結晶シリコン４の上部にシリコン酸
化膜５を形成する。この熱酸化工程においても導入され
た窒素によって溝２に接する部分の酸化が抑制されるた
め、バーズビーク２１の発生はない。このため従来の作
製方法で起きるマスク１６の押し上げもほとんど発生し
ない。次に図３（ｇ）に示すようにマスク１６とシリコ
ン酸化膜１５を除去する。この後、図３（ｈ）に示すよ
うに活性な素子領域１２にＭＯＳトランジスタ等の素子
を作る。図３（ｈ）ではＭＯＳトランジスタしか示して
いないが、半導体装置の機能によってバイポーラトラン
ジスタ、ダイオード、容量、抵抗、配線等を作製しても
良いことは従来の半導体装置と同様である。このような
活性な素子を用いた回路としてはダイナミックランダム
アクセスメモリ（ＤＲＡＭ）、スタティックランダムア
クセスメモリ（ＳＲＡＭ）、フラッシュメモリ等があ
る。また、基板はシリコンの他にシリコンオンインシュ
レータ（ＳＯＩ）、ガリウムヒ素、インジウムリン等の
基板を用いてもよい。また、本実施例１では溝２に形成
された凹部の埋め込み材料として多結晶シリコンを用い
たが非晶質シリコン、結晶シリコン、ゲルマニウム、不
純物をドーピングした多結晶シリコン、不純物をドーピ
ングした非晶質シリコン等他の半導体や導電体でもよ
い。また、多結晶シリコン４を酸化し、上部にシリコン
酸化膜５を設けたが、多結晶シリコン４の上部にシリコ
ン酸化膜、シリコン窒化膜等の絶縁膜を堆積させ、シリ
コン酸化膜５に代えても良い。この場合、多結晶シリコ
ン４の酸化によるバーズビーク２１は発生しないため、
バーズビーク２０のみを制御すればよく、ドーピングす
る窒素量は多結晶シリコンを用いる場合より少なくてよ
い。

【００２７】(実施例２）この発明の他の一実施例を図
４で説明する。図４において２４はシリコン酸化膜を示
す。半導体装置の内部で活性な素子領域の間に溝を設け
て分離するいわゆるトレンチ分離では、溝の埋め込み材
料として、実施例１では半導体（例えば多結晶シリコ
ン）や導電体を用いたが、この他にシリコン酸化膜、シ
リコン窒化膜等の絶縁膜を用いることも可能である。本
実施例２は溝をシリコン酸化膜で埋め込んだ例であり、
このように活性な素子領域間を絶縁材料であるシリコン
酸化膜２４で埋め込むことによっても活性な素子間を絶
縁することができる。このような構成を用いる場合も、
実施例１と同様、窒素を導入する部分はバーズビークが
発生する領域、すなわち活性な素子領域１２と素子分離
領域１３の境界領域である。半導体装置の活性な素子領
域の構成、製造方法等は従来の半導体装置や実施例１で
用いた構成や方法を用いることができる。このことは以
下の実施例についても同様である。

【００２８】図５は図４の半導体装置の製造方法を示
す。図５（ａ）の構造に至る過程は図３（ａ）から
（ｄ）と同じである。本実施例では窒素を導入する領域
は実施例１と同じであるため、窒素が導入された領域を
作製する方法も実施例１と同じ方法の斜めのイオン注入
等の技術で作製できる。図３（ｄ）の構造を作製した
後、溝２に形成された凹部とその上部をシリコン酸化膜
２４で埋め込む。これは全面にシリコン酸化膜を堆積さ
せた後マスク１６の上部までエッチバックする方法、選
択デポジションでマスク１６の上部までシリコン酸化膜
２４を埋め込む方法等で行う。次に図５（ｂ）に示すよ
うにマスク１６とシリコン酸化膜１５を除去する。次に
図５（ｃ）に示すように活性な素子領域１２の構造を作
製する。また、本実施例では、溝２に形成された凹部の
埋め込み材料としてシリコン酸化膜を用いたが凹部の下
部を多結晶シリコン、上部をシリコン酸化膜で埋め込ん
でもよい。同様に凹部の下部を半導体や導電体、上部を
絶縁膜で埋め込んでもよい。また、本実施例では溝２の
側壁を熱酸化してシリコン酸化膜３を設けたが、この工
程を行わず、溝２を直接、シリコン酸化膜等の絶縁膜等
で埋め込んでもよい。

【００２９】（実施例３)本発明の他の一実施例を図６
で説明する。図６において、２５は窒素がドーピングさ
れた領域を示す。窒素が導入されたシリコンはその酸化
速度が遅くなるが、この現象はバーズビーク量を制御す
ること以外にも利用できる。本実施例ではバーズビーク
を制御すると同時にフィールドシールド型のトレンチ分
離構造を作製した例について説明する。窒素をトレンチ
の側壁および底部にイオン注入すると、このうちトレン
チ底部に導入された窒素は、シリコン酸化膜３の作製工
程である熱酸化中にトレンチ底部の酸化を抑制する役割
を果たす。従って、図６に示すようにバーズビークが抑
制され、かつトレンチ底部に絶縁膜が存在しない構造の
素子分離領域１３を形成することができる。このように
素子分離を行う溝の周囲で窒素濃度の分布をもたせるこ
とで簡単に複雑な構造が実現できる。

【００３０】図７は図６の半導体装置の製造方法を示
す。図７において、２６は窒素のイオン注入である。図
７（ａ）の構造に至る過程は図３（ａ）から（ｂ）と同
じである。溝２を形成した後、図７（ａ）に示すように
窒素の斜め注入によりバーズビーク抑制用の窒素を溝の
側壁上部（窒素がドーピングされた領域２２）に導入す
る。次に図７（ｂ）に示すように窒素のイオン注入２６
を行い、溝２の底部に窒素を導入する。このとき、窒素
量はシリコン酸化膜３を作製する熱酸化でシリコン酸化
膜が生じない程度にする。また、溝２の底部に絶縁膜が
発生しても、多結晶シリコン４とｐ型シリコン基板１が
電気的に導通されている程度の薄い絶縁膜を形成する窒
素量でもよい。次に図７（ｃ）に示すように熱酸化によ
り溝２の側壁のみにシリコン酸化膜３を形成する。この
とき、窒素がドーピングされた領域２２によってバーズ
ビークの発生が抑制される。次に図７（ｄ）に示すよう
に図７（ｃ）で形成された凹部を多結晶シリコン４で埋
め込む。次に図７（ｅ）で示すように熱酸化によりシリ
コン酸化膜５を形成する。この時、窒素がドーピングさ
れた領域２２によってバーズビークの制御がなされるこ
とは実施例１で説明した。次にマスク１６とシリコン酸
化膜１５を除去し（図７（ｆ））、活性な素子領域１２
を作製する（図７（ｇ））。本実施例では溝２に形成し
た凹部の埋め込みとして多結晶シリコン４を用いたが他
の半導体や導電体で埋め込んでもよい。溝２に形成した
凹部の埋め込み方については実施例１で説明した例を本
実施例でも適用できる。

【００３１】(実施例４)本発明の他の一実施例を図８で
説明する。図８において、２７は溝、２８はシリコン酸
化膜、２９は空孔を示す。トレンチ構造作製時に、トレ
ンチ中に空孔を形成することによりトレンチ分離中に貯
まるストレスを緩和することができる。ストレスが少な
い分離は、欠陥が少なくなるので分離領域のリーク電流
が減少し、優れた分離性能が実現できる。即ち、本発明
を用いることで空孔をトレンチ分離内に形成した半導体
装置を実現することができる。

【００３２】図９は図８の半導体装置の作製方法を示
す。図９において、３０は窒素をドーピングした領域、
３１は熱酸化で形成したシリコン酸化膜である。図９
（ａ）の構造にいたる過程は図３（ａ）から（ｂ）と同
じである。溝２を形成した後、図９（ａ）に示すように
窒素を斜めにイオン注入する。窒素のイオン注入の角度
とドーズ量を調整することで（必要に応じてイオン注入
を数度に分けて行っても良い）図９（ｂ）に示すような
窒素のドーピング、即ち溝２の上部（Ａ）から溝２の下
部（Ａ’）に向かって窒素量を減少させるようなドーピ
ングを行う。図９（ｂ）において縦軸は図９（ａ）のＡ
−Ａ’断面の位置であり横軸は窒素のドーピング量であ
る。ここで窒素ドーピング量が多いと酸化速度が減少す
るためシリコン酸化膜厚は減少する。従って、図９
（ａ）,（ｂ）の構造を熱酸化すると図９（ｃ）に示す
ようなシリコン酸化膜３１（溝２の上部に形成されたシ
リコン酸化膜厚より溝２の下部に形成されたシリコン酸
化膜厚の方が厚い構造のシリコン酸化膜）が形成され
る。次にシリコン酸化膜３１を選択的にエッチングする
ことで図９（ｄ）に示すような溝２７（溝上部の幅より
溝下部の幅が広い構造）を形成する。次にＣＶＤ等でシ
リコン酸化膜を堆積し、エッチバックすることで図９
（ｅ）に示すような空孔を持った構造を形成する。シリ
コン酸化膜の堆積では堆積が試料の全ての面で等方的に
起きるため、溝上部が溝下部より幅が狭いと、溝内部に
空孔が発生するのである。また、溝２７の側壁を熱酸化
し、側壁にシリコン酸化膜を形成した後、ＣＶＤ等でシ
リコン酸化膜を堆積しても良い。次にマスク１６、シリ
コン酸化膜１５を除去し、活性な素子領域にＭＯＳトラ
ンジスタ等の素子を作製する（図９（ｆ））。

【００３３】(実施例５)本発明の他の一実施例を図１０
で説明する。図１０において、３２はシリコン酸化膜
（下敷酸化膜）、３３は基板全面への窒素イオン注入、
３４は窒素ドーピングされた領域、３５はマスクを示
す。本実施例によっても図１に示した構造が実現される
ので、ここでは斜めのイオン注入法を用いない本製造方
法について説明する。まず、図１０（ａ）に示すように
シリコン酸化膜（下敷酸化膜）３２越しにシリコン基板
全面に窒素をイオン注入３３し、窒素がドーピングされ
た領域３４を作製する。ダメージ無く窒素を基板にイオ
ン注入できればシリコン酸化膜（下敷酸化膜）３２は無
くても良い。次に図１０（ｂ）に示すようにシリコン酸
化膜３２上にマスク３５、レジスト１７をこの順に作製
し、活性な素子領域１２の部分にレジスト１７を残すよ
うに写真製版を行う。マスク３５、シリコン酸化膜３２
は実施例１でのマスク１６、シリコン酸化膜１５と同様
の働きで、このマスク３５、シリコン酸化膜３２を除去
するまでの工程でプロセスから活性な領域を守る働きを
する。次に図１０（ｃ）に示すようにレジスト１７のパ
ターンをマスク３５、シリコン酸化膜３２に転写した
後、レジスト１７を除去、マスク３５とシリコン酸化膜
３２の開口部のｐ型シリコン基板１をエッチングし、溝
２を形成する。次に図１０（ｄ）に示すように熱酸化に
より溝２の側表面にシリコン酸化膜３を形成し、凹部を
設ける。窒素のドーピングされた領域３４の内、溝２の
上部に接する部分の窒素が溝２の上部の酸化速度を遅く
するため、従来の製造方法で形成されていたバーズビー
ク２０の発生が抑制される。窒素を注入した後（図１０
（ａ））、ここまでに至る工程の間で熱処理（不活性ガ
ス中で熱を加える処理）を行ってシリコン中の窒素を活
性化させても良い。また、本実施例では熱酸化は一度し
か行っていないが溝２の側壁に存在するプロセスダメー
ジを除去するために溝２の側壁を熱酸化し、シリコン酸
化膜を形成、そのシリコン酸化膜を除去した後さらに、
新たな熱酸化を行いシリコン酸化膜３を作製しても良
い。シリコン酸化膜３を作製した後、溝２に形成された
凹部に多結晶シリコン４を埋め込む。次に図１０（ｅ）
に示すように熱酸化を行なうことで多結晶シリコンの上
部にシリコン酸化膜５を形成する。この熱酸化の工程に
おいても導入された窒素によってバーズビーク２１の発
生が抑制される。このため従来の作製方法で起きるマス
ク３５の押し上げもほとんど発生しない。次に図１０
（ｆ）に示すようにマスク３５とシリコン酸化膜３２、
窒素が導入された領域（窒素がドーピングされた領域３
３でこの工程までに残っている部分）を除去する。この
後、図１０（ｇ）に示すように活性な素子領域１２にＭ
ＯＳトランジスタ等の素子を作る。本実施例では図１０
（ｆ）の工程で窒素がドーピングされた領域（窒素がド
ーピングされた領域３３でこの工程までに残っている部
分）を除去したが、除去せずにおいても良い。活性な素
子領域に窒素を残す長所としてはＭＯＳトランジスタの
ゲート電極の不純物拡散防止によるゲート電極の空乏化
（ゲート電極に窒素を導入）、ＭＯＳトランジスタのソ
ース、ドレインの不純物拡散防止による浅い接合の形成
（ソース、ドレインに窒素を導入）等である。活性な素
子領域に窒素を導入する方法としては図１０（ａ）の工
程でバーズビーク抑制のための窒素イオン注入と兼ねる
（数回に渡ってイオン注入を行っても良い）か、または
活性な素子領域を作製する工程で窒素をイオン注入して
も良い。また図１０（ｄ）において多結晶シリコン４の
代わりにシリコン酸化膜を埋め込み、図５に示す工程で
半導体装置を作製しても良い。

【００３４】(実施例６)本発明の他の一実施例を図１１
で説明する。図１１において、３６は窒素がドーピング
された領域、３７は熱酸化で形成されたシリコン酸化膜
を示す。実施例１に示したように窒素を導入したシリコ
ンは酸化速度が遅い。これをＬＯＣＯＳを用いた素子分
離に適用することも可能である。本実施例ではその一例
について説明する。ＬＯＣＯＳにおいても活性な素子領
域と素子分離領域の境界でバーズビークが生じる。この
ためバーズビークが発生する境界領域（図１１の窒素が
ドーピングされた領域３６）に窒素を導入することでか
かるバーズビークの発生を抑制することができる。

【００３５】図１２は図１１の半導体装置の製造方法を
示す。図１２において、３８はマスク、３９はマスク、
４０はサイドウォール、４１、４２はマスク、４３は窒
素イオン注入である。まず図１２（ａ）に示すようにｐ
型シリコン基板１上にシリコン酸化膜１５、マスク３
８、レジスト１７をこの順に作製し、活性な素子領域１
２の部分にレジスト１７を残すように写真製版を行な
う。マスク３８は従来の作製方法におけるマスク１６と
同じ働きをする。次に図１２（ｂ）に示すようにレジス
ト１７のパターンをマスク３８に転写した後、レジスト
１７を除去する。次に図１２（ｃ）に示すようにマスク
３９（図１２（ｄ）でのサイドウォール４０を作製する
ための膜）を全面に堆積させた後、異方性エッチングを
行うことにより図１２（ｄ）に示すようなサイドウォー
ル４０を作製する。この工程でサイドウォール４０が活
性な素子領域と素子分離領域の境界に作製される。次に
図１２（ｅ）に示すようにマスク４１（図１２（ｆ）で
のマスク４２を作製するための膜）を全面に堆積させた
後、マスク４１をエッチバックすることにより素子分離
領域上にマスク４２を形成する（図１２（ｆ））。次に
図１２（ｇ）に示すようにマスク４０を選択的に除去す
る。これで活性な素子領域と素子分離領域の境界領域が
開口された。本実施例では開口部に窒素イオン注入時の
ダメージを避けるためのシリコン酸化膜を残しているが
イオン注入のダメージが少なければ開口部のシリコン酸
化膜はなくてもよい。次に図１２（ｈ）に示すように窒
素イオン注入４３を行い、活性な素子領域と素子分離領
域の境界領域に窒素がドーピングされた領域３６を形成
する。この工程ではマスク３８とマスク４２は窒素イオ
ン注入用のマスクとして働く。次に図１２（ｉ）に示す
ようにマスク４２を選択的に素子分離領域から除去した
後図１２（ｊ）に示すように熱酸化を行い、シリコン酸
化膜３７を形成する。この時、窒素をドーピングした領
域３６が活性な素子領域と素子分離領域の境界にあるた
め熱酸化で形成されるシリコン酸化膜３７は活性な素子
領域にまで達しない。即ちバーズビークの発生が抑制さ
れた素子分離構造が作製できる。本実施例ではシリコン
酸化膜１５を全面に残して熱酸化を行ったが、活性な素
子領域以外のシリコン酸化膜１５を除去した後に熱酸化
を行い、シリコン酸化膜３７を形成してもよい。次に図
１２（ｋ）に示すようにマスク３８とシリコン酸化膜１
５を除去する。この後、図１２（ｌ）に示すように活性
な素子領域１２にＭＯＳトランジスタ等の素子を作る。
本実施例におけるマスク３８、マスク４０、マスク４２
は例えば、マスク３８にシリコン窒化膜、マスク４０に
多結晶シリコン、マスク４２にシリコン酸化膜を用いれ
ばよい。バーズビークの大きさはｐ型シリコン基板１の
上部から下部に向かって徐々に減少するため、導入する
窒素量も深さ方向に一定でなく、上部から下部に向かっ
て減少する分布を持たせてもよい。また、本実施例では
マスク４２をマスク３８に自己整合的に形成したがマス
ク３８とマスク４２を写真製版を２回することで形成し
てもよい（図１２（ａ）でレジストを活性な素子領域と
素子分離領域の部分に残し、エッチングすることで活性
な素子領域と素子分離領域の境界領域にのみ、マスクを
開口させる。この後、窒素イオン注入して、窒素がドー
ピングされた領域３６を形成する。次に活性な素子領域
にのみレジストを残すように写真製版を行う。この後、
エッチングにより素子分離領域の上のマスクを除去す
る。レジストを除去することで図１２（ｉ）の構造が作
製される。この後の工程は図１２（ｊ）から（ｌ）と同
じである）。また、本実施例ではマスク４２を、マスク
３８に自己整合的に形成したが図１２（ｂ）の構造を作
製した後、窒素イオン注入し、サイドウォール４０を作
製、開口されている素子分離領域の窒素をエッチングで
取り除いて、サイドウォール４０を選択的に除去するこ
とで図１２（ｉ）の構造を形成してもよい。この構造で
は図１２（ｉ）で素子分離領域の部分の基板がリセスさ
れた構造となっているが、本発明の効果を用いることが
可能である。

【００３６】(実施例７)本発明の他の一実施例を図１３
で説明する。全面に窒素イオン注入を行う製造方法をト
レンチ分離に適用した例を実施例５で説明したが、ＬＯ
ＣＯＳ法を用いた素子分離においても全面に窒素イオン
注入を行う方法を適用することが可能であり、図１３に
示すようにバーズビークの発生を抑制した半導体装置を
実現することができる。図１４に図１３の半導体装置の
製造方法を示す。図１４において、４４はリセスであ
る。まず、図１０（ａ）から（ｂ）の工程を行う。すな
わち、図１０（ａ）に示すようにシリコン酸化膜（下敷
酸化膜）３２越しにシリコン基板全面に窒素をイオン注
入３３し、窒素がドーピングされた領域３４を作製す
る。次に図１０（ｂ）に示すようにｐ型シリコン基板１
上にマスク３５、レジスト１７をこの順に作製し、活性
な素子領域１２の部分にレジスト１７を残すように写真
製版を行う。次にレジスト１７のパターンをマスク３
５、シリコン酸化膜３２に転写した後、レジスト１７を
除去、マスク３５とシリコン酸化膜３２の開口部のｐ型
シリコン基板１をエッチングし、リセス４４を形成する
（図１４（ａ））。このリセス４４を形成することで素
子分離領域の窒素を導入した領域が除去され、シリコン
酸化膜を熱酸化により容易に作製できるようになる。次
に図１４（ｂ）に示すように熱酸化によりシリコン酸化
膜３７を形成する。熱酸化の際にバーズビークが発生し
やすい活性な素子領域との境に窒素が導入されたシリコ
ンがあるため、バーズビークの発生はかかる窒素により
抑制される。本実施例では素子分離領域の窒素をドーピ
ングした領域は全て除去したがシリコン酸化膜を形成す
るのを阻害しない量であれば素子分離領域に窒素が残存
していてもよい。次に図１４（ｃ）に示すようにマスク
３５、シリコン酸化膜３２、活性な素子領域の窒素ドー
ピング領域を除去する。次に図１４（ｄ）に示すように
活性な素子領域にＭＯＳトランジスタ等の素子を作製す
る。本実施例では活性な素子領域に存在した窒素を全て
除去したが活性な素子の特性を劣化させなければ窒素が
活性な素子領域に残っていてもよい。また、実施例５で
説明したように不純物の拡散等を防止する目的で活性な
素子領域に積極的に窒素を残したり、窒素を導入したり
してもよい。

【００３７】(実施例８)本発明の他の一実施例を図１５
で説明する。ＬＯＣＯＳ法においてもｐ型シリコン基板
１上の分離領域と活性な素子領域との境界領域に局所的
に窒素をドーピングすること（例えば窒素のイオン注入
により窒素がドーピングされた領域４５）で図１５に示
すようなバーズビークの発生を抑制した半導体装置を実
現することができる。図１６は図１５の半導体装置の製
造方法を示す。図１６において、４５は窒素ドーピング
した領域である。まず、図３（ａ）に示すようにｐ型シ
リコン基板１上にシリコン酸化膜１５、マスク１６、レ
ジスト１７をこの順に作製し、活性な素子領域１２の部
分にレジスト１７を残すように写真製版を行う。次にレ
ジスト１７のパターンをマスク１６、シリコン酸化膜１
５に転写した後、レジスト１７を除去、マスク１６とシ
リコン酸化膜１５の開口部のｐ型シリコン基板１を除去
し、リセス４４を形成する（図１６（ａ））。次に図１
６（ｂ）に示すように斜めのイオン注入２３により窒素
をリセス４４の側壁上部（窒素をドーピングした領域４
５）に導入する。次に図１６（ｃ）に示すように熱酸化
によりシリコン酸化膜３７を形成する。この時、窒素が
導入された領域４５があるためシリコン酸化膜３７は活
性な素子領域にまで達せず、バーズビークの発生が抑制
される。次に図１６（ｄ）に示すようにマスク１６、シ
リコン酸化膜１５を除去した後、図１６（ｅ）に示すよ
うＭＯＳトランジスタ等の活性な素子領域１２を作製す
る。

【００３８】(実施例９)実施例８では窒素を導入した領
域は活性な素子領域と素子分離領域の境界領域であった
が、それに加えて活性な素子領域の部分に窒素をイオン
注入等の方法で導入してもよい。図１７から図１９はそ
の例を示す。４６は窒素をドーピングした領域、４７は
窒素をドーピングした領域、４８は窒素をドーピングし
た多結晶シリコンである。窒素を導入したシリコン基板
では窒素が不純物（ヒ素、リン等）の拡散を抑制すると
推測される。このため、窒素をＭＯＳトランジスタのソ
ース、ドレインの部分（窒素をドーピングした領域４
６）に導入しておくことでソース、ドレインの不純物の
拡散が抑制され、浅い接合が形成される（図１７）。ま
た、窒素が導入されたシリコンの酸化速度が遅いことを
利用してＭＯＳトランジスタの薄いゲート酸化膜を形成
することが可能である。即ち、窒素をＭＯＳトランジス
タのゲート領域にイオン注入等で導入し、ゲート酸化膜
の熱酸化を行うことにより、かかるゲート部分のシリコ
ンの酸化速度を遅くでき、酸化時間の制御性即ちゲート
酸化膜の膜厚の制御性が向上する(図１８)。また、結晶
シリコン以外の材料である多結晶シリコン等に窒素を導
入してもすでに説明した本発明の効果は有効であると考
えられる。例えば、ＭＯＳトランジスタのゲート電極を
形成する多結晶シリコンに窒素を導入した場合、多結晶
シリコン中の不純物がゲート酸化膜やその下のｐ型シリ
コン基板１に拡散するのを防止する。図１９は窒素をＭ
ＯＳトランジスタのゲート電極の多結晶シリコンに導入
した例で、多結晶シリコンにドーピングされた不純物の
拡散が抑制され、ゲート電極の空乏化が防止できる。

【００３９】

【発明の効果】以上の説明で明らかなように、本発明に
よれば分離領域と活性な素子領域の境界領域に窒素のド
ーピング領域を設けることにより、当該窒素のシリコン
の酸化抑制作用(シリコン中への酸素の拡散抑制作用)に
よりシリコン酸化膜形成時に生じるシリコン酸化領域の
横方向への成長を抑制し、いわゆるバーズビークの形成
を抑えることが可能となる。これにより半導体装置の実
効面積の低下を防ぐことが可能となり、半導体装置の高
集積化が可能となる。

【００４０】特に窒素のドーピング濃度が上部より下部
において低くすることにより、熱酸化時に形成される酸
化膜の量を下部になるほど多くなるように制御し、酸化
膜作製後に当該酸化膜を選択エッチングすることによ
り、溝幅が上部より底部において広い構造のトレンチ構
造を得ることができ、トレンチ分離中に貯まるストレス
を緩和し欠陥を低減することにより絶縁特性の良好なト
レンチ構造を作製することができる。

【００４１】また本発明はＬＯＣＯＳ法により作製され
た分離酸化膜からなる分離領域と活性な素子領域との境
界領域においても上記トレンチ構造と同様にバーズビー
クの形成を抑制することが可能となる。

【００４２】また本発明にかかる窒素のドーピングによ
る酸素原子の拡散抑制効果は、他の原子に対しても有効
と考えられる。従って、活性な素子領域へ窒素をドーピ
ングすることにより半導体中の不純物拡散を制御するこ
ともできる。例えば、活性な素子領域のＭＯＳトランジ
スタのゲート絶縁膜の下部またはＭＯＳトランジスタの
ソース、ドレインの内部、周囲の少なくとも一部に窒素
をドーピングすることにより、ゲート酸化膜の成長速度
を遅くし酸化膜の膜厚の制御性を向上させたり、ソー
ス、ドレイン部からの不純物拡散を抑制したりすること
が可能となる。

【００４３】本発明は半導体基板がシリコン基板または
ＳＯＩ基板の場合にも、または回路がＤＲＡＭ、ＳＲＡ
Ｍ、フラッシュメモリである場合にも有効である。

【００４４】更に本発明方法によれば、上記トレンチ構
造からなる分離領域またはＬＯＣＯＳ法で作製した分離
領域を有する集積回路において、半導体基板全面に窒素
イオンを注入して窒素をドーピングした領域を形成する
ことにより、またはマスクを用いた窒素の斜めイオン注
入によりリセスおよび溝周囲に窒素を注入することによ
り、リセスおよび溝周囲の所要箇所に窒素のドーピング
領域を形成するができ、バーズビークの発生を抑制し、
半導体装置の実効面積を向上させる半導体装置を製造す
ることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例による半導体装置を示す
構造図である。

【図２】 この発明に用いる窒素が導入されたシリコン
の酸化速度を示す図である。

【図３】 この発明の一実施例による半導体装置の作製
方法を示す図である。

【図４】 この発明の一実施例による半導体装置を示す
構造図である。

【図５】 この発明の一実施例による半導体装置の作製
方法を示す図である。

【図６】 この発明の一実施例による半導体装置を示す
構造図である。

【図７】 この発明の一実施例による半導体装置の作製
方法を示す図である。

【図８】 この発明の一実施例による半導体装置を示す
構造図である。

【図９】 この発明の一実施例による半導体装置の作製
方法を示す図である。

【図１０】 この発明の一実施例による半導体装置の作
製方法を示す図である。

【図１１】 この発明の一実施例による半導体装置を示
す構造図である。

【図１２】 この発明の一実施例による半導体装置の作
製方法を示す図である。

【図１３】 この発明の一実施例による半導体装置を示
す構造図である。

【図１４】 この発明の一実施例による半導体装置の作
製方法を示す図である。

【図１５】 この発明の一実施例による半導体装置を示
す構造図である。

【図１６】 この発明の一実施例による半導体装置の作
製方法を示す図である。

【図１７】 この発明の一実施例による半導体装置を示
す構造図である。

【図１８】 この発明の一実施例による半導体装置を示
す構造図である。

【図１９】 この発明の一実施例による半導体装置を示
す構造図である。

【図２０】 従来の半導体装置を示す構造図である。

【図２１】 従来の一実施例による半導体装置の作製方
法を示す図である。

【符号の説明】

１ ｐ型シリコン基板 ２ 溝 ３ シリコン酸化膜 ４ 多結晶シリコン ５ シリコン酸化膜 ６ ｎ型シリコン ７ シリコン酸化膜 ８ 電極 ９ シリコン酸化膜 １０ 多結晶シリコン １１ バーズビーク １２ 活性な素子領域 １３ 素子分離領域 １４ シリコン酸化膜のサイドウォール １５ シリコン酸化膜 １６ マスク １７ レジスト １８ 横方向の酸化速度 １９ 横方向の酸化速度 ２０ バーズビーク ２１ バーズビーク ２２ 窒素がドーピングされた領域 ２３ 窒素の斜めイオン注入 ２４ シリコン酸化膜 ２５ 窒素がドーピングされた領域 ２６ 窒素のイオン注入 ２７ 溝 ２８ シリコン酸化膜 ２９ 空孔 ３０ 窒素をドーピングした領域 ３１ 熱酸化で形成されたシリコン酸化膜 ３２ シリコン酸化膜 (下敷酸化膜） ３３ 基板全面への窒素イオン注入 ３４ 窒素がドーピングされた領域 ３５ マスク ３６ 窒素がドーピングされた領域 ３７ 熱酸化で形成されたシリコン酸化膜 ３８ マスク ３９ マスク ４０ サイドウォール ４１ マスク ４２ マスク ４４ リセス ４３ 窒素イオン注入 ４５ 窒素をドーピングした領域 ４６ 窒素をドーピングした領域 ４７ 窒素をドーピングした領域 ４８ 窒素をドーピングした多結晶シリコン

Claims (26)

【特許請求の範囲】
1. 【請求項１】 半導体基板に形成された活性な素子領域
   と、活性な素子領域を分離するために半導体基板に形成
   された分離領域から構成される集積回路であって、活性
   な素子領域と分離領域との境界領域に、窒素をドーピン
   グした領域を設けたことを特徴とする半導体装置。
2. 【請求項２】 上記分離領域がトレンチアイソレーショ
   ンであって、半導体基板内に形成された溝内に絶縁体、
   または絶縁体と半導体、導電体のうち少なくとも一つを
   組み合わせた材料で埋め込んでなることを特徴とする請
   求項１記載の半導体装置。
3. 【請求項３】 上記分離領域を構成する溝側壁に窒素の
   ドーピング領域を設けたことを特徴とする請求項２記載
   の半導体装置。
4. 【請求項４】 上記分離領域を構成する溝の側壁の上部
   にのみ、窒素のドーピング領域を設けたことを特徴とす
   る請求項３記載の半導体装置。
5. 【請求項５】 更に、上記分離領域を構成する溝の底部
   に窒素のドーピング領域を設けたことを特徴とする請求
   項３または４記載の半導体装置。
6. 【請求項６】 上記分離領域を構成する溝の周囲の窒素
   のドーピング領域において、溝の上部のドーピング領域
   より下部のドーピング領域の窒素濃度が低いことを特徴
   とする請求項５記載の半導体装置。
7. 【請求項７】 上記分離領域を構成する溝の幅が、溝の
   下部において上部よりも広くなっていることを特徴とす
   る請求項２記載の半導体装置。
8. 【請求項８】 溝内部に埋め込まれる材料が内部に空孔
   を有することを特徴とする請求項７記載の半導体装置。
9. 【請求項９】 上記窒素のドーピング領域がイオン注入
   によって形成されていることを特徴とする請求項１〜８
   のいずれかに記載の半導体装置。
10. 【請求項１０】 上記分離領域がＬＯＣＯＳ法により作
    製した分離酸化膜であることを特徴とする請求項１記載
    の半導体装置。
11. 【請求項１１】 上記分離領域を構成する分離酸化膜と
    活性な素子領域の境界に、窒素のドーピング領域を設け
    たことを特徴とする請求項１０記載の半導体装置。
12. 【請求項１２】 上記分離領域を構成する分離酸化膜と
    活性な素子領域の境界に設けた窒素のドーピング領域に
    おいて、ドーピング濃度が上部より下部において低くな
    っていることを特徴とする請求項１０記載の半導体装
    置。
13. 【請求項１３】 半導体基板に形成された活性な素子領
    域と、活性な素子領域を分離するために半導体基板に形
    成された分離領域から構成される集積回路であって、活
    性な素子領域に窒素のドーピング領域を設けたことを特
    徴とする半導体装置。
14. 【請求項１４】 上記活性な素子領域を構成する素子の
    一部がＭＯＳトランジスタであって、上記ＭＯＳトラン
    ジスタのゲート絶縁膜の下部に窒素のドーピング領域が
    設けられていることを特徴とする請求項１３記載の半導
    体装置。
15. 【請求項１５】 上記活性な素子領域を構成する素子の
    一部がＭＯＳトランジスタであって、ソースまたはドレ
    イン領域と基板領域との境界領域に窒素のドーピング領
    域が設けられていることを特徴とする請求項１３または
    １４記載の半導体装置。
16. 【請求項１６】 半導体基板がシリコン基板またはＳＯ
    Ｉ基板 から構成されていることを特徴とする請求項１
    〜１５のいずれかに記載の半導体装置。
17. 【請求項１７】 ＤＲＡＭ またはＳＲＡＭ またはフラ
    ッシュメモリであって、請求項１〜１６のいずれかに記
    載の構造を有することを特徴とする半導体装置。
18. 【請求項１８】 ＬＯＣＯＳ法により半導体装置を製造
    するにあたり、 半導体基板全面に窒素イオンを注入して窒素をドーピン
    グした領域を形成する工程と、活性な素子領域を覆うマ
    スクを設けた後に該マスクを用いた半導体基板のエッチ
    ングにより基板上にリセスを設ける工程と、さらに該リ
    セスの領域に熱酸化により酸化膜を形成した後に上記マ
    スクを除去する工程を含むことを特徴とする半導体装置
    の製造方法。
19. 【請求項１９】 ＬＯＣＯＳ法により半導体装置を製造
    するにあたり、 半導体基板上に活性な素子領域を覆うマスクを設けた後
    に該マスクを用いた半導体基板のエッチングにより基板
    上にリセスを設ける工程と、該マスクを用いた窒素の斜
    めイオン注入により上記リセスの側壁に窒素を注入する
    工程と、該リセスの領域に熱酸化により酸化膜を形成し
    た後に該マスクを除去する工程を有することを特徴とす
    る半導体装置の製造方法。
20. 【請求項２０】 ＬＯＣＯＳ法により半導体装置の分離
    領域を形成するにあたり、 半導体基板上に活性な素子領域を覆う第１マスクと素子
    分離領域を覆う第２マスクを設ける工程と、活性な素子
    領域と分離領域の境界領域上にある第１マスクまたは第
    ２マスクの少なくとも一方のマスクを除去した後に当該
    開口部に窒素のイオン注入を行う工程と、さらに第２マ
    スクの除去後リセスの領域に熱酸化により酸化膜を作製
    しその後第１マスクを除去する工程を有することを特徴
    とする半導体装置の製造方法。
21. 【請求項２１】 トレンチ型分離領域を有する半導体装
    置を製造するにあたり、半導体基板上に活性な素子領域
    を覆うマスクを設けた後に該マスクを用いたエッチング
    により基板上に溝を設ける工程と、該マスクを用いた窒
    素の斜めイオン注入により上記溝内部に窒素を注入する
    工程と、上記溝の内面を熱酸化する工程と、残る溝凹部
    を絶縁体、半導体および導電体から選ばれる１つまたは
    組合せの材料で埋め込む工程と、上記マスクを除去する
    工程とを有することを特徴とする半導体装置の製造方
    法。
22. 【請求項２２】 更に、埋め込まれた上記絶縁体、半導
    体または導電体の上部表面を酸化することにより絶縁膜
    を形成する工程を含む請求項２１記載の半導体装置の製
    造方法。
23. 【請求項２３】 上記請求項２１又は２２記載の方法を
    実施するにあたり、溝内部に窒素を注入する工程におい
    て、溝内部のドーピング濃度が上部より下部において低
    くなるように行い、上記溝の内面を熱酸化する工程にお
    いて、溝内部の酸化膜を上部より下部において厚くなる
    ように形成し、さらに該酸化膜を除去して溝内部形状を
    下部において上部よりも広く形成する工程と、形成され
    た溝凹部を絶縁体、半導体および導電体から選ばれる１
    つまたは組合せの材料で埋め込む工程を含む半導体装置
    の製造方法。
24. 【請求項２４】 上記溝凹部を絶縁体、半導体および導
    電体から選ばれる１つまたは組合せの材料で埋め込む工
    程において、熱酸化を行い、溝内部に埋め込まれる材料
    の内部に空孔を形成することを特徴とする請求項２３記
    載の半導体装置の製造方法。
25. 【請求項２５】 トレンチ型分離領域を有する半導体装
    置を製造するにあたり、半導体基板全面に窒素をイオン
    注入する工程と、活性な素子領域を覆うマスクを設ける
    工程と、該マスク以外の領域の半導体基板をエッチング
    し溝を設ける工程と、上記溝の内面の少なくとも一部に
    絶縁膜を形成した後凹部を設ける工程と、上記凹部を絶
    縁体、半導体または導電体で埋め込む工程と、上記マス
    クを除去する工程とを有することを特徴とする半導体装
    置の製造方法。
26. 【請求項２６】 トレンチ型分離領域を有する半導体装
    置を製造するにあたり、半導体基板全面に窒素をイオン
    注入する工程と、活性な素子領域を覆うマスクを設ける
    工程と、該マスク以外の領域の半導体基板をエッチング
    し溝を設ける工程と、上記溝の内面の少なくとも一部に
    絶縁膜を形成した後凹部を設ける工程と、上記凹部を絶
    縁体、半導体または導電体で埋め込む工程と、埋め込ま
    れた上記絶縁体、半導体または導電体の上部表面を酸化
    することにより上部表面に絶縁膜を形成する工程と、上
    記マスクを除去する工程とを有することを特徴とする半
    導体装置の製造方法。