JP2022111764A - シリコン含有膜の形成方法及び処理装置 - Google Patents

シリコン含有膜の形成方法及び処理装置 Download PDF

Info

Publication number
JP2022111764A
JP2022111764A JP2021007404A JP2021007404A JP2022111764A JP 2022111764 A JP2022111764 A JP 2022111764A JP 2021007404 A JP2021007404 A JP 2021007404A JP 2021007404 A JP2021007404 A JP 2021007404A JP 2022111764 A JP2022111764 A JP 2022111764A
Authority
JP
Japan
Prior art keywords
silicon
forming
containing film
film according
halogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021007404A
Other languages
English (en)
Inventor
信雄 松木
Nobuo Matsuki
佳紀 森貞
Yoshinori Morisada
大輔 大場
Daisuke Oba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021007404A priority Critical patent/JP2022111764A/ja
Priority to KR1020237026920A priority patent/KR20230130059A/ko
Priority to US18/271,898 priority patent/US20240087883A1/en
Priority to PCT/JP2022/000542 priority patent/WO2022158331A1/ja
Publication of JP2022111764A publication Critical patent/JP2022111764A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Figure 2022111764000001
【課題】高アスペクト比の凹部にボトムアップ成長によりシリコン含有膜を形成できる技術を提供する。
【解決手段】本開示の一態様によるシリコン含有膜の形成方法は、基板の表面に形成された凹部にシリコン含有膜を形成する方法であって、（ａ）第１の温度に調整された基板を、ハロゲン含有シランを含む処理ガスから生成したプラズマに晒して前記凹部に流動性膜を形成する工程と、（ｂ）前記基板を前記第１の温度より高い第２の温度で熱処理して前記流動性膜を硬化させる工程と、を有する。
【選択図】図１

Description

本開示は、シリコン含有膜の形成方法及び処理装置に関する。
半導体製造プロセスにおいて、構造の微細化に伴い高アスペクト比の凹部にボイドやシームなく膜を埋め込むことが求められている。
埋込プロセスの一例として、熱ＣＶＤによりシリコンをコンタクトホールに埋め込む技術が知られている（例えば、特許文献１参照）。埋込プロセスの別の一例として、ＰＥＣＶＤによって流動性膜を形成し、該流動性膜を処理してＳｉ－Ｘ膜を形成し（Ｘ＝Ｃ、Ｏ、又はＮである）、流動性膜又はＳｉ－Ｘ膜を硬化して膜を固化させる技術が知られている（例えば、特許文献２参照）。埋込プロセスの別の一例として、前処理した基板の表面にＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、Ｓｉ４Ｈ１０のうち１つ以上と希釈ガス又はキャリアガスとを含む反応性ガスを供給して流動性シリコン層を堆積させる技術が知られている（例えば、特許文献３参照）。
特開平６－５５４０号公報 特表２０２０－５１６０７９号公報 特表２０２０－５１７０９７号公報
本開示は、高アスペクト比の凹部にボトムアップ成長によりシリコン含有膜を形成できる技術を提供する。
本開示の一態様によるシリコン含有膜の形成方法は、基板の表面に形成された凹部にシリコン含有膜を形成する方法であって、（ａ）第１の温度に調整された基板を、ハロゲン含有シランを含む処理ガスから生成したプラズマに晒して前記凹部に流動性膜を形成する工程と、（ｂ）前記基板を前記第１の温度より高い第２の温度で熱処理して前記流動性膜を硬化させる工程と、を有する。
本開示によれば、高アスペクト比の凹部にボトムアップ成長によりシリコン含有膜を形成できる。
実施形態のシリコン含有膜の形成方法の一例を示すフローチャート 実施形態のシリコン含有膜の形成方法の反応メカニズムを説明するための図 実施形態のシリコン含有膜の形成方法の反応メカニズムを説明するための図 実施形態のシリコン含有膜の形成方法の反応メカニズムを説明するための図 実施形態のシリコン含有膜の形成方法の反応メカニズムを説明するための図 実施形態におけるシリコン含有膜の埋め込み特性を説明するための図 実施形態におけるシリコン含有膜の埋め込み特性を説明するための図 従来の方法におけるシリコン含有膜の埋め込み特性を説明するための図 従来の方法におけるシリコン含有膜の埋め込み特性を説明するための図 実施形態のシリコン含有膜の形成方法を実施する処理装置の一例を示す図
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
〔シリコン含有膜の形成方法〕
図１～図９を参照し、実施形態のシリコン含有膜の形成方法の一例について説明する。以下では、基板の表面に形成された凹部にシリコン含有膜を埋め込む方法を例に挙げて説明する。
図１に示されるように、実施形態のシリコン含有膜の形成方法は、基板を準備する工程Ｓ１、流動性膜を形成する工程Ｓ２及び流動性膜を硬化させる工程Ｓ３を有する。
基板を準備する工程Ｓ１では、表面に凹部が形成された基板を準備する。基板は、例えば半導体ウエハであってよい。凹部は、例えばトレンチ、ホールであってよい。
流動性膜を形成する工程Ｓ２では、第１の温度に調整された基板を、ハロゲン含有シランを含む処理ガスから生成したプラズマに晒して凹部に流動性膜を形成する。ハロゲン含有シランは、例えばＳｉｎＨｘＺ２ｎ＋２－ｘ（ＺはＦ、Ｃｌ、Ｂｒ又はＩであり、ｎは１以上の自然数であり、ｘは１～２ｎ＋２－１である。）で表される非対称シランの一種又は複数であってよい。第１の温度は、基板を、ハロゲン含有シランを含む処理ガスから生成したプラズマに晒したときに、凹部に流動性膜が形成される温度である。第１の温度は、例えば８０℃以下であってよい。プラズマは、例えば容量結合プラズマ、誘導結合プラズマ、マイクロ波プラズマであってよい。
また、複雑な構造へ埋め込みを行う場合には、Ｓｉの結合数が少ない低分子量の流動性が高いハロゲン含有シランが好ましい。これにより、ハロゲン含有シランが毛細管現象により複雑な構造の奥深くまで入り込むので、複雑な構造にボイド（隙間）やシーム（継ぎ目）のないシリコン含有膜を埋め込むことができる。複雑な構造としては、例えば高アスペクト比の凹部（例えばアスペクト比が２０より大きいトレンチやホール）、内部が拡がる構造を有する凹部が挙げられる。Ｓｉの結合数が少ない低分子量の流動性が高いハロゲン含有シランとしては、例えばＳｉＨｘＺ４－ｘ（ＺはＦ、Ｃｌ、Ｂｒ又はＩであり、ｘは１、２又は３である。）、Ｓｉ２ＨｘＺ６－ｘ（ＺはＦ、Ｃｌ、Ｂｒ又はＩであり、ｘは１、２、３、４又は５である。）及びこれらの組み合わせが挙げられる。ハロゲン含有シランの具体例としては、ジクロロシラン（ＤＣＳ：ＳｉＨ２Ｃｌ２）が挙げられる。
また、ハロゲン含有シランは、水素（Ｈ）とハロゲンとがシリコン（Ｓｉ）に結合しており、ハロゲンは水素と電気陰性度が大きく異なる（水素よりも電気陰性度が大きい）ので、シリコンの分極が大きくなる。このハロゲン含有シランにハロゲン非含有シランを混合してプラズマで重合することで、ハロゲンと水素を含むＳｉオリゴマーが効率的に生成され、該Ｓｉオリゴマーが基板に堆積する。そのため、処理ガスは、ハロゲン含有シランに加えてハロゲン非含有シランを含んでいることが好ましい。ハロゲン非含有シランは、例えばＳｉｘＨ２＋２ｘ（ｘは１以上の自然数）で表されるガスの一種又は複数であってよい。ハロゲン非含有シランの具体例としては、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）が挙げられる。
例えば、ハロゲン含有シランとしてＤＣＳ（図２（ａ）を参照）、ハロゲン非含有ガスとしてＳｉＨ４（図２（ｂ）を参照）を用いた場合について検討する。この場合、図３に示されるように、ＤＣＳとＳｉＨ４との間においてプラズマ重合が生じ、次いで図４に示されるように、プラズマ重合で生じた分子間において更にプラズマ重合が生じ、オリゴマーが生成される。このとき、部分的に付加された塩素（Ｃｌ）と水素（Ｈ）の縮合反応により、Ｓｉ－Ｈ基のＨとＳｉ－Ｃｌ基のＣｌとが結合してＨＣｌとして脱離すると共に、Ｓｉ－Ｈ基のＳｉとＳｉ－Ｃｌ基のＳｉとが新たに結合する。これにより、流動性が高い線形オリゴマーの成長が促進される。
また、処理ガスは、金属含有ガスを含んでいてもよい。すなわち、ハロゲン含有シランに金属含有ガスを添加してもよい。これにより、金属シリサイドを形成できる。金属含有ガスは、例えばアルミニウム（Ａｌ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）等の金属元素を含有するガスであってよい。金属含有ガスの具体例としては、トリメチルアルミニウム（ＴＭＡ）等の有機金属化合物が挙げられる。
また、処理ガスは、希釈ガスを含んでいてもよい。すなわち、ハロゲン含有シランに希釈ガスを添加してもよい。希釈ガスの具体例としては、水素（Ｈ２）、ヘリウム（Ｈｅ）、窒素（Ｎ２）、アルゴン（Ａｒ）及びこれらの組み合わせであってよい。さらに、希釈ガスに添加ガスとして亜酸化窒素（Ｎ２Ｏ）、酸素（Ｏ２）、二酸化炭素（ＣＯ２）、一酸化炭素（ＣＯ）を添加してもよい。
流動性膜を硬化させる工程Ｓ３では、凹部に流動性膜が形成された基板を、第１の温度より高い第２の温度で熱処理することにより流動性膜を硬化させ、シリコン含有膜を形成する。このとき、流動性膜を構成する複数のオリゴマーの間で、Ｓｉ－Ｈ基とＳｉ－Ｃｌ基が結合反応し、流動性を維持した状態で縮合反応での固化処理が起こり、無孔質で緻密なシリコン含有膜が形成される。第２の温度は、流動性膜を硬化させることができる温度である。第２の温度は、例えば１５０℃以上７５０℃以下であってよい。
例えば、ハロゲン含有シランとしてＤＣＳ、ハロゲン非含有ガスとしてＳｉＨ４を用いた場合、図５に示されるように、流動性膜を構成する複数のオリゴマーの間で、流動性膜を形成する工程Ｓ２において脱離することなく残存したＣｌとＨの縮合反応が生じる。また、流動性膜を構成する複数のオリゴマーの間やオリゴマー内で、熱処理によるＨとＨの脱水素縮合反応が生じる。その結果、流動性膜が硬化してシリコン含有膜が形成される。
また、流動性膜を硬化させる工程Ｓ３は、シリコン含有膜に酸素等の不純物が取り込まれるのを抑制するという観点から、流動性膜を形成する工程Ｓ２の後に、基板を大気に晒すことなく実施することが好ましい。すなわち、流動性膜を形成する工程Ｓ２及び流動性膜を硬化させる工程Ｓ３は、真空雰囲気下で連続して実施することが好ましい。
また、流動性膜を硬化させる工程Ｓ３は、流動性膜を形成する工程Ｓ２の後、短時間（例えば、６０秒以内）で実施することが好ましい。これにより、流動性膜を形成する工程Ｓ２において凹部に埋め込まれた流動性膜が流動性を維持した状態で、流動性膜を縮合反応で固化させることができる。その結果、無孔質で緻密な膜が形成される。
また、流動性膜を硬化させる工程Ｓ３では、基板をＨ２から生成したプラズマ（以下「Ｈ２プラズマ」ともいう。）に晒すことが好ましい。基板をＨ２プラズマに晒すことで、流動性膜に含まれる不純物を除去しながら流動性膜を硬化させることができる。そのため、凹部に埋め込まれるシリコン含有膜の膜中不純物濃度を低減できる。例えば、１００ＭＨｚ以上１ＧＨｚ以下の周波数帯（ＶＨＦ波）のＲＦ電力を用いてＨ２プラズマを生成することが好ましい。また、流動性膜を硬化させる工程Ｓ３では、基板に紫外線（ＵＶ）を照射してもよい。
以上に説明したように、実施形態のシリコン含有膜の形成方法によれば、第１の温度に調整された基板を、ハロゲン含有シランを含む処理ガスから生成したプラズマに晒して凹部に流動性膜を形成する。次いで、基板を第１の温度より高い第２の温度で熱処理して流動性膜を硬化させる。これにより、図６に示されるように、基板１００に堆積した液体状のオリゴマーが毛細管現象により狭い構造体（凹部１０１）の奥深くまで入り込む。そして、基板１００を熱処理して流動性膜を固化する段階でも流動性が維持され、Ｃｌ、Ｈ等が脱離縮合して凹部１０１の底部１０２にＳｉが凝縮固化する。そのため、高アスペクト比の凹部１０１にボトムアップ成長によりシリコン含有膜１０３を形成できる。
また、実施形態のシリコン含有膜の形成方法によれば、流動性膜を形成する際の処理ガスがハロゲン含有シランを含む。これにより、流動性膜を構成するオリゴマーにハロゲンが含有されるため、熱処理による流動性膜の固化の際に効率的にＨを除去できる。その結果、安定なシリコン含有膜を形成できる。一方、流動性膜を形成する際の処理ガスがハロゲン含有シランを含まない場合、例えば高次シランのみを含む場合、熱処理による流動性膜の固化の際にＨを除去することが困難である。
なお、図６では、凹部１０１を完全に埋め込むことなく、凹部１０１の底部１０２を含む一部にシリコン含有膜１０３を埋め込む場合を示したが、実施形態のシリコン含有膜の形成方法は凹部１０１を完全に埋め込む場合にも適用できる。凹部１０１を完全に埋め込む場合においても同様に、基板１００に堆積した液体状のオリゴマーが毛細管現象により凹部１０１の奥深くまで入り込み、流動性を維持した状態でＳｉが凝縮固化する。そのため、高アスペクト比の凹部１０１にボトムアップ成長によりシリコン含有膜１０３を形成でき、図７に示されるように、凹部１０１にボイドやシームのないシリコン含有膜１０３を埋め込むことができる。
これに対し、熱ＣＶＤ、プラズマＣＶＤ等の従来の技術では、図８（ａ）に示されるように、材料が供給される凹部１０１の開口部１０４での成膜速度が凹部１０１の底部１０２での成膜速度より速い特性がある。そのため、高アスペクト比の凹部１０１へ埋め込みを行うと、図８（ｂ）に示されるように、凹部１０１の内部が埋め込まれる前に凹部１０１の開口部１０４が閉塞し、ボイドが発生し埋め込み不良となる場合がある。
そこで、従来では、開口部１０４の閉塞（図９（ａ）を参照）を反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）で除去し（図９（ｂ）を参照）、さらに成膜する（図９（ｃ）を参照）ことで埋め込み特性を改善している。すなわち、成膜（堆積）とエッチングとを交互に繰り返して凹部１０１に膜を埋め込むことで埋め込み特性を改善している。しかし、堆積とエッチングとを交互に繰り返して凹部１０１に膜を埋め込む方法でも、高アスペクト比の凹部や内部が拡がる構造を有する凹部に膜を埋め込む場合、凹部の底部にボイドが残り完全な埋め込みが困難である。
〔処理装置〕
図１０を参照し、前述した流動性膜を形成する工程Ｓ２を実施する処理装置（膜形成部）の一例について説明する。なお、流動性膜を硬化させる工程Ｓ３を実施する処理装置（熱処理部）についても流動性膜を形成する工程Ｓ２を実施する処理装置と同様の構成であってよい。
図１０に示されるように、処理装置１は、プラズマを用いた化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法により、基板の一例である半導体ウエハ（以下「ウエハＷ」という。）にシリコン窒化膜を形成する装置である。処理装置１は、略円筒状の気密な処理容器２を備える。処理容器２の底壁の中央部分には、排気室２１が設けられている。
排気室２１は、下方に向けて突出する例えば略円筒状の形状を備える。排気室２１には、例えば排気室２１の側面において、排気流路２２が接続されている。
排気流路２２には、圧力調整部２３を介して排気部２４が接続されている。圧力調整部２３は、例えばバタフライバルブ等の圧力調整バルブを備える。排気流路２２は、排気部２４によって処理容器２内を減圧できるように構成されている。処理容器２の側面には、搬送口２５が設けられている。搬送口２５は、ゲートバルブ２６によって開閉自在に構成されている。処理容器２内と搬送室（図示せず）との間におけるウエハＷの搬入出は、搬送口２５を介して行われる。
処理容器２内には、ウエハＷを略水平に保持するための載置台３が設けられている。載置台３は、平面視で略円形状に形成されており、支持部材３１によって支持されている。載置台３の表面には、例えば直径が３００ｍｍのウエハＷを載置するための略円形状の凹部３２が形成されている。凹部３２は、ウエハＷの直径よりも僅かに（例えば１ｍｍ～４ｍｍ程度）大きい内径を有する。凹部３２の深さは、例えばウエハＷの厚さと略同一に構成される。載置台３は、例えば窒化アルミニウム（ＡｌＮ）等のセラミックス材料により形成されている。また、載置台３は、ニッケル（Ｎｉ）等の金属材料により形成されていてもよい。なお、凹部３２の代わりに載置台３の表面の周縁部にウエハＷをガイドするガイドリングを設けてもよい。
載置台３には、例えば接地された下部電極３３が埋設される。下部電極３３の下方には、温調機構３４が埋設される。温調機構３４は、制御部９からの制御信号に基づいて、載置台３に載置されたウエハＷを設定温度（例えば－５０℃～８０℃の温度、熱処理に用いられる載置台では例えば１５０℃～７５０℃の温度）に調整する。載置台３の全体が金属によって構成されている場合には、載置台３の全体が下部電極として機能するので、下部電極３３を載置台３に埋設しなくてよい。載置台３には、載置台３に載置されたウエハＷを保持して昇降するための複数本（例えば３本）の昇降ピン４１が設けられている。昇降ピン４１の材料は、例えばアルミナ（Ａｌ２Ｏ３）等のセラミックスや石英等であってよい。昇降ピン４１の下端は、支持板４２に取り付けられている。支持板４２は、昇降軸４３を介して処理容器２の外部に設けられた昇降機構４４に接続されている。
昇降機構４４は、例えば排気室２１の下部に設置されている。ベローズ４５は、排気室２１の下面に形成された昇降軸４３用の開口部２１１と昇降機構４４との間に設けられている。支持板４２の形状は、載置台３の支持部材３１と干渉せずに昇降できる形状であってもよい。昇降ピン４１は、昇降機構４４によって、載置台３の表面の上方の側と、載置台３の表面の下方の側との間で、昇降自在に構成される。言い換えると、昇降ピン４１は、載置台３の上面から突出可能に構成される。
処理容器２の天壁２７には、絶縁部材２８を介してガス供給部５が設けられている。ガス供給部５は、上部電極を成しており、下部電極３３に対向している。ガス供給部５には、整合器５１１を介してＲＦ電源５１が接続されている。ＲＦ電源５１の周波数帯は、例えば４５０ｋＨｚ～２．４５ＧＨｚである。ＲＦ電源５１から上部電極（ガス供給部５）にＲＦ電力を供給することによって、上部電極（ガス供給部５）と下部電極３３との間にＲＦ電界が生じるように構成されている。ガス供給部５は、中空状のガス拡散室５２を備える。ガス拡散室５２の下面には、処理容器２内へ処理ガスを分散供給するための多数の孔５３が例えば均等に配置されている。ガス供給部５における例えばガス拡散室５２の上方には、加熱機構５４が埋設されている。加熱機構５４は、制御部９からの制御信号に基づいて図示しない電源部から給電されることによって、設定温度に加熱される。
ガス拡散室５２には、ガス供給路６が設けられている。ガス供給路６は、ガス拡散室５２に連通している。ガス供給路６の上流側には、ガスライン６２を介してガス源６１が接続されている。ガス源６１は、例えば各種の処理ガスの供給源、マスフローコントローラ、バルブ（いずれも図示せず）を含む。各種の処理ガスは、前述のシリコン含有膜の形成方法において用いられるガスを含む。各種の処理ガスは、ガス源６１からガスライン６２を介してガス拡散室５２に導入される。
各種の処理ガスとしては、例えばハロゲン含有シラン、ハロゲン非含有シラン、金属含有ガス、希釈ガス、添加ガスが挙げられる。ハロゲン含有シランは、例えばＳｉｎＨｘＺ２ｎ＋２－ｘ（ＺはＦ、Ｃｌ、Ｂｒ又はＩであり、ｎは１以上の自然数であり、ｘは１～２ｎ＋２－１である。）で表されるガスの一種又は複数であってよい。ハロゲン非含有シランは、例えばＳｉｘＨ２＋２ｘ（ｘは１以上の自然数）で表されるガスの一種又は複数であってよい。金属含有ガスは、例えばＡｌ、Ｚｎ、Ｎｉ等の金属元素を含有するガスであってよい。希釈ガスは、例えばＨ２、Ｈｅ、Ｎ２、Ａｒ及びこれらの組み合わせであってよい。添加ガスは、例えばＮ２Ｏ、Ｏ２、ＣＯ２、ＣＯ及びこれらの組み合わせであってよい。
処理装置１は、制御部９を備える。制御部９は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムに基づいて動作し、処理装置１の動作を制御する。制御部９は、処理装置１の内部に設けられていてもよく、外部に設けられていてもよい。制御部９が処理装置１の外部に設けられている場合、制御部９は、有線又は無線等の通信手段によって、処理装置１を制御できる。
〔実施例〕
実施例では、まず、凹部が表面に形成されたウエハＷを準備した。続いて、処理装置１において、載置台３にウエハＷを載置した状態で、ガス供給部５から処理容器２内に処理ガスを供給すると共に、ＲＦ電源５１から上部電極にＲＦ電力を供給し、ウエハＷの凹部に流動性膜を形成した。処理ガスとしては、ハロゲン含有シラン、ハロゲン非含有シラン及び希釈ガスを含む混合ガスを用いた。続いて、凹部に流動性膜が形成されたウエハＷを、真空雰囲気下で別の処理装置１に搬送した。続いて、該処理装置１において、Ｈ２ガス雰囲気の処理容器２内の載置台３にウエハＷを載置した状態で、ウエハＷに対して５５０℃で熱処理を施し、流動性膜を硬化させてシリコン膜を形成した。ウエハＷに対する熱処理は、ウエハＷへの流動性膜の形成が終了してから１５秒後に開始した。
実施例における流動性膜の成膜条件は以下である。
・ハロゲン含有シラン：ＤＣＳ（５０ｓｃｃｍ）
・ハロゲン非含有シラン：ＳｉＨ４（５０ｓｃｃｍ）
・希釈ガス：Ｈ２（５０ｓｃｃｍ）、Ｈｅ（５０ｓｃｃｍ）
・圧力：４Ｔｏｒｒ（５３３Ｐａ）
・ＲＦ電力：１３．５６ＭＨｚ、１００Ｗ
・ウエハ温度：０℃
・電極間距離：１５ｍｍ
次に、凹部に埋め込まれたシリコン膜の埋め込み性を、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）により観察した。また、凹部に埋め込まれたシリコン膜の屈折率（ＲＩ：Refractive Index）を測定した。その結果、凹部にボトムアップ成長によりシリコン膜が形成されていることが確認できた。また、シリコン膜の屈折率は２．９であった。
以上の実施例の結果から、実施形態のシリコン含有膜の形成方法によれば、凹部にボトムアップ成長によりシリコン膜を形成できることが示された。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
上記の実施形態では、流動性膜を形成する工程Ｓ２及び流動性膜を硬化させる工程Ｓ３をこの順に１回ずつ行う場合を説明したが、これに限定されない。例えば、流動性膜を形成する工程Ｓ２及び流動性膜を硬化させる工程Ｓ３を繰り返し行ってもよい。
上記の実施形態では、流動性膜を形成する工程Ｓ２と流動性膜を硬化させる工程Ｓ３とを真空搬送装置に接続された異なる処理装置において実施する場合を説明したが、本開示はこれに限定されない。例えば、流動性膜を形成する工程Ｓ２と流動性膜を硬化させる工程Ｓ３とを同じ処理装置において実施してもよい。また例えば、基板を第１の温度に加熱して処理する第１の領域と、基板を第２の温度に加熱して処理する第２の領域とを内部に有する処理装置を用いてもよい。この場合、流動性膜を形成する工程Ｓ２と流動性膜を硬化させる工程Ｓ３とを１つの処理装置内の異なる領域で実施できるので、流動性膜を形成する工程Ｓ２が終了してから流動性膜を硬化させる工程Ｓ３を開始させるまでの移行時間を短縮できる。また、流動性膜が形成された基板を処理装置の外部に搬出することなく流動性膜を硬化させる工程に移行できるので、不純物の混入を特に抑制できる。
１ 処理装置
Ｗ ウエハ

Claims (18)

  1. 基板の表面に形成された凹部にシリコン含有膜を形成する方法であって、
    （ａ）第１の温度に調整された基板を、ハロゲン含有シランを含む処理ガスから生成したプラズマに晒して前記凹部に流動性膜を形成する工程と、
    （ｂ）前記基板を前記第１の温度より高い第２の温度で熱処理して前記流動性膜を硬化させる工程と、
    を有する、
    シリコン含有膜の形成方法。
  2. 前記工程（ａ）及び前記工程（ｂ）は、真空雰囲気下で連続して実施される、
    請求項１に記載のシリコン含有膜の形成方法。
  3. 前記ハロゲン含有シランは、ＳｉｎＨｘＺ２ｎ＋２－ｘ（ＺはＦ、Ｃｌ、Ｂｒ又はＩであり、ｎは１以上の自然数であり、ｘは１～２ｎ＋２－１である。）で表されるガスの一種又は複数である、
    請求項１又は２に記載のシリコン含有膜の形成方法。
  4. 前記ハロゲン含有シランは、ＳｉＨｘＺ４－ｘ（ＺはＦ、Ｃｌ、Ｂｒ又はＩであり、ｘは１、２又は３である。）及びＳｉ２ＨｘＺ６－ｘ（ＺはＦ、Ｃｌ、Ｂｒ又はＩであり、ｘは１、２、３、４又は５である。）からなる群から選択される少なくとも１つである、
    請求項１乃至３のいずれか一項に記載のシリコン含有膜の形成方法。
  5. 前記ハロゲン含有シランは、ジクロロシラン（ＤＣＳ）である、
    請求項１乃至４のいずれか一項に記載のシリコン含有膜の形成方法。
  6. 前記処理ガスは、ハロゲン非含有シランを含む、
    請求項１乃至５のいずれか一項に記載のシリコン含有膜の形成方法。
  7. 前記ハロゲン非含有シランは、ＳｉｘＨ２＋２ｘ（ｘは１以上の自然数）で表されるガスの一種又は複数である、
    請求項６に記載のシリコン含有膜の形成方法。
  8. 前記ハロゲン非含有シランは、モノシラン（ＳｉＨ４）である、
    請求項６又は７に記載のシリコン含有膜の形成方法。
  9. 前記処理ガスは、Ｈ２、Ｈｅ、Ｎ２及びＡｒの少なくとも１つを含む、
    請求項１乃至８のいずれか一項に記載のシリコン含有膜の形成方法。
  10. 前記第１の温度は、８０℃以下であり、
    前記第２の温度は、１５０℃以上７５０℃以下である、
    請求項１乃至９のいずれか一項に記載のシリコン含有膜の形成方法。
  11. 前記工程（ｂ）において、前記基板をＨ２から生成したプラズマに晒す、
    請求項１乃至１０のいずれか一項に記載のシリコン含有膜の形成方法。
  12. 前記工程（ｂ）において、１００ＭＨｚ以上１ＧＨｚ以下の周波数帯のＲＦ電力により前記プラズマを生成する、
    請求項１１に記載のシリコン含有膜の形成方法。
  13. 前記工程（ｂ）において、前記基板に紫外線を照射する、
    請求項１乃至１２のいずれか一項に記載のシリコン含有膜の形成方法。
  14. 前記処理ガスは、金属含有ガスを含む、
    請求項１乃至１３のいずれか一項に記載のシリコン含有膜の形成方法。
  15. 前記金属含有ガスは、トリメチルアルミニウム（ＴＭＡ）である、
    請求項１４に記載のシリコン含有膜の形成方法。
  16. 前記工程（ｂ）は、前記工程（ａ）の後、６０秒以内に行われる、
    請求項１乃至１５のいずれか一項に記載のシリコン含有膜の形成方法。
  17. 前記工程（ａ）と前記工程（ｂ）とを繰り返すことを含む、
    請求項１乃至１６のいずれか一項に記載のシリコン含有膜の形成方法。
  18. 基板の表面に形成された凹部にシリコン含有膜を形成する処理装置であって、
    第１の温度に調整された基板を、ハロゲン含有シランを含む処理ガスから生成したプラズマに晒して前記凹部に流動性膜を形成する膜形成部と、
    前記基板を前記第１の温度より高い第２の温度で熱処理して前記流動性膜を硬化させる熱処理部と、
    を備える、処理装置。
JP2021007404A 2021-01-20 2021-01-20 シリコン含有膜の形成方法及び処理装置 Pending JP2022111764A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021007404A JP2022111764A (ja) 2021-01-20 2021-01-20 シリコン含有膜の形成方法及び処理装置
KR1020237026920A KR20230130059A (ko) 2021-01-20 2022-01-11 실리콘 함유막의 형성 방법 및 성막 장치
US18/271,898 US20240087883A1 (en) 2021-01-20 2022-01-11 Method for forming silicon-containing film and film forming apparatus
PCT/JP2022/000542 WO2022158331A1 (ja) 2021-01-20 2022-01-11 シリコン含有膜の形成方法及び処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021007404A JP2022111764A (ja) 2021-01-20 2021-01-20 シリコン含有膜の形成方法及び処理装置

Publications (1)

Publication Number Publication Date
JP2022111764A true JP2022111764A (ja) 2022-08-01

Family

ID=82548894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021007404A Pending JP2022111764A (ja) 2021-01-20 2021-01-20 シリコン含有膜の形成方法及び処理装置

Country Status (4)

Country Link
US (1) US20240087883A1 (ja)
JP (1) JP2022111764A (ja)
KR (1) KR20230130059A (ja)
WO (1) WO2022158331A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529229A (ja) * 1991-03-26 1993-02-05 Ulvac Japan Ltd プラズマｃｖｄ装置
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9382268B1 (en) * 2013-07-19 2016-07-05 American Air Liquide, Inc. Sulfur containing organosilane precursors for ALD/CVD silicon-containing film applications
US9029272B1 (en) * 2013-10-31 2015-05-12 Asm Ip Holding B.V. Method for treating SiOCH film with hydrogen plasma
KR102269470B1 (ko) 2017-04-04 2021-06-24 어플라이드 머티어리얼스, 인코포레이티드 실리콘 갭충전을 위한 2-단계 프로세스
KR102579245B1 (ko) 2017-04-07 2023-09-14 어플라이드 머티어리얼스, 인코포레이티드 비정질 실리콘 갭충전을 개선하기 위한 표면 개질
KR20230130177A (ko) * 2017-05-13 2023-09-11 어플라이드 머티어리얼스, 인코포레이티드 고품질 갭 충전 솔루션들을 위한 순환식 유동성 증착 및 고-밀도 플라즈마 처리 프로세스들

Also Published As

Publication number Publication date
KR20230130059A (ko) 2023-09-11
US20240087883A1 (en) 2024-03-14
WO2022158331A1 (ja) 2022-07-28

Similar Documents

Publication Publication Date Title
KR102494203B1 (ko) 목표 조성 및 막 특성들을 갖는 ＳｉＣ 부류의 막들을 획득하는 방법
US11264234B2 (en) Conformal deposition of silicon carbide films
US11118265B2 (en) Film deposition method and computer program storage medium
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
KR101837648B1 (ko) 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
KR20200104923A (ko) 실리콘 질화물 박막들을 위한 처리 방법들
KR102216529B1 (ko) 반도체 장치의 제조 방법
CN111593329A (zh) 包括处理步骤的循环沉积方法及用于其的装置
KR102301006B1 (ko) 유동성 막 경화 침투 깊이 개선 및 응력 튜닝
KR101991550B1 (ko) 실리콘 함유막의 성막 방법
TW201900919A (zh) 矽氮化膜之成膜方法及成膜裝置
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
KR102399664B1 (ko) 성막 방법, 성막 처리용의 처리 용기의 클리닝 방법 및 성막 장치
WO2015116350A1 (en) Low temperature cure modulus enhancement
CN110431660B (zh) 表面改性以改进非晶硅间隙填充
WO2022158331A1 (ja) シリコン含有膜の形成方法及び処理装置
JP2019175885A (ja) 成膜方法及び成膜装置
CN112391607A (zh) 成膜方法和成膜装置
KR102041521B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20220154777A (ko) 탄화규소 함유막을 형성하는 방법 및 장치
WO2022245641A1 (en) Flowable cvd film defect reduction
JP2022099123A (ja) 絶縁膜の形成方法及び処理装置
KR20230158472A (ko) 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램
KR20220038099A (ko) 유동성 cvd 막에 대한 표면 거칠기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231002