KR20220038099A - 유동성 cvd 막에 대한 표면 거칠기 - Google Patents

유동성 cvd 막에 대한 표면 거칠기 Download PDF

Info

Publication number
KR20220038099A
KR20220038099A KR1020227005281A KR20227005281A KR20220038099A KR 20220038099 A KR20220038099 A KR 20220038099A KR 1020227005281 A KR1020227005281 A KR 1020227005281A KR 20227005281 A KR20227005281 A KR 20227005281A KR 20220038099 A KR20220038099 A KR 20220038099A
Authority
KR
South Korea
Prior art keywords
processing method
flowable cvd
substrate
cvd film
tsa
Prior art date
Application number
KR1020227005281A
Other languages
English (en)
Inventor
진뤼 구오
징메이 리앙
프라켓 피. 자
리 장
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220038099A publication Critical patent/KR20220038099A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

유동성 CVD 막 증착 전에 기판 표면 상에 표면 처리를 사용함으로써 평활한 초박형 유동성 CVD 막을 형성하기 위한 방법들은 균일성 및 전체 막 평활도를 개선한다. 유동성 CVD 막은 평활한 유동성 CVD 막을 형성하기 위한 임의의 적절한 경화 프로세스에 의해 경화될 수 있다.

Description

유동성 CVD 막에 대한 표면 거칠기
[0001] 본 개시내용은 일반적으로, 박막들을 증착하는 방법들에 관한 것이다. 특히, 본 개시내용은 유동성 CVD(chemical vapor deposition) 박막들에 대한 표면 거칠기를 개선하기 위한 프로세스들에 관한 것이다.
[0002] 마이크로일렉트로닉스 디바이스 제작 시에, 많은 애플리케이션들에 대해 공극화(voiding) 없이 10:1보다 더 큰 종횡비(AR; aspect ratio)들을 갖는 좁은 트렌치들을 충전할 필요가 있다. 하나의 애플리케이션은 STI(shallow trench isolation)를 위한 것이다. 이러한 애플리케이션의 경우, 막은 매우 낮은 누설로 트렌치(예컨대, 2 미만의 습식 에칭 레이트 비(rate ratio)를 가짐) 전반에 걸쳐 고품질일 필요가 있다. 구조들의 치수들이 감소하고 종횡비들이 증가함에 따라, 증착된 직후의(as deposited) 유동성 CVD 막들의 후경화(post curing) 방법들이 어려워진다. 충전된 트렌치 전반에 걸쳐 다양한 조성(composition)을 갖는 막들이 초래된다.
[0003] 유전체 막들의 종래의 플라즈마-강화 화학 기상 증착(PECVD; plasma-enhanced chemical vapor deposition)은 좁은 트렌치들의 최상부에 "버섯 형상" 막을 형성한다. 이는, 플라즈마가 깊은 트렌치들 내로 침투할 수 없기 때문이다. 그 결과, 최상부로부터 좁은 트렌치가 핀칭-오프(pinching-off)되어서, 트렌치의 최하부에 공극을 형성한다.
[0004] FCVD(flowable chemical vapor deposition)은 첨단 세대들의 반도체 디바이스들에서 널리 사용되어왔다. 피처(feature) 사이즈들이 감소함에 따라, FCVD 막들의 요구되는 갭 충전 볼륨은 이전 노드들(예컨대, 500 Å 미만 또는 300 Å 미만)과 비교하여 크게 감소될 수 있다. 높은 갭 충전 성능뿐만 아니라 평활하고 균일한 표면을 갖는 얇은 FCVD 막들을 증착하는 것이 중요하지만 난제이다. 이에 따라서, 유동성 CVD 막들에 대한 표면 거칠기를 개선하는 방법이 필요하다.
[0005] 본 개시내용의 하나 이상의 실시예들은 프로세싱 방법들에 관한 것이다. 일 실시예에서, 프로세스 방법은, 평활한 전처리된 기판 표면을 형성하기 위해 플라즈마로 기판 표면을 전처리하는 단계; 전처리된 기판 표면을 전구체 및 반응물에 노출시킴으로써, 전처리된 기판 표면 상에 유동성 CVD 막을 형성하는 단계; 및 유동성 CVD 막을 경화시키는 단계를 포함한다.
[0006] 본 개시내용의 추가적인 실시예들은, 평활한 전처리된 기판 표면을 형성하기 위해 플라즈마로 기판 표면을 전처리하는 단계; 처리된 기판을 형성하기 위해, 전처리된 기판 위로 트리실릴아민(TSA)을 유동시킨 다음 암모니아(NH3)를 유동시키는 단계; 처리된 기판을 전구체 및 반응물에 노출시킴으로써, 처리된 기판 상에 유동성 CVD 막을 형성하는 단계 ―유동성 CVD 막은 약 5 nm 내지 약 50 nm 범위의 두께를 가짐―; 및 유동성 CVD 막을 경화시키는 단계를 포함하는 프로세싱 방법들에 관한 것이다.
[0007] 본 개시내용의 추가적인 실시예들은, 평활한 전처리된 기판 표면을 형성하기 위해 플라즈마로 기판 표면을 전처리하는 단계; 약 5 nm 내지 약 50 nm 범위의 두께를 갖는 유동성 CVD 막을 형성하기 위해, 전처리된 기판 위로 트리실릴아민(TSA)을 유동시킨 다음 암모니아(NH3) 및 산소(O2)를 유동시키는 단계; 산소(O2)를 제거하는 단계; 암모니아(NH3)의 유동을 차단(turning off)하면서, 처리된 기판 위로 TSA를 계속 유동시키는 단계; 및 유동성 CVD 막을 경화시키는 단계를 포함하는 프로세싱 방법들에 관한 것이다.
[0008] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 발명의 보다 상세한 설명은 실시예들을 참조로 하여 이루어질 수 있으며, 이러한 실시예들 중 일부는 첨부된 도면들에 예시된다. 그러나, 첨부된 도면들은 본 발명의 단지 통상적인 실시예들을 예시하므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 하나 이상의 실시예들에 따른 기판의 단면도를 도시하며; 그리고
[0010] 도 2는 본 개시내용의 하나 이상의 실시예들에 따른 기판의 단면도를 도시한다.
[0011] 본 발명의 여러 예시적인 실시예들을 설명하기 전에, 본 발명은 다음의 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것이 이해되어야 한다. 본 발명은 다른 실시예들을 가능하게 하고, 다양한 방식들로 실시 또는 수행될 수 있다.
[0012] 본원에서 사용되는 바와 같은 "기판"은 제작 프로세스 동안 막 프로세싱이 수행되는 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은 애플리케이션에 따라 실리콘, 실리콘 옥사이드, 스트레인드 실리콘, SOI(silicon on insulator), 탄소 도핑된 실리콘 옥사이드들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 그리고 금속들, 금속 나이트라이드들, 금속 합금들 및 다른 전도성 재료들과 같은 임의의 다른 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함(이에 제한되지 않음)한다. 기판들은 기판 표면을 연마(polish), 에칭, 환원, 산화, 수산화, 어닐링, UV 경화, e-빔 경화 및/또는 베이킹하기 위한 전처리 프로세스에 노출될 수 있다. 기판 표면 자체에 대해 바로 막 프로세싱하는 것에 추가하여, 본 발명에서, 개시되는 막 프로세싱 단계들 중 임의의 단계는 또한, 아래에서 더 상세히 개시되는 바와 같이 기판 상에 형성된 하부층(underlayer)에 대해 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 표시하는 바와 같이 그러한 하부층을 포함하는 것으로 의도된다. 따라서, 예컨대, 막/층 또는 부분 막/층이 기판 표면 상에 증착된 경우, 새로 증착된 막/층의 노출된 표면은 기판 표면이 된다.
[0013] 본 개시내용의 실시예들은 유동성 CVD 막의 표면 거칠기를 개선하는 방법들을 제공한다. 일부 실시예들은 유리하게, 클러스터 툴 환경에서 수행될 수 있는 순환 증착-처리 프로세스들을 수반하는 방법들을 제공한다. 일부 실시예들은 유리하게, 작은 치수들을 갖는 고 AR(aspect ratio) 트렌치들/피처들을 충전하기 위해 사용될 수 있는 시임-프리(seam-free)의 고품질의 낮은 거칠기 막들을 제공한다.
[0014] 하나 이상의 실시예들에서, FCVD(flowable chemical vapor deposition) 전의 기판 표면 상의 표면 처리는 유리하게, 초기 핵 생성의 균일성을 개선하고 유동성 CVD 막의 전체 평활도를 개선한다. 하나 이상의 실시예들에서, 불활성 또는 반응성 가스들을 이용한 플라즈마 처리가 효과적인 것으로 밝혀졌다. 하나 이상의 실시예들에서, 플라즈마 전처리는 아르곤(Ar), 헬륨(He), 암모니아(NH3), 질소(N2), 수소(H2) 또는 이들의 혼합물들과 같은 주변(ambient)과 함께 RPS(remote plasma source) 또는 CCP(capacitively coupled plasma) 또는 ICP(inductively coupled plasma)에 의해 생성된다. 하나 이상의 실시예들에서, 반응물들이 도입되는 순서를 변화시키고 반응물들의 유동비(flow ratio)를 변화시키며 그리고 증착 동안 챔버에서 반응물들의 보유 시간을 변화시킴으로써, 초기 핵 생성 평활도가 추가로 개선될 수 있다.
[0015] 하나 이상의 실시예들에서, 유동성 CVD 막의 증착을 종료하는 것은 평활한 증착을 위해 매우 중요하다. 하나 이상의 실시예들에서, 증착의 종료 시에 라디칼 잔류물들의 신속한 제거 및 바람직하지 않은 프로세스 체제(regime)들에서의 반응을 회피하는 것은 표면 거칠기를 상당히 감소시킨다.
[0016] 본 개시내용의 하나 이상의 실시예들은, 고 종횡비 구조들(예컨대, AR > 8:1)을 충전할 수 있는, 유동성 CVD 막들이 증착되는 프로세스들에 관한 것이다. 본 개시내용의 실시예들은 평활한 표면을 형성하기 위해서 유동성 CVD 막의 형성 전에 기판 표면을 전처리하는 방법을 제공한다.
[0017] 설명 목적들을 위해, 갭 충전 애플리케이션들을 위한 유동성 CVD 막들의 증착이 설명된다. 그러나, 당업자들은, 설명된 전구체들 및 방법들이 갭 충전 애플리케이션들로 제한되지 않으며 임의의 유동성 CVD 막 형성에 사용될 수 있다는 것을 이해할 것이다. 도 1은 피처(110)를 갖는 기판(100)의 부분 단면도를 도시한다. 도면들은 예시 목적들을 위해 단일 피처를 갖는 기판들을 도시하지만, 당업자들은 하나 초과의 피처가 있을 수 있다는 것을 이해할 것이다. 피처(110)의 형상은 트렌치들 및 원통형 비아들을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 형상일 수 있다. 이와 관련하여 사용되는 바와 같이, "피처"라는 용어는 임의의 의도적인 표면 불규칙성을 의미한다. 피처들의 적절한 예들은, 최상부, 2개의 측벽들 및 최하부를 갖는 트렌치들, 최상부 및 2개의 측벽들을 갖는 피크들을 포함(그러나, 이에 제한되지 않음)한다. 피처들은 임의의 적절한 종횡비(피처의 깊이 대 피처의 폭의 비)를 가질 수 있다. 일부 실시예들에서, 종횡비는 약 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1 또는 40:1 이상이다.
[0018] 하나 이상의 실시예들에서, 기판(100)은 기판 표면(120)을 갖는다. 적어도 하나의 피처(110)는 기판 표면(120)에 개구를 형성한다. 피처(110)는 기판 표면(120)으로부터 최하부 표면(112)까지 깊이(D)로 연장된다. 피처(110)는 피처(110)의 폭(W)을 정의하는 제1 측벽(114) 및 제2 측벽(116)을 갖는다. 측벽들 및 최하부에 의해 형성된 개방 영역은 또한 갭으로 지칭된다.
[0019] 본 개시내용의 하나 이상의 실시예들은, 상부에 적어도 하나의 피처를 갖는 기판 표면이 제공되는 프로세싱 방법들에 관한 것이다. 이와 관련하여 사용되는 바와 같이, "제공되는"이라는 용어는 기판이 추가적인 프로세싱을 위한 포지션 또는 환경에 배치되는 것을 의미한다.
[0020] 도 2에 도시된 바와 같이, 유동성 CVD 막(150)이 기판 표면(120), 그리고 적어도 하나의 피처(110)의 제1 측벽(114), 제2 측벽(116) 및 최하부 표면(112) 상에 형성된다. 유동성 CVD 막(150)은, 실질적으로 시임이 형성되지 않도록 적어도 하나의 피처(110)를 충전한다. 시임은 피처(110)의 측벽들 사이에서 피처에 형성되는 갭(그러나, 반드시 피처(110)의 측벽들의 중간에 형성되는 것은 아님)이다. 이와 관련하여 사용되는 바와 같이, "실질적으로 시임이 없다"라는 용어는 측벽들 사이의 막에 형성된 임의의 갭이 측벽의 단면적의 약 1% 미만임을 의미한다.
[0021] 유동성 CVD 막(150)은 임의의 적절한 프로세스에 의해 형성될 수 있다. 일부 실시예들에서, 유동성 CVD 막을 형성하는 것은 PECVD(plasma-enhanced chemical vapor deposition)에 의해 수행된다. 달리 말하면, 유동성 CVD 막은 플라즈마-강화 화학 기상 증착 프로세스에 의해 증착될 수 있다.
[0022] 본 개시내용의 실시예들은 유리하게, 유동성 CVD 막들의 증착에서 사용될 수 있는 평활한 전처리 기판 표면을 형성하기 위해 기판 표면을 전처리하는 방법들을 제공한다. 하나 이상의 실시예들에서, 평활을 촉진하는 화학 결합(chemical bonding)들을 갖는 평활한 전처리된 기판 표면을 형성하기 위해, 플라즈마로 기판 표면이 전처리된다. 이어서, 전처리된 기판 표면을 전구체 및 반응물에 노출시킴으로써, 전처리된 기판 표면 상에 유동성 CVD 막이 형성된다. 이어서, 유동성 CVD 막이 경화된다.
[0023] 하나 이상의 실시예들에서, 기판 표면을 전처리하기 위해 사용되는 플라즈마는 아르곤(Ar), 헬륨(He), 수소(H2), 질소(N2) 또는 암모니아(NH3) 중 하나 이상을 포함한다.
[0024] 하나 이상의 실시예들에서, 기판 표면을 전처리하는 것은 약 5 mTorr 내지 약 100 mTorr 범위의 압력에서 발생한다. 기판 표면을 전처리하는 것은 약 25 ℃(또는 주변 온도) 내지 약 400 ℃ 범위의 온도에서 발생할 수 있다.
[0025] 본 개시내용의 실시예들은, 유동성 CVD 막을 증착하기 위해, 전처리된 기판 표면을 전구체 및 공-반응물(co-reactant)에 노출시키는 단계를 포함하는 프로세싱 방법들에 관한 것이다. 하나 이상의 실시예들에서, 전구체는 트리실릴아민(TSA)을 포함한다. 따라서, 하나 이상의 실시예들에서, 기판 표면은 플라즈마, 예컨대, 아르곤(Ar), 헬륨(He), 수소(H2), 질소(N2) 또는 암모니아(NH3)로 전처리되며, 트리실릴아민(TSA)이 전처리된 기판 표면 위로 유동된다. 기판 표면 상에 유동성 CVD 막을 형성하기 위해, TSA가 전처리된 기판 표면 위로 유동된 후에 암모니아(NH3)가 기판 표면 위로 유동된다. 하나 이상의 실시예들에서, TSA/NH3의 비는 약 5:1 내지 약 30:1의 범위이다.
[0026] 하나 이상의 실시예들에서, TSA를 유동시키고 NH3를 유동시키는 것은 산소(O2)의 존재 시에 수행된다. 하나 이상의 실시예들에서, 산소(O2)는 실리콘 옥사이드(SiOx) 막들의 형성을 위해 존재한다. 하나 이상의 실시예들에서, 암모니아(NH3)는 실리콘 나이트라이드(SiNx) 막들의 형성을 위해 존재한다.
[0027] 다른 실시예들에서, TSA 및 NH3를 유동시키는 것은 실질적으로 산소(O2)의 부재(absence) 시에 수행된다. 달리 말하면, 하나 이상의 실시예들에서, TSA 및 NH3가 기판 표면 위로 유동될 때, 기판 표면에는 산소(O2)가 실질적으로 없다. 본원에서 사용되는 바와 같이, "실질적으로 부재 시에"라는 용어 또는 "실질적으로 없는"이라는 용어는, 기판 표면을 둘러싸는 분위기(atmosphere)에 4% 미만, 3% 미만, 2% 미만, 1% 미만 및 0.5% 미만을 포함하는, 5% 미만의 산소가 존재함을 의미한다.
[0028] 하나 이상의 실시예들에서, 기판 상에 유동성 CVD 막을 형성하기 위해 기판 표면 위로 TSA를 유동시키는 것은 약 0.3 Torr 내지 약 1 Torr 범위의 압력에서 발생한다. 하나 이상의 실시예들에서, 기판 상에 유동성 CVD 막을 형성하기 위해(즉, 처리된 기판을 형성하기 위해) 기판 표면 위로 TSA를 유동시키는 것은 약 25 ℃(또는 주변 온도) 내지 약 100 ℃ 범위의 온도에서 발생한다.
[0029] 하나 이상의 실시예들에서, 전처리된 기판 표면 상에 형성되는 유동성 CVD 막은 약 10 nm, 약 15 nm, 약 20 nm, 약 25 nm, 약 30 nm, 약 35 nm, 약 40 nm 또는 약 45 nm를 포함하는, 약 5 nm 내지 약 50 nm 범위의 두께를 갖는다. 하나 이상의 실시예들에서, 유동성 CVD 막은 초박형이고, 약 50 nm 이하의 두께를 갖는다.
[0030] 일부 실시예들에서, 프로세싱 방법은, 기판 환경으로부터 산소(O2)를 제거하는 단계, 및 암모니아(NH3)의 유동을 차단하면서, 유동성 CVD 증착을 이용하여, 처리된 기판 위로 트리실릴아민(TSA)을 계속 유동시키는 단계를 더 포함한다. 이론에 얽매이는 것으로 의도하지 않으면서, 이러한 종결 프로세스를 이용하여 유동성 CVD 막의 표면 거칠기가 개선되는 것으로 생각된다. 하나 이상의 실시예들에서, AFM(atomic force microscopy) 이미지들은 거칠기가 적어도 3배 내지 4배만큼 개선됨을 보여준다.
[0031] 하나 이상의 실시예들에서, 트리실릴아민(TSA) 전구체는 CVD 챔버로 기화될 수 있으며, 적절한 공-반응물(예컨대, 암모니아(NH3), 산소(O2), 이산화탄소(CO2), 일산화탄소(CO), 아르곤(Ar), 헬륨(He), 수소(H2) 또는 이들의 임의의 조합)이 예컨대 공-반응물들으로서 플라즈마 활성 종을 생성할 RPS(remote plasma source)를 통해 챔버에 전달될 수 있다. 플라즈마 활성화된 공-반응물 분자들(라디칼들)은 고 에너지들을 가지며, 가스상(gas phase)의 트리실릴아민(TSA) 전구체 분자들과 반응하여 대응하는 유동성 폴리머들을 형성할 수 있다. 일부 실시예들에서, 플라즈마는 NH3, O2, CO2, CO, Ar, He 또는 H2 중 하나 이상을 포함하는 플라즈마 가스를 이용하여 생성된다.
[0032] 하나 이상의 실시예들에서, 플라즈마는 프로세싱 챔버 내에서 생성 또는 점화될 수 있거나(예컨대, 직접 플라즈마), 또는 프로세싱 챔버 외부에서 생성되어 프로세싱 챔버 내로 유동될 수 있다(예컨대, 원격 플라즈마).
[0033] 도 2를 참조하면, 유동성 CVD 막(150)은 임의의 적절한 온도에서 형성될 수 있다. 일부 실시예들에서, 유동성 CVD 막(150)은 약 10 ℃ 내지 약 100 ℃ 범위의 온도에서 형성된다. 온도는 형성되고 있는 디바이스의 열 버짓(thermal budget)을 보존하기 위해 낮게 유지될 수 있다. 일부 실시예들에서, 유동성 CVD 막을 형성하는 것은 약 300 ℃, 250 ℃, 200 ℃, 150 ℃, 100 ℃, 75 ℃, 50 ℃, 25 ℃ 또는 0 ℃ 미만의 온도에서 발생한다.
[0034] 유동성 CVD 막의 조성은 반응성 가스의 조성을 변화시킴으로써 조정될 수 있다. 일부 실시예들에서, 유동성 CVD 막은 실리콘 카바이드(SiC), 실리콘 옥시카바이드(SiOC), 실리콘 카보나이트라이드(SiCN), 실리콘 옥시카보나이트라이드(SiOCN), 실리콘 옥사이드(SiO) 및 실리콘 나이트라이드(SiN) 중 하나 이상을 포함한다. 산소 함유 막을 형성하기 위해, 공-반응물은 예컨대 산소, 오존 또는 물 중 하나 이상을 포함할 수 있다. 질소 함유 막을 형성하기 위해, 공-반응물은 예컨대 암모니아, 하이드라진, NO2 또는 N2 중 하나 이상을 포함할 수 있다. 탄소 함유 막을 형성하기 위해, 반응성 가스는 예컨대 프로필렌 및 아세틸렌 중 하나 이상을 포함할 수 있다. 당업자들은 유동성 CVD 막의 조성을 변화시키기 위해 다른 종의 조합들이 반응성 가스 혼합물들에 포함될 수 있다는 것을 이해할 것이다.
[0035] 유동성 CVD 막은 웨이퍼(웨이퍼의 온도는 -10 ℃ 내지 200 ℃일 수 있음) 상에 증착될 수 있고, 이들의 유동성으로 인해, 폴리머들은 트렌치들을 통해 유동하여 갭 충전할 것이다. 이어서, 이들 막들은, 안정된 막들을 얻기 위해 오존/UV/스팀 어닐링/NH3 어닐링과 같은 경화 단계들을 겪는다. 하나 이상의 실시예들에서, 유동성 CVD 막(150)의 형성 후에, 막은, 유동성 CVD 막을 응고시키고 실질적으로 시임-프리 갭 충전을 형성하도록 경화될 수 있다. 하나 이상의 실시예들에서, 유동성 CVD 막을 경화시키는 것은 유동성 CVD 막을 오존, UV 광, 스팀 어닐링, 암모니아 어닐링 및 산소 플라즈마 중 하나 이상에 노출시키는 것을 포함한다. 일부 실시예들에서, 유동성 CVD 막은, 막을 UV 경화 프로세스에 노출시킴으로써 경화된다. UV 경화 프로세스는 약 10 ℃ 내지 약 550 ℃ 범위의 온도에서 발생할 수 있다. UV 경화 프로세스는 유동성 CVD 막을 충분히 응고시키는 데 필요한 임의의 적절한 시간 프레임 동안 발생할 수 있다. UV 경화는 상이한 파라미터들, 예컨대, 전력, 온도, 환경으로 수행될 수 있다. 일부 실시예들에서, UV 경화는 아세틸렌/에틸렌 환경에서 발생한다.
[0036] 일부 실시예들에서, 유동성 CVD 막을 경화시키는 것은 열적 어닐링을 포함한다. 열적 어닐링은 임의의 적절한 온도 및 임의의 적절한 환경에서 발생할 수 있다. 일부 실시예들에서, 유동성 CVD 막은 아세틸렌/에틸렌 환경에서 열적 어닐링에 의해 경화된다.
[0037] 일부 실시예들에서, 유동성 CVD 막을 경화시키는 것은 플라즈마 또는 전자 빔에 대한 노출을 포함한다. 막을 경화시키기 위한 플라즈마 노출은 PECVD 플라즈마와 별개인 플라즈마를 포함한다. 플라즈마 종 및 프로세싱 챔버는 동일할 수 있으며, 플라즈마 경화는 PECVD 프로세스와 상이한 단계이다.
[0038] 일부 실시예들에서, 유동성 CVD 막을 경화시키는 것은 유동성 CVD 막을 스팀 어닐링 및/또는 산소 플라즈마에 노출시키는 것을 포함한다. 스팀 어닐링 및/또는 산소 플라즈마의 사용은, 경화된 막이 증착 직후의 유동성 CVD 막보다 더 낮은 탄소 함량을 갖도록, 유동성 CVD 막의 탄소 함량을 감소시킬 수 있다. 스팀 어닐링 및/또는 산소 플라즈마의 사용은 증착된 유동성 SiC, SiCN 또는 SiOC 막을 SiO로 변환시킬 수 있다.
[0039] 일부 실시예들에서, 트리실릴아민(TSA) 전구체는 다양한 조성들의 막들을 증착하기 위해 유동성 프로세스에서 다른 전구체와 함께 사용될 수 있다(예컨대, 다른 Si-함유 전구체와의 공동-유동). 예로서, 실리콘 및 탄화수소기들을 함유하는 전구체들은, 유동성 CVD 막 내로 탄소를 혼입시키기 위해 트리실릴아민(TSA)/NH3 프로세스에 사용될 수 있다. 하나 이상의 실시예들에서, TSA/NH3 프로세스로부터 획득된 유동성 CVD 막들은 SiO 또는 SiN 막들이다. 탄소 및 실리콘을 함유하는 전구체의 첨가에 의해, SiOC, SiCON 또는 SiCN 막들이 증착될 수 있다.
[0040] 일부 실시예들에서, 유동성 CVD 막은 다른 원소로 도핑될 수 있다. 예컨대, 하나 이상의 실시예들에서, 유동성 CVD 막은 붕소(B), 비소(As) 또는 인(P) 중 하나 이상으로 도핑될 수 있다. 유동성 CVD 막들은, 막 특성들을 개선하기 위해 붕소(B) 및 인(P)과 같은 원소들로 도핑될 수 있다. 붕소 및 인을 함유하는 전구체들은 증착 프로세스 동안 트리실릴아민(TSA) 및 암모니아(NH3) 전구체들과 공동-유동될 수 있거나, 또는 증착이 수행된 후에 침윤될 수 있다. 붕소 함유 전구체들은 아미노보란들/보란 화합물들일 수 있고, 인 함유 전구체들은 포스페이트/포스파이트 화합물들일 수 있다. 일부 실시예들에서, 유동성 CVD 막을 도핑하는 것은 트리실릴아민(TSA) 및 암모니아(NH3) 전구체들과 도펀트 전구체를 공동-유동시키는 것을 포함한다. 일부 실시예들에서, 유동성 CVD 막을 도핑하는 것은 별개의 프로세스에서의 도펀트 원소의 주입을 포함한다.
[0041] 하나 이상의 실시예들에 따르면, 기판은, 층을 형성하기 전에 그리고/또는 층을 형성한 후에 프로세싱을 겪는다. 이러한 프로세싱은 동일한 챔버에서 또는 하나 이상의 별개의 프로세싱 챔버들에서 수행될 수 있다. 일부 실시예들에서, 기판은 추가적인 프로세싱을 위해 제1 챔버로부터 별개의 제2 챔버로 이동된다. 기판은 제1 챔버로부터 별개의 프로세싱 챔버로 직접 이동될 수 있거나, 또는 기판은 제1 챔버로부터 하나 이상의 이송 챔버들로 이동되고 이어서 별개의 프로세싱 챔버로 이동될 수 있다. 이에 따라서, 프로세싱 장치는 이송 스테이션과 연통하는 다수의 챔버들을 포함할 수 있다. 이러한 종류의 장치는 "클러스터 툴" 또는 "클러스터형 시스템" 등으로 지칭될 수 있다.
[0042] 일반적으로, 클러스터 툴은 기판 중심-발견 및 배향, 탈기, 어닐링, 증착, 플라즈마 처리, UV 경화 및/또는 에칭을 포함하는 다양한 기능들을 수행하는 다수의 챔버들을 포함하는 모듈러 시스템이다. 하나 이상의 실시예들에 따르면, 클러스터 툴은 적어도 제1 챔버 및 중앙 이송 챔버를 포함한다. 중앙 이송 챔버는, 프로세싱 챔버들과 로드 락 챔버들 사이에서 그리고 이들 간에 기판들을 셔틀(shuttle)할 수 있는 로봇을 하우징할 수 있다. 이송 챔버는 통상적으로 진공 조건에서 유지되며, 하나의 챔버로부터 다른 챔버로 그리고/또는 클러스터 툴의 프론트 엔드에 포지셔닝된 로드 락 챔버로 기판들을 셔틀하기 위한 중간 스테이지를 제공한다. 본 개시내용에 대해 구성(adapt)될 수 있는 2개의 잘 알려진 클러스터 툴들은 Centura® 및 Endura®이며, 이들 둘 모두는 캘리포니아주 산타 클라라의 Applied Materials, Inc.로부터 입수가능하다. 그러나, 챔버들의 정확한 어레인지먼트(arrangement) 및 조합은 본원에서 설명되는 바와 같은 프로세스의 특정 단계들을 수행하는 목적들을 위해 변경될 수 있다. 사용될 수 있는 다른 프로세싱 챔버들은 CLD(cyclical layer deposition), ALD(atomic layer deposition), CVD(chemical vapor deposition), PVD(physical vapor deposition), 에칭, 사전-세정, 화학 물질 세정, 열 처리, 이를테면, RTP, 플라즈마 질화, 탈기, 배향, 하이드록실화 및 다른 기판 프로세스들을 포함(그러나, 이에 제한되지 않음)한다. 클러스터 툴 상의 챔버에서 프로세스들을 수행함으로써, 후속 막을 증착하기 전에, 산화 없이, 대기 불순물들에 의한 기판의 표면 오염이 회피될 수 있다.
[0043] 하나 이상의 실시예들에 따르면, 기판은 연속적으로 진공 또는 "로드 락" 조건들 하에 있으며, 하나의 챔버로부터 다음 챔버로 이동되고 있을 때 주변 공기에 노출되지 않는다. 따라서, 이송 챔버들은 진공 하에 있으며, 진공 압력 하에서 "펌핑 다운(pump down)"된다. 불활성 가스들이 프로세싱 챔버들 또는 이송 챔버들에 존재할 수 있다. 일부 실시예들에서, 불활성 가스는 반응물들 중 일부 또는 전부를 제거하기 위한 퍼지 가스로서 사용된다. 하나 이상의 실시예들에 따르면, 반응물들이 증착 챔버로부터 이송 챔버 및/또는 부가적인 프로세싱 챔버로 이동하는 것을 방지하기 위해, 퍼지 가스가 증착 챔버의 출구에서 주입된다. 따라서, 불활성 가스의 유동은 챔버의 출구에서 커튼을 형성한다.
[0044] 기판은 단일 기판 증착 챔버들에서 프로세싱될 수 있으며, 여기서, 단일 기판은 다른 기판이 프로세싱되기 전에 로딩, 프로세싱 및 언로딩된다. 기판은 또한, 다수의 기판이 챔버의 제1 부분 내로 개별적으로 로딩되고 챔버를 통해 이동하며 챔버의 제2 부분으로부터 언로딩되는 컨베이어 시스템과 유사한 연속적인 방식으로 프로세싱될 수 있다. 챔버 및 연관된 컨베이어 시스템의 형상은 직선 경로 또는 곡선(curved) 경로를 형성할 수 있다. 추가적으로, 프로세싱 챔버는 캐러셀(carousel)일 수 있으며, 이 캐러셀에서, 다수의 기판들은 중심 축을 중심으로 이동되고 캐러셀 경로 전반에 걸쳐 증착, 에칭, 어닐링, 세정 등의 프로세스들에 노출된다.
[0045] 프로세싱 동안, 기판은 가열 또는 냉각될 수 있다. 그러한 가열 또는 냉각은, 기판 지지부의 온도를 변화시키는 것 그리고 가열된 또는 냉각된 가스들을 기판 표면으로 유동시키는 것을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 수단에 의해 달성될 수 있다. 일부 실시예들에서, 기판 지지부는 기판 온도를 전도성으로 변화시키도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 실시예들에서, 이용되고 있는 가스들(반응성 가스들 또는 불활성 가스들)은 기판 온도를 국부적으로 변화시키기 위해 가열 또는 냉각된다. 일부 실시예들에서, 기판 온도를 대류적으로 변화시키기 위해, 가열기/냉각기가 챔버 내에서 기판 표면에 인접하게 포지셔닝된다.
[0046] 기판은 또한, 프로세싱 동안 정지되거나 또는 회전될 수 있다. 회전하는 기판은 연속적으로 또는 이산적인 단계들로 (기판 축을 중심으로) 회전될 수 있다. 예컨대, 기판은 전체 프로세스 전반에 걸쳐 회전될 수 있거나, 또는 기판은 상이한 반응성 또는 퍼지 가스들에 대한 노출들 사이에서 소량만큼 회전될 수 있다. 프로세싱 동안 (연속적으로 또는 단계적으로) 기판을 회전시키는 것은, 예컨대 가스 유동 기하학적 구조들에서의 국부적인 변동성(variability)의 영향을 최소화함으로써 더 균일한 증착 또는 에칭을 생성하는 것을 도울 수 있다.
[0047] 본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 언급은, 실시예와 관련하여 설명된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들이 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 더욱이, 특정 특징들, 구조들, 재료들 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.
[0048] 본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이들 실시예들은 단지 본 개시내용의 원리들 및 애플리케이션들을 예시한다는 것이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 행해질 수 있다는 것이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (20)

  1. 프로세싱 방법으로서,
    평활한 전처리된 기판 표면을 형성하기 위해 플라즈마로 기판 표면을 전처리하는 단계;
    상기 전처리된 기판 표면을 전구체 및 반응물에 노출시킴으로써, 상기 전처리된 기판 표면 상에 유동성 CVD 막을 형성하는 단계; 및
    상기 유동성 CVD 막을 경화시키는 단계
    를 포함하는,
    프로세싱 방법.
  2. 제1 항에 있어서,
    상기 플라즈마는 아르곤(Ar), 헬륨(He), 수소(H2), 질소(N2) 또는 암모니아(NH3) 중 하나 이상을 포함하는,
    프로세싱 방법.
  3. 제1 항에 있어서,
    상기 기판 표면을 전처리하는 단계는 약 5 mTorr 내지 약 100 mTorr 범위의 압력에서 발생하는,
    프로세싱 방법.
  4. 제3 항에 있어서,
    상기 기판 표면을 전처리하는 단계는 약 25 ℃ 내지 약 400 ℃ 범위의 온도에서 발생하는,
    프로세싱 방법.
  5. 제1 항에 있어서,
    상기 유동성 CVD 막을 형성하는 단계 전에, 처리된 기판을 형성하기 위해, 상기 전처리된 기판 위로 트리실릴아민(TSA)을 유동시킨 다음 암모니아(NH3)를 유동시키는 단계를 더 포함하는,
    프로세싱 방법.
  6. 제5 항에 있어서,
    TSA/NH3의 비(ratio)는 약 5:1 내지 약 30:1의 범위인,
    프로세싱 방법.
  7. 제5 항에 있어서,
    상기 TSA 및 상기 NH3를 유동시키는 단계는 산소(O2)의 존재 시에 수행되는,
    프로세싱 방법.
  8. 제5 항에 있어서,
    상기 TSA 및 상기 NH3를 유동시키는 단계는 실질적으로 산소(O2)의 부재(absence) 시에 수행되는,
    프로세싱 방법.
  9. 제5 항에 있어서,
    상기 처리된 기판을 형성하는 것은 약 0.3 Torr 내지 약 1 Torr 범위의 압력에서 발생하는,
    프로세싱 방법.
  10. 제9 항에 있어서,
    상기 처리된 기판을 형성하는 것은 약 25 ℃ 내지 약 100 ℃ 범위의 온도에서 발생하는,
    프로세싱 방법.
  11. 제1 항에 있어서,
    상기 유동성 CVD 막은 약 5 nm 내지 약 50 nm 범위의 두께를 갖는,
    프로세싱 방법.
  12. 제7 항에 있어서,
    산소(O2)를 제거하는 단계; 및
    상기 암모니아(NH3)의 유동을 차단(turning off)하면서, 상기 처리된 기판 위로 상기 TSA를 계속 유동시키는 단계
    를 더 포함하는,
    프로세싱 방법.
  13. 프로세싱 방법으로서,
    평활한 전처리된 기판 표면을 형성하기 위해 플라즈마로 기판 표면을 전처리하는 단계;
    처리된 기판을 형성하기 위해, 상기 전처리된 기판 위로 트리실릴아민(TSA)을 유동시킨 다음 암모니아(NH3)를 유동시키는 단계;
    상기 처리된 기판을 전구체 및 반응물에 노출시킴으로써, 상기 처리된 기판 상에 유동성 CVD 막을 형성하는 단계 ―상기 유동성 CVD 막은 약 5 nm 내지 약 50 nm 범위의 두께를 가짐―; 및
    상기 유동성 CVD 막을 경화시키는 단계
    를 포함하는,
    프로세싱 방법.
  14. 제13 항에 있어서,
    TSA/NH3의 비는 약 5:1 내지 약 30:1의 범위인,
    프로세싱 방법.
  15. 제13 항에 있어서,
    상기 TSA 및 상기 NH3를 유동시키는 단계는 산소(O2)의 존재 시에 수행되는,
    프로세싱 방법.
  16. 제13 항에 있어서,
    상기 TSA 및 상기 NH3를 유동시키는 단계는 실질적으로 산소(O2)의 부재(absence) 시에 수행되는,
    프로세싱 방법.
  17. 제13 항에 있어서,
    상기 처리된 기판을 형성하는 것은 약 0.3 Torr 내지 약 1 Torr 범위의 압력에서 발생하는,
    프로세싱 방법.
  18. 제17 항에 있어서,
    상기 처리된 기판을 형성하는 것은 약 10 ℃ 내지 약 100 ℃ 범위의 온도에서 발생하는,
    프로세싱 방법.
  19. 제15 항에 있어서,
    산소(O2)를 제거하는 단계; 및
    상기 암모니아(NH3)의 유동을 차단하면서, 상기 처리된 기판 위로 상기 TSA를 계속 유동시키는 단계
    를 더 포함하는,
    프로세싱 방법.
  20. 프로세싱 방법으로서,
    평활한 전처리된 기판 표면을 형성하기 위해 플라즈마로 기판 표면을 전처리하는 단계;
    약 5 nm 내지 약 50 nm 범위의 두께를 갖는 유동성 CVD 막을 형성하기 위해, 상기 전처리된 기판 위로 트리실릴아민(TSA)을 유동시킨 다음 암모니아(NH3) 및 산소(O2)를 유동시키는 단계;
    산소(O2)를 제거하는 단계;
    상기 암모니아(NH3)의 유동을 차단하면서, 상기 처리된 기판 위로 상기 TSA를 계속 유동시키는 단계; 및
    상기 유동성 CVD 막을 경화시키는 단계
    를 포함하는,
    프로세싱 방법.
KR1020227005281A 2019-07-23 2020-07-17 유동성 cvd 막에 대한 표면 거칠기 KR20220038099A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962877431P 2019-07-23 2019-07-23
US62/877,431 2019-07-23
US16/929,357 US11367614B2 (en) 2019-07-23 2020-07-15 Surface roughness for flowable CVD film
US16/929,357 2020-07-15
PCT/US2020/042473 WO2021016063A1 (en) 2019-07-23 2020-07-17 Surface roughness for flowable cvd film

Publications (1)

Publication Number Publication Date
KR20220038099A true KR20220038099A (ko) 2022-03-25

Family

ID=74190533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227005281A KR20220038099A (ko) 2019-07-23 2020-07-17 유동성 cvd 막에 대한 표면 거칠기

Country Status (5)

Country Link
US (1) US11367614B2 (ko)
KR (1) KR20220038099A (ko)
CN (1) CN114144866A (ko)
TW (1) TWI792005B (ko)
WO (1) WO2021016063A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358492B2 (ja) * 2002-09-25 2009-11-04 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 熱化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
KR101758944B1 (ko) 2009-12-09 2017-07-18 노벨러스 시스템즈, 인코포레이티드 신규한 갭 충진 집적화
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9847222B2 (en) * 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
JP6761807B2 (ja) 2015-02-23 2020-09-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高品質薄膜を形成するための周期的連続処理
CN110622298B (zh) 2017-05-13 2023-09-22 应用材料公司 用于高质量间隙填充方案的循环可流动沉积和高密度等离子体处理处理

Also Published As

Publication number Publication date
US11367614B2 (en) 2022-06-21
TW202120727A (zh) 2021-06-01
CN114144866A (zh) 2022-03-04
TWI792005B (zh) 2023-02-11
WO2021016063A1 (en) 2021-01-28
US20210028013A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US11515149B2 (en) Deposition of flowable silicon-containing films
KR102271768B1 (ko) 반응성 어닐링을 사용하는 갭충전
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
US10096514B2 (en) Seamless trench fill using deposition/etch techniques
US10615050B2 (en) Methods for gapfill in high aspect ratio structures
KR102269470B1 (ko) 실리콘 갭충전을 위한 2-단계 프로세스
TWI723282B (zh) 藉由矽化法之含金屬薄膜體積膨脹
US20220238331A1 (en) Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma
US11367614B2 (en) Surface roughness for flowable CVD film
US20220375747A1 (en) Flowable CVD Film Defect Reduction
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma