KR102373893B1 - 도금 장치 및 도금 시스템 - Google Patents

도금 장치 및 도금 시스템 Download PDF

Info

Publication number
KR102373893B1
KR102373893B1 KR1020207026247A KR20207026247A KR102373893B1 KR 102373893 B1 KR102373893 B1 KR 102373893B1 KR 1020207026247 A KR1020207026247 A KR 1020207026247A KR 20207026247 A KR20207026247 A KR 20207026247A KR 102373893 B1 KR102373893 B1 KR 102373893B1
Authority
KR
South Korea
Prior art keywords
plating
current
cathodes
pair
cathode
Prior art date
Application number
KR1020207026247A
Other languages
English (en)
Other versions
KR20200118864A (ko
Inventor
와타루 야마모토
키미코 코이와
카츠노리 아키야마
요시아키 호시노
Original Assignee
가부시키가이샤 야마모토메키시켄키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 야마모토메키시켄키 filed Critical 가부시키가이샤 야마모토메키시켄키
Publication of KR20200118864A publication Critical patent/KR20200118864A/ko
Application granted granted Critical
Publication of KR102373893B1 publication Critical patent/KR102373893B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems
    • G01N27/4161—Systems measuring the voltage and using a constant current supply, e.g. chronopotentiometry

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

마이크로 균일 전착성을 적합하게 측정할 수 있는 도금 장치를 제공한다. 제1 도금 장치(1A)는 제1 도금조(11A) 내에 설치된 제1 양극(12A), 제1 도금조(11A) 내에 설치되어 있으며 구멍부(5)를 갖는 절연성 기재(4), 구멍부(5)의 바닥부, 절연성 기재(4)의 구멍부(5)의 개구측 면에 각각 설치된 한 쌍의 제1 음극(13AX, 13AY), 제1 양극(12)과 한 쌍의 제1 음극(13AX, 13AY) 사이에 전류를 흐르게 하기 위한 제1 도금 전원(14A), 및 한 쌍의 제1 음극(13AX, 13AY) 각각에 흐르는 전류값을 계측하는 제1 전류 계측 회로(22A)를 구비한다.

Description

도금 장치 및 도금 시스템
본 발명은 예를 들어, 하링 셀 시험 등에 사용되는 도금 장치 및 도금 시스템에 관한 것이다.
종래에 도금 성능을 평가하는 방법으로 하링 셀 시험이 알려져 있다. 하링 셀 시험에서는 한 쌍의 음극 사이에 양극을 배치하여 도금한 후, 한 쌍의 음극에 석출되는 도금의 균일 전착성을 평가한다.
전기 도금에 있어서 전류 밀도와 도금(금속) 석출량은 기본적으로는 비례관계가 성립한다. 그러나 광범위한 전류 밀도에 대해 석출량에 그다지 차이가 발생하지 않는 조건이 갖추어진다면, 복잡한 형상의 제품에 일정한 막 두께의 도금 성막이 가능해진다. 이와 같이 전류 밀도와 상관없이 균일한 도금 막 두께를 얻을 수 있는 성능을 균일 전착성이라 한다.
균일 전착성에는 전류 분포가 크게 관여하고 있으며, 전류 분포는 크게 일차 전류 분포와 이차 전류 분포로 나뉜다. 일차 전류 분포는 도금욕, 도금 조건 등과 상관없이 도금조 내의 기하학적 조건(피도금물의 형상, 도금조의 형상, 전극 배치 등)에 따라 결정되며, 수학적 계산 등을 통해 구할 수 있다. 도금 분포의 대부분은 이러한 일차 전류 분포에 의해 결정된다.
그러나 실제로 도금을 실시해 보면 음극 계면에서 분극 현상이 발생하여 새로운 전류 분포, 즉 이차 전류 분포가 발생한다. 이차 전류 분포는 음극에서의 분극, 도금욕의 전도도 등과 같은 전기 화학적 특성에 따라 결정되는 것으로서, 도금욕의 종류, 첨가제의 종류 및 양 등에 따라 변화한다.
종래의 하링 셀 시험에서는 균일 전착성 중에서 피도금물의 표면 전체에 균일하게 피막이 석출되는 능력인 마크로 균일 전착성(macrothrowing power)이 측정되었다. 그러나 종래의 하링 셀 시험에서는 피도금물의 오목부(홈, 구멍 등)에 피막이 석출되는 능력인 마이크로 균일 전착성(microthrowing power)을 측정할 수는 없었다.
본 발명은 상기와 같은 점을 감안하여 이루어진 것으로, 마이크로 균일 전착성을 적합하게 측정할 수 있는 도금 장치 및 도금 시스템을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명의 도금 장치는 도금조 내에 설치되는 양극, 상기 도금조 내에 설치되고 구멍부를 갖는 절연성 기재, 상기 구멍부의 바닥부와 상기 절연성 기재의 상기 구멍부의 개구측 면에 각각 설치된 한 쌍의 음극, 상기 양극과 상기 한 쌍의 음극 사이에 전류를 흐르게 하기 위한 도금 전원, 상기 한 쌍의 음극 각각에 흐르는 전류값을 계측하는 전류 계측부 및 상기 한 쌍의 음극 각각의 전압값을 계측하는 전압 측정부 중 적어도 하나를 구비하는 것을 특징으로 한다.
본 발명의 실시형태에 대하여, 본 발명의 도금 장치 및 도금 시스템을 하링 셀 시험용 도금시험기에 적용한 경우를 예로 들고, 도면을 참조하여 자세히 설명한다. 설명에 있어서 동일한 요소에는 동일한 부호를 달고 중복되는 설명은 생략한다.
<제1 실시형태>
도 1(a)에 나타낸 바와 같이, 본 발명의 제1 실시형태와 관련한 제1 도금 장치(1A)는 한 쌍의 음극(13AX, 13AY)에 대해 동시에 도금을 실시하여 균일 전착성, 보다 자세하게는 마이크로 균일 전착성을 평가하는 하링 셀 시험을 실시하기 위한 도금시험기이다. 제1 도금 장치(1A)는 예를 들어, 정전류 전해 및 정전압 전해 중 어느 하나(본 실시형태에서는 한 쌍의 제1 음극(13AX, 13AY)에 흐르는 전류의 합계가 일정한 값(일정 전류)인 정전류이고 또한 정전압 전해)에 의해 도금을 실시한다. 제1 도금 장치(1A)는 제1 도금조(11A), 제1 양극(12A), 한 쌍의 제1 음극(13A)(13AX, 13AY), 제1 도금 전원(정류기)(14A), 제1 회로부(20A), 제어부(31), 조작부(32) 및 표시부(33)를 구비한다.
≪제1 도금조≫
제1 도금조(11A) 내에는 도금욕(2)이 저류된다. 도금욕(2)으로는 황산구리 도금(일반욕, 하이스로욕) 등을 들 수 있다.
≪제1 양극≫
제1 양극(12A)은 제1 도금조(11A) 내의 한 쌍의 제1 음극(13AX, 13AY) 사이에서 도금욕(2)에 잠기도록 설치되는 금속판이다.
≪제1 음극≫
한 쌍의 제1 음극(13AX, 13AY)은 서로 간격이 떨어져 있고, 제1 도금조(11A) 내에서 제1 양극(12A)과 대향하는 상태로 도금욕(2)에 잠기도록 설치되는 금속판이다. 본 실시형태에 있어서, 제1 도금 장치(1A)는 절연성 재료에 의해 형성되어 있는 기재(3), 기재(3)의 일면 상에 설치되어 있는 한쪽의 제1 음극(13AX), 절연성 재료에 의해 형성되어 기재(3)와 함께 한쪽의 제1 음극을 끼워 넣는 기재(4), 및 기재(4)의 일면 상에 설치되어 있는 다른쪽의 제2 음극(13AY)을 구비한다. 기재(4) 및 다른쪽의 제2 음극(13AY)에는 원통 형상을 한 복수의 구멍부(5)가 형성되어 있다. 한쪽의 제1 음극(13AX)은 구멍부(5)의 바닥면을 구성한다. 또한 기재(3, 4) 및 한 쌍의 제1 음극(13AX, 13AY)에 의해 구성된 구조체는 구멍부(5)의 개구가 제1 양극(12A)으로 향하는 자세로 도금욕(2) 내에 설치된다.
≪제1 도금 전원(정류기)≫
제1 도금 전원(정류기)(14A)은 한 쌍의 제1 음극(13AX, 13AY)에 도금 전류를 공급한다. 제1 도금 전원(14A)은 제1 회로부(20A)를 통해 제1 양극(12A) 및 한 쌍의 제1 음극(13AX, 13AY)과 전기적으로 연결되어 있고, 한 쌍의 제1 음극(13AX, 13AY)에 도금을 석출시키기 위한 도금 전류를 흘려보내는 직류 전원이다. 본 실시형태에 있어서, 제1 도금 전원(14A)은 정전류 전원으로, 제1 음극(13AX)에 흐르는 전류와 제1 음극(13AY)에 흐르는 전류의 합계값을 일정하게 한다.
≪제1 회로부≫
제1 회로부(20A)는 제1 양극(12A), 한 쌍의 제1 음극(13AX, 13AY) 및 제1 도금 전원(14A)과 함께 전기회로를 구성한다. 제1 회로부(20A)는 제1 피드백 회로(21A), 제1 전류 계측 회로(22A) 및 제1 전압 계측 회로(23A)를 구비한다.
≪제1 피드백 회로≫
제1 피드백 회로(21A)는 제1 양극(12A) 및 제1 음극(13AX, 13AY)의 전압(전위)에 기초하여, 한 쌍의 제1 음극(13AX, 13AY)의 한쪽의 전위를 다른쪽 전위와 일치하도록 피드백을 제어한다. 다시 말해 제1 피드백 회로(21)는 제1 양극(12A) 및 제1 음극(13AX, 13AY)의 전압(전위)에 기초하여, 제1 양극(12A)과 제1 음극(13AX) 사이의 전위차와, 제1 양극(12A)과 제1 음극(13AY) 사이의 전위차가 일치하도록 피드백을 제어한다. 이러한 피드백 제어는 제1 음극(13AX)에 흐르는 전류와 제1 음극(13AY)에 흐르는 전류의 합계값이 일정하게 유지된 정전류 상태에서 실시한다. 또한 이러한 정전류 상태는 제1 도금 전원(14A)의 성능에 의해 실현되어도 되고, 제1 회로부(20A)의 회로 구성에 의해 실현되어도 된다. 또한 제1 피드백 회로(21A)는 생략할 수 있다.
≪제1 전류 계측 회로≫
제1 전류 계측 회로(22A)는 한 쌍의 제1 음극(13AX, 13AY) 각각에 흐르는 전류값을 계측하고, 계측된 전류값을 제어부(31)에 출력한다. 이러한 전류값은 구멍부(5)가 도금 피막에 의해 충진되어 제1 음극(13AX, 13AY)이 전기적으로 연결된 경우에 서로 가까워진다. 즉, 이러한 전류값 및 그 경시적 변화(도금을 시작한 후 서로 가까워질 때까지의 시간)가 도금욕(2)의 마이크로 균일 전착성을 나타내는 파라미터 중 하나이다.
≪제1 전압 계측 회로≫
제1 전압 계측 회로(23A)는 한 쌍의 제1 음극(13AX, 13AY)의 전위, 즉 전압값을 계측하고, 계측된 전압값을 제어부(31)에 출력한다. 또한, 전압값을 계측하지 않아도 되는 경우에는, 제1 전압 계측 회로(23A)는 생략할 수 있다. 이러한 전압값은 제1 피드백 회로(21A)에 의해 피드백이 제어되지 않는 경우에서, 구멍부(5)가 도금 피막에 의해 충진되어 제1 음극(13AX, 13AY)이 전기적으로 연결된 경우에 서로 가까워진다. 즉, 이러한 전압값 및 그 경시적 변화(도금을 시작한 후 서로 가까워질 때까지의 시간)가 도금욕(2)의 마이크로 균일 전착성을 나타내는 파라미터 중 하나이다.
≪제어부≫
제어부(31)는 CPU(Central Processing Unit), ROM(Read-Only Memory), RAM(Random Access Memory), 입출력 회로 등에 의해 구성되어 있다. 제어부(31)는 제1 전류 계측 회로(22A)에 의해 계측된 한 쌍의 제1 음극(13AX, 13AY)의 전류값을 취득하여 표시부(33)에 출력한다. 또한 제어부(31)는 제1 전압 계측 회로(23A)에 의해 계측된 한 쌍의 제1 음극(13AX, 13AY)의 전압값을 취득하여 표시부(33)에 출력한다.
또한 제어부(31)는 한 쌍의 제2 음극(13AX, 13AY)의 전류값(적산 전류값)에 기초하여, 한 쌍의 제2 음극(13AX, 13AY)에서의 도금의 석출량(이론 석출량)을 산출하여 표시부(33)에 출력할 수 있다. 도금의 이론 석출량 A[g]는 음극(13B)에 흐르는 전류 I[A], 통전 시간 t[s], 패러데이 상수 F[C/mol], 그리고 도금으로 석출되는 금속의 원자량 M[g/mol] 및 이온가수 z를 이용하여 하기 식에 의해 산출된다.
A=IㆍtㆍM/(zㆍF)
여기서 패러데이 상수 F는 제어부(31)에 미리 기억되어 있다. 전류 I는 제2 전류 계측 회로(22A)에 의해 계측되어 있다. 통전 시간 t는 제어부(31)에 의해 계측되어 있다. 원자량 M 및 이온가수 z는 이용자에 의한 조작부(32)의 조작에 의해 제어부(31)에 입력되어 있거나, 이용자에 의한 조작부(32)의 조작에 의해 미리 제어부(31)에 기억된 값에서 선택되어 있다.
≪조작부≫
조작부(32)는 키보드, 마우스 등에 의해 구성되어 있다. 조작부(32)는 이용자가 조작한 조작 결과를 제어부(31)에 출력한다.
≪표시부≫
표시부(33)는 모니터에 의해 구성되어 있다. 표시부(33)는 제어부(31)로부터 출력된 전류값, 전압값 등의 경시적 변화를 그래프로 표시한다.
<회로도의 한 예>
도 2는 제1 도금조(11A) 내의 구성, 즉 제1 양극(12A) 및 한 쌍의 제1 음극(13AX, 13AY)을, 제1 양극(12A) 및 제1 음극(13AX)으로 구성된 저항(15AX)과 제1 양극(12A) 및 제1 음극(13AY)으로 구성된 저항(15AY)을 본떠서 기재한 회로도이다. 도 2에 나타낸 바와 같이, 본 발명의 제1 실시형태와 관련한 제1 도금 장치(1A)는 한 쌍의 제1 음극(13AX, 13AY)에 흐르는 전류의 합계가 일정한 값(일정 전류)으로 유지되는 정전류의 상태에서의 정전류 전해로 도금을 실시한다. 도금 장치(1A)는 전기회로로서, 제1 도금 전원(14A), 한 쌍의 저항(15AX, 15AY), 한 쌍의 전류계(22AX, 22AY), 제1 피드백 회로(21A) 및 정전압 회로(24A)를 구비한다. 이러한 회로에서, 저항(15AX), 전류계(22AX) 및 정전압 회로(24A)는 직렬로 연결되어 있고, 저항(15AY), 전류계(22AY) 및 제1 피드백 회로(21A)는 직렬로 연결되어 있다. 또한, 저항(15AX), 전류계(22AX) 및 정전압 회로(24A)의 조합과 저항(15AY), 전류계(22AY) 및 제1 피드백 회로(21A)의 조합은 제1 도금 전원(14A)에 대해 서로 병렬로 설치되어 있다.
≪제1 도금 전원≫
본 실시형태에 있어서, 제1 도금 전원(14A)의 정극은 제1 양극(12A)과 전기적으로 연결되어 있고, 제1 도금 전원(14A)의 부극(負極)은 한 쌍의 제1 음극(13AX, 13AY)과 전기적으로 연결되어 있다.
≪저항≫
저항(15AX)은 제1 양극(12A)과 제1 음극(13AX) 사이의 전위차를 나타내는 셀 저항이다. 저항(15AY)은 제1 양극(12A)과 제1 음극(13AY) 사이의 전위차를 나타내는 셀 저항이다.
≪전류계≫
제1 전류 계측 회로(22A) 중 하나인 전류계(22AX)는 저항(15AX), 즉 제1 음극(13AX)에 흐르는 전류값을 계측한다. 제1 전류 계측 회로(22A) 중 하나인 전류계(22AY)는 저항(15AY), 즉 제1 음극(13AY)에 흐르는 전류값을 계측한다.
≪제1 피드백 회로≫
제1 피드백 회로(21A)는 기준이 되는 제1 음극(13AX)의 전위에 제1 음극(13AY)의 전위를 일치시키는(제1 음극(13AX)과 제1 음극(13AY) 사이의 전위차를 0이라 함) 제어를 실시한다. 제1 피드백 회로(21A)는 도시된 FET(Field Effect Transistor)에 한정되지 않고, 바이폴라 트랜지스터, 반도체 소자 등으로 구현화될 수 있다.
≪정전압 회로≫
제1 회로부(20A) 중 하나인 정전압 회로(24A)는 제1 음극(13AY)의 전위를 제1 피드백 회로(21A)가 제어할 수 있는 전압 범위에 포함시키기 위해 제1 음극(13AX)의 전위를 높이기 위한 회로이다. 또한 제1 도금 장치(1A)는 정전압 회로(24A) 대신 당해 정전압 회로(24A)와 동일한 작용 효과를 나타내는 다이오드 또는 저항을 구비하는 구성이어도 된다.
이러한 전기회로를 구성할 때, 전류값 및 전압값의 계측용 신호 입력선 (b1)~(b3)(도 1 참조) 및 신호 입력선 (b1)~(b3)과 각 극 (12A), (13AX), (13AY)를 각각 연결하는 클립(도시하지 않음)은, 각 극 (12A), (13AX), (13AY)의 통전용 신호 입력선 (a1)~(a3)(도 1 참조) 및 신호 입력선 (a1)~(a3)과 각 극 (12A), (13XA), (13AY)를 각각 연결하는 클립(도시하지 않음)과 따로 설치되어 있다(공용되지 않음).
<회로도의 다른 예>
본 발명의 제1 실시형태와 관련한 제1 도금 장치(1A)의 회로도의 다른 예에 대하여, 상기 한 예와의 차이점을 중심으로 설명한다. 도 3에 나타낸 바와 같이, 본 발명의 제1 실시형태와 관련한 제1 도금 장치(1A)는 한 쌍의 제1 음극(13AX, 13AY)에 흐르는 전류의 합계가 일정한 값(일정 전류)으로 유지되는 정전류 상태에서의 정전류 전해로 도금을 실시한다. 도 3에 나타낸 제1 도금 장치(1A)는 전기회로로서 정전압 회로(24A) 대신 보조 전원(25A)을 구비한다.
≪보조 전원 및 제1 도금 전원≫
제1 회로부(20A) 중 하나인 보조 전원(정류기)(25A)은 제1 음극(13AY)에 대해 도금 전류를 공급하는 직류 전원이다. 본 실시형태에 있어서, 보조 전원(25A)은 정전류 전원이고, 제1 도금 전원(14A) 및 보조 전원(25A)의 조합은 제1 음극(13AX)에 흐르는 전류와 제1 음극(13AY)에 흐르는 전류의 합계값을 일정하게 한다. 보조 전극(25A)의 정극은 제1 양극(12A)과 전기적으로 연결되어 있고, 부극은 제1 음극(13AY)과 전기적으로 연결되어 있다.
또한 본 실시형태에 있어서, 제1 도금 전원(14A)은 제1 음극(13AX)에 대해 도금 전류를 공급한다. 제1 도금 전원(14A)의 정극은 제1 양극(12A)과 전기적으로 연결되어 있고, 부극은 제1 음극(13AX)과 전기적으로 연결되어 있다.
이러한 전기회로에서, 제1 음극(13AX)에는 제1 도금 전원(14A)으로부터의 도금 전류가 흐르고, 제1 음극(13AY)에는 보조 전원(25A)으로부터의 도금 전류가 흐르고, 제1 양극(12A)에는 제1 음극(13AX, 13AY)의 합계 도금 전류가 흐른다.
보조 전원(25A)의 부극의 전위는 제1 도금 전원(14A)의 부극의 전위보다 소정 범위(예를 들어, 수백 [mV] ~ 수 [V])만큼 낮아지도록 설정되어 있다. 이는 제1 음극(13AY)의 전위를 제1 피드백 회로(21A)가 제어할 수 있는 전압 범위에 포함시키기 위한 조치이다. 또한 보조 전원(25A)은 제1 음극(13AY)에 흐르는 도금 전류를 충분히 공급할 수 있는 능력을 가진다.
이러한 전기회로를 구성할 때, 전류값 및 전압값의 계측용 신호 입력선 (b1)~(b3)(도 1 참조) 및 신호 입력선 (b1)~(b3)과 각 극 (12A), (13AX), (13AY)를 각각 연결하는 클립(도시하지 않음)은, 각 극 (12A), (13AX), (13AY)의 통전용 신호 입력선 (a1)~(a3)(도 1 참조) 및 신호 입력선 (a1)~(a3)과 각 극 (12A), (13AX), (13AY)를 각각 연결하는 클립(도시하지 않음)과 따로 설치되어 있다(공용되지 않음).
제1 도금 장치(1A)에서 도금이 실시되면, 제1 음극(13AY) 상에 석출된 도금 피막이 구멍부(5) 내에서 성장하여 제1 음극(13AY)과 전기적으로 연결된다. 제1 피드백 회로(21A)에 의해 피드백이 제어된 경우에는, 이 시점에서 제1 음극(13AX, 13AY)의 전류값이 가까워진다. 또한 제1 피드백 회로(21A)에 의해 피드백이 제어되지 않은 경우에는, 이 시점에서 제1 음극(13AX, 13AY)의 전류값 및 전압값이 대략 일치한다. 제어부(31)는 도금 시작으로부터 걸리는 시간까지를 마이크로 균일 전착성(microthrowing power)의 파라미터로서 측정할 수 있다.
또한 제1 도금 장치(1A)는 제1 음극(13AX, 13AY) 및 기재 (4), (5)의 조합에 관하여 구멍부(5)의 형상(지름, 깊이, 간격 등)이 다른 것을 준비하여 측정함으로써, 다양한 오목부(홈, 구멍 등)를 갖는 피도금물에 대한 마이크로 균일 전착성의 차이(채움성)를 예측할 수 있게 한다.
본 발명의 제1 실시형태와 관련한 제1 도금 장치(1A)는 제1 음극(13AX, 13AY)이 구멍부(5)의 바닥면 및 개구 둘레 각각에 설치되어 있어, 마이크로 균일 전착성을 적합하게 측정할 수 있다.
또한 제1 도금 장치(1A)는 전류계(22AX, 22AY)의 영향을 배제한 하링 셀 시험을 실시할 수 있다.
<제2 실시형태>
다음으로, 본 발명의 제2 실시형태와 관련한 도금 시스템에 대하여, 제1 실시형태와 관련한 제1 도금 장치(1A)와의 차이점을 중심으로 설명한다. 도 4에 나타낸 바와 같이, 본 발명의 제2 실시형태와 관련한 도금 시스템(MS)은 제2 도금 장치(1B)로서, 제2 도금조(11B), 제2 양극(12B), 한 쌍의 제2 음극(13B)(13BX, 13BY), 제2 도금 전원(정류기)(14B) 및 제2 회로부(20B) 구비한다. 제어부(31), 조작부(32) 및 표시부(33)는 제1 도금 장치(1A)와 공용화되어 있다.
본 발명의 제2 실시형태와 관련한 도금 장치(1B)는 한 쌍의 제2 음극(13BX, 13BY)에 대해 동시에 도금을 실시한 후 석출된 도금의 중량에 기초하여 균일 전착성, 더욱 상세하게는 마크로 균일 전착성을 평가하는 하링 셀 시험을 실시하기 위한 도금시험기이다. 제2 도금 장치(1B)는 예를 들어, 정전류 전해 및 정전압 전해 중 어느 하나(본 실시형태에서는 한 쌍의 제2 음극(13BX, 13BY)에 흐르는 전류의 합계가 일정한 값(일정 전류)인 정전류이고, 또한 정전압 전해)에 의해 도금을 실시한다.
≪제2 도금조≫
제2 도금조(11B) 내에는 제1 도금조(11A)와 동종의 도금욕(2)이 저류된다. 도금욕(2)으로는 황산구리 도금(일반욕, 하이스로욕) 등을 들 수 있다.
≪제2 양극≫
제2 양극(12B)은 제2 도금조(11B) 내의 한 쌍의 제2 음극(13BX, 13BY) 사이에서 도금욕(2)에 잠기도록 설치된 금속판이다. 제2 양극(12B)은 한 쌍의 제2 음극(13BX, 13BY)과의 거리를 변경할 수 있다. 즉, 제2 양극(12B)은 한 쌍의 제2 음극(13BX, 13BY) 사이에서 한쪽의 제2 음극(13BX)에 근접시키거나(즉, 다른쪽의 제2 음극(13BY)으로부터 떨어트리거나), 다른쪽의 음극(13BY)에 근접시키거나(즉, 한쪽의 제2 음극(13BX)으로부터 떨어트리거나) 할 수 있다.
≪제2 음극≫
한 쌍의 제2 음극(13BX, 13BY)은 서로 간격이 떨어져 있어, 제2 도금조(11B) 내에서 제2 양극(12B)을 협지한 상태에서 도금욕(2)에 잠기도록 설치된 금속판이다. 또한 제2 음극(13BX, 13BY)의 적어도 한쪽은 실제로 도금 처리된 가공품이 되는 금속제의 도금 대상물이어도 된다.
또한 제2 양극(12B)과 한 쌍의 제2 음극(13BX, 13BY)의 배치 관계는 상기한 것에 한정되지 않는다. 예를 들어, 한 쌍의 제2 음극(13BX, 13BY)은 제2 양극(12B)의 한쪽편에 각각 다른 거리로 배치되어 있어도 된다.
≪제2 도금 전원(정류기)≫
제2 도금 전원(정류기)(14B)은 한 쌍의 제2 음극(13BX, 13BY)에 도금 전류를 공급한다. 제2 도금 전원(14B)은 제2 회로부(20B)를 통해 제2 양극(12B) 및 한 쌍의 제2 음극(13BX, 13BY)과 전기적으로 연결되어 있고, 한 쌍의 제2 음극(13BX, 13BY)에 도금을 석출시키기 위한 도금 전류를 흘려보내는 직류 전원이다. 본 실시형태에 있어서, 제2 도금 전원(14B)은 정전류 전원으로, 제2 음극(13BX)에 흐르는 전류와 제2 음극(13BY)에 흐르는 전류의 합계값을 일정하게 한다.
≪제2 회로부≫
제2 회로부(20B)는 제2 양극(12B), 한 쌍의 제2 음극(13BX, 13BY) 및 제2 도금 전원(14B)과 함께 전기회로를 구성한다. 제2 회로부(20B)는 제2 피드백 회로(21B), 제2 전류 계측 회로(22B) 및 제2 전압 계측 회로(23B)를 구비한다.
≪제2 피드백 회로≫
제2 피드백 회로(21B)는 제2 양극(12B) 및 제2 음극(13BX, 13BY)의 전압(전위)에 기초하여, 한 쌍의 제2 음극(13BX, 13BY)의 한쪽의 전위가 다른쪽 전위와 일치하도록 피드백을 제어한다. 다시 말해, 제2 피드백 회로(21B)는 제2 양극(12B) 및 제2 음극(13BX, 13BY)의 전압(전위)에 기초하여, 제2 양극(12B)과 제2 음극(13BX) 사이의 전위차 및 제2 양극(12B)과 제2 음극(13BY) 사이의 전위차가 일치하도록 피드백을 제어한다. 이러한 피드백 제어는 제2 음극(13BX)에 흐르는 전류와 제2 음극(13BY)에 흐르는 전류의 합계값이 일정하게 유지된 정전류 상태에서 실시한다. 또한 이러한 정전류 상태는 제2 도금 전원(14B)의 성능에 의해 실현되어도 되고, 제2 회로부(20B)의 회로 구성에 의해 실현되어도 된다.
≪제2 전류 계측 회로≫
제2 전류 계측 회로(22B)는 한 쌍의 제2 음극(13BX, 13BY) 각각에 흐르는 전류값을 계측하고, 계측된 전류값을 제어부(31)에 출력한다.
≪제2 전압 계측 회로≫
제2 전압 계측 회로(23B)는 한 쌍의 제2 음극(13BX, 13BY)의 전위, 즉 전압값을 계측하고, 계측된 전압값을 제어부(31)에 출력한다. 또한, 전압값을 계측하지 않아도 되는 경우, 제2 전압 계측 회로(23B)는 생략할 수 있다.
≪제어부≫
제어부(31)는 CPU(Central Processing Unit, 중앙 처리 장치), ROM(Read-Only Memory, 읽기 전용 기억장치), RAM(Random Access Memory, 랜덤 액세스 기억장치), 입출력 회로 등에 의해 구성되어 있다. 제어부(31)는 조작부(32)로부터 출력된 제2 양극(12B)과 한 쌍의 제2 음극(13BX, 13BY)의 거리(또는 그 비)를 실제로 시험하기 전에 미리 기억하고 있다. 또는, 제어부(31)는 각종 파라미터를 산출하기 전에 조작부(32)로부터 출력된 제2 양극(12B)과 한 쌍의 제2 음극(13BX, 13BY)의 거리(또는 그 비)를 취득하고, 취득된 거리(또는 그 비)에 기초하여 각종 파라미터를 산출한다. 또한, 제어부(31)는 제2 전류 계측 회로(22B)에 의해 계측된 한 쌍의 제2 음극(13BX, 13BY)의 전류값을 취득하여 표시부(33)에 출력한다. 또한, 제어부(31)는 제2 전압 계측 회로(23B)에 의해 계측된 한 쌍의 제2 음극(13BX, 13BY)의 전압값을 취득하여 표시부(33)에 출력한다.
또한, 제어부(31)는 제2 전류 계측 회로(22B)(상세하게는, 후술하는 전류계(22BX, 22BY))에 의해 계측된 한 쌍의 제2 음극(13BX, 13BY)의 전류값에 기초하여, 한 쌍의 제2 음극(13BX, 13BY)에 흐르는 전류의 비인 전류 배분비를 산출하여 표시부(33)에 출력할 수 있다.
또한, 제어부(31)는 한 쌍의 제2 음극(13BX, 13BY)의 전류값(적산 전류값)에 기초하여, 한 쌍의 제2 음극(13BX, 13BY)에서의 도금의 석출량(이론 석출량)을 산출하여 표시부(33)에 출력할 수 있다. 도금의 이론 석출량 A[g]는 음극(13B)에 흐르는 전류 I[A], 통전 시간 t[s], 패러데이 상수 F[C/mol], 그리고 도금으로 석출되는 금속의 원자량 M[g/mol] 및 이온가수 z를 이용해 하기 식에 의해 산출된다.
A=IㆍtㆍM/(zㆍF)
여기서, 패러데이 상수 F는 제어부(31)에 미리 기억되어 있다. 전류 I는 제2 전류 계측 회로(22B)에 의해 계측되어 있다. 통전 시간 t는 제어부(31)에 의해 계측되어 있다. 원자량 M 및 이온가수 z는 이용자가 실시한 조작부(32)의 조작에 의해 제어부(31)에 입력되어 있거나, 이용자에 의한 조작부(32)의 조작에 의해 미리 제어부(31)에 기억된 값으로부터 선택되어 있다.
또한, 제어부(31)에는 제2 음극(13B)에 흐르는 전류의 값과 도금의 실제 석출량과의 관계성, 즉 과거의 실험에 기초하여, 제2 음극(13B)에 흐르는 전류의 값과 당해 전류의 값에 의해 단위 시간당 실제로 석출된 도금의 석출량이 제2 음극(13BX, 13BY)별로 관련지어져서 맵 등으로 기억되어 있다. 이용자는 도금하기 전의 제2 음극(13BX, 13BY)의 중량과 도금한 후의 제2 음극(13BX, 13BY)의 중량(도금 포함)을 중량계를 이용해 계측하고, 이들의 차로부터 각 제2 음극(13BX, 13BY)에 석출된 도금의 석출량(실측 석출량)을 얻는다. 그리고 이용자는 조작부(32)를 조작함으로써 이러한 실측 석출량과 한 쌍의 제2 음극(13BX, 13BY)의 전류값(전류계(22BX, 22BY)의 계측값)에 기초한 상기 관계성을 제어부(31)에 기억시킨다. 제어부(31)는 전류계(22BX, 22BY)의 계측 결과(한 쌍의 제2 음극(13BX, 13BY)에 흐르는 전류의 값)를 이용해 상기 관계성을 참조함과 동시에, 통전 시간 t를 고려함으로써 도금의 석출량(추정 석출량)을 산출하여 표시부(33)에 출력할 수 있다.
또한, 제어부(31)는 미리 기억된 제2 양극(12B)과 한 쌍의 제2 음극(13BX, 13BY) 각각의 거리 및 산출된 한 쌍의 제2 음극(13BX, 13BY)의 추정 석출량에 기초하여, 균일전착 지수 TA를 산출하여 표시부(33)에 출력할 수 있다. 여기서 제2 양극(12B)에 가까운 제2 음극(13B)과 제2 양극(12B)의 거리를 d1, 제2 양극(12B)에서 먼 제2 음극(13B)과 제2 양극(12B)의 거리를 d2, 제2 양극(12B)에 가까운 제2 음극(13B)의 추정 석출량을 A1, 제2 양극(12B)에서 먼 제2 음극(13B)의 추정 석출량을 A2라 하면 균일전착 지수 TA[%]는 하기 식에 의해 산출할 수 있다.
TA={(d2/d1)-(A1/A2)}/{(d2/d1)+(A1/A2)-2}×100
여기서 추정 석출량 A1, A2는 상기의 전류값과 실제 석출량(사전 실험에서의 실측 석출량)의 관계성을 이용하여 산출되어 있다. 극간 거리 d1, d2는 제2 도금조(11B)에 설치된 눈금(거리비를 나타내는 눈금 또는 단순히 거리를 나타내는 척도. 도시하지 않음)을 본 이용자에 의한 조작부(32)의 조작에 의해 제어부(31)에 입력되어 있거나, 이용자에 의한 조작부(32)의 조작에 의해 미리 제어부(31)에 기억된 값으로부터 선택되어 있다.
균일전착 지수 TA[%]는 한 쌍의 제2 음극(13BX, 13BY)에 석출된 도금의 균일성 정도를 나타내는 파라미터이다. 균일전착 지수 TA는 대략 ±100%의 범위 내에서 추이하는 값으로, 한 쌍의 제2 음극(13BX, 13BY)에 대한 전류 배분비가 극간 거리비 d2/d1과 일치하는 경우 0[%]가 된다. 또한 균일전착 지수 TA는 한 쌍의 제2 음극(13BX, 13BY)의 석출량이 같은 경우, 극간 거리비 d2/d1과 관계없이 100[%]가 된다. 즉, 균일전착 지수 TA는 100[%]에 가까운 값을 나타낼수록 한 쌍의 제2 음극(13BX, 13BY)에 균일하게 전착되어 있음을 나타낸다.
또한 제어부(31)는 각 제2 음극(13BX, 13BY)에 실제로 흐르는 전류값을 이용하여 균일전착 지수 TB를 산출하여 표시부(33)에 출력할 수도 있다. 여기서 제2 양극(12B)에 가까운 제2 음극(13B)에 흐르는 전류의 값을 I1, 제2 양극(12B)에서 먼 제2 음극(13B)에 흐르는 전류의 값을 I2라 하면 균일전착 지수 TB[%]는 하기 식에 의해 산출할 수 있다.
TB={(d2/d1)-(I1/I2)}/{(d2/d1)+(I1/I2)-2}×100
여기서 전류값 I1, I2는 제2 전류 계측 회로(22B)에 의해 계측되어 있다.
극간 거리 d1, d2를 이용한 균일전착 지수 TA는 비교적 이론에 가까운 값인 데 반해, 실제로 흐르는 전류의 값 I1, I2(전류 배분비 I1/I2)를 이용한 균일전착 지수 TB는 실제 도금욕(2)의 성능(예를 들어, 첨가제의 성능, 도전율)에 영향을 받는 값이다. 이용자는 균일전착 지수 TA, TB를 비교하거나, 전류의 값 I1, I2(전류 배분비 I1:I2, I1/I2 등)의 변화에 따른 균일전착 지수 TB의 값의 변화를 봄으로써, 도금욕(2)의 성능 및 상태(예를 들어, 첨가제의 성능, 밸런스, 전류 효율에 대한 영향)를 알 수 있다.
또한, 제어부(31)는 이론 석출량을 이용해 균일전착 지수 TA, TB를 산출하여 표시부(33)에 출력할 수도 있다. 이 경우, 추정 석출량에 기초한 균일전착 지수 TA, TB 및 이론 석출량에 기초한 균일전착 지수 TA, TB를 이용자에게 비교시킬 수 있다.
또한, 제어부(31)는 추정 석출량 및 이론 석출량에 기초하여 전류 효율을 산출하여, 표시부(33)에 출력할 수 있다. 전류 효율이란 제2 음극(13BX, 13BY)에 흐르는 전류가 얼마나 효율적으로 도금의 석출에 이용되는지를 나타내는 파라미터이다.
전류 효율[%]=(추정 석출량/이론 석출량)×100
전류 효율로는 제2 음극(13BX, 13BY)의 합계 석출량에 기초한 종합적인 전류 효율뿐만 아니라, 각 제2 음극(13BX, 13BY)별 전류 효율도 산출할 수 있다.
또한, 도금 시스템(MS)의 이용자는 제2 음극(13BX, 13BY)에 석출된 도금의 석출량(실측 석출량)을 중량계를 이용해 실제로 계측함과 동시에, 조작부(32)를 조작함으로써 실측 석출량을 제어부(31)에 입력시킬 수 있다.
이 경우, 제어부(31)는 조작부(32)로부터 출력된 실측 석출량을 취득하고, 취득된 실측 석출량과 산출된 이론 석출량에 기초하여 전류 효율을 산출하고 표시부(33)에 출력할 수 있다.
전류 효율[%]=(실측 석출량/이론 석출량)×100
이러한 전류 효율은 한 쌍의 제2 음극(13BX, 13BY)의 전체 석출량에 관하여 산출되어도 되고, 제2 음극(13BX, 13BY)별 개별 석출량에 관하여 산출되어도 된다.
또한, 제어부(31)는 균일전착 지수 TA, TB 및 전류 효율을 제2 음극(13BX, 13BY)의 전류 밀도별로 산출하고, 전류 밀도와 균일전착 지수 TA, TB 및 전류 효율을 관련지어 표시부(33)에 출력할 수 있다. 여기서 전류 밀도는 제2 음극(13BX)에 흐르는 전류값 IX, 제2 음극(13BY)에 흐르는 전류값 IY, 제2 음극(13BX)의 유효 표면적(도금욕(2) 내의 도금을 석출할 수 있는 표면적) SX, 제2 음극(13BY)의 유효 표면적(도금욕(2) 내의 도금을 석출할 수 있는 표면적) SY를 이용한 하기 식에 의해 산출된다.
한 쌍의 제2 음극(13BX, 13BY)의 평균전류 밀도[A/㎡]=(IX+IY)/(SX+SY)
제2 음극(13BX)의 전류 밀도[A/㎡]=IX/SX
제2 음극(13BY)의 전류 밀도[A/㎡]=IY/SY
여기서 제2 음극(13BX, 13BY)의 유효 표면적 SX, SY는 미리 제어부(31)에 기억되어 있거나, 전류 밀도를 산출하기 전에 이용자에 의한 조작부(32)의 조작에 의해 제어부(31)에 입력된다. 본 실시형태에서는, 제2 음극(13BX, 13BY)은 동일 형상으로 형성되어 있으며, 유효 표면적 SX 및 유효 표면적 SY는 동일한 값으로 설정되어 있다. 또한 본 발명은 제2 음극(13BX, 13BY)이 각각 다른 형상으로 형성되어 있거나, 유효 표면적 SX 및 유효 표면적 SY가 다른 값으로 설정되어 있는 경우에도 적용 가능하다.
≪조작부≫
예를 들어, 조작부(32)는 이용자에 의한 조작에 기초하여, 제2 양극(12B)과 한 쌍의 제2 음극(13BX, 13BY)의 각각의 거리(또는 거리의 비)를 제어부(31)에 출력한다.
<회로도의 한 예>
도 5는 제2 도금조(11B) 내의 구성, 즉 제2 양극(12B) 및 한 쌍의 제2 음극(13BX, 13BY)을, 제2 양극(12B) 및 제2 음극(13BX)에 의해 구성된 저항(15BX)과 제2 양극(12B) 및 제2 음극(13BY)에 의해 구성된 저항(15BY)을 본떠서 기재한 회로도이다. 도 4에 나타낸 바와 같이, 본 발명의 제2 실시형태와 관련한 제2 도금 장치(1B)는 한 쌍의 제2 음극(13BX, 13BY)에 흐르는 전류의 합계가 일정한 값(일정 전류)으로 유지되는 정전류 상태에서의 정전류 전해로 도금을 실시한다. 도금 장치(1B)는 전기회로로서 제2 도금 전원(14B), 한 쌍의 저항(15BX, 15BY), 한 쌍의 전류계(22BX, 22BY), 제2 피드백 회로(21B) 및 정전압 회로(24B)를 구비한다. 이러한 회로에서, 저항(15BX), 전류계(22BX) 및 정전압 회로(24B)는 직렬로 연결되어 있고, 저항(15BY), 전류계(22BY) 및 제2 피드백 회로(21B)는 직렬로 연결되어 있다. 또한 저항(15BX), 전류계(22BX) 및 정전압 회로(24B)의 조합과 저항(15BY), 전류계(22BY) 및 제2 피드백 회로(21B)의 조합은 제2 도금 전원(14B)에 대해 서로 병렬로 설치되어 있다.
≪제2 도금 전원≫
본 실시형태에 있어서, 제2 도금 전원(14B)의 정극은 제2 양극(12B)과 전기적으로 연결되어 있고, 제2 도금 전원(14B)의 부극은 한 쌍의 제2 음극(13BX, 13BY)과 전기적으로 연결되어 있다.
≪저항≫
저항(15BX)은 제2 양극(12B)과 제2 음극(13BX) 사이의 전위차를 나타내는 셀 저항이다. 저항(15BY)은 제2 양극(12B)과 제2 음극(13BY) 사이의 전위차를 나타내는 셀 저항이다.
≪전류계≫
제2 전류 계측 회로(22B) 중 하나인 전류계(22BX)는 저항(15BX), 즉 제2 음극(13BX)에 흐르는 전류값을 계측한다. 제2 전류 계측 회로(22B) 중 하나인 전류계(22BY)는 저항(15BY), 즉 제2 음극(13BY)에 흐르는 전류값을 계측한다.
≪제2 피드백 회로≫
제2 피드백 회로(21B)는 기준이 되는 제2 음극(13BX)의 전위에 제2 음극(13BY)의 전위를 일치시키는(제2 음극(13BX)과 제2 음극(13BY) 사이의 전위차를 0이라 함) 제어를 실시한다. 제2 피드백 회로(21B)는 도시한 FET(Field Effect Transistor)에 한정되지 않고, 바이폴라 트랜지스터, 반도체 소자 등에 의해서도 구현화될 수 있다.
≪정전압 회로≫
제2 회로부(20B) 중 하나인 정전압 회로(24B)는 제2 음극(13BY)의 전위를 제2 피드백 회로(21B)가 제어할 수 있는 전압 범위에 포함시키기 위해 제2 음극(13BX)의 전위를 높이기 위한 회로이다. 또한 제2 도금 장치(1B)는 정전압 회로(24B) 대신 당해 정전압 회로(24B)와 동일한 작용 효과가 있는 다이오드 또는 저항을 구비하는 구성이어도 된다.
이러한 전기회로를 구성할 때, 전류값 및 전압값의 계측용 신호 입력선 (b1)~(b3)(도 4 참조) 및 신호 입력선 (b1)~(b3)과 각 극 (12B), (13BX), (13BY)를 각각 연결하는 클립(도시하지 않음)은, 각 극 (12B), (13BX), (13BY)의 통전용 신호 입력선 (a1)~(a3)(도 4 참조) 및 신호 입력선 (a1)~(a3)과 각 극 (12B), (13BX), (13BY)를 각각 연결하는 클립(도시하지 않음)과 따로 설치되어 있다(공용되지 않는다).
<회로도의 다른 예>
본 발명의 제2 실시형태와 관련한 제2 도금 장치(1B)의 회로도의 다른 예에 대하여, 상기 한 예와의 차이점을 중심으로 설명한다. 도 6에 나타낸 바와 같이, 본 발명의 제2 실시형태와 관련한 제2 도금 장치(1B)는 한 쌍의 제2 음극(13BX, 13BY)에 흐르는 전류의 합계가 일정한 값(일정 전류)으로 유지되는 정전류 상태에서의 정전류 전해로 도금을 실시한다. 도 5에 나타낸 제2 도금 장치(1B)는 전기회로로서 정전압 회로(24B) 대신 보조 전원(25B)을 구비한다.
≪보조 전원 및 제2 도금 전원≫
제2 회로부(20B) 중 하나인 보조 전원(정류기)(25B)은 제2 음극(13BY)에 대해 도금 전류를 공급하는 직류 전원이다. 본 실시형태에 있어서, 보조 전원(25B)은 정전류 전원이고, 제2 도금 전원(14B) 및 보조 전원(25B)의 조합은 제2 음극(13BX)에 흐르는 전류와 제2 음극(13BY)에 흐르는 전류의 합계값을 일정하게 한다. 보조 전극(25B)의 정극은 제2 양극(12B)과 전기적으로 연결되어 있고, 부극은 제2 음극(13BY)과 전기적으로 연결되어 있다.
또한, 본 실시형태에 있어서, 제2 도금 전원(14B)은 제2 음극(13BX)에 대해 도금 전류를 공급한다. 제2 도금 전원(14B)의 정극은 제2 양극(12B)과 전기적으로 연결되어 있고, 부극은 제2 음극(13BX)과 전기적으로 연결되어 있다.
이러한 전기회로에서, 제2 음극(13BX)에는 제2 도금 전원(14B)으로부터의 도금 전류가 흐르고, 제2 음극(13BY)에는 보조 전원(25B)으로부터의 도금 전류가 흐르고, 제2 양극(12B)에는 제2 음극(13BX, 13BY)의 합계 도금 전류가 흐른다.
보조 전원(25B)의 부극의 전위는 제2 도금 전원(14B)의 부극의 전위보다 소정 범위(예를 들어, 수백 [mV]~수 [V])만큼 낮아지도록 설정되어 있다. 이는 제2 음극(13BY)의 전위를 제2 피드백 회로(21B)가 제어할 수 있는 전압 범위에 포함시키기 위한 조치이다. 또한 보조 전원(25B)은 제2 음극(13BY)에 흐르는 도금 전류를 충분히 공급할 수 있는 능력을 가진다.
이러한 전기회로를 구성할 때, 전류값 및 전압값의 계측용 신호 입력선 (b1)~(b3)(도 4 참조) 및 신호 입력선 (b1)~(b3)과 각 극 (12B), (13BX), (13BY)를 각각 연결하는 클립(도시하지 않음)은, 각 극 (12B), (13BX), (13BY)의 통전용 신호 입력선 (a1)~(a3)(도 4 참조) 및 신호 입력선 (a1)~(a3)과 각 극 (12B), (13BX), (13BY)를 각각 연결하는 클립(도시하지 않음)과 따로 설치되어 있다(공용되지 않음).
본 발명의 제2 실시형태와 관련한 도금 시스템(MS)은 전착 균일성으로서 마이크로 균일 전착성(microthrowing power)과 함께 마크로 균일 전착성(macrothrowing power)을 측정할 수 있다. 따라서 도금 시스템(MS)은 도금욕(2)의 성능을 적합하게 측정할 수 있다.
또한, 제2 도금 장치(1B)를 구비하는 도금 시스템(MS)은 제2 음극(13BX, 13BY)에 흐르는 전류의 합계값이 일정하게 유지된 상태에서 제2 피드백 회로(21B)가 제2 음극(13BX, 13BY)의 전위를 일치시키므로, 배선 저항, 접촉 저항 등과 같이 회로 중에 들어갈 수 있는 저항 성분의 영향을 배제하고, 본래의 이차 전류 배분에 의한 하링 셀 시험을 실시할 수 있다.
또한, 제2 도금 장치(1B)를 구비하는 도금 시스템(MS)은 본래의 이차 전류 배분에 기초하여, 재현성 및 신뢰성이 높은 도금의 석출량 및 (전류 밀도, 더욱 상세하게는 한 쌍의 제2 음극(13BX, 13BY)의 평균전류 밀도별) 균일전착 지수 TB를 측정할 수 있다.
또한, 제2 도금 장치(1B)를 구비하는 도금 시스템(MS)은 전류계(22BX), (22BY)의 영향을 배제한 하링 셀 시험을 실시할 수 있다.
또한, 제2 도금 장치(1B)를 구비하는 도금 시스템(MS)은 전류계(22BX, 22BY)의 계측 결과를 이용함으로써, 제2 음극(13BX, 13BY)에 흐르는 전류의 전류 배분비(I1:I2, I1/I2 등)를 정확하게 산출할 수 있다.
또한, 제2 도금 장치(1B)를 구비하는 도금 시스템(MS)의 이용자는 도금 시스템(MS)에 의해 산출된 제2 음극(13BX, 13BY)에서의 도금의 추정 석출량 및 이론 석출량에 기초하여, 제2 음극(13BX, 13BY)의 (전류 밀도, 더욱 상세하게는 한 쌍의 제2 음극(13BX, 13BY)의 평균전류 밀도, 또는 각 제2 음극(13BX, 13BY)의 개별 전류 밀도별) 전류 효율(즉, 한 쌍의 제2 음극(13BX, 13BY) 전체 또는 개별 음극전류 효율)을 알 수 있다.
전류 배분비, 전류 효율 및 균일전착 지수 TB는 도금욕(2)의 조성에 의해 크게 변화하므로, 이용자는 전류 배분비, 전류 효율 및 균일전착 지수 TB의 경시적 변화를 조사함으로써 도금욕(2)의 특성 및 상태의 경시적 변화를 알 수 있다.
이상으로 본 발명의 실시형태에 대하여 설명하였으나, 본 발명은 상기 실시형태에 한정되지 않고, 본 발명의 요지를 이탈하지 않는 범위에서 적절히 변경 가능하다. 예를 들어, 제1 도금 장치(1A)의 구멍부(5)의 지름, 깊이, 간격은 적절히 변경할 수 있다. 또한 변형예로서, 원통 형상을 한 비교적 지름이 큰 제1 음극과 원통 형상을 한 비교적 지름이 작은 제2 음극을 구비하고, 제2 음극이 제1 음극에 수용된 상태로 도금 피막을 석출시키는 구성이어도 된다. 또한 제1 도금 장치(1A)에서 구멍부(5)는 제1 음극(13A) 및 기재(4)까지 연속적으로 형성된 스루홀 형상을 가지는 구성이어도 된다.
본 발명에 따르면, 마이크로 균일 전착성을 적합하게 측정할 수 있다.
도 1: (a)는 본 발명의 제1 실시형태와 관련한 제1 도금 장치를 나타낸 모식도, (b)는 제1 음극을 모식적으로 나타낸 단면도이다.
도 2: 본 발명의 제1 실시형태와 관련한 제1 도금 장치의 회로도의 예를 나타낸 도면이다.
도 3: 본 발명의 제1 실시형태와 관련한 제1 도금 장치의 회로도의 예를 나타낸 도면이다.
도 4: 본 발명의 제2 실시형태와 관련한 도금 시스템을 나타낸 모식도이다.
도 5: 본 발명의 제2 실시형태와 관련한 제2 도금 장치의 회로도의 예를 나타낸 도면이다.
도 6: 본 발명의 제2 실시형태와 관련한 제2 도금 장치의 회로도의 예를 나타낸 도면이다.
도 7: 제1 도금 장치에서 피드백 회로에 의한 전위 보정을 실시하지 않은 경우의 음극의 전류값 및 전압값의 경시적 변화를 나타낸 그래프이다.
도 8: 제1 도금 장치에서 피드백 회로에 의한 전위 보정을 실시한 경우의 음극의 전류값 및 전압값의 경시적 변화를 나타낸 그래프이다.
도 9: (a)는 제2 도금 장치에서 피드백 회로에 의한 전위 보정을 실시하지 않은 경우의 음극의 전류값 및 전압값의 경시적 변화를 나타낸 그래프이고, (b)는 제2 도금 장치에서 피드백 회로에 의한 전위 보정을 실시한 경우의 음극의 전류값 및 전압값의 경시적 변화를 나타낸 그래프이다.
도 10: (a)는 제2 도금 장치에서 피드백 회로에 의한 전위 보정을 실시한 경우의 전류 배분비의 경시적 변화를 나타낸 그래프이고, (b)는 제2 도금 장치에서 피드백 회로에 의한 전위 보정을 실시한 경우의 전해 전압의 경시적 변화를 나타낸 그래프이다.
실시예
<실시예 1>
제1 도금 장치(1A)(도 1 참조)에서 제1 피드백 회로(21A)를 생략한 장치를 이용해, 구리도금을 첨가제 없이 공기 교반을 하지 않고 실시하였다. 도 7에 나타낸 바와 같이, 전위를 보정하지 않은 경우에는, 도금을 시작한 후 1400[초] 부근에서 한 쌍의 제1 음극(13AX, 13AY)의 전압값 및 전류값이 대략 일치하게 되었다. 이는 제1 음극(13AX) 상에서 성장한 구리도금이 구멍부(5)를 채우고 제1 음극(13AY)과 전기적으로 연결되었기 때문이다.
<실시예 2>
제1 도금 장치(1A)(도 2 참조)를 이용해, 구리도금을 첨가제 없이 공기 교반하여 실시하였다. 도 8에 나타낸 바와 같이, 제1 피드백 회로(21A)에 의해 전위를 보정한 경우에는, 도금을 시작한 후 1000[초] 부근에서 한 쌍의 제1 음극(13AX, 13AY)의 전류값이 가까워졌다. 이는 제1 음극(13AX) 상에서 성장한 구리도금이 구멍부(5)를 채우고 제1 음극(13AY)과 전기적으로 연결되었기 때문이다.
<실시예 3>
제2 도금 장치(1B)(도 4 참조)를 이용해, 황산구리 도금을 일반욕에서 첨가제 없이 실시하였다. 전기회로에서의 모든 전류를 1.2[A]로 하고, 극간 거리비(제2 양극(12B)과 제2 음극(13BX)의 거리:제2 양극(12B)과 제2 음극(13BY)의 거리)를 1:5로 설정하였다. 제2 도금 장치(1B)(도 4 참조)에서 제2 피드백 회로(21B)에 의해 전위를 보정하지 않은 경우(비교예)의 제2 음극(13BX, 13BY)의 전류값 및 전압값의 경시적 변화를 도 9(a)에 나타내고, 제2 도금 장치(1B)에서 제2 피드백 회로(21B)에 의해 전위를 보정한 경우(실시예)의 제2 음극(13BX, 13BY)의 전류값 및 전압값의 경시적 변화를 도 9(b)에 나타내었다.
도 9(a)에 나타낸 바와 같이, 전위를 보정하지 않은 경우에는, 도금을 시작한 후 1000[초] 후에 한 쌍의 제2 음극(13BX, 13BY)의 전위에 약 160[mV]의 전위차가 발생하였다. 또한 배선 저항 등의 영향으로 인해 전류 배분비(제2 음극(13BX)에 흐르는 전류값:제2 음극(13BY)에 흐르는 전류값)는 1:3.05로 낮은 값이 되었다. 이는 배선 저항 등의 존재가 한 쌍의 제2 음극(13BX, 13BY)에 흐르는 전류값을 균일화하는 방향으로 영향을 끼치기 때문이다. 따라서 추정 석출량에 의한 균일전착 지수 TB는 30.9[%]로 높은 값이 되었다.
이에 반해, 도 9(b)에 나타낸 바와 같이 전위를 보정한 경우에는, 한 쌍의 제2 음극(13BX, 13BY)의 전위가 측정 오차 범위 내에서 완전히 일치하였다. 또한 배선 저항 등의 영향이 제거됨으로써 전류 배분비는 1:4.12가 되었다. 따라서 추정 석출량에 의한 균일전착 지수 TB는 10.5[%]로 극적으로 작아졌다. 즉, 실시예 3에서 이용된 도금욕(2)의 추정 석출량에 의한 균일전착 지수 TB는 실제로는 10.5[%]임을 알 수 있다.
<실시예 4>
제2 도금 장치(1B)(도 4 참조)를 이용해, 황산구리 도금을 첨가제 없이 실시하였다. 전기회로에서의 모든 전류를 1.2[A]로 하고, 극간 거리비를 1:5로 설정하였다. 제2 피드백 회로(21B)에 의해 전위를 보정하고, 일반욕 및 하이스로욕 각각에서 도금을 실시하였다. 이러한 경우의 전류 배분비의 경시적 변화를 도 10(a)에 나타내고, 전해 전압의 경시적 변화를 도 10(b)에 나타내었다.
도 10(a)에 나타낸 바와 같이, 도금욕(2)의 종류에 따라 전류 배분비에 명확한 차이가 발생하였다. 일반욕의 추정 석출량에 의한 균일전착 지수 TB는 11[%]이고, 하이스로욕의 추정 석출량에 의한 균일전착 지수 TB는 33[%]였다.
또한, 도 10(b)에 나타낸 바와 같이, 하이스로욕에서 제2 양극(12B) 상에 피막(블랙 필름)이 형성된 상태(계열 2~5)와 피막이 형성되지 않은 상태(계열 1)에서, 전해 시작 시의 전해 전위의 움직임에 차이가 발생하였다. 또한, 도금을 시작할 때 보이는 전해 전압의 상승은 제2 음극(13BX, 13BY) 근방의 구리이온의 감소로 인한 농도 과전압의 상승을 나타내고 있다. 이와 같이, 제2 음극(13BX, 13BY)에 흐르는 전류의 합계값을 일정하게 유지한 정전류 상태에서 제2 음극(13BX, 13BY)의 전위를 피드백 제어에 의해 일치시킴으로써, 도금의 사소한 변화를 측정할 수 있게 된다.
(1A) 제1 도금 장치(도금 장치)
(1B) 제2 도금 장치
(2) 도금욕
(4) 기재(절연성 기재)
(5) 구멍부
(11A) 제1 도금조(도금조)
(11B) 제2 도금조
(12A) 제1 양극(양극)
(12B) 제2 양극
(13A), (13AX, 13AY) 제1 음극(음극)
(13B), (13BX, 13BY) 제2 음극
(14A) 제1 도금 전원(도금 전원)
(14B) 제2 도금 전원
(21A) 제1 피드백 회로(피드백 회로)
(21B) 제2 피드백 회로
(22A) 제1 전류 계측 회로(전류 계측부)
(22B) 제2 전류 계측 회로(제2 전류 계측부)

Claims (4)

  1. 도금조 내에 설치된 양극,
    상기 도금조 내에 설치되어 있으며 구멍부를 갖는 절연성 기재,
    상기 구멍부의 바닥부와 상기 절연성 기재의 상기 구멍부의 개구측 면에 각각 설치된 한 쌍의 음극,
    상기 양극과 상기 한 쌍의 음극 사이에 전류를 흐르게 하기 위한 도금 전원, 및
    상기 한 쌍의 음극 각각에 흐르는 전류값을 계측하는 전류 계측부 및 상기 한 쌍의 음극 각각의 전압값을 계측하는 전압 측정부 중 적어도 한쪽
    을 구비하는 것을 특징으로 하는 도금 장치.
  2. 도금조 내에 설치된 양극,
    상기 도금조 내에 설치되어 있으며 구멍부를 갖는 절연성 기재,
    상기 구멍부의 바닥부와 상기 절연성 기재의 상기 구멍부의 개구측 면에 각각 설치된 한 쌍의 음극,
    상기 양극과 상기 한 쌍의 음극 사이에 전류를 흐르게 하기 위한 도금 전원,
    상기 한 쌍의 음극에 흐르는 전류의 합계값이 일정하게 유지된 상태에서 한쪽의 상기 음극의 전위와 다른쪽의 상기 음극의 전위를 일치시키는 피드백 회로, 및
    상기 한 쌍의 음극 각각에 흐르는 전류값을 계측하는 전류 계측부
    를 구비하는 것을 특징으로 하는 도금 장치.
  3. 제1항 또는 제2항에 기재된 도금 장치, 및
    제2 도금 장치를 구비하는 도금 시스템으로서,
    상기 제2 도금 장치는,
    제2 도금조 내에 설치된 제2 양극 및 한 쌍의 제2 음극,
    상기 제2 양극과 상기 한 쌍의 제2 음극 사이에 전류를 흐르게 하기 위한 제2 도금 전원, 및
    상기 한 쌍의 음극에 흐르는 전류의 합계값이 일정하게 유지된 상태에서 한쪽의 상기 음극의 전위와 다른쪽의 상기 음극의 전위를 일치시키는 제2 피드백 회로
    를 구비하는 것을 특징으로 하는 도금 시스템.
  4. 제3항에 있어서,
    상기 한 쌍의 제2 음극 각각에 흐르는 전류값을 계측하는 제2 전류 계측부를 구비하는 것을 특징으로 하는 도금 시스템.
KR1020207026247A 2018-03-13 2018-03-13 도금 장치 및 도금 시스템 KR102373893B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/009815 WO2019175990A1 (ja) 2018-03-13 2018-03-13 めっき装置及びめっきシステム

Publications (2)

Publication Number Publication Date
KR20200118864A KR20200118864A (ko) 2020-10-16
KR102373893B1 true KR102373893B1 (ko) 2022-03-11

Family

ID=67907624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207026247A KR102373893B1 (ko) 2018-03-13 2018-03-13 도금 장치 및 도금 시스템

Country Status (7)

Country Link
US (1) US11674236B2 (ko)
JP (1) JP6877070B2 (ko)
KR (1) KR102373893B1 (ko)
CN (1) CN111801445B (ko)
DE (1) DE112018007274B4 (ko)
TW (1) TWI691620B (ko)
WO (1) WO2019175990A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115046833B (zh) * 2022-08-16 2022-12-09 中铝材料应用研究院有限公司 铝合金的金相覆膜方法及覆膜装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099168A1 (fr) 2000-06-23 2001-12-27 Fujitsu Limited Dispositif a semi-conducteur et procede de fabrication associe
JP3379755B2 (ja) 2000-05-24 2003-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属めっき装置
JP2003231993A (ja) * 2002-02-08 2003-08-19 Tokyo Electron Ltd 電解メッキ方法、電解メッキ装置、及び電解メッキシステム
JP2003528214A (ja) * 1998-11-30 2003-09-24 アプライド マテリアルズ インコーポレイテッド 電気化学堆積装置
JP2004076022A (ja) 2002-06-21 2004-03-11 Ebara Corp 基板ホルダ及びめっき装置
JP2005019802A (ja) 2003-06-27 2005-01-20 Fujitsu Ltd 半導体装置の製造方法およびウェーハ構造体
JP2005113162A (ja) 2003-10-02 2005-04-28 Ebara Corp めっき方法及びめっき装置
JP2006299367A (ja) 2005-04-22 2006-11-02 Yamamoto Mekki Shikenki:Kk 電気めっき試験器
JP2007525598A (ja) 2004-02-26 2007-09-06 アトテック・ドイチュラント・ゲーエムベーハー 亜鉛−ニッケル三元合金およびより多元の合金を電気めっきするための浴、システム、および方法、ならびにそのようにして電気めっきされた物品
JP4074592B2 (ja) 2004-02-03 2008-04-09 株式会社山本鍍金試験器 電極カートリッジ及びめっき内部応力測定システム
JP2008112772A (ja) 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
JP4733477B2 (ja) 2005-09-05 2011-07-27 株式会社山本鍍金試験器 電気めっき試験器
JP2014216393A (ja) * 2013-04-23 2014-11-17 株式会社荏原製作所 基板処理装置及び処理基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3554878A (en) * 1968-07-02 1971-01-12 North American Rockwell Plating tin-lead alloy on printed circuits and electrolyte therefor
JPH03183136A (ja) * 1989-12-12 1991-08-09 Fujitsu Ltd 半導体装置の製造方法
JPH0794450A (ja) * 1993-06-29 1995-04-07 Japan Storage Battery Co Ltd 局所アッシング装置
KR20010018689A (ko) * 1999-08-21 2001-03-15 김영환 웨이퍼 주변 노광장치
JP2001168524A (ja) * 1999-12-08 2001-06-22 Ibiden Co Ltd プリント基板の製造方法
JP5114271B2 (ja) * 2008-03-31 2013-01-09 メタローテクノロジーズジャパン株式会社 めっきつきまわり評価装置および評価方法
JP2013077619A (ja) 2011-09-29 2013-04-25 Renesas Electronics Corp 半導体装置の製造方法
CN106949571B (zh) * 2017-03-09 2023-04-25 华南理工大学 一种基于筛网式两性离子交换膜电极的电化学除湿装置
CN106947980A (zh) * 2017-04-28 2017-07-14 深圳骏涵实业有限公司 一种电化学氟化电解槽及其方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528214A (ja) * 1998-11-30 2003-09-24 アプライド マテリアルズ インコーポレイテッド 電気化学堆積装置
JP3379755B2 (ja) 2000-05-24 2003-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属めっき装置
WO2001099168A1 (fr) 2000-06-23 2001-12-27 Fujitsu Limited Dispositif a semi-conducteur et procede de fabrication associe
JP2003231993A (ja) * 2002-02-08 2003-08-19 Tokyo Electron Ltd 電解メッキ方法、電解メッキ装置、及び電解メッキシステム
JP2004076022A (ja) 2002-06-21 2004-03-11 Ebara Corp 基板ホルダ及びめっき装置
JP2005019802A (ja) 2003-06-27 2005-01-20 Fujitsu Ltd 半導体装置の製造方法およびウェーハ構造体
JP2005113162A (ja) 2003-10-02 2005-04-28 Ebara Corp めっき方法及びめっき装置
JP4074592B2 (ja) 2004-02-03 2008-04-09 株式会社山本鍍金試験器 電極カートリッジ及びめっき内部応力測定システム
JP2007525598A (ja) 2004-02-26 2007-09-06 アトテック・ドイチュラント・ゲーエムベーハー 亜鉛−ニッケル三元合金およびより多元の合金を電気めっきするための浴、システム、および方法、ならびにそのようにして電気めっきされた物品
JP2006299367A (ja) 2005-04-22 2006-11-02 Yamamoto Mekki Shikenki:Kk 電気めっき試験器
JP4733477B2 (ja) 2005-09-05 2011-07-27 株式会社山本鍍金試験器 電気めっき試験器
JP2008112772A (ja) 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
JP2014216393A (ja) * 2013-04-23 2014-11-17 株式会社荏原製作所 基板処理装置及び処理基板の製造方法

Also Published As

Publication number Publication date
JP6877070B2 (ja) 2021-05-26
KR20200118864A (ko) 2020-10-16
JPWO2019175990A1 (ja) 2020-12-03
CN111801445A (zh) 2020-10-20
DE112018007274B4 (de) 2021-12-02
US20210254236A1 (en) 2021-08-19
TWI691620B (zh) 2020-04-21
US11674236B2 (en) 2023-06-13
DE112018007274T5 (de) 2020-11-19
WO2019175990A1 (ja) 2019-09-19
TW201945601A (zh) 2019-12-01
CN111801445B (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
TWI753215B (zh) 鍍覆解析方法、鍍覆解析系統及鍍覆解析用的電腦程式
Tan et al. Understanding and improving the uniformity of electrodeposition
EP1270766A2 (en) Electrodeposition coating film thickness calculating method and electrodeposition coating film thickness simulation apparatus
KR102373893B1 (ko) 도금 장치 및 도금 시스템
CN110088362B (zh) 镀覆装置
US1735878A (en) Device for measuring the current densities of galvanic baths
JP5114271B2 (ja) めっきつきまわり評価装置および評価方法
EP0597475A1 (en) Method of monitoring major constituents in plating baths containing codepositing constituents
US5236571A (en) Electrode and method for measuring levelling power
JP2013057098A (ja) めっき電流密度分布測定装置およびめっき電流密度分布の測定方法
US5273641A (en) Electrode and method for measuring levelling power
KR20120079414A (ko) 인쇄회로기판의 도금 방법
SU1044964A1 (ru) Способ определени площади поверхности электропроводного объекта
US20060289299A1 (en) Multi-channel current probe
Schwöbel et al. Mathematical modeling and simulation of the dissolution of zinc anodes in industrial electroplating
JPS62297499A (ja) 電気メツキ法におけるメツキ膜厚均一性評価方法
CS243827B1 (cs) Způsob měřeni a zjišfovánl průběhu potenciálu při elektrolytickém vylučováni kovů a zapojení k provádění způsobu
Nilsson A General Theory of Electrochemistry
SU787494A1 (ru) Способ определени распределени плотности тока на поверхности длинномерного издели
JPH03120397A (ja) 電気めっき用貴金属系電極の寿命識別方法及び装置
Hintringer et al. A Quantitative Investigation of Factors that Affect the Efficiency of a Redox System.

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant