JP2001168524A - プリント基板の製造方法 - Google Patents

プリント基板の製造方法

Info

Publication number
JP2001168524A
JP2001168524A JP34948499A JP34948499A JP2001168524A JP 2001168524 A JP2001168524 A JP 2001168524A JP 34948499 A JP34948499 A JP 34948499A JP 34948499 A JP34948499 A JP 34948499A JP 2001168524 A JP2001168524 A JP 2001168524A
Authority
JP
Japan
Prior art keywords
via hole
detection electrode
plating
electroplating
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34948499A
Other languages
English (en)
Inventor
Akira Enomoto
亮 榎本
Masanori Tamaki
昌徳 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP34948499A priority Critical patent/JP2001168524A/ja
Publication of JP2001168524A publication Critical patent/JP2001168524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 バイアホールケース内に電気メッキ法により
メッキ金属を充填する際のメッキ高さの精度を高める。 【解決手段】 絶縁層11に形成されたバイアホール1
4,15内に電気メッキによってメッキ金属40を充填
するに際し、バイアホール15の開口縁部に検出電極1
3を形成しておく。電気メッキによりバイアホール1
4,15内にメッキ金属40を析出させて行くと、メッ
キ金属40の先端がバイアホール15の開口縁部に達す
ると検出電極13に接触するようになる。すると、銅箔
12と検出電極13との間の電気抵抗値は急変するか
ら、これを電気的に検出して電気メッキの運転を終了す
る等の制御を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板のバ
イアホール内をメッキ金属によって充填するプリント基
板の製造方法に関する。
【0002】
【従来の技術】プリント基板に貫通形成したバイアホー
ルを導電性材料によって充填してプリント基板の両側の
回路を電気的に接続する技術は、多層回路基板を形成す
るための基礎技術として各種のものが知られている。例
えば、特開平6−326438号公報には、図4(A)
に示すように片面銅張積層板1の絶縁基材1Aに銅箔1
Bに達するバイアホール2を形成し、ここに銅箔1Bを
一方の電極として使用した電気メッキ法によってメッキ
金属3を析出させてバイアホール2内を充填し、さらに
銅箔1Bをエッチングして同図(C)に示すように所要
パターンの導体回路4を形成し、このように形成した単
層配線板5を同図(D)に示すように複数枚重ねて接着
剤6によって接着することにより多層回路基板を構成す
ることが開示されている。
【0003】
【発明が解決しようとする課題】ところで、上述のよう
にしてバイアホール2内に電気メッキによってメッキ金
属3を充填する場合、そのメッキ高さの制御は重要であ
る。メッキ高さが不足すれば、図4(D)に示すように
積層した場合に、相手側の単層配線板5の導体回路4に
確実に接触しなくなるし、メッキ高さが過剰となれば、
多層回路基板の厚さ精度に狂いが生ずるからである。
【0004】従来、メッキ高さの制御は、電気メッキの
電流値と時間とによって管理されていたが、その精度は
未だ満足できるものではなかった。
【0005】本発明は、上記事情に鑑みてなされたもの
で、その目的は、プリント基板のバイアホール内をメッ
キ金属によって充填するに際し、そのメッキ高さを高精
度で制御することができるプリント基板の製造方法を提
供するところにある。
【0006】
【課題を解決するための手段】上記課題の解決のため、
請求項1の発明は、絶縁層に形成されたバイアホール内
に電気メッキによってメッキ金属を充填する方法であっ
て、バイアホールの開口縁部に電極を形成しておき、バ
イアホール内に析出するメッキ金属が検出電極に接触し
たことを電気的に検出することに基づいて電気メッキの
運転を制御するところに特徴を有する。
【0007】また、請求項2の発明は、両面銅張積層板
の一方の銅箔を所要パターンでエッチングすることによ
り検出電極を形成する工程と、前記両面銅張積層板の絶
縁基板に前記検出電極の近傍に位置して他方の銅箔に届
くようにバイアホールを形成する工程と、前記他方の銅
箔を一方の電極として前記バイアホール内に電気メッキ
によってメッキ金属を析出させる工程とを実行するもの
であり、前記電気メッキを実行する工程においては、バ
イアホール内に析出するメッキ金属が検出電極に接触し
たことを電気的に検出することに基づいて電気メッキの
運転を制御するところに特徴を有する。
【0008】本発明において、電気メッキの運転を制御
するとは、メッキ金属が検出電極に接触した時点で電気
メッキを終了させてもよいし、この時点からタイマーで
所定時間だけ電気メッキを継続してから終了させてもよ
く、またその時点からメッキ電流を変化させるようにし
てもよい。
【0009】
【発明の作用及び効果】電気メッキによりバイアホール
内にメッキ金属を析出させて行くと、メッキ金属は徐々
にメッキ高さを増して行き、メッキ金属の先端がバイア
ホールの開口縁部に達すると検出電極に接触するように
なる。すると、メッキ金属と検出電極との間の電気抵抗
値は急変するから、これを電気的に検出することができ
る。これに基づき電気メッキの運転を終了する等の制御
を行えば、高精度でメッキ高さを制御することができる
ようになる。
【0010】特に、請求項2の発明によれば、両面銅張
積層板の一方の銅箔を利用して検出電極を形成するか
ら、その形成が容易である上に、銅箔が除去された後の
絶縁基材表面が粗面化された状態になる。したがって、
バイアホール内にメッキ金属を充填した後に、銅箔があ
った面に銅メッキによって回路パターンを形成する場合
に、その回路パターンの絶縁基材への密着性が高くなっ
て信頼性が高い基板が得られる。
【0011】
【発明の実施の形態】以下、本発明の一実施形態につい
て図1〜図3を参照して説明する。
【0012】図1に示したのは、一般的な両面銅張積層
板10である。これは、例えばガラスクロスにエポキシ
樹脂を含浸させて硬化させてなる硬質の絶縁基材11の
両面に銅箔12を貼り合わせた構成である。この両面銅
張積層板10の一方の銅箔12面には例えばPETフィ
ルムによる保護マスク20を貼り付け(図1(B)参
照)、他方の面の銅箔12を例えば周知のフォトエッチ
ング手段によって大部分を除去することにより、所定の
部位に検出電極13を形成する(同図(C)参照)。検
出電極13の形成部位としては、後述の電気メッキ工程
におけるメッキ金属の析出速度が代表的である位置とす
ることが望ましい。
【0013】この後、絶縁基材11のうち両面間を電気
的に導通状態としたい部分に、銅箔12に至るバイアホ
ール14を形成する。このとき、同時に検出電極13の
近くにもダミーのバイアホール15を形成し、そのバイ
アホール15の開口縁部に検出電極13が臨む状態とし
ておく。なお、バイアホール14,15の形成手段とし
ては、ドリル等のような機械加工であってもよく、ま
た、レーザ(炭酸ガスレーザ、エキシマレーザ、YAG
レーザの第4高調波などが使用できる。このうち、特に
炭酸ガスレーザは、加工速度が速いので、加工上、有利
である。)照射によって形成してもよい。レーザ照射に
よってバイアホール14,15を形成した場合には、そ
の内部浄化のためにデスミア処理を行うことが望まし
い。
【0014】この後、電気メッキによりバイアホール1
4,15内にメッキ金属を析出させる。これには、図2
に示すように、メッキ槽30内のメッキ液31中に保護
マスク20を貼ったままの銅張積層板10を浸漬し、銅
箔12と、メッキ電極32との間に直流電源33からリ
レー34を介して直流電圧を印加する。一方、銅箔12
と検出電極13との間には、交流電源35とインピーダ
ンス測定回路36との直列回路を接続しておき、銅箔1
2と検出電極13との間のインピーダンスを測定できる
ようにしておく。このインピーダンス測定回路36は、
測定されたインピーダンスが所定値を下回ると直流電源
33に直列接続されたリレー34を開放させる構成であ
る。
【0015】銅張積層板10がメッキ液31中に浸漬さ
れた状態では、検出電極13と銅箔12との間に交流電
圧が印加されているから、メッキ液31中のイオン移動
により僅かに電流が流れ、インピーダンスは比較的高い
状態にある。したがって、リレー34は閉じており、こ
の状態ではメッキ電極32と銅箔12との間に直流電圧
が印加される。このため電気メッキが行われ、バイアホ
ール14,15の底部に露出している銅箔12にメッキ
金属40が析出して時間の経過とともにこれが成長して
行く。なお、銅箔12と検出電極13との間にも電圧が
印加されるが、これは直流電圧であるから検出電極13
にメッキ金属が析出することはない。また、検出電極1
3とメッキ電極32との間には直流電源33からの直流
バイアスが作用するが、限流抵抗37の値を大きくして
おくことにより、検出電極13へのメッキ金属の析出量
を問題ない程度に抑えることが可能である。
【0016】そして、このメッキ金属40の析出が進
み、バイアホール14,15内を完全に充填するように
なると、ダミーのバイアホール15においてメッキ金属
40の先端が検出電極13に接触するようになる。する
と、銅箔12と検出電極13との間は、メッキ液31で
はなくメッキ金属40を介した電気伝導となるから、イ
ンピーダンスが急減し、これに基づきリレー34が開放
されてメッキ運転が終了する(図3参照)。
【0017】このような本実施形態によれば、バイアホ
ール14,15内に実際にメッキ金属40が充填された
状態となったところでメッキ運転が終了する。したがっ
て、メッキ液の温度、濃度、流動等の変動要因があって
も、メッキ高さを高精度で一定に制御することができ
る。
【0018】なお、このようにバイアホール14,15
内をメッキ金属40で充填した後に、保護マスク20を
除去してエッチング法により銅箔12に所要の回路パタ
ーンを形成し(その際に検出電極13を除去してもよ
い)、この基板を積層して多層プリント配線板を構成す
ることができる。また、検出電極13を除去して銅箔1
2とは反対側の絶縁基材11面に触媒処理の上で化学メ
ッキを全面に施し、その後、電気メッキによるパネルメ
ッキを施してメッキ金属40を介して両面の銅箔を導通
させた基板とし、その後に、エッチング法によって両面
に所要の回路パターンを形成して両面プリント基板とす
ることができる。
【0019】本発明は上記記述及び図面によって説明し
た実施の形態に限定されるものではなく、例えば次のよ
うな実施の形態も本発明の技術的範囲に含まれ、さら
に、下記以外にも要旨を逸脱しない範囲内で種々変更し
て実施することができる。 (1)上記実施形態では、検出電極13にメッキ金属4
0が接触したことを検出時点でメッキ運転を終了させる
構成としたが、これに限らず、それを検出してから例え
ばタイマーにより短時間だけメッキ運転を継続してから
終了する構成としてもよい。このようにすれば、メッキ
金属40がバイアホール14,15を充填し、かつ、こ
れから更に盛り上がった状態までメッキを進めることが
できる。この場合でも、バイアホール14,15内に実
際にメッキ金属40が充填されてから時間制御に移行す
るから、当初から時間制御による場合に比べて、メッキ
高さの制御精度を格段に高めることができる。 (2)上記実施形態では、検出電極13の近傍にダミー
のバイアホール15を形成したが、これに限らず、本来
的に必要なバイアホール14の近傍に検出電極を設ける
構成としてもよい。 (3)上記実施形態では両面銅張積層板10から出発し
てプリント基板を製造する例を示したが、これに限ら
ず、片面銅張積層板にバイアホールを形成し、その後に
そのバイアホールの近くに例えば導電性ペーストの印刷
によって検出電極を形成するようにしてもよい。また、
銅張積層板の絶縁基材にバイアホールを形成する場合に
限らず、例えばビルドアップ基板を製造する際に、コア
基板の上に形成した絶縁層にバイアホールを形成しここ
に電気メッキでメッキ金属を充填する場合に適用するこ
ともできる。
【図面の簡単な説明】
【図1】 本発明の一実施形態において銅張積層板の加
工工程を示す断面図
【図2】 同じくメッキ工程を示す断面図
【図3】 メッキ終了時の断面図
【図4】 多層プリント基板の製造方法を示す断面図
【符号の説明】
10……両面銅張積層板 11……絶縁基材(絶縁層) 12……銅箔 13……検出電極 14,15……バイアホール 20……保護マスク 31……メッキ液 36……インピーダンス測定回路 40……メッキ金属

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プリント基板の絶縁層に形成されたバイ
    アホール内に電気メッキによってメッキ金属を充填する
    方法であって、前記バイアホールの開口縁部に電極を形
    成しておき、前記バイアホール内に析出する前記メッキ
    金属が前記検出電極に接触したことを電気的に検出する
    ことに基づいて前記電気メッキの運転を制御することを
    特徴とするプリント基板の製造方法。
  2. 【請求項2】 両面銅張積層板の一方の銅箔を所要パタ
    ーンでエッチングすることにより検出電極を形成する工
    程と、前記両面銅張積層板の絶縁基板に前記検出電極の
    近傍に位置して他方の銅箔に届くようにバイアホールを
    形成する工程と、前記他方の銅箔を一方の電極として前
    記バイアホール内に電気メッキによってメッキ金属を析
    出させる工程とを実行するプリント基板の製造方法であ
    り、前記電気メッキを実行する工程においては、前記バ
    イアホール内に析出する前記メッキ金属が前記検出電極
    に接触したことを電気的に検出することに基づいて前記
    電気メッキの運転を制御することを特徴とするプリント
    基板の製造方法。
JP34948499A 1999-12-08 1999-12-08 プリント基板の製造方法 Pending JP2001168524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34948499A JP2001168524A (ja) 1999-12-08 1999-12-08 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34948499A JP2001168524A (ja) 1999-12-08 1999-12-08 プリント基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001168524A true JP2001168524A (ja) 2001-06-22

Family

ID=18404064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34948499A Pending JP2001168524A (ja) 1999-12-08 1999-12-08 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP2001168524A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028337A (ja) * 2006-07-25 2008-02-07 Shinko Electric Ind Co Ltd 電子部品の製造方法
WO2019175990A1 (ja) * 2018-03-13 2019-09-19 株式会社山本鍍金試験器 めっき装置及びめっきシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028337A (ja) * 2006-07-25 2008-02-07 Shinko Electric Ind Co Ltd 電子部品の製造方法
WO2019175990A1 (ja) * 2018-03-13 2019-09-19 株式会社山本鍍金試験器 めっき装置及びめっきシステム
JPWO2019175990A1 (ja) * 2018-03-13 2020-12-03 株式会社山本鍍金試験器 めっき装置及びめっきシステム
US11674236B2 (en) 2018-03-13 2023-06-13 Yamamoto-Ms Co., Ltd. Plating apparatus and plating system

Similar Documents

Publication Publication Date Title
JP3361556B2 (ja) 回路配線パタ−ンの形成法
JP6262153B2 (ja) 部品内蔵基板の製造方法
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
US3850711A (en) Method of forming printed circuit
TW200906264A (en) Method of producing printed circuit board incorporating resistance element
JP2003347700A (ja) 配線基板
CN115066109B (zh) 具有电镀硬金孤立pad的柔性线路板及其制作方法
JP2001168524A (ja) プリント基板の製造方法
JP2004047836A (ja) プリント配線板とその製造方法
JPS6397000A (ja) 多層プリント配線板およびその製造方法
JP2001177238A (ja) プリント基板の製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JP2000200975A (ja) 多層配線基板の製造方法
JP2003142823A (ja) 両面可撓性回路基板の製造法
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JP2001284809A (ja) 多層回路基板および、その製造方法
JP4328196B2 (ja) 配線基板及びその製造方法並びに電気装置
WO2001087024A1 (fr) Procede de production de cartes de circuit multicouche
JP2603097B2 (ja) プリント配線板の製造方法
JPH1093214A (ja) 貫通孔を有する基板の導通方法および配線基板
JPH09260852A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP3588931B2 (ja) 両面導体層付きフィルムキャリア及びその形成方法
KR100771352B1 (ko) 인쇄회로기판의 제조방법
JPH03228396A (ja) 多層プリント配線板の製造方法
JP2006319023A (ja) 部品内蔵配線基板用のコンデンサの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020