JPH03183136A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03183136A JPH03183136A JP1322954A JP32295489A JPH03183136A JP H03183136 A JPH03183136 A JP H03183136A JP 1322954 A JP1322954 A JP 1322954A JP 32295489 A JP32295489 A JP 32295489A JP H03183136 A JPH03183136 A JP H03183136A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- thickness
- opening
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000007747 plating Methods 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 abstract description 14
- 229920005989 resin Polymers 0.000 abstract description 14
- 238000009713 electroplating Methods 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 abstract 3
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 92
- 238000010586 diagram Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005868 electrolysis reaction Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に関し、
電極等の金属膜を形成する鍍金の膜厚を容易かつ正確に
制御して電極形成作業等の作業効率を向上させることを
目的とし、 半導体基板上に設けられた導体膜に所定膜厚の絶縁膜を
被覆した後、該絶縁膜に開口部を形成し、導体膜を陰極
として陽極部材と共に鍍金液中に配置して開口部内に鍍
金により金属膜を形成する半導体装置の製造方法におい
て、前記絶縁膜上に開口部の周縁に近接する導電膜を形
成するとともに、該導電膜と陽極部材を配線により接続
し、該配線に流れる電流を検出することにより開口部内
の金属膜が所定厚さに達したことを検出するように構成
する。
制御して電極形成作業等の作業効率を向上させることを
目的とし、 半導体基板上に設けられた導体膜に所定膜厚の絶縁膜を
被覆した後、該絶縁膜に開口部を形成し、導体膜を陰極
として陽極部材と共に鍍金液中に配置して開口部内に鍍
金により金属膜を形成する半導体装置の製造方法におい
て、前記絶縁膜上に開口部の周縁に近接する導電膜を形
成するとともに、該導電膜と陽極部材を配線により接続
し、該配線に流れる電流を検出することにより開口部内
の金属膜が所定厚さに達したことを検出するように構成
する。
本発明は、半導体装置の製造方法に係り、特に突き出し
電極又は配線用の金属膜を鍍金により形成する際に、鍍
金膜厚の制御を容易かつ正確にした半導体装置の製造方
法に関する。
電極又は配線用の金属膜を鍍金により形成する際に、鍍
金膜厚の制御を容易かつ正確にした半導体装置の製造方
法に関する。
このような半導体装置の製造方法においては、電解鍍金
が採用されており、その鍍金膜厚は予め測定したいわゆ
る成長レートに基づき電解時間を管理することにより制
御されている。ところが、電解時間が一定でも電極の表
面や鍍金液の状態の変化等により鍍金膜厚がばらつき、
制御が容易でないことから、鍍金膜厚を確実に制御する
製造方法が要求されていた。
が採用されており、その鍍金膜厚は予め測定したいわゆ
る成長レートに基づき電解時間を管理することにより制
御されている。ところが、電解時間が一定でも電極の表
面や鍍金液の状態の変化等により鍍金膜厚がばらつき、
制御が容易でないことから、鍍金膜厚を確実に制御する
製造方法が要求されていた。
従来のこの種の半導体装置の製造方法としては、例えば
半導体基板に設けられた導体膜上に鍍金膜厚に対応する
所定膜厚のレジストを塗布した後、該レジストに開口部
を形成し、導体膜を陰極とする電解鍍金により開口部内
に金電極を形成するものがある。この製造方法において
は、予定する鍍金膜厚に応じて予め電解時間を設定して
おき、その設定時間に達する前に一度鍍金作業を停止し
、鍍金膜厚を実測した後に不足分を現工程中の成長レー
トに基づきさらに鍍金するようにして、鍍金膜厚を所定
のばらつき範囲内に管理している。
半導体基板に設けられた導体膜上に鍍金膜厚に対応する
所定膜厚のレジストを塗布した後、該レジストに開口部
を形成し、導体膜を陰極とする電解鍍金により開口部内
に金電極を形成するものがある。この製造方法において
は、予定する鍍金膜厚に応じて予め電解時間を設定して
おき、その設定時間に達する前に一度鍍金作業を停止し
、鍍金膜厚を実測した後に不足分を現工程中の成長レー
トに基づきさらに鍍金するようにして、鍍金膜厚を所定
のばらつき範囲内に管理している。
〔発明が解決しようとする課題〕
しかしながら、このような従来の半導体装置の製造方法
にあっては、鍍金膜厚が所定の膜厚に達するまで連続し
て鍍金を行うことができないばかりか、膜厚測定等を毎
回行う必要があり、作業効率が著しく低下してまうとい
う問題があった。また、膜厚実測後の鍍金についても電
解時間を管理するのであるから、鍍金液の状態変化等に
よって成長レートが変化することに変わりはなく、その
影響を小さくできたとしても鍍金膜厚を最適値に制御す
ることが困難であり、鍍金液の管理コストも高くなって
いた。
にあっては、鍍金膜厚が所定の膜厚に達するまで連続し
て鍍金を行うことができないばかりか、膜厚測定等を毎
回行う必要があり、作業効率が著しく低下してまうとい
う問題があった。また、膜厚実測後の鍍金についても電
解時間を管理するのであるから、鍍金液の状態変化等に
よって成長レートが変化することに変わりはなく、その
影響を小さくできたとしても鍍金膜厚を最適値に制御す
ることが困難であり、鍍金液の管理コストも高くなって
いた。
そこで本発明は、電極等の金属膜を形成する鍍金の膜厚
を容易かつ正確に制御して、電極形成作業等の作業効率
を向上させるとともに、鍍金液の管理コストを低減させ
ることを目的としている。
を容易かつ正確に制御して、電極形成作業等の作業効率
を向上させるとともに、鍍金液の管理コストを低減させ
ることを目的としている。
本発明は、上記目的を達成するために、半導体基板上に
設けられた導体膜に所定Ｗｊ、厚の絶縁膜を被覆した後
、該絶縁膜に開口部を形成し、導体膜を陰極として陽極
部材と共に鍍金液中に配置して開口部内に鍍金により金
属膜を形成する半導体装置の製造方法において、前記絶
縁膜上に開口部の周縁に近接する導電膜を形成するとと
もに、該導電膜と陽極部材を配線により接続し、該配線
に流れる電流を検出することにより開口部内の金属膜が
所定厚さに達したことを検出するようにしたことを特徴
とするものである。
設けられた導体膜に所定Ｗｊ、厚の絶縁膜を被覆した後
、該絶縁膜に開口部を形成し、導体膜を陰極として陽極
部材と共に鍍金液中に配置して開口部内に鍍金により金
属膜を形成する半導体装置の製造方法において、前記絶
縁膜上に開口部の周縁に近接する導電膜を形成するとと
もに、該導電膜と陽極部材を配線により接続し、該配線
に流れる電流を検出することにより開口部内の金属膜が
所定厚さに達したことを検出するようにしたことを特徴
とするものである。
本発明では、絶縁膜の開口部の周縁に近接する絶縁膜と
陽極とが配線により接続され、該配線を流れる電流が検
出されることによって開口部内の鍍金が所定厚さに達し
たことが検出される。
陽極とが配線により接続され、該配線を流れる電流が検
出されることによって開口部内の鍍金が所定厚さに達し
たことが検出される。
したがって、開口部内の鍍金の膜厚が絶縁膜の厚さに達
して導電膜と鍍金金属が接触すると、陽極から配線およ
び鍍金金属を介して陰極に電流が流れ、所定の鍍金膜厚
に達したことが即座に検出され、容易かつ正確な鍍金膜
厚の制御が可能となる。
して導電膜と鍍金金属が接触すると、陽極から配線およ
び鍍金金属を介して陰極に電流が流れ、所定の鍍金膜厚
に達したことが即座に検出され、容易かつ正確な鍍金膜
厚の制御が可能となる。
以下、本発明を図面に基づいて説明する。
第１図および第２図は本発明に係る半導体装置の製造方
法の一実施例を示す図であり、第１図はその製造方法を
実施する装置の構成国、第２図はその製造方法を説明す
る図である。
法の一実施例を示す図であり、第１図はその製造方法を
実施する装置の構成国、第２図はその製造方法を説明す
る図である。
第１図において、１は例えばＳｉからなる半導体基板、
２は例えばＡ１からなる電極バッド、３は電極パッド２
とコンタクトを取るように例えばスパッタリングにより
形成された通電用金属膜（導体膜）、４は例えばＰＳＧ
からなるカバー膜、５は′ａ電馬用金属膜３上所定膜厚
（例えば２５μｍ）に塗布されたレジスト膜である。レ
ジスト膜５には電極パッド２の上方に位置する開口部６
が形成されており、開口部６内には金属例えば金（Ａｕ
）からなる突き出し電極７ （金属膜）が電解鍍金によ
り形成されている。また、レジスト膜５の上層には例え
ば銀ベースＩ・からなる所定１１ ＜例えば２μｍ程度
）の導電性樹脂膜８（導電膜）が形成されており、導電
性樹脂膜８は少なくともその一部が開口部６の周縁に位
置している。これらは、図示しない鍍金槽内において、
金属例えば金（ＡＵ）からなる陽極部材１１と共に鍍金
液〈例えば金鍍金液）中に配置され、１ｌｆｌ電用金属
膜３および陽極部材１１は配線６．．６．により直流電
源１２に接続されており、Ｊ霊用金属膜３を陰極、陽極
部材１１を陽極とする電解鍍金により開口部６内に突ぎ
出し電極７が形成される。また、陽極部材１１は配線１
３により導電性樹脂膜８に接続されており、配線１３中
には電流計１３が設けられている。なお、レジスト膜５
および導電性樹脂膜８は突き出し電極７の形成後に溶剤
等により除去されるようになっている。
２は例えばＡ１からなる電極バッド、３は電極パッド２
とコンタクトを取るように例えばスパッタリングにより
形成された通電用金属膜（導体膜）、４は例えばＰＳＧ
からなるカバー膜、５は′ａ電馬用金属膜３上所定膜厚
（例えば２５μｍ）に塗布されたレジスト膜である。レ
ジスト膜５には電極パッド２の上方に位置する開口部６
が形成されており、開口部６内には金属例えば金（Ａｕ
）からなる突き出し電極７ （金属膜）が電解鍍金によ
り形成されている。また、レジスト膜５の上層には例え
ば銀ベースＩ・からなる所定１１ ＜例えば２μｍ程度
）の導電性樹脂膜８（導電膜）が形成されており、導電
性樹脂膜８は少なくともその一部が開口部６の周縁に位
置している。これらは、図示しない鍍金槽内において、
金属例えば金（ＡＵ）からなる陽極部材１１と共に鍍金
液〈例えば金鍍金液）中に配置され、１ｌｆｌ電用金属
膜３および陽極部材１１は配線６．．６．により直流電
源１２に接続されており、Ｊ霊用金属膜３を陰極、陽極
部材１１を陽極とする電解鍍金により開口部６内に突ぎ
出し電極７が形成される。また、陽極部材１１は配線１
３により導電性樹脂膜８に接続されており、配線１３中
には電流計１３が設けられている。なお、レジスト膜５
および導電性樹脂膜８は突き出し電極７の形成後に溶剤
等により除去されるようになっている。
次に、その製造方法を説明する。
まず、第２図（ａ）に示すように、予め基板１上に電極
パッド２を形成し、開口部４ａを有するカバー膜４を形
成した後、電極パッド２とコンタクトを取るように通電
用金属膜３を形成しておき、ｉｉ１電用金属欣３上に所
定ｒＭＷのレジスト膜５を塗布する。次に、第２図（ｂ
）に示すように、レジストｎ’：１．５の上層に導電性
樹脂ｖ８を塗布した後、第２図（ｃ）に示すように、導
電性樹脂膜８を選択的にエツチングして導電性樹脂膜８
に開口部８ａを形成するとともに、開口部８ａ内にレジ
スト膜５を露出させ、次いで、導電性樹脂膜８の開口部
８ａ内に露出したレジストＭ５を除去して開口部６を形
成するとともに、開口部６内に通電用金属膜３を露出さ
せる。この状態において、電極パッド２上に位置する開
口部６内の通電用金属膜３に鍍金をすることが可能とな
る。
パッド２を形成し、開口部４ａを有するカバー膜４を形
成した後、電極パッド２とコンタクトを取るように通電
用金属膜３を形成しておき、ｉｉ１電用金属欣３上に所
定ｒＭＷのレジスト膜５を塗布する。次に、第２図（ｂ
）に示すように、レジストｎ’：１．５の上層に導電性
樹脂ｖ８を塗布した後、第２図（ｃ）に示すように、導
電性樹脂膜８を選択的にエツチングして導電性樹脂膜８
に開口部８ａを形成するとともに、開口部８ａ内にレジ
スト膜５を露出させ、次いで、導電性樹脂膜８の開口部
８ａ内に露出したレジストＭ５を除去して開口部６を形
成するとともに、開口部６内に通電用金属膜３を露出さ
せる。この状態において、電極パッド２上に位置する開
口部６内の通電用金属膜３に鍍金をすることが可能とな
る。
鍍金工程においては、まず、鍍金槽内の鍍金液に、上述
の工程を経たものを陽極部材１１と共に浸漬させて配置
する一方、通電用金属膜３を配線１１により電源１２に
接続するとともに配線１２により陽極部材１１を電源１
２に接続し、さらに配線１３により１揚種部材１１を導
電性樹脂膜８に接続する。この状態において、導電用金
属膜３を陰極、陽極部材１１を陽極とする直流で電解鍍
金が行われ、通電用金属膜３上で鍍金膜Ａが徐々に成長
する（第２図（ｄ）参照） 鍍金膜Ａの膜厚がレジスト膜５の膜厚に達し、鍍金膜Ａ
が導電性樹脂膜８の開口部８ａの側壁に接触すると、第
１図の状態となり、このとき、配線ｅ３、導電性樹脂膜
８および鍍金ｖＡを介して直接陽極部材１１から通電用
金属膜３に電流が流れてしまうため、電流計１３により
この電流が検出される。
の工程を経たものを陽極部材１１と共に浸漬させて配置
する一方、通電用金属膜３を配線１１により電源１２に
接続するとともに配線１２により陽極部材１１を電源１
２に接続し、さらに配線１３により１揚種部材１１を導
電性樹脂膜８に接続する。この状態において、導電用金
属膜３を陰極、陽極部材１１を陽極とする直流で電解鍍
金が行われ、通電用金属膜３上で鍍金膜Ａが徐々に成長
する（第２図（ｄ）参照） 鍍金膜Ａの膜厚がレジスト膜５の膜厚に達し、鍍金膜Ａ
が導電性樹脂膜８の開口部８ａの側壁に接触すると、第
１図の状態となり、このとき、配線ｅ３、導電性樹脂膜
８および鍍金ｖＡを介して直接陽極部材１１から通電用
金属膜３に電流が流れてしまうため、電流計１３により
この電流が検出される。
このとぎ、電源１２による通電を停止し、鍍金を終了す
ると、鍍金膜Ａはレジスト膜５の膜厚と略等しい所定膜
厚の突き出し電極７となる。なお、電流計１３による前
記電流検出時に電源１２による通電を自動停止する手段
を設けておくのが望ましい。
ると、鍍金膜Ａはレジスト膜５の膜厚と略等しい所定膜
厚の突き出し電極７となる。なお、電流計１３による前
記電流検出時に電源１２による通電を自動停止する手段
を設けておくのが望ましい。
このように、本実施例においては、レジスト膜５上に開
口部６の周縁に近接する導電性樹脂ｖ＜８を形成すると
ともに、この導電用金属膜３と陽極部材１１を配線１３
により接続し、配線ｌ、に流れる電流を電流計１３で検
出することにより開口部６内の鍍金ｖ１．Ａが所定厚さ
に達したことを検出する。
口部６の周縁に近接する導電性樹脂ｖ＜８を形成すると
ともに、この導電用金属膜３と陽極部材１１を配線１３
により接続し、配線ｌ、に流れる電流を電流計１３で検
出することにより開口部６内の鍍金ｖ１．Ａが所定厚さ
に達したことを検出する。
したがって、開口部６内の鍍金膜厚がレジスト膜５の厚
さに達して鍍金膜Ａと導電性樹脂膜８が接触すると、陽
極部材ＩＩから配線ｌ、および鍍金膜Ａを介してｉｌｌ
ｌｌ電属金属膜３流が流れ、所定の鍍金膜厚に達したこ
とが即座に検出される。この結果、鍍金の成長レーＩ・
の変化に拘らず容易かつ正確に鍍金ｌ！２厚の；しＩ御
が可能となり、鍍金液の管理コストも低減できる。
さに達して鍍金膜Ａと導電性樹脂膜８が接触すると、陽
極部材ＩＩから配線ｌ、および鍍金膜Ａを介してｉｌｌ
ｌｌ電属金属膜３流が流れ、所定の鍍金膜厚に達したこ
とが即座に検出される。この結果、鍍金の成長レーＩ・
の変化に拘らず容易かつ正確に鍍金ｌ！２厚の；しＩ御
が可能となり、鍍金液の管理コストも低減できる。
なお、本実施例においては、鍍金により形成される金属
膜を突き出し電極７としたが、本発明の金属膜はこれに
限らず、例えば所定パターン形状の配線であってもよい
。
膜を突き出し電極７としたが、本発明の金属膜はこれに
限らず、例えば所定パターン形状の配線であってもよい
。
本発明によれば、鍍金により形成する金属ｖｌ厚が所定
厚さに達したことを即座に検出し、容易かつ正確に鍍金
膜厚を制御することができ、鍍金液の管理コストを低減
することができる。
厚さに達したことを即座に検出し、容易かつ正確に鍍金
膜厚を制御することができ、鍍金液の管理コストを低減
することができる。
第１図および第２図は本発明に係る半導体装置の製造方
法の一実施例を示す図であり、第１図はその製造装置の
概略構成図、 第２図はその製造方法を説明する図である。 ｌ・・・・・・半導体基板、 ３・・・・・・通電用金属膜（導電膜）５・・・・・・
レジスト膜（絶縁膜）、６・・・・・・開口部、 ７・・・・−突き出し電極〈金属膜） １１・・・・・・陽極部材、 ｅ、・・・・・・配線。 一実施例の製造装置の概鴫構成図 第 図
法の一実施例を示す図であり、第１図はその製造装置の
概略構成図、 第２図はその製造方法を説明する図である。 ｌ・・・・・・半導体基板、 ３・・・・・・通電用金属膜（導電膜）５・・・・・・
レジスト膜（絶縁膜）、６・・・・・・開口部、 ７・・・・−突き出し電極〈金属膜） １１・・・・・・陽極部材、 ｅ、・・・・・・配線。 一実施例の製造装置の概鴫構成図 第 図
Claims (1)
- 【特許請求の範囲】 半導体基板上に設けられた導体膜に所定膜厚の絶縁膜を
被覆した後、該絶縁膜に開口部を形成し、導体膜を陰極
として陽極部材と共に鍍金液中に配置して開口部内に鍍
金により金属膜を形成する半導体装置の製造方法におい
て、 前記絶縁膜上に開口部の周縁に近接する導電膜を形成す
るとともに、該導電膜と陽極部材を配線により接続し、
該配線に流れる電流を検出することにより開口部内の金
属膜が所定厚さに達したことを検出することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322954A JPH03183136A (ja) | 1989-12-12 | 1989-12-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322954A JPH03183136A (ja) | 1989-12-12 | 1989-12-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03183136A true JPH03183136A (ja) | 1991-08-09 |
Family
ID=18149498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322954A Pending JPH03183136A (ja) | 1989-12-12 | 1989-12-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03183136A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0892785A (ja) * | 1994-09-21 | 1996-04-09 | Nec Corp | 半導体装置の製造方法 |
| US5877234A (en) * | 1994-10-31 | 1999-03-02 | The Gillette Company | Water-based correction fluid |
| US6083618A (en) * | 1997-06-25 | 2000-07-04 | The Gillette Company | Correction fluids comprising composite polymeric particles |
| WO2019175990A1 (ja) * | 2018-03-13 | 2019-09-19 | 株式会社山本鍍金試験器 | めっき装置及びめっきシステム |
-
1989
- 1989-12-12 JP JP1322954A patent/JPH03183136A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0892785A (ja) * | 1994-09-21 | 1996-04-09 | Nec Corp | 半導体装置の製造方法 |
| US5877234A (en) * | 1994-10-31 | 1999-03-02 | The Gillette Company | Water-based correction fluid |
| US6025413A (en) * | 1994-10-31 | 2000-02-15 | The Gillette Company | Water-based correction fluid |
| US6083618A (en) * | 1997-06-25 | 2000-07-04 | The Gillette Company | Correction fluids comprising composite polymeric particles |
| WO2019175990A1 (ja) * | 2018-03-13 | 2019-09-19 | 株式会社山本鍍金試験器 | めっき装置及びめっきシステム |
| JPWO2019175990A1 (ja) * | 2018-03-13 | 2020-12-03 | 株式会社山本鍍金試験器 | めっき装置及びめっきシステム |
| US11674236B2 (en) | 2018-03-13 | 2023-06-13 | Yamamoto-Ms Co., Ltd. | Plating apparatus and plating system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1206436A (en) | Rotary electroplating cell with controlled current distribution | |
| US6517689B1 (en) | Plating device | |
| US6554976B1 (en) | Electroplating apparatus | |
| TWI363107B (en) | Method of wafer plating | |
| JP4368543B2 (ja) | メッキ方法およびメッキ装置 | |
| JPH03183136A (ja) | 半導体装置の製造方法 | |
| JP3881687B1 (ja) | めっき金属の充填方法及びめっき金属の充填装置 | |
| CN109087902B (zh) | 一种走线结构及其制备方法、显示装置 | |
| JP4667968B2 (ja) | メッキ装置、メッキ処理管理装置、メッキ方法、及びメッキ処理管理方法 | |
| JP2000178793A (ja) | 金属ポリイミド基板の製造方法 | |
| KR20060004594A (ko) | 전해도금장치 | |
| JPH08246194A (ja) | ワークの電着塗装方法およびその装置 | |
| JP2001123298A (ja) | 電解めっき方法と多層配線基板とその作製方法 | |
| JPH03202499A (ja) | メッキ膜厚の制御方法 | |
| JPH06122996A (ja) | 電着膜の形成方法及びその装置 | |
| JPH0931686A (ja) | 電気メッキ装置および電気メッキ方法 | |
| JPH04246200A (ja) | 基板の電解メッキ方法 | |
| JPS62188798A (ja) | メツキ用コンタクトピン | |
| JPS63177051A (ja) | 絶縁層のピンホ−ル検出方法 | |
| JPH03120395A (ja) | 酸化ビスマスのコーティング法 | |
| JPH0350733A (ja) | 半導体装置の製造方法 | |
| JP2019127604A (ja) | 金属皮膜の成膜装置 | |
| JPH03190134A (ja) | 電解めっきによる金属素子の形成方法 | |
| JP3639105B2 (ja) | ウエハのメッキ方法 | |
| JPS61177747A (ja) | 半導体装置の製造方法 |