KR102320089B1 - 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들 - Google Patents

금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들 Download PDF

Info

Publication number
KR102320089B1
KR102320089B1 KR1020207004469A KR20207004469A KR102320089B1 KR 102320089 B1 KR102320089 B1 KR 102320089B1 KR 1020207004469 A KR1020207004469 A KR 1020207004469A KR 20207004469 A KR20207004469 A KR 20207004469A KR 102320089 B1 KR102320089 B1 KR 102320089B1
Authority
KR
South Korea
Prior art keywords
substrate
metal surface
silicon nitride
layer
blocking layer
Prior art date
Application number
KR1020207004469A
Other languages
English (en)
Other versions
KR20200019271A (ko
Inventor
바스카 조티 부얀
마크 살리
라크말 씨. 칼루타레이지
토마스 나이슬리
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020217034560A priority Critical patent/KR102434954B1/ko
Publication of KR20200019271A publication Critical patent/KR20200019271A/ko
Application granted granted Critical
Publication of KR102320089B1 publication Critical patent/KR102320089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

선택적 증착을 향상시키는 방법들이 기술된다. 일부 구체예들에서, 블로킹 층은 유전체의 증착 전에 금속 표면 상에 증착된다. 일부 구체예들에서, 금속 표면은 그 반응성을 향상 또는 감소시키기 위해 작용성화된다.

Description

금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들
분야
본 개시의 구체예들은 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들에 관한 것이다. 보다 구체적으로, 본 개시의 구체예들은 유전체 표면들 상에만 질화 규소의 증착을 용이하게 하기 위해 금속 표면들 상에 블로킹 층들을 증착시키는 방법들에 관한 것이다.
배경
반도체 산업은 나노스케일 피처들(nanoscale features)의 빠른 스케일링(scaling)을 포함하는 디바이스 소형화(device miniaturization)를 추구하는데 많은 어려움들에 직면해 있다. 이러한 문제들에는 다수의 리소그래피(lithography) 단계들과 같은 복잡한 제조 단계들의 도입 및 고성능 재료들의 통합이 포함된다. 디바이스 소형화의 케이던스(cadence)를 유지하기 위해, 선택적 증착이 가능성을 보여주었는데, 이는 선택적 증착은 통합 방식들을 단순화함으로써 고가의 리소그래피 단계들을 제거할 가능성이 있기 때문이다.
재료들의 선택적 증착은 다양한 방식들로 달성될 수 있다. 화학 전구체는 다른 표면(금속 또는 유전체)에 대해 하나의 표면과 선택적으로 반응할 수 있다. 압력, 기판 온도, 전구체 분압들, 및/또는 가스 흐름들과 같은 공정 파라미터들은 특정 표면 반응의 화학 반응 속도를 조절하도록 조절될 수 있다. 다른 가능한 방식은 유입되는 막 증착 전구체에 대해 관심있는 표면을 활성화 또는 비활성화하는데 사용될 수 있는 표면 전처리들을 포함한다.
증착 선택성을 개선하는 방법들에 대한 당업계의 지속적인 요구가 존재한다.
요약
본 개시의 하나 이상의 구체예들은 블로킹 층을 선택적으로 증착시키는 방법에 관한 것이다. 방법은 금속 표면 및 유전체 표면을 갖는 기판을 실란에 노출시켜 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 단계를 포함하며, 실란은 일반식 SiH3R을 갖는 적어도 하나의 화합물을 포함하며, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택된다.
본 개시의 추가 구체예들은 블로킹 층을 선택적으로 증착시키는 방법들에 관한 것이다. 방법은 금속 표면 및 유전체 표면을 갖는 기판을 알킨 및 질소 반응물에 노출시켜 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 단계를 포함하며, 질소 반응물은 아자이드 또는 니트릴 옥사이드를 포함한다.
본 개시의 추가의 구체예들은 블로킹 층을 선택적으로 증착시키는 방법에 관한 것이다. 방법은 금속 표면 및 유전체 표면을 갖는 기판을 에폭사이드에 노출시켜 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 단계를 포함한다.
따라서, 본 개시의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략하게 요약된 본 개시의 보다 구체적인 설명이 구체예들을 참조로 하여 이루어질 수 있는데, 이러한 구체예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시의 단지 전형적인 구체예들을 도시하는 것이므로 본 개시의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시가 다른 균등하게 유효한 구체예들을 허용할 수 있기 때문이다.
도 1은 본 개시의 하나 이상의 구체예에 따른 아자이드 및 알킨 블로킹제들에 대한 가능한 수 또는 반응성 기들에 관한 일련의 일반적인 구조식들을 나타내고;
도 2는 본 개시의 하나 이상의 구체예에 따른 금속 표면 상에 폴리머 네트워크를 선택적으로 생성하기 위한, 금속 표면의 존재 하에서의 모노머들 및 고리화 반응의 반응 개략도를 나타내고;
도 3은 본 개시의 하나 이상의 구체예에 따른 금속 표면 상에 폴리머 블로킹 층 및 유전체 표면 상에 유전체 막의 선택적 증착을 가능하게 하는 일반적인 공정 흐름을 나타내고;
도 4는 본 개시의 하나 이상의 구체예에 따른 산소 기반 원격 플라즈마 및 수소 기반 원격 플라즈마의 사용을 통해 폴리머 블로킹 층을 제거하는 공정의 예를 나타내고;
도 5는 본 개시의 하나 이상의 구체예에 따른 선택적 증착 공정에 대한 공정 흐름을 나타낸다.
상세한 설명
본 개시의 구체예들은 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들을 제공한다. 본 개시의 구체예들은 개별적으로 또는 함께 사용될 수 있는 블로킹 층들을 증착시키기 위한 방법들을 식별한다.
본 개시의 구체예들은 금속 표면들 상에 증착된 블로킹 층들을 통해 금속 표면들 상의 유전체 재료들의 증착을 블로킹함으로써 유전체 표면들 상에 유전체 재료들(예를 들어, SiN)을 유리하게 증착시키기 위한 방법들을 제공한다.
본원에 사용되는 "기판 표면"은 막 가공이 수행되는 기판 상에 형성된 재료 표면의 일부 또는 기판의 임의의 부분을 지칭한다. 예를 들어, 가공이 수행될 수 있는 기판 표면은 적용에 따라, 규소, 산화 규소, 질화 규소, 도핑된 규소, 게르마늄, 비소화 갈륨, 유리, 사파이어와 같은 재료들, 및 임의의 다른 재료들, 예컨대 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 비제한적으로, 반도체 웨이퍼들을 포함한다. 기판들은 전처리 공정에 노출되어 기판 표면을 연마, 에칭, 환원, 산화, 하이드록실화, 어닐링, UV 경화, e-빔 경화 및/또는 베이킹할 수 있다. 기판 자체의 표면 상에 직접 막을 가공하는 것에 추가하여, 본 개시에서, 개시된 막 가공 단계들 중 어느 하나는 또한 하기에 보다 상세히 개시되는 바와 같이 기판 상에 형성된 하층에서 수행될 수 있으며, 용어 "기판 표면"은 문맥이 나타내는 바와 같은 하층을 포함하도록 의도된다. 따라서, 예를 들어, 막/층 또는 부분 막/층이 기판 표면 상에 증착된 경우, 새로 증착된 막/층의 노출된 표면이 기판 표면이 된다. 기판들은 200mm 또는 300mm 직경 웨이퍼들 뿐만 아니라 직사각형 또는 정사각형 판유리들과 같이 다양한 치수들을 가질 수 있다. 일부 구체예들에서, 기판은 강성의 개별 재료를 포함한다.
본원에 사용되는 "원자층 증착(atomic layer deposition)" 또는 "주기적 증착(cyclical deposition)"은 기판 표면 상에 재료 층을 증착시키기 위해 2개 이상의 반응성 화합물들의 순차적 노출을 포함하는 공정을 지칭한다. 본 명세서 및 첨부된 청구범위에 사용되는 용어 "반응성 화합물", "반응성 가스", "반응성 화학종", "전구체", "공정 가스" 등은 표면 반응(예를 들어, 화학흡착, 산화, 환원, 고리첨가)에서 기판 표면 또는 기판 표면 상의 재료와 반응할 수 있는 반응하는 화학종을 갖는 물질을 의미하도록 상호 교환 가능하게 사용된다. 기판, 또는 기판의 일부는 가공 챔버의 반응 구역으로 도입되는 2개 이상의 반응성 화합물들에 순차적으로 노출된다.
본 개시의 구체예들은 유리하게는 금속 표면들(구리, 코발트, 텅스텐, 탄탈룸, 질화 탄탈룸, 산화 탄탈룸, 티탄, 산화 티탄, 질화 티탄, 루테늄, 산화 루테늄 및 이리듐 등을 포함하나 이로 제한되지 않음)의 선택적 블로킹과 같은 표면 전처리를 위한 방법들을 제공한다. 일부 구체예들은 유리하게는 SiO2, SiN, SiCON, SiCO 등과 같은 유전체 표면 상에 유전체 재료를 선택적으로 성장시키는 방법들을 제공한다. 일부 구체예들은 유리하게는 에폭사이드 표면 반응들을 사용하여 표면 증착을 선택적으로 블로킹하는 방법들을 제공한다.
일부 구체예들에서, 금속 규화물은 유전체 표면 위에서 금속 표면 상에 선택적으로 형성된다. 본 명세서 및 첨부된 청구범위에 사용되는 어구 "위에서 선택적으로", 또는 유사한 것은 대상 재료가 다른 표면 상에서보다 언급된 표면 상에서 더 넓은 범위로 증착됨을 의미한다. 일부 구체예들에서, "선택적으로"는, 대상 재료가 선택되지 않은 표면 상에서의 형성률의 약 10x, 15x, 20x, 25x, 30x, 35x, 40x, 45x 또는 50x 이상의 비율로 선택적 표면 상에 형성됨을 의미한다. 일부 구체예들에서, 트리하이드리도실란을 함유하는 긴 알킬 사슬(RSiH3, 여기서 R = C4-C20)은 블로킹 분자로서 사용되고, 용액 또는 기상에서 금속 표면(Cu, Co, W 및 TiN을 포함하나 이로 제한되지 않음)과 반응한다. 일부 구체예들에서, 금속 표면은 블로킹 분자와 반응하기 전에 세정된다. 오가노실란들은 실란 헤드 기(silane head group)를 통해 유전체 표면(예를 들어, SiO2) 위에서 금속 표면과 선택적으로 반응한다. 실란의 유기 부분은 유전체 표면 상에 유전체의 선택적 증착을 가능하게 하는 금속들 상에서의 다음 유전체 층(예를 들어, SiN)의 성장을 블로킹하는 소수성 보호층으로서 작용한다.
본 개시의 하나 이상의 구체예들은 금속 표면 및 유전체 표면을 갖는 기판의 금속 표면 상에 블로킹 층을 선택적으로 증착시키는 방법들에 관한 것이다. 방법은 일반식 SiH3R을 갖는 적어도 하나의 화합물을 포함하는 실란에 기판을 노출시키는 것을 포함하며, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택된다. 이러한 방식에서 사용되는 문자 "C" 다음에 있는 숫자(예를 들어, "C4")는 치환기가 명시된 수의 탄소 원자들을 포함한다는 것을 의미한다(예를 들어, C4는 4개의 탄소 원자들을 포함함). 일부 구체예들에서, 치환기는 직쇄 기들(예를 들어, n-부틸), 분지형 기들(예를 들어, t-부틸) 또는 고리형 기들(예를 들어, 사이클로헥실)일 수 있다.
기판의 유전체 표면은 임의의 적합한 유전체 재료들을 포함할 수 있다. 적합한 유전체 재료들은 산화물들(예를 들어, 규소 산화물들) 및 고-k 유전체들을 포함하나 이로 제한되지 않는다. 일부 구체예들에서, 유전체 표면은 산화 규소를 필수적으로 포함한다. 이러한 방식에서 사용되는 용어 "필수적으로 포함한다(consists essentially of)"는 표면이, 면적 기준으로, 약 95%, 98% 또는 99% 이상의 언급된 물질임을 의미한다.
기판의 금속 표면은 임의의 적합한 금속 재료들을 포함할 수 있다. 적합한 금속 재료들은 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함하나 이로 제한되지 않는다. 일부 구체예들에서, 금속 표면은 코발트, 텅스텐 또는 질화 티탄 중 하나 이상을 포함한다. 일부 구체예들에서, 금속 표면은 코발트를 필수적으로 포함한다. 일부 구체예들에서, 금속 표면은 텅스텐을 필수적으로 포함한다. 일부 구체예들에서, 금속 표면은 질화 티탄을 필수적으로 포함한다.
기판에 노출되는 실란은 임의의 적합한 트리하이드리도실란들을 포함할 수 있다. 일부 구체예들에서, 실란은 일반식 SiH3R을 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택된다. 일부 구체예들에서, C4-C20 알킬 기들은 하나의 Si-C 결합, C-C 단일 결합들 및 C-H 결합들을 필수적으로 포함한다. 일부 구체예들에서, C4-C20 퍼플루오로알킬 기들은 하나의 Si-C 결합, C-C 단일 결합들 및 C-F 결합들을 필수적으로 포함한다. 일부 구체예들에서, C4-C20 알케닐 기들은 하나의 Si-C 결합, C-C 단일 결합들, 적어도 하나의 C-C 이중 결합 및 C-H 결합들을 필수적으로 포함한다. 일부 구체예들에서, C4-C20 알키닐 기들은 하나의 Si-C 결합, C-C 단일 결합들, 적어도 하나의 C-C 삼중 결합 및 C-H 결합들을 필수적으로 포함한다. 일부 구체예들에서, C4-C20 기는 하나 이상의 할로겐 원자 및/또는 소수성 모이어티(moiety)를 포함한다.
일부 구체예들에서, 실란은 C4-C20 알킬 기들을 포함한다. 일부 구체예들에서, 실란은 도데실실란(C12H25SiH3)을 포함한다. 일부 구체예들에서, 실란은 도데실실란을 필수적으로 포함한다.
일부 구체예들에서, 실란 기들은 증착 후 서로 가교된다. 일부 구체예들에서, 블로킹 층은 실란 기들 간에 가교를 실질적으로 함유하지 않는다. 이러한 방식으로 사용되는 용어 "가교를 실질적으로 함유하지 않는"은 표면적 기준으로 약 5%, 2% 또는 1% 이하의 가교가 존재함을 의미한다.
일부 구체예들에서, 기판은 기판을 실란에 노출시키기 전에 세정된다. 일부 구체예들에서, 기판의 금속 표면 만이 기판을 실란에 노출시키기 전에 세정된다. 일부 구체예들에서, 기판 또는 기판의 금속 표면은 수소 플라즈마로 세정된다. 일부 구체예들에서, 수소 플라즈마는 용량 결합 플라즈마(capacitively coupled plasma)(CCP)이다. 일부 구체예들에서, 수소 플라즈마는 유도 결합 플라즈마(inductively coupled plasma)(ICP)이다. 일부 구체예들에서, 수소 플라즈마는 H2의 플라즈마를 포함한다.
일부 구체예들에서, 유전체 층은 블로킹 층의 증착 후 유전체 표면 상에 선택적으로 증착된다. 일부 구체예들에서, 유전체 층은 질화 규소를 포함한다. 질화 규소의 증착은 임의의 적합한 공정을 통해 수행될 수 있다. 적합한 공정들은 할로겐화 규소 및 암모니아에 기판을 노출시키는 것을 포함할 수 있다. 적합한 규소 할로겐화물들은 디클로로실란(DCS), 트리클로로실란(TCS), 테트라클로로실란(SiCl4), 테트라브로모실란(SiBr4), 테트라아이오도실란(SiI4), 및 헥사클로로디실란(HCDS)을 포함하나 이로 제한되지 않는다.
일부 구체예들에서, 기판을 실란에 노출시키는 것은 블로킹 층을 재생하기 위해 유전체 층의 증착 후에 반복된다. 일부 구체예들에서, 유전체 층은 블로킹 층이 재생된 후 다시 증착된다. 일부 구체예들에서, 기판을 실란에 노출시키고 질화 규소 층을 증착시키는 것은 질화 규소 층이 사전 결정된 두께에 도달할 때까지 반복된다.
표면 블로킹 화학물질로의 노출, 또는 블로킹 층 재생은 다수의 증착 사이클들 후 또는 막 두께가 형성된 후에 일회 수행되거나 반복될 수 있다. 일부 구체예들에서, 질화 규소 층은 블로킹 층이 재생되기 전에 약 10 Å 내지 약 50 Å의 범위, 또는 약 12 Å 내지 약 35 Å의 범위, 또는 약 15 Å 내지 약 20 Å의 범위의 두께로 증착된다. 일부 구체예들에서, 기판의 실란으로의 노출 및 질화 규소의 증착은 질화 규소 층이 50 Å, 75 Å, 100 Å 또는 150 Å 이상의 두께를 가질 때까지 반복된다.
실시예
자연 산화물 농도를 줄이기 위해 금속 표면들을 2-10 min, 100 W, 수소 플라즈마를 사용하여 세정하였다. 실란을 200℃의 기판 온도에서 증착시켰다. 금속 규화물 형성을 초기에 물 접촉각(WCA) 측정으로 연구하였다. 보다 높은 접촉각들은 소수성 표면(즉, 규화물 형성)을 나타냈다. WCA는 SiO2가 도데실실란(DDS, R = C12)에 의해 블로킹되지 않았고 금속 표면들(즉, Co, W 및 TiN)이 블로킹되었음을 나타냈다. 표면 세정을 위한 수소 플라즈마 처리는 금속 규화물들의 형성을 촉진시켰다.
열 및 화학적 안정성 테스트 결과들은 금속들에 대한 DDS 블로킹이 W 및 TiN의 경우 200℃까지 안정적이었으며, Co의 경우 330℃까지 안정적이었음을 나타냈다. DDS 자가-조립 단층들(self-assembled monolayers)(SAM)은 SiN ALD에 사용되는, 할로겐화 규소(디클로로실란(DCS)), 트리클로로실란(TCS), 테트라클로로실란(SiCl4), 테트라브로모실란(SiBr4), 테트라아이오도실란(SiI4) 및 NH3를 견딜 수 있다.
DDS SAM 상에 증착된 다른 두께들의 SiN에 대한 WCA 연구들은 15-20 Å의 SiN 성장 후 SAM이 재생되는 경우, Co, W 및 TiN 표면들에 대해 ~ 50 Å의 최소 두께까지 선택성이 달성될 수 있음을 보여주었다. SiN 형성 사이에서 재생 사이클들의 수를 반복함으로써 선택성이 확장될 수 있다. DDS 처리 기판들은 SiN(공기 노출로 인해 SiO2로 산화됨) 성장이 거의 없는 반면, DDS 비처리 기판들은 ~ 40-50 Å SiN 성장을 갖는 것으로 관찰되었다.
일부 구체예들에서, 치환된 아자이드 또는 니트릴 옥사이드 및 알킨은 구리 표면의 존재 하에서 반응하여 블로킹 층을 형성한다. 이 반응은 새롭게 작용성화된 구리 표면을 불활성화시키거나 유입되는 막 증착 전구체들에 대한 반응성을 촉진시킬 가능성을 가질 수 있는 표면 결합 화학종을 형성한다. 예를 들어, 아자이드들 또는 니트릴 옥사이드들은 구리 금속의 존재 하에서 알킨들과 반응하여 트리아졸들 또는 이속사졸들(각각 아자이드들 또는 니트릴 옥사이드들의 경우에)을 형성한다. 일부 구체예들에서, 트리메틸실릴 아자이드 및 트리메틸실릴 아세틸렌은 구리 금속 표면의 존재 하에서 반응하여 이에 따른 표면 결합된 트리아졸을 형성한다. 일부 구체예들에서, 치환된 아자이드 및 알킨 전구체들은 기상에서 기판에 순차적으로 도입된다.
일부 구체예들에서, 치환된 아자이드 또는 니트릴 옥사이드 및 치환된 알킨은 금속 표면의 존재 하에 반응한다. 각각의 분자(아자이드, 니트릴 옥사이드 및 알킨) 상의 반응성 치환기들의 수 N은 1 내지 4개의 반응성 기들의 범위일 수 있다. 일부 구체예들에서, 반응성 기들의 수는 1보다 크다.
도 1을 참조하면, 아자이드들 및 알킨들에 대한 가능한 수 또는 반응성 기들에 대한 일련의 일반적인 구조식들이 도시되어 있다. 기들을 함께 보유하는 파형 선(wavy line)은 반응성 기들을 함께 보유하는 임의의 분자 사슬(C-기반, Si-기반, 또는 심지어 B, P, N, O 및 S와 같은 다른 원소들)일 수 있다.
이론에 의해 구속되지 않고, 이들 모노머들이 금속 표면의 존재 하에 있는 경우, 모이어티들은 고리화 반응을 거쳐 도 2에 도시된 바와 같이, 유전체 표면이 아닌 금속 표면 상에 폴리머 네트워크들을 형성하는 것으로 여겨진다. 금속 표면에 대한 폴리머 네트워크의 결합은 폴리머 상의 질소 치환기들 및 헤테로사이클릭 고리의 파이 전자들과 금속 표면의 상호 작용을 통해 발생하는 것으로 여겨진다.
도 3은 선택적 증착을 가능하게 하는 본 개시의 일부 구체예들에 따른 일반적인 공정 흐름을 나타낸다. 흐름은 약 20℃ 내지 약 600℃ 범위의 온도들에서 용액 상, 니트(neat) 또는 기상 방법들을 통해 아세틸라이드 기반(예를 들어, 알킨들) 및 아자이드 기반 모노머들을 기판에 도입하는 것으로 시작한다. 일부 구체예들에서, 금속 표면은 표면 상에 어떠한 산화물도 없는 깨끗한 금속 표면이다. 모노머 도입 후, 폴리머 네트워크는 금속 촉매작용 트리아졸 형성을 통해 금속 표면 상에 형성되기 시작한다. 금속 촉매작용 중합이 완료된 후, 표면들을 용매로 세척하거나(용액 상으로 수행되는 경우) 반응기 내에서 불활성 가스 퍼지를 사용하여 미반응 모노머들을 제거할 수 있다. 이후, 유전체 상에서만 핵화되는 막이 증착될 수 있다.
공정 흐름이 완료된 후, 선택적 에칭 공정들을 사용하여 폴리머 층이 제거 될 수 있다. 산소 기반 및 불소 기반 에칭들은 여기에 증착된 블로킹 층과 유사한 탄소 기반 막들을 에칭하는 것으로 알려져 있다. 도 4는 산소 기반 원격 플라즈마를 통해 폴리머를 제거하는 예를 나타낸다. 이 예에서, 폴리머가 산소 기반 원격 플라즈마 에칭을 통해 제거되어, 폴리머는 제거되지만 또한 금속 표면도 산화된다. 원래의 금속 표면을 회복시키기 위해, 금속 산화물은 금속으로 다시 환원될 수 있다. 일부 구체예들에서, 환원은 H2 및 NH3 플라즈마로의 노출, 및/또는 H2 및 NH3 열 어닐링들을 포함한다.
일부 구체예들에서, 막의 일부 증착은 블로킹 층에서 발생할 수 있으며, 이는 결함들을 야기할 수 있다(도 5에서 결절들로 표시됨). 하나 이상의 구체예들에서, 폴리머는 결함들과 함께 제거되고 중합 반응이 다시 시작되어 선택적 성장을 계속한다.
본 개시의 하나 이상의 구체예들은 금속 표면 및 유전체 표면을 갖는 기판의 금속 표면 상에 블로킹 층을 선택적으로 증착시키는 방법들에 관한 것이다. 방법은 기판을 알킨 및 질소 반응물에 노출시켜 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 것을 포함하며, 질소 반응물은 아자이드 또는 니트릴 옥사이드를 포함한다.
일부 구체예들에서, 금속 표면은 구리를 포함한다. 일부 구체예들에서, 금속 표면은 구리를 필수적으로 포함한다.
일부 구체예들에서, 알킨 및 질소 반응물은 기판에 동시에 노출된다. 일부 구체예들에서, 노출은 기판의, 알킨 및 질소 반응물 둘 모두를 포함하는 용액으로의 용액 상 노출을 통해 수행된다. 일부 구체예들에서, 노출은 기판의, 알킨 및 질소 반응물 둘 모두를 포함하는 가스로의 기상 노출을 통해 수행된다.
일부 구체예들에서, 알킨 및 질소 반응물은 기판에 순차적으로 노출된다. 일부 구체예들에서, 알킨이 기판에 먼저 노출된다. 일부 구체예들에서, 질소 반응물이 기판에 먼저 노출된다. 일부 구체예들에서, 노출은 기판의, 알킨 또는 질소 반응물을 포함하는 용액으로의 용액 상 노출을 통해 수행된다. 일부 구체예들에서, 노출은 기판의, 알킨 또는 질소 반응물을 포함하는 가스로의 기상 노출을 통해 수행된다. 일부 구체예들에서, 하나의 노출은 용액 상에서, 그리고 다른 노출은 기상에서 이루어진다. 일부 구체예들에서, 다른 반응물에 노출되기 전에, 기판에서 이전 반응물이 퍼징되거나(기상) 또는 세척된다(용액 상).
일부 구체예들에서, 알킨은 2개 이상의 알킨 모이어티들을 포함한다. 일부 구체예들에서, 알킨은 2개 또는 3개 또는 4개 이상의 알킨 모이어티들을 포함한다. 일부 구체예들에서, 알킨은 일반식 SiR4을 갖는 적어도 하나의 화합물을 포함하며, 여기서 각각의 R은 C1-C18 알킬, 아릴, 또는 알키닐 기들로부터 독립적으로 선택되나, 단 적어도 하나의 R은 알키닐이다.
일부 구체예들에서, 알킨은 하기 화합물들 중 하나 이상을 포함한다:
Figure 112020016035966-pct00001
상기 식에서, 각각의 R은 C1-C18 알킬 또는 아릴 기들로부터 독립적으로 선택된다.
일부 구체예들에서, 질소 반응물은 아자이드를 포함한다. 일부 구체예들에서, 질소 반응물은 아자이드를 필수적으로 포함한다. 이러한 방식에서 사용되는 용어 "아자이드를 필수적으로 포함한다"는 질소 반응물의 반응성 성분(예를 들어, 불활성 성분들을 포함하지 않음)이 분자 기준으로 약 95%, 98% 또는 99% 이상의 아자이드들임을 의미한다. 일부 구체예들에서, 질소 반응물은 니트릴 옥사이드를 포함한다. 일부 구체예들에서, 질소 반응물은 니트릴 옥사이드들을 필수적으로 포함한다. 이러한 방식에서 사용되는 용어 "니트릴 옥사이드들을 필수적으로 포함한다"는 질소 반응물의 반응성 성분(예를 들어, 불활성 성분들을 포함하지 않음)이 분자 기준으로 약 95%, 98% 또는 99% 이상의 니트릴 옥사이드들임을 의미한다. 일부 구체예들에서, 질소 반응물은 니트릴 옥사이드들을 실질적으로 포함하지 않는다. 이러한 방식에서 사용되는 용어 "니트릴 옥사이드를 실질적으로 포함하지 않는"은 질소 반응물이 분자 기준으로 약 5%, 2% 또는 1% 이하의 니트릴 옥사이드들을 가짐을 의미한다.
일부 구체예들에서, 아자이드는 2개 이상의 아자이드 모이어티들을 포함한다. 일부 구체예들에서, 아자이드는 2개 또는 3개 또는 4개 이상의 아자이드 모이어티들을 포함한다. 일부 구체예들에서, 아자이드는 일반식 SiR4를 갖는 적어도 하나의 화합물을 포함하며, 여기서 각각의 R은 C1-C18 알킬, 아릴, 또는 아자이드 기들로부터 독립적으로 선택되나, 단 적어도 하나의 R은 아자이드이다.
일부 구체예들에서, 아자이드는 하기 화합물들 중 하나 이상을 포함한다:
Figure 112020016035966-pct00002
상기 식에서, 각각의 R은 C1-C18 알킬 또는 아릴 기들로부터 독립적으로 선택된다.
일부 구체예들에서, 기판은 기판을 알킨 또는 질소 반응물에 노출시키기 전에 세정된다. 일부 구체예들에서, 기판의 금속 표면 만이 기판을 알킨 또는 질소 반응물에 노출시키기 전에 세정된다. 일부 구체예들에서, 기판 또는 기판의 금속 표면은 수소 플라즈마로 세정된다. 일부 구체예들에서, 수소 플라즈마는 용량 결합 플라즈마(CCP)이다. 일부 구체예들에서, 수소 플라즈마는 유도 결합 플라즈마(ICP)이다. 일부 구체예들에서, 수소 플라즈마는 H2의 플라즈마를 포함한다.
일부 구체예들에서, 유전체 층은 블로킹 층의 증착 후 유전체 표면 상에 선택적으로 증착된다. 일부 구체예들에서, 유전체 층은 질화 규소를 포함한다. 질화 규소의 증착은 임의의 적합한 공정을 통해 수행될 수 있다. 적합한 공정들은 기판을 할로겐화 규소 및 암모니아에 노출시키는 것을 포함할 수 있다. 적합한 규소 할로겐화물들은 디클로로실란(DCS), 트리클로로실란(TCS), 테트라클로로실란(SiCl4), 테트라브로모실란(SiBr4), 테트라아이오도실란(SiI4), 및 헥사클로로디실란(HCDS)을 포함하나 이로 제한되지 않는다.
일부 구체예들에서, 블로킹 층이 기판으로부터 제거된다. 블로킹 층은 임의의 적합한 선택적 에칭 공정에 의해 제거될 수 있다. 적합한 선택적 에칭 공정들은 산소 플라즈마들 및 불소 플라즈마들의 사용을 포함하나 이로 제한되지 않는다. 일부 구체예들에서, 산소 플라즈마가 블로킹 층을 제거하는 데 사용되는 경우, 금속 산화물 층이 금속 표면 상에 형성된다. 일부 구체예들에서, 금속 표면 상에 형성된 금속 산화물 층은 환원 공정을 사용함으로써 제거된다. 적합한 환원 공정들은 수소 또는 암모니아를 포함하는 플라즈마들 및 수소 또는 암모니아를 포함하는 열 어닐링들의 사용을 포함하나 이로 제한되지 않는다. 일부 구체예들에서, 산소 플라즈마, 불소 플라즈마, 수소 플라즈마 및 암모니아 플라즈마는 독립적으로 원격으로 또는 내부적으로 생성되고, 용량 결합되거나 유도 결합될 수 있다.
일부 구체예들에서, 질화 규소 층이 증착된 후, 블로킹 층이 기판을 산소 플라즈마 및 수소 플라즈마에 순차적으로 노출시킴으로써 제거되고, 기판이 알킨 및 질소 반응물에 노출되어 금속 표면을 선택적으로 블로킹하고 질화 규소 막이 유전체 표면 상에 선택적으로 증착된다. 블로킹 층의 제거, 기판의 노출 및 질화 규소 막의 증착은 사전 결정된 두께의 질화 규소 막이 형성될 때까지 반복될 수 있다.
일부 구체예들에서, 코발트 표면은 향상된 표면 반응성을 갖거나 불활성으로 만들 수 있다. 일부 구체예들에서, 코발트는 에폭사이드들의 존재 하에서 촉매작용을 하여 새롭게 작용성화된 표면을 형성할 수 있다. 새롭게 형성된 표면은 추가 가공을 위해 사용될 수 있다.
본 개시의 하나 이상의 구체예들은 금속 표면 및 유전체 표면을 갖는 기판의 금속 표면 상에 블로킹 층을 선택적으로 증착시키는 방법들에 관한 것이다. 방법은 기판을 에폭사이드에 노출시켜 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 것을 포함한다. 일부 구체예들에서, 금속 표면은 코발트를 포함한다. 일부 구체예들에서, 금속 표면은 코발트를 필수적으로 포함한다.
일부 구체예들에서, 노출은 기판의, 에폭사이드를 포함하는 용액으로의 용액 상 노출을 통해 수행된다. 일부 구체예들에서, 노출은 기판의, 에폭사이드를 포함하는 가스로의 기상 노출을 통해 수행된다.
일부 구체예들에서, 에폭사이드는 2개 이상의 에폭사이드 모이어티들을 포함한다. 일부 구체예들에서, 에폭사이드는 치환된다. 일부 구체예들에서, 에폭사이드는 2개 또는 3개 또는 4개 이상의 에폭사이드 모이어티들을 포함한다. 일부 구체예들에서, 에폭사이드는 하기 화합물들 중 하나 이상을 포함한다:
Figure 112020016035966-pct00003
상기 식에서, R은 C1-C4 알킬 기들로부터 독립적으로 선택된다.
일부 구체예들에서, 에폭사이드는 각각 기판 표면과 반응하는 2개 이상의 에폭사이드 모이어티들을 포함한다. 일부 구체예들에서, 에폭사이드는 하나만 기판 표면과 반응하는 2개 이상의 에폭사이드 모이어티들을 포함한다.
일부 구체예들에서, 기판은 기판을 에폭사이드에 노출시키기 전에 세정된다. 일부 구체예들에서, 기판의 금속 표면 만이 기판을 에폭사이드에 노출시키기 전에 세정된다. 일부 구체예들에서, 기판 또는 기판의 금속 표면은 수소 플라즈마로 세정된다. 일부 구체예들에서, 수소 플라즈마는 용량 결합 플라즈마(CCP)이다. 일부 구체예들에서, 수소 플라즈마는 유도 결합 플라즈마(ICP)이다. 일부 구체예들에서, 수소 플라즈마는 H2의 플라즈마를 포함한다.
일부 구체예들에서, 유전체 층은 블로킹 층의 증착 후 유전체 표면 상에 선택적으로 증착된다. 일부 구체예들에서, 유전체 층은 질화 규소를 포함한다. 질화 규소의 증착은 임의의 적합한 공정을 통해 수행될 수 있다. 적합한 공정들은 기판의 할로겐화 규소 및 암모니아로의 노출을 포함할 수 있다. 적합한 규소 할로겐화물들은 디클로로실란(DCS), 트리클로로실란(TCS), 테트라클로로실란(SiCl4), 테트라브로모실란(SiBr4), 테트라아이오도실란(SiI4), 및 헥사클로로디실란(HCDS)을 포함하나 이로 제한되지 않는다.
일부 구체예들에서, 블로킹 층은 기판으로부터 제거된다. 블로킹 층은 임의의 적합한 선택적 에칭 공정에 의해 제거될 수 있다. 적합한 선택적 에칭 공정들은 산소 플라즈마들 및 불소 플라즈마들의 사용을 포함하나 이로 제한되지 않는다. 일부 구체예들에서, 산소 플라즈마가 블로킹 층을 제거하는 데 사용되는 경우, 금속 산화물 층이 금속 표면 상에 형성된다. 일부 구체예들에서, 금속 표면 상에 형성된 금속 산화물 층은 환원 공정을 사용함으로써 제거된다. 적합한 환원 공정들은 수소 또는 암모니아를 포함하는 플라즈마들 및 수소 또는 암모니아를 포함하는 열 어닐링들의 사용을 포함하나 이로 제한되지 않는다. 일부 구체예들에서, 산소 플라즈마, 불소 플라즈마, 수소 플라즈마 및 암모니아 플라즈마는 독립적으로 원격으로 또는 내부적으로 생성되고, 용량 결합되거나 유도 결합될 수 있다.
실릴 할라이드 전구체들은 표면 Si-OH 기들이 가스 상 ALD 조건들 하에서 Si-Cl과 반응하지 않기 때문에 일반적으로 SiO2 표면들에서 화학 흡착되지 않는다. 예를 들어, ALD SiO2 막들은 정상적인 ALD 조건들 하에서 SiCl4/H2O 공정들로부터 형성되지 않는다. 그러나, 본 발명자들은 티탄 전구체를 ALD 방식(SiCl4/H2O/TiCl4/H2O)에 첨가하면 TixSiyOz 막들을 형성할 수 있음을 발견하였다.
이론에 의해 구속되지 않고, Si-OH는 Si-Cl과 반응하지 않지만, Ti-OH는 Si보다 Ti의 보다 낮은 전기음성도(electronegativity)로 인해 Si-Cl과 반응하고 Ti-OH는 Si-OH보다 Si-Cl에 대해 더 반응성인 것으로 여겨진다. 일부 구체예들에서, 이 반응성 차이는 TiN을 블로킹하나 SiO2는 블로킹하지 않는데 사용된다.
TiN 표면은 공기에 노출되면 산화되고 표면은 Ti-OH 기들을 가질 것이다. RSiCl3(SAM)가 공기 노출된 TiN 및 SiO2 표면들 상에 펄싱되는 경우, Si-Cl 결합들은 표면 Ti-OH와 반응하나 Si-OH와는 반응하지 않을 것이다.
본 개시의 일부 구체예들은 가스 상 및/또는 용액 상에서 트리클로로실릴하이드로카본 화합물들에 의해 TiN, W, Cu 또는 Co를 블로킹하는 방법들에 관한 것이다. 일부 구체예들에서, 일반식 SiX3R을 갖는 화합물들(여기서, X는 할로겐이고 R은 C1-C18 알킬, 아릴 및 알킬 아민들임)은 TiN, W, Cu 또는 Co 표면들을 블로킹하는데 사용된다.
본 개시의 하나 이상의 구체예들은 금속 표면 및 유전체 표면을 갖는 기판의 금속 표면 상에 블로킹 층을 선택적으로 증착시키는 방법들에 관한 것이다. 방법은 기판을 트리할로실릴하이드로카본에 노출시켜 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 것을 포함하며, 트리할로실릴하이드로카본은 일반식 SiX3R을 갖는 적어도 하나의 화합물을 포함하며, 여기서 R은 C1-C18 알킬, 아릴, 또는 알킬 아미노이다.
일부 구체예들에서, 트리할로실릴하이드로카본으로의 노출은 기판의, 트리할로실릴하이드로카본을 포함하는 용액으로의 용액 상 노출을 통해 수행된다. 일부 구체예들에서, 트리할로실릴하이드로카본으로의 노출은 기판의, 트리할로실릴하이드로카본을 포함하는 가스로의 기상 노출을 통해 수행된다.
일부 구체예들에서, 트리할로실릴하이드로카본은 하기 화합물들 중 하나 이상을 포함한다:
Figure 112020016035966-pct00004
일부 구체예들에서, R1은 임의의 C1-C18 알킬, 아릴, 알킬 아미노 또는 벤질이다.
일부 구체예들에서, 트리할로실릴하이드로카본은 일반식 SiX3R을 갖는 적어도 하나의 화합물을 포함하며, 여기서 R은 C1-C18 알킬, 아릴, 또는 알킬 아미노이다. 이와 관련하여 사용되는 "알킬 아미노"는 알킬 치환기들을 갖는 아미노 기를 나타낸다. 다른 식으로 언급하면, 알킬 아미노 치환기들은 일반식 ―NR2를 가지며, 여기서, 각각의 R은 독립적으로 H, C1-C6 알킬 또는 아릴이다. 예를 들어, -N(CH3)2 및 ―N(CH2CH3)2이다.
일부 구체예들에서, 기판은 기판을 트리할로실릴하이드로카본에 노출시키기 전에 공기에 노출된다. 일부 구체예들에서, 기판의 금속 표면 만이 기판을 트리할로실릴하이드로카본에 노출시키기 전에 공기에 노출된다.
실시예
ODTS(옥타데실트리클로로실란)에 의한 TiN 표면의 블로킹
ODTS를 톨루엔에 용해시키고 쿠폰들을 설정된 시간 동안 실온에서 용액에 침지시켰다. 침지 후, 샘플들을 톨루엔으로 세척하고 질소로 건조시켰다. 물 접촉각(WCA)을 측정하여 SAM 형성을 모니터링하였다. 1초 침지에서, SAM 형성은 TiN에서는 포화되지만 SiO2에서는 포화되지 않았다. 침지 시간이 증가함에 따라 TiN에서 WCA는 일정하게 유지되지만 SiO2에서 WCA는 증가하였다.
저온 ALD SiON을 선택적 유전체 증착을 평가하기 위해 SAM 처리된 기판들 상에 증착시켰다. 기판들을 200℃에서 유지하고, 헥사클로로디실란(HCDSO) 및 NH3의 교번 펄스들(alternating pulses)을 수행하였다. SiON의 막 두께를 엘립소메트리(ellipsometry)에 의해 측정하였다. 150회 사이클들 후 약 5배의 선택성이 관찰되었다. 사이클들의 수가 증가함에 따라 선택성이 저하되었다.
OTS(옥틸트리실란)에 의한 TiN 표면의 블로킹.
OTS를 톨루엔에 용해시키고 쿠폰들을 설정된 시간 동안 실온에서 용액에 침지시켰다. 침지 후, 샘플들을 톨루엔으로 세척하고 질소로 건조시켰다. 물 접촉각(WCA)을 측정하여 SAM 형성을 모니터링하였다. WCA 변화는 ODTS 실험과 유사한 경향을 보였다.
다양한 기판들 상에 증착된 SAM의 열 안정성을 WCA 측정들에 의해 평가하였다. OTS SAM을 용액 상 및 가스 상에서 증착시켰다. SAM 증착된 쿠폰들을 200℃ 내지 350℃의 온도들에서 1시간 동안 어닐링하고 어닐링 전 및 후에 WCA를 측정하였다. TiN 및 W 상의 SAM은 250℃까지 안정적이지만 그 이상에서는 분해되는 것으로 밝혀졌다. 대조적으로, SiO2 상의 SAM은 350℃ 초과에 대해 안정적이었다. 가스 상 SAM 증착은 더 많은 유연성을 제공하여 용액 상에서보다 TiN과 SiO2 사이에서 더 높은 WCA 변화를 달성하였다.
SAM의 화학적 안정성을 SiON 증착에 사용된 전구체들(HCDSO 및 NH3) 하에서 200℃에서 1시간 동안 SAM 증착된 쿠폰들을 어닐링함으로써 평가하였다. SAM이 200℃에서는 안정적이었지만, ALD 전구체들 하에서는 약간의 분해가 있었다.
방법의 하나 이상의 구체예들은 원자층 증착(ALD) 공정을 사용하여 블로킹 층을 제공한다. 시간 도메인 ALD 공정에서, 각각의 반응성 화합물로의 노출은 시간 지연에 의해 분리되어 각 화합물이 기판 표면 상에서 접착 및/또는 반응한 후 가공 챔버로부터 퍼징되도록 한다. 반응성 가스들은 후속 노출들 사이에서 가공 챔버의 퍼징에 의해 혼합되는 것이 방지된다.
공간적 ALD 공정에서, 반응성 가스들은 가공 챔버 내의 상이한 가공 영역들로 흐른다. 상이한 가공 영역들은 인접한 가공 영역들로부터 분리되어 반응성 가스들이 혼합되지 않도록 한다. 기판이 가공 영역들 사이에서 이동되어, 기판은 가공 가스들에 개별적으로 노출될 수 있다. 기판 이동 동안, 기판 표면의 상이한 부분들 또는 기판 표면 상의 재료는 2개 이상의 반응성 화합물들에 노출되어, 기판 상의 임의의 주어진 지점이 동시에 하나 초과의 반응성 화합물에 실질적으로 노출되지 않도록 한다. 당업자들이 이해하는 바와 같이, 가공 챔버 내에서 가스들의 확산으로 인해 기판의 작은 부분이 다수의 반응성 가스들에 동시에 노출될 수 있고, 달리 명시되지 않는 한 동시 노출은 의도되지 않을 가능성이 있다.
시간 도메인 ALD 공정의 한 양태에서, 제1 반응성 가스(즉, 제1 전구체 또는 화합물 A)는 반응 구역으로 펄싱된 후 제1 시간 지연된다. 제2 전구체 또는 화합물 B는 반응 구역으로 펄싱된 후 제2 지연된다. 각각의 시간 지연 동안, 아르곤과 같은 퍼지 가스가 가공 챔버 내로 도입되어 반응 구역을 퍼징하거나, 달리 반응 구역으로부터 임의의 잔류 반응성 화합물 또는 반응 생성물들 또는 부산물들을 제거한다. 대안적으로, 퍼지 가스는 증착 공정 전체에 걸쳐 연속적으로 흐를 수 있어, 퍼지 가스 만이 반응성 화합물들의 펄스들 사이의 시간 지연 동안 흐르도록 한다. 반응성 화합물들은 사전 결정된 막 또는 막 두께가 기판 표면 상에 형성될 때까지 교대로 펄싱된다. 어느 시나리오(scenario)에서나, 화합물 A, 퍼지 가스, 화합물 B 및 퍼지 가스를 펄싱하는 ALD 공정은 하나의 사이클이다. 사이클은 화합물 A 또는 화합물 B로 시작할 수 있고 사전 결정된 두께를 갖는 막을 달성할 때까지 각각의 사이클 순서를 계속할 수 있다.
공간적 ALD 공정의 한 양태에서, 제1 반응성 가스 및 제2 반응성 가스는 반응 구역으로 동시에 전달되지만 불활성 가스 커튼(curtain) 및/또는 진공 커튼에 의해 분리된다. 가스 커튼은 가공 챔버로의 불활성 가스 흐름들 및 가공 챔버 밖으로의 진공 스트림 흐름들의 조합일 수 있다. 기판은 기판 상의 임의의 주어진 지점이 제1 반응성 가스 및 제2 반응성 가스에 노출되도록 가스 전달 장치에 대해 이동된다.
본원에 사용되는 "펄스" 또는 "도즈(dose)"는 공정 챔버에 간헐적으로 또는 비연속적으로 도입되는 소스 가스(source gas)의 양을 지칭한다. 각 펄스 내의 특정 화합물의 양은 펄스의 지속 기간에 의거하여 시간에 따라 변할 수 있다. 특정 공정 가스는 단일 화합물 또는 2개 이상의 화합물들의 혼합물/조합물을 포함할 수 있다.
각각의 펄스/도즈에 대한 지속 기간들은 가변적이며, 예를 들어 가공 챔버의 용적 용량 뿐만 아니라 가공 챔버에 결합된 진공 시스템의 능력들을 수용하도록 조정될 수 있다. 또한, 공정 가스의 도즈 시간은 공정 가스의 유량, 공정 가스의 온도, 제어 밸브의 유형, 사용된 공정 챔버의 유형 뿐만 아니라 기판 표면 상에 흡착하는 공정 가스의 성분들의 능력에 따라 달라질 수 있다. 도즈 시간들은 또한 형성되는 층의 유형 및 형성되는 디바이스의 기하학적 구조에 기초하여 달라질 수 있다. 도즈 시간은 실질적으로 기판의 전체 표면에 흡착/화학 흡착하고 그 위에 공정 가스 성분의 층을 형성하기에 충분한 용적의 화합물을 제공하기에 충분히 길어야 한다.
상기 기술된 가공 방법의 구체예는 반응성 가스들의 단지 2회 펄스들을 포함하지만, 이는 단지 예시적인 것이며 공정 가스들의 추가 펄스들이 사용될 수 있음을 이해할 것이다. 펄스들은 전체적으로 또는 부분적으로 반복될 수 있다. 사이클은 사전 결정된 두께의 블로킹 층을 형성하도록 반복될 수 있다. 일부 구체예들에서, 사이클은 약 5 Å 내지 약 40 Å의 범위, 또는 약 10 Å 내지 약 30 Å의 범위, 또는 약 15 Å 내지 약 20 Å의 범위의 두께를 갖는 블로킹 층을 형성하도록 반복된다.
사전 결정된 두께에 도달하면, 방법은 추가 가공(예를 들어, 유전체 막의 벌크 증착)을 선택적으로 포함할 수 있다. 일부 구체예들에서, 추가 가공은 ALD 공정일 수 있다. 예를 들어, 일부 구체예들에서, ALD 공정이 질화 규소 층을 목표 두께로 벌크 증착시키기 위해 수행될 수 있다.
본원에서 본 개시가 특정 구체예들을 참조하여 기술되었지만, 이들 구체예들은 단지 본 개시의 원리들 및 적용들을 예시하는 것으로 이해되어야 한다. 본 개시의 사상 및 범위를 벗어나지 않으면서 본 개시의 방법 및 장치에 대한 다양한 수정들 및 변형들이 이루어질 수 있음이 당업자에게 명백할 것이다. 따라서, 본 개시는 첨부된 청구범위 및 그 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (15)

  1. 질화 규소 층을 선택적으로 증착시키는 방법으로서, 상기 방법은 금속 표면 및 유전체 표면을 갖는 기판을 실란에 노출시켜 상기 금속 표면 상에 블로킹 층(blocking layer)을 선택적으로 형성시키는 단계로서, 상기 실란은 일반식 SiH3R을 갖는 적어도 하나의 화합물을 포함하고, 여기서 R은 C4-C20 알킬, 퍼플루오로알킬, 알케닐 또는 알키닐 기들로부터 선택되는 단계; 및
    상기 유전체 표면 상에 질화 규소 층을 선택적으로 증착시키는 단계를 포함하며,
    상기 금속 표면 상의 질화 규소 층의 증착이 상기 블로킹 층에 의해 블로킹되는 방법.
  2. 제1항에 있어서, 실란이 도데실실란(C12H25SiH3)을 포함하는 방법.
  3. 삭제
  4. 제1항에 있어서, 기판의 실란으로의 노출 및 질화 규소 층의 증착을 상기 질화 규소 층이 사전 결정된 두께에 도달할 때까지 반복하는 것을 추가로 포함하는 방법.
  5. 질화 규소 층을 선택적으로 증착시키는 방법으로서, 상기 방법은 금속 표면 및 유전체 표면을 갖는 기판을 알킨 및 질소 반응물에 노출시켜 상기 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 단계로서, 상기 질소 반응물은 아자이드 또는 니트릴 옥사이드를 포함하는 단계; 및
    상기 유전체 표면 상에 질화 규소 층을 선택적으로 증착시키는 단계를 포함하며,
    상기 금속 표면 상의 질화 규소 층의 증착이 상기 블로킹 층에 의해 블로킹되는 방법.
  6. 제5항에 있어서, 금속 표면이 구리를 포함하는 방법.
  7. 제5항에 있어서, 알킨이 2개 이상의 알킨 모이어티들(moieties)을 포함하는 방법.
  8. 제5항에 있어서, 알킨이 일반식 SiR4를 갖는 적어도 하나의 화합물을 포함하고, 여기서 각각의 R은 C1-C18 알킬, 아릴, 또는 알키닐 기들로부터 독립적으로 선택되나, 단 적어도 하나의 R은 알키닐인 방법.
  9. 제5항에 있어서, 아자이드가 일반식 SiR4를 갖는 적어도 하나의 화합물을 포함하고, 여기서 각각의 R은 C1-C18 알킬, 아릴, 또는 아자이드 기들로부터 독립적으로 선택되나, 단 적어도 하나의 R은 아자이드인 방법.
  10. 삭제
  11. 제5항에 있어서, 반복적으로, 블로킹 층을 제거하고, 기판을 알킨 및 질소 반응물에 노출시켜 금속 표면을 선택적으로 블로킹하고, 질화 규소 막을 유전체 표면 상에 선택적으로 증착시켜 사전 결정된 두께의 질화 규소 막을 형성시키는 것을 추가로 포함하고, 상기 블로킹 층을 기판의 산소 플라즈마 및 수소 플라즈마로의 순차적 노출에 의해 상기 기판으로부터 제거하는 방법.
  12. 질화 규소 층을 선택적으로 증착시키는 방법으로서, 상기 방법은 금속 표면 및 유전체 표면을 갖는 기판을 에폭사이드에 노출시켜 상기 금속 표면 상에 블로킹 층을 선택적으로 형성시키는 단계; 및
    상기 유전체 표면 상에 질화 규소 층을 선택적으로 증착시키는 단계를 포함하며,
    상기 금속 표면 상의 질화 규소 층의 증착이 상기 블로킹 층에 의해 블로킹되는 방법.
  13. 제12항에 있어서, 금속 표면이 코발트를 포함하는 방법.
  14. 제12항에 있어서, 에폭사이드가 치환되는 방법.
  15. 제12항에 있어서, 에폭사이드가 하나 초과의 에폭사이드 모이어티를 함유하는 방법.
KR1020207004469A 2017-07-18 2018-07-17 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들 KR102320089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217034560A KR102434954B1 (ko) 2017-07-18 2018-07-17 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762533890P 2017-07-18 2017-07-18
US62/533,890 2017-07-18
PCT/US2018/042467 WO2019018379A1 (en) 2017-07-18 2018-07-17 METHODS OF DEPOSITING BLOCKING LAYERS ON METAL SURFACES

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217034560A Division KR102434954B1 (ko) 2017-07-18 2018-07-17 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들

Publications (2)

Publication Number Publication Date
KR20200019271A KR20200019271A (ko) 2020-02-21
KR102320089B1 true KR102320089B1 (ko) 2021-10-29

Family

ID=65015493

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217034560A KR102434954B1 (ko) 2017-07-18 2018-07-17 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들
KR1020207004469A KR102320089B1 (ko) 2017-07-18 2018-07-17 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217034560A KR102434954B1 (ko) 2017-07-18 2018-07-17 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들

Country Status (6)

Country Link
US (2) US11417515B2 (ko)
JP (2) JP7159285B2 (ko)
KR (2) KR102434954B1 (ko)
CN (2) CN117418211A (ko)
TW (2) TWI722301B (ko)
WO (1) WO2019018379A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722301B (zh) * 2017-07-18 2021-03-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
EP3713461A1 (en) 2017-11-23 2020-09-30 Société des Produits Nestlé S.A. Adjusted thermal generation for food processing
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis
US20200347493A1 (en) * 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition
KR102156663B1 (ko) * 2019-09-25 2020-09-21 솔브레인 주식회사 박막 제조 방법
KR102141547B1 (ko) * 2019-09-25 2020-09-14 솔브레인 주식회사 박막 제조 방법
JP7257949B2 (ja) * 2019-12-27 2023-04-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN114929933A (zh) * 2020-01-15 2022-08-19 东京毅力科创株式会社 成膜方法、成膜装置以及半导体装置的制造方法
JP7072012B2 (ja) * 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
KR102254394B1 (ko) * 2020-07-16 2021-05-24 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR102406174B1 (ko) * 2020-09-08 2022-06-08 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법
JP2022050198A (ja) * 2020-09-17 2022-03-30 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2022066830A1 (en) * 2020-09-25 2022-03-31 Lam Research Corporation Selective deposition of metal oxides using silanes as an inhibitor
US20220127717A1 (en) 2020-10-27 2022-04-28 Applied Materials, Inc. Selective Deposition Of A Heterocyclic Passivation Film On A Metal Surface
US11621161B2 (en) * 2020-10-27 2023-04-04 Applied Materials, Inc. Selective deposition of a passivation film on a metal surface
US11569088B2 (en) * 2020-10-27 2023-01-31 Applied Materials, Inc. Area-selective atomic layer deposition of passivation layers
TW202248443A (zh) * 2021-02-28 2022-12-16 美商應用材料股份有限公司 選擇性沉積的表面處理
US11702733B2 (en) 2021-05-07 2023-07-18 Applied Materials, Inc. Methods for depositing blocking layers on conductive surfaces
KR20230126792A (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 기판처리방법
JP2023143463A (ja) * 2022-03-25 2023-10-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置
US20240234363A1 (en) * 2023-01-31 2024-07-11 Tokyo Electron Limited Bonding layer and process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010540773A (ja) * 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331329B1 (en) 1999-05-17 2001-12-18 University Of Massachusetts Surface modification using hydridosilanes to prepare monolayers
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US7074640B2 (en) * 2000-06-06 2006-07-11 Simon Fraser University Method of making barrier layers
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
JP2005210076A (ja) * 2003-12-25 2005-08-04 Semiconductor Leading Edge Technologies Inc 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
TW200606277A (en) 2004-06-15 2006-02-16 Aviza Tech Inc System and method for forming multi-component dielectric films
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
NO20045674D0 (no) 2004-12-28 2004-12-28 Uni I Oslo Thin films prepared with gas phase deposition technique
US7422979B2 (en) * 2005-03-11 2008-09-09 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a diffusion barrier stack and structure thereof
US8771804B2 (en) * 2005-08-31 2014-07-08 Lam Research Corporation Processes and systems for engineering a copper surface for selective metal deposition
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
US7718548B2 (en) * 2006-12-06 2010-05-18 Applied Materials, Inc. Selective copper-silicon-nitride layer formation for an improved dielectric film/copper line interface
US7994640B1 (en) * 2007-07-02 2011-08-09 Novellus Systems, Inc. Nanoparticle cap layer
US7759262B2 (en) 2008-06-30 2010-07-20 Intel Corporation Selective formation of dielectric etch stop layers
US8524858B2 (en) * 2010-01-08 2013-09-03 The Hong Kong University Of Science And Technology Preparation of hyperbranched poly(triazole)s by in situ click polymerization and adhesive containing the same
WO2011085150A1 (en) * 2010-01-11 2011-07-14 Isp Investments Inc. Reactive monomer for coating and/or reactive coating
KR101380835B1 (ko) * 2011-07-22 2014-04-04 성균관대학교산학협력단 그래핀의 원자층 식각 방법
US9112003B2 (en) * 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US9905415B2 (en) * 2013-10-03 2018-02-27 Versum Materials Us, Llc Methods for depositing silicon nitride films
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9418889B2 (en) 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
KR101633039B1 (ko) * 2015-03-10 2016-06-23 한국과학기술원 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
US9911591B2 (en) 2015-05-01 2018-03-06 Applied Materials, Inc. Selective deposition of thin film dielectrics using surface blocking chemistry
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
WO2017048911A1 (en) 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation
US10121919B2 (en) * 2017-01-06 2018-11-06 Nanoclear Technologies Inc. Control of surface properties by deposition of particle monolayers
TWI722301B (zh) * 2017-07-18 2021-03-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010540773A (ja) * 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法

Also Published As

Publication number Publication date
TWI722301B (zh) 2021-03-21
US20220384176A1 (en) 2022-12-01
JP7159285B2 (ja) 2022-10-24
JP2022191379A (ja) 2022-12-27
KR20200019271A (ko) 2020-02-21
JP7423724B2 (ja) 2024-01-29
TW201908508A (zh) 2019-03-01
TWI762194B (zh) 2022-04-21
US20200234943A1 (en) 2020-07-23
JP2020527866A (ja) 2020-09-10
KR20210130853A (ko) 2021-11-01
KR102434954B1 (ko) 2022-08-19
CN110892508B (zh) 2023-09-15
CN117418211A (zh) 2024-01-19
CN110892508A (zh) 2020-03-17
US11417515B2 (en) 2022-08-16
TW202136559A (zh) 2021-10-01
WO2019018379A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
KR102320089B1 (ko) 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들
JP6813983B2 (ja) アルミニウム及び窒素を含む材料の選択的堆積
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
US7972978B2 (en) Pretreatment processes within a batch ALD reactor
KR102185458B1 (ko) 선택적 퇴적
KR101461310B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독가능한 기록 매체
US10790141B2 (en) Surface-selective atomic layer deposition using hydrosilylation passivation
KR20170138954A (ko) 반응 챔버 패시베이션 및 금속성 막들의 선택적 퇴적
KR102415780B1 (ko) Ｐｅ-ａｌｄ에 의한 유기 공동-반응물과 함께 규소 전구체를 사용한 규소-기반 필름에의 탄소 및/또는 질소 합체
JP2014506013A (ja) ＳｉＯ２のインシトゥ気相表面活性化
US20200234950A1 (en) Methods For Selective Deposition On Silicon-Based Dielectrics
WO2013043501A1 (en) Metal-aluminum alloy films from metal amidinate precursors and aluminum precursors
JP2023507326A (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
WO2014152826A1 (en) Deposition of films using disiloxane precursors
KR102536289B1 (ko) 금속 표면 상의 헤테로사이클릭 패시베이션 막의 선택적 증착

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant