KR102292782B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102292782B1
KR102292782B1 KR1020207013041A KR20207013041A KR102292782B1 KR 102292782 B1 KR102292782 B1 KR 102292782B1 KR 1020207013041 A KR1020207013041 A KR 1020207013041A KR 20207013041 A KR20207013041 A KR 20207013041A KR 102292782 B1 KR102292782 B1 KR 102292782B1
Authority
KR
South Korea
Prior art keywords
layer
contact
contact layer
electrode
semiconductor device
Prior art date
Application number
KR1020207013041A
Other languages
English (en)
Other versions
KR20200058551A (ko
Inventor
가즈유키 오노에
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20200058551A publication Critical patent/KR20200058551A/ko
Application granted granted Critical
Publication of KR102292782B1 publication Critical patent/KR102292782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/0155—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption
    • G02F1/0157—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption using electro-absorption effects, e.g. Franz-Keldysh [FK] effect or quantum confined stark effect [QCSE]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

본원의 발명에 따른 반도체 장치는, 기판과, 기판 위에 마련된 활성층과, 활성층 위에 마련된 클래드층과, 클래드층 위에 마련되고, 상면과, 상면과 반대측의 면인 이면과, 상면과 이면을 잇는 측면을 갖고, 클래드층보다 폭이 넓은 콘택트층과, 콘택트층의 상면과, 콘택트층의 측면의 상단부터 하단까지 접촉하는 전극을 구비한다.

Description

반도체 장치 및 반도체 장치의 제조 방법
이 발명은, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
특허문헌 1에는, 반도체 기판 상에 마련된 활성층과, 활성층 상에 마련된 클래드층 및 클래드층 상에 마련된 콘택트층을 갖는 리지(ridge)를 구비한 반도체 레이저 소자가 개시되어 있다. 이 반도체 레이저 소자에서는, 클래드층의 측면이 절연막으로 덮인다. 또한, 콘택트층에는 전극이 접속되어 있다. 절연막은, 리지의 두께 방향에 있어서의 단부가 콘택트층의 상면과 하면 사이에 위치하고 있다. 이와 같은 구성에 의해, 클래드층의 측면을 절연막에 의해서 완전히 덮을 수 있다. 또한, 콘택트층의 상면의 전역에 전극을 접속할 수 있다. 따라서, 콘택트 저항 및 열 저항의 저감과 고(高)신뢰도를 양립한 반도체 레이저 소자를 제공할 수 있다.
일본 특허공개 2004-104073호 공보
광 반도체 소자로서, 예를 들면, 반도체 레이저 등의 반도체 발광 소자, 포토다이오드 등의 반도체 수광 소자 또는 발광과 수광을 조합한 반도체 광 변조기 등이 있다. 일반적으로, 이들 광 반도체 소자는, 광 통신용 광원 또는 정보 기기용 광원으로서 사용된다. 이 때문에, 광 반도체 소자의 광 통신의 고속화가 요구되는 경우가 있다.
데이터 전송 속도의 고속화를 위해서, 광 반도체 소자의 리지폭을 작게 해서 기생 용량을 낮추는 것이 생각된다. 여기에서, 특허문헌 1에서는, 콘택트층의 상면의 전역에 전극을 접속하고 있다. 이 경우, 콘택트 저항의 증가를 방지하기 위해서는, 리지폭을 작게 하더라도 콘택트층의 상면의 면적을 유지할 필요가 있다. 이 때문에, 리지폭을 작게 하면, 콘택트층 중 리지의 상면으로부터 돌출된 부분이 길어진다. 따라서, 광 반도체 소자의 구조가 불안정화될 가능성이 있다.
또한, 특허문헌 1에서는 웨트 에칭에 의해 역메사(inverted mesa) 형상의 콘택트층을 형성하고 있다. 이 경우, 예를 들면, 콘택트층 중 리지의 상면으로부터 돌출된 부분의 길이를 2배로 하기 위해서는, 콘택트층 두께를 2배로 할 필요가 생긴다고 생각된다. 이 때문에, 콘택트층을 에피 성장하는 에피택셜 장치의 생산 능력이 1/2로 저하될 가능성이 있다. 또, 콘택트층 두께가 커짐으로써, 콘택트층의 근원 부분에 응력 집중이 발생하는 것이 생각된다. 따라서, 신뢰성의 저하가 염려된다. 이상으로부터, 특허문헌 1의 구조에서는, 고속화에 수반하여 콘택트 저항의 저감이 곤란해질 가능성이 있다.
본 발명은 전술의 문제를 해결하기 위해서 이루어진 것으로, 그 목적은, 콘택트 저항 및 열 저항의 저감과 고신뢰도를 양립한 반도체 장치 및 반도체 장치의 제조 방법을 얻는 것이다.
본원의 발명에 따른 반도체 장치는, 기판과, 해당 기판 위에 마련된 활성층과, 해당 활성층 위에 마련된 클래드층과, 해당 클래드층 위에 마련되고, 상면과, 해당 상면과 반대측의 면인 이면과, 해당 상면과 해당 이면을 잇는 측면을 갖고, 해당 클래드층보다 폭이 넓은 콘택트층과, 해당 콘택트층의 해당 상면과, 해당 콘택트층의 해당 측면의 상단부터 하단까지 접촉하는 전극을 구비한다.
본원의 발명에 따른 반도체 장치의 제조 방법은, 기판 위에 활성층을 형성하는 공정과, 해당 활성층 위에 클래드층을 형성하는 공정과, 해당 클래드층 위에, 상면과, 해당 상면과 반대측의 면인 이면과, 해당 상면과 해당 이면을 잇는 측면을 갖고, 해당 클래드층보다 폭이 넓은 콘택트층을 형성하는 공정과, 해당 콘택트층의 해당 상면, 해당 측면 및 해당 이면과 접촉하도록, 무전계 도금에 의해 전극을 형성하는 공정을 구비한다.
본원의 발명에 따른 반도체 장치에서는, 전극이 콘택트층의 상면과, 측면의 상단부터 하단까지를 덮는다. 이 때문에, 전극이 콘택트층의 상면에 마련되는 경우와 비교해서, 전극과 콘택트층의 접촉 면적을 확대할 수 있다. 따라서, 콘택트 저항 및 열 저항을 저감할 수 있다. 또한, 리지의 상면으로부터 돌출된 부분을 길게 하지 않아도 전극과 콘택트층의 접촉 면적을 확대할 수 있기 때문에, 반도체 장치의 구조의 불안정화를 방지할 수 있다. 따라서, 콘택트 저항 및 열 저항의 저감과 고신뢰도를 양립할 수 있다.
본원의 발명에 따른 반도체 장치의 제조 방법에서는, 무전계 도금에 의해, 콘택트층의 상면, 측면 및 이면과 접촉하도록 전극이 마련된다. 이 때문에, 전극이 콘택트층의 상면에 마련되는 경우와 비교해서, 전극과 콘택트층의 접촉 면적을 확대할 수 있다. 따라서, 콘택트 저항 및 열 저항을 저감할 수 있다. 또한, 리지의 상면으로부터 돌출된 부분을 길게 하지 않아도 전극과 콘택트층의 접촉 면적을 확대할 수 있기 때문에, 반도체 장치의 구조의 불안정화를 방지할 수 있다. 따라서, 콘택트 저항 및 열 저항의 저감과 고신뢰도를 양립할 수 있다.
도 1은 실시형태 1에 따른 반도체 장치의 단면도이다.
도 2는 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 3은 클래드층의 상면을 노출시킨 상태를 나타내는 단면도이다.
도 4는 콘택트층을 형성한 상태를 나타내는 단면도이다.
도 5는 실시형태 2에 따른 반도체 장치의 단면도이다.
도 6은 제 1 비교예에 따른 반도체 장치의 단면도이다.
도 7은 제 2 비교예에 따른 반도체 장치의 단면도이다.
본 발명의 실시형태에 따른 반도체 장치 및 반도체 장치의 제조 방법에 대해서 도면을 참조해서 설명한다. 동일하거나 또는 대응하는 구성 요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은, 실시형태 1에 따른 반도체 장치(100)의 단면도이다. 반도체 장치(100)는, 광 반도체 소자이다. 반도체 장치(100)는, 예를 들면 반도체 광 변조기의 변조기부이다. 반도체 장치(100)는 기판(10)을 구비한다. 기판(10)은, 예를 들면 n-InP로 형성된다.
기판(10) 위에는 활성층(12)이 마련된다. 활성층(12)은 예를 들면 i-InGaAsP로 형성된다. 반도체 광 변조기에 있어서 활성층(12)은, 레이저부로부터 출사된 광을 흡수한다. 활성층(12)은, 전압이 인가되면 스타크(Stark) 효과에 의해서 레이저부로부터 출사된 광을 흡수한다. 반도체 장치(100)에서는 직접 변조 방식의 변조기부이다. 반도체 장치(100)는, 광 통신 시스템에 있어서의 광 신호의 강약을 조절한다.
활성층(12) 위에는 클래드층(14)이 마련된다. 클래드층(14)은 예를 들면 p-InP로 형성된다. 클래드층(14)은 기판(10) 및 활성층(12)보다도 폭이 좁다. 반도체 장치(100)는 리지(15)를 갖는다. 리지(15)는 클래드층(14)으로 구성된다. 활성층(12) 중 리지(15)가 마련된 부분이 반도체 장치(100)의 발광 영역이 된다. 리지(15)는 발광 영역을 정한다. 리지(15)는 광의 전파 방향인 광축 방향을 따라 스트라이프 형상으로 마련된다. 리지(15)의 폭은 예를 들면 2μm이다.
클래드층(14)의 측면은, 절연막(16)으로 덮인다. 절연막(16)은, 예를 들면 SiO2로 형성된다. 절연막(16)의 상단은, 클래드층(14)의 상면(18)과 동일한 높이에 마련된다. 또한, 절연막(16)은, 활성층(12)의 상면 중, 클래드층(14)이 마련되어 있지 않은 부분을 덮는다.
클래드층(14) 위에는 콘택트층(20)이 마련된다. 콘택트층(20)은, 예를 들면 p-InGaAs로 형성된다. 콘택트층(20)은, Zn 도프에 의한 p형의 층이다. 콘택트층(20)은, 상면(24)과, 상면(24)과 반대측의 면인 이면(22)과, 상면(24)과 이면(22)을 잇는 측면(26)을 갖는다. 측면(26)은 광축을 따라 연장된다. 콘택트층(20)은 클래드층(14)보다 폭이 넓다. 콘택트층(20)은, 클래드층(14)의 상면(18)으로부터 돌출된 돌출부(20a)를 갖는다. 돌출부(20a)는 광축과 직교하는 방향으로 돌출된다. 또한, 돌출부(20a)는 기판(10)의 상면과 평행한 방향으로 돌출되어 있다.
본 실시형태에서는, 콘택트층(20)은 단면이 직사각형이다. 콘택트층(20)의 이면(22)의 폭은, 클래드층(14)의 상면(18)의 폭보다도 넓다. 또한, 콘택트층(20)의 이면(22)은, 평탄하고, 기판(10)의 상면과 평행이다. 콘택트층(20)의 두께는 예를 들면 1μm이다.
콘택트층(20)에는 전극(28)이 접속되어 있다. 전극(28)은 예를 들면 Ti 및 Au로 형성되어 있다. 전극(28)에는 Ti와 Au가 적층되어 있다. 전극(28)은, 콘택트층(20)의 상면(24)과 접촉한다. 또, 전극(28)은 콘택트층(20)의 측면(26)의 상단부터 하단까지 접촉한다. 전극(28)은, 콘택트층(20)의 상면(24)의 전체면과, 콘택트층(20)의 측면(26)의 전체면과 접촉한다.
다음으로, 반도체 장치(100)의 제조 방법을 설명한다. 도 2는, 실시형태 1에 따른 반도체 장치(100)의 제조 방법을 설명하는 단면도이다. 우선, 기판(10) 위에 활성층(12)을 형성한다. 활성층(12)은 기판(10)의 상면에 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용해서 성장시킨다. 다음으로, 활성층(12) 위에 클래드층(14)을 형성한다. 클래드층(14)은 활성층(12)의 상면에 MOCVD법을 이용해서 성장시킨다.
다음으로, 리지(15)를 형성한다. 리지(15)는, 클래드층(14)을 성장시킨 후에, 드라이 에칭법을 이용해서 클래드층(14)의 일부를 제거함으로써 얻어진다. 드라이 에칭은, SiCl4와 Ar의 혼합 가스를 이용해서 행한다.
다음으로, 도 2에 나타나는 바와 같이 절연막(16)을 형성한다. 절연막(16)은, 플라즈마 CVD(Chemical Vapor Deposition)법을 이용해서 성막한다. 절연막(16)은, 클래드층(14)의 상면(18) 및 측면과, 활성층(12)의 상면을 덮도록 형성된다.
다음으로, 전사 프로세스에 의해서 절연막(16)에 개구를 형성한다. 개구는 클래드층(14)의 상면(18)의 전체면을 노출시킨다. 도 3은, 클래드층(14)의 상면(18)을 노출시킨 상태를 나타내는 단면도이다. 전사 프로세스에서는, 우선 절연막(16) 위에 레지스트를 형성한다. 다음으로, 레지스트 중 클래드층(14) 위에 마련된 부분에 개구를 형성한다. 다음으로, 레지스트를 마스크로서, 드라이 에칭을 행한다. 드라이 에칭은, SF6 가스를 이용해서 행한다. 이에 의해, 절연막(16) 중 클래드층(14)의 상면(18)에 마련된 부분이 선택적으로 제거된다. 이상으로부터, 절연막(16)에 개구(16a)가 형성된다.
다음으로, 클래드층(14) 위에 콘택트층(20)을 형성한다. 도 4는, 콘택트층(20)을 형성한 상태를 나타내는 단면도이다. 여기에서는, 개구(16a)에 의해 노출된 클래드층(14)의 상면(18)에, MOCVD법을 이용해서 콘택트층(20)을 선택 성장시킨다. 선택 성장에서는 절연막(16)을 마스크로서 이용한다.
이때, 돌출부(20a)가 형성되도록, 성장 시간을 조절한다. 성장 시간을 길게 함으로써 돌출부(20a)가 형성된다. 또한, 돌출부(20a)의 형성 방법으로서, 가로 방향으로 결정을 성장시키는 ELO(Epitaxial Lateral Overgrowth)를 이용해도 된다. 또한, 클래드층(14)의 양측에 돌출부(20a)를 지지하기 위한 마스크를 형성하고 나서, 마스크 위에 콘택트층(20)을 형성해도 된다.
다음으로, 전극(28)을 형성한다. 전극(28)은, 증착 리프트 오프법에 의해 형성된다. 전극(28)은 콘택트층(20)의 상면(24)과, 측면(26)의 상단부터 하단까지를 덮도록 형성된다. 다음으로, 전극(28)을 가열하고, 콘택트층(20)과 열 반응시킨다. 전극(28)은 예를 들면 400℃로 가열된다. 이 결과, 전극(28)과 콘택트층(20) 사이에서 옴 접합이 형성된다. 이상으로부터 반도체 장치(100)가 형성된다.
다음으로, 본 실시형태의 효과를 설명한다. 본 실시형태에서는, 전극(28)이 콘택트층(20)의 상면(24)과, 측면(26)의 상단부터 하단까지를 덮는다. 이 때문에, 전극(28)이 콘택트층(20)의 상면(24)에만 마련되는 경우와 비교해서, 전극(28)과 콘택트층(20)의 접촉 면적을 확대할 수 있다. 따라서, 콘택트층(20)과 전극(28) 사이의 저항인 콘택트 저항을 저감할 수 있다. 이 때문에, 반도체 장치(100)의 임피던스를 저감할 수 있다. 또한, 콘택트층(20)과 전극(28) 사이의 열 저항을 저감할 수 있다.
또한, 광 반도체 소자의 기생 용량을 저감하기 위해서 리지폭을 작게 하는 것이 생각된다. 이때, 본 실시형태의 구조를 채용함으로써, 리지(15)의 폭을 축소해도, 전극(28)과 콘택트층(20)의 접촉 면적을 크게 확보할 수 있다. 이 때문에, 콘택트 저항의 증가를 방지하기 위해서, 돌출부(20a)를 길게 하지 않아도 된다. 따라서, 반도체 장치(100)의 구조의 불안정화를 방지할 수 있어, 신뢰성을 향상시킬 수 있다.
본 실시형태에서는, 신뢰성을 손상시키는 불안정한 구조를 피하면서, 콘택트 저항을 저감하고, 또 반도체 장치(100)의 고속 응답이 가능하게 된다. 따라서, 반도체 장치(100)가 탑재된 광 통신 시스템을 안정되게 고속화할 수 있다.
이들의 효과를 구체적으로 설명한다. 일반적으로, 콘택트층의 캐리어 농도를 높임으로써 콘택트 저항률을 낮출 수 있다. 그러나, 일반적으로 캐리어 농도의 고농도화만으로는 콘택트 저항률의 저감에는 한계가 있다. 이 때문에, 전극과 콘택트층의 접촉 면적을 증가시켜서 콘택트 저항을 저감시키는 것이 생각된다. 이를 위한 수단으로서, 콘택트층의 상면의 면적을 증대시키는 경우가 있다.
도 6은, 제 1 비교예에 따른 반도체 장치(300)의 단면도이다. 제 1 비교예로서, 일반적으로 광 통신에서 이용되는 리지형 레이저를 생각한다. 또한, 도 7은, 제 2 비교예에 따른 반도체 장치(400)의 단면도이다. 제 2 비교예에서는, 웨트 에칭에 의해 역메사 형상의 콘택트층(20)을 형성하고 있다. 제 1 및 제 2 비교예에서는 콘택트층(20)의 상면(24)에만 전극(28)이 마련된다. 제 1 및 제 2 비교예에 있어서, 리지(15)의 폭을 2μm, 콘택트층(20)의 두께를 1μm로 한다. 또한, 반도체 장치(400)에 있어서, 콘택트층(20)의 전극(28)과 접하는 폭을 4μm로 한다. 반도체 장치(400)에 있어서, 콘택트층(20)의 양측에는, 리지(15)로부터 돌출된 돌출부(20a)가 마련된다. 광축과 직교하고, 기판(10)의 상면과 평행한 방향에 있어서의 돌출부(20a)의 길이는 1μm이다.
제 2 비교예에서는, 콘택트층(20)의 상면(24)에만 전극이 마련되고 돌출부(20a)가 마련되지 않는 제 1 비교예와 비교해서, 콘택트층(20)과 전극(28)의 접촉 면적을 2배로 할 수 있다. 따라서, 콘택트 저항을 돌출부(20a)가 마련되지 않는 경우의 1/2로 할 수 있다.
이에 비하여, 본 실시형태에서는 콘택트층(20)의 측면(26)도 전극(28)과 접촉한다. 이 때문에, 리지(15)의 폭을 2μm, 콘택트층(20)의 두께를 1μm, 콘택트층(20)의 폭을 4μm로 하면, 콘택트층(20)과 전극(28)의 접촉폭은 6μm가 된다. 따라서, 제 1 비교예와 비교해서, 콘택트 저항을 1/3로 할 수 있다.
제 2 비교예에 있어서, 본 실시형태와 동양(同樣)의 효과를 얻기 위해서는, 돌출부(20a)의 길이를 2μm로 할 필요가 있다. 이때, 구조가 불안정화될 가능성이 있다. 또한, 돌출부(20a)를 웨트 에칭으로 형성하는 경우 등에는, 돌출부(20a)를 길게 하기 위해서, 콘택트층(20)을 두껍게 형성할 필요가 생기는 경우가 있다. 이 때문에, 에피택셜 장치의 생산 능력이 저하될 가능성이 있다.
다음으로, 리지(15)의 폭을 1μm까지 좁게 한 것으로 한다. 본 실시형태에 있어서, 돌출부(20a)의 길이를 1μm로 유지하면, 콘택트층(20)의 폭은 3μm가 된다. 따라서, 콘택트층(20)과 전극(28)의 접촉폭은 5μm가 된다. 따라서, 제 1 비교예와 비교해서, 콘택트 저항을 2/5로 하면서, 리지(15)의 폭을 반으로 한 것에 의한 기생 용량의 반감 효과를 얻을 수 있다. 또한, 제 2 비교예와 비교해도, 콘택트 저항을 4/5로 하면서, 기생 용량의 반감 효과를 얻을 수 있다. 이 효과는, 돌출부(20a)를 길게 하지 않아도 얻을 수 있다. 따라서, 제 1 및 제 2 비교예와 비교해서, 반도체 장치(100)의 성능 및 신뢰성을 동시에 향상시킬 수 있다.
또한, 본 실시형태에서는, MOCVD법 또는 ELO를 이용해서 콘택트층(20)을 형성한다. 이 제조 방법에 의하면, 이면(22)이 평평한 콘택트층(20)이 얻어진다. 즉, 이면(22)의 폭이 클래드층(14)의 상면(18)의 폭보다도 넓은 직사각형의 콘택트층(20)이 얻어진다. 여기에서, 이 제조 방법에 의하면, 콘택트층(20)을 두껍게 하지 않아도, 돌출부(20a)를 길게 형성할 수 있다. 이 때문에, 콘택트층(20)이 두꺼워지는 것에 의한, 콘택트층(20)의 근원 부분에의 응력 집중을 방지할 수 있다. 따라서, 반도체 장치(100)의 신뢰성을 향상시킬 수 있다. 또, 콘택트층(20)을 두껍게 형성하기 때문에 제조 장치의 생산 능력이 저하되는 것을 방지할 수 있다.
또한, 절연막(16)의 상단은, 클래드층(14)의 상면(18)과 동일한 높이에 마련된다. 이때, 클래드층(14)의 측면은 전체면이 절연막(16)으로 덮인다. 이 때문에, 전극(28)의 재료의 확산 등으로부터 반도체층을 보호할 수 있다. 따라서, 반도체 장치(100)의 신뢰성을 향상시킬 수 있다.
본 실시형태의 반도체 장치(100)는, 변조기부인 것으로 했다. 이에 한하지 않고, 반도체 장치(100)는, 반도체 레이저 또는 포토다이오드여도 된다. 또한, 본 실시형태에서는 리지(15)는 클래드층(14)으로 구성된다. 이에 한하지 않고, 리지(15)는 활성층(12)을 포함해도 된다.
또한, 본 실시형태에서는 콘택트층(20)은 단면이 직사각형이다. 이에 한하지 않고, 콘택트층(20)은 클래드층(14)보다 폭이 넓으면 된다. 콘택트층(20)의 단면 형상으로서, 모든 다각형을 채용할 수 있다. 또한, 콘택트층(20)의 상면(24), 이면(22) 및 측면(26)은 곡면을 포함해도 된다.
전극(28)은, 콘택트층(20)의 상면(24)의 전체면과, 콘택트층(20)의 측면(26)의 전체면과 접촉한다. 이에 한하지 않고, 전극(28)은 콘택트층(20)의 상면(24)과, 측면(26)의 상단부터 하단까지 접촉하고 있으면 되고, 콘택트층(20)의 일부가 전극(28)으로부터 노출되어 있어도 된다.
이들의 변형은 이하의 실시형태에 따른 반도체 장치 및 반도체 장치의 제조 방법에 대해서 적절히 응용할 수 있다. 한편, 이하의 실시형태에 따른 반도체 장치 및 반도체 장치의 제조 방법에 대해서는 실시형태 1과의 공통점이 많으므로, 실시형태 1과의 차이점을 중심으로 설명한다.
실시형태 2.
도 5는, 실시형태 2에 따른 반도체 장치(200)의 단면도이다. 반도체 장치(200)는, 전극(228)의 구조가 실시형태 1과 상이하다. 그 밖의 구조는 실시형태 1과 동양이다. 전극(228)은 예를 들면 Cr 및 Au로 형성되어 있다. 전극(228)에는 Cr와 Au가 적층되어 있다.
전극(228)은, 콘택트층(20)의 이면(22)과 접촉한다. 전극(228)은, 콘택트층(20)의 이면(22) 중, 절연막(16)과 클래드층(14)으로부터 노출되는 부분의 전체면과 접촉한다.
다음으로, 반도체 장치(200)의 제조 방법을 설명한다. 콘택트층(20)을 형성하는 공정까지는, 실시형태 1과 동양이다. 다음으로, 전극(228)을 형성한다. 전극(228) 중, Cr은 무전계 도금에 의해 형성된다. 전극(228)은 콘택트층(20)의 상면(24), 측면(26) 및 이면(22)과 접촉하도록 형성된다.
본 실시형태에서는, 돌출부(20a)의 하부도 전극(228)과 접촉한다. 이 때문에, 실시형태 1보다도 접촉 면적을 크게 할 수 있다.
예를 들면, 리지(15)의 폭을 2μm, 콘택트층(20)의 두께를 1μm, 콘택트층(20)의 폭을 4μm, 절연막(16) 중 클래드층(14)의 측면을 덮는 부분의 두께를 0.5μm로 한다. 광축과 직교하고, 기판(10)의 상면과 평행한 방향에 있어서의 돌출부의 길이는 1μm이다. 여기에서, 돌출부(20a)의 길이는, 콘택트층(20) 중 클래드층(14)에 대해서 돌출된 부분의 길이이다.
이때, 콘택트층(20)과 전극(228)의 접촉폭은 7μm가 된다. 따라서, 콘택트층의 상면에만 전극이 마련되고 돌출부가 마련되지 않는 경우와 비교해서, 콘택트 저항을 2/7로 할 수 있다.
또한, 무전계 도금에 의해 전극(228)을 형성함으로써, 증착 리프트 오프 또는 스퍼터링과 비교해서, 콘택트층(20)의 이면(22)을 확실히 전극(228)으로 덮을 수 있다.
본 실시형태에서는, 전극(228)은, 콘택트층(20)의 이면(22) 중, 절연막(16)과 클래드층(14)으로부터 노출되는 부분의 전체면과 접촉한다. 이에 한정하지 않고 전극(228)은, 콘택트층(20)의 이면(22) 중, 절연막(16)과 클래드층(14)으로부터 노출되는 부분의 일부와 접촉하고 있어도 된다. 한편, 각 실시형태에서 설명한 기술적 특징은 적절히 조합하여 이용해도 된다.
100, 200: 반도체 장치, 10: 기판, 12: 활성층, 14: 클래드층, 16: 절연막, 18: 상면, 20: 콘택트층, 22: 이면, 24: 상면, 26: 측면, 28, 228: 전극

Claims (8)

  1. 기판과,
    상기 기판 위에 마련된 활성층과,
    상기 활성층 위에 마련된 클래드층과,
    상기 클래드층의 측면과 상기 활성층의 상면을 덮는 절연막과,
    상기 클래드층 위에 마련되고, 상면과, 상기 상면과 반대측의 면에서 상기 클래드층의 상단과 동일한 높이에 있는 이면과, 상기 상면과 상기 이면을 잇는 측면을 갖고, 상기 클래드층과 상기 절연막을 합친 폭보다 폭이 넓고, 상기 클래드층의 상면으로부터 상기 절연막을 넘어서 돌출된 돌출부를 갖는 콘택트층과,
    상기 콘택트층의 상기 상면과, 상기 콘택트층의 상기 측면의 상단부터 하단까지 접촉하고, 상기 활성층의 상면 중 상기 클래드층이 마련되어 있지 않은 부분의 절연막과 접촉하지 않는 전극
    을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 전극은, 상기 콘택트층의 상기 상면의 전체면과, 상기 콘택트층의 상기 측면의 전체면과 접촉하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연막의 상단은, 상기 클래드층의 상면과 동일한 높이에 마련되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 콘택트층의 상기 이면의 폭은, 상기 클래드층의 상면의 폭보다도 넓은 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 전극은, 상기 콘택트층의 상기 이면과 접촉하는 것을 특징으로 하는 반도체 장치.
  6. 제 3 항에 있어서,
    상기 전극은, 상기 콘택트층의 상기 이면 중 상기 절연막과 상기 클래드층으로부터 노출되는 부분의 전체면과 접촉하는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 콘택트층의 상기 이면은, 상기 기판의 상면과 평행인 것을 특징으로 하는 반도체 장치.
  8. 기판 위에 활성층을 형성하는 공정과,
    상기 활성층 위에 클래드층을 형성하는 공정과,
    상기 클래드층 위에, 상면과, 상기 상면과 반대측의 면에서 상기 클래드층의 상단과 동일한 높이에 있는 이면과, 상기 상면과 상기 이면을 잇는 측면을 갖고, 상기 클래드층보다 폭이 넓은 콘택트층을 형성하는 공정과,
    상기 클래드층의 측면과 상기 활성층의 상면을 덮도록 절연막을 형성하는 공정과,
    상기 콘택트층의 상기 상면, 상기 측면 및 상기 이면과 접촉하고, 상기 활성층의 상면 중 상기 클래드층이 마련되어 있지 않은 부분의 절연막과 접촉하지 않도록, 무전계 도금에 의해 전극을 형성하는 공정
    을 구비하고,
    상기 콘택트층은, 상기 클래드층과 상기 절연막을 합친 폭보다 폭이 넓고, 상기 클래드층의 상면으로부터 상기 절연막을 넘어서 돌출된 돌출부를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020207013041A 2017-11-17 2017-11-17 반도체 장치 및 반도체 장치의 제조 방법 KR102292782B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/041528 WO2019097687A1 (ja) 2017-11-17 2017-11-17 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200058551A KR20200058551A (ko) 2020-05-27
KR102292782B1 true KR102292782B1 (ko) 2021-08-23

Family

ID=63855145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013041A KR102292782B1 (ko) 2017-11-17 2017-11-17 반도체 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US11448905B2 (ko)
JP (1) JP6406477B1 (ko)
KR (1) KR102292782B1 (ko)
CN (1) CN111357158B (ko)
TW (1) TWI659584B (ko)
WO (1) WO2019097687A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284734A (ja) 2000-03-29 2001-10-12 Fuji Photo Film Co Ltd 半導体素子の段差部被覆方法およびそれを用いた半導体素子
JP2003046193A (ja) 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP2007214570A (ja) 2006-02-09 2007-08-23 Samsung Electronics Co Ltd リッジ導波型半導体レーザダイオード
JP2009016389A (ja) 2007-06-29 2009-01-22 Panasonic Corp 半導体レーザ素子およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072818A (en) 1996-03-28 2000-06-06 Fuji Photo Film Co., Ltd. Semiconductor light emission device
JPH09266352A (ja) 1996-03-28 1997-10-07 Fuji Photo Film Co Ltd 半導体発光素子
JP3682336B2 (ja) 1996-04-10 2005-08-10 三菱電機株式会社 半導体レーザ装置の製造方法
JPH11202275A (ja) * 1998-01-07 1999-07-30 Oki Electric Ind Co Ltd リッジ導波路型半導体光機能素子およびその製造方法
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP4120748B2 (ja) 2000-08-25 2008-07-16 日本電気株式会社 ゲート電極の製造方法及びゲート電極構造
JP4240854B2 (ja) * 2001-07-27 2009-03-18 三洋電機株式会社 窒化物系半導体発光素子およびその製造方法
JP2003273464A (ja) 2002-03-19 2003-09-26 Mitsubishi Electric Corp リッジ導波路型半導体レーザ装置
JP4480948B2 (ja) 2002-07-15 2010-06-16 日本オプネクスト株式会社 半導体レーザ素子及びその製造方法
US7474682B2 (en) * 2003-12-22 2009-01-06 Panasonic Corporation Semiconductor laser device and laser projector
JP2006203054A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体レーザ素子の製造方法及びその半導体レーザ素子
JP2006278661A (ja) * 2005-03-29 2006-10-12 Opnext Japan Inc 光半導体素子及びその製造方法並びに光半導体装置
US7542497B2 (en) * 2006-07-18 2009-06-02 Binoptics Corporation AlGaInN-based lasers with dovetailed ridge
JP4272239B2 (ja) 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法
JP2010062400A (ja) * 2008-09-05 2010-03-18 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子
JP2010238715A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体発光素子の製造方法および半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284734A (ja) 2000-03-29 2001-10-12 Fuji Photo Film Co Ltd 半導体素子の段差部被覆方法およびそれを用いた半導体素子
JP2003046193A (ja) 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP2007214570A (ja) 2006-02-09 2007-08-23 Samsung Electronics Co Ltd リッジ導波型半導体レーザダイオード
JP2009016389A (ja) 2007-06-29 2009-01-22 Panasonic Corp 半導体レーザ素子およびその製造方法

Also Published As

Publication number Publication date
TW201924167A (zh) 2019-06-16
JP6406477B1 (ja) 2018-10-17
CN111357158B (zh) 2022-08-30
WO2019097687A1 (ja) 2019-05-23
TWI659584B (zh) 2019-05-11
US11448905B2 (en) 2022-09-20
JPWO2019097687A1 (ja) 2019-11-14
CN111357158A (zh) 2020-06-30
US20200333638A1 (en) 2020-10-22
KR20200058551A (ko) 2020-05-27

Similar Documents

Publication Publication Date Title
CN106972345B (zh) 形成半导体光学器件的方法及半导体光学器件
US7903709B2 (en) Semiconductor laser device and method of manufacturing the same
JP5451332B2 (ja) 光半導体装置
US5399885A (en) Optoelectronic semiconductor device having plural mesas
US20080130698A1 (en) Nitride-based semiconductor device and method of fabricating the same
US6678302B2 (en) Semiconductor device and manufacturing method thereof
KR100640393B1 (ko) 역메사 구조를 이용한 광집적 소자 및 그 제조방법
KR102292782B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4470819B2 (ja) 光素子
US6931041B2 (en) Integrated semiconductor laser device and method of manufacture thereof
US20220200242A1 (en) Optical semiconductor integrated element and method of manufacturing optical semiconductor integrated element
JP6173994B2 (ja) 光半導体装置
JP3654429B2 (ja) 光半導体装置の製造方法
JP2018098264A (ja) 量子カスケード半導体レーザ
KR100584333B1 (ko) 반도체 레이저 장치 및 그 제조방법
JP2008041850A (ja) 半導体レーザ素子
US6937632B2 (en) Integrated semiconductor laser and waveguide device
US10969543B2 (en) Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device
CN110581438B (zh) 半导体激光元件
JP7248152B2 (ja) 半導体装置および半導体装置の製造方法
JPS61176181A (ja) 半導体発光装置
US9991666B2 (en) Semiconductor laser device and method of manufacturing the semiconductor laser device
JPS59155979A (ja) 半導体レ−ザの製造方法
JP2001053385A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant