KR102275187B1 - 조화동박, 동박적층판 및 프린트 배선판 - Google Patents

조화동박, 동박적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR102275187B1
KR102275187B1 KR1020140088795A KR20140088795A KR102275187B1 KR 102275187 B1 KR102275187 B1 KR 102275187B1 KR 1020140088795 A KR1020140088795 A KR 1020140088795A KR 20140088795 A KR20140088795 A KR 20140088795A KR 102275187 B1 KR102275187 B1 KR 102275187B1
Authority
KR
South Korea
Prior art keywords
plating layer
copper foil
ratio
substrate
roughened
Prior art date
Application number
KR1020140088795A
Other languages
English (en)
Other versions
KR20150014850A (ko
Inventor
겐 호리구치
다케미 무로가
지즈루 고토
무네오 고다이라
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20150014850A publication Critical patent/KR20150014850A/ko
Application granted granted Critical
Publication of KR102275187B1 publication Critical patent/KR102275187B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(과제)
본 발명은, 높은 주파수의 전기신호가 전송되었을 경우이더라도 전기신호의 전송손실을 감소시킴과 아울러 소정의 필강도를 유지하는 것을 과제로 한다.
(해결수단)
기재와, 기재의 적어도 어느 하나의 주면 상에 성장되는 바탕도금층 및 조화도금층을 구비하는 도금층을 구비하고, 최종의 소둔처리 후의 도금층 성장면은, 피크강도비(A)와, 면외배향비(B)와, 면내배향비(C)의 곱셈에 의하여 나타내어지는 입방체 집합조직의 총합배향률이 80% 이상인 면이고, 전기신호의 주파수를 f라고 하였을 때에, 도금층의 두께가 0.4μm 이상 6.3/(f)1/2μm 이하이고, 도금층의 표면의 10점평균조도(Rz)가 0.6μm 이상 1.2μm 이하이다.

Description

조화동박, 동박적층판 및 프린트 배선판{ROUGHENING COPPER FOIL, COPPER-CLAD LAMINATE AND PRINTED WIRING BOARD}
본 발명은, 고주파의 전기신호가 전송되는 조화동박(粗化銅箔 : roughening copper foil), 동박적층판(copper-clad laminate) 및 프린트 배선판(print 配線板)에 관한 것이다.
종래로부터, 예를 들면 컴퓨터 등의 전기·전자기기나 모바일 기기 등의 통신기기에는 배선부품으로서 플렉시블 프린트 배선판(flexible print 配線板) 등의 프린트 배선판이 사용되고 있다. 프린트 배선판은, 예를 들면 동박(銅箔)과, 동박 상에 형성되는 수지층(樹脂層)을 구비하여 구성되어 있다. 이러한 프린트 배선판은, 예를 들면 라미네이트법(laminate法)을 사용하여 동박과 수지층을 적층한 후에 가열가압하여 동박과 수지층을 접착시키거나 동박 상에 수지를 도포(塗布)하여 건조시킴으로써 제조되고 있다. 동박에는, 소정의 폭과 간격을 구비하는 전기신호의 전송로(傳送路)로서의 회로(배선패턴)가 형성되어 있다. 이러한 배선패턴은 예를 들면 동박에 마스크 패턴(mask pattern)을 형성한 후에 에칭처리(etching處理)를 함으로써 형성된다. 즉 프린트 배선판에 있어서 동박은 회로 도전체(回路 導電體)로서 기능을 한다.
최근에는 전기·전자기기나 통신기기의 대용량화, 통신속도의 고속화의 요구가 점점 더 증대되고 있다. 따라서 전기·전자기기나 통신기기에서는 대용량의 정보를 저손실 또한 고속으로 전송·처리하는 것이 요구되고 있다. 이에 따라 전기·전자기기나 통신기기에 탑재되는 프린트 배선판에서도 동박에 전송되는 전기신호의 고주파수화(高周波數化)가 요구되고 있다. 예를 들면 현재 규격화되어 있는 S-ATA(Serial Advanced Technology Attachment) rev.3 등의 고속전송규격에서는, 통신속도(전송속도)가 6Gbps(기본주파수가 3GHz)로도 된다. 이 때에 펄스파를 푸리에 급수(Fourier 級數)로 전개하였을 때에 나타나는 고조파(高調波)(고조파 성분)로서 예를 들면 제3고조파까지 고려하면, 프린트 배선판(프린트 배선판이 구비하는 동박)에는 9GHz 정도의 주파수의 전기신호가 전송된다.
그러나 동박에 전송되는 전기신호의 주파수가 높아질수록(예를 들면 전기신호의 주파수가 1GHz 이상이 되면) 전기신호의 손실(즉 전송손실)이 증가한다는 문제가 있다. 이 때문에 고주파의 전기신호가 전송되는 프린트 배선판에서는 전송손실을 감소시키는 것이 요구되고 있다. 즉 프린트 배선판에는 더 높은 고주파 특성을 구비하는 것이 요구되고 있다.
일반적으로 전송손실은, 예를 들면 표피효과(表皮效果)에 의한 저항에 기인하는 도체손실과, 예를 들면 수지층의 유전율(誘電率)이나 유전정접(誘電正接)에 기인하는 유전손실과의 합계이다. 이 중에서 도체손실은, 프린트 배선판이 구비하는 동박에 직접 관련된다. 즉 프린트 배선판이 구비하는 동박에 고주파의 전기신호가 전송되면, 고주파의 전기신호는 표피효과에 의하여 동박의 표면측 부분에 집중하여 전송된다. 예를 들면 동박에 교류의 전기신호가 전송되면, 자속변화에 의하여 동박의 중심부에 역기전력(逆起電力)이 발생한다. 이 때문에 동박의 중심부에서는 전기신호가 전송되기 어려워진다. 즉 전기신호는 주로 동박의 표면측 부분으로 전송된다.
여기에서 동박에 전송되는 전기신호의 주파수와, 표피깊이와의 관계에 대하여 나타낸다. 또 표피깊이라는 것은, 동박에 전기신호를 전송시켰을 때에 동박의 최표면(最表面)을 흐르는 전류밀도를 1이라고 하였을 경우에 전류밀도가 1/e이 되는 깊이를 말한다. 예를 들면 전기신호의 주파수가 100MHz인 경우에 표피깊이는 6.6μm이고, 전기신호의 주파수가 1GHz인 경우에 표피깊이는 2.1μm이며, 전기신호의 주파수가 10GHz인 경우에 표피깊이는 0.66μm인 것으로 산출된다. 이와 같이 전기신호의 주파수가 높아질수록 전기신호는 동박의 표면측 부분밖에 전송되지 않는 것을 알 수 있다.
즉 동박에 전송되는 전기신호의 주파수가 높아질수록 동박의 단면적 중에서 전기신호가 전송되는 부분의 면적(이하에서는, 유효단면적이라고도 말한다)이 감소한다. 그 결과 표피저항이라고 불리는 저항이 증가하여 도체손실이 증가한다. 이와 같이 고주파의 전기신호가 전송될 때에 발생하는 도체손실은, 표피효과에 의한 동박의 유효단면적의 감소가 원인이다. 그러나 감소한 동박의 유효단면적을 크게 할 수는 없다. 따라서 동박에 있어서 전기신호가 전송되는 부분에서 전기신호의 전송손실을 감소시킬 필요가 있다. 예를 들면 동박이, 기재(基材)와, 조화도금층(粗化鍍金層)이나 방청도금층을 구비하는 도금층을 구비하여 구성되어 있는 경우에, 도금층 및 기재의 도체손실을 각각 감소시킬 필요가 있다.
또한 도체손실의 증감은 동박의 표면조도(表面粗度)에도 의존한다. 즉 프린트 배선판이 형성될 때에, 수지층이 형성되는 측의 동박 표면의 표면조도가 클수록 도체손실이 증가하는 경향을 나타낸다. 이것은, 전기신호는 동박 표면의 요철(凹凸)을 따라 전송되기 때문에 동박의 표면조도가 커지게 되면 전기신호의 전송거리가 길어지는 것에 기인한다.
여기에서 예를 들면 평균결정입경(平均結晶粒徑)이 적어도 0.4mm가 되도록 결정립(結晶粒)을 거대화하고 산소함유량이 10ppm 이하인 무산소동(無酸素銅) 소재로 이루어지고, 조화면(粗化面)을 가지지 않은 압연동박(壓延銅箔)이 제안되어 있다(예를 들면 특허문헌1을 참조). 이와 같이 동박이 아산화구리(亞酸化銅) 등의 불순물을 포함하지 않는 무산소동 소재로 형성됨으로써 신호전송특성을 향상시킬 수 있다. 따라서 이러한 동박이 사용된 프린트 배선판은 고주파에서의 우수한 전기특성을 구비하게 된다. 이밖에 예를 들면 전송손실(도체손실)을 감소시키기 위하여 표면조도를 매우 작게 한 평활도(平滑度)가 높은 다양한 동박이 제안되어 있다.
그러나 전기·전자기기나 통신기기에서는, 소형화나 박형화(薄型化), 고기능화 등의 요구에 따라 전자부품의 고밀도 실장화가 더 진행되고 있다. 따라서 프린트 배선판이 구비하는 배선패턴 즉 동박에 형성되는 배선패턴의 미세화가 더 진행되고 있다. 이 때문에 프린트 배선판에 사용되는 동박에는, 수지층과의 더 높은 밀착성(필강도(peel强度))이 요구되고 있다. 이 때에 프린트 배선판에, 예를 들면 특허문헌1에 기재되어 있는 것과 같은 조화면을 가지지 않는 평탄한 표면을 구비하는 동박이나 표면의 평활도가 높은 동박이 사용되었을 경우에, 동박과 수지층의 접촉면적이 감소하여 버린다. 이 때문에 동박과 수지층의 밀착성이 낮아지게 되어, 실제의 사용에 제공되기 어려운 경우가 있었다. 따라서 전자부품의 고밀도 실장에 견딜 수 있는 밀착성을 확보하기 위해서는, 조화면을 가지는 동박 즉 조화처리를 한 동박을 사용할 필요가 있다.
여기에서 예를 들면 압연동박의 최종의 소둔처리(燒鈍處理) 후의 압연면에 있어서 X선 회절에 의하여 구한 (200)면의 적분강도(積分强度)(I(200))가, 미분말구리에 있어서 X선 회절에 의하여 구한 (200)면의 적분강도(I0(200))에 대하여 I(200) / I0(200) > 40이고, 상기 압연면에 전해도금에 의한 조화처리를 한 후의 조화처리면의 산술평균조도(算術平均粗度)(Ra)가 0.02μm∼0.2μm, 10점평균조도(Rz)가 0.1μm∼1.5μm로서, 인쇄회로기판용 소재인 고주파 회로용 조화처리 압연동박이 제안되어 있다(예를 들면 특허문헌2를 참조). 이에 따라 압연면의 입방체 집합조직을 발달시켜서 압연면의 결정입경을 크게 할 수 있기 때문에, 입계(粒界)의 수를 감소시킬 수 있다. 따라서 결정립계에 있어서의 저항을 낮게 할 수 있어 전송손실의 증가를 억제할 수 있다. 그리고 이러한 고주파 회로용 조화처리 압연동박을 사용하여 프린트 배선판을 형성함으로써, 1GHz 이상의 고주파수 하에서 사용할 수 있는 프린트 배선판을 저비용으로 형성할 수 있다.
특허문헌1 : 일본국 특허공보 특공평03-35679호 공보 특허문헌2 : 일본국 특허 제4704025호 공보
그러나 예를 들면 특허문헌2에 기재되어 있는 고주파 회로용 조화처리 압연동박에 있어서의 압연면의 결정배향은 1축배향(一軸配向)이다. 이 때문에 이러한 고주파 회로용 조화처리 압연동박을 사용하여 형성된 프린트 배선판에서는, 최근의 프린트 배선판에 요구되는 고주파 특성을 만족시키는 것이 어려웠다. 즉 예를 들면 S-ATA rev.3 등의 고속전송규격과 같은 통신속도(전송속도)가 6Gbps(기본주파수가 3GHz)인 고주파의 전기신호가 전송되는 경우에 있어서도 전송손실을 감소시키는 것이 어려웠다.
본 발명은, 상기 과제를 해결하여, 높은 주파수의 전기신호가 전송되었을 경우이더라도 전기신호의 전송손실이 감소됨과 아울러, 소정의 필강도를 유지할 수 있는 조화동박, 동박적층판 및 프린트 배선판을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여 본 발명은 다음과 같이 구성되어 있다.
본 발명의 제1태양에 의하면, 고주파의 전기신호가 전송되는 프린트 배선판에 사용되는 조화동박으로서, 동박 또는 동합금박으로 이루어지는 기재와, 상기 기재의 적어도 어느 하나의 주면 상에 성장되는 바탕도금층 및 상기 바탕도금층 상에 성장되는 조화도금층을 구비하는 도금층을 구비하고, 최종의 소둔처리 후의 상기 기재의 도금층 성장면은, X선 회절법에 의하여, 상기 도금층 성장면에 대한 X선의 입사각도를 θ로 하여 2θ/θ법에 의하여 측정하여 얻어진 입방체 집합조직의 피크강도비를 A라고 하고, ω스캔에 의하여 측정하여 얻어진 상기 입방체 집합조직의 로킹 커브의 반가폭과 적분폭의 비율인 면외배향비를 B라고 하고, φ스캔에 의하여 얻어진 극점도로부터 산출한 상기 입방체 집합조직의 반가폭과 적분폭의 비율인 면내배향비를 C라고 하였을 때에, A와 B과 C의 곱으로 나타내어지는 상기 입방체 집합조직의 총합배향률이 80% 이상인 면이고, 상기 전기신호의 주파수를 f라고 하였을 때에, 상기 도금층의 두께가 0.4μm 이상 6.3/(f)1/2μm 이하이고, 상기 도금층의 표면의 10점평균조도(Rz)가 0.6μm 이상 1.2μm 이하인 조화동박이 제공된다.
본 발명의 제2태양에 의하면, 상기 도금층의 표면의 10점평균조도(Rz)가 0.6μm 이상 0.8μm 이하인 제1태양의 조화동박이 제공된다.
본 발명의 제3태양에 의하면, 고주파의 전기신호가 전송되는 프린트 배선판에 사용되는 조화동박으로서, 동박 또는 동합금박으로 이루어지는 기재와, 상기 기재의 적어도 어느 하나의 주면 상에 성장되는 바탕도금층 및 상기 바탕도금층 상에 성장되는 조화도금층을 구비하는 도금층을 구비하고, 최종의 소둔처리 후의 상기 기재의 도금층 성장면은, X선 회절법에 의하여, 상기 도금층 성장면에 대한 X선의 입사각도를 θ로 하여 2θ/θ법에 의하여 측정하여 얻어진 입방체 집합조직의 피크강도비를 A라고 하고, ω스캔에 의하여 측정하여 얻어진 상기 입방체 집합조직의 로킹 커브의 반가폭과 적분폭의 비율에 의하여 정의되는 면외배향비를 B라고 하고, φ스캔에 의하여 얻어진 극점도로부터 산출한 상기 입방체 집합조직의 반가폭과 적분폭의 비율에 의하여 정의되는 면내배향비를 C라고 하였을 때에, A와 B과 C의 곱으로 나타내어지는 상기 입방체 집합조직의 총합배향률이 50% 이상인 면이고, 상기 전기신호의 주파수를 f라고 하였을 때에, 상기 도금층의 두께가 0.4μm 이상 6.3/(f)1/2μm 이하이고, 상기 도금층의 표면의 10점평균조도(Rz)가 0.6μm 이상 0.8μm 이하인 조화동박이 제공된다.
본 발명의 제4태양에 의하면, 상기 바탕도금층은, 유기유황화합물을 포함하는 도금액을 사용하여 형성되어 있는 제1 또는 제3태양 중 어느 하나의 조화동박이 제공된다.
본 발명의 제5태양에 의하면, 제1 또는 제4태양 중 어느 하나의 조화동박과, 상기 조화동박의 도금층 성장면과 접촉하도록 형성되는 수지층을 구비하는 동박적층판이 제공된다.
본 발명의 제6태양에 의하면, 제5태양의 동박적층판을 사용하여 형성된 프린트 배선판이 제공된다.
본 발명에 관한 조화동박, 동박적층판 및 프린트 배선판에 의하면, 높은 주파수의 전기신호가 전송되었을 경우이더라도 전기신호의 전송손실을 감소시킬 수 있음과 아울러 소정의 필강도를 유지할 수 있다.
도1은, 본 발명의 1실시형태에 관한 조화동박의 개략적인 단면도이다.
도2는, 본 발명의 1실시형태에 관한 조화동박에 전송되는 전기신호의 주파수와 표피깊이와의 관계를 나타내는 그래프 도이다.
도3은, 본 발명의 1실시형태에 관한 조화동박에 전송되는 전기신호의 표피거리와 전류밀도비와의 관계를 나타내는 그래프 도이다.
도4는, 본 발명의 1실시형태에 관한 조화동박에 전송되는 전기신호의 주파수와 표피거리와의 관계를 나타내는 그래프 도이다.
도5는, 본 발명의 1실시형태에 관한 조화동박의 제조공정을 나타내는 흐름도이다.
도6은, 본 발명의 1실시예에 관한 기재의 총합배향률과 전송손실과의 관계를 나타내는 그래프 도이다.
도7은, 본 발명의 1실시예에 관한 도금층의 표면조도(Rz)와 전송손실과의 관계를 나타내는 그래프 도이다.
도8은, 본 발명의 1실시예에 관한 도금층의 표면조도(Rz)와 전송손실과의 관계를 나타내는 그래프 도이다.
도9는, 본 발명의 1실시예에 관한 전기신호의 주파수와 전송손실과의 관계를 나타내는 그래프 도이다.
도10은, 본 발명의 1실시예에 관한 기재의 총합배향률과 바탕도금층의 두께와의 관계를 나타내는 그래프 도이다.
도11은, 본 발명의 1실시예에 관한 실효 비유전율과 도금층의 표면조도(Rz)와의 관계를 나타내는 그래프 도이다.
(1)조화동박(粗化銅箔 : roughening copper foil)의 구성
우선 본 발명의 1실시형태에 관한 조화동박의 구성에 대하여 도1을 사용하여 설명한다. 도1은, 본 실시형태에 관한 조화동박(1)의 개략적인 단면도이다.
(기재(基材))
도1에 나타내는 바와 같이 조화동박(1)은, 동박(銅箔) 또는 동합금박으로 이루어지는 기재(2)를 구비하고 있다. 기재(2)로서는, 고굴곡성(高屈曲性)을 구비하는 압연동박(壓延銅箔)을 사용하면 좋다. 즉 기재(2)는, 구리나 구리합금 등의 주괴(鑄塊)에 압연처리나 소둔처리(燒鈍處理) 등을 함으로써 형성되어 있으면 좋다.
기재(2)에 있어서 후술하는 도금층(鍍金層)(3)이 성장(成長)되는 면(이하에서는, 간단하게 도금층 성장면(鍍金層 成長面)이라고도 한다)은, 입방체 집합조직이 발달한 결정배향성(結晶配向性)이 높아 예를 들면 조화동박(1)을 사용하여 프린트 배선판이 형성되고, 프린트 배선판(즉 프린트 배선판이 구비하는 조화동박(1))에 전기신호가 전송되었을 때에 전기신호의 전송손실이 감소되는 것과 같은 면이다. 즉 도금층 성장면은, 최종의 소둔처리 후에 있어서 X선 회절법에 의하여 도금층 성장면에 대한 X선의 입사각도를 θ로 하여 2θ/θ법에 의하여 측정한 입방체 집합조직의 피크강도비(peak强度比)를 A라고 하고, ω스캔에 의하여 측정한 로킹 커브(rocking curve)에 있어서 입방체 집합조직의 반가폭(半價幅)과 적분폭(積分幅)의 비율에 의하여 정의되는 면외배향비(面外配向比)를 B라고 하고, φ스캔에 의한 극점도(極点圖)로부터 산출한 입방체 집합조직의 반가폭과 적분폭의 비율에 의하여 정의되는 면내배향비(面內配向比)를 C라고 하였을 때에, A와 B와 C의 곱셈(A × B × C)에 의하여 나타내어지는 입방체 집합조직의 총합배향률(總合配向率)이 80% 이상이다. 여기에서 입방체 집합조직이 발달한 면이라는 것은, (200)면의 점유율이 높은 면을 말한다. 또 이하에서는 기재(2)의 총합배향률이라고 말할 때에는, 최종의 소둔처리 후의 기재(2)의 도금층 성장면에 있어서의 입방체 집합조직의 총합배향률을 의미하는 것으로 한다. 또한 총합배향률의 산출방법에 대해서는 후술한다.
이와 같이 도금층 성장면에 입방체 집합조직을 발달시켜서 결정배향성을 갖춤으로써 도금층 성장면의 결정립(結晶粒)의 입경을 크게 할 수 있다. 이에 따라 도금층 성장면에 형성되는 결정의 입계(粒界)의 수를 감소시킬 수 있어, 다른 결정입자의 접촉계면에서의 저항(입계저항)을 감소시킬 수 있다. 따라서 조화동박(1)에 예를 들면 S-ATA rev.3의 고속전송규격에 적합한 고주파의 전기신호가 전송되었을 경우이더라도 전기신호의 도체손실을 감소시킬 수 있다. 예를 들면 고주파 특성이 높아지게 되는 표면의 평활도(平滑度)가 높은 전해동박(電解銅箔)과 동일한 정도까지 도체손실을 감소시킬 수 있다. 그 결과 전기신호의 전송손실을 감소시킬 수 있어 고주파 특성을 향상시킬 수 있다.
또한 기재(2)의 총합배향률이 80% 이상인 경우에, 도금층(3)의 표면의 10점평균조도(十点平均粗度)(Rz)가 0.6μm 이상 1.2μm 이하이면 좋다. 이에 따라 조화동박(1)의 도금층(3) 상에 수지층(樹脂層)이 형성되어 프린트 배선판이 형성되었을 경우에, 조화동박(1)과 수지층과의 소정의 접착강도(필강도(peel强度))를 유지할 수 있다. 예를 들면 전자부품의 고밀도 실장에 견딜 수 있는 조화동박(1)과 수지층과의 높은 밀착성을 유지할 수 있다. 그 결과 조화동박(1)에 고주파의 전기신호가 전송되었을 경우이더라도 도체손실을 감소시키면서 소정의 필강도(예를 들면 1N/mm 이상)를 유지할 수 있다. 즉 기재(2)의 총합배향률을 80% 이상으로 함으로써 도체손실을 감소시키면서, 도금층(3)의 표면조도(表面粗度)(Rz)를 0.6μm 이상 1.2μm 이하로 함으로써 소정의 필강도를 유지할 수 있다.
기재(2)인 동박 또는 동합금박의 형성재료로서는 예를 들면 무산소동(無酸素銅)이나 희박동합금(稀薄銅合金), 터프 피치 동(tough pitch copper) 등을 사용할 수 있다. 특히 기재(2)의 형성재료로서 무산소동 또는 희박동합금이 사용되면, 소둔처리 후의 기재(2)의 결정입경을 크게 할 수 있기 때문에 도체손실을 더 감소시킬 수 있다.
(도금층)
기재(2)의 적어도 어느 하나의 주면(主面)에는, 도금층(3)이 성장되어 형성되어 있다. 도금층(3)은 적어도 바탕도금층(4)과 조화도금층(5)을 구비하여 구성되어 있다.
도금층(3)의 두께는, 조화동박(1)에 전송되는 전기신호의 주파수를 f(GHz)라고 하였을 때에 0.4μm 이상 6.3/(f)1/2μm 이하이다. 예를 들면 조화동박(1)에 기본주파수가 3GHz인 전기신호가 전송되는 경우에 기본주파수의 3배의 고조파(高調波)(제3고조파)(9GHz)까지 고려하면, 도금층(3)의 두께는 0.4μm 이상 2μm 이하이면 좋다. 도금층(3)의 두께라는 것은, 바탕도금층(4) 및 조화도금층(5)을 포함하는 도금층(3)의 합계두께이다. 또 도금층(3)의 두께의 상한값(6.3/(f)1/2μm)의 산출방법에 관해서는 후술한다.
이에 따라 조화동박(1)에 고주파의 전기신호가 전송되었을 경우이더라도 도체손실을 감소시키면서, 소정의 필강도를 유지할 수 있다. 즉 조화동박(1)에 고주파수의 전기신호가 전송되었을 경우에 도금층(3)의 두께가 6.3/(f)1/2μm 이하이면, 높은 결정배향성(높은 총합배향률)을 구비하는 도금성장면을 구비하는 기재(2)에도 전기신호가 전송된다. 따라서 전기신호가 전송되는 기재(2)의 유효단면적의 감소를 억제할 수 있다. 그 결과 표피저항(表皮抵抗)을 억제할 수 있기 때문에 도체손실을 감소시킬 수 있다. 이에 대하여 도금층(3)의 두께가 6.3/(f)1/2μm를 넘으면, 조화동박(1)에 고주파의 전기신호가 전송되었을 때에 표피효과에 의하여 전기신호가 도금층(3)에 집중하여 흐르게 된다. 따라서 전기신호가 전송되는 기재(2)의 유효단면적이 감소하여 버리기 때문에 도체손실이 증가하여 버린다. 또한 도금층(3)은 조화도금층(5)을 구비하기 때문에, 기재(2)와 비교하여 표피효과에 의한 도체손실이 크다. 또한 예를 들면 전해도금에 의하여 형성되는 도금층(3)의 결정은, 최종의 소둔처리에 의한 재결정이 거의 없고 또한 결정배향성이 낮기 때문에 도체손실이 크다. 이 때문에 도체손실을 감소시킨다는 관점으로부터는, 도금층(3)의 두께는 가능한 한 얇게 하는 편이 좋다. 그러나 도금층(3)의 두께가 0.4μm 미만이면, 조화도금층(5)의 두께도 얇아지기 때문에 도금층(3)의 표면조도(Rz)를 소정값(예를 들면 0.6μm) 이상으로 할 수 없다. 따라서 소정의 필강도를 유지할 수 없는 경우가 있다.
(바탕도금층)
바탕도금층(4)은, 기재(2)의 적어도 어느 하나의 주면 상에 성장되어 형성되어 있다. 바탕도금층(4)은, 예를 들면 황산구리(CuSO4)를 주성분으로 하는 도금액을 사용한 전해도금에 의하여 성장되어 형성되어 있으면 좋다. 바탕도금층(4)의 두께는, 예를 들면 기본주파수가 3GHz인 전기신호가 조화동박(1)에 전송되는 경우에 0.2μm 이상 1.8μm 이하이면 좋다. 이에 따라 도체손실을 더 감소시키면서 소정의 필강도를 유지할 수 있다. 이 경우에 있어서, 바탕도금층(4)의 두께가 0.2μm 미만이면, 바탕도금층(4) 상에 후술하는 조화도금층(5)을 면 내에 균일하게 성장시킬 수 없어, 소정의 필강도를 유지할 수 없는 경우가 있다. 또한 도금층(3)의 두께의 상한값이 6.3/(f)1/2μm(예를 들면 기본주파수가 3GHz인 전기신호가 조화동박(1)에 전송되는 경우에는, 제3고조파까지 고려하여 2μm)이기 때문에 바탕도금층(4)의 두께가 1.8μm를 넘으면, 조화도금층(5)의 두께를 얇게 할 필요가 있다. 따라서 도금층(3)의 표면조도(Rz)를 소정값(예를 들면 0.6μm) 이상으로 할 수 없어, 소정의 필강도를 유지할 수 없는 경우가 있다.
(조화도금층)
조화도금층(5)은, 바탕도금층(4) 상에 성장되어 형성되어 있다. 조화도금층(5)은 예를 들면 조화도금처리에 의하여 성장되어 형성되어 있으면 좋다. 즉 조화도금층(5)은, 표면에 미세한 요철(凹凸)이 형성되도록 바탕도금층(4) 상에 다수의 예를 들면 작은 공 모양이나 수지 모양의 금속(이하에서는 금속립(金屬粒)이라고도 한다)을 전착(電着)시켜서 형성되어 있으면 좋다. 예를 들면 기본주파수가 3GHz인 전기신호가 전송되는 경우에 제3고조파까지 고려하면, 조화도금층(5)의 두께는 0.2μm 이상 1.0μm 이하이면 좋다. 이에 따라 도체손실을 더 감소시키면서 소정의 필강도를 유지할 수 있다. 또 조화도금층(5)의 두께가 0.2μm 미만이면, 바탕도금층(4) 상에 금속립을 균일하게 전착시킬 수 없는 경우가 있다. 즉 바탕도금층(4) 상의 조화도금층(5)에 금속립이 부착되지 않는 장소가 발생하여 버리는 소위 「도금 누락」이 발생하여 버린다. 따라서 소정의 필강도를 유지할 수 없는 경우가 있다. 또한 조화도금층(5)의 두께가 1.0μm를 넘으면, 조화도금층(5)의 표면조도(Rz)가 커지기 때문에 도금층(3)의 표면조도(Rz)가 커지게 된다. 따라서 조화동박(1)에 전송되는 전기신호의 전송거리가 길어지기 때문에, 도체손실이 증가하여 버린다.
도금층(3)은, 바탕도금층(4) 및 조화도금층(5) 이외에 예를 들면 조화도금층(5)을 구성하는 금속립의 탈락을 방지하는 금속립 탈락방지 도금층이나 방청도금층 등을 구비하고 있더라도 좋다. 금속립 탈락방지 도금층은, 예를 들면 전해구리도금에 의하여 조화도금층(5) 상에 성장되어 형성되어 있으면 좋다. 금속립 탈락방지 도금층은, 예를 들면 바탕도금층(4)과 같은 전해도금액을 사용하여 형성되어 있으면 좋다. 방청도금층은, 예를 들면 크롬산염(chromate) 처리에 의하여 조화도금층(5) 또는 금속립 탈락방지 도금층 상에 성장되어 형성되어 있으면 좋다.
(총합배향률의 산출방법)
이하에서는 X선 회절법을 사용하여, 기재(2)의 도금층 성장면 즉 최종의 소둔처리 후의 압연면에 있어서의 입방체 집합조직의 피크강도비(A), 입방체 집합조직의 면외배향비(B) 및 입방체 집합조직의 면내배향비(C)를 산출하여 입방체 집합조직의 총합배향률을 산출하는 방법에 대하여 설명한다.
X선 회절(XRD)법을 사용하여 기재(2)의 도금층 성장면에 있어서의 입방체 집합조직의 피크강도비(A)를 산출하는 방법에 대하여 설명한다. 입방체 집합조직의 피크강도비(A)는, 도금층 성장면에 대한 X선의 입사각도를 θ로 하고, 2θ/θ법을 사용하여 산출하였다. X선 회절법을 사용한 2θ/θ법이라는 것은, X선을 도금층 성장면에 대하여 수평방향으로부터 θ의 각도로 입사시키고, 도금층 성장면으로부터 반사되는 X선 중에서 입사 X선에 대하여 2θ의 각도의 X선을 검출함으로써 θ에 대한 회절피크(回折peak)의 강도변화를 조사하는 방법이다. 2θ/θ법에 의한 회절피크의 강도에 의하여 다결정체인 도금층 성장면(압연동박의 압연면)에 있어서 어느 결정면이 우세한 것인지를 평가할 수 있다. 즉 도금층 성장면에 있어서 각 결정면의 점유율을 평가할 수 있다. 따라서 입방체 집합조직의 피크강도비(A)를 산출함으로써 도금층 성장면에 있어서의 입방체 집합조직의 점유율을 평가할 수 있다.
즉 우선 도금층 성장면에 대한 X선의 입사각도를 θ로 하고, 2θ/θ법에 의하여 도금층 성장면의 X선 회절강도곡선을 얻는다. 얻어진 X선 회절강도곡선으로부터 (200)면, (220)면, (111)면 및 (311)면의 피크강도를 각각 측정한다. 그리고 얻어진 각 면의 피크강도로부터 입방체 집합조직의 피크강도비(A)를 산출한다. 또 상기한 바와 같이 입방체 집합조직이 발달한 면이라는 것은, (200)면의 점유율이 높은 면이다. 따라서 도금층 성장면에 있어서 각 결정면의 피크강도의 합계에 대한 (200)면의 강도의 비율을 산출함으로써 입방체 집합조직의 피크강도비(A)를 산출할 수 있다. 즉 입방체 집합조직의 피크강도비(A)는, 다음에 나타내는 (식1)로부터 산출된다.
(식1)
A = {200} / ({200} + {220} + {111} + {311})
여기에서 (식1)에 있어서 {200}은 (200)면의 피크강도를 나타내고, {220}은 (220)면의 피크강도를 나타내고, {111}은 (111)면의 피크강도를 나타내고, {311}은 (311)면의 피크강도를 나타낸다.
다음에 X선 회절법을 사용하여 기재(2)의 도금층 성장면에 있어서의 입방체 집합조직의 면외배향비(B) 및 면내배향비(C)를 산출하는 방법에 대하여 설명한다.
입방체 집합조직의 면외배향비(B)라는 것은, ω스캔(로킹 커브 측정)에 의하여 측정하여 얻어진 입방체 집합조직의 로킹 커브(이하에서는, 간단하게 로킹 커브라고도 한다)의 반가폭(半價幅)(FWHM)(Full Width at Half Maximum)(B)과 적분폭(積分幅)(IW)(Integral Width)(B)과의 비(FWHM(B)/IW(B))이다. 이에 따라 도금층 성장면의 수직방향에 있어서의 결정배향성을 평가할 수 있다.
또 반가폭(FWHM(B))이라는 것은, 입방체 집합조직의 로킹 커브에 있어서 최대강도의 반 정도(1/2)의 강도에서의 로킹 커브의 최단폭(最短幅)이다. 또한 적분폭(IW(B))은, 로킹 커브와 베이스 라인(밑변)에 의하여 둘러싸인 영역의 면적(이하에서는 피크면적이라고도 한다)을 로킹 커브의 최대높이로 나눈 값이다. 즉 적분폭(IW(B))의 산출은 아래와 같이 하였다. 우선 로킹 커브에 있어서 피크면적을 산출하였다. 다음에 최대강도의 로킹 커브의 높이를 산출하였다. 그리고 로킹 커브의 높이를 일변(一邊)으로 하는 사각형으로 하였을 때에, 이 사각형의 면적이 산출한 피크면적과 동일한 값이 될 때의 타방(他方)의 변의 길이를 산출하고, 이것을 적분폭(IW(B))으로 하였다.
또한 입방체 집합조직의 면내배향비(C)라는 것은, φ스캔에 의하여 얻은 입방체 집합조직의 극점도(極点圖)(Pole Figure)로부터 산출한 반가폭(FWHM(C))과 적분폭(IW(C))과의 비(FWHM(C)/IW(C))이다. 즉 면내배향비(C)는, φ스캔에 의한 입방체 집합조직의 극점도로부터 얻은 회절강도곡선(이하에서는, 간단하게 회절강도곡선이라고도 한다)으로부터 산출한 반가폭(FWHM(C))과 적분폭(IW(C))과의 비이다. 반가폭(FWHM(C))이라는 것은, 극점도로부터 얻은 입방체 집합조직의 회절강도곡선에 있어서 최대강도의 반 정도의 강도에서의 회절강도곡선의 최단폭이다. 또한 적분폭(IW(C))은, 회절강도곡선과 베이스 라인에 의하여 둘러싸인 영역의 면적을 회절강도곡선의 최대높이로 나눈 값이다. 이에 따라 기재(2)의 도금층 성장면의 3차원적인 결정배향성(2축배향성(二軸配向性))을 평가할 수 있다. 즉 면내배향비(C)가 높을수록 도금층 성장면의 입방체 집합조직은 높은 2축배향성을 구비하게 된다.
여기에서 면외배향비(B) 및 면내배향비(C)에 있어서, 회절피크의 반가폭(FWHM)과, 적분폭(IW)과의 비를 취하는 이유에 대하여 설명한다. 결정배향성이 높은 도금층 성장면에 대하여 ω스캔이나 φ스캔을 하면, 로킹 커브나 회절강도곡선은, 첨도(尖度)가 작고(둥근 모양의 피크를 구비하고), 아랫부분이 짧은 가우스 곡선(Gauss 曲線)(정규분포 곡선)이 되기 쉽다. 이에 대하여 결정배향성이 낮은 도금층 성장면에 대하여 ω스캔이나 φ스캔을 하면, 로킹 커브나 회절강도곡선은 첨도가 크고(날카로운 피크를 구비하고), 아랫부분이 넓은 가우스 곡선이 되기 쉽다. 즉 도금층 성장면이 결정배향성이 높은 면일수록 반가폭(FWHM)과 적분폭(IW)과의 차이가 작아지게 되고, 도금층 성장면이 결정배향성이 낮은 면일수록 반가폭(FWHM)과 적분폭(IW)과의 차이가 커지게 된다. 예를 들면 도금층 성장면의 결정배향성이 높은 면일수록 반가폭(FWHM)과 적분폭(IW)과의 비(FWHM/IW)는 1에 근접한다. 따라서 반가폭(FWHM)과 적분폭(IW)과의 비를 취함으로써, 반가폭(FWHM)이나 적분폭(IW)을 각각 비교하는 경우에 비하여 도금층 성장면의 결정배향성을 더 명확하게 판정할 수 있게 된다.
그리고 산출한 입방체 집합조직의 피크강도비(A)와, 입방체 집합조직의 면외배향비(B) 및 면내배향비(C)에 의하여 기재(2)의 총합배향률을 산출하였다. 즉 다음의 (식2)에 나타내는 바와 같이 피크강도비(A)와 면외배향비(B)와 면내배향비(C)를 곱하여, 기재(2)의 총합배향률을 산출하였다.
(식2)
기재의 총합배향률(％) ＝ (A × B × C) × 100
기재(2)의 총합배향률은, 도금층 성장면에 있어서의 입방체 집합조직의 점유율 및 그 3차원적인 결정배향성(2축배향성)을 고려한 도금층 성장면의 입방체 집합조직의 결정배향성을 평가하는 지표이다. 도금층 성장면은 다결정체이기 때문에, 기재(2)의 도금층 성장면에 있어서의 입방체 집합조직의 총합배향률이 100%에 근접할수록 도금층 성장면에서 입방체 집합조직의 결정배향성이 높은 것을 의미한다.
(도금층 두께의 상한값의 산출방법)
다음에 도금층(3)의 두께의 상한값을 산출하는 방법에 대하여 설명한다. 우선 조화동박(1)의 최표면(표피)으로부터 소정의 거리(깊이)(δ)에서의 전류밀도(J)를 구한다. 조화동박(1)과 수지층이 접합되어 프린트 배선판이 형성되었을 경우의 수지층의 수지방향에 있어서 표피에서의 전장(電場)을 E0(V/m)라고 하였을 때에, 표피로부터의 거리(이하에서는 표피거리라고도 한다)(δ)에서의 전류밀도(J)는 다음에 나타내는 (식3)으로 나타내어진다.
(식3)
J = σE0exp(-δ/d)
여기에서 σ는 도전율(導電率)(1/Ωm), d는 표피깊이이다. 또 표피깊이라는 것은, 표피를 흐르는 전류밀도를 1이라고 하였을 때에 전류밀도가 1/e이 되는 표피거리(δ)이다.
또한 표피(δ = 0)에서의 전류밀도를 J0라고 하면, 상기 (식3)으로부터 J0 = σE0가 된다. 따라서 상기한 (식3)은 다음에 나타내는 (식4)로도 나타낼 수 있다.
(식4)
J/J0 = exp(-δ/d)
이하에서는 J/J0를 전류밀도비(電流密度比)라고 한다. 즉 전류밀도비라는 것은, 표피에서의 전류밀도(J0)에 대한 표피거리(δ)에 있어서의 전류밀도(J)의 비이다.
(식4)에 나타내는 바와 같이 전류밀도비는 지수함수이다. 따라서 표피로부터 표피거리(δ)까지의 전류를 적산한 전류적산값도 또한 지수함수가 된다. 예를 들면 모두의 전류적산값에 대한, 표피로부터 전류밀도비가 5%까지 저하되는 표피거리(δ)까지의 전류적산값의 비는, 그 표피거리(δ)에 있어서의 전류밀도비와 동일하게 된다.
또한 표피깊이(d)는 다음에 나타내는 (식5)로 나타내어진다.
(식5)
d = (πσfμ)-1/2
여기에서 σ는 도전율(1/Ωm), f는 조화동박(1)에 전송되는 전기신호의 주파수(Hz), μ는 투자율(透磁率)(H/m)이다.
도2에, 상기 (식5)로부터 산출한 전기신호의 주파수(f)와 표피깊이(d)와의 관계를 그래프 도에 의하여 나타낸다. 이 때에 도전율(σ) = 58.1 × 106(1/Ωm)으로 하고, 투자율 = 4π × 10-7(H/m)로 하였다. 즉 도전율로서 조화동박(1)의 형성재료인 구리의 도전율을 사용하였다. 또한 구리는 비자성체(非磁性體)이기 때문에 투자율로서 공기의 투자율을 사용하였다. 도2로부터, 전기신호의 주파수(f)가 1GHz인 경우에 표피깊이(d)는 2.1μm인 것을 알 수 있다. 또한 도3에, 상기 (식4) 및 (식5)로부터 산출한 표피거리(δ)와 전류밀도비와의 관계를 그래프 도에 의하여 나타낸다.
또한 상기의 (식4) 및 (식5)로부터, 표피거리(δ)는 전기신호의 주파수(f)와 전류밀도비를 사용하여 다음에 나타내는 (식6)으로 나타내어진다.
(식6)
δ = -1/(πσfμ)1/2 × ln(J/J0)
상기 (식6)으로부터 전류밀도비가 5%까지 저하되는 표피거리(δ)는 다음에 나타내는 (식7)로 나타내어진다. 이 때에 도전율(σ) = 58.1 × 106(1/Ωm)으로 하고, 투자율 = 4π × 10-7(H/m)로 하였다. 여기에서 표피거리(δ)를, 표피깊이(d)에 대응하는 1/e이 아니라 전류밀도비가 5%까지 저하되는 표피로부터의 거리로 한 것은, 실제로 조화동박(1)에 전송되는 전기신호의 깊이를, 표피효과에 의한 도체손실 감소의 영향이 있다고 생각되는 하한값 5%로 판단하기 위함이다.
(식7)
δ = 6.3/(f)1/2(μm)
도4에, 상기 (식7)로부터 산출한 전기신호의 주파수(f)와 표피거리(δ)와의 관계를 그래프 도에 의하여 나타낸다. 도4로부터, 조화동박(1)에 전송되는 전기신호의 주파수가 높아질수록 전기신호는 조화동박(1)의 표면측 부분밖에 전송하지 않는 것을 알 수 있다. 예를 들면 최신의 전송규격 중 하나인 S-ATA rev.3에서는, 전송속도가 6Gbps(기본주파수 3GHz)로 되어 있다. 이 때에 조화동박(1)에 전송되는 전기신호인 펄스파는, 정현파의 중합으로 나타나서 기본주파수의 3배의 고조파(제3고조파), 기본주파수의 5배의 고조파(제5고조파)까지 거의 근사(近似)될 수 있다. 따라서 도4로부터, 전류밀도비(J/J0)가 5%일 때에 S-ATA rev.3의 고속전송규격에 있어서, 예를 들면 기본주파수(3GHz)의 3배인 9GHz에서의 표피거리(δ)는 2μm인 것을 알 수 있다. 즉 예를 들면 기본주파수가 3GHz인 전기신호가 전송되는 경우에 도금층(3)의 두께의 상한값이 2μm이면, 조화동박(1)이 구비하는 기재(2)에도 전기신호가 전송되기 때문에 표피효과에 의한 도체손실을 감소시킬 수 있다.
상기한 바와 같이 도금층(3)의 두께가 상기 (식7)에서 산출되는 값 이하이면, 조화동박(1)이 구비하는 기재(2)에도 전기신호가 전송되기 때문에 표피효과에 의한 도체손실을 감소시킬 수 있다. 따라서 도금층(3)의 두께의 상한값을 상기 (식7)로부터 산출되는 값으로 하였다.
(2)동박적층판(copper-clad laminate) 및 프린트 배선판(print 配線板)의 구성
다음에 상기의 조화동박(1)을 사용하여 형성한 동박적층판 및 프린트 배선판에 대하여 설명한다. 본 실시형태에 관한 동박적층판은, 상기의 조화동박(1)과, 조화동박(1)의 도금층 성장면과 접촉하도록 형성된 수지층을 구비하여 구성되어 있다. 수지층으로서는 예를 들면 폴리이미드 필름(polyimid film)이나 폴리에스테르 필름(polyester film) 등을 사용할 수 있다. 즉 동박적층판은, 예를 들면 조화동박(1)의 도금층 성장면 상에 수지층을 적층한 후에, 라미네이트 가공(laminate 加工)을 함으로써 수지층과 조화동박(1)을 클래드 접합(clad 接合)시켜서 형성할 수 있다. 또한 동박적층판은 수지층의 양면에 조화동박(1)이 적층된 양면 동박적층판이더라도 좋다. 그리고 동박적층판(조화동박(1)이 구비하는 기재(2))에 에칭처리(etching 處理)를 하고, 전기신호의 전송로인 소정의 회로를 형성함으로써 프린트 배선판이 형성된다. 이러한 프린트 배선판에는, 예를 들면 납땜 등에 의하여 전자부품이 접속되어 실장된다. 또한 이러한 프린트 배선판은, 예를 들면 이방성 도전필름(異方性 導電film)을 통하여 다른 리지드 기판(rigid 基板)과 도전접속(導電接續)되어 실장된다.
(3)조화동박의 제조방법
다음에 본 실시형태에 관한 조화동박(1)의 제조방법의 1실시형태에 대하여 주로 도5를 사용하여 설명한다. 도5는, 본 실시형태에 관한 조화동박(1)의 제조공정을 나타내는 흐름도이다.
(주조공정(鑄造工程)(S10))
본 실시형태에 관한 조화동박(1)의 제조방법에서는 예를 들면 연속주조 압연방식(連續鑄造 壓延方式)을 사용하였다. 도5에 나타내는 바와 같이 우선 예를 들면 도가니식 용해로, 채널식 용해로 등의 전기로를 사용하여, 모재인 구리(Cu)를 용해시켜서 구리의 용탕(溶湯)을 제조한다. 또 구리합금의 주괴(鑄塊)를 주조하는 경우에는, 구리의 용탕 중에 소정량의 소정의 원소를 첨가하여 구리합금의 용탕을 제조한다. 그리고 이 구리의 용탕 또는 구리합금의 용탕을 주형에 공급하여 소정 형상의 주괴(케이크(cake))를 주조한다.
(열간압연공정(熱間壓延工程)(S20))
주조공정(S10)이 종료된 후에, 주조된 케이크를 소정의 온도로 가열하여 열간압연처리를 함으로써 소정 두께의 열간압연판을 형성한다. 즉 소정의 온도로 가열한 가열로 내에 케이크를 반입한다. 그리고 가열로 내에서 소정의 시간 케이크를 지지하여 케이크를 가열한다. 소정의 시간이 경과하면 케이크를 가열로로부터 반출한다. 그 후에 열간압연기를 사용하여 예를 들면 실온에서 케이크를 소정의 두께가 되도록 압연하여 열간압연판을 형성한다. 열간압연처리가 종료된 후에는, 되도록이면 신속하게 열간압연판을 예를 들면 실온 정도까지 냉각시키면 좋다.
열간압연처리의 처리온도 즉 가열로의 가열온도는 구리합금의 화학조성에 의하여 조정하면 좋다. 예를 들면 구리합금 중에 첨가된 첨가물을 석출시킨 구리합금(석출형 구리합금)에서는, 열간압연처리의 처리온도(특히 열간압연처리의 시작온도)는 구리합금 중에 첨가되어 있는 원소가 고용(固溶)되는 온도이면 좋다. 이에 따라 열간압연처리에 의하여 열간압연판의 표면에 형성되는 산화막(산화스케일)을 감소시킬 수 있다. 즉 열간압연처리의 처리온도가 지나치게 높으면, 열간압연판의 표면에 형성되는 산화스케일이 증대되는 경우가 있다.
(면삭공정(面削工程)(S30))
열간압연공정(S20)이 종료된 후에 면삭을 함으로써, 열간압연처리에 의하여 열간압연판의 표면에 형성된 산화막(산화스케일)을 깎아서 산화막을 제거한다.
(냉간압연공정(冷間壓延工程)·소둔공정(燒鈍工程)(S40·S50))
면삭공정(S30)이 종료된 후에, 열간압연판에 소정의 가공도의 냉간압연처리(냉간압연공정(S40))와, 소정의 온도에서 소정의 시간 가열하는 소둔처리(소둔공정(S50))를 소정 회수 반복하여 실시함으로써 소정 두께의 생지(生地)라고 불리는 냉간압연판을 형성한다.
(마무리 압연공정(S60))
냉간압연공정(S40)과 소둔공정(S50)을 소정 회수 반복한 후에, 냉간압연판에 소정의 가공도로 마무리 압연처리를 하여 기재(2)로서의 소정 두께의 동박 또는 동합금박을 형성한다.
(도금층 형성공정(鍍金層 形成工程)(S70))
마무리 압연공정(S60)이 종료된 후에, 동박 또는 동합금박의 기재(2)의 적어도 어느 하나의 주면 상에, 적어도 바탕도금층(4)과 조화도금층(5)을 구비하는 도금층(3)을 형성한다. 도금층(3)은, 두께가 0.4μm 이상 6.3/(f)1/2μm 이하가 되도록 형성한다.
[바탕도금층 형성공정(S71)]
우선 기재(2)의 적어도 어느 하나의 주면(압연면) 상에, 예를 들면 전해도금에 의하여 소정 두께의 바탕도금층(4)을 성장시켜서 형성한다. 바탕도금층(4)은 예를 들면 황산구리(CuSO4) 등을 주성분으로 하는 도금액을 사용하여 형성하면 좋다.
[조화도금층 형성공정(S72)]
바탕도금층 형성공정(S71)이 종료되면, 예를 들면 조화도금처리에 의하여 바탕도금층(4) 상에 조화도금층(5)을 성장시켜서 형성한다. 즉 조화도금층(5)은, 바탕도금층(4) 상에, 표면에 미세한 요철이 형성되도록 다수의 예를 들면 작은 공 모양이나 수지 모양의 금속(금속립)을 전착시켜서 형성하면 좋다.
또 조화도금층 형성공정(S72)이 종료된 후에, 조화도금층(5) 상에 예를 들면 금속립 탈락방지 도금층을 성장시켜서 형성하더라도 좋다. 이 때에 금속립 탈락방지 도금층은, 예를 들면 바탕도금층(4)을 형성하였을 때에 사용한 도금액과 동일한 도금액을 사용할 수 있다. 또한 조화도금층 형성공정(S72)이 종료된 후 또는 금속립 탈락방지 도금층을 형성한 후에 크롬산염 처리를 하여, 조화도금층(5) 상 또는 금속립 탈락방지 도금층 상에 방청도금층으로서의 크롬산염 피막을 성장시켜서 형성하더라도 좋다.
(최종의 소둔공정(S80))
도금층 형성공정(S70)이 종료되면, 도금층(3)을 형성한 기재(2)를 소정 온도로 소정 시간 가열하는 최종의 소둔처리를 한다. 예를 들면 본 실시형태에 관한 조화동박(1)의 도금층(3) 상에 폴리이미드 등의 수지 등에 의하여 형성되는 수지층을 접합시켜서 프린트 배선판을 형성하는 경우에, 최종의 소둔처리는 수지층을 조화동박(1)에 접합시킬 때의 가열에 의하여 할 수 있다. 또 최종의 소둔처리는, 상기의 수지층을 조화동박(1)에 접합시킬 때의 가열과는 별도의 공정에서 하더라도 좋다. 이에 따라 본 실시형태에 관한 조화동박(1)이 제조되어 그 제조공정을 종료한다.
(4)본 실시형태에 관한 효과
본 실시형태에 의하면, 이하에 나타내는 하나 또는 복수의 효과를 얻을 수 있다.
(a)본 실시형태에 의하면, 조화동박(1)은, 동박 또는 동합금박으로 이루어지는 기재(2)와, 기재(2)의 적어도 어느 하나의 주면 상에 성장되는 도금층(3)을 구비하여 구성되어 있다. 도금층(3)은, 적어도 바탕도금층(4)과 조화도금층(5)을 구비하여 형성되어 있다. 기재(2)의 도금층(3)이 성장되는 면(도금층 성장면)은, 최종의 소둔처리 후에 있어서, 입방체 집합조직의 피크강도비(A)와, 면외배향비(B)와, 면내배향비(C)의 곱셈에 의하여 나타내어지는 기재(2)의 총합배향률이 80% 이상인 면이다. 또한 도금층(3)의 두께는, 조화동박(1)에 전송되는 전기신호의 주파수를 f라고 하였을 때에 0.4μm 이상 6.3/(f)1/2μm 이하이다. 또한 도금층(3)의 표면의 10점평균조도(Rz)가 0.6μm 이상 1.2μm 이하이다. 이에 따라 도체손실을 감소시킴으로써 전송손실을 감소시킬 수 있어 고주파 특성을 향상시킴과 아울러, 조화동박(1)을 사용하여 프린트 배선판이 형성되었을 때에 소정의 필강도(예를 들면 1N/mm 이상)를 유지할 수 있다. 예를 들면 S-ATA rev.3 등의 고속전송규격에 적합한 고주파(기본주파수가 3GHz)의 전기신호가 전송되었을 경우이더라도 전기신호의 도체손실을 감소시키면서, 소정의 필강도를 유지할 수 있다.
(b)본 실시형태에 의하면, 전기신호의 전송손실을 감소시키는 입방체 집합조직이 발달한 결정성이 높은 면을 구비하는 조화동박(1)을 사용하여 동박적층판 및 프린트 배선판을 형성하고 있다. 따라서 동박적층판 및 프린트 배선판의 도체손실을 감소시켜서 고주파 특성을 향상시키면서 소정의 필강도를 유지할 수 있다.
(본 발명의 다른 실시형태)
이상에서는 본 발명의 1실시형태를 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것이 아니라 그 요지를 일탈하지 않는 범위에서 적절하게 변경할 수 있다.
상기 실시형태에서는, 기재(2)의 총합배향률이 80% 이상이고, 도금층(3)의 두께가 0.4μm 이상 6.3/(f)1/2μm 이하이며, 도금층(3)의 표면조도(Rz)가 0.6μm 이상 1.2μm 이하인 경우를 예로 들어 설명하였지만, 이것에 한정되는 것은 아니다. 즉 기재(2)의 총합배향률이 50% 이상인 경우에, 도금층(3)의 표면의 10점평균조도(Rz)가 0.6μm 이상 0.8μm 이하이면 좋다. 이와 같이 최종의 소둔처리 후의 도금층 성장면의 결정배향성이 낮은 경우이더라도 기재(2)의 총합배향률이 50% 이상이면, 도금층(3)의 표면조도(Rz)를 소정의 범위로 함으로써 도체손실을 감소시키면서 소정의 필강도(예를 들면 1N/mm 이상)를 유지할 수 있다.
또한 상기 실시형태에서는, 바탕도금층(4)을 예를 들면 황산구리(CuSO4)를 주성분으로 하는 도금액을 사용하여 형성하였지만, 이것에 한정되는 것은 아니다. 예를 들면 기재(2)로서 압연동박(압연동합금박)이 사용되는 경우에, 바탕도금층(4)을 예를 들면 SPS 등의 유기유황화합물(有機硫黃化合物)을 포함하는 도금액을 사용하여 형성하더라도 좋다. 이에 따라 최종의 소둔공정(S80)에 있어서, 바탕도금층(4)은 기재(2)의 도금층 성장면의 결정조직에 따라 오스트발트(Ostwald) 성장한다. 즉 최종의 소둔처리를 함으로써 바탕도금층(4)의 결정립은 기재(2)의 도금층 성장면의 결정조직과 일체화되도록 결정성장한다. 즉 기재(2)의 도금층 성장면의 결정조직은 바탕도금층(4)의 결정조직을 받아들이면서 결정성장한다. 따라서 겉으로 보기에는 바탕도금층(4)과 기재(2)의 구별이 없어지게 된다. 또한 바탕도금층(4)은 기재(2)의 도금층 성장면의 결정조직과 동일한 결정입경 및 결정배향이 되도록 결정립이 재결정되기 때문에, 바탕도금층(4)의 결정립이 커지게 될 수 있다. 즉 결정립의 크기가 작아 도체손실이 큰 도금층(3)의 두께를 얇게 할 수 있다. 그 결과 바탕도금층(4)의 도전손실이 감소한다. 이 때문에 예를 들면 S-ATA rev.3 등의 고속전송규격에 적합한 고주파의 전기신호가 조화동박(1)에 전송되었을 경우이더라도, 표피효과에 의하여 조화동박(1) 내에 있어서의 전기신호가 흐르는 유효단면적이 감소하는 것을 억제할 수 있어 표피저항을 감소시킬 수 있다. 따라서 도체손실을 더 감소시킬 수 있다. 또 기재(2)로서 예를 들면 결정방위(結晶方位)가 랜덤한 전해동박이 사용되었을 경우에 바탕도금층(4)이 유기유황화합물을 포함하는 도금액을 사용하여 형성되더라도, 최종의 소둔처리에 있어서 바탕도금층(4)은 오스트발트 성장하지 않는다.
또한 상기 실시형태에서는 최종의 소둔공정(S80)을 도금층 형성공정(S70) 후에 하였지만, 이것에 한정되는 것은 아니다. 예를 들면 최종의 소둔공정(S80)을 도금층 형성공정(S70) 전에 하더라도 좋다.
(유전손실에 대하여)
또한 상기 실시형태에서는, 기재(2)의 총합배향률이 80% 이상이고, 도금층(3)의 두께가 0.4μm 이상 6.3/(f)1/2μm 이하이며, 도금층(3)의 표면조도(Rz)가 0.6μm 이상 1.2μm 이하인 경우를 예로 들어 설명하였다. 이 때에 도금층(3)의 표면조도(Rz)가 0.6μm 이상 0.8μm 이하이면, 도체손실을 감소시킬 수 있음과 아울러 유전손실도 감소시킬 수 있다. 따라서 고주파 특성을 더 향상시킬 수 있다.
즉 상기한 바와 같이 전송손실은 도체손실과 유전손실의 합계이다. 따라서 도체손실을 감소시키면서 유전손실을 더 감소시킬 수 있다면, 고주파 특성을 더 향상시킬 수 있다. 유전손실은 이하와 같이 발생한다. 즉 예를 들면 조화동박(1)과, 조화동박(1)이 구비하는 도금층(3) 상에 형성되는 수지층을 구비하여 구성되고, 조화동박(1)에 전기신호의 전송로로서의 회로가 형성되어 있는 프린트 배선판에 전기신호가 전송되면, 회로 주위의 전계(電界)에 변화가 일어난다. 이 전계가 변화되는 주기(주파수)가 수지층을 형성하는 수지의 분극(分極)의 완화시간에 근접하면, 전기변위에 지연이 생긴다. 이 때에 수지 내부에 분자마찰이 발생하여 열이 발생하고, 이 열이 유전손실이 된다. 유전손실의 증감은, 프린트 배선판이 구비하는 수지층의 유전율(비유전율(比誘電率))이나 유전정접(誘電正接)에 의존한다. 그리고 수지층의 비유전율이나 유전정접은, 수지층을 구성하는 수지의 종류에 의하여 결정된다. 예를 들면 수지층이 폴리이미드에 의하여 형성되어 있는 경우에, 일반적으로 수지층의 비유전율은 3.3 정도가 된다. 그러나 조화동박(1)에 형성된 회로가 예를 들면 마이크로스트립 라인(microstrip line)인 경우에, 전기력선은 수지층인 폴리이미드의 외측의 공기 중을 통과하기 때문에, 공기의 비유전율(약 1)의 영향을 받는다. 따라서 수지층의 실효 비유전율은 3.3보다 작아지게 된다. 또한 일반적으로 도체손실은, 프린트 배선판에 전송되는 전기신호의 주파수의 0.5승에 비례하여 증가한다. 이에 대하여 유전손실은, 프린트 배선판에 전송되는 전기신호의 1승에 비례하여 증가한다. 따라서 프린트 배선판에 전송되는 전기신호가 고주파가 될수록 유전손실이 증가한다.
따라서 유전손실을 감소시키기 위하여 수지층을 형성하는 수지로서, 전계변화에 의한 분극을 일으키기 어려운 수지를 사용하는 것을 생각할 수 있다. 예를 들면 수지층을 형성하는 수지로서, 극성이 큰 치환기를 감소시킨 수지나 극성이 큰 치환기를 없앤 수지를 사용하는 것이 생각된다. 그러나 극성이 큰 치환기는, 조화동박(1)과 수지층과의 화학적인 밀착성에 크게 기여하고 있다. 따라서 유전손실을 감소시키기 위하여 극성이 큰 치환기를 감소시킨 수지를 사용하여 수지층이 형성되면, 동박과 수지층과의 밀착성(필강도)이 극단적으로 저하되어 버린다. 즉 프린트 배선판에 형성된 회로의 필링강도(peeling 强度)가 극단적으로 저하되어 버린다.
이 때에 조화동박(1)이 구비하는 도금층(3)의 표면조도(Rz)가 0.6μm 이상 0.8μm 이하이면, 소정의 필강도를 유지하면서 도체손실을 감소시킬 수 있음과 아울러 유전손실을 감소시킬 수 있다. 따라서 고주파 특성을 더 향상시키면서 소정의 필강도를 유지할 수 있다.
(실시예)
다음에 본 발명의 실시예를 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예1)
실시예1에서는, 40ppm의 주석(Sn)을 포함하고, 잔부(殘部)가 구리(Cu) 및 불가피적 불순물로 이루어지는 무산소동(희박동합금)을 사용하였다. 그리고 도가니식 용해로를 사용하여, 질소분위기 하에서 무산소동을 용해시켜서 용탕을 제작하였다. 그 후에 용탕을 주형에 공급하여 소정 형상의 케이크를 주조하였다. 다음에 케이크를 소정의 온도로 가열하여 열간압연처리를 하여 소정 두께의 열간압연판을 제작하였다. 그리고 열간압연판에 소정의 가공도의 냉간압연처리와 소둔처리를 소정 회수 반복하여 실시하여 소정 두께의 냉간압연판을 제작하였다. 그리고 구리 스트립(copper strip)에 마무리 압연처리를 하여 두께가 10.5μm 및 10μm인 동박을 제작하고, 이것을 기재로 하였다. 마무리 압연처리는, 후술하는 최종의 소둔처리를 한 후에, 기재의 도금층 성장면에 있어서의 입방체 집합조직의 총합배향률(기재의 총합배향률)이 80%가 되도록 하였다. 또한 기재의 압연면의 10점평균조도(Rz)는 0.5μm이었다.
다음에 기재에 전해탈지처리(電解脫脂處理)와 산세처리(酸洗處理)를 하여 기재의 표면을 청정화하였다. 즉 우선 수산화나트륨 30g/L와, 탄산나트륨 40g/L를 포함하고, 액온(液溫)을 40℃로 한 수용액을 제작하였다. 그리고 이 수용액 중에서, 전류밀도를 5A/dm2로 하고, 처리시간을 30초로 하여 기재에 전해탈지처리를 하였다. 전해탈지처리가 종료된 후에 기재를 수세(水洗)하였다. 그 후에 황산 150g/L를 포함하고, 액온을 25℃로 한 수용액을 제작하였다. 그리고 이 수용액 중에서, 기재를 10초간 수용액에 침지(浸漬)시켜서 산세처리를 하였다.
그리고 기재에 있어서 어느 하나의 주면(압연면)인 도금층 성장면 상에 도금층을 성장시켜서 형성하였다. 즉 도금층으로서, 기재의 도금층 성장면 측으로부터 순서대로 바탕도금층과, 조화도금층과, 금속립 탈락방지 도금층과, 니켈(Ni)도금층과, 아연(Zn)도금층과, 방청도금층과, 실란커플링층(silane coupling層)을 각각 성장시켜서 형성한 조화동박을 제작하였다.
즉 우선 전해탈지처리와 산세처리를 한 기재를 수세하였다. 그리고 기재에 있어서 어느 하나의 주면인 도금층 성장면 상에 바탕도금층을 성장시켜서 형성하였다. 즉 황산구리오수화물 100g/L와, 황산 60g/L를 포함하고, 액온을 35℃로 한 도금액(이하에서는, 이 도금액을 기본바탕도금액이라고도 한다)을 제작하였다. 그리고 이 기본바탕도금액 중에서, 전류밀도를 8A/dm2로 하고, 처리시간을 20초로 하여 전해도금처리를 함으로써, 기재의 도금층 성장면 상에 두께가 0.6μm인 바탕도금층을 형성하였다. 이하에서는, 바탕도금층을 형성하는 전해도금처리를 바탕도금처리라고도 한다.
다음에 적어도 바탕도금층의 표면을 수세한 후에, 바탕도금층 상에 조화도금층을 성장시켜서 형성하였다. 즉 황산구리오수화물 50g/L와, 황산 80g/L와, 황산철칠수화물 50g/L를 포함하고, 액온을 30℃로 한 조화도금액을 제작하였다. 그리고 이 조화도금액 중에서, 전류밀도를 40A/dm2∼60A/dm2의 범위 내에서 소정의 값으로 하고, 처리시간을 0.5초∼4초의 범위 내에서 소정의 시간으로 하여 조화도금처리를 함으로써, 바탕도금층 상에 두께가 0.6μm인 조화도금층을 형성하였다.
다음에 적어도 조화도금층의 표면을 수세한 후에, 조화도금층 상에 금속립 탈락방지 도금층을 성장시켜서 형성하였다. 금속립 탈락방지 도금층은, 상기의 바탕도금층과 동일한 도금액(기본바탕도금액)을 사용한 전해도금처리에 의하여 형성되었다. 그리고 이 도금액 중에서, 전류밀도를 8A/dm2로 하고, 처리시간을 소정의 시간으로 하여 전해도금처리를 함으로써, 기재의 도금성장면 상에 소정 두께의 금속립 탈락방지 도금층을 형성하였다.
다음에 적어도 금속립 탈락방지 도금층의 표면을 수세한 후에, 금속립 탈락방지 도금층 상에 니켈도금층을 성장시켜서 형성하였다. 즉 황산니켈육수화물 300g/L와, 염화니켈 45g/L와, 붕산 40g/L를 포함하고, 액온을 50℃로 한 도금액을 제작하였다. 그리고 이 도금액 중에서, 전류밀도를 2.5A/dm2로 하고, 처리시간을 5초로 하여 도금처리를 함으로써, 금속립 탈락방지 도금층 상에 두께가 25nm인 니켈도금층을 형성하였다.
다음에 적어도 니켈도금층의 표면을 수세한 후에, 니켈도금층 상에 아연도금층을 성장시켜서 형성하였다. 즉 황산아연칠수화물 90g/L와, 황산나트륨 70g/L를 포함하고, 액온을 30℃로 한 도금액을 제작하였다. 그리고 이 도금액 중에서, 전류밀도를 1.8A/dm2로 하고, 처리시간을 4초로 하여 도금처리를 함으로써, 니켈도금층 상에 두께가 7nm인 아연도금층을 형성하였다.
다음에 적어도 아연도금층의 표면을 수세한 후에, 아연도금층 상에 3가 크롬 화성처리(三價 chromium 化成處理)를 하여, 방청도금층으로서 4nm의 크롬산염 피막(chromate 皮膜)을 형성하였다.
그리고 적어도 크롬산염 피막의 표면을 수세한 후에, 크롬산염 피막 상에 실란 커플링 처리층을 성장시켜서 형성하였다. 즉 3-아미노프로필트리메톡시실란(3-aminopropyltrimethoxysilane)의 농도가 5%인 실란 커플링액 중에서, 액온을 25℃로 하여 5초간 침지시킨 후에 즉시 200℃의 온도에서 건조시켜서 소정 두께의 실란 커플링 처리층을 형성하였다.
또한 기재에 있어서 타방(他方)의 주면 즉 적어도 바탕도금층과 조화도금층을 구비하는 도금층을 성장시켜서 형성한 면과는 반대측의 면에는, 니켈도금층과 아연도금층과 방청도금층으로서의 크롬산염 피막을 각각 기재의 측으로부터 순서대로 성장시켜서 형성하였다. 또 니켈도금층, 아연도금층 및 방청도금층은 각각 상기의 도금층을 구성하는 니켈도금층, 아연도금층 및 방청도금층과 동일한 도금처리조건에서 성장시켜서 형성하였다. 또 이하에서는, 간단하게 「도금층」이라고 할 때에는 상기의 적어도 바탕도금층과 조화도금층을 포함하는 도금층을 의미하는 것으로 한다.
상기한 바와 같이 하여 제작한 조화동박의 도금층(조화처리면)의 표면조도(Rz)를, JIS-B0601에 따라 접촉조도계(接觸粗度計)를 사용하여 측정하였다. 그 결과는 1.2μm이었다.
다음에 상기한 바와 같이 하여 제작한 조화동박을 사용하여 양면 동박적층판을 제작하였다. 즉 우선 조화동박의 도금층 표면이 폴리이미드 필름과 접촉하도록 폴리이미드 필름의 양면에 조화동박을 적층하였다. 그리고 라미네이트 가공을 함으로써 폴리이미드 필름과 조화동박을 클래드 접합시켜서 양면 동박적층판을 제작하였다. 또 폴리이미드 필름으로서, 일본의 우베닛토 카세이 주식회사(UBE-NITTO KASEI CO., LTD) 제품인 유피렉스(UPILEX)를 사용하였다.
그리고 라미네이트 가공을 할 때의 가열에 의하여 조화동박에 최종의 소둔처리를 하였다. 이에 따라 조화동박의 기재의 도금층 성장면(즉 조화동박의 도금층이 성장된 면)은, 입방체 집합조직의 총합배향률이 80%인 면이 되었다.
그리고 양면 동박적층판에 있어서 일방(一方)의 면의 조화동박(조화동박이 구비하는 기재)에 스루홀의 형성, 스루홀 도금처리를 순차적으로 한 후에 에칭처리를 하고, 전기신호의 전송로인 회로로서 100mm의 마이크로스트립 라인의 배선패턴을 형성하여 프린트 배선판을 형성하였다. 이 때에 프린트 배선판의 특성임피던스가 50±5Ω이 되도록 마이크로스트립 라인의 선폭(線幅)을 결정하였다. 이 프린트 배선판을 실시예1의 시료로 하였다.
(실시예2)
실시예2에서는, 기재의 총합배향률이 90%가 되도록 마무리 압연처리를 하였다. 이 이외에는 상기의 실시예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 실시예2의 시료로 하였다.
(실시예3)
실시예3에서는, 기재의 총합배향률이 90%가 되도록 마무리 압연처리를 하였다. 또한 바탕도금층의 두께가 0.2μm가 되도록 바탕도금처리를 하고, 조화도금층의 두께가 1.0μm가 되도록 전류밀도를 낮게 하여(예를 들면 40A/dm2로 하여) 조화도금처리를 하였다. 이 이외에는 상기의 실시예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 실시예3의 시료로 하였다.
(실시예4)
실시예4에서는, 소정량의 은(Ag)과 소정량의 붕소(B)를 포함하고, 잔부가 구리 및 불가피적 불순물로 이루어지는 무산소동을 사용하여 기재로 하여 압연동박을 제작하였다. 또한 기재의 총합배향률이 95%가 되도록 마무리 압연처리를 하였다. 조화도금층의 두께를 0.3μm로 한 것 이외에는 상기의 실시예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 실시예4의 시료로 하였다.
(실시예5)
실시예5에서는, 상기의 기본바탕도금액에 첨가제로서 유기유황화합물(SPS)(분말시약)을 40mg/L와, 폴리프로필렌글리콜(polypropyleneglycol)(액체시약)을 4ml/L와, 디알릴디알킬암모늄알킬설페이트(diallyldialkylammoniumalkylsulfate)를 0.3g/L와, 염산을 0.15ml/L를 첨가하고, 액온을 35℃로 한 도금액(이하에서는, 이 도금액을 첨가제가 들어간 바탕도금액이라고도 한다)을 사용하여 바탕도금층을 형성하였다. 조화도금층의 두께를 0.36μm로 한 것 이외에는 상기의 실시예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 실시예5의 시료로 하였다.
(실시예6)
실시예6에서는, 기재의 총합배향률이 90%가 되도록 마무리 압연처리를 하였다. 또한 조화도금층의 두께가 0.2μm가 되도록 조화도금처리를 하였다. 또한 도금층의 표면조도(Rz)가 0.8μm가 되도록 도금층을 형성하였다. 이 이외에는 상기의 실시예5와 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 실시예6의 시료로 하였다.
(실시예7∼8)
실시예7∼8에서는, 도금층의 표면조도(Rz)가 각각 0.7μm, 0.6μm가 되도록 도금층을 형성하였다. 이 이외에는 상기의 실시예6과 마찬가지로 하여 프린트 배선판을 각각 제작하였다. 이들을 각각 실시예7 및 실시예8의 시료로 하였다.
(실시예9)
실시예9에서는, 터프 피치 동(TPC)을 사용하여 기재로 하여 압연동합금박을 제작하였다. 또한 기재의 총합배향률이 50%가 되도록 마무리 압연처리를 하였다. 이 이외에는 상기의 실시예6과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 실시예9의 시료로 하였다.
(실시예10∼11)
실시예10∼11에서는, 도금층의 표면조도(Rz)가 각각 0.7μm, 0.6μm가 되도록 도금층을 형성하였다. 이 이외에는 상기의 실시예9와 마찬가지로 하여 프린트 배선판을 각각 제작하였다. 이것들을 각각 실시예10 및 실시예11의 시료로 하였다.
(비교예1)
비교예1에서는, 터프 피치 동(TPC)을 사용하여 기재로 하여 압연동합금박을 제작하였다. 또한 기재의 총합배향률이 50%가 되도록 마무리 압연처리를 하였다. 이 이외에는 상기의 실시예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 비교예1의 시료로 하였다.
(비교예2)
비교예2에서는, 조화도금층의 두께가 1.2μm가 되도록 조화도금처리를 하였다. 또한 도금층의 표면조도(Rz)가 2.3μm가 되도록 도금층을 형성하였다. 이 이외에는 상기의 비교예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 비교예2의 시료로 하였다.
(비교예3)
비교예3에서는, 기재의 총합배향률이 90%가 되도록 마무리 압연처리를 하였다. 또한 조화도금층의 두께가 1.2μm가 되도록 조화도금처리를 하였다. 또한 도금층의 표면조도(Rz)가 2.3μm가 되도록 도금층을 형성하였다. 이 이외에는 상기의 실시예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 비교예3의 시료로 하였다.
(비교예4)
비교예4에서는, 기재로서 두께가 10μm 또는 10.5μm인 전해동박을 사용하였다. 전해동박의 도금층 성장면에 있어서의 입방체 집합조직의 총합배향률은 5%이었다. 그리고 바탕도금층의 두께가 10.6μm가 되고, 조화도금층의 두께가 0.6μm가 되도록 바탕도금처리 및 조화도금처리를 각각 하였다. 또한 도금층의 두께가 12μm가 되고, 조화동박의 도금층의 표면조도(Rz)가 1.2μm가 되도록 도금층을 형성하였다. 이 이외에는 상기의 실시예1과 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 비교예4의 시료로 하였다.
(비교예5)
비교예5에서는, 기재로서 두께가 10μm 또는 10.5μm인 전해동박을 사용하였다. 전해동박의 도금층 성장면에 있어서의 입방체 집합조직의 총합배향률은 5%이었다. 그리고 기재에 있어서 어느 하나의 주면인 도금층 성장면 상에 두께가 12μm인 바탕도금층을 성장시켜서 형성하였다. 또한 도금층의 표면조도(Rz)가 0.6μm가 되도록 도금층을 형성하였다. 또 비교예5에서는, 조화도금층을 형성하지 않고 무조화박(無粗化箔)을 제작하였다. 이 이외에는 상기의 비교예4와 마찬가지로 하여 프린트 배선판을 제작하였다. 이것을 비교예5의 시료로 하였다.
상기의 실시예1∼11 및 비교예1∼5의 제작조건을 표1에 정리하여 나타낸다. 표1에 있어서 기재의 총합배향률이라는 것은, 최종의 소둔처리 후의 기재의 도금층 성장면에 있어서의 입방체 집합조직의 총합배향률이다. 또한 바탕도금액 칸의 「기본」이라는 것은 바탕도금층을 기본바탕도금액을 사용하여 형성한 것을 나타내고, 「첨가제가 들어감」이라는 것은 바탕도금층을 첨가제가 들어간 바탕도금액을 사용하여 형성한 것을 나타낸다.
Figure 112014066179514-pat00001
(평가)
실시예1∼11 및 비교예1∼5의 각 시료에 대하여 전송손실을 측정하여 고주파 특성을 평가하였다. 또 각 시료에 대한 전송손실의 측정은, 아질렌트(Agilent)사 제품의 네트워크 어낼라이저(network analyzer) N5230A를 사용하여, 소정의 캘리브레이션(calibration)을 실시한 후에 프로브(probe) 접점에서 측정하였다. 그리고 기재의 총합배향률, 도금층의 두께, 도금층의 표면조도(Rz), 바탕도금층의 형성에 사용되는 도금액 및 유전손실에 대하여 평가하였다.
[총합배향률의 평가]
도6에, 실시예1, 2, 4 및 비교예1, 4의 각 시료가 구비하는 기재의 총합배향률과 전송손실과의 관계를 그래프 도에 의하여 나타낸다. 실시예1, 2, 4 및 비교예1의 각 시료는, 도금층의 두께(도금층의 합계두께)가 1.5μm이고, 도금층의 표면조도(Rz)가 1.2μm이다. 즉 실시예1, 2, 4 및 비교예1의 각 시료는 각각 기재의 총합배향률만이 다르게 되어 있다. 또한 비교예4의 시료는, 기재로서 총합배향률이 5%인 전해동박을 사용하고 있다. 또한 비교예5는, 일반적으로 고주파 특성이 우수하고 평활도가 높은 무조화의 전해동박을 기재로서 사용하고 있다. 이 때문에 도6에서는, 실시예1, 2, 4 및 비교예1, 4의 각 시료의 전송손실은 비교예5의 전송손실에 대한 비율(전송손실비)로 나타내었다. 즉 전송손실은, 비교예5의 시료의 전송손실을 100%라고 하였을 때의 상대비율로 나타내었다. 따라서 전송손실비가 100%를 넘는 경우에는 비교예5의 시료보다 전송손실이 큰 것을 나타낸다. 도6으로부터, 실시예1의 시료는 비교예5의 시료와 동일한 정도까지 전송손실을 감소시킬 수 있다는 것을 확인하였다. 또한 실시예2 및 실시예4의 시료는 비교예5의 시료보다 전송손실을 감소시킬 수 있다는 것을 확인하였다. 이에 대하여 비교예1 및 비교예4의 시료는 비교예5의 시료보다 전송손실이 증가하는 것을 확인하였다. 즉 도6으로부터, 기재의 총합배향률이 80% 이상이면 비교예5의 시료와 동일한 정도 이상의 고주파 특성을 얻을 수 있다는 것을 확인하였다. 예를 들면 9GHz의 고주파의 전기신호가 전송되었을 경우이더라도 비교예5의 시료와 동일한 정도의 전송손실을 유지할 수 있다는 것을 확인하였다.
[도금층의 두께 평가]
실시예1∼11 및 비교예1∼5의 각 시료에 대하여 필강도를 측정하였다. 그 결과를 표1에 나타낸다.
<바탕도금층의 두께의 평가>
바탕도금층의 두께와 필강도 및 고주파 특성과의 관계에 관한 평가를 하였다. 표1로부터, 예를 들면 바탕도금층의 두께가 0.6μm인 실시예2의 시료와, 바탕도금층의 두께가 0.2μm인 실시예3의 시료를 비교하면, 실시예3의 시료의 필강도는 실시예2의 시료의 필강도와 비교하여 약간 낮은 것을 확인하였다. 그러나 실시예3의 시료는 실용상 충분한 필강도(예를 들면 1N/mm 이상)를 구비하는 것을 확인하였다. 즉 바탕도금층의 두께가 0.2μm 이상이면, 바탕도금층 상에 조화도금층을 균일하게 형성할 수 있어 소정의 필강도를 유지할 수 있는 것을 확인하였다. 또한 실시예2의 시료와 실시예3의 시료는, 전송손실은 동일한 정도인 것을 확인하였다. 이에 대하여 예를 들면 두께가 0.1μm인 바탕도금층 상에 조화도금층을 형성하고, 표면조도(Rz)가 1.2μm인 도금층을 형성한 조화동박을 사용하여 제작한 프린트 배선판의 필강도는 0.6N/mm이었다. 이들로부터, 바탕도금층의 두께가 0.2μm 이상이면 고주파 특성을 향상시키면서 소정의 필강도를 유지할 수 있다는 것을 확인하였다.
<조화도금층의 두께 평가>
다음에 조화도금층의 두께와 필강도 및 고주파 특성과의 관계에 관한 평가를 하였다. 표1의 실시예6∼9로부터, 조화도금층의 두께가 0.2μm 이상이면 바탕도금층 상에 조화도금층을 균일하게 형성할 수 있어 소정의 필강도(예를 들면 1N/mm 이상)를 유지할 수 있다는 것을 확인하였다. 또한 실시예6∼9의 각 시료는, 비교예5의 시료와 동일한 정도 이하까지 전송손실을 감소시킬 수 있다는 것을 확인하였다. 이에 대하여 예를 들면 두께가 0.1μm인 조화도금층을 형성하였을 경우에, 바탕도금층 상에 금속립을 균일하게 전착시킬 수 없어 소위 도금 누락이 발생하게 되어 소정의 필강도를 유지할 수 없다는 것을 확인하였다.
또한 실시예3으로부터, 조화도금층의 두께가 1.0μm이면 도금층의 표면조도(Rz)를 1.2μm로 할 수 있어 전송손실을 감소시키면서 소정의 필강도를 유지할 수 있다는 것을 확인하였다. 이에 대하여 조화도금층의 두께를 더 두껍게 하기 위하여 실시예3의 시료의 제작 시보다 조화도금처리의 전류밀도를 낮게 하면, 바탕도금층 상에 균일하게 금속립을 전착시킬 수 없어 조화도금처리를 할 수 없다는 것을 확인하였다. 또한 비교예2로부터, 조화도금처리의 전류밀도를 낮게 하지 않고 조화도금층의 두께를 두껍게 하면, 도금층의 표면조도(Rz)가 커지기 때문에 전기신호의 전송거리가 길어지게 되어 전송손실이 증가한다는 것을 확인하였다.
이상의 결과로부터, 조화도금층의 두께가 0.2μm 이상 1.0μm 이하이면 전송손실을 감소시켜서 고주파 특성을 향상시키면서 소정의 필강도를 유지할 수 있다는 것을 확인하였다.
<도금층의 두께 평가>
이상의 결과로부터, 도금층의 두께의 하한값은 0.4μm가 되는 것을 확인하였다. 또한 도금층의 상한값은, 상기한 바와 같이 전기신호의 주파수에 의하여 결정된다. 즉 프린트 배선판의 도체로서 조화동박을 사용하는 경우에 도금층의 상한값은 6.3/(f)1/2μm가 된다. 예를 들면 전기신호의 기본주파수가 3GHz인 경우에, 제3고조파까지 고려하면 도4로부터 도금층의 상한값은 2μm이면 좋다. 또한 상기한 바와 같이 조화도금층의 두께의 하한값은 0.2μm이기 때문에, 기본주파수가 3GHz인 경우에 바탕도금층의 두께의 상한값은 1.8μm가 된다.
[표면조도의 평가]
다음에 실시예1∼11 및 비교예1∼5에 있어서 각 시료의 도금층 표면의 10점평균조도(Rz)와 고주파 특성과의 관계에 관한 평가를 하였다. 도7에, 실시예2, 6, 8 및 비교예3에 있어서 각 시료의 도금층의 표면조도(Rz)와 전송손실과의 관계를 그래프 도에 의하여 나타낸다. 또 도7에서는, 실시예2, 6, 8 및 비교예3에 있어서 각 시료의 전송손실은 비교예5의 전송손실에 대한 비율(전송손실비)로 나타내고 있다.
실시예2, 실시예6, 실시예8 및 비교예3의 각 시료는 각각 기재의 총합배향률이 90%이지만, 도금층의 표면조도(Rz)가 다르게 되어 있다. 도7로부터, 도금층의 표면조도(Rz)가 작아짐에 따라 전송손실이 감소하는 것을 확인하였다. 예를 들면 실시예2의 시료에서는, 전송손실을 비교예5의 시료와 동일한 정도까지 감소시키면서 비교예5의 시료보다 필강도가 높아지는 것을 확인하였다.
이에 대하여 비교예3으로부터, 기재의 총합배향률이 80% 이상인 경우에 도금층의 표면조도(Rz)가 1.2μm를 넘으면 비교예5의 시료와 비교하여 전기신호의 전송거리가 길어져 버려서 전송손실이 증가하는 것을 확인하였다. 또한 도금층의 표면조도(Rz)가 0.6μm 미만인 경우에 소정의 필강도(예를 들면 1N/mm 이상)를 유지할 수 없다는 것을 확인하였다.
이상의 결과로부터, 기재의 총합배향률이 80% 이상인 경우에 도금층의 표면조도(Rz)가 0.6μm 이상 1.2μm 이하이면 전송손실을 감소시키면서 소정의 필강도(예를 들면 1N/mm 이상)를 유지할 수 있다는 것을 확인하였다.
또한 도8에, 실시예9∼11 및 비교예1에 있어서 각 시료의 도금층의 표면조도(Rz)와 전송손실과의 관계를 그래프 도에 의하여 나타낸다. 또 도8에서는, 실시예9∼11 및 비교예1에 있어서 각 시료의 전송손실은 비교예5의 전송손실에 대한 비율(전송손실비)로 나타내고 있다. 실시예9∼11 및 비교예1의 각 시료는 각각 기재의 총합배향률이 50%이지만, 조화동박의 도금층의 표면조도(Rz)가 다르게 되어 있다. 도8로부터, 기재의 총합배향률이 50%인 경우에 도금층의 표면조도(Rz)가 0.6μm 이상 0.8μm 이하이면 전송손실을 비교예5의 시료와 동일한 정도 이하로 감소시키면서 비교예5의 시료보다 필강도가 높아지는 것을 확인하였다.
[바탕도금층의 형성에 사용되는 도금액의 평가]
다음에 첨가제가 들어간 바탕도금액을 사용하여 형성한 바탕도금층에 관한 평가를 하였다. 도9에, 실시예1, 5, 7, 10 및 비교예5의 각 시료에 전송되는 전기신호의 주파수와 전송손실과의 관계를 그래프 도에 의하여 나타낸다. 도9로부터, 전송되는 전기신호의 주파수가 9GHz 이상인 경우에 실시예5, 실시예7 및 실시예10의 시료 즉 바탕도금층을 첨가제가 들어간 바탕도금액을 사용하여 형성한 시료이면 전송손실을 더 감소시킬 수 있다는 것을 확인하였다.
이것은, 바탕도금층을 첨가제가 들어간 바탕도금액을 사용하여 형성함으로써 최종의 소둔처리를 할 때에, 바탕도금층의 결정이 기재의 압연면(도금층 성장면)의 결정조직에 따라 기재의 도금층 성장면의 결정조직과 일체화되도록 오스트발트 성장시키기 때문이다. 이에 따라 겉으로 보기에는, 바탕도금층과 기재의 구별이 없어짐과 아울러 바탕도금층의 결정립이 커지게 된다. 따라서 결정립이 작아 도체손실이 큰 도금층의 두께를 얇게 할 수 있고, 그 결과 바탕도금층에서의 도전손실을 감소시킬 수 있다.
또한 전기신호의 통신속도가 6Gbps보다 고속인(전기신호의 기본주파수가 3GHz보다 높은) 경우에 예를 들면 제3고조파까지 고려한 전기신호의 주파수가 20GHz일 경우에, 전기신호가 기재에도 전송되도록 하기 위해서는 도4로부터 도금층의 두께를 1.4μm 미만으로 할 필요가 있다는 것을 알 수 있다. 이 때에 바탕도금층을 첨가제 들어간 도금액을 사용하여 형성하고 있으면, 라미네이트 가공에 의하여 최종의 소둔처리가 이루어질 때에 바탕도금층이 오스트발트 성장한다. 따라서 바탕도금층은, 기재인 압연동박과 동일한 결정입경 및 결정배향이 되어, 겉으로 보기에는 바탕도금층은 기재와 일체화된다. 그 결과 결정립이 작아 도체손실이 큰 도금층의 두께를 고려할 때에 바탕도금층의 두께를 고려할 필요가 없게 된다. 즉 전기신호의 통신속도가 6Gbps보다 고속인(전기신호의 기본주파수가 3GHz보다 높은) 경우에, 도금층의 두께로부터 바탕도금층의 두께를 뺀 두께가 1.4μm가 되도록 하면 좋다는 것을 확인하였다.
다음에 첨가제가 들어간 바탕도금액을 사용하여 형성한 바탕도금층의 두께와 기재의 총합배향률과의 관계에 관한 평가를 하였다. 도10에, 실시예6 및 실시예9의 시료에 첨가제가 들어간 바탕도금액을 사용하여 형성한 바탕도금층의 두께와 기재의 총합배향률과의 관계를 그래프 도에 의하여 나타낸다. 기재의 총합배향률의 평가는 X선 회절법에 의하여 이루어졌다. 도10으로부터, 바탕도금층의 두께가 2μm 이하이면, 최종의 소둔처리에 의한 가열에 의하여 기재의 도금층 성장면의 결정조직이 결정성장할 때에, 바탕도금층은 오스트발트 성장하여 기재의 도금층 성장면과 바탕도금층의 결정조직이 일체화된다는 것을 확인하였다. 따라서 오스트발트 성장한 바탕도금층의 결정영역에서는 결정립이 커지기 때문에, 오스트발트 성장하지 않고 있는 랜덤한 결정방위를 구비하고 결정립이 작은 도금층에 비하여 도체손실이 매우 작아지는 것을 확인하였다. 또 첨가제가 들어간 바탕도금액을 사용하여 형성하였을 경우이더라도 균일한 조화도금층을 형성하기 위하여 바탕도금층의 두께의 하한값은 0.2μm이면 좋다는 것을 확인하였다.
[유전손실에 대하여]
도11에, 실효 비유전율과 도금층의 표면조도(Rz)와의 관계를 그래프 도에 의하여 나타낸다. 도11은, 주파수가 20GHz인 전기신호를 전송하였을 경우에 있어서 실효 비유전율과 도금층의 표면조도(Rz)와의 관계를 나타내는 그래프 도이다. 도11로부터, 도금층의 표면조도(Rz)가 0.8μm 이하이면 실효 비유전율이 낮아지게 되어 유전손실을 감소시킬 수 있다는 것을 확인하였다. 예를 들면 전기신호의 주파수가 9GHz 이상인 고주파 영역에서는, 실시예6∼실시예11의 시료와 같이 도금층의 표면조도(Rz)를 0.6μm 이상 0.8μm 이하로 함으로써 도체손실을 감소시키면서, 각 시료가 구비하는 수지층측의 유전손실을 더 감소시킬 수 있다는 것을 확인하였다. 또 실효 비유전율(εeff)은 다음에 나타내는 (식8)에 의하여 정의할 수 있다. 또 다음의 (식8)에 있어서 비투자율(比透磁率)은 1로 하였다.
(수식1)
Figure 112014066179514-pat00002
여기에서 θ는 전압과 전류의 위상차이고, c는 용량이고, f는 주파수이며, L은 인덕턴스이다.
1 : 조화동박
2 : 기재
3 : 도금층
4 : 바탕도금층
5 : 조화도금층

Claims (7)

  1. 고주파의 전기신호가 전송되는 프린트 배선판(print 配線板)에 사용되는 조화동박(粗化銅箔 : roughening copper foil)으로서,
    동박 또는 동합금박(銅合金箔)으로 이루어지는 기재(基材)와,
    상기 기재의 적어도 어느 하나의 주면(主面) 상에 성장되는 바탕도금층 및 상기 바탕도금층 상에 성장되는 조화도금층(粗化鍍金層)을 구비하는 도금층을
    구비하고,
    최종의 소둔처리(燒鈍處理) 후의 상기 기재의 도금층 성장면(鍍金層 成長面)은, X선 회절법에 의하여, 상기 도금층 성장면에 대한 X선의 입사각도를 θ로 하여 2θ/θ법에 의하여 측정하여 얻어진 입방체 집합조직의 피크강도비(peak强度比)를 A라고 하고, ω스캔에 의하여 측정하여 얻어진 상기 입방체 집합조직의 로킹 커브(rocking curve)의 반가폭(半價幅)과 적분폭(積分幅)의 비율인 면외배향비(面外配向比)를 B라고 하고, φ스캔에 의하여 얻어진 극점도(極点圖)로부터 산출한 상기 입방체 집합조직의 반가폭과 적분폭의 비율인 면내배향비(面內配向比)를 C라고 하였을 때에, A와 B와 C의 곱으로 나타내어지는 상기 입방체 집합조직의 총합배향률(總合配向率)이 80% 이상인 면이고,
    상기 전기신호의 주파수를 f[GHz]라고 하였을 때에, 상기 도금층의 두께가 0.4μm 이상 6.3/(f)1/2μm 이하이고,
    상기 도금층의 표면의 10점평균조도(十点平均粗度)(Rz)가 0.6μm 이상 1.2μm 이하인 것을 특징으로 하는 조화동박.
  2. 제1항에 있어서,
    상기 도금층의 표면의 10점평균조도(Rz)가 0.6μm 이상 0.8μm 이하인 것을 특징으로 하는 조화동박.
  3. 고주파의 전기신호가 전송되는 프린트 배선판에 사용되는 조화동박으로서,
    동박 또는 동합금박으로 이루어지는 기재와,
    상기 기재의 어느 하나의 주면 상에 성장되는 바탕도금층 및 상기 바탕도금층 상에 성장되는 조화도금층을 구비하는 도금층을
    구비하고,
    최종의 소둔처리 후의 상기 기재의 도금층 성장면은, X선 회절법에 의하여, 상기 도금층 성장면에 대한 X선의 입사각도를 θ로 하여 2θ/θ법에 의하여 측정하여 얻어진 입방체 집합조직의 피크강도비를 A라고 하고, ω스캔에 의하여 측정하여 얻어진 상기 입방체 집합조직의 로킹 커브의 반가폭과 적분폭의 비율에 의하여 정의되는 면외배향비를 B라고 하고, φ스캔에 의하여 얻어진 극점도로부터 산출한 상기 입방체 집합조직의 반가폭과 적분폭의 비율에 의하여 정의되는 면내배향비를 C라고 하였을 때에, A와 B와 C의 곱으로 나타내어지는 상기 입방체 집합조직의 총합배향률이 50% 이상인 면이고,
    상기 전기신호의 주파수를 f[GHz]라고 하였을 때에, 상기 도금층의 두께가 0.4μm 이상 6.3/(f)1/2μm 이하이고,
    상기 도금층의 표면의 10점평균조도(Rz)가 0.6μm 이상 0.8μm 이하인 것을 특징으로 하는 조화동박.
  4. 제1항 또는 제3항에 있어서,
    상기 바탕도금층은, 유기유황화합물(有機硫黃化合物)을 포함하는 도금액을 사용하여 형성되어 있는 것을 특징으로 하는 조화동박.
  5. 제1항 내지 제3항 중 어느 하나의 항의 조화동박과,
    상기 조화동박의 도금층 성장면과 접촉하도록 형성되는 수지층(樹脂層)을
    구비하는 것을 특징으로 하는 동박적층판(copper-clad laminate).
  6. 제4항의 조화동박과,
    상기 조화동박의 도금층 성장면과 접촉하도록 형성되는 수지층을
    구비하는 것을 특징으로 하는 동박적층판.
  7. 제5항의 동박적층판을 사용하여 형성된 것을 특징으로 하는 프린트 배선판.
KR1020140088795A 2013-07-30 2014-07-15 조화동박, 동박적층판 및 프린트 배선판 KR102275187B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-158039 2013-07-30
JP2013158039A JP2015028197A (ja) 2013-07-30 2013-07-30 粗化銅箔、銅張積層板及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20150014850A KR20150014850A (ko) 2015-02-09
KR102275187B1 true KR102275187B1 (ko) 2021-07-07

Family

ID=52492046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140088795A KR102275187B1 (ko) 2013-07-30 2014-07-15 조화동박, 동박적층판 및 프린트 배선판

Country Status (3)

Country Link
JP (1) JP2015028197A (ko)
KR (1) KR102275187B1 (ko)
TW (1) TWI667947B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047897A (ko) 2016-11-01 2018-05-10 케이씨에프테크놀로지스 주식회사 표면처리 전해동박, 이의 제조방법, 및 이의 용도
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
CN110777379A (zh) * 2020-01-03 2020-02-11 苏师大半导体材料与设备研究院(邳州)有限公司 一种电路板铜箔的粗化处理装置
HU231472B1 (hu) * 2020-01-30 2024-02-28 Mitsui Mining & Smelting Co. Ltd. Elektrolitikus rézfólia
JPWO2022255422A1 (ko) * 2021-06-03 2022-12-08
CN115589667B (zh) * 2021-07-06 2023-09-08 长春石油化学股份有限公司 表面处理铜箔及铜箔基板
US12060647B2 (en) 2021-07-06 2024-08-13 Chang Chun Petrochemical Co., Ltd. Surface-treated copper foil and copper clad laminate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704025B2 (ja) 2004-12-21 2011-06-15 Ｊｘ日鉱日石金属株式会社 高周波回路用粗化処理圧延銅箔及びその製造方法
JP5184328B2 (ja) 2008-12-19 2013-04-17 古河電気工業株式会社 可動接点部品用銀被覆材およびその製造方法
JP5189683B2 (ja) 2011-03-24 2013-04-24 Ｊｘ日鉱日石金属株式会社 圧延銅合金箔
JP5362898B1 (ja) 2012-11-09 2013-12-11 Ｊｘ日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板並びに銅張積層板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS474025Y1 (ko) 1968-06-20 1972-02-12
JPH0335679A (ja) 1989-06-30 1991-02-15 Sharp Corp テレビ電話装置
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP5282675B2 (ja) * 2009-06-23 2013-09-04 日立電線株式会社 プリント配線板用銅箔およびその製造方法
US9580829B2 (en) * 2010-05-07 2017-02-28 Jx Nippon Mining & Metals Corporation Copper foil for printed circuit
KR101341159B1 (ko) * 2011-09-16 2013-12-13 서울시립대학교 산학협력단 고반사율을 갖는 ｌｅｄ 리드프레임 도금 방법
CN103290345B (zh) * 2012-02-28 2015-07-01 Jx日矿日石金属株式会社 轧制铜箔

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704025B2 (ja) 2004-12-21 2011-06-15 Ｊｘ日鉱日石金属株式会社 高周波回路用粗化処理圧延銅箔及びその製造方法
JP5184328B2 (ja) 2008-12-19 2013-04-17 古河電気工業株式会社 可動接点部品用銀被覆材およびその製造方法
JP5189683B2 (ja) 2011-03-24 2013-04-24 Ｊｘ日鉱日石金属株式会社 圧延銅合金箔
JP5362898B1 (ja) 2012-11-09 2013-12-11 Ｊｘ日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板並びに銅張積層板

Also Published As

Publication number Publication date
KR20150014850A (ko) 2015-02-09
JP2015028197A (ja) 2015-02-12
TW201505494A (zh) 2015-02-01
TWI667947B (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
KR102275187B1 (ko) 조화동박, 동박적층판 및 프린트 배선판
KR101129471B1 (ko) 표면처리동박 및 회로기판
TWI619409B (zh) 表面處理銅箔、積層板、印刷配線板、電子機器、附載體銅箔及印刷配線板之製造方法
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
KR102066316B1 (ko) 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기
JP4916154B2 (ja) 回路用銅又は銅合金箔
JP6149066B2 (ja) 表面処理銅箔
JP6893572B2 (ja) 表面処理銅箔の製造方法
KR102274906B1 (ko) 구리박 및 이것을 갖는 동장 적층판
KR20170085991A (ko) 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법
KR101203436B1 (ko) 프린트 배선판용 동박
TWI610803B (zh) 表面處理銅箔
JP7114499B2 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JP2006103189A (ja) 表面処理銅箔並びに回路基板
KR101607381B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
KR20150074219A (ko) 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판
JP4296250B2 (ja) 高周波回路用銅箔およびその製造方法
KR20140119750A (ko) 프린트 배선판용 동박 및 그것을 사용한 적층체, 프린트 배선판 및 전자 부품
KR102655111B1 (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
KR20140125720A (ko) 구리도금층 부착 압연동박
JP7114500B2 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JP5075099B2 (ja) 表面処理銅箔及びその表面処理方法、並びに積層回路基板
JP5116943B2 (ja) 高周波回路用銅箔及びその製造方法
JP6379055B2 (ja) 表面処理銅箔及び積層板
JP4429611B2 (ja) 銅合金複合箔、その製造法及び該銅合金複合箔を用いた高周波伝送回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant