KR20170085991A - 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 - Google Patents

동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 Download PDF

Info

Publication number
KR20170085991A
KR20170085991A KR1020170007297A KR20170007297A KR20170085991A KR 20170085991 A KR20170085991 A KR 20170085991A KR 1020170007297 A KR1020170007297 A KR 1020170007297A KR 20170007297 A KR20170007297 A KR 20170007297A KR 20170085991 A KR20170085991 A KR 20170085991A
Authority
KR
South Korea
Prior art keywords
copper foil
less
minutes
surface roughness
measured
Prior art date
Application number
KR1020170007297A
Other languages
English (en)
Inventor
료 후쿠치
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170085991A publication Critical patent/KR20170085991A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22FCHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/02Alloys based on copper with tin as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206Insulating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • ing And Chemical Polishing (AREA)
  • Metal Rolling (AREA)

Abstract

회로 가공성이 양호하고, 고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제되는 동박 및 동장 적층판을 제공한다. 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 200℃에서 30분간 가열한 후 또는 130℃에서 30분간 가열한 후 또는 300℃에서 30분간 가열한 후에 층상 구조를 가지는 동박.

Description

동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 {COPPER FOIL, COPPER CLAD LAMINATE, METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD, METHOD OF MANUFACTURING ELECTRONIC DEVICE, METHOD OF MANUFACTURING TRANSMISSION LINE AND METHOD OF MANUFACTURING ANTENNA}
본 발명은, 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법에 관한 것이다.
프린트 배선판은 이 반세기에 걸쳐 큰 진전을 이루어, 오늘날은 거의 모든 전자기기에 사용되기까지 이르고 있다. 최근 전자기기의 소형화, 고성능화 요구 증대에 따라 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대하여 뛰어난 고주파 대응이 요구되고 있다.
고주파용 기판에는 출력 신호의 품질을 확보하기 위해 전송 손실 저감이 요구되고 있다. 전송 손실은 주로 수지(기판 측)에서 기인하는 유전체 손실과, 도체(동박 측)에서 기인하는 도체 손실로 구성되어 있다. 유전체 손실은 수지의 유전율 및 유전 정접(正接)이 작아질수록 감소한다. 고주파 신호에 있어서, 도체 손실은 주파수가 높아질수록 전류는 도체 표면으로 밖에 흐르지 않게 된다는 표면 효과에 의해 전류가 흐르는 단면적이 감소하여, 저항이 높아지는 것이 주된 원인이 되고 있다. 이 때문에, 고주파 회로를 형성하는 경우, 통상보다도 정밀도 좋게 회로를 형성할 필요가 있어, 뛰어난 회로 가공성이 필요하다.
고주파용 동박의 전송 손실을 저감시키는 기술로서는, 예를 들면, 특허문헌 1에 금속박 표면의 한쪽 면 또는 양쪽 면에 은 또는 은합금 군을 피복하고, 해당 은 또는 은합금 피복층 위에 은 또는 은합금 이외의 피복층이 상기 은 또는 은합금 피복층의 두께보다 얇게 실시되어 있는 고주파 회로용 금속박이 개시되어 있다. 그리고, 이것에 의하면, 위성통신에서 사용되는 것과 같은 초고주파 영역에 있어서도 표면 효과에 의한 손실을 작게 한 금속박을 제공할 수 있다고 기재되어 있다.
또한, 특허문헌 2에는 압연 동박의 재결정 소둔 후의 압연면에서의 X선 회절로 구한 (200)면의 적분 강도 (I(200))이 미분말 구리의 X선 회절로 구한 (200)면의 적분 강도 (IO(200))에 대하여, I(200)/IO(200)>40이고, 해당 압연면에 전해 도금에 의한 조화(粗化) 처리를 실시한 후의 조화 처리면의 산술평균 거칠기(Ra)가 0.02㎛~0.2㎛, 10점 평균 거칠기(Rz)가 0.1㎛~1.5㎛이며, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 동박이 개시되어 있다. 그리고, 이것에 의하면, 1GHz를 넘는 고주파수 하에서 사용 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.
더욱이, 특허문헌 3에는 동박의 표면 일부가 혹 모양 돌기로 이루어지는 표면 조도(粗度)가 2~4㎛인 요철면인 것을 특징으로 하는 전해 동박이 개시되어 있다. 그리고, 이것에 의하면, 고주파 전송 특성이 뛰어난 전해 동박을 제공할 수 있다고 기재되어 있다.
특허문헌 1: 일본특허공보 제4161304호 특허문헌 2: 일본특허공보 제4704025호 특허문헌 3: 일본 공개특허공보 특개2004-244656호
상술한 바와 같이, 고주파 신호에 있어서, 도체 손실은 주파수가 높아질수록 전류는 도체의 표면에 밖에 흐르지 않게 된다는 표면 효과에 의해 전류가 흐르는 단면적이 감소하여, 저항이 높아지는 것이 주된 원인이 되고 있다. 더욱이, 전송 손실은 특성 임피던스의 미스 매치에 의해서도 일어나기 때문에, 동박에는 도체 손실 저감 외에, 회로의 특성 임피던스 매칭성이 요구되고 있다. 본 발명자는 해당 회로의 특성 임피던스의 어긋남은 회로 폭 정밀도를 향상시키는 것, 즉 회로 가공성을 향상시킴으로써 양호하게 억제할 수 있는 것을 발견하였다.
본 발명은 상기 사정을 감안하여 창작된 것으로, 회로 가공성이 양호하고, 고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제되는 동박 및 동장 적층판을 제공하는 것을 목적으로 한다.
본 발명자는 상기 과제를 해결하도록 열심히 검토한 바, 동박의 광택면 측 표면에 대해서 소정의 거칠기 제어를 실시하고, 또한, 동박에 소정의 가열을 실시한 후라도 가열을 실시하기 전의 동박의 층상 구조가 유지되도록 제어함으로써 상기 과제가 해결되는 것을 발견하였다.
본 발명은 상기 식견을 기초로 하여 완성한 것으로, 일 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 200℃에서 30분간 가열한 후 또는 130℃에서 30분간 가열한 후 또는 300℃에서 30분간 가열한 후에 층상 구조를 가지는 동박이다.
본 발명은 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서, 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며, 200℃에서 30분간 가열하기 전 또는 130℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 200℃에서 30분간 가열한 후 또는 상기 130℃에서 30분간 가열한 후에 층상 구조가 유지되는 동박이다.
본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 200℃에서 30분간 가열했을 때 또는 130℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인 동박이다.
본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 300℃에서 30분간 가열한 후에 층상 구조를 가지는 동박이다.
본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며, 300℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 300℃에서 30분간 가열한 경우, 상기 가열을 실시하기 전의 층상 구조가 유지되는 동박이다.
본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 300℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인 동박이다.
본 발명은 또 다른 양태에 있어서, 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인 동박이다.
본 발명은 또 다른 양태에 있어서, 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하인 동박이다.
본 발명은 또 다른 양태에 있어서, 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인 동박이다.
본 발명은 또 다른 양태에 있어서, 동박이며, 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하인 동박이다.
본 발명은 또 다른 양태에 있어서, 동박이며, 300℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인 동박이다.
본 발명의 동박은 한 실시형태에 있어서, 상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께이다.
본 발명의 동박은 다른 한 실시형태에 있어서, 상기 동박이 압연 동박이다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 유전율이 3.5 이하인 수지와의 접합용이다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 액정 폴리머 또는 불소 수지와의 접합용이다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 1GHz를 넘는 고주파수 하에서 사용되는 동장 적층판 또는 프린트 배선판에 이용된다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상이다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 내열 처리층 혹은 방청 처리층을 가지고, 상기 내열 처리층 혹은 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 내열 처리층을 가지고, 상기 내열 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 크로메이트 처리층을 가지고, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층을 가지며, 상기 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 조화 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 실란커플링 처리층을 가진다.
본 발명은 또 다른 양태에 있어서, 본 발명의 동박을 절연기재와 맞붙여 구성하는 동장 적층판이다.
본 발명의 동장 적층판은 한 실시형태에 있어서, 1GHz를 넘는 고주파수 하에서 사용된다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 동박의 결정이 층상 구조이고, 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하인, 기판 유전율이 3.5 이하인 동장 적층판이다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 수지 기재와 맞붙인 후의 동박의 광택면 측 표면의 I(220)/IO(220)이 1 이상이고, 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하인, 기판 유전율이 3.5 이하인 동장 적층판이다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하인 동장 적층판이다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인 동장 적층판이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 동장 적층판을 이용하여 프린트 배선판을 제조하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 프린트 배선판을 이용하여 전자기기를 제조하는 전자기기의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 동장 적층판 또는 본 발명의 제조 방법에 의해 제조된 프린트 배선판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는 전송로의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 동장 적층판 또는 본 발명의 제조 방법에 의해 제조된 프린트 배선판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는 안테나의 제조 방법이다.
본 발명에 의하면, 회로 가공성이 양호하고, 고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되는 동박 및 동장 적층판을 제공할 수 있다.
도 1은 동박의 층상 구조를 나타내는 단면 관찰 사진이다.
본 발명은 일 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 200℃에서 30분간 가열한 후 또는 상기 130℃에서 30분간 가열한 후에 층상 구조를 가지는 동박이다.
또한, 본 발명에 있어서, 동박의 「광택면」이란 수지와 적층되는 측과는 반대측 면, 혹은 에칭에 의해 회로 패턴을 형성할 때에 에칭액이 도포되는 측의 면을 의미한다.
본 발명은 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며, 200℃에서 30분간 가열하기 전 또는 130℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 200℃에서 30분간 가열한 후 또는 상기 130℃에서 30분간 가열한 후에 층상 구조가 유지되는 동박이다. 또한, 본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 200℃에서 30분간 가열했을 때 또는 130℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인 동박이다.
본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 300℃에서 30분간 가열한 후에 층상 구조를 가지는 동박이다. 또한, 본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며, 300℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 300℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조가 유지되는 동박이다. 또한, 본 발명은 또 다른 양태에 있어서, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 300℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인 동박이다.
동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.10㎛ 이하로 제어되어 있으면, 동박의 광택면 측을 소프트 에칭이나 하프 에칭 공정에서 구리 두께를 얇게 했을 때에, 에칭 후 표면이 균일 또는 평활해지기 쉽기 때문에, 에칭하여 회로를 형성할 때의 회로 가공성이 양호해져 미세 회로를 정밀도 좋게 형성할 수 있다. 그 때문에, 고주파 회로로서 사용했을 때, 임피던스 미스 매치가 일어나기 어려워 전송 손실을 양호하게 억제할 수 있다.
동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)는 0.25㎛ 이하가 바람직하고, 0.24㎛ 이하가 바람직하고, 0.20㎛ 이하가 바람직하고, 0.15㎛ 이하가 보다 바람직하고, 0.14㎛ 이하가 보다 바람직하고, 0.13㎛ 이하가 보다 바람직하고, 0.10㎛ 이하가 보다 더 바람직하고, 0.09㎛ 이하가 보다 더 바람직하고, 0.08㎛ 이하가 보다 더 바람직하고, 0.06㎛ 이하가 보다 더 바람직하다. 해당 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.009㎛ 이상, 예를 들면 0.010㎛ 이상, 예를 들면 0.015㎛ 이상이다.
동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)는 1.0㎛ 이하가 바람직하고, 0.80㎛ 이하가 보다 바람직하고, 0.70㎛ 이하가 보다 더 바람직하고, 0.66㎛ 이하가 보다 더 바람직하고, 0.60㎛ 이하가 보다 더 바람직하고, 0.55㎛ 이하가 보다 더 바람직하고, 0.54㎛ 이하가 보다 더 바람직하고, 0.50㎛ 이하가 보다 더 바람직하다. 해당 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.009㎛ 이상, 예를 들면 0.010㎛ 이상, 예를 들면 0.015㎛ 이상, 예를 들면 0.05㎛ 이상, 예를 들면 0.07㎛ 이상, 예를 들면 0.09㎛ 이상이다.
본 발명의 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기) 및 표면 거칠기(Rz)(10점 평균 거칠기)는 동박 제조 시의 압연 공정에 있어서의 압연 롤의 거칠기나 유막 당량 등을 조정함으로써 제어할 수 있다.
유막 당량은 이하의 식으로 나타난다.
유막 당량={(압연유 점도[cSt])×(통판 속도[mpm]+롤 주속도[mpm])}/{(롤의 물림각[rad])×(재료의 항복 응력[kg/㎟])}
압연유 점도[cSt]는 40℃에서의 동점도(動粘度)이다. 유막 당량을 12000~42000, 바람직하게는 12000~30000, 바람직하게는 12000~25000으로 함으로써 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기) 및 표면 거칠기(Rz)(10점 평균 거칠기)를 제어할 수 있다. 유막 당량의 값을 작게 하면, 표면 거칠기(Ra)(산술평균 거칠기) 및 표면 거칠기(Rz)(10점 평균 거칠기)의 값은 작아지는 경향에 있고, 유막 당량의 값을 크게 하면, 표면 거칠기(Ra)(산술평균 거칠기) 및 표면 거칠기(Rz)(10점 평균 거칠기)의 값은 커지는 경향에 있다.
유막 당량을 12000~42000, 바람직하게는 12000~30000, 바람직하게는 12000~25000으로 하기 위해서는 저점도의 압연유를 이용하거나 통판 속도를 느리게 하거나 하는 등, 공지된 방법을 사용하면 된다. 또한, 압연 롤의 산술평균 거칠기(Ra)(JIS B0601 1994)는 0.20㎛ 이하로 하는 것이 좋다.
본 발명의 동박은 층상 구조를 가지고 있으며, 상술한 바와 같이, 130℃에서 30분간 가열했을 때, 혹은, 200℃에서 30분간 가열했을 때, 혹은, 300℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조(압연 동박에 있어서는, 예를 들면, 압연 미세 층상 구조)가 유지된다. 여기서, 가열 전의 층상 구조가 완전히 유지되고 있을 필요는 없으며, 일부 재결정화되어 있어도 된다. 또한, 「가열을 실시하기 전의 층상 구조가 유지된다」란 「가열 전의 동박의 층상 구조를 구성하는 결정립의 일부 또는 전부의 두께나 크기나 형태가 상술한 가열에 의해 변화하였다 하여도 상술한 가열 후에 있어서 동박이 층상 구조를 가지고 있는 것」을 포함하는 개념이다.
이러한 구성에 의하면, 해당 동박에 회로 형성을 위한 에칭 혹은 두께의 10분의 1 정도에서 5분의 4 정도까지 에칭하는 하프 에칭을 실시했을 때, 해당 에칭 후의 동박 표면의 요철이 작아져서, 회로 가공성이 양호해져 미세 회로를 정밀도 좋게 형성할 수 있다. 그 때문에, 고주파 회로로서 사용했을 때, 전송 손실을 양호하게 억제할 수 있다.
본 발명에 있어서, 「층상 구조」란, 압연 동박인 경우에는 압연 방향으로 평행인 단면을 관찰했을 때에, 또는, 전해 동박인 경우에는 전해 동박 제조 시에 있어서의 동박의 진행 방향으로 평행인 단면을 관찰했을 때에, 압연 방향으로 뻗는 방향 또는 전해 동박의 진행 방향으로 뻗는 가늘고 긴 결정립이 겹쳐 있는 구조를 나타낸다.
가열하기 전 혹은 130℃에서 30분간 가열한 경우, 혹은, 200℃에서 30분간 가열한 경우, 혹은, 300℃에서 30분간 가열한 경우, 층상 구조의 면적율은 동박의 두께 방향으로 평행이고, 또한, 압연 동박인 경우에는 압연 방향으로 평행인 단면을 관찰했을 때, 또는, 동박의 두께 방향으로 평행이고, 또한, 전해 동박인 경우에는 전해 동박 제조 시에 있어서의 동박의 진행 방향으로 평행인 단면을 관찰했을 때에 5% 이상인 것이 바람직하다. 5% 이상인 경우, 두께의 10분의 1 정도에서 5분의 4 정도까지 에칭하는 하프 에칭을 실시했을 때, 해당 에칭 후의 동박 표면의 요철이 더욱 작아지는 경우가 있고, 회로 가공성이 더욱 양호해지는 경우가 있으며, 미세 회로를 더욱 정밀도 좋게 형성할 수 있는 경우가 있기 때문이다. 상술한 층상 구조의 면적율은 10% 이상인 것이 바람직하고, 15% 이상인 것이 바람직하고, 20% 이상인 것이 바람직하고, 25% 이상인 것이 바람직하고, 30% 이상인 것이 바람직하고, 35% 이상인 것이 바람직하고, 40% 이상인 것이 바람직하고, 45% 이상인 것이 바람직하고, 50% 이상인 것이 바람직하고, 55% 이상인 것이 바람직하고, 60% 이상인 것이 바람직하고, 65% 이상인 것이 바람직하고, 70% 이상인 것이 바람직하고, 75% 이상인 것이 바람직하고, 80% 이상인 것이 바람직하고, 85% 이상인 것이 바람직하고, 90% 이상인 것이 바람직하고, 95% 이상인 것이 보다 바람직하다. 상술한 층상 구조의 면적율 상한은 특별히 정할 필요는 없지만, 전형적으로는 예를 들면 100% 이하, 예를 들면 99.5% 이하, 예를 들면 99% 이하, 예를 들면 98.5% 이하이다.
본 발명의 동박은 상술한 바와 같이 130℃에서 30분간 가열했을 때, 혹은, 200℃에서 30분간 가열했을 때, 혹은, 300℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조가 유지되지만, 이것은 동박 제조 시의 압연 공정에 있어서의 압연 가공도를 낮게 하거나 Sn 등의 Cu 이외의 원소나 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 동박 성분의 첨가 금속 또는 첨가 원소로서 더하여, 재결정 구조를 생기기 어렵게 함으로써 제어할 수 있다. 상술한 첨가 원소의 동박 중의 농도는 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 합계 10질량ppm 이상인 것이 바람직하고, 20질량ppm 이상인 것이 바람직하고, 30질량ppm 이상인 것이 바람직하고, 50질량ppm 이상인 것이 바람직하고, 100질량ppm 이상인 것이 바람직하고, 200질량ppm 이상인 것이 바람직하고, 300질량ppm 이상인 것이 바람직하고, 500질량ppm 이상인 것이 바람직하고, 700질량ppm 이상인 것이 바람직하고, 900질량ppm 이상인 것이 바람직하고, 1100질량ppm 이상인 것이 바람직하다. 또한, 상술한 첨가 원소의 동박 중의 농도 상한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 50질량% 이하, 예를 들면 40질량% 이하, 예를 들면 30질량% 이하, 예를 들면 20질량% 이하, 예를 들면 10질량% 이하, 예를 들면 1질량% 이하, 예를 들면 0.5질량% 이하, 예를 들면 0.45질량% 이하, 예를 들면 0.40질량% 이하이다.
또한, 상술한 조건으로 가열한 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인 것으로 인하여, 하프 에칭 후도 평활한 표면이 되기 쉽다는 효과가 생긴다. I(220)/IO(220)이 1 이상인 것은 (220)면이 동박 표면에 향해 있는 결정립이 많은 것을 의미한다고 생각할 수 있다. 그리고, (220)면에서는 Cu원자의 충전 빈도가 다른 결정면보다 적어 (220)면은 에칭되기 쉽다고 추정된다. 그 때문에, 에칭되기 쉬운 (220)면이 동박 표면을 향해 있는 결정립이 어느 정도 많기 때문에, 상술한 바와 같은 효과를 일으킨다고 추정된다. 해당 광택면 측 표면의 I(220)/IO(220)은 2 이상, 3 이상, 3.3 이상, 4 이상, 5 이상, 6 이상, 7 이상, 8 이상 또는 9 이상이어도 된다. 해당 I(220)/IO(220)의 상한은 특별히 규정할 필요는 없지만, 전형적으로는 예를 들면 100 이하, 90 이하, 80 이하, 70 이하, 60 이하, 50 이하, 40 이하, 30 이하, 20 이하이다. 상술한 해당 광택면 측 표면의 I(220)/IO(220)은 동박 제조 시의 압연 공정에 있어서의 압연 가공도를 낮게 하거나 Sn 등의 Cu 이외의 원소나, Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 동박 성분의 첨가 금속 또는 첨가 원소로서 더하여, 재결정 구조를 생기기 어렵게 함으로써 제어할 수 있다. 상술한 첨가 원소의 동박 중의 농도는 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 합계 10질량ppm 이상인 것이 바람직하고, 20질량ppm 이상인 것이 바람직하고, 30질량ppm 이상인 것이 바람직하고, 50질량ppm 이상인 것이 바람직하고, 100질량ppm 이상인 것이 바람직하고, 200질량ppm 이상인 것이 바람직하고, 300질량ppm 이상인 것이 바람직하고, 500질량ppm 이상인 것이 바람직하고, 700질량ppm 이상인 것이 바람직하고, 900질량ppm 이상인 것이 바람직하고, 1100질량ppm 이상인 것이 바람직하다. 또한, 상술한 첨가 원소의 동박 중의 농도 상한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 50질량% 이하, 예를 들면 40질량% 이하, 예를 들면 30질량% 이하, 예를 들면 20질량% 이하, 예를 들면 10질량% 이하이다.
동박 결정의 평균 두께를 1.0㎛ 이하로 하는 것이 바람직하다. 동박 결정의 평균 두께를 1.0㎛ 이하로 함으로써, 하프 에칭 후에도 동박 표면은 평활해지기 쉽다는 효과가 생긴다. 동박 결정의 평균 두께는 0.8㎛ 이하로 하는 것이 보다 바람직하고, 0.7㎛ 이하로 하는 것이 보다 바람직하고, 0.6㎛ 이하로 하는 것이 보다 바람직하고, 0.5㎛ 이하로 하는 것이 보다 바람직하고, 0.4㎛ 이하로 하는 것이 보다 바람직하고, 0.38㎛ 이하로 하는 것이 보다 바람직하고, 0.35㎛ 이하로 하는 것이 보다 바람직하다. 동박 결정의 평균 두께의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 0.001㎛ 이상, 예를 들면 0.01㎛ 이상, 예를 들면 0.02㎛ 이상, 예를 들면 0.03㎛ 이상이다. 상술한 동박 결정의 평균 두께는 130℃에서 30분간 혹은 200℃에서 30분간 혹은 300℃에서 30분간의 가열 전, 또는/및 130℃에서 30분간 혹은 200℃에서 30분간 혹은 300℃에서 30분간의 가열 후의 동박 결정의 평균 두께를 제어하는 것이 바람직하다.
상술한 동박 결정의 평균 두께는 동박이 압연 동박인 경우, 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경을 작게 하는, 및/또는 최종 냉간압연 가공도를 높게 하는, 및/또는 최종 냉간압연 시의 유막 당량을 크게 하는, 및/또는 동박중의 구리 이외의 첨가 원소의 농도를 높게 함으로써 작게 하는 것이 가능하다. 동박중의 구리 이외의 첨가 원소는 상술한 첨가 원소를 이용할 수 있다. 또한, 동박중의 구리 이외의 첨가 원소의 농도는 상술한 농도로 할 수 있다. 상술한 동박 결정의 평균 두께는 동박이 압연 동박인 경우, 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경을 크게 하는, 및/또는 최종 냉간압연 가공도를 낮게 하는, 및/또는 최종 냉간압연 시의 유막 당량을 작게 하는, 및/또는 동박중의 구리 이외의 첨가 원소의 농도를 낮게 함으로써 크게 하는 것이 가능하다. 동박이 전해 동박인 경우에는, 동박의 면 방향으로의 결정립의 성장을 촉진하여, 판 두께 방향으로의 결정립 성장을 억제하는 첨가제를 전해 동박을 제조할 때에 이용하는 전해액에 첨가함으로써, 동박 결정립의 평균 두께를 제어할 수 있다. 또한, 동박이 전해 동박인 경우에는, 구리 도금과 물 세척 및/또는 건조를 반복하여 동박을 형성할 때에, 각 구리 도금의 두께를 예를 들면 1.0㎛ 이하로 제어함으로써, 상술한 동박 결정의 평균 두께를 제어할 수 있다. 동박이 건식 도금에 의해 형성되는 동박인 경우에는, 함유하는 성분이 다른 건식 구리 도금을 여러 개 형성함으로써, 동박을 제조할 때에 각각 성분이 다른 건식 구리 도금의 두께를 예를 들면 1.0㎛ 이하로 제어함으로써, 상술한 동박 결정의 평균 두께를 제어할 수 있다.
최종 냉간압연의 가공도는 80~99.0%로 할 수 있다. 최종 냉간압연 시의 유막 당량은 12000~42000으로 할 수 있다.
최종 냉간압연 전의 동박 소둔에 있어서, 가열 온도를 낮게 하는, 및/또는 가열 시간을 짧게 함으로써, 최종 냉간압연 전의 동박의 평균 결정립 직경을 작게 할 수 있다. 또한, 최종 냉간압연 전의 동박 소둔에 있어서, 가열 온도를 높게 하는, 및/또는 가열 시간을 길게 함으로써, 최종 냉간압연 전의 동박의 평균 결정립 직경을 크게 할 수 있다.
최종 냉간압연 전의 소둔의 가열 온도는 300~900℃로 할 수 있다. 최종 냉간압연 전의 소둔 가열 시간은 0.1초~10시간으로 할 수 있다.
최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경은 2.0~18.0㎛으로 할 수 있다. 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경은 2.0㎛보다 작은 경우, 최종 냉간압연에 의한 왜곡이 동박 중에 많이 축적되기 때문에, 동박을 가열했을 때에 동박의 금속 조직이 재결정 구조가 되는 경우가 있다.
또한, 압연 가공도는 이하의 식에서 주어진다.
압연 가공도(%)=(t0-t)/t0×100(%)
(t0: 압연 전의 두께, t: 압연 후의 두께)
본 발명에 이용할 수 있는 표면 처리의 대상이 되는 동박(원박, 표면 처리되어 있지 않은 동박, 표면 처리 전의 동박)의 종류로는 특별히 제한은 없지만, 압연 동박 및 전해 동박을 적합하게 사용 가능하다. 또한, 층상 구조를 용이하게 구비할 수 있기 때문에, 특히 압연 동박이 유효하다. 압연 동박을 이용하는 경우, 해당 층상 구조는 예를 들면, 압연 미세 층상 구조를 가진다. 동박에는 순동박 및 구리합금박이 포함되며, 회로 형성 용도로서 공지된 임의의 조성으로 할 수 있다. 또한, 본 발명에 이용할 수 있는 동박의 재료로서는 프린트 배선판의 도체 패턴으로서 통상 사용되는 터프 피치구리(Tough Pitch Copper)(JIS H3100 합금번호 C1100)나 무산소구리(JIS H3100 합금번호 C1020 또는 JIS H3510 합금번호 C1011)나 인 탈산구리(JIS H3100 합금번호 C1201, C1220 또는 C1221)나 전기구리와 같은 고순도 구리 외에, 예를 들면 Sn이 들어간 구리, Ag이 들어간 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨(Colson)계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 썼을 때에는 구리합금박을 들 수 있다. 또한, 본 발명에 이용할 수 있는 동박은 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상 포함해도 된다. 또한, 본 발명에 이용할 수 있는 동박은 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 합계 0질량% 이상 20질량% 이하, 바람직하게는 0.0001질량% 이상 10질량% 이하, 바람직하게는 0.001질량% 이상 10질량% 이하, 바람직하게는 0.05질량% 이상 10질량% 이하, 보다 바람직하게는 0.08질량% 이상 5질량% 이하 포함해도 된다.
또한, 동박의 판 두께는 특별히 한정할 필요는 없지만, 예를 들면 1~1000㎛, 혹은 1~500㎛, 혹은 1~300㎛, 혹은 3~100㎛, 혹은 5~70㎛, 혹은 6~35㎛, 혹은 9~18㎛이다.
또한, 본 발명에 이용할 수 있는 동박은 캐리어, 박리층, 극박동층을 이 순서대로 가지는 캐리어 부착 동박인 극박동층이어도 되며, 동박은 캐리어를 가져도 된다. 상술한 캐리어 부착 동박, 캐리어에는 어떠한 캐리어 부착 동박, 캐리어를 이용하여도 되며, 공지된 캐리어 부착 동박, 캐리어를 이용할 수 있다.
본 발명과 관련되는 동박은 한 실시형태에 있어서, 동박 표면에 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가질 수 있다. 또한, 본 발명과 관련되는 동박은 한 실시형태에 있어서, 동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가질 수 있다.
상기 조화 처리층은 특별히 한정되지는 않으며, 모든 조화 처리층이나 공지된 조화 처리층을 적용할 수 있다. 상기 내열 처리층은 특별히 한정되지는 않으며, 모든 내열 처리층이나 공지된 내열 처리층을 적용할 수 있다. 상기 방청 처리층은 특별히 한정되지는 않으며, 모든 방청 처리층이나 공지된 방청 처리층을 적용할 수 있다. 상기 크로메이트 처리층은 특별히 한정되지는 않으며, 모든 크로메이트 처리층이나 공지된 크로메이트 처리층을 적용할 수 있다. 상기 실란커플링 처리층은 특별히 한정되지는 않으며, 모든 조화 처리층이나 공지된 조화 처리층을 적용할 수 있다.
본 발명과 관련되는 동박의 한 실시형태에 있어서는, 동박 표면에, 예를 들면 절연 기판과의 밀착성 등을 양호하게 하기 위해 조화 처리를 실시함으로써 조화 처리층을 형성해도 된다. 조화 처리는 예를 들면, 구리 또는 구리합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 구성되는 군으로부터 선택된 어느 한 단체 또는 어느 1종 이상을 포함하는 합금으로 구성되는 층 등이어도 된다. 또한, 구리 또는 구리합금으로 조화 입자를 형성한 후, 더욱이 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2차 입자나 3차 입자를 형성하는 조화 처리를 실시할 수도 있다. 특히, 구리의 1차 입자층과 해당 1차 입자층 위에 구리, 코발트 및 니켈로 구성되는 3원계 합금으로 구성되는 2차 입자층이 형성된 조화 처리층이 바람직하다.
본 발명과 관련되는 동박의 한 실시형태에 있어서는, 조화 처리 후에 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열 처리층 또는 방청 처리층을 형성해도 되고, 더욱이 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시해도 된다. 또는 조화 처리를 실시하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열 처리층 또는 방청 처리층을 형성하고, 더욱이 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시해도 된다.
즉, 조화 처리층의 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 형성해도 되고, 동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 형성해도 된다. 또한, 상술한 내열층, 방청 처리층, 크로메이트 처리층, 실란커플링 처리층은 각각 복수의 층으로 형성되어도 된다(예를 들면 2층 이상, 3층 이상 등). 또한, 본 발명에 있어서 「방청 처리층」은 「크로메이트 처리층」을 포함한다. 수지와의 밀착성을 고려하면, 동박의 최외층에 실란커플링 처리층을 형성하는 것이 바람직하다.
방청 처리 또는 크로메이트 처리로서 이하의 처리를 이용할 수 있다.
<Ni도금>
(액 조성) Ni이온: 10~40g/L
(pH) 1.0~5.0
(액 온도) 30~70℃
(전류 밀도) 1~9A/d㎡
(통전 시간) 0.1~3초
<Ni-Co도금>: Ni-Co합금 도금
(액 조성) Co: 1~20g/L, Ni: 1~20g/L
(pH) 1.5~3.5
(액 온도) 30~80℃
(전류 밀도) 1~20A/d㎡
(통전 시간) 0.5~4초
<Zn-Ni도금>: Zn-Ni합금 도금
(액 조성) Zn: 10~30g/L, Ni: 1~10g/L
(pH) 3~4
(액 온도) 40~50℃
(전류 밀도) 0.5~5A/d㎡
(통전 시간) 1~3초
<Ni-Mo도금>: Ni-Mo합금 도금
(액 조성) 황산 니켈: 270~280g/L, 염화니켈: 35~45g/L, 아세트산니켈: 10~20g/L, 몰리브덴(몰리브덴산나트륨으로서 첨가): 0.1~10g/L, 구연산3나트륨: 15~25g/L, 광택제: 사카린, 부틸디올 등, 도데실황산나트륨: 55~75ppm
(pH) 4~6
(액 온도) 55~65℃
(전류 밀도) 1~11A/d㎡
(통전 시간) 1~20초
<Cu-Zn도금>: Cu-Zn합금 도금
(액 조성) NaCN: 10~30g/L, NaOH: 40~100g/L, Cu: 60~120g/L, Zn: 1~10g/L
(액 온도) 60~80℃
(전류 밀도) 1~10A/d㎡
(통전 시간) 1~10초
<전해 크로메이트>
(액 조성) 무수크롬산, 크롬산 또는 중크롬산칼륨: 1~10g/L, 아연(첨가하는 경우에는 황산아연 형태로 첨가): 0~5g/L
(pH) 0.5~10
(액 온도) 40~60℃
(전류 밀도) 0.1~2.6A/d㎡
(크론량) 0.5~90As/d㎡
(통전 시간) 1~30초
<침지 크로메이트>
(액 조성) 무수크롬산, 크롬산 또는 중크롬산칼륨: 1~10g/L, 아연(첨가하는 경우에는 황산아연 형태로 첨가): 0~5g/L
(pH) 2~10
(액 온도) 20~60℃
(처리 시간) 1~30초
실란커플링 처리층을 형성하기 위한 실란커플링 처리에 이용되는 실란커플링제로는, 공지된 실란커플링제를 이용해도 되며, 예를 들면 아미노계 실란커플링제 또는 에폭시계 실란커플링제, 메르캅토계 실란커플링제를 이용하여도 된다. 또한, 실란커플링제로는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴록시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 이용해도 된다.
상기 실란커플링 처리층은 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란 등의 실란커플링제 등을 사용하여 형성해도 된다. 또한, 이러한 실란커플링제는 2종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란커플링제 또는 에폭시계 실란커플링제를 사용하여 형성한 것인 것이 바람직하다.
여기서 말하는 아미노계 실란커플링제란 N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-히드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-히드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥실록시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3, 3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-히드록시에틸)-3-아미노프로필트리에톡시실란, (N, N-디에틸-3-아미노프로필)트리메톡시실란, (N, N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 구성되는 군으로부터 선택되는 것이어도 된다.
실란커플링 처리층은 규소 원자 환산으로 0.05mg/㎡~200mg/㎡, 바람직하게는 0.15mg/㎡~20mg/㎡, 바람직하게는 0.3mg/㎡~2.0mg/㎡의 범위에서 형성되어 있는 것이 바람직하다. 상술한 범위의 경우, 절연기재와 동박과의 밀착성을 향상시킬 수 있다.
본 발명과 관련되는 동박을 절연기재와 맞붙임으로써 동장 적층판을 형성 가능하다. 절연기재가 단층인 단층 동장 적층판으로 해도 되고, 절연기재가 2층 이상인 다층 동장 적층판으로 해도 된다. 동장 적층판은 플렉시블 및 리지드 중 어느 쪽으로 하는 것도 가능하다. 절연기재로서는 특별히 제한은 없지만, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리이미드아미드 수지, 폴리에스테르 수지, 폴리페닐렌설파이드 수지, 폴리에테르이미드 수지, 불소 수지, 액정 폴리머(LCP) 및 그들을 혼합시킨 것을 들 수 있다. 이 밖에, 유리 섬유로 에폭시 수지, 비스말레이드트리아진 수지 또는 폴리이미드 수지 등을 함침시킨 절연기재를 들 수 있다. 또한, 절연기재로서 공지된 절연기재를 이용할 수 있다. 특히, 액정 폴리머 또는 불소 수지 또는 저유전 폴리이미드 수지는 저유전율, 저유전 정접, 저흡수성, 전기 특성 변화가 적은, 나아가서는 치수 변화가 적다는 커다란 이점을 가져 고주파 용도로 적합하다. 또한, 본 발명과 관련되는 동박은 액정 폴리머 또는 불소 수지 또는 저유전 폴리이미드 수지에 동박을 적층한 플렉시블 프린트 기판(FPC)용 동박으로서 유용하다. 본 발명의 동장 적층판은 회로 가공성이 양호하고, 고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제되는 동박을 가지고 있어 1GHz를 넘는 고주파수 하의 용도로서 특히 유효하다. 또한, 본 명세서에서는 유전 정접 값이 0.01 이하인 폴리이미드 수지를 저유전 폴리이미드 수지로 한다. 유전 정접은 일반 사단법인 일본 전자 회로 공업회의 「프린트 배선판용 동장 적층판 시험방법 비유전률 및 유전 정접」 JPCA-TM001-2007에 기재되어 있는 트리플레이트 공진기법에 의해 측정 가능하다. 또한, 동박과 절연기재를 접착제를 통해 맞붙여 동장 적층판을 형성해도 된다. 상술한 접착제로는 공지된 접착제를 사용할 수 있다. 또한, 상술한 접착제로는 저유전율 접착제를 이용하는 것이 바람직하다. 본 명세서에서는 유전율이 3.5 이하인 접착제를 저유전율 접착제로 하였다. 또한, 본 명세서에 있어서 유전율(기재 유전율, 기판 유전율, 수지 유전율) 및 유전 정접(기재 유전 정접, 기판 유전 정접, 수지 유전 정접) 값은 신호 주파수가 1GHz인 경우의 유전율 및 유전 정접 값을 의미한다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 동박 결정이 층상 구조이고, 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.10㎛ 이하인, 기판 유전율이 3.5 이하인 동장 적층판이다. 또한, 본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 수지 기재와 맞붙인 후 동박의 광택면 측 표면의 I(220)/IO(220)이 1 이상이고, 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.10㎛ 이하인, 기판 유전율이 3.5 이하인 동장 적층판이다. 상기 수지 기재와 맞붙인 후 동박의 광택면 측 표면의 I(220)/IO(220)은 2 이상, 3 이상, 3.3 이상, 4 이상, 5 이상, 6 이상, 7 이상, 8 이상 또는 9 이상이어도 된다. 해당 I(220)/IO(220)의 상한은 특별히 규정할 필요는 없지만, 전형적으로는 예를 들면 100 이하, 90 이하, 80 이하, 70 이하, 60 이하, 50 이하, 40 이하, 30 이하, 20 이하이다.
동장 적층판의 동박 결정이 층상 구조이고, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.10㎛ 이하에 제어되어 있으면, 동박의 광택면 측을 에칭하여 회로를 형성할 때의 회로 가공성이 양호해져 미세 회로를 정밀도 좋게 형성할 수 있다. 그 때문에, 고주파 회로로서 사용했을 때, 전송 손실을 양호하게 억제할 수 있다.
또한, 동장 적층판의 기판 유전율이 3.5 이하이면, 기판의 고주파 특성이 향상되기 때문에 전송 손실이 더욱 작아진다는 효과가 생긴다. 동장 적층판의 기판 유전율은 3.0 이하가 바람직하고, 2.5 이하가 보다 바람직하고, 2.0 이하가 보다 더 바람직하다.
또한, 본 발명은 또 다른 양태에 있어서, 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하인 동박이다.
또한, 본 발명은 또 다른 양태에 있어서, 동박이며, 300℃에서 30분간 가열한 후에 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하인 동박이다.
또한, 본 발명은 또 다른 양태에 있어서, 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 0.80㎛ 이하인 동박이다.
또한, 본 발명은 또 다른 양태에 있어서, 동박이며, 300℃에서 30분간 가열한 후에 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 0.80㎛ 이하인 동박이다.
또한, 본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하인 동장 적층판이다.
또한, 본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 0.80㎛ 이하인 동장 적층판이다.
이와 같이, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하이면, 동박의 광택면 측을 에칭하여 회로를 형성할 때의 회로 가공성이 양호해져 미세 회로를 정밀도 좋게 형성할 수 있다. 그 때문에, 고주파 회로로서 사용했을 때, 전송 손실을 양호하게 억제할 수 있다. 해당 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)는 0.21㎛ 이하인 것이 바람직하고, 0.20㎛ 이하인 것이 바람직하고, 0.15㎛ 이하인 것이 바람직하고, 0.13㎛ 이하인 것이 바람직하고, 0.12㎛ 이하인 것이 보다 바람직하고, 0.11㎛ 이하인 것이 보다 바람직하고, 0.10㎛ 이하인 것이 보다 더 바람직하다. 해당 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.009㎛ 이상, 예를 들면 0.010㎛ 이상, 예를 들면 0.015㎛ 이상이다. 또한, 해당 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)는 1.13㎛ 이하인 것이 바람직하고, 1.12㎛ 이하인 것이 바람직하고, 0.74㎛ 이하인 것이 바람직하고, 0.72㎛ 이하인 것이 바람직하고, 0.70㎛ 이하인 것이 바람직하고, 0.63㎛ 이하인 것이 보다 바람직하고, 0.60㎛ 이하인 것이 보다 바람직하고, 0.50㎛ 이하인 것이 보다 더 바람직하다. 해당 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.009㎛ 이상, 예를 들면 0.010㎛ 이상, 예를 들면 0.015㎛ 이상, 예를 들면 0.05㎛ 이상, 예를 들면 0.07㎛ 이상, 예를 들면 0.09㎛ 이상이다.
상기 황산과수계 에칭액 및 하프 에칭의 조건은 예를 들면 이하를 들 수 있다.
·황산과수계 에칭액 조성: H2O2 21g/L, H2SO4 165g/L
·하프 에칭 조건: 35℃, 100rpm, 침지 6㎛ 에칭(에칭 스피드는 결정 구조에 따라 변화하기 때문에 에칭 시간은 일정하지 않다.)
또한, 본 발명은 또 다른 양태에 있어서, 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하인 동박이다.
또한, 본 발명은 또 다른 양태에 있어서, 동박이며, 300℃에서 30분간 가열한 후에 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하인 동박이다.
또한, 본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하인 동장 적층판이다.
이와 같이, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)가 1.30㎛ 이하이면, 동박의 광택면 측을 에칭하여 회로를 형성할 때의 회로 가공성이 양호해져 미세 회로를 정밀도 좋게 형성할 수 있다. 그 때문에, 고주파 회로로서 사용했을 때, 전송 손실을 양호하게 억제할 수 있다. 해당 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)는 0.21㎛ 이하인 것이 바람직하고, 0.20㎛ 이하인 것이 바람직하고, 0.18㎛ 이하인 것이 보다 바람직하고, 0.16㎛ 이하인 것이 보다 더 바람직하고, 0.15㎛ 이하인 것이 보다 더 바람직하고, 0.11㎛ 이하인 것이 보다 더 바람직하다. 해당 레이저 현미경으로 측정되는 표면 거칠기(Ra)(산술평균 거칠기)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.009㎛ 이상, 예를 들면 0.010㎛ 이상, 예를 들면 0.015㎛ 이상이다. 또한, 해당 레이저 현미경으로 측정되는 표면 거칠기(Rz)(10점 평균 거칠기)는 1.20㎛ 이하인 것이 바람직하고, 1.13㎛ 이하인 것이 바람직하고, 1.12㎛ 이하인 것이 바람직하고, 1.00㎛ 이하인 것이 보다 바람직하고, 0.80㎛ 이하인 것이 보다 더 바람직하고, 0.74㎛ 이하인 것이 바람직하고, 0.72㎛ 이하인 것이 바람직하고, 0.63㎛ 이하인 것이 바람직하고, 0.60㎛ 이하인 것이 바람직하다.
상기 과황산 나트륨계 에칭액 및 하프 에칭의 조건은 예를 들면 이하를 들 수 있다.
·과황산 나트륨계 에칭액 조성: Na2S2O8 50g/L, H2SO4 35g/L
·하프 에칭 조건: 35℃, 100rpm, 침지 6㎛ 에칭(에칭 스피드는 결정 구조에 따라 변화하기 때문에 에칭 시간은 일정하지 않다.)
동장 적층판을 사용하여 프린트 배선판을 제작할 수 있다. 동장 적층판으로부터 프린트 배선판으로의 가공방법에는 특별한 한정은 없으며, 공지된 에칭 가공 프로세스를 이용하면 충분하다. 프린트 배선판에 각종 전자부품을 실장함으로써 프린트 회로판을 제작할 수도 있다. 본 명세서에서는, 해당 프린트 회로판도 프린트 배선판에 포함되는 것으로 한다. 프린트 배선판은 각종 전자기기에 탑재 가능하다.
또한, 본 발명의 동장 적층판은 1GHz를 넘는 고주파수 하에서 사용되는 전송로 또는 안테나 등에 특히 적합하게 이용된다.
실시예
이하, 실시예에 의해 본 발명을 설명한다. 또한, 본 실시예는 적합한 일례를 나타내는 것으로, 본 발명은 이들 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 다른 실시예 또는 양태는 모두 본 발명에 포함된다. 또한, 본 발명과의 대비를 위하여 비교예를 병기한다. 또한, 본원 실험예에 기재되어 있는 조화 처리, 도금, 실란커플링 처리, 내열 처리, 방청 처리 등에 사용되는 액의 나머지 부분도 특별히 기재가 없는 한 물로 하였다.
또한, 본 발명의 동박은 리튬 이온 2차 전지 등 2차 전지의 음극 집전체 등의 전지 재료에도 적합하게 이용된다. 본 발명의 동박은 에칭 가공성이 뛰어난 것 및/또는 동박 표면의 Ra, Rz가 제어되어 있기 때문에, 동박 표면으로의 활성물질의 부착량 격차를 저감시킬 수 있기 때문이다.
실시예 1, 2, 4, 6, 8~16의 동박으로 하여, 무산소구리에 1200ppm의 Sn을 첨가한 잉곳을 용제하고, 이 잉곳을 900℃에서 열간 압연한 후, 냉간압연과 소둔을 반복하여 최종적으로 동박에 최종 냉간압연을 하여(「최종 냉간압연」이라고도 한다), 9㎛ 두께의 압연 동박을 얻었다. 이 때의 최종 냉간압연의 가공도, 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경, 최종 냉간압연 시의 유막 당량 및 최종 냉간압연 시에 사용한 압연 롤 표면의 산술평균 거칠기(Ra)를 표 1, 2에 나타낸다. 실시예 1, 2, 4, 6, 8~16의 최종 냉간압연 시에 사용한 압연 롤의 산술평균 거칠기(Ra)는 0.1㎛으로 하였다. 실시예 10의 최종 냉간압연 시에 사용한 압연 롤의 산술평균 거칠기(Ra)는 0.09㎛으로 하였다.
실시예 5 및 비교예 5의 동박으로 하여, 무산소구리에 2300ppm의 Sn을 첨가한 잉곳을 용제하고, 이 잉곳을 900℃에서 열간 압연한 후, 냉간압연과 소둔을 반복하여 최종적으로 동박에 최종 냉간압연하여 9㎛ 두께의 압연 동박을 얻었다. 이 때의 최종 냉간압연의 가공도, 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경, 최종 냉간압연 시의 유막 당량 및 최종 냉간압연 시에 사용한 압연 롤 표면의 산술평균 거칠기(Ra)를 표 1, 2에 나타낸다. 최종 냉간압연 시에 사용한 압연 롤의 산술평균 거칠기(Ra)는 0.1㎛으로 하였다.
실시예 3, 20 및 비교예 2, 6의 동박으로 하여, 터프 피치구리(JIS H3100 합금번호 C1100))인 잉곳을 용제하고, 이 잉곳을 900℃에서 열간 압연한 후, 냉간압연과 소둔을 반복하여 최종적으로 동박에 최종 냉간압연하여 18㎛ 두께의 압연 동박을 얻었다. 이 때의 최종 냉간압연의 가공도, 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경, 최종 냉간압연 시의 유막 당량 및 최종 냉간압연 시에 이용한 압연 롤 표면의 산술평균 거칠기(Ra)를 표 1, 2에 나타낸다. 최종 냉간압연 시에 사용한 압연 롤의 산술평균 거칠기(Ra)는 0.1㎛으로 하였다.
실시예 7 및 비교예 1, 3, 8의 동박으로 하여, 터프 피치구리에 190ppm의 Ag을 첨가한 잉곳을 용제하고, 이 잉곳을 900℃에서 열간 압연한 후, 냉간압연과 소둔을 반복하여 최종적으로 동박에 최종 냉간압연을 실시하여 12㎛ 두께의 압연 동박을 얻었다. 이 때의 최종 냉간압연의 가공도, 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경, 최종 냉간압연 시의 유막 당량 및 최종 냉간압연 시에 사용한 압연 롤 표면의 산술평균 거칠기(Ra)를 표 1, 2에 나타낸다. 최종 냉간압연 시에 사용한 압연 롤의 산술평균 거칠기(Ra)는 0.1㎛으로 하였다.
비교예 4, 7의 동박으로서 이하의 조건에 의해 두께 12㎛의 전해 동박을 제작하였다.
(전해액 조성) Cu(Cu2 +로 하여): 100g/L, H2SO4: 100g/L, Cl-: 100mg/L, 티오요소: 2.5mg/L
(전해액 온도) 58℃(비교예 4), 62℃(비교예 7)
(전류 밀도) 65A/d㎡(비교예 4), 45A/d㎡(비교예 7)
실시예 17~19, 21~30 및 비교예 9~13의 동박으로서, 표 1, 2의 「동박 성분」란에 기재한 조성을 가지는 잉곳을 용제하고, 이 잉곳을 900℃에서 열간 압연한 후, 냉간압연과 소둔을 반복하여 최종적으로 동박에 최종 냉간압연하여, 표 1, 2에 기재한 두께의 압연 동박을 얻었다. 이 때의 최종 냉간압연의 가공도, 최종 냉간압연 전의 동박의 압연 방향으로 평행이고 또한 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경, 최종 냉간압연 시의 유막 당량 및 최종 냉간압연 시에 사용한 압연 롤 표면의 산술평균 거칠기(Ra)를 표 1, 2에 나타낸다. 또한, 표 1, 표 2의 「동박 성분」란의 TPC는 터프 피치구리, OFC는 무산소구리을 의미한다. 즉, 예를 들면 실시예 22의 「1200ppmZr-OFC」는 무산소구리에 1200질량ppm의 Zr을 첨가한 것을 의미한다. 또한, 예를 들면 실시예 7의 「190ppmAg-TPC」는 터프 피치구리에 190질량ppm의 Ag을 첨가한 것을 의미한다. 또한, 표 1, 표 2의 「절연기재」란의 「액정 폴리머」, 「접착제 부착 폴리이미드」, 「COP(접착제 맞붙임)」, 「불소 수지」는 이하의 절연기재를 사용하였다.
액정 폴리머: 히드록시안식향산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체인 액정 폴리머 수지, 쿠라레사 제품인 vecstor CT-Z
접착제 부착 폴리이미드: 저유전 폴리이미드 수지, 유전 정접 값이 0.002인 폴리이미드 수지, 또한, 본 명세서에서는 유전 정접 값이 0.01 이하인 폴리이미드 수지를 저유전 폴리이미드 수지로 한다. 유전 정접은 일반 사단법인 일본 전자 회로 공업회의 「프린트 배선판용 동장 적층판 시험방법 비유전률 및 유전 정접」 JPCA-TM001-2007에 기재되어 있는 트리플레이트 공진기법에 의해 측정 가능하다. 또한, 접착제로는 저유전율 접착제를 사용하였다.
COP(접착제 맞붙임): 시클로올레핀폴리머 수지를 접착제로 동박에 맞붙였다. 또한, 접착제로는 저유전율 접착제를 사용하였다.
불소 수지: PTFE, 폴리테트라플루오르에틸렌 수지
다음으로, 실시예 1, 3, 7 및 비교예 1, 2, 4에 대해서는 동박의 수지 접착면 측 표면에 조화 처리, 내열층 형성 처리, 방청 처리, 실란커플링 처리의 각 표면 처리를 이 순서대로 실시하였다. 각 처리 조건을 이하에 나타낸다.
·조화 처리:
전해액 조성: Cu 10~30g/L(황산구리 5수화물로 첨가), 황산 80~120g/L
액 온도: 20~40℃
전류 밀도: 120~140 A/d㎡
·내열층(아연·니켈 도금) 형성 처리:
액 조성: 니켈 농도 10~30g/L, 아연 농도 1~15g/L
액 온도: 30~50℃
전류 밀도 1~10A/d㎡
·방청 처리(크로메이트 처리):
액 조성: 중크롬산칼륨 농도 3~5g/L, 아연 농도 0.1~1g/L
액 온도: 30~50℃
전류 밀도 0.1~3.0A/d㎡
·실란커플링 처리
0.2~2중량%의 알콕시실란을 함유하는 pH 7~8의 용액을 분무함으로써, 실란커플링제를 도포하여 처리를 실시하였다.
다음으로, 실시예 1, 4, 13, 22~25, 29, 30 및 비교예 3, 7의 동박에는 표 1, 2에 나타내는 유전율의 50㎛ 두께의 액정 폴리머를 적층하여 동장 적층판을 제작하였다.
또한, 실시예 2, 21, 26 및 비교예 2의 동박에는 표 1, 2에 나타내는 유전율의 50㎛ 두께의 접착제 부착 폴리이미드를 적층하여 동장 적층판을 제작하였다.
또한, 실시예 3, 7, 8, 20 및 비교예 8의 동박에는 저온 맞붙임 가능한 저유전 접착제를 사용하여 동박과 시클로올레핀 폴리머(COP)를 열 압착하여 동장 적층판을 제작하였다.
또한, 실시예 5, 6, 9~12, 14~19, 27, 28 및 비교예 4, 5, 6, 9~13의 동박에는 표 1, 2에 나타내는 유전율의 50㎛ 두께의 불소 수지를 적층하여 동장 적층판을 제작하였다.
또한, 비교예 1의 동박에는 표 1, 2에 나타내는 유전율의 50㎛ 두께의 에폭시 수지를 적층하여 동장 적층판을 제작하였다. 상술한 동장 적층판을 제작하기 위한 실시예, 비교예의 동박과, 에폭시 수지, 불소 수지, 액정 폴리머, 폴리이미드 또는 시클로올레핀 폴리머 등의 수지와의 적층 온도 및 적층 시간은 표 1, 2의 「열처리 조건」란에 기재한 온도, 시간으로 하였다.
<동박 결정의 평균 두께>
동장 적층판으로 하기 전(기판화 전) 및 동장 적층판으로 한 후(기판화 후)의 동박을 집속 이온빔 장치(FIB: Focused Ion Beam)에 의해 박편 가공하여, 압연 동박인 경우에는 압연 방향으로 평행이고 판 두께 방향으로 평행인 단면편을 얻고, 전해 동박인 경우에는 전해 동박 제조 시에 있어서의 동박의 진행 방향으로 평행이고 판 두께 방향으로 평행인 단면편을 얻은 후, 이 단면편의 주사 이온(SIM: Scanning Ion Microscope)상을 배율 10000배로 얻었다. 이 상의 두께 방향의 결정립의 입자 길이를 JIS H0501에 규정하는 절단법으로 n=5에서 측정하여, 두께 방향의 입자 길이의 산술평균치를 동박 결정의 평균 두께로 하였다.
<I(220)/IO(220)>
동장 적층판으로 한 후(기판화 후)의 동박에 대하여, 표 1, 2에 기재한 열처리 후의 광택면 측 표면의 I(220)/IO(220)을 X선 회절에 의해 측정하였다. I(220)는 동박 표면을 X선 회절로 측정했을 때의 (220)면 강도의 적분치이다. 또한, IO(220)은 미분말 구리(325mesh)를 X선 회절로 측정한 경우의 (220)면 강도의 적분치이다.
<동박 조직>
동장 적층판으로 하기 전(기판화 전) 및 동장 적층판으로 한 후(기판화 후)의 동박을 집속 이온빔 장치(FIB: Focused Ion Beam)에 의해 박편 가공하여, 압연 동박인 경우에는 압연 방향으로 평행이고 판 두께 방향으로 평행인 단면편을 얻고, 전해 동박인 경우에는 전해 동박 제조 시에 있어서의 동박의 진행 방향으로 평행이고 판 두께 방향으로 평행인 단면편을 얻은 후, 이 단면편의 주사 이온(SIM: Scanning Ion Microscope)상을 배율 10000배로 얻었다. 이 상을 육안 관찰함으로써 「층상 구조」, 「재결정 구조」, 「기둥 모양 결정 구조」를 판정하였다.
「층상 구조」: 압연 동박인 경우에는 압연 방향으로 평행인 단면을 관찰했을 때에, 또는, 전해 동박 혹은 그 밖의 동박인 경우에는 전해 동박 제조 시 혹은 그 밖의 동박 제조 시에 있어서의 동박 진행 방향으로 평행인 단면을 관찰했을 때에 압연 방향으로 뻗는 방향 또는 전해 동박 혹은 그 밖의 동박 진행 방향으로 뻗는 가늘고 긴 결정립(예를 들면 긴 직경과 짧은 직경의 비(=장경/단경)가 2보다 크다)가 겹쳐 있는 구조이다. 해당 층상 구조를 도 1에 나타낸다. 단면이 조금이라도 층상 구조를 포함할 경우에는 층상 구조라고 판정하였다. 여기서, 장경이란 결정립을 둘러싸는 최소원의 직경이다. 단경이란 결정립에 포함되는 최대원의 직경이다.
「재결정 구조」: 압연 동박인 경우에는 압연 방향으로 평행인 단면을 관찰했을 때에, 또는, 전해 동박인 경우에는 전해 동박 제조 시에 있어서의 동박 진행 방향으로 평행인 단면을 관찰했을 때에, 결정립이 입자형으로 되어 있는(예를 들면 장경과 단경의 비(=장경/단경)가 1~2) 결정립이 대부분(예를 들면 관찰한 단면의 면적율에서 95% 이상)을 차지하는 결정 구조이다. 여기서, 장경이란 결정립을 둘러싸는 최소원의 직경이다. 단경이란 결정립에 포함되는 최대원의 직경이다.
「기둥 모양 결정 구조」: 압연 동박인 경우에는 압연 방향으로 평행인 단면을 관찰했을 때에, 또는, 전해 동박인 경우에는 전해 동박 제조 시에 있어서의 동박 진행 방향으로 평행인 단면을 관찰했을 때에, 결정립이 판 두께 방향으로 연장되어 있는 구조이다.
동장 적층판을 제작하기 전의 각 동박의 결정 구조는 압연 동박에 대해서는 층상 구조이고, 전해 동박에 대해서는 기둥 모양 결정 구조였다. 동장 적층판으로 했을 때의 동박에 대하여 그 결정 구조를 상술한 방법으로 판정하였다. 그 결과를 표 1, 2의 「기판화 후 동박 결정 구조」란에 기재한다. 동장 적층판을 작성할 때의 동박과 수지와의 적층 온도 및 적층 시간은 표 1, 2의 「열처리 조건」란에 기재한 온도와 시간으로 하였다.
또한, 상술한 동박의 조직을 판정할 때에, 함께 층상 구조의 면적율을 측정하였다. 상술한 주사 이온(SIM: Scanning Ion Microscope)상을 인쇄한 후, 해당 인쇄물 위에 투명 필름을 겹쳤다. 그리고, 층상 구조 부분의 해당 투명 필름을 흑색 잉크 등으로 전부 칠하거나 또는 윤곽을 덧그린다. 그 후, 상술한 투명 필름을 촬영함으로써 전자 데이터로 변환한 후에, 상술한 투명 필름의 흑색 잉크 등으로 전부 칠한 부분 또는 윤곽으로 둘러싸이는 부분 및 관찰 시야 내의 동박 면적의 면적을 시판하는 화상 해석 소프트(니레코사 제품 LUZEX-F 또는 Photo Shop 7.0)을 이용하여 산출하였다. 그리고, 하기 식에 나타내는 바와 같이, 얻어진 층상 구조의 부분 면적 합계치를 관찰 시야 내의 동박의 면적에서 제함으로써 층상 구조의 면적율(%)을 측정하였다. 상술한 화상 해석 소프트는 일반적인 것이기 때문에, 본 측정에 어느 소프트웨어를 사용해도 문제없다.
층상 구조의 면적율(%)=측정 시야 내의 층상 구조의 합계 면적(㎛2)/측정 시야 내의 동박 면적(㎛2)×100
상술한 측정을 3시야에 대하여 실시하여, 3시야의 층상 구조의 면적율 평균치를 층상 구조의 면적율로 하였다.
<최종 냉간압연 전의 동박의 평균 결정립 직경>
실시예, 비교예의 동박이 압연 동박인 경우에 있어서는, 최종 냉간압연 전의 동박의 압연 방향으로 평행이며, 판 두께 방향으로 평행인 단면의 평균 결정립 직경을 절단법(JIS H 0501)에 의해 측정하였다. 3시야에서 측정을 하여, 3시야의 평균치를 최종 냉간압연 전의 동박의 평균 결정립 직경으로 하였다.
<표면 거칠기>
상술한 실시예 및 비교예의 동박의 광택면 측 표면(동박에 대하여 표면 처리를 실시한 실시예, 비교예에 대해서는 해당 표면 처리 후의 표면)의 Ra(산술평균 거칠기)를 JIS B0601-1994에 준거하여 올림푸스사 제품인 레이저 현미경 OLS4000(LEXT OLS 4000)으로 측정하였다. 동박의 TD(traverse direction, 폭 방향, 동박 제조장치에 있어서의 동박의 진행 방향과 직각인 방향, 압연 방향으로 직각인 방향)의 Ra(산술평균 거칠기)를 임의로 10개소 측정하여, 그 Ra(산술평균 거칠기)의 10개소 평균치를 Ra(산술평균 거칠기) 값으로 하였다. 또한, 동박의 광택면 측 표면의 Rz(10점 평균 거칠기)를 JIS B0601-1994에 준거하여, 올림푸스사 제품인 레이저 현미경 LEXT OLS4000으로 측정하였다. 동박의 TD(traverse direction, 폭 방향, 동박 제조장치에 있어서의 동박의 진행 방향과 직각인 방향, 압연 방향으로 직각인 방향)의 Rz(10점 평균 거칠기)를 임의로 10개소 측정하여, 그 Rz(10점 평균 거칠기)의 10개소 평균치를 Rz 값으로 하였다.
또한, 상술한 실시예 및 비교예의 동박을 광택면 측으로부터 6㎛의 두께만큼을 에칭(하프 에칭)으로 제거한 후의 표면에 대해서, 상기와 동일한 동박의 광택면 측 표면의 Ra(산술평균 거칠기) 및 Rz(10점 평균 거칠기)의 평가를 실시하였다. 해당 하프 에칭 조건을 표 3에 나타낸다. 또한, 에칭 전의 동박 두께의 절반 두께까지 에칭을 실시한 것 이외에는 상술한 측정과 동일한 측정을 실시한 경우도, 동일한 Ra 및 Rz 값을 얻을 수 있었다. 표 3의 「에칭 조건」란에 기재한 에칭 조건, 에칭액 조성으로 하여 하프 에칭을 실시하였다. 또한, 상술한 에칭에 의해 제거한 동박의 두께는 이하의 식에 의해 산출하였다. 동박의 샘플 크기는 5㎝×5㎝각으로 하였다.
에칭에 의해 제거한 동박 두께(㎛)={에칭 전의 동박 샘플 중량(g)-에칭 후의 동박 샘플 중량(g)}÷{동박 샘플 면적 25(㎠)×구리 밀도 8.94(g/㎤)}×104(㎛/㎝)
또한, 비교예 9, 11, 12에 대해서는 상술한 하프 에칭 후의 동박 표면에 대해서 동박의 MD(machine direction, 길이 방향, 동박 제조장치에 있어서의 동박의 진행 방향, 압연 방향으로 평행인 방향)의 Ra(산술평균 거칠기), Rz(10점 평균 거칠기)를 상술한 측정 방법과 동일하게 하여 측정하였다. 그 결과, 비교예 9의 MD에 대한 Ra 값은 0.18㎛, Rz 값은 1.01㎛, 비교예 11의 MD에 대한 Ra 값은 0.27㎛, Rz 값은 0.67㎛, 비교예 12의 MD에 대한 Ra 값은 0.10㎛, Rz 값은 0.91㎛이었다. 또한, 비교예 9에 대해서는 상술한 하프 에칭 전의 동박 표면에 대한 MD의 Ra(산술평균 거칠기), Rz(10점 평균 거칠기)를 상술한 측정 방법과 동일하게 하여 측정하였다. 그 결과, 비교예 9의 MD의 Ra 값은 0.10㎛이었다.
<기판 유전율(기재 유전율)의 측정>
상술한 동장 적층판으로 한 후에, 일반 사단법인 일본 전자 회로 공업회의 「프린트 배선판용 동장 적층판 시험방법 비유전률 및 유전 정접」 JPCA-TM001-2007에 준거하여 트리플레이트 공진기법에 의해 신호 주파수가 1GHz인 경우에 있어서의 기판 유전율(기재 유전율)을 측정하였다.
<회로 가공성>
얻어진 각 하프 에칭 후 동장 적층판을 특성 임피던스가 50Ω가 되도록 마이크로 스트립 라인 구조로 에칭으로 회로 형성을 하였다. 이 때, 회로 가공성을 이하와 같이 평가하였다. 100mm의 마이크로 스트립 라인을 제작했을 때에, 회로 폭을 관찰하여, 특성 임피던스의 어긋남이 ±3Ω 이내인 경우에는 ◎, ±3Ω 초과 ±4Ω 이내인 경우에는 ○○, ±4Ω 초과 ±5Ω 이내인 경우에는 ○, ±5 초과 ±8Ω 이내인 경우는 △, ±8Ω 초과의 어긋남이 있는 경우는 ×로 하였다.
<고주파 특성>
또한, 이 회로를 이용하여 전송 특성을 측정하여, 20gHz의 주파수에 있어서의 전송 손실이 -4.5dB/㎝보다 작은 경우에는 ◎, -4.5dB/㎝ 이상이고 -4.7dB/㎝보다 작은 경우에는 ○○, -4.7dB/㎝ 이상이고 -5dB/10㎝보다 작을 때를 ○으로 하고, -5dB/10㎝ 이상이고 -6dB/10㎝ 이하일 때를 △로 하고, -6dB/10㎝보다 손실이 클 때를 ×로 하였다.
시험 결과를 표 1~3에 나타낸다.
[표 1]
Figure pat00001
[표 2]
Figure pat00002
[표 3]
Figure pat00003
<평가 결과>
실시예 1~30은 모두 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 200℃에서 30분간 가열했을 때 또는 130℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조가 유지되는 동박이기 때문에, 또는, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고, 300℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조가 유지되는 동박이기 때문에, 회로 가공성이 양호해져 고주파 특성이 양호하였다.
한편, 비교예 1~13은 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하를 만족하지 않거나 혹은 200℃에서 30분간 가열했을 때 또는 130℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조가 유지되지 않는 동박이었거나 또는, 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하를 만족하지 않거나 혹은, 300℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조가 유지되지 않는 동박이었다. 또는, 하프 에칭 후의 동박의 표면 거칠기(Ra)가 0.22㎛ 이하를 만족하지 않거나 혹은 하프 에칭 후의 동박의 표면 거칠기(Rz)가 1.30㎛ 이하를 만족하지 않는 동박이었다. 또는, 200℃에서 30분간 가열했을 때 또는 130℃에서 30분간 가열했을 때 또는 300℃에서 30분간 가열했을 때 I(220)/IO(220)이 1 이상을 만족하지 않는 동박이었다. 이 때문에, 비교예 1~13은 고주파 특성이 불량이었다.

Claims (64)

  1. 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이고,
    200℃에서 30분간 가열한 후 또는 130℃에서 30분간 가열한 후 또는 300℃에서 30분간 가열한 후에 층상 구조를 가지는, 동박.
  2. 제1항에 있어서,
    하기의 (1) 내지 (5) 중 어느 2개 이상을 만족하는, 동박.
    (1) 200℃에서 30분간 가열하기 전 또는 130℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 200℃에서 30분간 가열한 후 또는 상기 130℃에서 30분간 가열한 후에 층상 구조가 유지된다,
    (2) 200℃에서 30분간 가열했을 때 또는 130℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상이다,
    (3) 300℃에서 30분간 가열한 후에 층상 구조를 가진다,
    (4) 300℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 300℃에서 30분간 가열했을 때, 상기 가열을 실시하기 전의 층상 구조가 유지된다,
    (5) 300℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상이다.
  3. 제1항에 있어서,
    하기의 (6) 내지 (11) 중 어느 1개 이상을 만족하는, 동박.
    (6) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하이다,
    (7) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (8) 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하이다,
    (9) 300℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (10) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (11) 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다.
  4. 제2항에 있어서,
    하기의 (6) 내지 (11) 중 어느 1개 이상을 만족하는, 동박.
    (6) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하이다,
    (7) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (8) 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하이다,
    (9) 300℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (10) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (11) 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다.
  5. 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며,
    200℃에서 30분간 가열하기 전 또는 130℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 200℃에서 30분간 가열한 후 또는 상기 130℃에서 30분간 가열한 후에 층상 구조가 유지되는, 동박.
  6. 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며,
    200℃에서 30분간 가열했을 때 또는 130℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인, 동박.
  7. 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며,
    300℃에서 30분간 가열한 후에 층상 구조를 가지는, 동박.
  8. 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며,
    300℃에서 30분간 가열하기 전에 층상 구조를 가지고, 또한, 상기 300℃에서 30분간 가열한 경우에, 상기 가열을 실시하기 전의 층상 구조가 유지되는, 동박.
  9. 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하이며,
    300℃에서 30분간 가열했을 때, 상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인, 동박.
  10. 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인, 동박.
  11. 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하인, 동박.
  12. 동박이며, 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인, 동박.
  13. 동박이며, 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인 동박.
  14. 동박이며, 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 0.80㎛ 이하인 동박.
  15. 동박이며, 300℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인 동박.
  16. 이하의 (12) 내지 (15)를 어느 1개 이상 만족하는 동박.
    (12) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra) 및 표면 거칠기(Rz)가 이하의 (12-1) 또는 (12-2) 중 어느 하나를 만족시킨다,
    (12-1) 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (12-2) 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 표면 거칠기(Rz)가 0.80㎛ 이하이다,
    (13) 200℃에서 30분간 가열한 후에 또는 130℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (14) 300℃에서 30분간 가열한 후에, 황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra) 및 표면 거칠기(Rz)가 이하의 (14-1) 또는 (14-2) 중 어느 하나를 만족한다,
    (14-1) 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (14-2) 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 표면 거칠기(Rz)가 0.80㎛ 이하이다,
    (15) 300℃에서 30분간 가열한 후에, 과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하이다.
  17. 제3항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  18. 제4항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  19. 제10항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  20. 제11항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  21. 제12항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  22. 제13항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  23. 제14항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  24. 제15항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  25. 제16항에 있어서,
    상기 하프 에칭에 의해 제거되는 동박의 두께가 6㎛ 또는 상기 동박의 상기 하프 에칭 전 두께의 절반 두께인, 동박.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서,
    이하의 (16) 내지 (21) 중 어느 1개 이상을 만족하는, 동박.
    (16) 200℃에서 30분간 가열하기 전의, 결정 평균 두께가 0.05㎛ 이상 1.0㎛ 이하이다,
    (17) 130℃에서 30분간 가열하기 전의, 결정 평균 두께가 0.05㎛ 이상 1.0㎛ 이하이다,
    (18) 300℃에서 30분간 가열하기 전의, 결정 평균 두께가 0.05㎛ 이상 1.0㎛ 이하이다,
    (19) 200℃에서 30분간 가열한 후의, 결정 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (20) 130℃에서 30분간 가열한 후의, 결정 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (21) 300℃에서 30분간 가열한 후의, 결정 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다.
  27. 제1항 내지 제25항 중 어느 한 항에 있어서,
    이하의 (22) 내지 (24) 중 어느 1개 이상을 만족하는, 동박.
    (22) 200℃에서 30분간 가열한 후의, 층상 구조의 면적율이 10% 이상이다,
    (23) 130℃에서 30분간 가열한 후의, 층상 구조의 면적율이 10% 이상이다,
    (24) 300℃에서 30분간 가열한 후의, 층상 구조의 면적율이 10% 이상이다.
  28. 제26항에 있어서,
    이하의 (22) 내지 (24) 중 어느 1개 이상을 만족하는, 동박.
    (22) 200℃에서 30분간 가열한 후의, 층상 구조의 면적율이 10% 이상이다,
    (23) 130℃에서 30분간 가열한 후의, 층상 구조의 면적율이 10% 이상이다,
    (24) 300℃에서 30분간 가열한 후의, 층상 구조의 면적율이 10% 이상이다.
  29. 제1항 내지 제25항 중 어느 한 항에 있어서,
    상기 동박은 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 합계 10질량ppm 이상 포함하는, 동박.
  30. 제26항에 있어서,
    상기 동박은 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 합계 10질량ppm 이상 포함하는, 동박.
  31. 제27항에 있어서,
    상기 동박은 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 합계 10질량ppm 이상 포함하는, 동박.
  32. 제28항에 있어서,
    상기 동박은 Sn, Ag, In, Au, Pd, P, Ti, B, V, Cr, Fe, Zr, Mn, Mo, Co, Ni, Zn, Si, C, W, As, Ca, Al, Cl, Be, N, S, F, Sr, Ba, Sc, Y, Ga, Ge, Se, Br, Nb, Ta, Ru, Rh, Cd, Sb, Bi, I 및 Mg으로 구성되는 군으로부터 선택되는 원소를 1종 이상을 합계 10질량ppm 이상 포함하는, 동박.
  33. 제1항 내지 제25항 중 어느 한 항에 있어서,
    상기 동박이 압연 동박인, 동박.
  34. 제1항 내지 제25항 중 어느 한 항에 있어서,
    유전율이 3.5 이하인 수지와의 접합용인, 동박.
  35. 제1항 내지 제25항 중 어느 한 항에 있어서,
    액정 폴리머 또는 불소 수지 또는 저유전 폴리이미드 수지와의 접합용인, 동박.
  36. 제1항 내지 제25항 중 어느 한 항에 있어서,
    1GHz를 넘는 고주파수 하에서 사용되는 동장 적층판 또는 프린트 배선판에 사용되는, 동박.
  37. 제1항 내지 제25항 중 어느 한 항에 있어서,
    상기 가열 후의 광택면 측 표면의 I(220)/IO(220)이 1 이상인, 동박.
  38. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가지는, 동박.
  39. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가지는, 동박.
  40. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 내열 처리층 혹은 방청 처리층을 가지고, 상기 내열 처리층 혹은 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  41. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 내열 처리층을 가지고, 상기 내열 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  42. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 크로메이트 처리층을 가지고, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  43. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  44. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층을 가지며, 상기 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  45. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  46. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 조화 처리층 위에 실란커플링 처리층을 가지는, 동박.
  47. 제1항 내지 제25항 중 어느 한 항에 있어서,
    동박 표면에 실란커플링 처리층을 가지는, 동박.
  48. 제1항 내지 제25항 중 어느 한 항에 기재된 동박을 절연기재와 맞붙여 구성하는, 동장 적층판.
  49. 제1항 내지 제25항 중 어느 한 항에 기재된 동박과, 유전율이 3.5 이하인 절연기재를 적층하여 구성하는, 동장 적층판.
  50. 제30항에 있어서,
    1GHz를 넘는 고주파수 하에서 사용되는, 동장 적층판.
  51. 제49항에 있어서,
    1GHz를 넘는 고주파수 하에서 사용되는, 동장 적층판.
  52. 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
    상기 동박 결정이 층상 구조이고, 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하인, 기판 유전율이 3.5 이하의 동장 적층판.
  53. 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
    상기 수지 기재와 맞붙인 후의 동박의 광택면 측 표면의 I(220)/IO(220)이 1 이상이고, 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.25㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.10㎛ 이하인, 기판 유전율이 3.5 이하의 동장 적층판.
  54. 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
    황산과수계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra) 및 표면 거칠기(Rz)가 이하의 (a-1) 또는 (a-2) 중 어느 하나를 만족하는, 동장 적층판.
    (a-1) 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 표면 거칠기(Rz)가 1.30㎛ 이하이다,
    (a-2) 표면 거칠기(Ra)가 0.15㎛ 이하, 또한, 표면 거칠기(Rz)가 0.80㎛ 이하이다.
  55. 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
    과황산 나트륨계 에칭액으로 하프 에칭한 후의 상기 동박의 광택면 측 표면에 대해서 레이저 현미경으로 측정되는 표면 거칠기(Ra)가 0.22㎛ 이하, 또한, 레이저 현미경으로 측정되는 표면 거칠기(Rz)가 1.30㎛ 이하인, 동장 적층판.
  56. 제48항 내지 제55항 중 어느 한 항에 있어서,
    상기 동박 결정의 평균 두께가 0.001㎛ 이상 1.0㎛ 이하인, 동장 적층판.
  57. 제48항 내지 제55항 중 어느 한 항에 있어서,
    상기 동박의 층상 구조의 면적율이 10% 이상인, 동장 적층판.
  58. 제56항에 있어서,
    상기 동박의 층상 구조의 면적율이 10% 이상인, 동장 적층판.
  59. 이하의 (b-1) 내지 (b-3) 중 어느 하나 이상을 만족하는 동장 적층판,
    (b-1) 제1항 내지 제25항 중 어느 한 항에 기재된 동박을 절연기재와 맞붙여 구성하는 동장 적층판,
    (b-2) 제1항 내지 제25항 중 어느 한 항에 기재된 동박과 유전율이 3.5 이하인 절연기재를 적층하여 구성하는 동장 적층판,
    (b-3) (b-1) 또는 (b-2) 중 어느 하나에 기재된 동장 적층판으로 1GHz를 넘는 고주파수 하에서 사용되는 동장 적층판,
    (b-4) (b-1) 내지 (b-3) 중 어느 하나에 기재된 동장 적층판으로 상기 동박 결정의 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (b-5) (b-1) 내지 (b-4) 중 어느 하나에 기재된 동장 적층판으로 상기 동박의 층상 구조의 면적율이 10% 이상이다,
    또는, 제52항 내지 제55항 중 어느 한 항에 기재된 동장 적층판,
    또는, 제52항 내지 제55항 중 어느 한 항에 기재된 동장 적층판으로 이하의 (b-4) 또는 (b-5) 중 어느 1개 또는 2개를 만족하는 동장 적층판,
    (b-4) 상기 동박 결정의 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (b-5) 상기 동박의 층상 구조의 면적율이 10% 이상이다,
    을 사용한, 프린트 배선판의 제조 방법.
  60. 제59항에 기재된 프린트 배선판을 이용한, 전자기기의 제조 방법.
  61. 이하의 (c-1) 내지 (c-3) 중 어느 하나 이상을 만족하는 동장 적층판,
    (c-1) 제1항 내지 제25항 중 어느 한 항에 기재된 동박을 절연기재와 맞붙여 구성하는 동장 적층판,
    (c-2) 제1항 내지 제25항 중 어느 한 항에 기재된 동박과, 유전율이 3.5 이하인 절연기재를 적층하여 구성하는 동장 적층판,
    (c-3) (c-1) 또는 (c-2) 중 어느 하나에 기재된 동장 적층판으로 1GHz를 넘는 고주파수 하에서 사용되는 동장 적층판,
    (c-4) (c-1) 내지 (c-3) 중 어느 하나에 기재된 동장 적층판으로 상기 동박 결정의 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (c-5) (c-1) 내지 (c-4) 중 어느 하나에 기재된 동장 적층판으로 상기 동박의 층상 구조의 면적율이 10% 이상이다,
    또는, 제52항 내지 제55항 중 어느 한 항에 기재된 동장 적층판,
    또는, 제52항 내지 제55항 중 어느 한 항에 기재된 동장 적층판으로 이하의 (c-4) 또는 (c-5) 중 어느 1개 또는 2개를 만족하는 동장 적층판,
    (c-4) 상기 동박 결정의 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (c-5) 상기 동박의 층상 구조의 면적율 10% 이상이다,
    을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는, 전송로의 제조 방법.
  62. 제59항에 기재된 제조 방법에 의해 제조된 프린트 배선판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는, 전송로의 제조 방법.
  63. 이하의 (d-1) 내지 (d-3) 중 어느 하나 이상을 만족하는 동장 적층판,
    (d-1) 제1항 내지 제25항 중 어느 한 항에 기재된 동박을 절연기재와 맞붙여 구성하는 동장 적층판,
    (d-2) 제1항 내지 제25항 중 어느 한 항에 기재된 동박과, 유전율이 3.5 이하인 절연기재를 적층하여 구성하는 동장 적층판,
    (d-3) (d-1) 또는 (d-2) 중 어느 하나에 기재된 동장 적층판으로 1GHz를 넘는 고주파수 하에서 사용되는 동장 적층판,
    (d-4) (d-1) 내지 (d-3) 중 어느 하나에 기재된 동장 적층판으로 상기 동박 결정의 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (d-5) (d-1) 내지 (d-4) 중 어느 하나에 기재된 동장 적층판으로 상기 동박의 층상 구조의 면적율이 10% 이상이다,
    또는, 제52항 내지 제55항 중 어느 한 항에 기재된 동장 적층판,
    또는, 제52항 내지 제55항 중 어느 한 항에 기재된 동장 적층판으로 이하의 (d-4) 또는 (d-5) 중 어느 1개 또는 2개를 만족하는 동장 적층판,
    (d-4) 상기 동박 결정의 평균 두께가 0.001㎛ 이상 1.0㎛ 이하이다,
    (d-5) 상기 동박의 층상 구조의 면적율이 10% 이상이다,
    을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는, 안테나의 제조 방법.
  64. 제59항에 기재된 제조 방법에 의해 제조된 프린트 배선판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는, 안테나의 제조 방법.
KR1020170007297A 2016-01-15 2017-01-16 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 KR20170085991A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016005644 2016-01-15
JPJP-P-2016-005644 2016-01-15

Publications (1)

Publication Number Publication Date
KR20170085991A true KR20170085991A (ko) 2017-07-25

Family

ID=58053971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170007297A KR20170085991A (ko) 2016-01-15 2017-01-16 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법

Country Status (7)

Country Link
US (1) US20170208680A1 (ko)
EP (1) EP3199652A3 (ko)
JP (1) JP2017128804A (ko)
KR (1) KR20170085991A (ko)
CN (1) CN107072071A (ko)
PH (2) PH12017000016A1 (ko)
TW (1) TWI660055B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083985A (ko) * 2018-01-05 2019-07-15 장 춘 페트로케미컬 컴퍼니 리미티드 구리 호일을 포함하는 고속 인쇄 회로 기판 제품용 표면 처리된 구리 호일 및 제조 방법
WO2022255763A1 (ko) * 2021-06-01 2022-12-08 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 안테나 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108778713B (zh) * 2016-03-03 2021-05-07 株式会社可乐丽 覆金属层压板及其制造方法
JP6707232B2 (ja) * 2016-08-10 2020-06-10 昭北ラミネート工業株式会社 小口径穴あけ加工用エントリーボードおよび小口径穴あけ加工方法
JP6970738B2 (ja) * 2017-03-30 2021-11-24 株式会社東芝 セラミックス銅回路基板およびそれを用いた半導体装置
CN114786330A (zh) * 2017-07-31 2022-07-22 卢森堡电路箔片股份有限公司 覆铜箔层压板和包括该覆铜箔层压板的印刷电路板
USRE49929E1 (en) 2017-08-08 2024-04-16 Sumitomo Electric Industries, Ltd. Substrate for high-frequency printed wiring board
WO2019079652A1 (en) * 2017-10-19 2019-04-25 Sila Nanotechnologies, Inc. LI-ION BATTERY ELEMENT ANODE ELECTRODE COMPOSITION
CN108206332A (zh) * 2017-12-28 2018-06-26 佛山市粤海信通讯有限公司 一种宽频高增益定向天线及加工方法
JP6793138B2 (ja) * 2018-01-22 2020-12-02 Jx金属株式会社 フレキシブルプリント基板用銅箔、それを用いた銅張積層体、フレキシブルプリント基板、及び電子機器
WO2019208276A1 (ja) * 2018-04-26 2019-10-31 Agc株式会社 積層体の製造方法、及び積層体
CN109055808A (zh) * 2018-10-26 2018-12-21 浙江星康铜业有限公司 一种铜锌合金
JP7351176B2 (ja) * 2018-10-31 2023-09-27 Tdk株式会社 薄膜キャパシタ及びその製造方法並びに電子部品内蔵基板
TWI697372B (zh) * 2019-08-27 2020-07-01 宏進金屬科技股份有限公司 硬銲接合方法
JP7512848B2 (ja) 2020-11-02 2024-07-09 大日本印刷株式会社 積層体および積層体の製造方法
EP4012409A1 (en) * 2020-12-09 2022-06-15 Phoenix Silicon International Corp. Linker of bioprobes
CN114660139A (zh) * 2020-12-23 2022-06-24 昇阳国际半导体股份有限公司 生物探针的连接子
KR102460622B1 (ko) * 2021-01-20 2022-10-28 도레이첨단소재 주식회사 동박적층필름 및 이를 포함하는 전기 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244639A (ja) * 2000-02-28 2001-09-07 Nippon Zeon Co Ltd 多層回路基板用材料および多層回路基板の製造方法
WO2004070087A1 (ja) * 2003-02-04 2004-08-19 Furukawa Circuit Foil Co., Ltd 複合銅箔、その製造方法及び該複合銅箔を用いた高周波伝送回路
JP4161304B2 (ja) 2003-02-04 2008-10-08 古河サーキットフォイル株式会社 高周波回路用金属箔
JP2004244656A (ja) 2003-02-12 2004-09-02 Furukawa Techno Research Kk 高周波用途対応可能銅箔とその製造方法
US20050236359A1 (en) * 2004-04-22 2005-10-27 Ginning Hu Copper/copper alloy surface bonding promotor and its usage
JP4704025B2 (ja) * 2004-12-21 2011-06-15 Jx日鉱日石金属株式会社 高周波回路用粗化処理圧延銅箔及びその製造方法
JP2011087569A (ja) * 2009-05-15 2011-05-06 Jbs:Kk 電子タバコ、および充電ユニット
JP4831552B1 (ja) * 2011-03-28 2011-12-07 Jx日鉱日石金属株式会社 Co−Si系銅合金板
TWI496954B (zh) * 2011-07-29 2015-08-21 Furukawa Electric Co Ltd An electrolytic copper alloy foil manufacturing method, an electrolytic solution for the production of the alloy foil, a negative electrode current collector for a secondary battery, a secondary battery and an electrode
JP5373940B1 (ja) * 2012-07-17 2013-12-18 株式会社Shカッパープロダクツ 圧延銅箔
JP5758035B2 (ja) * 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP6393126B2 (ja) * 2013-10-04 2018-09-19 Jx金属株式会社 表面処理圧延銅箔、積層板、プリント配線板、電子機器及びプリント配線板の製造方法
CN104511479B (zh) * 2013-10-04 2017-01-11 Jx日矿日石金属株式会社 轧制铜箔
JP3210447U (ja) * 2017-02-24 2017-05-25 スリー・アールシステム株式会社 電子タバコ用バッテリーおよび電子タバコ用バッテリーの充電器
JP3211213U (ja) * 2017-04-15 2017-06-29 合同会社すきっぷ 充電器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083985A (ko) * 2018-01-05 2019-07-15 장 춘 페트로케미컬 컴퍼니 리미티드 구리 호일을 포함하는 고속 인쇄 회로 기판 제품용 표면 처리된 구리 호일 및 제조 방법
WO2022255763A1 (ko) * 2021-06-01 2022-12-08 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 안테나 장치

Also Published As

Publication number Publication date
EP3199652A2 (en) 2017-08-02
US20170208680A1 (en) 2017-07-20
PH12017000016A1 (en) 2018-08-06
EP3199652A3 (en) 2017-08-23
PH12019000429A1 (en) 2021-09-13
CN107072071A (zh) 2017-08-18
TW201738393A (zh) 2017-11-01
TWI660055B (zh) 2019-05-21
JP2017128804A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
KR20170085991A (ko) 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법
CN106982507B (zh) 铜箔、覆铜层压板、及印刷配线板和电子机器和传输线和天线的制造方法
KR101658722B1 (ko) 표면 처리 동박
JP5710737B1 (ja) 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
US10070521B2 (en) Surface-treated copper foil
WO2021157363A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
TW202028484A (zh) 表面處理銅箔、覆銅積層板及印刷配線板
TWI623639B (zh) Surface treated copper foil
JP5576514B2 (ja) 表面処理銅箔、積層板、プリント配線板及びプリント回路板
US10383222B2 (en) Surface-treated copper foil
TWI747088B (zh) 表面處理銅箔、覆銅積層板及印刷配線板
WO2022255422A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
WO2023054398A1 (ja) 粗化処理銅箔及び銅張積層板、並びにプリント配線板の製造方法
TW202233898A (zh) 表面處理銅箔、覆銅積層板及印刷配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right