WO2022255763A1 - 회로 기판 및 이를 포함하는 안테나 장치 - Google Patents

회로 기판 및 이를 포함하는 안테나 장치 Download PDF

Info

Publication number
WO2022255763A1
WO2022255763A1 PCT/KR2022/007707 KR2022007707W WO2022255763A1 WO 2022255763 A1 WO2022255763 A1 WO 2022255763A1 KR 2022007707 W KR2022007707 W KR 2022007707W WO 2022255763 A1 WO2022255763 A1 WO 2022255763A1
Authority
WO
WIPO (PCT)
Prior art keywords
antenna
region
insulating layer
layer
antenna pattern
Prior art date
Application number
PCT/KR2022/007707
Other languages
English (en)
French (fr)
Inventor
이인재
노명래
이규린
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220059371A external-priority patent/KR20220162615A/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2022255763A1 publication Critical patent/WO2022255763A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets

Definitions

  • the embodiment relates to a circuit board and an antenna device including the circuit board.
  • mmWave bands sub 6 gigabytes (6 GHz), 28 gigabytes (28 GHz), 38 gigabytes (38 GHz or higher frequencies). This high frequency band is called mmWave due to the length of the wavelength.
  • 1 is a diagram illustrating an antenna device.
  • an antenna device includes a plurality of substrates. That is, the antenna device of the comparison example includes the first substrate 10 corresponding to the antenna unit and the second substrate 20 corresponding to the driving unit.
  • the second substrate 20 is manufactured through a process separate from the first substrate 10 .
  • the first substrate 10 and the second substrate 20 are each manufactured through separate processes, and a process of combining them is performed.
  • the second substrate 20 includes a driving element.
  • solder balls 30 have a structure covered through the molding layer 40 .
  • the antenna device of the comparison example the first substrate 10 and the second substrate 20 are coupled in a state in which they are vertically aligned.
  • the antenna package substrate of the comparative example has a structure connected through the solder ball 30 disposed between the first substrate 10 and the second substrate 20 .
  • the height of the antenna package substrate is equal to the height of the solder ball 30.
  • the first substrate 10 and the second substrate 20 have a vertically stacked structure and are coupled to each other through the solder balls 30 as described above, and thus the transmission length of the signal increases, , there is a problem in that signal loss increases as the transmission length (eg, signal transmission distance) increases.
  • the first board 10 and the second board 20 are connected in a connector structure using a separate flexible printed circuit board (not shown) instead of the solder ball 30 .
  • a separate flexible printed circuit board (not shown) instead of the solder ball 30 .
  • the flexible circuit board there is a problem in that the signal transmission distance increases by the length of , and thus signal loss increases.
  • the embodiment provides a circuit board with improved antenna characteristics and an antenna device including the circuit board.
  • the embodiment provides a circuit board capable of lowering surface roughness of an antenna pattern and an antenna device including the circuit board.
  • the embodiment provides a circuit board capable of minimizing the difference between the width of the upper surface and the width of the lower surface of the antenna pattern and an antenna device including the circuit board.
  • a circuit board includes an insulating layer; and a circuit pattern layer disposed on the insulating layer, wherein the circuit pattern layer includes an antenna pattern for transmitting and receiving an antenna signal, and a 10-point average surface roughness (Rz) of a surface of the antenna pattern is 0.2 ⁇ m to 0.5 ⁇ m. It has a range of ⁇ m.
  • the antenna pattern includes an upper surface and a lower surface opposite to the upper surface, and the width of the upper surface of the antenna pattern is smaller than the width of the lower surface of the antenna pattern.
  • the width of the upper surface of the antenna pattern is 95% or more of the width of the lower surface of the antenna pattern.
  • the difference between the width of the upper surface and the width of the lower surface of the antenna pattern satisfies a range of 0.5 ⁇ m to 1.2 ⁇ m.
  • the antenna pattern includes a top surface, a bottom surface opposite to the top surface, and a side surface connecting the top surface and the bottom surface, and one end of the top surface of the antenna pattern connected to the side surface of the antenna pattern and the bottom surface of the antenna pattern
  • the horizontal distance between the ends satisfies the range of 0.25 ⁇ m to 0.6 ⁇ m.
  • the side surface of the antenna pattern includes a curved surface.
  • the etching factor of the antenna pattern is 40 or more, and the etching factor is determined by the following equation.
  • Etching factor thickness of the antenna pattern / (width of the lower surface of the antenna pattern - width of the upper surface of the antenna pattern)
  • the antenna pattern includes a first metal layer disposed on the insulating layer, and a second metal layer disposed on the first metal layer and including a different metal from the first metal layer.
  • the first metal layer includes nickel and chromium
  • the second metal layer includes copper
  • the insulating layer is divided into a first region and a second region in a horizontal direction
  • the antenna pattern includes a first antenna pattern disposed in the first region of the insulating layer and the second region of the insulating layer. and a second antenna pattern disposed on the first region of the insulating layer, wherein the number of layers in the first region of the insulating layer is greater than the number of layers in the second region of the insulating layer, and the second region of the insulating layer is the number of layers in the first region of the insulating layer. is bent based on
  • the first region of the insulating layer includes the same insulating material as the second region of the insulating layer, and the insulating material includes a liquid crystal polymer (LCP).
  • LCP liquid crystal polymer
  • the antenna device includes an insulating layer including a first region and a second region bendable from the first region; a first antenna pattern disposed in the first region of the insulating layer; a second antenna pattern disposed in the second region of the insulating layer; a first pad disposed in the first region of the insulating layer; a second pad disposed in the first region of the insulating layer; a first connector disposed on the first pad; a second connector disposed on the second pad; a communication element mounted on the first connector and connected to the first and second antenna patterns; and a power element mounted on the second connector and connected to the first and second antenna patterns, wherein a 10-point average surface roughness (Rz) of each surface of the first and second antenna patterns is 0.2 ⁇ m. to 0.5 ⁇ m.
  • Rz 10-point average surface roughness
  • each of the first and second antenna patterns includes an upper surface and a lower surface opposite to the upper surface, the width of the upper surface is smaller than the width of the lower surface, and the width of the upper surface is 95% or more of the width of the lower surface.
  • the difference between the width of the upper surface and the width of the lower surface satisfies the range of 0.5 ⁇ m to 1.2 ⁇ m.
  • the first and second antenna patterns include an upper surface, a lower surface opposite to the upper surface, and a side surface connecting the upper surface and the lower surface, and one end of the upper surface and the lower surface are respectively connected to one end and the other end of the side surface.
  • the horizontal distance between the ends of satisfies the range of 0.25 ⁇ m to 0.6 ⁇ m.
  • the antenna pattern includes a first metal layer disposed on the insulating layer and containing nickel and chromium, and a second metal layer disposed on the first metal layer and containing copper.
  • the first region of the insulating layer includes the same insulating material as the second region of the insulating layer, and the insulating material includes a liquid crystal polymer (LCP).
  • LCP liquid crystal polymer
  • Embodiments may provide a circuit board with improved antenna characteristics and an antenna device including the circuit board.
  • the circuit board of the embodiment includes a circuit pattern layer corresponding to the antenna pattern.
  • the circuit pattern layer includes a first metal layer, which is a thin film layer containing a first metal, and a second metal layer containing a second metal disposed on the first metal layer.
  • the embodiment forms the second metal layer using the first metal layer. Accordingly, in the embodiment, damage to the second metal layer occurring in the etching process of the first metal layer may be minimized.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer of the embodiment has a range of 0.2 ⁇ m to 0.5 ⁇ m.
  • the difference between the width of the top surface and the width of the bottom surface of the circuit pattern layer of the embodiment satisfies the range of 0.5 ⁇ m to 1.2 ⁇ m.
  • the width of the upper surface of the circuit pattern layer of the embodiment is 95% or more of the width of the lower surface of the circuit pattern layer.
  • a horizontal distance W1 between one end of the upper surface and one end of the lower surface connected to the side of the circuit pattern layer of the embodiment satisfies the range of 0.25 ⁇ m to 0.6 ⁇ m.
  • the etching factor of the circuit pattern layer of the embodiment is 40 or more.
  • plating properties may be deteriorated in the process of forming the circuit pattern layer 120 .
  • plating may not be completely performed to the lower region of the dry film in the plating process.
  • an undercut is formed on the lower surface of the circuit pattern layer, and communication characteristics of the circuit board may deteriorate.
  • a frequency bandwidth of a signal transmitted by the circuit pattern layer may decrease. Specifically, the frequency bandwidth of the signal increases as the difference between the top and bottom widths decreases.
  • the frequency band width decreases as in the comparative example of FIG. have.
  • the circuit pattern layer An undercut may be formed on the lower surface.
  • the horizontal distance W1 of the circuit pattern layer of the embodiment is less than 0.25 ⁇ m, as described above, plating properties may be deteriorated in the process of forming the circuit pattern layer, and as a result, the lower surface of the circuit pattern layer Undercuts may form.
  • the horizontal distance W1 of the circuit pattern layer of the embodiment exceeds 0.6 ⁇ m, the frequency band width may decrease as described above, and thus communication characteristics of the circuit board may deteriorate.
  • the difference value between the width of the top surface and the width of the bottom surface of the circuit pattern layer and/or the horizontal distance W1 may deviate from the target range, thereby causing plating.
  • a performance degradation problem or a frequency bandwidth reduction problem may occur.
  • the circuit board of the embodiment and the antenna device including the same can reduce signal transmission loss occurring in the process of transmitting a high frequency band signal. Furthermore, the circuit board and the antenna device including the circuit board according to the embodiment can improve frequency bandwidth.
  • the circuit board of the embodiment includes a first area and a second area spaced apart from each other in a horizontal direction and including first and second antenna pattern layers, respectively.
  • the second region is a flexible region that can be bent with respect to the first region.
  • a communication element connected to the first and second antenna pattern layers is disposed in the first region.
  • the first and second antenna pattern layers emit antenna signals in different directions.
  • the communication element controls the first and second antenna pattern layers.
  • the embodiment can control a plurality of antenna pattern layers radiating antenna signals in different directions using one communication element. Through this, the embodiment can reduce the size of the antenna device.
  • 1 is a diagram showing an antenna device of a comparative example.
  • FIG. 2 is a diagram illustrating an antenna substrate according to an embodiment.
  • FIG 3 is a cross-sectional view showing a layer structure of a circuit pattern layer and through electrodes according to an embodiment.
  • SEM scanning electron microscope
  • SEM scanning electron microscope
  • SEM scanning electron microscope
  • SEM 7 is a scanning electron microscope (SEM) photograph for explaining the lateral shape and etching factor of the circuit pattern layer of the embodiment.
  • SEM scanning electron microscope
  • SEM scanning electron microscope
  • FIG. 10 is a diagram showing signal characteristics according to the roughness of a circuit pattern layer.
  • FIG. 11 is a diagram showing a frequency bandwidth of a circuit board of a comparative example.
  • FIG. 12 is a diagram showing a frequency bandwidth of a circuit board according to an embodiment.
  • FIG. 13 is a diagram illustrating an antenna device according to an embodiment.
  • FIG. 14 is a diagram showing a part of a terminal to which the antenna device of FIG. 13 is applied.
  • the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in a variety of different forms, and if it is within the scope of the technical idea of the present invention, one or more of the components among the embodiments can be selectively implemented. can be used by combining and substituting.
  • first, second, A, B, (a), and (b) may be used to describe components of an embodiment of the present invention. These terms are only used to distinguish the component from other components, and the term is not limited to the nature, order, or order of the corresponding component. And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected to, combined with, or connected to the other component, but also with the component. It may also include the case of being 'connected', 'combined', or 'connected' due to another component between the other components.
  • top (top) or bottom (bottom) is not only a case where two components are in direct contact with each other, but also one A case in which another component above is formed or disposed between two components is also included.
  • up (up) or down (down) it may include the meaning of not only the upward direction but also the downward direction based on one component.
  • FIG. 2 is a diagram illustrating an antenna substrate according to an embodiment.
  • the antenna substrate includes an insulating layer 110 , a circuit pattern layer 120 , a penetration electrode 130 and a protective layer 140 .
  • the insulating layer 110 is composed of a plurality of layers.
  • the insulating layer 110 may include a first insulating layer 111 , a second insulating layer 112 , and a third insulating layer 113 .
  • the insulating layer 110 is illustrated as being composed of three layers, but the embodiment is not limited thereto.
  • the insulating layer 110 may have a number of layers of two or less, and may have a number of layers of four or more.
  • the insulating layer 110 has a flexible characteristic.
  • the insulating layer 110 may be made of polyimide (PI).
  • the insulating layer 110 may be made of a liquid crystal polymer (LCP).
  • LCP liquid crystal polymer
  • the insulating layer 110 may include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polycarbonate (PC), polyethersulfone (PES), or polyacrylate.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PC polycarbonate
  • PES polyethersulfone
  • PAR Polyacrylate
  • PAR may be composed of an insulating material that does not contain glass fibers.
  • the insulating layer 110 of the embodiment is formed of a liquid crystal polymer (LCP).
  • LCP liquid crystal polymer
  • the insulating layer 110 is formed of liquid crystal polymer (LCP)
  • manufacturing processability of the circuit board may be improved and the overall thickness of the circuit board may be reduced.
  • the insulating layer 110 is bent while partially having a curved surface. That is, the insulating layer 110 may partially have a flat surface and partially have a curved surface and be bent. In detail, the insulating layer 110 may have a curved end and be bent, or may have a surface with a random curvature and be bent or bent.
  • the circuit board includes the circuit pattern layer 120 .
  • the circuit pattern layer 120 includes a first circuit pattern layer 121 , a second circuit pattern layer 122 , a third circuit pattern layer 123 , and a fourth circuit pattern layer 124 .
  • the circuit pattern layer 120 includes an antenna pattern functioning as an antenna.
  • the circuit pattern layer 120 includes an antenna signal pattern.
  • the antenna signal pattern serves to transmit an antenna signal and a data signal.
  • the circuit pattern layer 120 may be implemented as a patch antenna, but is not limited thereto.
  • the circuit pattern layer 120 may be implemented as a dipole antenna.
  • the circuit pattern layer 120 may be implemented as a combination of a patch antenna and a dipole antenna.
  • circuit pattern layer 120 further includes a ground pattern or a power pattern.
  • the circuit pattern layer 120 includes a highly conductive metal material.
  • the circuit pattern layer 120 may include copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), titanium (Ti) , or alloys thereof may be used.
  • the circuit board includes the through electrode 130 .
  • the through electrode 130 includes a first through electrode 131 , a second through electrode 132 , and a third through electrode 133 .
  • the first penetration electrode 131 penetrates the first insulating layer 111 .
  • the second through electrode 132 penetrates the second insulating layer 112 .
  • the third through electrode 133 penetrates the third insulating layer 113 .
  • the through electrode 130 electrically connects circuit pattern layers disposed on different layers.
  • the through electrode 130 may include the same material as the circuit pattern layer 120 .
  • the through electrode 130 may have a tapered shape.
  • the circuit board includes a protective layer 140 .
  • the protective layer 140 includes a first protective layer 141 disposed on the lower surface of the first insulating layer 111 .
  • the protective layer 140 includes a second protective layer 142 disposed on the upper surface of the third insulating layer 113 .
  • the protective layer 140 may be a solder resist. It is not limited to this.
  • the circuit board of the present application has superior antenna characteristics to those of the circuit board of the comparative example.
  • the surface roughness of the circuit pattern layer 120 of the embodiment is lower than that of the circuit pattern layer of the comparative example. Accordingly, the circuit board of the embodiment can reduce signal transmission loss occurring in the process of transmitting a high frequency band signal.
  • the vertical cross-sectional shape of the circuit pattern layer 120 included in the exemplary embodiment of the present disclosure is close to a square shape.
  • the side surface of the circuit pattern layer 120 of the embodiment is close to a right angle with respect to the bottom surface of the circuit pattern layer 120 .
  • the side of the circuit pattern layer 120 of the embodiment is close to a straight line.
  • the side surface of the circuit pattern layer of the comparative example is close to a curve. This may also be expressed as a difference between the width of the top surface and the width of the bottom surface of the circuit pattern layer 120 .
  • the difference between the width of the upper surface and the lower surface of the circuit pattern layer 120 of the embodiment is smaller than the difference between the width of the upper surface and the lower surface of the circuit pattern layer of the comparative example.
  • This may also be expressed as an etching factor of the circuit pattern layer.
  • the etching factor is a value obtained by dividing the thickness of the circuit pattern layer by the difference between the upper and lower surface widths of the circuit pattern layer.
  • the difference between the width of the upper surface and the width of the lower surface is close to zero. Accordingly, the etching factor of the circuit pattern layer 120 of the embodiment is higher than that of the circuit pattern layer of the comparative example.
  • the circuit board of the embodiment can increase the frequency bandwidth. That is, as shown in FIG. 11 , when the difference between the top and bottom widths of the circuit pattern layer 120 increases or the etching factor of the circuit pattern layer 120 decreases, the frequency bandwidth usable for signal transmission decreases. A decrease was observed.
  • the embodiment increases the etching factor of the circuit pattern layer 120 while reducing the difference between the upper and lower surface widths of the circuit pattern layer 120 compared to the comparative example by features described below, so that the circuit board It is possible to increase the usable frequency bandwidth of the applied product. This will be described in more detail below.
  • the circuit board of the embodiment may provide an antenna pattern with a wide bandwidth.
  • circuit pattern layer 120 having the above characteristics will be described in detail.
  • FIG 3 is a cross-sectional view showing a layer structure of a circuit pattern layer and through electrodes according to an embodiment.
  • the circuit pattern layer 120 includes a plurality of metal layers.
  • the circuit pattern layer 120 includes a first metal layer 120a disposed on the insulating layer 110 and a second metal layer 120b disposed on the first metal layer 120a.
  • the first metal layer 120a and the second metal layer 120b include different metal materials.
  • the first metal layer 120a includes nickel and chromium.
  • the first metal layer 120a may be an alloy layer of nickel and chromium.
  • the first metal layer 120a may include a nickel layer and a chromium layer.
  • the first metal layer 120a is deposited on the insulating layer 110 by sputtering. Accordingly, the first metal layer 120a may be formed as a thin film on the insulating layer 110 .
  • the second metal layer 120b is an electrolytic plating layer obtained by electroplating the first metal layer 120a as a seed layer.
  • the second metal layer 120b includes a metal material different from that of the first metal layer 120a.
  • the second metal layer 120b may include copper.
  • the through electrode 130 has a layer structure corresponding to the layer structure of the circuit pattern layer 120 . That is, the through electrode 130 includes the first metal layer 130a and the second metal layer 130b.
  • the first metal layer 130a of the through electrode 130 includes nickel and chromium.
  • the second metal layer 130b of the through electrode 130 may include a metal different from that of the first metal layer 130a, such as copper.
  • the circuit pattern layer 120 includes a first metal layer 120a and a second metal layer 120b that are made of different metal materials.
  • the first metal layer 120a is a thin film layer formed by sputtering. Accordingly, in the embodiment, damage to the second metal layer 120b occurring in the process of etching the first metal layer 120a, which is a seed layer, during the formation process of the circuit pattern layer 120 can be minimized.
  • the second metal layer 120b is not etched during the etching process of the first metal layer 120a. Do not. Furthermore, in the embodiment, since the first metal layer 120a is a thin film layer, the second metal layer 120b is not etched when the first metal layer 120a is etched.
  • the surface roughness of the circuit pattern layer 120, the difference between the width of the upper surface and the lower surface of the circuit pattern layer 120, and the etching factor of the circuit pattern layer 120 are superior to those of the comparative example.
  • FIG. 4 is a scanning electron microscope (SEM) photograph showing the roughness of the circuit pattern layer of the comparative example
  • FIG. 5 is a scanning electron microscope (SEM) photograph showing the roughness of the circuit pattern layer of the embodiment.
  • the circuit board of the comparative example includes an insulating layer 11 and a circuit pattern layer 14 disposed on the insulating layer 11 .
  • the circuit pattern layer 14 of the comparative example is formed by performing electrolytic plating using a copper foil layer or chemical copper plating layer containing copper as a seed layer. Accordingly, in the process of etching the seed layer, the circuit pattern layer 14 of the comparative example is also etched along with the electroplated metal layer. Accordingly, the surface roughness of the circuit pattern layer 14 of the comparative example has a relatively high value. Also, in the circuit pattern layer 14 of Comparative Example, line widths or intervals of a plurality of circuit patterns are determined in consideration of etching of the electroplated metal layer.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 14 of the comparative example has a range of 1 ⁇ m to 1.5 ⁇ m.
  • the circuit board of the comparative example is difficult to apply to a product using a high frequency band. That is, as the frequency used in the application to which the circuit board is applied increases, the signal flow moves to the surface of the conductor (circuit pattern layer) due to a skin effect. And, as in the comparative example, when the maximum height roughness (Ry) of the circuit pattern layer 14 exceeds 1 ⁇ m, the signal transmission loss increases in the high frequency band (mmWave). Therefore, the circuit board of the comparative example has the circuit pattern layer 14 ) has a problem that the characteristics of the signal transmitted through the deterioration.
  • the line width of the plurality of circuit patterns of the circuit pattern layer 120 of the comparative example has a level of 60 ⁇ m, and the interval between the circuit patterns has a level of 70 ⁇ m. Accordingly, the circuit board of the Comparative Example has a problem of low circuit integration.
  • the circuit board according to the embodiment includes an insulating layer 110 and a circuit pattern layer 120 .
  • the circuit pattern layer 120 includes a first metal layer 120a containing nickel and chromium and a second metal layer 120b containing copper.
  • the first metal layer 120a is a thin film layer. Accordingly, the embodiment can prevent the second metal layer 120b from being etched in the process of etching the first metal layer 120a. Therefore, the embodiment can reduce the 10-point average surface roughness (Rz), line width, and spacing of the circuit pattern layer 120 compared to the comparative example.
  • the maximum height roughness (Ry) of the surface of the circuit pattern layer 120 of the embodiment has 0.8 ⁇ m or less.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 of the embodiment has 0.7 ⁇ m or less More preferably, the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 has 0.5 ⁇ m or less.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 of the embodiment has a range of 0.2 ⁇ m to 0.5 ⁇ m.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 of the embodiment is 0.2 ⁇ m to 0.45 ⁇ m or less. More preferably, the 10-point average surface roughness (Rz) of the circuit pattern layer 120 of the embodiment is 0.2 ⁇ m to 0.4 ⁇ m.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 is less than 0.2 ⁇ m, the adhesion between the circuit pattern layer 120 and the insulating layer 110 is reduced, thereby reducing the circuit pattern. A problem in that the layer 120 is peeled off from the insulating layer 110 may occur.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 exceeds 0.5 ⁇ m, signal transmission loss may increase due to a skin effect. That is, if the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 exceeds 0.5 ⁇ m, it may be difficult to apply it to a product using a high frequency band.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer 120 may be lowered compared to the comparative example, thereby improving the characteristics of a signal transmitted through the circuit board.
  • the line width of the plurality of circuit patterns of the circuit pattern layer 120 of the embodiment has a range of 4 ⁇ m to 10 ⁇ m.
  • the distance between the plurality of circuit patterns of the circuit pattern layer 120 of the embodiment ranges from 6 ⁇ m to 14 ⁇ m. That is, the line width and spacing of the circuit pattern layer 120 of the embodiment have a level of 20% or less of the line width and spacing of the circuit pattern layer 14 of the comparative example. Accordingly, the embodiment can improve the degree of circuit integration of the circuit board. Furthermore, the embodiment can increase the arrangement area of the circuit pattern layer 120 within the same space, thereby improving the characteristics of a signal transmitted through an antenna pattern.
  • FIG. 6 is a scanning electron microscope (SEM) photograph for explaining the lateral shape and etching factor of the circuit pattern layer of Comparative Example
  • FIG. 7 is a scanning electron microscope (SEM) picture for explaining the lateral shape and etching factor of the circuit pattern layer of Example. ) is a picture.
  • the circuit pattern layer 14 of the comparative example includes an upper surface 14T and a side surface 14S. And, the side surface 14S of the circuit pattern layer 14 of the comparative example has a curved surface or a curve in a vertical section. In other words, the circuit pattern layer 14 of the comparative example has a large difference in width between the top and bottom surfaces. Further, the circuit pattern layer 14 of the comparative example has low line straightness. Also, the circuit pattern layer 14 of the comparative example has a low etching factor.
  • the difference between the width of the upper surface and the width of the lower surface of the circuit pattern layer 14 of the comparative example exceeds 13 ⁇ m.
  • the width of the upper surface of the circuit pattern layer 14 of the comparative example is 80% or less of the width of the lower surface of the circuit pattern layer 14 .
  • the line straightness of the circuit pattern layer 14 of the comparative example exceeds 0.68 ⁇ m.
  • the line straightness means the straightness of the side surface 14S of the circuit pattern layer 14 .
  • the straightness of the line may be expressed as 1/2 of a difference between the width of the upper surface and the width of the lower surface.
  • the line straightness means the horizontal distance w1 between one end of the upper surface 14T connected to the side surface 14S of the circuit pattern layer 14 and one end of the lower surface. And, the horizontal distance w1 of the circuit pattern layer 14 of the comparative example exceeds 0.68 ⁇ m.
  • the etching factor of the circuit pattern layer 14 of the comparative example has about 12.
  • the etching factor is a value obtained by dividing the thickness of the circuit pattern layer 14 by the difference between the upper and lower surface widths of the circuit pattern layer 14 .
  • the lower the etching factor the greater the difference between the width of the top surface and the width of the bottom surface of the circuit pattern layer 14 .
  • the circuit pattern layer 120 of the embodiment includes a top surface 120T and a side surface 120S.
  • the side surface 120S of the circuit pattern layer 120 according to the embodiment has a substantially straight line shape close to vertical in a vertical section.
  • the difference between the width of the upper surface and the width of the lower surface of the circuit pattern layer 120 of the embodiment is lower than that of the comparative example.
  • the line straightness of the circuit pattern layer 120 of the embodiment is superior to that of the comparative example.
  • the etching factor of the circuit pattern layer 14 of the embodiment is higher than that of the comparative example.
  • the difference between the width of the upper surface and the width of the lower surface of the circuit pattern layer 120 according to the embodiment is 1.2 ⁇ m or less, 1.0 ⁇ m or less, or 0.7 ⁇ m or less. Specifically, the difference between the width of the top surface and the width of the bottom surface of the circuit pattern layer 120 according to the embodiment satisfies the range of 0.5 ⁇ m to 1.2 ⁇ m.
  • the circuit pattern layer 120 is formed by performing a plating process.
  • the plating process means a process of filling the opening of the dry film (not shown) with a metal material.
  • the difference between the upper and lower surface widths of the circuit pattern layer 120 corresponds to the difference between the upper and lower widths of the opening.
  • the plating process must be performed in a state where the inner wall of the opening is tapered so that the plating can be completely performed up to the lowermost region of the opening.
  • the difference between the upper and lower surface widths of the circuit pattern layer 120 is less than 0.5 ⁇ m, it may mean that plating has not completely progressed in the lower region of the opening in the plating process.
  • the difference between the upper and lower surface widths of the circuit pattern layer 120 is smaller than 0.5 ⁇ m, an undercut may occur on the lower surface of the circuit pattern layer 120, thereby deteriorating signal characteristics. problems can arise.
  • a frequency bandwidth of a signal transmitted by the circuit pattern layer 120 may decrease. Specifically, the frequency bandwidth of the signal may increase as the difference between the top and bottom widths decreases. This will be described with reference to FIGS. 11 and 12 .
  • the frequency band width may decrease as in the comparative example of FIG. 11, resulting in communication characteristics of the circuit board. this may deteriorate.
  • the width of the upper surface of the circuit pattern layer 120 has 95% or more, 96% or more, or 98% or more of the width of the lower surface of the circuit pattern layer 120 . If the width of the upper surface of the circuit pattern layer 120 is less than 95% of the width of the lower surface of the circuit pattern layer 120, as described above, plating properties may be deteriorated in the process of forming the circuit pattern layer 120, As a result, an undercut may be formed on the lower surface of the circuit pattern layer 120 .
  • a horizontal distance W1 between one end of the upper surface 120 and one end of the lower surface connected to the side surface 120 of the circuit pattern layer 120 according to the embodiment is 0.6 ⁇ m or less, 0.5 ⁇ m or less, or 0.35 ⁇ m or less.
  • the horizontal distance W1 of the circuit pattern layer 120 according to the embodiment satisfies the range of 0.25 ⁇ m to 0.6 ⁇ m. If the horizontal distance W1 of the circuit pattern layer 120 of the embodiment is less than 0.25 ⁇ m, as described above, plating properties may be deteriorated in the process of forming the circuit pattern layer 120, and as a result, the circuit pattern layer 120 may be degraded. An undercut may be formed on the lower surface of layer 120 . In addition, when the horizontal distance W1 of the circuit pattern layer 120 of the embodiment exceeds 0.6 ⁇ m, the frequency band width may decrease as described above, and thus communication characteristics of the circuit board may deteriorate.
  • the etching factor of the circuit pattern layer 120 according to the embodiment is 40 or more.
  • the etching factor of the circuit pattern layer 120 is less than 40, the difference between the upper and lower surface widths of the circuit pattern layer 120 and/or the horizontal distance W1 may deviate from the target range, , This may cause a problem of deterioration in plating properties or a reduction in frequency bandwidth.
  • FIG. 8 is a scanning electron microscope (SEM) photograph showing the surface of the circuit pattern layer of Comparative Example
  • FIG. 9 is a scanning electron microscope (SEM) photograph showing the surface of the circuit pattern layer of Example.
  • the circuit pattern layer 14 of the comparative example includes an upper surface 14T, a side surface 14S, and a lower surface 14B.
  • the upper surface 14T, the side surface 14S, and the lower surface 14B of the circuit pattern layer 14 of the comparative example are considerably rough due to the characteristics of the seed layer.
  • the circuit pattern layer 120 of the embodiment includes an upper surface 120T, a side surface 120S, and a lower surface 120B.
  • the upper surface 120T, the side surface 120S, and the lower surface 120B of the comparative example circuit pattern layer 120 are considerably smoother compared to the comparative example due to the characteristics of the seed layer.
  • FIG. 10 is a diagram showing signal characteristics according to the roughness of a circuit pattern layer.
  • the 10-point average surface roughness (Rz) of the circuit pattern layer 120 of the embodiment is lower than the 10-point average surface roughness (Rz) of the circuit pattern layer 14 of the comparative example.
  • Rz 10-point average surface roughness
  • the second signal loss characteristic E1 and the third signal loss characteristic E2 of FIG. 10 generate a lower signal loss than the first signal loss characteristic C.
  • the second signal loss characteristic (E1) shows the signal loss when the 10-point average surface roughness (Rz) of the circuit pattern layer 120 is 0.3 ⁇ m
  • the third signal loss characteristic (E2) shows the 10-point average surface roughness It shows the signal loss when (Rz) is 0.2 ⁇ m.
  • FIG. 11 is a diagram showing a frequency bandwidth of a circuit board according to a comparative example
  • FIG. 12 is a diagram showing a frequency bandwidth of a circuit board according to an embodiment.
  • a frequency band of 27.3 GHz to 30.7 GHz can be used in the comparison example based on a frequency band having a signal loss of -6 dB or less.
  • the embodiment can use a frequency band of 26.8 GHz to 30.8 GHz based on a frequency band having a signal loss of -6 dB or less. That is, it was confirmed that the usable frequency band of the circuit board of the embodiment is wider than the usable frequency band of the circuit board of the comparative example.
  • the embodiment can provide a circuit board having antenna characteristics of a wide bandwidth compared to the comparative example.
  • FIG. 13 is a diagram illustrating an antenna device according to an embodiment
  • FIG. 14 is a diagram showing a part of a terminal to which the antenna device of FIG. 13 is applied.
  • the antenna device includes a circuit board.
  • the circuit board includes an insulating layer 210 , a circuit pattern layer 220 , a penetration electrode 230 , and a protective layer 240 . Since the circuit board of the embodiment has already been described with reference to FIG. 2 , a detailed description thereof will be omitted.
  • the circuit board of the embodiment is divided into a plurality of regions in a horizontal direction.
  • the circuit board includes a first region R1 and a second region R2.
  • Each of the first region R1 and the second region R2 of the circuit board includes the insulating layer 210 , the circuit pattern layer 220 , the through electrode 230 and the protective layer 240 .
  • the first region R1 means a rigid region having a rigid characteristic on the circuit board.
  • the second region R2 means a flexible region having a flexible characteristic on the circuit board.
  • the insulating layer included in the first region R1 is the same as the insulating layer included in the second region R2.
  • the number of layers of the insulating layer in the first region R1 and the second region R2 is different. Accordingly, the first region R1 having a relatively large number of layers has a rigid characteristic, and the second region R2 having a relatively few layers has a flexible characteristic.
  • the second region R2 of the circuit board may be bent based on the first region R1. Accordingly, in the embodiment, the antenna device may transmit antenna signals in different directions.
  • the circuit pattern layer 220 includes the first antenna pattern layer 220a included in the first region R1 of the circuit board. Also, the first antenna pattern layer 220a may radiate an antenna signal in a first direction from a structure 300 (eg, a terminal case) on which the antenna device is mounted.
  • a structure 300 eg, a terminal case
  • the circuit pattern layer 220 includes a second antenna pattern layer 220b included in the second region R2 of the circuit board.
  • the second antenna pattern layer 220b may radiate an antenna signal in a second direction different from the first direction in the structure 300 on which the antenna device is mounted.
  • the first direction may be a direction perpendicular to the second direction, but is not limited thereto.
  • the structure 300 means the main body 300 forming the exterior of the terminal.
  • the antenna device of the embodiment is disposed in a terminal.
  • the terminal includes a mobile phone, a mobile phone, a smart phone, a portable smart device, a digital camera, a laptop computer, a digital broadcasting terminal, a PDA (Personal Digital Assistants), a PMP (Portable Multimedia Player), and a navigation device. It can be any one.
  • the terminal includes a main body 300, a display unit (not shown), and an antenna device of the embodiment disposed in the main body 300.
  • the main body 300 forms the exterior of the terminal.
  • the main body 300 may have a rectangular parallelepiped shape.
  • the main body 300 may be formed round at least in part.
  • the main body 300 is disposed with the antenna device of the embodiment. Also, a display unit is disposed on one surface of the main body.
  • the main body 300 includes a plurality of outer surfaces.
  • the main body 300 includes a front surface on which the display unit is disposed, a rear surface opposite to the front surface, and a plurality of side surfaces between the front surface and the rear surface.
  • the antenna device bends the first region R1 and the second region R2 so that they are disposed on at least two outer surfaces of the plurality of outer surfaces of the main body 300 .
  • body 300 includes four sides. Also, the first region R1 of the antenna device is disposed on one of the first side surfaces among the four side surfaces, and the second region R2 is a second side surface connected to the first side surface among the four side surfaces. can be placed in
  • the first region R1 of the antenna device may be disposed on the rear surface, and the second region R2 may be disposed on any one of the four side surfaces connected to the rear surface.
  • the first region R1 of the antenna device according to the embodiment is a rigid region in which at least one element is mounted, and is disposed on the rear surface of the main body 300 to secure an arrangement space and improve element reliability.
  • the antenna device may be used without bending the first region R1 and the second region R2.
  • the first antenna pattern layer 220a and the second antenna pattern layer 220b respectively radiate antenna signals in the same first or second direction at positions spaced apart from each other.
  • the circuit pattern layer 220 includes a plurality of pads.
  • the circuit pattern layer 220 includes a first pad 220c and a second pad 220d.
  • the first pad 220c and the second pad 220d refer to circuit pattern layers disposed on the outermost layer of the circuit board.
  • the first pad 220c and the second pad 220d are disposed on the first region R1 of the circuit board.
  • the first pad 220c and the second pad 220d are illustrated as being respectively disposed on the uppermost side of the circuit board, it is not limited thereto.
  • one of the first pad 220c and the second pad 220d may be disposed on the uppermost side of the circuit board, and the other may be disposed on the lowermost side of the circuit board.
  • a first connector 250 is disposed on the first pad 220c.
  • a second connector 260 is disposed on the second pad 220d.
  • the first connection part 250 and the second connection part 260 may be solder balls, but are not limited thereto.
  • a first element 270 is disposed on the first connector 250 .
  • the second element 280 is disposed on the second connector 260 .
  • the first element 270 is a communication element (RFIC).
  • the first element 270 is connected to the first antenna pattern layer 220a and the second antenna pattern layer 220b, respectively. Through this, the embodiment can control the first antenna pattern layer 220a and the second antenna pattern layer 220b radiating antenna signals to different areas using one first element 270, respectively.
  • the second element 280 is a power element PMIC.
  • the second element 280 is electrically connected to the first element 270 .
  • the second element 280 receives a control signal transmitted from the first element 270 .
  • the second element 280 controls power supplied to the first antenna pattern layer 220a and the second antenna pattern layer 220b based on the received control signal.
  • Embodiments may provide a circuit board with improved antenna characteristics and an antenna device including the circuit board.
  • the circuit board of the embodiment includes a circuit pattern layer corresponding to the antenna pattern.
  • the circuit pattern layer includes a first metal layer, which is a thin film layer containing a first metal, and a second metal layer containing a second metal disposed on the first metal layer.
  • the embodiment forms the second metal layer using the first metal layer. Accordingly, in the embodiment, damage to the second metal layer occurring in the etching process of the first metal layer may be minimized.
  • the 10-point average surface roughness (Rz) of the surface of the circuit pattern layer of the embodiment has a range of 0.2 ⁇ m to 0.5 ⁇ m.
  • the difference between the width of the top surface and the width of the bottom surface of the circuit pattern layer of the embodiment satisfies the range of 0.5 ⁇ m to 1.2 ⁇ m.
  • the width of the upper surface of the circuit pattern layer of the embodiment is 95% or more of the width of the lower surface of the circuit pattern layer.
  • the horizontal distance W1 between one end of the upper surface and one end of the lower surface connected to the side of the circuit pattern layer of the embodiment satisfies the range of 0.25 ⁇ m to 0.6 ⁇ m.
  • the etching factor of the circuit pattern layer of the embodiment is 40 or more.
  • the circuit board of the embodiment and the antenna device including the same can reduce signal transmission loss occurring in the process of transmitting a high frequency band signal. Furthermore, the circuit board and the antenna device including the circuit board according to the embodiment can improve frequency bandwidth.
  • the circuit board of the embodiment includes a first area and a second area spaced apart from each other in a horizontal direction and including first and second antenna pattern layers, respectively.
  • the second region is a flexible region that can be bent with respect to the first region.
  • a communication element connected to the first and second antenna pattern layers is disposed in the first region.
  • the first and second antenna pattern layers emit antenna signals in different directions.
  • the communication element controls the first and second antenna pattern layers.
  • the embodiment can control a plurality of antenna pattern layers radiating antenna signals in different directions using one communication element. Through this, the embodiment can reduce the size of the antenna device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

실시 예에 따른 회로 기판은 절연층; 및 상기 절연층 상에 배치된 회로 패턴층을 포함하고, 상기 회로 패턴층은 안테나 신호를 송수신하는 안테나 패턴을 포함하고, 상기 안테나 패턴의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가진다.

Description

회로 기판 및 이를 포함하는 안테나 장치
실시 예는 회로 기판 및 이를 포함하는 안테나 장치에 관한 것이다.
최근 들어 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다. 이러한 높은 주파수 대역은 파장의 길이로 인하여 mmWave로 불린다.
초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집적화 기술들이 개발되고 있다.
도 1은 안테나 장치를 나타낸 도면이다.
도 1을 참조하면, 비교 예에 따른 안테나 장치는 복수의 기판을 포함한다. 즉, 비교 예의 안테나 장치는 안테나부에 대응하는 제1 기판(10)과 구동부에 대응하는 제2 기판(20)을 포함한다.
이때, 제2 기판(20)은 상기 제1 기판(10)과 별도의 공정을 통해 제조된다. 예를 들어, 비교 예에서는 제1 기판(10)과 제2 기판(20)을 별개의 공정을 통해 각각 제조하고, 이를 통해 이들을 결합하는 공정을 진행한다. 제2 기판(20)은 구동 소자를 포함한다.
이때, 비교 예의 제1 기판(10)과 제2 기판(20)은 솔더 볼(30)에 의해 결합된다. 상기 솔더 볼(30)은 몰딩층(40)을 통해 덮이는 구조를 가진다.
이때, 비교 예의 안테나 장치는 제1 기판(10)과 제2 기판(20)이 수직 방향으로 정렬된 상태로 결합된다. 그리고, 비교 예의 안테나 패키지 기판은 상기 제1 기판(10)과 제2 기판(20) 사이에 배치된 솔더 볼(30)을 통해 연결되는 구조를 가진다.
이에 따라, 비교 예에서는 상기 제1 기판(10)과 상기 제2 기판(20)이 상기 솔더 볼(30)을 통해 상호 연결됨에 따라, 상기 솔더 볼(30)이 가지는 높이만큼 상기 안테나 패키지 기판의 두께가 증가하는 문제가 있다.
나아가, 비교 예에서는 상기와 같이 솔더 볼(30)을 통해 제1 기판(10)과 제2 기판(20)이 수직 적층 구조를 가지고 상호 결합하는 구조를 가지며, 이에 따라 신호의 전송 길이가 증가하고, 상기 전송 길이(예를 들어, 신호 전송 거리)가 길어짐에 따른 신호 손실이 증가하는 문제가 있다.
또한, 비교 예에서는 상기 솔더 볼(30)을 대신하여, 별도의 연성회로기판(미도시)을 이용하여 상기 제1 기판(10)과 제2 기판(20)을 커넥터 구조로 연결하였다. 그러나 상기 연성회로기판을 이용하여 제1 기판(10)과 제2 기판(20)을 서로 전기적으로 연결하는 경우, 상기 제1 기판과 제2 기판이 수평 배치 구조를 가지긴 하나, 상기 연성회로기판의 길이만큼 신호 전송 거리가 증가하고, 이에 따른 신호 손실이 증가하는 문제가 있다.
실시 예는 안테나 특성이 개선된 회로 기판 및 이를 포함하는 안테나 장치를 제공한다.
또한, 실시 예는 안테나 패턴의 표면 조도를 낮출 수 있는 회로 기판 및 이를 포함하는 안테나 장치를 제공한다.
또한, 실시 예는 안테나 패턴의 상면 폭과 하면 폭의 차이를 최소화할 수 있는 회로 기판 및 이를 포함하는 안테나 장치를 제공한다.
실시 예에 따른 회로 기판은 절연층; 및 상기 절연층 상에 배치된 회로 패턴층을 포함하고, 상기 회로 패턴층은 안테나 신호를 송수신하는 안테나 패턴을 포함하고, 상기 안테나 패턴의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가진다.
또한, 상기 안테나 패턴은 상면 및 상기 상면과 반대되는 하면을 포함하고, 상기 안테나 패턴의 상면의 폭은 상기 안테나 패턴의 하면의 폭보다 작다.
또한, 상기 안테나 패턴의 상면의 폭은 상기 안테나 패턴의 하면의 폭의 95% 이상이다.
또한, 상기 안테나 패턴의 상면의 폭과 하면의 폭의 차이는 0.5㎛ 내지 1.2㎛의 범위를 만족한다.
또한, 상기 안테나 패턴은 상면, 상기 상면과 반대되는 하면, 및 상기 상면과 하면을 연결하는 측면을 포함하고, 상기 안테나 패턴의 측면과 연결되는 상기 안테나 패턴의 상면의 일단 및 상기 안테나 패턴의 하면의 일단 사이의 수평 거리는 0.25㎛ 내지 0.6㎛의 범위를 만족한다.
또한, 상기 안테나 패턴의 측면은 곡면을 포함한다.
또한, 상기 안테나 패턴의 에칭 팩터는 40 이상이며, 상기 에칭 팩터는 다음의 수식에 의해 결정된다. 에칭 팩터 = 안테나 패턴의 두께/(안테나 패턴의 하면의 폭 - 안테나 패턴의 상면의 폭)
또한, 상기 안테나 패턴은, 상기 절연층 상에 배치되는 제1 금속층과, 상기 제1 금속층 상에 배치되고, 상기 제1 금속층과 다른 금속을 포함하는 제2 금속층을 포함한다.
또한, 상기 제1 금속층은 니켈 및 크롬을 포함하고, 상기 제2 금속층은 구리를 포함한다.
또한, 상기 절연층은 수평 방향으로 제1 영역 및 제2 영역으로 구분되고, 상기 안테나 패턴은, 상기 절연층의 상기 제1 영역에 배치된 제1 안테나 패턴과, 상기 절연층의 상기 제2 영역에 배치된 제2 안테나 패턴을 포함하고, 상기 절연층의 상기 제1영역의 층수는 상기 절연층의 제2 영역의 층수보다 많고, 상기 절연층의 제2 영역은 상기 절연층의 상기 제1영역을 기준으로 절곡된다.
또한, 상기 절연층의 제1 영역은 상기 절연층의 제2 영역과 동일한 절연 물질을 포함하고, 상기 절연 물질은 액정 고분자(LCP)를 포함한다.
한편, 실시 예에 따른 안테나 장치는 제1 영역 및 상기 제1 영역으로부터 절곡 가능한 제2 영역을 포함하는 절연층; 상기 절연층의 상기 제1 영역에 배치된 제1 안테나 패턴; 상기 절연층의 상기 제2 영역에 배치된 제2 안테나 패턴; 상기 절연층의 상기 제1 영역에 배치된 제1 패드; 상기 절연층의 상기 제1 영역에 배치된 제2 패드; 상기 제1 패드 상에 배치된 제1 접속부; 상기 제2 패드 상에 배치된 제2 접속부; 상기 제1 접속부 상에 실장되고, 상기 제1 및 제2 안테나 패턴과 연결된 통신 소자; 및 상기 제2 접속부 상에 실장되고, 상기 제1 및 제2 안테나 패턴과 연결된 전원 소자를 포함하고, 상기 제1 및 제2 안테나 패턴의 각각의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가진다.
또한, 상기 제1 및 제2 안테나 패턴 각각은 상면 및 상기 상면과 반대되는 하면을 포함하고, 상기 상면의 폭은 하면의 폭보다 작고, 상기 상면의 폭은 상기 하면의 폭의 95% 이상이다.
또한, 상기 상면의 폭과 하면의 폭의 차이는 0.5㎛ 내지 1.2㎛의 범위를 만족한다.
또한, 상기 제1 및 제2 안테나 패턴은 상면, 상기 상면과 반대되는 하면, 및 상기 상면과 하면을 연결하는 측면을 포함하고, 상기 측면의 일단 및 타단과 각각 연결되는 상기 상면의 일단 및 상기 하면의 일단 사이의 수평 거리는 0.25㎛ 내지 0.6㎛의 범위를 만족한다.
또한, 상기 안테나 패턴은, 상기 절연층 상에 배치되고 니켈 및 크롬을 포함하는 제1 금속층과, 상기 제1 금속층 상에 배치되고, 구리를 포함하는 제2 금속층을 포함한다.
또한, 상기 절연층의 제1 영역은 상기 절연층의 제2 영역과 동일한 절연 물질을 포함하고, 상기 절연 물질은 액정 고분자(LCP)를 포함한다.
실시 예는 안테나 특성이 향상된 회로 기판 및 이를 포함하는 안테나 장치를 제공할 수 있다.
구체적으로, 실시 예의 회로 기판은 안테나 패턴에 대응하는 회로 패턴층을 포함한다. 상기 회로 패턴층은 제1 금속을 포함하는 박막층인 제1 금속층과, 상기 제1 금속층 상에 배치된 제2 금속을 포함하는 제2 금속층을 포함한다. 이때, 실시 예는 상기 제1 금속층을 사용하여 상기 제2 금속층을 형성한다. 이에 의해, 실시 예는 상기 제1 금속층의 에칭 공정에서 발생하는 상기 제2 금속층의 손상을 최소화할 수 있다.
이를 통해, 실시 예의 회로 패턴층의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가진다. 그리고, 실시 예의 회로 패턴층의 상면 폭과 하면 폭의 차이 값은 0.5㎛ 내지 1.2㎛의 범위를 만족한다. 또한, 실시 예의 회로 패턴층의 상면 폭은 회로 패턴층의 하면 폭의 95% 이상이다. 나아가, 실시 예의 회로 패턴층의 측면과 연결되는 상면의 일단 및 하면의 일단 사이의 수평 거리(W1)는 0.25㎛ 내지 0.6㎛의 범위를 만족한다. 나아가, 실시 예의 회로 패턴층의 에칭 팩터는 40 이상이다.
이때, 상기 회로 패턴층 상면 폭과 하면 폭의 차이 값이 0.5㎛보다 작으면, 상기 회로 패턴층(120)을 형성하는 공정에서의 도금성이 저하될 수 있다. 예를 들어, 상기 회로 패턴층 상면 폭과 하면 폭의 차이 값이 0.5㎛보다 작으면, 도금 공정에서 드라이 필름의 하부 영역까지 도금이 완전히 이루어지지 못하는 문제가 발생할 수 있다. 이로 인해, 상기 회로 패턴층의 하면에 언더컷이 형성되어 회로 기판의 통신 특성이 저하되는 문제가 발생할 수 있다.
또한, 상기 회로 패턴층의 상면 폭과 하면 폭의 차이 값이 1.2㎛보다 크면, 상기 회로 패턴층에 의해 전송되는 신호의 주파수 대역폭이 감소할 수 있다. 구체적으로, 상기 신호의 주파수 대역폭은 상기 상면 폭과 하면 폭의 차이 값이 작을수록 증가한다. 또한, 상기 회로 패턴층의 상면 폭과 하면 폭의 차이 값이 1.2㎛보다 클 경우, 도 11의 비교 예와 같이 주파수 대역 폭이 감소하며, 이에 따른 회로 기판의 통신 특성이 저하되는 문제가 발생할 수 있다.
또한, 상기 회로 패턴층의 상면 폭이 회로 패턴층의 하면 폭의 95% 미만이면, 상기 설명한 바와 같이, 회로 패턴층을 형성하는 공정에서 도금성이 저하될 수 있고, 이로 인해 상기 회로 패턴층의 하면에 언더컷이 형성될 수 있다.
또한, 실시 예의 회로 패턴층의 상기 수평 거리(W1)가 0.25㎛ 미만이면, 상기 설명한 바와 같이, 회로 패턴층을 형성하는 공정에서 도금성이 저하될 수 있고, 이로 인해 상기 회로 패턴층의 하면에 언더컷이 형성될 수 있다. 또한, 실시 예의 회로 패턴층의 상기 수평 거리(W1)가 0.6㎛을 초과하면, 상기 설명한 바와 같이 주파수 대역 폭이 감소할 수 있으며, 이에 따른 회로 기판의 통신 특성이 저하될 수 있다.
또한, 상기 회로 패턴층의 에칭 팩터가 40 미만이면, 상기 회로 패턴층의 상면 폭과 하면 폭의 차이 값 및/또는 상기 수평 거리(W1)가 목표로 하는 상기 범위를 벗어날 수 있으며, 이로 인해 도금성 저하 문제 또는 주파수 대역폭의 감소 문제가 발생할 수 있다.
이를 통해, 실시 예의 회로 기판 및 이를 포함하는 안테나 장치는 고주파수 대역의 신호를 전송하는 과정에서 발생하는 신호 전송 손실을 낮출 수 있다. 나아가, 실시 예의 회로 기판 및 이를 포함하는 안테나 장치는 주파수 대역폭을 향상시킬 수 있다.
또한, 실시 예의 회로 기판은 수평 방향으로 상호 이격되며, 제1 및 제2 안테나 패턴층을 각각 포함하는 제1 영역 및 제2 영역을 포함한다. 그리고, 제2 영역은 제1 영역에 대해 절곡 가능한 플렉서블 영역이다. 그리고 상기 제1 영역에는 제1 및 제2 안테나 패턴층와 연결된 통신 소자가 배치된다. 상기 제1 및 제2 안테나 패턴층은 서로 다른 방향으로 안테나 신호를 방출한다. 그리고 상기 통신 소자는 상기 제1 및 제2 안테나 패턴층을 제어한다. 이를 통해, 실시 예는 하나의 통신 소자를 이용하여 서로 다른 방향으로 안테나 신호를 방사하는 복수의 안테나 패턴층을 제어할 수 있다. 이를 통해, 실시 예는 안테나 장치의 소형화가 가능하다.
도 1은 비교 예의 안테나 장치를 나타낸 도면이다.
도 2는 실시 예에 따른 안테나 기판을 나타낸 도면이다.
도 3은 실시 예의 회로 패턴층 및 관통 전극의 층 구조를 나타낸 단면도이다.
도 4는 비교 예의 회로 패턴층의 조도를 보여주는 주사 전자 현미경(SEM) 사진이다.
도 5는 실시 예의 회로 패턴층의 조도를 보여주는 주사 전자 현미경(SEM)사진이다.
도 6은 비교 예의 회로 패턴층의 측면 형상 및 에칭 팩터를 설명하기 위한 주사 전자 현미경(SEM) 사진이다.
도 7은 실시 예의 회로 패턴층의 측면 형상 및 에칭 팩터를 설명하기 위한 주사 전자 현미경(SEM) 사진이다.
도 8은 비교 예의 회로 패턴층의 표면을 보여주는 주사 전자 현미경(SEM) 사진이다.
도 9는 실시 예의 회로 패턴층의 표면을 보여주는 주사 전자 현미경(SEM) 사진이다.
도 10은 회로 패턴층의 거칠기에 따른 신호 특성을 보여주는 도면이다.
도 11은 비교 예의 회로 기판의 주파수 대역폭을 보여주는 도면이다.
도 12는 실시 예에 따른 회로 기판의 주파수 대역폭을 보여주는 도면이다.
도 13은 실시 예에 따른 안테나 장치를 나타낸 도면이다.
도 14는 도 13의 안테나 장치가 적용된 단말기의 일부를 보여주는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 2는 실시 예에 따른 안테나 기판을 나타낸 도면이다.
도 2를 참조하면, 안테나 기판은 절연층(110), 회로 패턴층(120), 관통 전극(130) 및 보호층(140)을 포함한다.
절연층(110)은 복수의 층으로 구성된다.
예를 들어, 절연층(110)은 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)을 포함할 수 있다. 도 2에서, 절연층(110)이 3층으로 구성되는 것으로 도시하였지만, 실시 예는 이에 한정되지 않는다. 절연층(110)은 2층 이하의 층수를 가질 수 있고, 4층 이상의 층수를 가질 수 있을 것이다.
절연층(110)은 플렉서블한 특성을 가진다. 상기 절연층(110)은 폴리이미드(Polyimide, PI)로 구성될 수 있다. 이와 다르게, 절연층(110)은 액정 고분자(Liquid Crystal Polymer, LCP)로 구성될 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 절연층(110)은 폴리에틸렌 테레프탈레이트(Polyethylene Terephthalate; PET), 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate; PEN), 폴리카보네이트(Polycarbonate; PC), 폴리에테르설폰(Polyethersulfone; PES), 폴리아크릴레이트(Polyacrylate; PAR) 등의 유리 섬유를 포함하지 않는 절연물질로 구성될 수도 있을 것이다.
바람직하게, 실시 예의 절연층(110)은 액정 고분자(LCP)로 형성된다. 그리고, 상기 절연층(110)이 액정 고분자(LCP)로 형성되는 경우, 상기 절연층(110)의 유전율의 조절이 용이하며, 이를 통해 상기 절연층(110)이 고주파수 대역에서 신호 전송 손실을 최소화할 수 있는 유전율을 가지도록 할 수 있다. 나아가, 상기 절연층(110)이 액정 고분자(LCP)로 형성되는 경우, 회로 기판의 제조 공정성이 향상될 수 있고, 회로 기판의 전체적인 두께를 감소할 수 있다.
이에 의해, 절연층(110)은 부분적으로 곡면을 가지면서 휘어진다. 즉, 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(110)은 끝단이 곡면을 가지면서 휘어지거나, 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
회로 기판은 회로 패턴층(120)을 포함한다.
상기 회로 패턴층(120)은 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123) 및 제4 회로 패턴층(124)을 포함한다.
상기 회로 패턴층(120)은 안테나 기능을 하는 안테나 패턴을 포함한다. 예를 들어, 회로 패턴층(120)은 안테나 신호 패턴을 포함한다. 상기 안테나 신호 패턴은 안테나 신호 및 데이터 신호를 전달하는 기능을 한다.
이에 의해 상기 회로 패턴층(120)은 패치 안테나로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 회로 패턴층(120)은 다이폴 안테나로 구현될 수 있다. 또한, 회로 패턴층(120)은 패치 안테나와 다이폴 안테나의 조합으로 구현될 수도 있을 것이다.
또한, 상기 회로 패턴층(120)은 그라운드 패턴이나 파워 패턴을 더 포함한다.
상기 회로 패턴층(120)은 전도성이 높은 금속 물질을 포함한다. 예를 들어, 회로 패턴층(120)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다.
회로 기판은 관통 전극(130)을 포함한다.
상기 관통 전극(130)은 제1 관통 전극(131), 제2 관통 전극(132) 및 제3 관통 전극(133)을 포함한다. 상기 제1 관통 전극(131)은 제1 절연층(111)을 관통한다. 제2 관통 전극(132)은 제2 절연층(112)을 관통한다. 제3 관통 전극(133)은 제3 절연층(113)을 관통한다. 상기 관통 전극(130)은 서로 다른 층에 배치된 회로 패턴층 사이를 전기적으로 연결한다. 상기 관통 전극(130)은 상기 회로 패턴층(120)과 동일한 물질을 포함할 수 있다. 상기 관통 전극(130)은 테이퍼 형상을 가질 수 있다.
회로 기판은 보호층(140)을 포함한다.
상기 보호층(140)은 제1 절연층(111)의 하면에 배치된 제1 보호층(141)을 포함한다. 또한, 상기 보호층(140)은 제3 절연층(113)의 상면에 배치된 제2 보호층(142)을 포함한다. 상기 보호층(140)은 솔더 레지스트일 수 있으나. 이에 한정되는 것은 아니다.
본원의 회로 기판은 비교 예의 회로 기판이 가지는 안테나 특성보다 우수한 안테나 특성을 가진다.
이는, 본원의 실시 예에 포함된 회로 패턴층(120)의 특성에 의해 달성된다.
즉, 실시 예의 회로 패턴층(120)의 표면 조도는 비교 예의 회로 패턴층의 표면 조도보다 낮다. 이에 의해, 실시 예의 회로 기판은 고주파수 대역의 신호를 전송하는 과정에서 발생하는 신호 전송 손실을 낮출 수 있다.
또한, 본원의 실시 예에 포함된 회로 패턴층(120)의 수직 단면 형상은 사각 형상에 가깝다. 예를 들어, 실시 예의 회로 패턴층(120)의 측면은 회로 패턴층(120)의 하면에 대하여 직각에 가깝다. 예를 들어, 실시 예의 회로 패턴층(120)의 측면은 직선에 가깝다. 이에 반하여, 비교 예의 회로 패턴층의 측면은 곡선에 가깝다. 이는, 회로 패턴층(120)의 상면 폭과 하면 폭의 차이로도 표현될 수 있다. 즉, 실시 예의 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값은 비교 예의 회로 패턴층의 상면 폭과 하면 폭의 차이 값보다 작다. 이는, 회로 패턴층의 에칭 팩터로도 표현될 수 있다. 상기 에칭 팩터는 회로 패턴층의 두께를 회로 패턴층의 상면 폭과 하면 폭의 차이 값으로 나눈 값이다. 그리고, 실시 예의 회로 패턴층(120)은 상면 폭과 하면 폭의 차이 값이 0에 가깝다. 이에 의해, 실시 예의 회로 패턴층(120)의 에칭 팩터는 비교 예의 회로 패턴층의 에칭 팩터보다 높다.
이에 의해, 실시 예의 회로 기판은 주파수 대역폭을 증가시킬 수 있다. 즉, 도 11에서와 같이, 회로 패턴층(120)은 상면 폭과 하면 폭의 차이 값이 커지거나, 회로 패턴층(120)의 에칭 팩터가 감소하는 경우, 신호 전송에 사용할 수 있는 주파수 대역폭이 감소하는 것을 확인할 수 있었다. 그리고, 실시 예는 이하에서 설명되는 특징에 의해 비교 예 대비 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값을 줄이면서 회로 패턴층(120)의 에칭 팩터를 크게 하여, 상기 회로 기판이 적용되는 제품에서 사용 가능한 주파수 대역폭을 증가시킬 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
는 비교 예의 회로 패턴층의 에칭 팩터보다 높다
예를 들어, 실시 예의 회로 기판은 광대역 폭의 안테나 패턴을 제공할 수 있다.
이하에서는 상기와 같은 특성을 갖는 회로 패턴층(120)에 대해 구체적으로 설명한다.
도 3은 실시 예의 회로 패턴층 및 관통 전극의 층 구조를 나타낸 단면도이다.
도 3을 참조하면, 회로 패턴층(120)은 복수의 금속층을 포함한다. 회로 패턴층(120)은 절연층(110) 상에 배치된 제1 금속층(120a) 및 상기 제1 금속층(120a) 상에 배치된 제2 금속층(120b)을 포함한다. 상기 제1 금속층(120a) 및 제2 금속층(120b)은 서로 다른 금속 물질을 포함한다.
상기 제1 금속층(120a)은 니켈 및 크롬을 포함한다. 상기 제1 금속층(120a)은 니켈 및 크롬의 합금층일 수 있다. 이와 다르게, 상기 제1 금속층(120a)은 니켈층 및 크롬층을 포함할 수 있다.
상기 제1 금속층(120a)은 스퍼터링 방식으로 절연층(110) 상에 증착된다. 이에 의해, 상기 제1 금속층(120a)은 상기 절연층(110) 상에 박막으로 형성될 수 있다.
상기 제2 금속층(120b)은 상기 제1 금속층(120a)을 시드층으로 전해 도금된 전해 도금층이다. 상기 제2 금속층(120b)은 상기 제1 금속층(120a)과 다른 금속 물질을 포함한다. 예를 들어, 제2 금속층(120b)은 구리를 포함할 수 있다.
또한, 관통 전극(130)은 상기 회로 패턴층(120)의 층 구조에 대응하는 층 구조를 가진다. 즉, 관통 전극(130)은 제1 금속층(130a) 및 제2 금속층(130b)을 포함한다. 상기 관통 전극(130)의 제1 금속층(130a)은 니켈 및 크롬을 포함한다. 또한, 상기 관통 전극(130)의 제2 금속층(130b)은 상기 제1 금속층(130a)과 다른 금속, 예를 들어 구리를 포함할 수 있다.
이때, 실시 예는 상기 회로 패턴층(120)이 서로 다른 금속 물질인 제1 금속층(120a)과 제2 금속층(120b)을 포함한다. 또한, 상기 제1 금속층(120a)은 스퍼터링에 의해 형성된 박막층이다. 이에 의해, 실시 예는 회로 패턴층(120)의 형성 공정 중 시드층인 상기 제1 금속층(120a)을 에칭하는 과정에서 발생하는 상기 제2 금속층(120b)의 데미지를 최소화할 수 있다.
즉, 실시 예는 상기 제1 금속층(120a)이 제2 금속층(120b)과 다른 금속물질을 포함하는 것에 의해, 제1 금속층(120a)의 에칭 공정 시에 상기 제2 금속층(120b)이 에칭되지 않도록 한다. 나아가, 실시 예는 상기 제1 금속층(120a)이 박막층이기 때문에, 상기 제1 금속층(120a)의 에칭 시에 상기 제2 금속층(120b)이 에칭되지 않도록 한다.
이에 의해, 상기 회로 패턴층(120)의 표면 조도, 상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이, 상기 회로 패턴층(120)의 에칭 팩터는 비교 예보다 우수하다.
이하에서는 실시 예와 비교 예의 회로 패턴층의 특성의 차이에 대해 설명한다.
도 4는 비교 예의 회로 패턴층의 조도를 보여주는 주사 전자 현미경(SEM) 사진이고, 도 5는 실시 예의 회로 패턴층의 조도를 보여주는 주사 전자 현미경(SEM)사진이다.
도 4를 참조하면, 비교 예의 회로 기판은 절연층(11) 및 상기 절연층(11) 상에 배치된 회로 패턴층(14)을 포함한다. 비교 예의 회로 패턴층(14)은 구리를 포함하는 동박층이나 화학동도금층을 시드층으로 전해도금을 진행하여 형성된다. 이에 따라, 비교 예의 회로 패턴층(14)은 시드층을 에칭하는 과정에서 전해 도금된 금속층도 함께 에칭된다. 이에 따라, 비교 예의 회로 패턴층(14)의 표면 조도는 상대적으로 높은 값을 가진다. 또한, 비교 예이 회로 패턴층(14)은 상기 전해 도금된 금속층이 에칭을 고려하여 복수의 회로 패턴들의 선폭이나 간격이 결정된다.
비교 예의 회로 패턴층(14)의 표면의 10점 평균 표면 거칠기(Rz)는 1㎛ 내지 1.5㎛를 가진다. 그리고 비교 예의 회로 기판은 고주파수 대역을 사용하는 제품에서 적용이 어렵다. 즉, 회로 기판이 적용되는 애플리케이션에서 사용하는 주파수가 높아질수록 신호의 흐름은 스킨 이펙트(Skin effect)로 인해 도체(회로 패턴층)의 표면으로 이동하게 된다. 그리고 비교 예와 같이 회로 패턴층(14)의 최대 높이 조도(Ry가 1㎛를 초과하는 경우, 고주파수 대역(mmWave)에서 신호 전송 손실이 증가한다. 따라서, 비교 예의 회로 기판은 회로 패턴층(14)을 통해 전송되는 신호의 특성이 저하되는 문제를 가진다.
또한, 비교 예의 회로 패턴층(120)의 복수의 회로 패턴들의 선폭은 60㎛의 수준을 가지며, 회로 패턴들의 간격은 70㎛의 수준을 가진다. 이에 이해 비교 예의 회로 기판은 회로 집적도가 낮은 문제를 가진다.
도 5를 참조하면, 실시 예의 회로 기판은 절연층(110) 및 회로 패턴층(120)을 포함한다. 그리고, 회로 패턴층(120)은 상기 설명한 바와 같이 니켈 및 크롬을 포함하는 제1 금속층(120a) 및 구리를 포함하는 제2 금속층(120b)을 포함한다. 상기 제1 금속층(120a)은 박막층이다. 이에 의해 실시 예는 상기 제1 금속층(120a)을 에칭하는 공정에서 상기 제2 금속층(120b)이 에칭되는 것을 방지할 수 있다. 따라서, 실시 예는 비교 예 대비 상기 회로 패턴층(120)의 10점 평균 표면 거칠기(Rz), 선폭 및 간격을 감소시킬 수 있다.
구체적으로, 실시 예의 실시 예의 회로 패턴층(120)의 표면의 최대 높이 조도(Ry는 0.8㎛ 이하를 가진다. 바람직하게, 실시 예의 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)는 0.7㎛ 이하를 가진다. 더욱 바람직하게 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)는 0.5㎛ 이하를 가진다.
즉, 실시 예의 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가진다. 바람직하게, 실시 예의 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.45㎛ 이하를 가진다. 더욱 바람직하게, 실시 예의 회로 패턴층(120)의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.4㎛를 가진다.
상기 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)가 0.2㎛ 미만이면, 상기 회로 패턴층(120)과 상기 절연층(110) 사이의 밀착력이 저하되고, 이에 의해 상기 회로 패턴층(120)이 절연층(110)으로부터 박리되는 문제가 발생할 수 있다.
또한, 상기 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)가 0.5㎛를 초과하면, 스킨 이펙트로 인해 신호의 전송 손실이 증가할 수 있다. 즉, 상기 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)가 0.5㎛를 초과하면, 고주파수 대역을 사용하는 제품에 적용이 어려울 수 있다.
상기와 같이, 실시 예는 상기 회로 패턴층(120)의 표면의 10점 평균 표면 거칠기(Rz)를 비교 예 대비 낮출 수 있고, 이에 의해 회로 기판을 통해 전송되는 신호의 특성을 향상시킬 수 있다.
나아가, 실시 예의 회로 패턴층(120)의 복수의 회로 패턴들의 선폭은 4㎛ 내지 10㎛의 범위를 가진다. 또한, 실시 예의 회로 패턴층(120)의 복수의 회로 패턴들 사이의 간격은 6㎛ 내지 14㎛의 범위를 가진다. 즉, 실시 예의 회로 패턴층(120)의 선폭 및 간격은 비교 예의 회로 패턴층(14)의 선폭 및 간격의 20% 이하의 수준을 가진다. 이에 따라, 실시 예는 회로 기판의 회로 집적도를 향상시킬 수 있다. 나아가, 실시 예는 동일한 공간 내에서 상기 회로 패턴층(120)의 배치 면적을 증가시킬 수 있고, 이에 따른 안테나 패턴을 통해 전송되는 신호의 특성을 향상시킬 수 있다.
도 6은 비교 예의 회로 패턴층의 측면 형상 및 에칭 팩터를 설명하기 위한 주사 전자 현미경(SEM) 사진이고, 도 7은 실시 예의 회로 패턴층의 측면 형상 및 에칭 팩터를 설명하기 위한 주사 전자 현미경(SEM) 사진이다.
도 6을 참조하면, 비교 예의 회로 패턴층(14)은 상면(14T) 및 측면(14S)을 포함한다. 그리고 비교 예의 회로 패턴층(14)의 측면(14S)은 수직 단면에서 곡면 또는 곡선을 가진다. 다시 말해서, 비교 예의 회로 패턴층(14)은 상면 폭과 하면 폭의 차이가 크다. 또한, 비교 예의 회로 패턴층(14)은 라인 직진성이 낮다. 또한, 비교 예의 회로 패턴층(14)은 에칭 팩터가 낮다.
비교 예의 회로 패턴층(14)의 상면 폭과 하면 폭의 차이 값은 13㎛를 초과한다. 예를 들어, 비교 예의 회로 패턴층(14)의 상면 폭은 회로 패턴층(14)의 하면 폭의 80% 이하이다. 그리고 비교 예의 회로 패턴층(14)의 라인 직진성은 0.68㎛를 초과한다. 이때, 상기 라인 직진성은 상기 회로 패턴층(14)의 측면(14S)의 직진도를 의미한다. 그리고 상기 라인 직진성은 상기 상면 폭과 하면 폭의 차이 값의 1/2로도 표현될 수 있다. 즉, 상기 라인 직진성은 상기 회로 패턴층(14)의 측면(14S)과 연결되는 상면(14T)의 일단과 하면의 일단 사이의 수평 거리(w1)를 의미한다. 그리고, 비교 예의 회로 패턴층(14)의 수평 거리(w1)는 0.68㎛를 초과한다.
나아가, 비교 예의 회로 패턴층(14)의 에칭 팩터는 12 정도를 가진다. 여기에서, 상기 에칭 팩터는 회로 패턴층(14)의 두께를 상기 회로 패턴층(14)의 상면 폭과 하면 폭의 차이 값으로 나눈 값이다. 그리고, 상기 에칭 팩터가 낮을수록 상기 회로 패턴층(14)의 상면 폭과 하면 폭의 차이 값이 크다는 것을 의미한다.
도 7을 참조하면, 실시 예의 회로 패턴층(120)은 상면(120T) 및 측면(120S)을 포함한다. 그리고 실시 예의 회로 패턴층(120)의 측면(120S)은 수직 단면에서 실질적으로 수직에 가까운 직선 형태를 가진다. 다시 말해서, 실시 예의 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값은 비교 예보다 낮다. 또한, 실시 예의 회로 패턴층(120)의 라인 직진성은 비교 예보다 우수하다. 또한, 실시 예의 회로 패턴층(14)의 에칭 팩터는 비교 예 대비 높다.
실시 예의 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값은 1.2㎛ 이하, 1.0㎛ 이하, 또는 0.7㎛ 이하이다. 구체적으로, 실시 예의 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값은 0.5㎛ 내지 1.2㎛의 범위를 만족한다.
상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값이 0.5㎛보다 작으면, 상기 회로 패턴층(120)을 형성하는 공정에서의 도금성이 저하될 수 있다. 예를 들어, 상기 회로 패턴층(120)은 도금 공정을 진행하여 형성된다. 이때, 도금 공정은 드라이 필름(미도시)의 개구부 내에 금속 물질로 채우는 공정을 의미한다. 그리고, 상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값은 상기 개구부의 상부폭과 하부폭의 차이 값에 대응한다. 이때, 상기 개구부의 내벽이 테이퍼진 상태에서 도금 공정을 진행해야 개구부의 최하부 영역까지 도금이 완전히 진행될 수 있다. 그리고, 상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값이 0.5㎛보다 작다는 것은 상기 도금 공정에서 상기 개구부의 하부 영역에서 완전히 도금이 진행되지 않았다는 것을 의미할 수 있다. 예를 들어, 상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값이 0.5㎛보다 작은 경우, 상기 회로 패턴층(120)의 하면에 언더 컷이 발생할 수 있으며, 이로 인해 신호 특성이 저하되는 문제가 발생할 수 있다.
또한, 상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값이 1.2㎛보다 크면, 상기 회로 패턴층(120)에 의해 전송되는 신호의 주파수 대역폭이 감소할 수 있다. 구체적으로, 상기 신호의 주파수 대역폭은 상기 상면 폭과 하면 폭의 차이 값이 작을수록 증가할 수 있다. 이는, 도 11 및 도 12를 참조하여 설명하기로 한다. 그리고, 또한, 상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값이 1.2㎛보다 클 경우, 도 11의 비교 예와 같이 주파수 대역 폭이 감소할 수 있으며, 이에 따른 회로 기판의 통신 특성이 저하될 수 있다.
즉, 실시 예의 회로 패턴층(120)의 상면 폭은 회로 패턴층(120)의 하면 폭의 95% 이상, 나아가 96% 이상, 더 나아가 98% 이상을 가진다. 상기 회로 패턴층(120)의 상면 폭이 회로 패턴층(120)의 하면 폭의 95% 미만이면, 상기 설명한 바와 같이, 회로 패턴층(120)을 형성하는 공정에서 도금성이 저하될 수 있고, 이로 인해 상기 회로 패턴층(120)의 하면에 언더컷이 형성될 수 있다.
또한, 실시 예의 회로 패턴층(120)의 측면(120)과 연결되는 상면(120)의 일단 및 하면의 일단 사이의 수평 거리(W1)는 0.6㎛ 이하, 0.5㎛ 이하, 또는 0.35㎛ 이하이다. 구체적으로, 실시 예의 회로 패턴층(120)의 상기 수평 거리(W1)는 0.25㎛ 내지 0.6㎛의 범위를 만족한다. 실시 예의 회로 패턴층(120)의 상기 수평 거리(W1)가 0.25㎛ 미만이면, 상기 설명한 바와 같이, 회로 패턴층(120)을 형성하는 공정에서 도금성이 저하될 수 있고, 이로 인해 상기 회로 패턴층(120)의 하면에 언더컷이 형성될 수 있다. 또한, 실시 예의 회로 패턴층(120)의 상기 수평 거리(W1)가 0.6㎛을 초과하면, 상기 설명한 바와 같이 주파수 대역 폭이 감소할 수 있으며, 이에 따른 회로 기판의 통신 특성이 저하될 수 있다.
나아가, 실시 예의 회로 패턴층(120)의 에칭 팩터는 40 이상이다.
상기 회로 패턴층(120)의 에칭 팩터가 40 미만이면, 상기 회로 패턴층(120)의 상면 폭과 하면 폭의 차이 값 및/또는 상기 수평 거리(W1)가 목표로 하는 상기 범위를 벗어날 수 있으며, 이로 인해 도금성 저하 문제 또는 주파수 대역폭의 감소 문제가 발생할 수 있다.
도 8은 비교 예의 회로 패턴층의 표면을 보여주는 주사 전자 현미경(SEM) 사진이고, 도 9는 실시 예의 회로 패턴층의 표면을 보여주는 주사 전자 현미경(SEM) 사진이다.
도 8을 참조하면, 비교 예의 회로 패턴층(14)은 상면(14T), 측면(14S) 및 하면(14B)을 포함한다. 그리고, 비교 예의 회로 패턴층(14)은 시드층의 특성에 의해 상면(14T), 측면(14S) 및 하면(14B)이 상당히 거친 것을 확인할 수 있다.
도 9를 참조하면, 실시 예의 회로 패턴층(120)은 상면(120T), 측면(120S) 및 하면(120B)을 포함한다. 그리고 비교 예의 회로 패턴층(120)은 시드층의 특성에 의해 비교 예 대비 상면(120T), 측면(120S) 및 하면(120B)이 상당히 매끈한 것을 확인할 수 있다.
도 10은 회로 패턴층의 거칠기에 따른 신호 특성을 보여주는 도면이다.
도 10을 참조하면, 실시 예의 회로 패턴층(120)의 10점 평균 표면 거칠기(Rz)는 비교 예의 회로 패턴층(14)의 10점 평균 표면 거칠기(Rz)보다 낮다. 이에 의해, 비교 예 대비 동일 주파수 영역에서 낮은 신호 손실(S21, dB/mm)을 가지는 것을 확인할 수 있다.
구체적으로, 도 10의 제1 신호 손실 특성(C)을 보면, 28GHz의 주파수 대역에서 -0.148dB/mm 정도의 신호 손실이 발생하는 것을 확인할 수 있다.
이에 반하여, 도 10의 제2 신호 손실 특성(E1) 및 제3 신호 손실 특성(E2)은 제1 신호 손실 특성(C)보다 낮은 신호 손실이 발생하는 것을 확인할 수 있다. 제2 신호 손실 특성(E1)은 회로 패턴층(120)의 10점 평균 표면 거칠기(Rz)가 0.3㎛일 경우의 신호 손실을 보여주고, 제3 신호 손실 특성(E2)은 10점 평균 표면 거칠기(Rz)가 0.2㎛일 경우의 신호 손실을 보여준다.
제2 신호 손실 특성(E1)을 보면, 동일 주파수 대역(28GHz)에서 비교 예의 제1 신호 손실 특성(C) 대비 0.0237dB 만큼 낮은 신호 손실이 발생하는 것을 확인할 수 있었다.
제3 신호 손실 특성(E1)을 보면, 동일 주파수 대역(28GHz)에서 비교 예의 제1 신호 손실 특성(C) 대비 0.0445dB 만큼 낮은 신호 손실이 발생하는 것을 확인할 수 있었다.
도 11은 비교 예의 회로 기판의 주파수 대역폭을 보여주는 도면이고, 도 12은 실시 예에 따른 회로 기판의 주파수 대역폭을 보여주는 도면이다.
도 11을 참조하면, 신호 손실이 -6dB 이하인 주파수 대역을 기준으로, 비교 예는 27.3GHz 내지 30.7GHz의 주파수 대역을 사용할 수 있음을 확인할 수 있었다.
그리고, 도 12를 참조하면, 신호 손실이 -6dB 이하인 주파수 대역을 기준으로, 실시 예는 26.8GHz 내지 30.8GHz의 주파수 대역을 사용할 수 있음을 확인할 수 있었다. 즉, 실시 예의 회로 기판에서 사용 가능한 주파수 대역은 비교 예의 회로 기판에서 사용 가능한 주파수 대역보다 넓은 것을 확인할 수 있었다.
이에 의해, 실시 예는 비교 예 대비 광대역 폭의 안테나 특성을 가진 회로 기판을 제공할 수 있다.
도 13은 실시 예에 따른 안테나 장치를 나타낸 도면이고, 도 14는 도 13의 안테나 장치가 적용된 단말기의 일부를 보여주는 도면이다.
도 13을 참조하면, 안테나 장치는 회로 기판을 포함한다. 회로 기판은 절연층(210), 회로 패턴층(220), 관통 전극(230), 및 보호층(240)을 포함한다. 실시 예 회로 기판은 도 2에서 이미 설명하였으므로, 이에 대한 상세한 설명은 생략한다.
실시 예의 회로 기판은 수평 방향으로 복수의 영역으로 구분된다.
회로 기판은 제1 영역(R1) 및 제2 영역(R2)을 포함한다. 그리고 회로 기판의 제1 영역(R1) 및 제2 영역(R2) 각각은 상기 절연층(210), 회로 패턴층(220), 관통 전극(230) 및 보호층(240)을 포함한다.
이때, 상기 제1 영역(R1)은 상기 회로 기판에서 리지드 특성을 가진 리지드 영역을 의미한다. 또한, 상기 제2 영역(R2)은 상기 회로 기판에서 플렉서블 특성을 가진 플렉서블 영역을 의미한다.
이때 상기 제1 영역(R1)에 포함되는 절연층은 상기 제2 영역(R2)에 포함되는 절연층과 동일하다. 그리고, 실시 예는 상기 제1 영역(R1) 및 제2 영역(R2)에서의 상기 절연층의 층수를 다르게 한다. 이에 의해, 상대적으로 많은 층을 가진 상기 제1 영역(R1)은 리지드 특성을 가지고, 상대적으로 적은 층을 가진 상기 제2 영역(R2)은 플렉서블 특성을 가진다.
따라서, 상기 회로 기판의 상기 제2 영역(R2)은 상기 제1 영역(R1)을 기준으로 벤딩 가능하다. 이에 의해 실시 예는 안테나 장치에서 서로 다른 방향으로 각각 안테나 신호를 전송할 수 있다.
구체적으로, 상기 회로 패턴층(220)은 상기 회로 기판의 제1 영역(R1)에 포함된 제1 안테나 패턴층(220a)을 포함한다. 그리고, 상기 제1 안테나 패턴층(220a)은 상기 안테나 장치가 장착되는 구조물(300, 예를 들어, 단말기의 케이스)에서 제1 방향으로 안테나 신호를 방사할 수 있다.
또한, 상기 회로 패턴층(220)은 회로 기판의 제2 영역(R2)에 포함된 제2 안테나 패턴층(220b)을 포함한다. 그리고 상기 제2 안테나 패턴층(220b)은 상기 안테나 장치가 장착되는 구조물(300)에서 상기 제1 방향과 다른 제2 방향으로 안테나 신호를 방사할 수 있다. 이때, 상기 제1 방향은 상기 제2 방향에 대해 수직한 방향일 수 있으나, 이에 한정되는 것은 아니다.
상기 구조물(300)은 단말기의 외관을 형성하는 본체(300)를 의미한다.
예를 들어, 실시 예의 안테나 장치는 단말기에 배치된다. 여기에서, 단말기는 핸드폰, 휴대폰, 스마트폰(smart phone), 휴대용 스마트 기기, 디지털 카메라, 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player) 및 네비게이션 중 어느 하나일 수 있다.
상기 단말기는 본체(300), 디스플레이부(미도시) 및 상기 본체(300) 내에 배치된 실시 예의 안테나 장치를 포함한다.
상기 본체(300)는 단말기의 외관을 형성한다. 일례로, 본체(300)는 직육면체 형상을 포함할 수 있다. 다른 예로, 본체(300)는 적어도 일부에서 라운드지게 형성될 수 있다. 본체(300)에는 실시 예의 안테나 장치가 배치된다. 그리고, 본체의 일면에는 디스플레이부가 배치된다.
즉, 상기 본체(300)는 복수의 외면을 포함한다. 예를 들어, 상기 본체(300)는 상기 디스플레이부가 배치되는 전면, 상기 전면과 반대되는 후면, 및 상기 전면과 상기 후면 사이의 복수의 측면을 포함한다.
그리고, 실시 예의 안테나 장치는 상기 제1 영역(R1)과 제2 영역(R2)을 벤딩하여, 상기 본체(300)의 복수의 외면 중 적어도 2개의 외면에 배치되도록 한다.
예를 들어, 본체(300)는 4개의 측면을 포함한다. 그리고, 상기 안테나 장치의 제1 영역(R1)은 상기 4개의 측면 중 어느 하나의 제1측면에 배치되고, 제2 영역(R2)은 상기 4개의 측면 중 상기 제1측면과 연결되는 제2 측면에 배치될 수 있다.
이와 다르게, 상기 안테나 장치의 제1 영역(R1)은 상기 후면에 배치되고, 제2 영역(R2)은 상기 후면과 연결되는 상기 4개의 측면 중 어느 하나의 측면에 배치될 수 있다.
다만, 실시 예의 안테나 장치의 제1 영역(R1)은 적어도 하나의 소자가 실장된 리지드 영역이며, 이에 따라 배치 공간 확보 및 소자 신뢰성 향상을 위해 상기 본체(300)의 후면에 배치되도록 한다.
또한, 실시 예는 상기 안테나 장치는 상기 제1 영역(R1)과 제2 영역(R2)을 벤딩하지 않고 사용할 수 있다. 이 경우, 상기 제1 안테나 패턴층(220a) 및 제2 안테나 패턴층(220b)은 서로 이격된 위치에서 동일한 제1 방향 또는 제2 방향으로 안테나 신호를 각각 방사한다.
한편, 상기 회로 패턴층(220)은 복수의 패드를 포함한다. 상기 회로 패턴층(220)은 제1 패드(220c) 및 제2 패드(220d)를 포함한다.
상기 제1 패드(220c) 및 제2 패드(220d)는 상기 회로 기판의 최외층에 배치된 회로 패턴층을 의미한다. 상기 제1 패드(220c) 및 제2 패드(220d)는 상기 회로 기판의 제1 영역(R1)에 배치된다. 이때, 도면상에는 상기 제1 패드(220c) 및 제2 패드(220d)가 상기 회로 기판의 최상측에 각각 배치되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 패드(220c) 및 제2 패드(220d) 중 어느 하나는 회로 기판의 최상측에 배치될 수 있고, 다른 하나는 회로 기판의 최하측에 배치될 수도 있을 것이다.
상기 제1 패드(220c) 상에는 제1 접속부(250)가 배치된다. 또한, 상기 제2 패드(220d) 상에는 제2 접속부(260)가 배치된다. 상기 제1 접속부(250) 및 제2 접속부(260)는 솔더 볼일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 접속부(250) 상에는 제1 소자(270)가 배치된다. 그리고, 상기 제2 접속부(260) 상에는 제2 소자(280)가 배치된다.
상기 제1 소자(270)는 통신 소자(RFIC)이다. 상기 제1 소자(270)는 상기 제1 안테나 패턴층(220a) 및 제2 안테나 패턴층(220b)과 각각 연결된다. 이를 통해, 실시 예는 하나의 제1 소자(270)를 이용하여 서로 다른 영역으로 안테나 신호를 방사하는 제1 안테나 패턴층(220a) 및 제2 안테나 패턴층(220b)를 각각 제어할 수 있다.
제2 소자(280)는 전원 소자(PMIC)이다. 상기 제2 소자(280)는 상기 제1소자(270)와 전기적으로 연결된다. 상기 제2 소자(280)는 상기 제1 소자(270)로부터 전송되는 제어 신호를 수신한다. 상기 제2 소자(280)는 상기 수신한 제어 신호에 기초하여 상기 제1 안테나 패턴층(220a) 및 제2 안테나 패턴층(220b)에 공급되는 전원을 제어한다.
실시 예는 안테나 특성이 향상된 회로 기판 및 이를 포함하는 안테나 장치를 제공할 수 있다.
구체적으로, 실시 예의 회로 기판은 안테나 패턴에 대응하는 회로 패턴층을 포함한다. 상기 회로 패턴층은 제1 금속을 포함하는 박막층인 제1 금속층과, 상기 제1 금속층 상에 배치된 제2 금속을 포함하는 제2 금속층을 포함한다. 이때, 실시 예는 상기 제1 금속층을 사용하여 상기 제2 금속층을 형성한다. 이에 의해, 실시 예는 상기 제1 금속층의 에칭 공정에서 발생하는 상기 제2 금속층의 손상을 최소화할 수 있다.
이를 통해, 실시 예의 회로 패턴층의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가진다. 그리고, 실시 예의 회로 패턴층의 상면 폭과 하면 폭의 차이 값은 0.5㎛ 내지 1.2㎛의 범위를 만족한다. 또한, 실시 예의 회로 패턴층의 상면 폭은 회로 패턴층의 하면 폭의 95% 이상이다. 나아가, 실시 예의 회로 패턴층의 측면과 연결되는 상면의 일단 및 하면의 일단 사이의 수평 거리(W1)는 0.25㎛ 내지 0.6㎛의 범위를 만족한다. 나아가, 실시 예의 회로 패턴층의 에칭 팩터는 40 이상이다.
이를 통해, 실시 예의 회로 기판 및 이를 포함하는 안테나 장치는 고주파수 대역의 신호를 전송하는 과정에서 발생하는 신호 전송 손실을 낮출 수 있다. 나아가, 실시 예의 회로 기판 및 이를 포함하는 안테나 장치는 주파수 대역폭을 향상시킬 수 있다.
또한, 실시 예의 회로 기판은 수평 방향으로 상호 이격되며, 제1 및 제2 안테나 패턴층을 각각 포함하는 제1 영역 및 제2 영역을 포함한다. 그리고, 제2 영역은 제1 영역에 대해 절곡 가능한 플렉서블 영역이다. 그리고 상기 제1 영역에는 제1 및 제2 안테나 패턴층와 연결된 통신 소자가 배치된다. 상기 제1 및 제2 안테나 패턴층은 서로 다른 방향으로 안테나 신호를 방출한다. 그리고 상기 통신 소자는 상기 제1 및 제2 안테나 패턴층을 제어한다. 이를 통해, 실시 예는 하나의 통신 소자를 이용하여 서로 다른 방향으로 안테나 신호를 방사하는 복수의 안테나 패턴층을 제어할 수 있다. 이를 통해, 실시 예는 안테나 장치의 소형화가 가능하다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (18)

  1. 절연층; 및
    상기 절연층 상에 배치된 회로 패턴층을 포함하고,
    상기 회로 패턴층은 안테나 신호를 송수신하는 안테나 패턴을 포함하고,
    상기 안테나 패턴의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가지는,
    회로 기판.
  2. 제1항에 있어서,
    상기 안테나 패턴은 상면 및 상기 상면과 반대되는 하면을 포함하고,
    상기 안테나 패턴의 상면의 폭은 상기 안테나 패턴의 하면의 폭보다 작은,
    회로 기판.
  3. 제2항에 있어서,
    상기 안테나 패턴의 상면의 폭은 상기 안테나 패턴의 하면의 폭의 95% 이상인,
    회로 기판.
  4. 제2항에 있어서,
    상기 안테나 패턴의 상면의 폭과 하면의 폭의 차이는 0.5㎛ 내지 1.2㎛의 범위를 만족하는,
    회로 기판.
  5. 제1항에 있어서,
    상기 안테나 패턴은 상면, 상기 상면과 반대되는 하면, 및 상기 상면과 하면을 연결하는 측면을 포함하고,
    상기 안테나 패턴의 측면과 연결되는 상기 안테나 패턴의 상면의 일단 및 상기 안테나 패턴의 하면의 일단 사이의 수평 거리는 0.25㎛ 내지 0.6㎛의 범위를 만족하는,
    회로 기판.
  6. 제5항에 있어서,
    상기 안테나 패턴의 측면은 곡면을 포함하는,
    회로 기판.
  7. 제1항에 있어서,
    상기 안테나 패턴의 에칭 팩터는 40 이상이며,
    상기 에칭 팩터는 다음의 수식에 의해 결정되는 회로 기판.
    에칭 팩터 = 안테나 패턴의 두께/(안테나 패턴의 하면의 폭 - 안테나 패턴의 상면의 폭)
  8. 제1항에 있어서,
    상기 안테나 패턴은,
    상기 절연층 상에 배치되는 제1 금속층과,
    상기 제1 금속층 상에 배치되고, 상기 제1 금속층과 다른 금속을 포함하는 제2 금속층을 포함하는,
    회로 기판.
  9. 제8항에 있어서,
    상기 제1 금속층은 니켈 및 크롬을 포함하고,
    상기 제2 금속층은 구리를 포함하는,
    회로 기판.
  10. 제1항에 있어서,
    상기 절연층은 수평 방향으로 제1 영역 및 제2 영역으로 구분되고,
    상기 안테나 패턴은,
    상기 절연층의 상기 제1 영역에 배치된 제1 안테나 패턴과,
    상기 절연층의 상기 제2 영역에 배치된 제2 안테나 패턴을 포함하고,
    상기 절연층의 상기 제1영역의 층수는 상기 절연층의 제2 영역의 층수보다 많고,
    상기 절연층의 제2 영역은 상기 절연층의 상기 제1영역을 기준으로 절곡되는,
    회로 기판.
  11. 제10항에 있어서,
    상기 절연층의 제1 영역은 상기 절연층의 제2 영역과 동일한 절연 물질을 포함하고,
    상기 절연 물질은 액정 고분자(LCP)를 포함하는,
    회로 기판.
  12. 제1 영역 및 상기 제1 영역으로부터 절곡 가능한 제2 영역을 포함하는 절연층;
    상기 절연층의 상기 제1 영역에 배치된 제1 안테나 패턴;
    상기 절연층의 상기 제2 영역에 배치된 제2 안테나 패턴;
    상기 절연층의 상기 제1 영역에 배치된 제1 패드;
    상기 절연층의 상기 제1 영역에 배치된 제2 패드;
    상기 제1 패드 상에 배치된 제1 접속부;
    상기 제2 패드 상에 배치된 제2 접속부;
    상기 제1 접속부 상에 실장되고, 상기 제1 및 제2 안테나 패턴과 연결된 통신 소자; 및
    상기 제2 접속부 상에 실장되고, 상기 제1 및 제2 안테나 패턴과 연결된 전원 소자를 포함하고,
    상기 제1 및 제2 안테나 패턴의 각각의 표면의 10점 평균 표면 거칠기(Rz)는 0.2㎛ 내지 0.5㎛의 범위를 가지는,
    안테나 장치.
  13. 제12항에 있어서,
    상기 제1 및 제2 안테나 패턴 각각은 상면 및 상기 상면과 반대되는 하면을 포함하고,
    상기 상면의 폭은 하면의 폭보다 작고,
    상기 상면의 폭은 상기 하면의 폭의 95% 이상인,
    안테나 장치.
  14. 제13항에 있어서,
    상기 상면의 폭과 하면의 폭의 차이는 0.5㎛ 내지 1.2㎛의 범위를 만족하는,
    안테나 장치.
  15. 제12항에 있어서,
    상기 제1 및 제2 안테나 패턴은 상면, 상기 상면과 반대되는 하면, 및 상기 상면과 하면을 연결하는 측면을 포함하고,
    상기 측면의 일단 및 타단과 각각 연결되는 상기 상면의 일단 및 상기 하면의 일단 사이의 수평 거리는 0.25㎛ 내지 0.6㎛의 범위를 만족하는,
    안테나 장치.
  16. 제12항에 있어서,
    상기 안테나 패턴은,
    상기 절연층 상에 배치되고 니켈 및 크롬을 포함하는 제1 금속층과,
    상기 제1 금속층 상에 배치되고, 구리를 포함하는 제2 금속층을 포함하는,
    안테나 장치.
  17. 제12항에 있어서,
    상기 절연층의 제1 영역은 상기 절연층의 제2 영역과 동일한 절연 물질을 포함하고,
    상기 절연 물질은 액정 고분자(LCP)를 포함하는,
    안테나 장치.
  18. 전면, 상기 전면과 반대되는 후면, 및 상기 전면과 상기 후면 사이의 복수의 측면을 포함하는 본체;
    상기 본체의 전면에 배치된 디스플레이부; 및
    상기 본체의 상기 후면 및 상기 복수의 측면 중 적어도 2개의 면에 배치되는 청구항 제12항에 기재된 안테나 장치를 포함하고,
    상기 안테나 장치의 상기 절연층의 상기 제1 영역은 상기 본체의 후면에 배치되고,
    상기 안테나 장치의 상기 절연층의 상기 제2 영역은 상기 본체의 복수의 복수의 측면 중 상기 본체의 후면과 연결되는 제1측면에 배치되며,
    상기 제1 안테나 패턴은 상기 본체의 상기 후면을 향하여 안테나 신호를 방사하고,
    상기 제2 안테나 패턴은 상기 구조물의 상기 제2 측면을 향하여 안테나 신호를 방사하는,
    단말기.
PCT/KR2022/007707 2021-06-01 2022-05-31 회로 기판 및 이를 포함하는 안테나 장치 WO2022255763A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210071128 2021-06-01
KR10-2021-0071128 2021-06-01
KR1020220059371A KR20220162615A (ko) 2021-06-01 2022-05-16 회로 기판 및 이를 포함하는 안테나 장치
KR10-2022-0059371 2022-05-16

Publications (1)

Publication Number Publication Date
WO2022255763A1 true WO2022255763A1 (ko) 2022-12-08

Family

ID=84324417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/007707 WO2022255763A1 (ko) 2021-06-01 2022-05-31 회로 기판 및 이를 포함하는 안테나 장치

Country Status (1)

Country Link
WO (1) WO2022255763A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141658A1 (ko) * 2012-03-23 2013-09-26 엘지이노텍 주식회사 안테나 어셈블리 및 그의 제조 방법
KR20170085991A (ko) * 2016-01-15 2017-07-25 제이엑스금속주식회사 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법
JP2018041998A (ja) * 2015-01-28 2018-03-15 日本化薬株式会社 アンテナ、およびアンテナを有する電子装置
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
KR20200123150A (ko) * 2018-06-05 2020-10-28 인텔 코포레이션 안테나 모듈들 및 통신 디바이스들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141658A1 (ko) * 2012-03-23 2013-09-26 엘지이노텍 주식회사 안테나 어셈블리 및 그의 제조 방법
JP2018041998A (ja) * 2015-01-28 2018-03-15 日本化薬株式会社 アンテナ、およびアンテナを有する電子装置
KR20170085991A (ko) * 2016-01-15 2017-07-25 제이엑스금속주식회사 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법
KR20200123150A (ko) * 2018-06-05 2020-10-28 인텔 코포레이션 안테나 모듈들 및 통신 디바이스들
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈

Similar Documents

Publication Publication Date Title
WO2021010776A1 (en) Flexible cable
WO2021251795A1 (ko) 회로기판
WO2020122626A1 (ko) 인쇄회로기판
WO2021145664A1 (ko) 회로기판
WO2022255763A1 (ko) 회로 기판 및 이를 포함하는 안테나 장치
WO2021049859A1 (ko) 인쇄회로기판
WO2020096309A1 (ko) 인터포저
WO2021251794A1 (ko) 회로기판
WO2021235920A1 (ko) 회로기판
WO2022164276A1 (ko) 회로기판 및 이를 포함하는 패키지 기판
WO2021149979A1 (ko) 회로기판
WO2021085919A1 (ko) 안테나 구조체, 이를 포함하는 안테나 어레이 및 디스플레이 장치
WO2024043595A1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
WO2024111972A1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
WO2021210941A1 (ko) 회로기판
WO2023219477A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2021107654A2 (ko) 인쇄회로기판
WO2023140561A1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
WO2023042963A1 (ko) 전자 장치
WO2023059003A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2023191507A1 (ko) 회로 기판
WO2023080719A1 (ko) 회로기판
WO2023059001A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2023059007A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2024063476A1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22816422

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18564359

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2023574447

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE