KR102232105B1

KR102232105B1 - 페라이트 조성물 및 적층 전자 부품

Info

Publication number: KR102232105B1
Application number: KR1020190062402A
Authority: KR
Inventors: 다케시 시바야마; 유키오 다카하시; 다쓰로 스즈키; 히로유키 다노우에; 야스히로 이토; 다카히로 사토; 다카시 스즈키
Original assignee: 티디케이가부시기가이샤
Priority date: 2018-05-28
Filing date: 2019-05-28
Publication date: 2021-03-25
Also published as: TW202003422A; US10839995B2; US20190362872A1; KR20190135431A; TWI704121B; JP6465240B1; CN110540421A; JP2019206450A

Abstract

[과제] 인덕턴스 특성이 개선되어, 비저항 및 초기 투자율 μi가 높고, 직류 중첩 특성 및 교류 저항도 양호해지는 페라이트 조성물 등을 얻는다.
[해결 수단] 주성분과 부성분을 가지는 페라이트 조성물이다. 주성분이, Fe₂O₃ 환산으로 44.0~50.0몰%(44.0몰%를 포함하지 않는다)인 Fe의 화합물, CuO 환산으로 5.5~14.0몰%인 Cu의 화합물, ZnO 환산으로 4.0~39.0몰%인 Zn의 화합물, 및, 잔부이며 NiO 환산으로 40.0몰% 미만인 Ni의 화합물로 구성되어 있다. 주성분 100중량부에 대해, 부성분으로서, Si의 화합물을 SiO₂ 환산으로 3.0~13.0중량부(3.0중량부를 포함하지 않는다), Co의 화합물을 Co₃O₄ 환산으로 2.0~10.0중량부(2.0중량부를 포함하지 않는다), Bi의 화합물을 Bi₂O₃ 환산으로 0.25~5.00중량부 함유한다. Co/Si가 중량비로 0.4~2.9이다.

Description

페라이트 조성물 및 적층 전자 부품{FERRITE COMPOSITION AND MULTILAYER ELECTRONIC COMPONENT}

본 발명은, 페라이트 조성물 및 적층 전자 부품에 관한 것이다.

최근, ICT 기기에 대한 NFC 기술이나 비접촉 급전 등의 채용에 수반하여, ICT 기기의 회로에 흐르는 교류 전류의 대전류화가 진행되고 있다. 그리고, 대전류에 대응하는 노이즈 제거 제품이 요구되고 있다.

노이즈 제거 제품으로서는, 권선 타입의 페라이트 인덕터나 적층 타입의 페라이트 인덕터 등을 들 수 있는데, 상기와 같은 대전류의 사용 환경에서는, 높은 노이즈 제거 특성 때문에 권선 타입의 페라이트 인덕터가 이용되어 왔다. 그러나, 적층 타입의 페라이트 인덕터에서도 권선 타입의 페라이트 인덕터와 동등 이상의 노이즈 제거 특성이 요구되어 왔다.

특허문헌 1 및 특허문헌 2에서는, 조성을 제어함으로써 우수한 특성을 가지는 페라이트 조성물 및 적층 전자 부품이 기재되어 있다.

일본국 특허 제5582279호 공보 일본국 특허공개 2013-060332호 공보

그러나, 현재는 더 우수한 특성을 가지는 페라이트 조성물 및 적층 전자 부품이 요구되고 있다.

본 발명은, 이러한 실상을 감안하여 이루어진 것이며 그 목적은, 인덕턴스 특성 등이 개선된 페라이트 조성물 등을 얻는 것이다.

상기 목적을 달성하기 위해, 본 발명에 따른 페라이트 조성물은,

주성분과 부성분을 가지는 페라이트 조성물로서,

상기 주성분이, Fe₂O₃ 환산으로 44.0~50.0몰%(44.0몰%를 포함하지 않는다)인 Fe의 화합물, CuO 환산으로 5.5~14.0몰%의 Cu의 화합물, ZnO 환산으로 4.0~39.0몰%인 Zn의 화합물, 및, 잔부이며 NiO 환산으로 40.0몰% 미만인 Ni의 화합물로 구성되어 있고,

상기 주성분 100중량부에 대해, 상기 부성분으로서, Si의 화합물을 SiO₂ 환산으로 3.0~13.0중량부(3.0중량부를 포함하지 않는다), Co의 화합물을 Co₃O₄ 환산으로 2.0~10.0중량부(2.0중량부를 포함하지 않는다), Bi의 화합물을 Bi₂O₃ 환산으로 0.25~5.00중량부 함유하고,

(상기 Co의 화합물의 Co₃O₄ 환산으로의 함유량)/(상기 Si의 화합물의 SiO₂ 환산으로의 함유량)이 중량비로 0.4~2.9인 것을 특징으로 한다.

본 발명에 따른 페라이트 조성물은, 상기의 특징을 가짐으로써, 인덕턴스 특성이 개선되어, 비저항 및 초기 투자율 μi가 높고, 직류 중첩 특성 및 교류 저항도 양호해진다.

본 발명에 따른 페라이트 조성물은, Co의 화합물을 Co₃O₄ 환산으로 3.0~8.0중량부 함유해도 된다.

본 발명에 따른 페라이트 조성물은, Bi의 화합물을 Bi₂O₃ 환산으로 1.00~4.00중량부 함유해도 된다.

본 발명에 따른 페라이트 조성물은, (상기 Co의 화합물의 Co₃O₄ 환산으로의 함유량)/(상기 Si의 화합물의 SiO₂ 환산으로의 함유량)이 중량비로 1.0~2.5여도 된다.

본 발명에 따른 페라이트 조성물은, 스피넬 페라이트로 이루어지는 주상과, Zn₂SiO₄상으로 이루어지는 제1 부상과, SiO₂상으로 이루어지는 입계상으로 이루어져 있어도 된다.

또한, SiO₂상으로 이루어지는 제2 부상을 포함하고 있어도 된다.

본 발명에 따른 페라이트 조성물은, 주상과, 부상과, 입계상의 합계 면적을 100%로 하여, 제1 부상의 면적은 1% 이상 32% 이하, 제2 부상의 면적은 1% 이상 16% 이하, 주상의 면적은 66% 이상 82% 이하, 입계상의 면적은 1% 이상 15% 이하여도 된다.

본 발명에 따른 적층 전자 부품은, 코일 도체 및 세라믹층이 적층되어 구성되는 적층 전자 부품으로서,

상기 세라믹층이 상기의 페라이트 조성물로 구성되어 있는 것을 특징으로 한다.

세라믹층이 상기의 페라이트 조성물로 구성되어 있음으로써, 적층형임에도 불구하고, 권선형의 코일 부품과 비교해 동등 이상의 노이즈 제거 특성을 발휘하는 것이 가능하다.

도 1은 본 발명의 일실시 형태에 따른 전자 부품으로서의 적층 칩 코일의 내부 투시 사시도이다.
도 2는 본 발명의 다른 실시 형태에 따른 전자 부품으로서의 적층 칩 코일의 내부 투시 사시도이다.
도 3a는 본 발명에 따른 페라이트 조성물의 EPMA 화상이다.
도 3b는 본 발명에 따른 페라이트 조성물의 모식도이다.
도 4는 본 발명에 따른 페라이트 조성물의 Si 원소 매핑 화상이다.
도 5는 본 발명에 따른 페라이트 조성물의 모식도이다.

이하, 본 발명을, 도면에 나타내는 실시 형태에 의거하여 설명한다. 도 1에 나타내는 바와 같이, 본 발명의 일실시 형태에 따른 전자 부품으로서의 적층 칩 코일(1)은, 세라믹층(2)과 내부 전극층(3)이 Y축 방향으로 번갈아 적층되어 있는 칩 본체(4)를 가진다.

각 내부 전극층(3)은, 사각형 고리 또는 C자 형상 또는 コ자 형상을 가지며, 인접하는 세라믹층(2)을 관통하는 내부 전극 접속용 스루홀 전극(도시 생략) 또는 단차형 전극에 의해 스파이럴 형상으로 접속되어, 코일 도체(30)를 구성하고 있다.

칩 본체(4)의 Y축 방향의 양단부에는, 각각 단자 전극(5, 5)이 형성되어 있다. 각 단자 전극(5)에는, 적층된 세라믹층(2)을 관통하는 단자 접속용 스루홀 전극(6)의 단부가 접속되어 있으며, 각 단자 전극(5, 5)은, 폐자로 코일(권선 패턴)을 구성하는 코일 도체(30)의 양단에 접속된다.

본 실시 형태에서는, 세라믹층(2) 및 내부 전극층(3)의 적층 방향이 Y축에 일치하고, 단자 전극(5, 5)의 단면이 X축 및 Z축에 평행이 된다. X축, Y축 및 Z축은, 서로 수직이다. 도 1에 나타내는 적층 칩 코일(1)에서는, 코일 도체(30)의 권회(捲回)축이, Y축에 대략 일치한다.

칩 본체(4)의 외형이나 치수에는 특별히 제한은 없고, 용도에 따라 적당히 설정할 수 있어, 통상, 외형은 거의 직육면체 형상으로 하고, 예를 들어 X축 치수는 0.15~0.8mm, Y축 치수는 0.3~1.6mm, Z축 치수는 0.1~1.0mm이다.

또, 세라믹층(2)의 전극간 두께 및 베이스 두께에는 특별히 제한은 없고, 전극간 두께(내부 전극층(3, 3)의 간격)는 3~50μm, 베이스 두께(단자 접속용 스루홀 전극(6)의 Y축 방향 길이)는 5~300μm 정도로 설정할 수 있다.

본 실시 형태에서는, 단자 전극(5)으로서는, 특별히 한정되지 않고, 본체(4)의 외표면에 Ag나 Pd 등을 주성분으로 하는 도전성 페이스트를 부착시킨 후에 소부(燒付)하고, 또한 전기 도금을 실시하는 것으로 형성된다. 전기 도금에는, Cu, Ni, Sn 등을 이용할 수 있다.

코일 도체(30)는, Ag(Ag의 합금 포함한다)를 포함하고, 예를 들어 Ag 단체, Ag-Pd 합금 등으로 구성된다. 코일 도체의 부성분으로서, Zr, Fe, Mn, Ti, 및 그들의 산화물을 포함할 수 있다.

세라믹층(2)은, 본 발명의 일실시 형태에 따른 페라이트 조성물로 구성되어 있다. 이하, 페라이트 조성물에 대해서 상세하게 설명한다.

본 실시 형태에 따른 페라이트 조성물은, 주성분으로서 Fe의 화합물, Cu의 화합물, Zn의 화합물 및 Ni의 화합물을 함유한다. Fe의 화합물로서는, 예를 들면 Fe₂O₃를 포함해도 된다. Cu의 화합물로서는, 예를 들면 CuO를 포함해도 된다. Zn의 화합물로서는, 예를 들면 ZnO를 포함해도 된다. Ni의 화합물로서는, 예를 들면 NiO를 포함해도 된다.

주성분 100몰% 중, Fe의 화합물의 함유량은, Fe₂O₃ 환산으로, 44.0~50.0몰%(44.0몰%를 포함하지 않는다), 바람직하게는 44.1~49.2몰%이다. Fe의 화합물의 함유량이 많은 경우에는 직류 중첩 특성 및 비저항이 저하하기 쉽다. 또, 충분한 소결성이 얻어지기 어려워져, 특히 저온 소결 시에 밀도가 저하하기 쉽다. 또한, 교류 저항이 높아지기 쉽다. Fe의 화합물의 함유량이 적은 경우에는, 초기 투자율 μi가 저하하기 쉽다.

주성분 100몰% 중, Cu의 화합물의 함유량은, CuO 환산으로, 5.5~14.0몰%, 바람직하게는 6.0~9.0몰%이다. Cu의 화합물의 함유량이 많은 경우에는, 직류 중첩 특성이 저하하기 쉽다. 또한, 교류 저항이 높아지기 쉽고 비저항이 낮아지기 쉽다. Cu의 화합물의 함유량이 적은 경우에는, 소결성이 열화되고, 특히 저온 소결 시의 소결 밀도가 저하하기 쉽다. 또, 소결성의 열화에 의해 비저항이 저하하기 쉽다. 또한, 초기 투자율 μi도 저하하기 쉽다.

주성분 100몰% 중, Zn의 화합물의 함유량은, ZnO 환산으로, 4.0~39.0몰%, 바람직하게는 4.5~25.0몰%이다. Zn의 화합물의 함유량이 많은 경우에는, 직류 중첩 특성이 저하하기 쉽다. Zn의 화합물의 함유량이 적은 경우에는, 초기 투자율 μi가 낮아지기 쉽다. 또, 소결성이 열화되고, 특히 저온 소결 시의 소결 밀도가 저하하기 쉽다.

주성분의 잔부는, Ni의 화합물로 구성되어 있다. 주성분 100몰% 중, Ni의 화합물의 함유량은, NiO 환산으로, 40.0몰% 미만이다. 바람직하게는 4.5~39.9몰%이다. Ni의 화합물의 함유량이 많은 경우에는, 초기 투자율 μi가 저하하기 쉽다. 또, 저온 소결 시에 밀도가 저하하기 쉽다.

본 실시 형태에 따른 페라이트 조성물은, 상기의 주성분에 더하여, 부성분으로서, Si의 화합물, Co의 화합물 및 Bi의 화합물을 함유하고 있다.

Si의 화합물의 함유량은, 주성분 100중량부에 대해, SiO₂ 환산으로, 3.0~13.0중량부(3.0중량부를 포함하지 않는다), 바람직하게는 5.0~8.0중량부이다. Si의 화합물의 함유량이 많은 경우에는, 소결성이 열화되어, 초기 투자율 μi가 저하하기 쉽다. Si의 화합물의 함유량이 적은 경우에는, 직류 중첩 특성이 저하하기 쉽다. 또, 교류 저항이 높아지기 쉽다.

Co의 화합물의 함유량은, 주성분 100중량부에 대해, Co₃O₄ 환산으로, 2.0~10.0중량부(2.0중량부를 포함하지 않는다), 바람직하게는 3.0~8.0중량부이다. Co의 화합물의 함유량이 많은 경우에는, 초기 투자율 μi가 저하하기 쉽다. Co의 화합물의 함유량이 적은 경우에는, 직류 중첩 특성이 저하하기 쉽다. 또, 교류 저항이 높아지기 쉽다. 또한, Co의 화합물은 높은 진폭 전류에 대한 Q값의 저하를 억제하는 효과를 가진다.

Bi의 화합물의 함유량은, 주성분 100중량부에 대해, Bi₂O₃ 환산으로, 0.25~5.00중량부, 바람직하게는 1.00~4.00중량부이다. Bi의 화합물의 함유량이 많은 경우에는, 비저항이 낮아지기 쉽다. 또, 직류 중첩 특성이 저하하기 쉽고 교류 저항이 높아지기 쉽다. Bi의 화합물의 함유량이 적은 경우에는, 비저항이 낮아지기 쉽다. 또, 충분한 소결성이 얻어지기 어려워져, 특히 저온 소결 시에 밀도가 저하하기 쉽다. 또, Bi의 화합물은 소결 과정에 있어서 Zn₂SiO₄의 생성을 촉진시키는 작용도 가진다. 그리고, 가소(假燒) 재료의 분쇄 시에 산화 비스무트를 첨가하는 경우에, 특히 Zn₂SiO₄의 생성을 촉진시키는 작용이 커진다.

(Co의 화합물의 Co₃O₄ 환산으로의 함유량)/(Si의 화합물의 SiO₂ 환산으로의 함유량)(이하, 간단히 「Co/Si」라고 기재한다)은, 중량비로 0.4~2.9이다. 바람직하게는 1.0~2.5이다. Co의 화합물의 함유량 및 Si의 화합물의 함유량이 상기의 범위 내여도, Co/Si가 너무 높은 경우에는, 초기 투자율 μi가 저하하기 쉽다. Co/Si가 너무 낮은 경우에는, 교류 저항 Rac가 높아지기 쉽다. 또는, 밀도가 저하하기 쉽다.

또한, 각 주성분 및 각 부성분의 함유량은, 페라이트 조성물의 제조 시에 있어서, 원료 분말의 단계로부터 소성 후까지의 각 공정에서 실질적으로 변화하지 않는다.

본 실시 형태에 따른 페라이트 조성물에서는, 주성분의 조성 범위가 상기의 범위로 제어되어 있는 것에 더하여, 부성분으로서, Si의 화합물, Co의 화합물 및 Bi의 화합물이 상기의 범위 내에서 함유되어 있다. 그 결과, 소결성이 양호하며 비저항 및 초기 투자율 μi가 높고, 직류 중첩 특성 및 교류 저항도 양호한 페라이트 조성물을 얻을 수 있다. 이에 더하여, 본 발명에 따른 페라이트 조성물은, 내부 전극으로서 이용되는 Ag의 융점 이하의 900℃ 정도로 소결하는 것이 가능하다. 그 때문에, 다양한 용도에 대한 적용이 가능해진다.

또, 본 실시 형태에 따른 페라이트 조성물은, 상기 부성분과는 별도로, Mn₃O₄ 등의 망간 산화물, 산화 지르코늄, 산화 주석, 산화 마그네슘, 유리 화합물 등의 부가적 성분을 본 발명의 효과를 저해하지 않는 범위에서 더 함유해도 된다. 이들 부가적 성분의 함유량은, 특별히 한정되지 않지만, 예를 들면 주성분 100중량부에 대해 0.05~1.0중량부 정도이다.

특히, 산화 마그네슘의 함유량은, 0.5중량부 이하(0을 포함한다)로 하는 것이 바람직하다. 산화 마그네슘의 함유량을 0.5중량부 이하로 함으로써, MgO와 SiO₂의 반응을 억제하여, 후술하는 Zn₂SiO₄상으로 이루어지는 제1 부상을 생성하기 쉬워진다.

또한, 본 실시 형태에 따른 페라이트 조성물에는, 불가피적 불순물 원소의 산화물이 포함될 수 있다.

구체적으로는, 불가피적 불순물 원소로서는, C, S, Cl, As, Se, Br, Te, I나, Li, Na, Mg, Al, Ca, Ga, Ge, Sr, Cd, In, Sb, Ba, Pb 등의 전형 금속 원소나, Sc, Ti, V, Cr, Y, Nb, Mo, Pd, Ag, Hf, Ta 등의 천이 금속 원소를 들 수 있다. 또, 불가피적 불순물 원소의 산화물은, 페라이트 조성물 중에 0.05중량부 이하 정도이면 함유되어도 된다.

특히, 주성분 100중량부에 대해, Al의 함유량을 Al₂O₃ 환산으로 0.05중량부 이하로 함으로써, 소결성 및 비저항을 향상시키기 쉬워진다.

본 실시 형태에 따른 페라이트 조성물은, 상기의 조성을 가지며, 또한, 도 3a 및 도 3b에 나타내는 컴포짓 구조를 가지는 것이 바람직하다.

도 3a는 본 실시 형태에 따른 페라이트 조성물(11)(후술하는 No.5)에 대해서 배율 20000배로 STEM-EDS에 의해 관찰한 결과이다. 도 3b는 도 3a를 모식도화한 것이다. 바람직한 페라이트 조성물(11)은 스피넬 페라이트로 이루어지는 주상(12) 외에 Zn₂SiO₄상으로 이루어지는 제1 부상(14a) 및 SiO₂상으로 이루어지는 제2 부상(14b)을 포함한다. 또한, 상기 각 상(주상(12)과, 제1 부상(14a)과, 제2 부상(14b))의 사이에 SiO₂상으로 이루어지는 입계상(16)을 포함한다. SiO₂상으로 이루어지는 제2 부상(14b)은 포함되지 않아도 되지만, 포함되는 것이 바람직하다. 제1 부상(14a)에는, Ni, Cu, Co 등의 그 외의 원소가 포함되어 있어도 되고, Zn₂SiO₄에 고용되어 있어도 된다. 제2 부상(14b)에는 예를 들면, Fe, Ni 등의 그 외의 원소가 포함되어 있어도 된다. 또, 입계상(16)에는 SiO₂ 외에, Bi₂O₃도 주상(12)보다 많이 포함된다. 또한, 도 3a 및 도 3b에 있어서 제2 부상(14b)과 입계상(16)의 구별은, 잠정적으로 행한 것이다. 구체적으로는, 몰비로 SiO₂의 함유 비율이 Bi₂O₃의 함유 비율보다 큰 부분을 제2 부상(14b), SiO₂의 함유 비율이 Bi₂O₃의 함유 비율 이하인 부분을 입계상(16)으로 하고 있다. 정확한 구별은, 후술하는 더 고배율의 STEM-EDS 관찰에 의해 행할 수 있다.

Zn₂SiO₄상으로 이루어지는 제1 부상(14a), SiO₂를 포함하는 제2 부상(14b), 및 SiO₂를 포함하는 입계상(16)은, 열팽창 계수가 스피넬 페라이트로 이루어지는 주상(12)과 비교해 작다. 그 때문에, 열팽창 계수가 작은 각 상이 열팽창 계수가 큰 주상(12)에 인장 응력을 인가하고 있다. 인장 응력을 인가함으로써, 페라이트 조성물(11)을 이용한 코일 부품의 인덕턴스 특성이 향상된다.

또한, 본 실시 형태에 따른 페라이트 조성물(11)은, 주상(12)과, 주상(12)과는 조성이 상이한 부상(14)과, 입계상(16)의 합계에서 차지하는 부상(14)의 비율이 종래의 페라이트 조성물보다 크다. 구체적으로는, 20000배 이상이며 주상(12)을 관찰할 수 있는 배율의 STEM-EDS 화상에 있어서, 주상(12)과, 부상(14)과, 입계상(16)의 합계 면적을 100%로 하여 부상(14)의 합계 면적이 5% 이상 33% 이하인 것이 바람직하다. 부상(14)의 합계 면적이 5% 이상임으로써, 상기의 인장 응력이 충분히 인가된다. 인장 응력이 충분히 인가됨으로써, 페라이트 조성물(11)로 이루어지는 코일 부품은 인덕턴스 특성이 개선되어, 비저항 및 초기 투자율 μi가 높고, 직류 중첩 특성 및 교류 저항도 양호해진다. 또, 제1 부상(14a)의 면적은 1% 이상 32% 이하인 것이 바람직하고, 제2 부상(14b)의 면적은 1% 이상 16% 이하인 것이 바람직하다. 또한, 주상(12)의 면적은 66% 이상 82% 이하인 것이 바람직하고, 입계상(16)의 면적은 1% 이상 15% 이하인 것이 바람직하다.

또, 본 실시 형태에서는, Zn₂SiO₄상이란, Zn₂SiO₄를 포함하는 상을 가리킨다. SiO₂상이란, SiO₂의 함유 비율이 주상보다 높은 상을 가리킨다. Bi₂O₃상이란, Bi₂O₃의 함유 비율이 주상보다 높은 상을 가리킨다. 또한, 후술하는 바와 같이 SiO₂상으로 이루어지며, 또한, Bi₂O₃상으로 이루어지는 상이 있어도 된다.

또, 본 실시 형태에 따른 페라이트 조성물(11)(No.5)에 대해서 배율 100000배로 STEM-EDS를 이용하여 얻어지는 Si 원소 매핑 화상이 도 4이다. 또, 도 4를 개략도로 한 것이 도 5이다.

도 4 및 도 5의 부상(14)이 제1 부상(14a)인지 제2 부상(14b)인지에 대해서는, 임의의 방법에 의해 확인할 수 있다. 예를 들면, Zn 원소 매핑을 들 수 있다.

도 3a 및 도 3b와 비교해 관찰 배율을 높인 도 4 및 도 5로부터, 상기 각 상(주상(12)과, 제1 부상(14a)과, 제2 부상(14b))의 사이에 SiO₂상으로 이루어지는 입계상(16)이 존재하고, 주상 또는 부상인 코어의 주위를 SiO₂를 포함하는 쉘로 덮은 코어 쉘 구조로 되어 있는 것을 알 수 있다.

또한, 상술한 대로, 입계상(16)에는 Bi₂O₃도 포함되어 있다. 입계상(16)이 Bi₂O₃상 또한 SiO₂상인 것은, 예를 들면, STEM-EDS를 이용하여 주상(12) 및 입계상(16)을 통과하는 부분을 선분석함으로써 확인할 수 있다.

본 실시 형태에 따른 페라이트 조성물(11)은 SiO₂상인 입계상(16)을 포함함으로써, 입계상(16)의 비율이 종래의 페라이트 조성물에 있어서의 입계상의 비율보다 커진다. 이것은, 입계상(16)의 두께가 종래의 페라이트 조성물보다 두꺼운 것을 의미하고 있다. 그리고, 주상과는 열팽창율이 상이한 SiO₂상으로 이루어지는 입계상(16)이 포함되며, 각 상을 덮음으로써, 입계상(16)으로부터 각 상으로 인장 응력이 인가된다. 인장 응력이 충분히 인가됨으로써, 페라이트 조성물(11)은 인덕턴스 특성이 개선되어, 비저항 및 초기 투자율 μi가 높고, 직류 중첩 특성 및 교류 저항도 양호해진다. 본 실시 형태에서는, 20000배 이상의 주상(12)이 보이는 크기의 STEM-EDS 화상에 있어서, 주상(12)과, 주상과는 열팽창율이 상이한 부상(14)과, 입계상(16)의 합계 면적을 100%로 하여 입계상(16)의 면적이 1% 이상 15% 이하인 것이 바람직하다.

또한, 본 실시 형태에 따른 페라이트 조성물(11)에 있어서 주상(12) 및 부상(14)을 각각 결정립자로 한 경우의 평균 결정 입자경은, 바람직하게는 0.2~1.5μm이다. 평균 결정 입자경의 측정 방법은 임의이다. 예를 들면 XRD를 이용하여 측정하는 방법이 있다.

또한, Zn₂SiO₄상의 존재는 상기의 EPMA나 STEM-EDS에서의 원소 분석 해석 외에, X선 회절에서도 확인할 수 있다.

이하, Zn₂SiO₄의 함유량의 정의 및 측정 방법에 대해서 설명한다.

X선 회절 장치에서 페라이트 조성물의 X선 회절 강도를 측정하여, 페라이트 조성물(11)에 있어서의 스피넬형 페라이트의 (311)면의 피크 강도 I_A와 Zn₂SiO₄의 (113)면의 피크의 강도 I_B를 측정한다. Zn₂SiO₄상의 함유량은, I_A로 I_B를 나눈 값(I_B/I_A)으로 한다. 또한, X선 회절 장치에 의해 나타내는 강도로부터 백그라운드를 뺀 값을 상기 X선 회절 강도로 한다.

Zn₂SiO₄의 함유량(I_B/I_A)은, 0.006 이상인 것이 바람직하다. 또, Zn₂SiO₄의 함유량의 상한에는 특별히 한정은 없지만, I_B/I_A가 0.200 이하인 것이 바람직하다.

다음에, 본 실시 형태에 따른 페라이트 조성물의 제조 방법의 일례를 설명한다. 우선, 출발 원료(주성분의 원료 및 부성분의 원료)를, 소정의 조성비가 되도록 칭량한다. 또한, 평균 입경이 0.05~1.0μm인 출발 원료를 이용하는 것이 바람직하다.

주성분의 원료로서는, 산화 철(α-Fe₂O₃), 산화 구리(CuO), 산화 니켈(NiO), 산화 아연(ZnO) 혹은 복합 산화물 등을 이용할 수 있다. 상기 복합 산화물로서는, 예를 들면 규산 아연(Zn₂SiO₄)을 들 수 있다. 또한, 그 외에, 소성에 의해 상기한 산화물이나 복합 산화물이 되는 각종 화합물 등을 이용할 수 있다. 소성에 의해 상기한 산화물이 되는 것으로서는, 예를 들어, 금속 단체, 탄산염, 옥살산염, 질산염, 수산화물, 할로겐화물, 유기 금속 화합물 등을 들 수 있다.

부성분의 원료로서는, 산화 규소, 산화 비스무트 및 산화 코발트를 이용할 수 있다. 부성분의 원료가 되는 산화물에 대해서는 특별히 한정은 없고, 복합 산화물 등을 이용할 수 있다. 상기 복합 산화물로서는, 예를 들면 규산 아연(Zn₂SiO₄)을 들 수 있다. 또한, 그 외에, 소성에 의해 상기한 산화물이나 복합 산화물이 되는 각종 화합물 등을 이용할 수 있다. 소성에 의해 상기한 산화물이 되는 것으로서는, 예를 들어, 금속 단체, 탄산염, 옥살산염, 질산염, 수산화물, 할로겐화물, 유기 금속 화합물 등을 들 수 있다.

또한, 산화 코발트의 일양태인 Co₃O₄는, 보관이나 취급이 용이하여, 공기 중에서도 가수가 안정되어 있기 때문에, 코발트 화합물의 원료로서 바람직하다.

다음에, 주성분의 원료인 산화 철, 산화 구리, 산화 니켈, 산화 아연을 혼합하여, 원료 혼합물을 얻는다. 또한, 상기의 주성분의 원료 중, 산화 아연은 이 단계에서는 첨가하지 않고, 원료 혼합물의 가소 후에 규산 아연과 함께 첨가해도 된다. 반대로, 부성분의 원료의 일부를 이 단계에서 주성분의 원료와 혼합해도 된다. 원료 혼합물에 포함되는 원료의 종류와 비율, 및, 원료 혼합물의 가소 후에 첨가하는 원료의 종류와 비율을 적당히 제어함으로써, 주상, 제1 부상, 제2 부상 및 입계상의 존재 비율을 제어할 수 있다.

구체적으로는, 가소 후에 첨가하는 Zn₂SiO₄의 첨가량이 많을 수록 제1 부상의 면적 비율이 커지는 경향이 있다. 또 가소 후에 첨가하는 SiO₂의 첨가량이 많을 수록 제2 부상의 면적 비율이 커지는 경향이 있다. 또한 원료 혼합물에 있어서의 ZnO의 함유량이 적을 수록 제2 부상 혹은 입계상의 면적 비율이 커지는 경향이 있다.

혼합하는 방법은 임의이다. 예를 들면, 볼 밀을 이용하여 행하는 습식 혼합이나, 건식 믹서를 이용하여 행하는 건식 혼합을 들 수 있다.

다음에, 원료 혼합물의 가소를 행하여, 가소 재료를 얻는다. 가소는, 원료의 열분해, 성분의 균질화, 페라이트의 생성, 소결에 의한 초미분의 소실과 적당한 입자 사이즈로의 입성장을 일으켜, 원료 혼합물을 후 공정에 적합한 일양태로 변환하기 위해 행해진다. 가소 시간 및 가소 온도는 임의이다. 가소는, 통상, 대기(공기) 중에서 행하지만, 대기 중보다 산소 분압이 낮은 분위기에서 행해도 된다.

다음에, 부성분의 원료가 되는 산화 규소, 산화 비스무트, 산화 코발트 및 규산 아연 등을 가소 재료와 혼합하여, 혼합 가소 재료를 제작한다. 특히 이 단계에서 첨가하는 규산 아연이 많을 수록 Zn₂SiO₄상인 제1 부상의 존재 비율이 높아지기 쉽다. 또, 가소 재료에 있어서의 Zn이 적을 수록, SiO₂상이며 Bi₂O₃상이기도 한 입계상의 존재 비율이 높아지기 쉽다. 이것은, 가소 재료에 있어서의 Zn이 적은 경우에는, 소성 시에 Zn₂SiO₄의 Zn이 주상에 고용되기 쉬워져, SiO₂가 입계상으로 생기기 때문이다. 또한, 이 단계에서 첨가하는 산화 규소가 많을 수록 SiO₂상인 제2 부상의 존재 비율이 높아지기 쉽다.

다음에, 혼합 가소 재료의 분쇄를 행하여, 분쇄 가소 재료를 얻는다. 분쇄는, 혼합 가소 재료의 응집을 무너뜨려 적당한 소결성을 가지는 분체로 하기 위해 행해진다. 혼합 가소 재료가 큰 덩어리를 형성하고 있을 때에는, 조(粗)분쇄를 행하고 나서 볼 밀이나 아트리토 등을 이용하여 습식 분쇄를 행한다. 습식 분쇄는, 분쇄 가소 재료의 평균 입경이, 바람직하게는 0.1~1.0μm 정도가 될 때까지 행한다.

이하, 상기의 습식 분쇄 후의 분쇄 재료를 이용하는 도 1에 나타내는 적층 칩 코일(1)의 제조 방법에 대해서 설명한다.

도 1에 나타내는 적층 칩 코일(1)은, 일반적인 제조 방법에 의해 제조할 수 있다. 즉, 분쇄 가소 재료를 바인더와 용제와 함께 혼련하여 얻은 페라이트 페이스트를 이용하여, Ag 등을 포함하는 내부 전극 페이스트와 번갈아 인쇄 적층한 후에 소성함으로써, 칩 본체(4)를 형성할 수 있다(인쇄법). 혹은 페라이트 페이스트를 이용하여 그린 시트를 제작하고, 그린 시트의 표면에 내부 전극 페이스트를 인쇄하여, 그들을 적층하고 소성함으로써 칩 본체(4)를 형성해도 된다(시트법). 어쨌든, 칩 본체를 형성한 후에, 단자 전극(5)을 소부하거나 혹은 도금 등으로 형성하면 된다.

페라이트 페이스트 중의 바인더 및 용제의 함유량은 임의이다. 예를 들면, 페라이트 페이스트 전체를 100중량%로 하고 바인더의 함유량은 1~10중량% 정도, 용제의 함유량은 10~50중량% 정도의 범위에서 설정할 수 있다. 또, 페라이트 페이스트 중에는, 필요에 따라 분산제, 가소제, 유전체, 절연체 등을 10중량% 이하의 범위에서 함유시킬 수 있다. Ag 등을 포함하는 내부 전극 페이스트도 동일하게 하여 제작할 수 있다. 또, 소성 조건 등은, 특별히 한정되지 않지만, 내부 전극층에 Ag 등이 포함되는 경우에는, 소성 온도는, 바람직하게는 930℃ 이하, 또한 바람직하게는 900℃ 이하이다.

또한, 본 발명은, 상술한 실시 형태에 한정되는 것이 아니라, 본 발명의 범위 내에서 다양하게 개변할 수 있다.

예를 들어, 도 2에 나타내는 적층 칩 코일(1a)의 세라믹층(2)을 상술한 실시 형태의 페라이트 조성물을 이용하여 구성해도 된다. 도 2에 나타내는 적층 칩 코일(1a)에서는, 세라믹층(2)과 내부 전극층(3a)이 Z축 방향으로 번갈아 적층되어 있는 칩 본체(4a)를 가진다.

각 내부 전극층(3a)은, 사각형 고리 또는 C자 형상 또는 コ자 형상을 가지며, 인접하는 세라믹층(2)을 관통하는 내부 전극 접속용 스루홀 전극(도시 생략) 또는 단차형 전극에 의해 스파이럴 형상으로 접속되어, 코일 도체(30a)를 구성하고 있다.

칩 본체(4a)의 Y축 방향의 양단부에는, 각각 단자 전극(5, 5)이 형성되어 있다. 각 단자 전극(5)에는, Z축 방향의 상하에 위치하는 인출 전극(6a)의 단부가 접속되어 있으며, 각 단자 전극(5, 5)은, 폐자로 코일을 구성하는 코일 도체(30a)의 양단에 접속된다.

본 실시 형태에서는, 세라믹층(2) 및 내부 전극층(3)의 적층 방향이 Z축에 일치하고, 단자 전극(5, 5)의 단면이 X축 및 Z축에 평행이 된다. X축, Y축 및 Z축은, 서로 수직이다. 도 2에 나타내는 적층 칩 코일(1a)에서는, 코일 도체(30a)의 권회축이 Z축에 대략 일치한다.

도 1에 나타내는 적층 칩 코일(1)에서는, 칩 본체(4)의 길이 방향인 Y축 방향으로 코일 도체(30)의 권회축이 있기 때문에, 도 2에 나타내는 적층 칩 코일(1a)과 비교해, 권회수를 많이 하는 것이 가능하고, 높은 주파수대까지의 고임피던스화가 도모되기 쉽다는 이점을 가진다. 도 2에 나타내는 적층 칩 코일(1a)에 있어서, 그 외의 구성 및 작용 효과는, 도 1에 나타내는 적층 칩 코일(1)과 동일하다.

또, 본 실시 형태의 페라이트 조성물은, 도 1 또는 도 2에 나타내는 적층 칩 코일 이외의 전자 부품에 이용할 수 있다. 예를 들면, 코일 도체와 함께 적층되는 세라믹층으로서 본 실시 형태의 페라이트 조성물을 이용할 수 있다. 그 외에도, LC 복합 부품 등의 코일과 다른 콘덴서 등의 요소를 조합한 복합 전자 부품에 본 실시 형태의 페라이트 조성물을 이용할 수 있다.

본 실시 형태의 페라이트 조성물을 이용한 적층 칩 코일의 용도는 임의이다. 예를 들면 NFC 기술이나 비접촉 급전 등이 채용된 ICT 기기(예를 들면 스마트폰 등)의 회로 등, 특히 높은 교류 전류가 흐르기 때문에 종래는 권선 타입의 페라이트 인덕터가 이용되어 왔던 회로에도 적합하게 이용된다.

[실시예]

이하, 본 발명을, 더 상세한 실시예에 의거하여 설명하지만, 본 발명은, 이하에 나타내는 실시예로 한정되지 않는다.

(실험예 1)

주성분의 원료로서, Fe₂O₃, NiO, CuO, ZnO를 준비했다. 부성분의 원료로서, SiO₂, Bi₂O₃, Co₃O₄를 준비했다. 또한, 출발 원료의 평균 입경은 0.05~1.00μm인 것이 바람직하다.

다음에, 준비한 주성분 원료의 분말 및 부성분 원료의 분말을, 소결체로서 표 1~표 6에 기재된 조성이 되도록 칭량했다.

칭량 후에, 준비한 주성분 원료 중, Fe₂O₃, NiO, CuO, 및 필요에 따라 ZnO의 일부를 볼 밀로 16시간 습식 혼합하여 원료 혼합물을 얻었다. 또한, 실험예 1의 No.5에서는, 원료 혼합물에 있어서의 ZnO의 함유량이 10몰% 이하가 되도록 했다. 즉, 후술하는 가소 재료에 있어서의 ZnO의 함유량도 10몰% 이하가 된다.

다음에, 얻어진 원료 혼합물을 건조한 후에, 공기 중에서 가소하여 가소 재료를 얻었다. 가소 온도는 원료 혼합물의 조성에 따라 500~900℃의 범위에서 적절히 선택했다. 그 후, 가소 재료에 상기 습식 혼합 공정에 있어서 혼합하지 않았던 ZnO의 잔부, 및 SiO₂를 Zn₂SiO₄의 화합물의 형태로 첨가하고, 또한 그 외의 부성분 등을 첨가하면서 볼 밀로 분쇄하여 분쇄 가소 재료를 얻었다. 또한, 실험예 1의 No.5에서는 가소 재료에는 Zn₂SiO₄의 화합물 및 ZnO를 첨가하고, SiO₂는 첨가하지 않았다.

가소 재료에 첨가하는 ZnO의 잔부의 양에 대해서는, 가소 재료에 첨가하는 SiO₂의 1.0~3.0배(몰 환산)로 하는 것이 바람직하다.

다음에, 이 분쇄 가소 재료를 건조한 후, 분쇄 가소 재료 100중량부에, 바인더로서 중량 농도 6%의 폴리비닐 알코올 수용액을 10.0중량부 첨가하고 조립(造粒)하여 과립으로 했다. 이 과립을, 가압 성형하여, 토로이달 형상(치수=외경 13mm×내경 6mm×높이 3mm)의 성형체, 및 디스크 형상(치수=외경 12mm×높이 2mm)의 성형체를 얻었다.

다음에, 이들 각 성형체를, 공기 중에 있어서, Ag의 융점(962℃) 이하인 860~900℃에서 2시간 소성하고, 소결체로서의 토로이달 코어 샘플 및 디스크 샘플을 얻었다. 또한 얻어진 각 샘플에 대해 이하의 특성 평가를 행했다. 또한, 칭량한 원료 분말과 소성 후의 성형체에서 조성이 거의 변화하고 있지 않는 것을 형광 X선 분석 장치에 의해 확인했다.

비저항 ρ

디스크 샘플의 양면에 In-Ga 전극을 바르고, 직류 저항값을 측정하여, 비저항 ρ를 구했다(단위： Ω·m). 측정은 IR 미터(HEWLETT PACKARD사제 4329A)를 이용하여 행했다. 본 실시예에서는, 비저항 ρ는 10⁶Ω·m 이상을 양호로 했다.

초기 투자율 μi

토로이달 코어 샘플에 구리선 와이어를 10턴 감고, LCR 미터(아지렌트 테크놀로지사제 4991A)를 사용하여, 초기 투자율 μi를 측정했다. 측정 조건으로서는, 측정 주파수 1MHz, 측정 온도 25℃로 했다. 초기 투자율 μi가 3.0 이상인 경우를 양호로 했다.

직류 중첩 특성

토로이달 코어 샘플에 구리선 와이어를 30턴 감고, 직류 전류를 인가했을 때의 투자율 μ를 측정했다. 인가하는 직류 전류를 0~8A까지 변화시키면서 투자율 μ를 측정하여, 가로축에 직류 전류를, 세로축에 투자율을 취하여 그래프화했다. 직류 전류 0A일 때의 투자율이 초기 투자율 μi이다. 그리고, 투자율이 μi로부터 10% 저하할 때의 전류값을 Idc로서 구했다.

인가하는 직류 전류가 8A 이하인 단계에서 투자율이 10% 저하한 경우는, 투자율이 10% 저하했을 때의 직류 전류가 Idc이다. 인가하는 직류 전류가 8A인 시점에서 투자율이 10% 저하하지 않은 경우는, 직류 전류 8A에서의 그래프의 기울기로부터 Idc를 산출했다. 본 실시예에서는, Idc가 8.0A 이상인 경우에 직류 중첩 특성이 양호한 것으로 했다.

밀도

상기 소결 후의 페라이트 조성물의 밀도는 토로이달 코어 샘플에 대해서 소성 후의 소결체의 치수 및 중량으로부터 산출했다. 밀도가 4.70g/cm³ 이상인 경우에 소결성이 양호한 것으로 했다.

페라이트 조성물의 관찰

상기 소결 후의 페라이트 조성물(토로이달 코어 샘플)에 대해서, EPMA 및 STEM-EDS에 의해 관찰했다. 관찰 배율은 20000배 이상으로 하고, 각 실시예 및 비교예에 보다 적합한 관찰 배율을 적당히 설정했다. 그리고, 각 페라이트 조성물이 스피넬 페라이트상으로 이루어지는 주상, Zn₂SiO₄상으로 이루어지는 제1 부상, SiO₂상으로 이루어지는 제2 부상 및 SiO₂상으로 이루어지는 입계상을 포함하는지 아닌지에 대해서 확인했다. 또한, 주상, 제1 부상, 제2 부상 및 입계상의 면적 비율을 STEM-EDS의 관찰 결과로부터 산출했다. 표 1~표 6의 각 실시예에서는, 제1 부상의 면적은 4% 이상 15% 이하, 제2 부상의 면적은 1% 이상 10% 이하, 주상의 면적은 75% 이상 95% 이하, 입계상의 면적은 5% 이상 25% 이하였다.

Zn ₂ SiO ₄ 의 함유량

Zn₂SiO₄의 함유량에 대해서는, 상기 소결 후의 페라이트 조성물에 대해서 X선 회절 장치(Panalytical사제 X'Pert PRO MPD CuKα선)에 의해 I_B/I_A를 측정함으로써 조사했다.

교류 저항

교류 저항(Rac)에 대해서는, 토로이달 코어 샘플에 구리선 와이어를 1차측에 6턴, 2차측에 3턴 감고, B-H 애널라이저(이와츠 계측제 SY-8218) 및 앰프(엔에프 회로 설계 블록제 4101-IW)를 사용하여, 측정 시의 주파수를 3MHz, 교류 전류값을 1.6Arms로 했다. 교류 저항 Rac는 25mΩ 이하를 양호로 했다.

표 1에서는 주로 Fe₂O₃의 함유량 및 NiO의 함유량을 변화시키고 있다. 모든 주성분 및 부성분이 소정의 범위 내인 시료는 모든 특성이 양호해졌다. 이에 반해, Fe₂O₃의 함유량이 너무 작은 No.1은 초기 투자율 μi가 너무 낮은 결과가 되었다. 또, Fe₂O₃의 함유량이 너무 큰 No.7a는 소결성이 악화되고, 직류 중첩 특성이 악화되어, 비저항 ρ가 너무 낮고, 교류 저항 Rac가 너무 높은 결과가 되었다.

표 2에서는 주로 ZnO의 함유량 및 NiO의 함유량을 변화시키고 있다. 모든 주성분 및 부성분이 소정의 범위 내인 시료는 모든 특성이 양호해졌다. 이에 반해, NiO의 함유량이 너무 큰 No.8은 초기 투자율 μi가 너무 낮은 결과가 되었다.

표 3에서는 주로 CuO의 함유량 및 NiO의 함유량을 변화시키고 있다. 모든 주성분 및 부성분이 소정의 범위 내인 시료는 모든 특성이 양호해졌다. 이에 반해, CuO의 함유량이 너무 작은 No.10a는 소결성이 악화되고, 비저항 ρ가 너무 낮고, 초기 투자율 μi가 너무 낮은 결과가 되었다. CuO의 함유량이 너무 큰 No.11a는 직류 중첩 특성이 악화되고, 비저항 ρ가 너무 낮고, 교류 저항 Rac가 너무 높은 결과가 되었다.

표 4에서는 주로 SiO₂의 함유량을 변화시키고 있다. 모든 주성분 및 부성분이 소정의 범위 내인 시료는 모든 특성이 양호해졌다. 이에 반해, SiO₂의 함유량이 너무 작은 No.14a는 직류 중첩 특성이 악화되고, 교류 저항 Rac가 너무 높은 결과가 되었다. SiO₂의 함유량이 너무 큰 No.18a는 소결성이 악화되고, 초기 투자율 μi가 너무 낮은 결과가 되었다.

표 5에서는 주로 Co₃O₄의 함유량을 변화시키고 있다. 모든 주성분 및 부성분이 소정의 범위 내인 시료는 모든 특성이 양호해졌다. 이에 반해, Co₃O₄의 함유량이 너무 작은 No.19a는 직류 중첩 특성이 악화되고, 교류 저항 Rac가 너무 높은 결과가 되었다. Co₃O₄의 함유량이 너무 크고, Co/Si도 너무 큰 No.22a는 초기 투자율 μi가 너무 낮은 결과가 되었다. 또, Co₃O₄의 함유량이 너무 큰 No.22b도 초기 투자율 μi가 너무 낮은 결과가 되었다.

표 6에서는 주로 Bi₂O₃의 함유량을 변화시키고 있다. 모든 주성분 및 부성분이 소정의 범위 내인 시료는 모든 특성이 양호해졌다. 이에 반해, Bi₂O₃의 함유량이 너무 작은 No.23a는 소결성이 악화되고, 비저항 ρ가 너무 낮고, 초기 투자율 μi가 너무 낮은 결과가 되었다. Bi₂O₃의 함유량이 너무 큰 No.24a는 비저항 ρ가 너무 낮고, 직류 중첩 특성이 악화되고, 교류 저항 Rac가 너무 높은 결과가 되었다.

(실험예 2)

실험예 2에서는, 실험예 1의 No.5에 대해서, 조성을 변화시키지 않고 원료 혼합물의 조성 및 가소 후에 첨가하는 첨가물의 종류 및/또는 첨가량을 변화시킴으로써, EPMA 관찰 시의 주상, 제1 부상, 제2 부상 및 입계상의 면적 비율을 변화시켰다. 결과를 표 7에 나타낸다.

구체적으로는, No.5a 및 No.5e에서는, No.5와 비교해 원료 혼합물에 있어서의 ZnO의 함유량을 증가시키고, 가소 재료에는 SiO₂ 및 필요하면 ZnO를 첨가했다. Zn₂SiO₄의 화합물은 첨가하지 않았다. 또한, 원료 혼합물에 있어서의 ZnO의 함유량은 10몰% 초과이다.

No.5c에서는, No.5와 비교해 원료 혼합물에 있어서의 ZnO의 함유량을 증가시키고, 가소 재료에는, Zn₂SiO₄의 화합물과, SiO₂ 및 필요하면 ZnO를 첨가했다. 또한, 원료 혼합물에 있어서의 ZnO의 함유량은 10몰% 이하이다.

No.5d에서는, No.5에서 가소 재료에 첨가한 Zn₂SiO₄의 화합물 대신에 SiO₂ 및 ZnO를 첨가했다. 또한, 원료 혼합물에 있어서의 ZnO의 함유량은 10몰% 이하이다.

No.5g에서는, No.5와 비교해 원료 혼합물에 있어서의 ZnO의 함유량을 증가시키고, 가소 재료에는 Zn₂SiO₄의 화합물 및 SiO₂를 첨가했다. 또한, 원료 혼합물에 있어서의 ZnO의 함유량은 10몰% 초과이다.

표 7로부터, 주상, 제1 부상, 제2 부상 및 입계상의 면적 비율이 변화해도 적합한 결과가 얻어졌다. 특히, Zn₂SiO₄로 이루어지는 제1 부상의 면적 비율이 높을 수록, 인덕턴스 특성이 개선되고, 직류 중첩 특성 및 교류 저항 Rac도 양호해지는 경향이었다. 또한, Bi₂O₃ 및 SiO₂로 이루어지는 입계상의 면적 비율이 높을 수록, 인덕턴스 특성이 개선되어, 직류 중첩 특성 및 교류 저항 Rac도 양호해지는 경향이었다.

1, 1a 적층 칩 코일 2 세라믹층
3, 3a 내부 전극층 4, 4a 칩 본체
5 단자 전극 6 단자 접속용 스루홀 전극
6a 인출 전극 11 페라이트 조성물
12 주상(스피넬 페라이트상) 14 부상(저 α상)
14a 제1 부상(Zn₂SiO₄상) 14b 제2 부상(SiO₂상)
16 입계상(Bi₂O₃상, SiO₂상) 30, 30a 코일 도체

Claims

주성분과 부성분을 가지는 페라이트 조성물로서,
상기 주성분이, Fe₂O₃ 환산으로 44.1~50.0몰%인 Fe의 화합물, CuO 환산으로 5.5~14.0몰%인 Cu의 화합물, ZnO 환산으로 4.5~39.0몰%인 Zn의 화합물, 및, 잔부이며 NiO 환산으로 5.4~39.9몰%인 Ni의 화합물로 구성되어 있고,
상기 주성분 100중량부에 대해, 상기 부성분으로서, Si의 화합물을 SiO₂ 환산으로 3.1~13.0중량부, Co의 화합물을 Co₃O₄ 환산으로 3.0~8.0중량부, Bi의 화합물을 Bi₂O₃ 환산으로 1.00~4.00중량부 함유하고,
(상기 Co의 화합물의 Co₃O₄ 환산으로의 함유량)/(상기 Si의 화합물의 SiO₂ 환산으로의 함유량)이 중량비로 1.0~2.5인 것을 특징으로 하는 페라이트 조성물.
청구항 1에 있어서,
스피넬 페라이트로 이루어지는 주상과, Zn₂SiO₄상으로 이루어지는 제1 부상과, SiO₂상으로 이루어지는 입계상으로 이루어지는, 페라이트 조성물.
청구항 2에 있어서,
또한, SiO₂상으로 이루어지는 제2 부상을 가지는, 페라이트 조성물.
코일 도체 및 세라믹층이 적층되어 구성되는 적층 전자 부품으로서,
상기 세라믹층이 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 페라이트 조성물로 구성되어 있는, 적층 전자 부품.