KR102114393B1 - 플래시 메모리 시스템 내의 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 방법 및 장치 - Google Patents

플래시 메모리 시스템 내의 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR102114393B1
KR102114393B1 KR1020177031108A KR20177031108A KR102114393B1 KR 102114393 B1 KR102114393 B1 KR 102114393B1 KR 1020177031108 A KR1020177031108 A KR 1020177031108A KR 20177031108 A KR20177031108 A KR 20177031108A KR 102114393 B1 KR102114393 B1 KR 102114393B1
Authority
KR
South Korea
Prior art keywords
delete delete
programming
bit line
coupled
memory cells
Prior art date
Application number
KR1020177031108A
Other languages
English (en)
Other versions
KR20170131648A (ko
Inventor
히예우 반 트란
안 리
투안 부
헝 큐옥 구엔
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20170131648A publication Critical patent/KR20170131648A/ko
Application granted granted Critical
Publication of KR102114393B1 publication Critical patent/KR102114393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비선택된 비트 라인들에 커플링된 메모리 셀들의 프로그래밍을 금지하는 반면에 플래시 메모리 어레이 내의 선택된 비트 라인에 커플링된 메모리 셀을 프로그래밍하기 위한 다양한 실시예들이 개시된다. 플래시 메모리 어레이 내의 선택된 비트 라인에 커플링된 메모리 셀들의 프로그래밍 동안에 누설 전류를 보상하기 위한 다양한 실시예들이 또한 개시된다.

Description

플래시 메모리 시스템 내의 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 방법 및 장치
관련 출원
본 출원은 2015년 3월 31일자로 출원되고 발명의 명칭이 "플래시 메모리 시스템 내의 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 방법 및 장치(METHOD AND APPARATUS FOR INHIBITING THE PROGRAMMING OF UNSELECTED BITLINES IN A FLASH MEMORY SYSTEM)"인 미국 가출원 제62/141,082호의 이익을 주장하고, 이 출원은 본 명세서에 참고로 포함된다.
기술분야
본 발명은 비휘발성 메모리 어레이들에 관한 것이다.
분리형 게이트 비휘발성 플래시 메모리 셀들은 주지되어 있다. 예시적인 비휘발성 분리형 게이트 메모리 셀이 도 33에 도시되어 있다. 메모리 셀은 P 타입과 같은 제1 전도성 타입의 반도체 기판(10)을 포함한다. 기판은 N 타입과 같은 제2 전도성 타입의 제1 영역(17)(소스 라인(source line, SL)으로도 알려져 있음)이 형성되어 있는 표면을 갖는다. 또한 N 타입의 제2 영역(18)(드레인 라인(drain line)으로도 알려져 있음)이 기판의 표면 상에 형성된다. 제1 영역과 제2 영역 사이에는 채널 영역(22)이 있다. 비트 라인(bit line, BL)(20)이 제2 영역(18)에 접속된다. 워드 라인(word line, WL)(26)이 채널 영역(22)의 제1 부분 위에 위치되면서 그로부터 절연된다. 워드 라인(26)은 제2 영역(18)과 거의 또는 전혀 중첩되지 않는다. 플로팅 게이트(floating gate, FG)(12)가 채널 영역(22)의 다른 부분 위에 있다. 플로팅 게이트(12)는 그로부터 절연되고, 워드 라인(26)에 인접한다. 플로팅 게이트(12)는 또한 제1 영역(17)에 인접한다. 플로팅 게이트(12)는 제1 영역(17)과 중첩되어 그 영역으로부터 플로팅 게이트(12) 내로의 커플링을 제공할 수 있다. 커플링 게이트(coupling gate, CG)(14)(제어 게이트로도 알려져 있음)가 플로팅 게이트(12) 위에 있으면서 그로부터 절연된다. 소거 게이트(erase gate, EG)(16)가 제1 영역(17) 위에 있고, 플로팅 게이트(12) 및 커플링 게이트(14)에 인접하면서 그들로부터 절연된다. 플로팅 게이트(12)의 상단 코너는 소거 효율을 향상시키기 위해 T자형 소거 게이트(16)의 내측 코너를 향해 가리킬 수 있다. 소거 게이트(16)는 또한 제1 영역(17)으로부터 절연된다. 셀은 미국 특허 제7,868,375호에 더욱 상세하게 설명되며, 그 개시 내용은 전체적으로 본 명세서에 참고로 포함된다.
비휘발성 메모리 셀의 소거 및 프로그래밍에 대한 한 가지 예시적인 동작은 다음과 같다. 셀은 다른 단자들이 0 볼트인 상태에서 소거 게이트(16) 상에 고전압을 인가함으로써 파울러-노드하임 터널링 메커니즘(Fowler-Nordheim tunneling mechanism)을 통해 소거된다. 전자들은 플로팅 게이트(12)로부터 소거 게이트(16) 내로 터널링하여 플로팅 게이트(12)가 포지티브로 대전되게 하여, 셀을 판독 조건에서 턴온시킨다. 생성된 셀 소거 상태는 '1' 상태로 알려져 있다. 셀은, 커플링 게이트(14) 상에 고전압을, 소스 라인(17) 상에 고전압을, 소거 게이트(16) 상에 중간 전압을, 그리고 비트 라인(20) 상에 프로그래밍 전류를 인가함으로써, 소스측 열전자 프로그래밍 메커니즘을 통해 프로그래밍된다. 워드 라인(26)과 플로팅 게이트(12) 사이의 갭을 가로질러서 유동하는 전자들 중 일부는 플로팅 게이트(12) 내에 주입하기에 충분한 에너지를 획득하여 플로팅 게이트(12)가 네거티브로 대전되게 하여, 셀을 판독 조건에서 턴오프시킨다. 생성된 셀 프로그래밍 상태는 '0' 상태로 알려져 있다.
도 33의 메모리 셀에 대한 예시적인 동작 파라미터들의 하나의 세트가 도 34에 도시되어 있다.
도 33의 메모리 셀에 대한 예시적인 동작 파라미터들의 다른 세트가 도 35에 도시되어 있다.
도 33의 메모리 셀에 대한 예시적인 동작 파라미터들의 또 다른 세트가 도 36에 도시되어 있다.
도 33에 도시된 타입의 메모리 셀들을 포함하는 플래시 메모리 시스템에 대한 예시적인 레이아웃이 도 37에 도시되어 있다.
종래 기술의 시스템들에서, 메모리 셀들은, 전형적으로, 소정 컴포넌트들을 공유하는 쌍들로 형성된다. 예를 들어, 미국 특허 제6,747,310호에는 소스 영역과 드레인 영역 - 채널 영역이 이들 사이에 한정됨 -, 채널 영역들 중 일부분 위의 선택 게이트, 채널 영역의 다른 부분 위의 플로팅 게이트, 및 소스 영역 위의 소거 게이트를 갖는 그러한 메모리 셀들이 개시되어 있다. 메모리 셀들은 공통 소스 영역 및 공통 소거 게이트를 공유하는 쌍들로 형성되는데, 각각의 메모리 셀은 기판 내에서 소스 영역과 드레인 영역 사이에 연장되는 자기 자신의 채널 영역을 갖는다(즉, 메모리 셀들의 각각의 쌍에 대해 2개의 분리된 채널 영역들이 있다). 주어진 컬럼(column)에서의 메모리 셀들에 대한 모든 제어 게이트들을 접속시키는 라인들은 수직으로 이어진다. 소거 게이트들 및 선택 게이트들을 접속시키는 라인들과 소스 라인들에 대해서도 동일하다. 메모리 셀들의 각각의 로우(row)에 대한 드레인 영역들을 접속시키는 비트 라인들은 수평으로 이어진다.
도 1은 그러한 제1 메모리 셀 설계(셀 #1)를 도시하는데, 여기서 각각의 메모리 셀은 기판(10) 위에 배치되면서 그로부터 절연되는 플로팅 게이트(12)(FG), 플로팅 게이트(12) 위에 배치되면서 그로부터 절연되는 제어 게이트(14)(CG), 플로팅 및 제어 게이트들(12/14)에 인접하게 배치되면서 그들로부터 절연되고 기판(10) 위에 배치되면서 그로부터 절연되는 소거 게이트(16)(EG) - 소거 게이트는 T자 형상으로 생성되어, 제어 게이트(CG)의 상단 코너가 T자형 소거 게이트의 내측 코너에 대면하게 되어 소거 효율을 개선함 -, 및 플로팅 게이트(12)에 인접한 기판 내의 드레인 영역(18)(DR)(비트 라인 콘택트(20)(BL)가 드레인 확산 영역들(18)(DR)에 접속됨)을 포함한다. 메모리 셀들은 메모리 셀들의 쌍들(좌측의 A 및 우측의 B)로서 형성되어 공통 소거 게이트(16)를 공유한다. 이러한 셀 설계는, 적어도, 그것에 소거 게이트(EG) 아래의 소스 영역이 없고, 선택 게이트(워드 라인으로도 지칭됨)가 없고, 각각의 메모리 셀에 대한 채널 영역이 없다는 점에서, 전술된 '310호 특허의 것과는 상이하다. 대신, 단일의 연속적인 채널 영역(22)이 양측의 메모리 셀들 아래에서 연장된다(즉, 하나의 메모리 셀의 드레인 영역(18)으로부터 다른 메모리 셀의 드레인 영역(18)으로 연장된다). 하나의 메모리 셀을 판독 또는 프로그래밍하기 위해, 다른 메모리 셀의 제어 게이트(14)는 하부 채널 영역 부분을 그들 사이의 플로팅 게이트(12)와의 전압 커플링을 통해 턴온시키도록 충분한 전압으로 상승된다(예컨대, 셀(A)을 판독 또는 프로그래밍하기 위해, FGB 상의 전압은 CGB로부터의 전압 커플링을 통해 상승되어, FGB 아래의 채널 영역 부분을 턴온시킨다).
도 2는 그러한 제2 메모리 셀 설계(셀 #2)를 도시하는데, 이는, 드레인 영역들(18)(DR)과 전기 접촉 상태인 비트 라인 콘택트들(20)이 없고, 대신, 메모리 셀들의 로우에서 모든 소거 게이트들(16)(EG)을 함께 접속시키는 소거 게이트 라인(24)(EGL)이 있다는 점을 제외하면, 셀 #1과 동일하다.
도 3은 그러한 제3 메모리 셀 설계(셀 #3)를 도시하는데, 여기서 각각의 메모리 셀은 기판 위에 배치되면서 그로부터 절연되는 플로팅 게이트(12)(FG), 및 플로팅 게이트(12) 위에 배치되면서 그로부터 절연되는 제어 게이트(14)(CG)를 포함한다. 플로팅 및 제어 게이트들(12/14)의 일측에는 워드 라인(선택) 게이트(26)(WL)가 있고, 플로팅 및 제어 게이트들(12/14)의 다른 측에는 소거 게이트(16)(EG)가 있다. 드레인 영역(18)(DR)이 소거 게이트(16)(EG) 하부의 기판(10) 내에 배치된다. 메모리 셀들은 공통 워드 라인 게이트(26)를 공유하는 메모리 셀들의 쌍들로서 형성되고, 단일의 연속적인 채널 영역(22)이 양측의 메모리 셀들 아래에서 연장된다(즉, 하나의 메모리 셀의 드레인 영역(18)으로부터 다른 메모리 셀(18)의 드레인 영역(18)으로 연장된다). 셀 #1 및 셀 #2에서와 같이, 하나의 메모리 셀을 판독 또는 프로그래밍하기 위해, 다른 메모리 셀의 제어 게이트(14)는 하부 채널 영역 부분을 그들 사이의 플로팅 게이트(12)와의 전압 커플링을 통해 턴온시키도록 충분한 전압으로 상승된다.
셀 #1, 셀 #2, 및 셀 #3 내의 컴포넌트들이 매우 근접해 있는 것에 기인하여, 한 가지 단점은 프로그래밍 에러들이 자주 발생한다는 것이다. 예를 들어, 프로그래밍 전류가 제1 비트 라인에 인가되어 그 제1 비트 라인에 커플링된 선택된 메모리 셀을 프로그래밍하는 경우, 제2 비트 라인에 연결된 셀이 우연히 마찬가지로 프로그래밍될 수 있다. 선택된 셀에 연결된 비트 라인을 제외한 모든 비트 라인들에 연결된 셀들의 프로그래밍을 금지하기 위한 메커니즘이 필요하다.
전술된 문제들 및 필요성들은 비선택된 비트 라인들에 연결된 셀들의 프로그래밍을 금지하기 위한 다양한 회로 실시예들에 의해 다루어진다. 본 발명의 다른 목적들 및 특징들은 명세서, 청구범위, 및 첨부된 도면의 검토에 의해 명백해질 것이다.
도 1은 제1 메모리 셀 설계(셀 #1)의 측단면도이다.
도 2는 제2 메모리 셀 설계(셀 #2)의 측단면도이다.
도 3은 제3 메모리 셀 설계(셀 #3)의 측단면도이다.
도 4는 셀 #2에 적용가능한 제1 메모리 셀 어레이 아키텍처(아키텍처 #1)의 개략도이다.
도 5는 아키텍처 #1에 대한 메모리 셀 어레이 레이아웃의 평면도이다.
도 6은 아키텍처 #1에 대한 제1 대안의 메모리 셀 어레이 레이아웃의 평면도이다.
도 7은 아키텍처 #1에 대한 제2 대안의 메모리 셀 어레이 레이아웃의 평면도이다.
도 8 및 도 9는 아키텍처 #1에 대한 동작 전압들의 표들이다.
도 10은 셀 #1 및 셀 #2에 적용가능한 제2 메모리 셀 어레이 아키텍처(아키텍처 #2)의 개략도이다.
도 11은 아키텍처 #2에 대한 메모리 셀 어레이 레이아웃의 평면도이다.
도 12 및 도 13은 아키텍처 #2에 대한 동작 전압들의 표들이다.
도 14는 셀 #1 및 셀 #2에 적용가능한 제3 메모리 셀 어레이 아키텍처(아키텍처 #3)의 개략도이다.
도 15는 아키텍처 #3에 대한 메모리 셀 어레이 레이아웃의 평면도이다.
도 16은 아키텍처 #3에 대한 제1 대안의 메모리 셀 어레이 레이아웃의 평면도이다.
도 17 및 도 18은 아키텍처 #3에 대한 동작 전압들의 표들이다.
도 19는 셀 #1 및 셀 #2에 적용가능한 제4 메모리 셀 어레이 아키텍처(아키텍처 #4)의 개략도이다.
도 20은 아키텍처 #4에 대한 메모리 셀 어레이 레이아웃의 평면도이다.
도 21 및 도 22는 아키텍처 #4에 대한 동작 전압들의 표들이다.
도 23은 셀 #1에 적용가능한 제5 메모리 셀 어레이 아키텍처(아키텍처 #5)의 개략도이다.
도 24는 아키텍처 #5에 대한 메모리 셀 어레이 레이아웃의 평면도이다.
도 25는 아키텍처 #5에 대한 제1 대안의 메모리 셀 어레이 레이아웃의 평면도이다.
도 26 및 도 27은 아키텍처 #5에 대한 동작 전압들의 표들이다.
도 28은 셀 #3에 적용가능한 제6 메모리 셀 어레이 아키텍처(아키텍처 #6)의 개략도이다.
도 29는 아키텍처 #6에 대한 메모리 셀 어레이 레이아웃의 평면도이다.
도 30 및 도 31은 아키텍처 #6에 대한 동작 전압들의 표들이다.
도 32는 모든 아키텍처들에 대한 메모리 셀 디바이스의 컴포넌트들의 평면도이다.
도 33은 종래 기술의 분리형 게이트 플래시 메모리 셀을 도시한다.
도 34는 도 33의 메모리 셀에 대한 종래 기술의 예시적인 동작 파라미터들을 도시한다.
도 35는 도 33의 메모리 셀에 대한 종래 기술의 예시적인 동작 파라미터들을 도시한다.
도 36은 도 33의 메모리 셀에 대한 종래 기술의 예시적인 동작 파라미터들을 도시한다.
도 37은 도 33에 도시된 타입의 메모리 셀들을 포함하는 플래시 메모리 디바이스에 대한 종래 기술의 예시적인 레이아웃을 도시한다.
도 38은 프로그래밍 금지 회로의 제1 실시예를 도시한다.
도 39는 선택된 셀 내에 프로그래밍된 값에 기초한 누설 전류의 그래프를 도시한다.
도 40은 선택된 셀의 프로그래밍 동안에 발생하는 누설 전류를 보상하기 위한 방법을 도시한다.
도 41은 프로그래밍 회로의 일 실시예를 도시한다.
도 42는 프로그래밍 회로의 다른 실시예를 도시한다.
도 43은 프로그래밍 금지 회로의 제2 실시예를 도시한다.
도 44는 프로그래밍 금지 회로의 제3 실시예를 도시한다.
도 45는 프로그래밍 금지 회로의 제4 실시예를 도시한다.
도 46은 프로그래밍 금지 회로의 제5 실시예를 도시한다.
먼저, 메모리 셀 레이아웃에 대한 개선된 아키텍처들이 기술된다.
아키텍처 #1
도 4는 제1 아키텍처(#1)를 도시하고, 도 5는 셀 #2에 적용가능한 대응하는 메모리 셀 어레이 레이아웃을 도시한다. 메모리 셀 쌍들, 및 그들이 형성되는 활성 영역들(36)은 수평으로 연장되며, 수평으로 연장되는 분리 영역들(34)(예컨대, 기판 내에 형성되는 STI 절연 재료) 사이에 인터레이싱(interlacing)된다. 비트 라인들(BL0, BL1 등)은 메모리 셀들의 컬럼들을 따라서 이어지는 기판(10) 내의 전도성 확산부의 라인들이다(즉, 각각의 컬럼에 대해, 드레인 영역들(18) 및 컬럼 방향으로 그들 사이에 연장되는 확산부가 드레인 영역들의 컬럼을 서로 전기적으로 접속시키는 전도성 비트 라인을 형성한다). 소거 게이트 라인들(EG0, EG1 등)은, 바람직하게는, 각각이 메모리 셀들의 그 로우에 대한 소거 게이트들(EG)(16)을 형성하고 각각이 폴리실리콘 스트라이프 위에서 (수평 방향으로) 이어진 금속 라인(28)에 스트랩되는(즉, 반복해서 접속되는) 전도성 폴리실리콘의 스트라이프들(24)이다. 제어 게이트 라인들(CG0, CG1 등)은, 바람직하게는, 각각이 메모리 셀들의 그 컬럼에 대한 제어 게이트들(CG)(14)을 형성하는 전도성 폴리실리콘의 스트라이프들이고, 각각은 폴리실리콘 스트라이프 위에서 (수직 방향으로) 이어진 금속 라인에 스트랩될 수 있다(즉, 각각의 제어 게이트 라인은 제어 게이트들(14) 및 이들을 접속시키는 폴리실리콘일 수 있고/있거나 제어 게이트 폴리실리콘에 스트랩되는 금속 라인일 수 있다).
이러한 실시예에서, 메모리 셀들의 쌍들은, 메모리 셀들의 쌍들의 각각에 대해, 채널 영역이 동일한 방향으로 (도 5에서 우측으로 수평으로) 제1 드레인 영역(DRA)으로부터 제2 드레인 영역(DRB)으로 연장되도록 하는 어레이로 구성된다. 추가로, 각각의 활성 영역에서, 메모리 셀들의 쌍들은, 하나의 메모리 셀 쌍의 제1 영역이 동일한 활성 영역 내의 인접한 메모리 셀 쌍의 제2 영역과 인접하게 형성(그에 전기적으로 접속)되고 하나의 메모리 셀 쌍의 제2 영역이 동일한 활성 영역 내의 다른 인접한 메모리 셀 쌍의 제1 영역에 연속하게 형성(그에 전기적으로 접속)되도록 엔드투엔드(end to end)로 구성된다.
도 6은 셀 #1 및 셀 #2에 적용가능한 제1 아키텍처(#1)에 대한 제1 대안의 레이아웃을 도시한다. 이러한 레이아웃은, 소거 게이트들(16)(EG)이 개별 폴리 블록들로서 형성되고 수직 콘택트들(30)에 의해 (수평 방향으로 연장되는) 금속 스트랩 라인(28)에 접속된다는 점을 제외하면, 도 5에서와 동일하다. 추가로, 수직 방향으로 연장되는 금속 비트 라인들(32)은 각각의 메모리 셀에 대해 콘택트들(20)을 통해 드레인 확산부에 접속한다.
도 7은 셀 #1 및 셀 #2에 적용가능한 제1 아키텍처(#1)에 대한 제2 대안의 레이아웃을 도시한다. 이러한 레이아웃은, 소거 게이트 블록들(16)이 활성 영역들(36)로부터 STI 분리 영역들(34) 내로 연장되고 금속 EG 라인들(28) 및 그들로부터 소거 게이트 블록들(16)로의 콘택트들(30)이 분리 영역(34)에 배치된다(이는 소거 게이트들(16) 아래의 산화물을 더 잘 보호하게 됨)는 점을 제외하면, 도 6에서와 동일하다.
도 8은 아키텍처 #1에 대한 선택된 메모리 셀(이 경우, EG0, BL0, 및 CG0_A에 대응하는 메모리 셀(M0))을 프로그래밍 및 판독하기 위한 동작 전압들(실제 전압들의 비제한적인 예들을 포함함)의 표를 포함한다. 이 도면에 나타난 소거 전압(선택된 EG 라인 상의 VEGE)은 선택된 메모리 셀(M0)을 포함하는 로우 쌍 내의 모든 메모리 셀들을 소거할 것이다. 도 9는, 더 낮은 소거 전압(VEGE)이 사용되고 소거 동안 네거티브 전압(VCGE)이 제어 게이트들에 인가된다는 점을 제외하면, 도 8에서와 동일한 동작 전압들의 제2 표를 포함한다. 판독 동작에서, (선택된 메모리 셀 쌍 내의 선택된 메모리 셀의 BL, EG, 및 CG에 접속하는) 선택된 메모리 셀 쌍의 선택된 BL, EG 및 CG 라인들은 선택된 판독 바이어스 전압들로 바이어스되고, (선택된 메모리 셀 쌍의 비선택된 메모리 셀의 다른 CG에 접속하는) 선택된 메모리 쌍의 다른 CG 라인은 판독 통과 바이어스(pass read bias) 전압으로 바이어스되는 반면, 다른 비선택된 CG 라인들은 0 볼트로 바이어스되고, 다른 BL 라인들은 0 볼트로 바이어스된다. 프로그래밍 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, EG 및 CG는 선택된 프로그래밍 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 BL은 프로그래밍 전류로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG 라인은 프로그래밍 통과 바이어스 전압으로 바이어스되고, 선택된 메모리 셀 쌍에 인접해 있는 다음으로 인접한 메모리 셀 쌍들의 인접한 CG 라인들은 프로그래밍 금지 바이어스(inhibit program bias)로 바이어스되고, 다른 비선택된 CG 라인들은 0 볼트로 바이어스된다.
아키텍처 #2
도 10은 제2 아키텍처(#2)를 도시하고, 도 11은 셀 #1 및 셀 #2에 적용가능한 대응하는 레이아웃을 도시한다. 이러한 구성에서, 메모리 셀들의 쌍들은 아키텍처 #1에 대해 수직으로 배향된다(즉, 아키텍처 #2에서, 공통 소거 게이트(16)(EG)를 공유하는 메모리 셀들의 각각의 쌍은 활성 및 분리 영역들(36/34)에서와 같이 수직 방향으로 연장되는데, 이는 소거 게이트를 공유하는 메모리 셀들의 쌍 중 하나의 메모리 셀이 컬럼 내의 다른 메모리 셀 위에 있음을 의미한다). 이는, 또한, 제어 게이트 라인들(14)(CG0, CG1 등)이 수직 대신 수평으로 이어짐을 의미한다. 비트 라인들(32)(BL)은 (컬럼들의 길이를 따라서) 일반적으로 수직으로 이어지는 상태를 유지한다. 그러나, 순수 수직 비트 라인들(32)(BL)은 각각의 메모리 셀 쌍에 대해 2개의 드레인 영역들(18)을 독립적으로(즉, 상이한 전압들로) 동작시킬 필요성 때문에 가상 접지 메모리 셀 구성과 호환가능하지 않다. 따라서, 비트 라인들(32)(BL0, BL1, BL2 등)(즉, 콘택트들(20)에 의해 개별 드레인 영역들에 접속된 금속과 같은 전도성 라인들)은 지그재그 구성으로 되는데, 여기서 그들은 교번 방식으로 메모리 셀들의 2개의 인접한 컬럼들에 접속한다. 구체적으로, 공통 소거 게이트(16)를 공유하는 임의의 주어진 메모리 셀 쌍에 대해, 2개의 상이한 비트 라인들(32)이 2개의 드레인 영역들(18)에 각각 접속한다. 도 10 및 도 11에 도시된 바와 같이, 각각의 비트 라인(32)은 메모리 셀 쌍 중 하나의 메모리 셀의 드레인(18)에 접속하고, 이어서 측방향으로 이동하여 다른 드레인 영역(18)에 접속하지만 상이한 컬럼에 있고, 이어서, 메모리 셀들의 다음 쌍에 대해서는 그 역방향으로 성립되고, 등등이다. 따라서, (공통 소거 게이트(16)를 공유하는) 메모리 셀들의 각각의 쌍에 대한 2개의 드레인 영역들(18)은 2개의 상이한 비트 라인들(32)에 접속된다. 바람직하게는, 메모리 셀들의 각각의 로우에 대한 소거 게이트들(16)은 수평 금속 라인(28)에 스트랩된 연속적인 폴리실리콘 스트라이프이다. 유사하게, 메모리 셀들의 각각의 로우에 대한 제어 게이트들(14)은 연속적인 수평 폴리인데, 이는 또한 수평 금속 라인에 스트랩될 수 있다.
이러한 실시예에서, 메모리 셀들의 쌍들은, 메모리 셀들의 쌍들의 각각에 대해, 채널 영역이 동일한 방향으로 (도 11에서 수직으로 아래로) 제1 드레인 영역(DRA)으로부터 제2 드레인 영역(DRB)으로 연장되도록 하는 어레이로 구성된다. 추가로, 각각의 활성 영역에서, 메모리 셀들의 쌍들은, 하나의 메모리 셀 쌍의 제1 영역이 동일한 활성 영역 내의 인접한 메모리 셀 쌍의 제2 영역과 인접하게 형성(그에 전기적으로 접속)되고 하나의 메모리 셀 쌍의 제2 영역이 동일한 활성 영역 내의 다른 인접한 메모리 셀 쌍의 제1 영역에 연속하게 형성(그에 전기적으로 접속)되도록 엔드투엔드로 구성된다.
도 12는 아키텍처 #2에 대한 선택된 메모리 셀(이 경우, EG0, BL1, 및 CG0_A에 대응하는 메모리 셀(M2))을 프로그래밍 및 판독하기 위한 동작 전압들(실제 전압들의 비제한적인 예들을 포함함)의 표를 포함한다. 이 도면에 나타난 소거 전압(선택된 EG 라인 상의 VEGE)은 선택된 메모리 셀(M2)을 포함하는 로우 쌍 내의 모든 메모리 셀들을 소거할 것이다. 도 13은, 더 낮은 소거 전압(VEGE)이 사용되고 소거 동안 네거티브 전압(VCGE)이 제어 게이트들에 인가된다는 점을 제외하면, 도 12에서와 동일한 동작 전압들의 제2 표를 포함한다. 판독 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, EG 및 CG 라인들은 선택된 판독 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG는 판독 통과 바이어스 전압으로 바이어스되는 반면, 다른 비선택된 CG들은 0 볼트로 바이어스되고, 다른 BL 라인들은 0 볼트로 바이어스된다. 프로그래밍 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, EG, 및 CG 라인들은 선택된 프로그래밍 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 BL 라인은 프로그래밍 전류로 바이어스되는 반면, 선택된 BL 및 CG 라인들을 공유하는 비선택된 메모리 셀 쌍의 다른 인접한 BL 라인은 금지 전압(VBLINH)으로 바이어스되고, 다른 비선택된 BL 라인들은 금지 전압(VBLINH)(또는 부동 또는 0 볼트)으로 바이어스되는 반면, 선택된 메모리 셀 쌍의 다른 CG 라인은 프로그래밍 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG들은 0 볼트로 바이어스된다.
아키텍처 #3
도 14는 제3 아키텍처(#3)를 도시하고, 도 15는 셀 #1 및 셀 #2에 적용가능한 대응하는 레이아웃을 도시한다. 이러한 구성은 제2 아키텍처 #2의 것과 유사하지만, 비트 라인(32)(BL)이 지그재그 구성 대신에 (활성 영역들의 방향에 대해) 대각 구성으로 배열되어, 각각의 연속적인 드레인 접속부가 인접한 컬럼 내에 있게 한다. 구체적으로, 각각의 비트 라인(32)(BL)은 하나의 컬럼 내의 하나의 드레인 영역(18)(DR)에 접속하고, 이어서 다음 드레인 영역(18)(DR)에 접속하지만 다시 다음 컬럼에 있고, 등등이다. 예를 들어, 비트 라인(BL3)은 컬럼 3에서 메모리 쌍 0에 대한 좌측 드레인에 접속하고, 이어서 메모리 쌍 0에 대한 우측 드레인에 접속하지만 컬럼 2에 있고, 이어서 컬럼 1에서 메모리 쌍 1에 대한 좌측 드레인에 접속하고, 등등이다. 따라서, (공통 소거 게이트(16)를 공유하는) 메모리 셀들의 각각의 쌍에 대한 2개의 드레인 영역들(18)은 2개의 상이한 비트 라인들(32)에 접속된다. 바람직하게는, 소거 게이트들(16)은 수평 금속 라인(28)에 스트랩된 연속적인 폴리실리콘 스트라이프이다. 유사하게, 제어 게이트들은 메모리 셀들의 각각의 로우에 대한 연속적인 수평 폴리이고, 수평 금속 라인에 스트랩될 수 있다.
하기의 도 16은 아키텍처 #3에 대한 대안의 레이아웃을 도시한다. 이러한 레이아웃은, 비트 라인들(32)(BL)이 선형 경사(slant)를 갖는 대신, 그들이 (컬럼 방향으로 연장되는) 콘택트들 위에 수직 부분들(32v)을 갖고 (컬럼 방향에 대해 0이 아닌 각도로 연장되는) 경사진 부분들(32s)을 가져서 다음의 인접한 컬럼과 접속한다는 점을 제외하면, 도 16에서의 것과 동일하다.
도 17은 아키텍처 #3에 대한 선택된 메모리 셀(이 경우, EG0, BL1, 및 CG0_A에 대응하는 메모리 셀(M2))을 프로그래밍 및 판독하기 위한 동작 전압들(실제 전압들의 비제한적인 예들을 포함함)의 표를 포함한다. 이 도면에 나타난 소거 전압(선택된 EG 라인 상의 VEGE)은 선택된 메모리 셀(M2)을 포함하는 로우 쌍 내의 모든 메모리 셀들을 소거할 것이다. 도 18은, 더 낮은 소거 전압(VEGE)이 사용되고 소거 동안 네거티브 전압(VCGE)이 제어 게이트들에 인가된다는 점을 제외하면, 도 17에서와 동일한 동작 전압들의 제2 표를 포함한다. 판독 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, EG 및 CG 라인들은 선택된 판독 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG 라인은 판독 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG들은 0 볼트로 바이어스되고, 다른 BL 라인들은 0 볼트로 바이어스된다. 프로그래밍 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, EG, 및 CG 라인들은 선택된 프로그래밍 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 BL 라인은 프로그래밍 전류로 바이어스되고, 선택된 BL 및 CG 라인들을 공유하는 비선택된 메모리 셀 쌍들의 다른 인접한 BL 라인은 금지 전압(VBLINH)으로 바이어스되고, 다른 비선택된 BL들은 금지 전압(VBLINH)(또는 부동 또는 0 볼트)으로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG는 프로그래밍 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG들은 0 볼트로 바이어스된다.
아키텍처 #4
도 19는 제4 아키텍처(#4)를 도시하고, 도 20은 셀 #1 및 셀 #2에 적용가능한 대응하는 레이아웃을 도시한다. 이러한 구성은 제2 및 제3 아키텍처들 #2 및 #3의 것과 유사하지만, 비트 라인들(32)(BL)이 (공통 소거 게이트를 공유하는 메모리 셀들의 각각의 쌍에 대한 양측 드레인 영역들이 동일한 비트 라인에 접속되는 것을 피하도록 하기 위해) 경사형 세그먼트들로 지그재그로, 선형 대각선으로, 또는 수직으로 배열되는 대신, 메모리 셀들의 각각의 컬럼에 대해 2개의 수직 비트 라인들(32a, 32b)이 있는데, 여기서 비트 라인들(32a, 32b)로부터 드레인 영역들(18)에 이르기까지의 콘택트들(20)은 스태거되어 있다. 구체적으로, 컬럼 3에 대해, 제1 비트 라인(32a)(BL3_A)은 콘택트들(20)을 통해 각각의 메모리 쌍에 대한 바로 우측 드레인(18)에 접속되고, 제2 비트 라인(32b)(BL3_B)은 콘택트들(20)을 통해 각각의 메모리 쌍에 대한 바로 좌측 드레인(18)에 접속된다. 드레인 영역들(20)은 양측 비트 라인들(32a, 32b)이 각각의 드레인 영역(18) 위를 수직으로 지나갈 정도로 수평 방향으로 충분히 넓다. 따라서, (공통 소거 게이트(16)를 공유하는) 메모리 셀들의 각각의 쌍에 대한 2개의 드레인 영역들(18)은 2개의 상이한 비트 라인들(32a/32b)에 접속된다.
도 21은 아키텍처 #4에 대한 선택된 메모리 셀(이 경우, EG0, BL0_A, 및 CG0_A에 대응하는 메모리 셀(M0))을 프로그래밍 및 판독하기 위한 동작 전압들(실제 전압들의 비제한적인 예들을 포함함)의 표를 포함한다. 이 도면에 나타난 소거 전압(선택된 EG 라인 상의 VEGE)은 선택된 메모리 셀(M0)을 포함하는 로우 쌍 내의 모든 메모리 셀들을 소거할 것이다. 도 22는, 더 낮은 소거 전압(VEGE)이 사용되고 소거 동안 네거티브 전압(VCGE)이 제어 게이트들에 인가된다는 점을 제외하면, 도 21에서와 동일한 동작 전압들의 제2 표를 포함한다. 판독 동작에서, 선택된 셀 쌍의 선택된 BL, EG 및 CG 라인들은 선택된 판독 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG 라인은 판독 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG 라인들은 0 볼트로 바이어스되고, 다른 BL 라인들은 0 볼트로 바이어스된다. 프로그래밍 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, EG, 및 CG 라인들은 선택된 프로그래밍 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 BL 라인은 프로그래밍 전류로 바이어스되고, 다른 비선택된 BL들은 금지 전압(VBLINH)으로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG는 프로그래밍 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG들은 0 볼트로 바이어스된다.
아키텍처 #5
도 23은 제5 아키텍처(#5)를 도시하고, 도 24 및 도 25는 셀 #1에 적용가능한 대응하는 레이아웃들을 도시한다. 이러한 구성에서, 비트 라인들(32)(BL)이 (공통 소거 게이트를 공유하는 메모리 셀들의 각각의 쌍에 대한 양측 드레인 영역들이 동일한 비트 라인에 접속되는 것을 피하도록 하기 위해) 경사형 세그먼트들로 지그재그로, 선형 대각선으로, 또는 수직으로, 또는 메모리 셀들의 컬럼당 다수의 비트 라인들로 배열되는 대신, 메모리 셀들의 각각의 컬럼에 대해 단일의 수직 비트 라인(32)이 있는데, 여기서 각각의 비트 라인(32)은 컬럼 내의 모든 다른 드레인 영역(18)에만 접속된다. 예를 들어, 비트 라인(BL0)은 (드레인 영역들(18)이 인접한 메모리 셀 쌍들 사이에서 공유된다면) 로우 1, 로우 4와 5, 로우 8과 9 등등에 대한 드레인(18)에 접속된다. 비트 라인(BL1)은 로우 2와 3, 로우 6과 7, 로우 10과 11 등등에 대한 드레인(18)에 접속된다. 비트 라인(32)에 대한 콘택트를 갖는 임의의 드레인(18)이 또한 인접한 컬럼들 중 하나의 컬럼에서의 드레인(18)에 전기적으로 접속된다. 이들 전기 접속부들은 또한 교번한다. 예를 들어, 로우 1에서, 컬럼 1과 2, 컬럼 3과 4, 컬럼 5와 6 등등에 대한 드레인들(18)이 함께 접속된다. 로우 2와 3에서, 컬럼 0과 1, 컬럼 2와 3, 컬럼 4와 5 등등에 대한 드레인들(18)이 함께 접속된다. 접속부들은, 도 24에 도시된 바와 같이, 분리 영역들을 통해 연장되는 확산 접속부들일 수 있다. 대안으로, 금속 커넥터들(28)이, 도 25에 도시된 바와 같이, 전기 접속부들을 이룰 수 있다. 따라서, (공통 소거 게이트(16)를 공유하는) 메모리 셀들의 각각의 쌍에 대한 2개의 드레인 영역들(18)은 2개의 상이한 비트 라인들(32)에 접속된다.
도 26은 아키텍처 #5에 대해 선택된 메모리 셀(이 경우, EG0, BL2, 및 CG0_A에 대응하는 메모리 셀(M2))을 프로그래밍 및 판독하기 위한 동작 전압들(실제 전압들의 비제한적인 예들을 포함함)의 표를 포함한다. 이 도면에 나타난 소거 전압(선택된 EG 라인 상의 VEGE)은 선택된 메모리 셀(M2)을 포함하는 로우 쌍 내의 모든 메모리 셀들을 소거할 것이다. 도 27은, 더 낮은 소거 전압(VEGE)이 사용되고 소거 동안 네거티브 전압(VCGE)이 제어 게이트들에 인가된다는 점을 제외하면, 도 26에서와 동일한 동작 전압들의 제2 표를 포함한다. 판독 동작에서, 선택된 셀 쌍의 선택된 BL, EG 및 CG 라인들은 선택된 판독 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG 라인은 판독 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG 라인들은 0 볼트로 바이어스되고, 다른 BL 라인들은 0 볼트로 바이어스된다. 프로그래밍 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, EG, 및 CG 라인들은 선택된 프로그래밍 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 BL 라인은 프로그래밍 전류로 바이어스되고, 다른 비선택된 BL들은 금지 전압(VBLINH)(또는 부동 또는 0 볼트)으로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG는 프로그래밍 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG들은 0 볼트로 바이어스된다.
아키텍처 #6
도 28은 제6 아키텍처(#6)를 도시하고, 도 29는 셀 #3에 적용가능한 대응하는 레이아웃을 도시한다. 이러한 구성에서, 활성 영역들(36)에 형성된 메모리 셀들의 쌍들은 수직으로 연장된다. 폴리실리콘 워드 라인들(26)(WL) 및 제어 게이트 폴리 라인들(14)(CG)은 수평으로 연장된다. 소거 게이트들(16)(EG)의 쌍들은 2개의 인접한 활성 영역들(36) 사이의 분리 영역(34)을 가로질러서 수평으로 연장되는 폴리 라인들로서 형성된다(즉, 동일한 로우에 있지만 상이한 컬럼들에 있는 EG 게이트들(16)의 쌍들이 폴리의 단일 스트라이프에 의해 형성된다). EG 콘택트(30)는 각각의 EG 폴리를, 동일한 로우에서의 모든 EG 폴리들 위로 연장되어 그에 접속하는 금속 EG 라인(28)에 접속시킨다. 이전의 아키텍처에서와 같이, 메모리 셀들의 각각의 컬럼에 대해 단일의 수직 비트 라인(32)이 있는데, 여기서 각각의 비트 라인(32)은 콘택트들(20)에 의해 컬럼에 있는 모든 다른 드레인 영역(18)에만 접속된다. 유사하게, 분리 영역들(34)을 통해 연장되는 인접한 컬럼들의 교번하는 드레인 영역들(18) 사이에 확산 접속부들(18a)이 있다. 각각의 확산 접속부에 대한 드레인(18) 콘택트들은 제어 게이트 라인들 중 하나 초과의 제어 게이트 라인에 하향 연장되는, 그에 접속된 금속 브리지(42)와 함께 분리 영역들(34)에 형성되는데, 여기에 그 컬럼 쌍에 대한 금속 비트 라인(32)에 접속하는 비트 라인 콘택트(20a)가 형성된다. 각각의 금속 비트 라인(32)은 그것이 접속하는 메모리 셀들의 2개의 컬럼들 사이에서 분리 영역(34) 위에 수직으로 연장된다. 따라서, (공통 소거 게이트를 공유하는) 메모리 셀들의 각각의 쌍에 대한 2개의 드레인 영역들(18)은 2개의 상이한 비트 라인들(32)에 접속된다.
도 30은 아키텍처 #6에 대한 선택된 메모리 셀(이 경우, EG0, BL2, WL0, 및 CG0_A에 대응하는 메모리 셀(M2))을 프로그래밍 및 판독하기 위한 동작 전압들(실제 전압들의 비제한적인 예들을 포함함)의 표를 포함한다. 이 도면에 나타난 소거 전압(선택된 EG 라인 상의 VEGE)은 선택된 메모리 셀(M2)을 포함하는 로우 쌍 내의 모든 메모리 셀들을 소거할 것이다. 도 31은, 더 낮은 소거 전압(VEGE)이 사용되고 소거 동안 네거티브 전압(VCGE)이 제어 게이트들에 인가된다는 점을 제외하면, 도 30에서와 동일한 동작 전압들의 제2 표를 포함한다. 판독 동작에서, 선택된 셀 쌍의 선택된 BL, WL, EG 및 CG 라인들은 선택된 판독 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG 라인은 판독 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG 라인들은 0 볼트로 바이어스되고, 다른 BL 라인들은 0 볼트로 바이어스되고, 다른 비선택된 WL 라인들은 0 볼트로 바이어스된다. 프로그래밍 동작에서, 선택된 메모리 셀 쌍의 선택된 BL, WL, EG, 및 CG 라인들은 선택된 프로그래밍 바이어스 전압들로 바이어스되고, 선택된 메모리 셀 쌍의 다른 BL 라인은 프로그래밍 전류로 바이어스되고, 다른 비선택된 BL들은 금지 전압(VBLINH)(또는 부동 또는 0 볼트)으로 바이어스되고, 선택된 메모리 셀 쌍의 다른 CG는 프로그래밍 통과 바이어스 전압으로 바이어스되고, 다른 비선택된 CG들은 금지 전압(VCGINH) 또는 0 볼트로 바이어스되고, 다른 비선택된 WL 라인들은 0 볼트로 바이어스된다.
상기의 6개의 기술된 아키텍처들 중 임의의 것에 따른 메모리 디바이스(50)의 컴포넌트들이 도 32에 도시되어 있다. 메모리 디바이스(50)는 단일 칩 상에 형성되는, 전술된 실시예들 중 임의의 것에 따른 비휘발성 메모리 셀들의 2개의 별개의 어레이들(52, 54)을 포함한다. 비휘발성 메모리 셀들의 어레이들(52, 54)에는 선택된 메모리 셀들에 대한 판독, 프로그래밍, 및 소거 동작들 동안 어드레스들을 디코딩하는 데 그리고 다양한 전압들을 전술된 라인들에 공급하는 데 사용되는 어드레스 디코더들(56, 58, 60)이 인접해 있다. 전하 펌프들(62)이 동작 동안 전압들을 공급한다. 감지 증폭기들(64)이 선택된 메모리 셀의 상태를 판정하기 위해 판독 동작들 동안 메모리 셀 채널 전류들을 판독하는 데 사용된다. 제어 회로(66)가 판독, 프로그래밍, 및 소거 동작들 동안 전술된 다양한 라인들 상에 다양한 전압들 및 전류들을 제공하기 위해 메모리 디바이스(50)의 컴포넌트들을 제어하도록 구성된다.
도 38은 선택된 셀의 프로그래밍 동안에 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 제1 실시예를 도시한다. 회로(3800)는 전류(INHIBIT)를 인가함으로써 프로그래밍 동작 동안에 비선택된 비트 라인들을 풀업(pull up)하는 역할을 하는 복수의 전류원들(3802)을 포함하여, 그들 비트 라인들에 커플링된 셀들의 프로그래밍을 금지한다. 각각의 비트 라인은 전류원들(3802) 중 하나에 커플링된다. 전류원들(3802)은 또한 선택된 비트 라인들에 커플링된다. 이는 프로그래밍되도록 의도된 선택된 메모리 셀을 포함하는 컬럼 상에 있는 셀들을 프로그래밍하는 데 필요한 프로그래밍 전류를 감소시킨다. 전류원(3804)은 프로그래밍 동안에 선택된 셀에 프로그래밍 바이어스 전류(IPROG)를 인가한다. 선택된 메모리 셀을 프로그래밍하는 데 사용되는 실제 프로그래밍 전류는 IDP - cal = IPROG ― INHIBIT + ILEAK이다(여기서 IDP는 교정된 프로그래밍 전류이고, ILEAK는 누설 전류이다).
도 39는 프로그래밍 동작 동안에 선택된 비트 라인 내의 누설 전류(ILEAK)의 예시적인 데이터를 도시한 그래프를 포함한다. 누설 전류는 그 비트 라인에 커플링된 메모리 셀들 내에 프로그래밍되는 데이터에 따라 변화한다. 예를 들어, 비트 라인에 커플링된 메모리 셀들 모두가 "0"(어레이 = '00'으로 나타내지고 ILEAK0으로도 알려져 있음)으로 프로그래밍되는 경우, 누설 전류는 비트 라인에 커플링된 메모리 셀들 모두가 "1"(어레이 = "FF"로 나타내지고 ILEAK1로도 알려져 있음)로 프로그래밍되는 경우보다 덜 유의미하다. 메모리 셀들이 "0들" 및 "1들"로 프로그래밍되는 경우, 누설 전류는 2개의 누설 전류값들(ILEAK0, ILEAK1) 사이에 있다. ILEAK1과 ILEAK0 사이의 차이는 가장 좌측 상에 데이터 세트로 나타내진다.
도 40은 프로그래밍 동작 동안에 발생하는 누설 전류(ILEAK)를 보상하기 위한 방법(4000)을 도시한다. 방법(4000)은, 프로그래밍되고 있는 데이터에 따라, 누설 전류가 시간의 경과에 따라 변화할 수 있음을 인식한다. 첫째, 비트 라인 누설 전류가 샘플-앤드-홀드 회로(sample and hold circuit)에 의해 샘플링되고 유지된다(단계 4002). 둘째, 비트 라인 누설은 비트 라인으로부터 비트 라인 누설 전류와 동일한 전류를 감소시킴으로써 보상된다(단계 4004). 셋째, 프로그래밍 전류(IPROG)가 비트 라인에 제공된다(단계 4006). 넷째, 선택된 셀이 프로그래밍된다(단계 4008).
도 41은 선택된 셀을 프로그래밍하도록 하는 전류(IPROG)를 공급하는 정밀 공급원(4100)을 도시한다. 정밀 공급원(4100)은 도 40의 방법을 구현하는 데 사용될 수 있다. 스위치(4102)(S1)가 폐쇄되어 선택된 비트 라인 누설(ILEAK)을 샘플링하게 하고, 누설 정보가 디바이스(4104)(M2)의 게이트 상에 바이어스 전압의 형태(여기서는 커패시터(4106) 상에 저장되는 전하로서 모델링됨)로 저장된다. 다른 실시예에서는 커패시터(4106)가 없다. 이러한 경우에 있어서, 디바이스(4104)(M2)의 게이트 커패시턴스는 샘플링 바이어스 전압을 유지하는 역할을 한다. 누설을 샘플링한 후, 스위치(4102)(S1)가 개방된다. 이제, 트랜지스터(4104)(M2)가 트랜지스터(4104)(M2)의 게이트 상의 저장된 누설 전압에 의해 제어되는 전류를 비트 라인 내에 주입한다. 효과적으로, 트랜지스터(4104)(M2)는 선택된 비트 라인으로부터의 비트 라인 누설의 감소를 제어한다. 트랜지스터들(4108(M3), 4110(M4))은 선택된 메모리 셀을 프로그래밍하도록 하는 전류(IPROG)를 선택된 비트 라인에 제공한다.
도 42는 선택된 셀을 프로그래밍하도록 하는 전류(IPROG)를 공급하는 다른 정밀 공급원(4200)을 도시한다. 정밀 공급원(4200)은 도 40의 방법을 구현하는 데 사용될 수 있다. 트랜지스터(4202)(M1)는 더미 비트 라인으로부터의 비트 라인 누설(ILEAK)을 샘플링하는 데 사용된다. 트랜지스터(4204)(M2)는 선택된 비트 라인으로부터 동일한 비트 라인 누설을 감소시키는 데 사용되는데, 이는 트랜지스터들(4202(M1), 4204(M2))이 전류 미러 구성으로 커플링됨에 따른 것이다. 트랜지스터들(4206(M3), 4208(M4))은 선택된 메모리 셀을 프로그래밍하도록 하는 전류(IPROG)를 선택된 비트 라인으로 공급한다.
도 43은 선택된 셀의 프로그래밍 동안에 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 제2 실시예를 도시한다. 회로(4300)는 프로그래밍 동작들 동안에 금지 바이어스 소스(전류 또는 전압일 수 있음)를 비선택된 비트 라인들에 커플링시키기 위한 멀티플렉서(비트 라인 금지 디코더)(4302)를 포함하여, 그들 비트 라인들에 커플링된 셀들의 프로그래밍을 금지한다. 이러한 실시예에서, 멀티플렉서(4302)는 각각의 비트 라인에 커플링되는 PMOS 트랜지스터(예컨대, 예시적인 PMOS 트랜지스터(4304))를 포함한다. PMOS 트랜지스터들은 함께 그룹화될 수 있는데, 각각의 그룹은 비트 라인들의 선택 및 비선택을 간소화시키는 계층적 디코딩 방식으로 다른 PMOS 트랜지스터(예컨대, 예시적인 PMOS 트랜지스터(4306))에 접속된다. 개별 비트 라인 판독 디코더(도시되지 않음)가 비트 라인들로부터 메모리 셀들을 감지하는 데 사용된다.
도 44는 선택된 셀의 프로그래밍 동안에 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 제3 실시예를 도시한다. 회로(4400)는 프로그래밍 동작들 동안에 금지 바이어스 소스(전류 또는 전압일 수 있음)를 비선택된 비트 라인들에 커플링시키기 위해 각각의 비트 라인을 디코더 회로(예컨대, 예시적인 디코더 회로(4404))의 일부인 비트 라인 금지 디코더 PMOS 회로(예컨대, 예시적인 PMOS 회로(4406))에 커플링시키는 멀티플렉서(결합형 금지 및 판독 비트 라인 디코더)(4402)를 포함하여, 그들 비트 라인들에 커플링된 셀들의 프로그래밍을 금지한다. 각각의 비트 라인은 또한 판독 동작들 동안에 사용되는 디코더 회로의 일부인 비트 라인 판독 디코더 CMOS 회로(예컨대, 예시적인 CMOS 회로(4408))에 커플링된다.
도 45는 선택된 셀의 프로그래밍 동안에 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 제4 실시예를 도시한다. 회로(4500)는 프로그래밍 동작들 동안에 금지 바이어스 소스(전류 또는 전압일 수 있음)를 비선택된 비트 라인들에 커플링시키기 위해 각각의 비트 라인을 디코더 회로(예컨대, 예시적인 디코더 회로(4504))의 일부인 비트 라인 금지 디코더 PMOS 회로(예컨대, 예시적인 PMOS 회로(4506))에 커플링시키는 멀티플렉서(결합형 금지 및 판독 비트 라인 디코더)(4502)를 포함하여, 그들 비트 라인들에 커플링된 셀들의 프로그래밍을 금지한다. 각각의 비트 라인은 또한 판독 동작들 동안에 사용되는 디코더 회로의 일부인 비트 라인 판독 디코더 NMOS 회로(예컨대, 예시적인 NMOS 회로(4508))에 커플링된다.
도 46은 선택된 셀의 프로그래밍 동안에 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 제5 회로 실시예를 도시한다. 회로(4600)는 프로그래밍 동작들 동안에 금지 바이어스 소스(전류 또는 전압일 수 있음)를 비선택된 비트 라인들에 커플링시키기 위해 각각의 비트 라인을 디코더 회로(예컨대, 예시적인 디코더 회로(4604))의 일부인 NMOS 회로(예컨대, 금지 및 판독 선택해제 기능들 양측 모두를 서빙하는 예시적인 NMOS 회로(4606))에 커플링시키는 멀티플렉서(결합형 금지 및 판독 NMOS 비트라인 디코더)(4602)를 포함하여, 그들 비트 라인들에 커플링되는 셀들의 프로그래밍을 금지한다. NMOS 회로(4605)는 또한 판독 시에 비선택된 비트 라인들을 접지와 같은 저레벨로 선택해제하는 역할을 한다. 각각의 비트 라인은 또한 판독 동작들 동안에 사용되는 디코더 회로의 일부인 NMOS 회로(예컨대, 예시적인 NMOS 회로(4508))에 커플링된다.
본 발명은 전술되고 본 명세서에 예시된 실시예(들)로 제한되는 것이 아니라, 첨부된 청구범위의 범주 내에 있는 임의의 그리고 모든 변형들을 포괄한다는 것이 이해될 것이다. 예를 들어, 본 명세서에서 본 발명에 대한 언급은 임의의 청구항 또는 청구항 용어의 범주를 제한하도록 의도되는 것이 아니라, 대신에, 청구항들 중 하나 이상에 의해 커버될 수 있는 하나 이상의 특징들에 대해 언급하는 것일 뿐이다. 전술된 재료들, 공정들, 및 수치 예들은 단지 예시적일 뿐이며, 청구범위를 제한하는 것으로 간주되어서는 안 된다. 또한, 청구범위 및 명세서로부터 자명한 바와 같이, 모든 방법 단계들이 도시되거나 청구되는 정확한 순서로 수행되어야 하는 것이 아니라, 보다 정확히 말해서, 본 발명의 메모리 셀 어레이의 적절한 형성을 허용하는 임의의 순서로 수행되면 된다. 마지막으로, 재료의 단일 층들이 그러한 또는 유사한 재료들의 다수의 층들로서 형성될 수 있고, 그 역도 성립한다.
본 명세서에 사용된 바와 같이, 용어들 "~ 위에" 및 "~ 상에" 양측 모두는 포괄적으로 "~ 상에 직접적으로"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)와 "~ 상에 간접적으로"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)를 포함한다는 것에 주의하여야 한다. 마찬가지로, "인접한"이라는 용어는 "직접적으로 인접한"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)과 "간접적으로 인접한"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함하고, "~에 실장되는"이라는 용어는 "~에 직접적으로 실장되는"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)과 "~에 간접적으로 실장되는"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함하고, 그리고 "전기적으로 커플링되는"이라는 용어는 "~에 전기적으로 직접적으로 커플링되는"(사이에 요소들을 전기적으로 함께 접속시키는 어떠한 중간의 재료들 또는 요소들도 없음)과 "~에 전기적으로 간접적으로 커플링되는"(사이에 요소들을 전기적으로 함께 접속시키는 중간의 재료들 또는 요소들이 있음)을 포함한다. 예를 들어, "기판 위에" 요소를 형성하는 것은 어떠한 중간의 재료들/요소들도 사이에 두지 않고 기판 상에 직접적으로 요소를 형성하는 것뿐만 아니라 하나 이상의 중간의 재료들/요소들을 사이에 두어 기판 상에 간접적으로 요소를 형성하는 것을 포함할 수 있다.

Claims (55)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 플래시 메모리 디바이스로서,
    로우(row)들 및 컬럼(column)들로 구성된 플래시 메모리 셀들의 어레이 - 플래시 메모리 셀들의 각각의 컬럼은 비트 라인에 커플링됨 -;
    상기 어레이에 커플링되어 프로그래밍 전류를 선택된 비트 라인에 인가하는 프로그래밍 회로; 및
    상기 어레이에 커플링되어 금지 바이어스 소스를 비선택된 비트 라인들에 인가하는 프로그래밍 금지 회로를 포함하고,
    프로그래밍 동작 동안, 상기 선택된 비트 라인에 커플링된 선택된 셀은 프로그래밍되지만, 상기 비선택된 비트 라인들에 커플링된 모든 셀들은 프로그래밍되지 않고, 그리고
    상기 프로그래밍 금지 회로는,
    PMOS 트랜지스터들의 제1 세트 - 각각의 비트 라인이 상기 PMOS 트랜지스터들의 제1 세트 내의 PMOS 트랜지스터에 커플링되어 금지 바이어스 소스를 수신함 -; 및
    PMOS 트랜지스터들의 제2 세트 - 상기 PMOS 트랜지스터들의 제2 세트 내의 각각의 PMOS 트랜지스터가 상기 PMOS 트랜지스터들의 제1 세트 내의 복수의 PMOS 트랜지스터들에 커플링되어 상기 PMOS 트랜지스터들의 제1 세트 내의 복수의 PMOS 트랜지스터에 상기 금지 바이어스 소스를 제공함 - 를 포함하는, 플래시 메모리 디바이스.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 청구항 9에 있어서,
    상기 금지 바이어스 소스는 전류원인, 플래시 메모리 디바이스.
  15. 청구항 9에 있어서,
    상기 금지 바이어스 소스는 전압원인, 플래시 메모리 디바이스.
  16. 청구항 9에 있어서,
    각각의 메모리 셀은 소스측 열전자 프로그래밍을 이용하여 프로그램되는, 플래시 메모리 디바이스.
  17. 삭제
  18. 청구항 9에 있어서,
    상기 메모리 셀들은 2개의 플로팅 게이트들이 소거 게이트를 공유하면서 쌍으로 배열되는, 플래시 메모리 디바이스.
  19. 청구항 9에 있어서,
    상기 메모리 셀들은 2개의 플로팅 게이트들이 워드 라인을 공유하면서 쌍들로 배열되는, 플래시 메모리 디바이스.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 플래시 메모리 디바이스로서,
    로우들 및 컬럼들로 구성된 플래시 메모리 셀들의 어레이 - 플래시 메모리 셀들의 각각의 컬럼은 비트 라인에 커플링됨 -;
    상기 어레이에 커플링되어 프로그래밍 전류를 선택된 비트 라인에 인가하는 프로그래밍 회로 - 상기 프로그래밍 회로는,
    프로그래밍 전류원에 커플링되는 제1 트랜지스터 및 상기 선택된 비트 라인에 커플링되는 제2 트랜지스터를 포함하는 전류 미러, 및
    누설 전류를 샘플링하고 상기 누설 전류를 상기 선택된 비트 라인 내에 주입하기 위한 회로를 포함함 -; 및
    상기 어레이에 커플링되어 금지 바이어스 소스를 비선택된 비트 라인들에 인가하는 프로그래밍 금지 회로를 포함하고,
    프로그래밍 동작 동안, 상기 선택된 비트 라인에 커플링된 선택된 셀은 프로그래밍되지만, 상기 비선택된 비트 라인들에 커플링된 모든 셀들은 프로그래밍되지 않으며,
    누설 전류를 샘플링하기 위한 상기 회로는,
    제3 트랜지스터 및 제4 트랜지스터를 포함하는 전류 미러를 포함하고, 상기 제3 트랜지스터는 더미 비트 라인(dummy bitline)에 커플링되어 누설 전류를 샘플링하고, 상기 제4 트랜지스터는 상기 선택된 비트 라인에 커플링되는, 플래시 메모리 디바이스.
  35. 청구항 34에 있어서,
    상기 금지 바이어스 소스는 전류원인, 플래시 메모리 디바이스.
  36. 청구항 34에 있어서,
    상기 금지 바이어스 소스는 전압원인, 플래시 메모리 디바이스.
  37. 청구항 34에 있어서,
    각각의 메모리 셀은 소스측 열전자 프로그래밍을 이용하여 프로그램되는, 플래시 메모리 디바이스.
  38. 삭제
  39. 청구항 34에 있어서,
    상기 메모리 셀들은 2개의 플로팅 게이트들이 소거 게이트를 공유하면서 쌍으로 배열되는, 플래시 메모리 디바이스.
  40. 청구항 34에 있어서,
    상기 메모리 셀들은 2개의 플로팅 게이트들이 워드 라인을 공유하면서 쌍들로 배열되는, 플래시 메모리 디바이스.
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
KR1020177031108A 2015-03-31 2016-02-23 플래시 메모리 시스템 내의 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 방법 및 장치 KR102114393B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562141082P 2015-03-31 2015-03-31
US62/141,082 2015-03-31
US15/048,707 US10134475B2 (en) 2015-03-31 2016-02-19 Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system
US15/048,707 2016-02-19
PCT/US2016/019112 WO2016160177A1 (en) 2015-03-31 2016-02-23 Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system

Publications (2)

Publication Number Publication Date
KR20170131648A KR20170131648A (ko) 2017-11-29
KR102114393B1 true KR102114393B1 (ko) 2020-05-25

Family

ID=55456963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031108A KR102114393B1 (ko) 2015-03-31 2016-02-23 플래시 메모리 시스템 내의 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US10134475B2 (ko)
EP (1) EP3278339B1 (ko)
JP (1) JP6759235B2 (ko)
KR (1) KR102114393B1 (ko)
CN (1) CN107430891B (ko)
TW (1) TWI597735B (ko)
WO (1) WO2016160177A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10600484B2 (en) * 2017-12-20 2020-03-24 Silicon Storage Technology, Inc. System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
US10827143B2 (en) * 2018-02-23 2020-11-03 Omnivision Technologies, Inc. CMOS image sensor clamping method with divided bit lines
US10910061B2 (en) * 2018-03-14 2021-02-02 Silicon Storage Technology, Inc. Method and apparatus for programming analog neural memory in a deep learning artificial neural network
JP2020047325A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 半導体記憶装置
US10797142B2 (en) * 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10902921B2 (en) * 2018-12-21 2021-01-26 Texas Instruments Incorporated Flash memory bitcell erase with source bias voltage
US11682459B2 (en) 2020-05-13 2023-06-20 Silicon Storage Technology, Inc. Analog neural memory array in artificial neural network comprising logical cells and improved programming mechanism
US11863594B2 (en) 2021-01-07 2024-01-02 Samsung Electronics Co., Ltd. Electronic device and method for processing call request in electronic device
US11742025B2 (en) * 2021-05-17 2023-08-29 Macronix International Co., Ltd. Memory device and operation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065917A1 (en) * 2002-10-07 2004-04-08 Der-Tsyr Fan Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20050219914A1 (en) * 2004-03-30 2005-10-06 Vishal Sarin Method and apparatus for compensating for bitline leakage current
KR100725373B1 (ko) * 2006-01-20 2007-06-07 삼성전자주식회사 플래쉬 메모리 장치
US20070147128A1 (en) 2005-12-26 2007-06-28 Toshiaki Edahiro Semiconductor memory device with memory cells each including a charge accumulation layer and a control gate
US20090108328A1 (en) * 2007-10-24 2009-04-30 Yuniarto Widjaja Array Of Non-volatile Memory Cells

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029098A (ja) * 1988-06-27 1990-01-12 Nec Corp 読出専用半導体記憶装置
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US6128221A (en) * 1998-09-10 2000-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and programming method for the operation of flash memories to prevent programming disturbances
US6219279B1 (en) * 1999-10-29 2001-04-17 Zilog, Inc. Non-volatile memory program driver and read reference circuits
TWI231938B (en) * 2001-07-06 2005-05-01 Halo Lsi Inc Bit line decoding scheme and circuit for dual bit memory with a dual bit selection
JP2003091996A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
JP2003091999A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
JP2003091998A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
JP2003091997A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
US6870770B2 (en) * 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
EP1376676A3 (en) * 2002-06-24 2008-08-20 Interuniversitair Microelektronica Centrum Vzw Multibit non-volatile memory device and method
US6765825B1 (en) 2003-03-12 2004-07-20 Ami Semiconductor, Inc. Differential nor memory cell having two floating gate transistors
JP2005346819A (ja) * 2004-06-02 2005-12-15 Renesas Technology Corp 半導体装置
KR100594280B1 (ko) * 2004-06-23 2006-06-30 삼성전자주식회사 프로그램 동작시 비트라인의 전압을 조절하는 비트라인전압 클램프 회로를 구비하는 플래쉬 메모리장치 및 이의비트라인 전압 제어방법
US7227783B2 (en) * 2005-04-28 2007-06-05 Freescale Semiconductor, Inc. Memory structure and method of programming
US7269066B2 (en) * 2005-05-11 2007-09-11 Micron Technology, Inc. Programming memory devices
JP2009529755A (ja) * 2006-03-16 2009-08-20 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリアレイ用のビット線電流発生器及び不揮発性メモリアレイ
US7598561B2 (en) * 2006-05-05 2009-10-06 Silicon Storage Technolgy, Inc. NOR flash memory
US7480183B2 (en) * 2006-07-05 2009-01-20 Panasonic Corporation Semiconductor memory device, and read method and read circuit for the same
KR100822804B1 (ko) * 2006-10-20 2008-04-17 삼성전자주식회사 커플링 영향을 차단할 수 있는 플래시 메모리 장치 및 그프로그램 방법
US7573748B2 (en) 2007-01-12 2009-08-11 Atmel Corporation Column leakage compensation in a sensing circuit
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8072811B2 (en) 2008-05-07 2011-12-06 Aplus Flash Technology, Inc, NAND based NMOS NOR flash memory cell, a NAND based NMOS NOR flash memory array, and a method of forming a NAND based NMOS NOR flash memory array
JP2010079977A (ja) * 2008-09-25 2010-04-08 Toppan Printing Co Ltd 定電流型電源回路を有する不揮発性半導体メモリ装置
JP5306401B2 (ja) * 2011-03-24 2013-10-02 株式会社東芝 抵抗変化メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065917A1 (en) * 2002-10-07 2004-04-08 Der-Tsyr Fan Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20050219914A1 (en) * 2004-03-30 2005-10-06 Vishal Sarin Method and apparatus for compensating for bitline leakage current
US20070147128A1 (en) 2005-12-26 2007-06-28 Toshiaki Edahiro Semiconductor memory device with memory cells each including a charge accumulation layer and a control gate
KR100725373B1 (ko) * 2006-01-20 2007-06-07 삼성전자주식회사 플래쉬 메모리 장치
US20090108328A1 (en) * 2007-10-24 2009-04-30 Yuniarto Widjaja Array Of Non-volatile Memory Cells

Also Published As

Publication number Publication date
JP6759235B2 (ja) 2020-09-23
KR20170131648A (ko) 2017-11-29
TW201638941A (zh) 2016-11-01
US10134475B2 (en) 2018-11-20
EP3278339A1 (en) 2018-02-07
WO2016160177A1 (en) 2016-10-06
US20160293260A1 (en) 2016-10-06
TWI597735B (zh) 2017-09-01
CN107430891B (zh) 2021-01-22
CN107430891A (zh) 2017-12-01
EP3278339B1 (en) 2020-04-22
JP2018517223A (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
KR102114393B1 (ko) 플래시 메모리 시스템 내의 비선택된 비트 라인들의 프로그래밍을 금지하기 위한 방법 및 장치
EP3218935B1 (en) Virtual ground non-volatile memory array
CN101388247B (zh) 存储单元装置、控制存储单元的方法、存储器阵列及电子设备
CN107025936B (zh) 具有横向耦合结构的非易失性存储单元及其阵列
US9443598B2 (en) Method for programming a non-volatile memory cell comprising a shared select transistor gate
US9627073B2 (en) Systems, methods, and apparatus for memory cells with common source lines
KR102185079B1 (ko) 불휘발성 메모리소자 및 그 동작방법
EP1531493A2 (en) Flash memory array
CN110190057B (zh) 具有横向耦合结构和单层栅极的非易失性存储器件
US9935117B2 (en) Single poly nonvolatile memory cells, arrays thereof, and methods of operating the same
US7061805B2 (en) P-channel NAND flash memory and operating method thereof
TW201732799A (zh) 具有側向耦合結構的非揮發性記憶體單元及包含其之非揮發性記憶體單元陣列
US20080130367A1 (en) Byte-Erasable Nonvolatile Memory Devices
US20110075489A1 (en) Non-volatile semiconductor memory device
US7242621B2 (en) Floating-gate MOS transistor with double control gate
KR20170059648A (ko) 수평적 커플링 구조를 갖는 불휘발성 메모리셀 및 이를 이용한 메모리 셀 어레이

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant