KR102078986B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102078986B1
KR102078986B1 KR1020147029011A KR20147029011A KR102078986B1 KR 102078986 B1 KR102078986 B1 KR 102078986B1 KR 1020147029011 A KR1020147029011 A KR 1020147029011A KR 20147029011 A KR20147029011 A KR 20147029011A KR 102078986 B1 KR102078986 B1 KR 102078986B1
Authority
KR
South Korea
Prior art keywords
group
copper wire
epoxy resin
electrode pad
mass
Prior art date
Application number
KR1020147029011A
Other languages
English (en)
Other versions
KR20140138968A (ko
Inventor
신고 이토
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20140138968A publication Critical patent/KR20140138968A/ko
Application granted granted Critical
Publication of KR102078986B1 publication Critical patent/KR102078986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 장치는, 기판에 탑재된 반도체 소자와, 알루미늄을 주성분으로 하고 반도체 소자에 형성된 전극 패드와, 기판에 형성된 접속 단자와 전극 패드를 접속시키고 구리를 주성분으로 하는 구리 와이어와, 반도체 소자 및 구리 와이어를 밀봉하는 밀봉 수지를 갖는다. 이 반도체 장치는, 대기 중 200 ℃ 에서 16 시간 가열했을 때, 구리 와이어와 전극 패드의 접합부에, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 배리어층이 형성된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 금 와이어를 대신하는 본딩 와이어로서 구리 와이어가 제안되고 있다.
특허문헌 1 에는, 반도체 소자의 전극과 리드를 구리의 본딩 와이어로 접속 도출시킨 반도체 장치에 있어서, 와이어와 전극의 접합 계면에 구리-알루미늄계 금속간 화합물이 형성되어 있는 반도체 장치가 기재되어 있다. 특허문헌 1 의 기재에 따르면, 구리의 볼과 알루미늄 전극의 계면에 CuAl2 층을 형성시킴으로써, 구리 볼과 전극이 밀착된 상태로 되기 때문에, 내식성 등의 관점에서 신뢰성이 향상되는 것으로 되어 있다.
일본 공개특허공보 소62-265729호
그러나, 구리 와이어와 알루미늄 패드의 접합부를 추가로 열처리함으로써, 구리 와이어로부터 CuAl2 층으로 Cu 가 확산되고, CuAl2 보다 Cu 조성비가 높은 합금층이 형성된다. 본 발명자의 견지에 따르면, CuAl2 보다 Cu 조성비가 높은 합금층은, 할로겐에 의해 부식되기 쉬워 단선되기 쉬운 것이 밝혀졌다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 구리 와이어와 전극 패드의 접합부를 향해 구리 와이어로부터 구리가 확산되는 것을 억제함으로써, CuAl2 보다 Cu 조성비가 높은 합금층의 성장을 억제하고, 고온 고습 환경하에 있어서의 접속 신뢰성을 향상시키는 것이다.
본 발명에 따르면,
기판에 탑재된 반도체 소자와,
알루미늄을 주성분으로 하고 상기 반도체 소자에 형성된 전극 패드와,
상기 기판에 형성된 접속 단자와 상기 전극 패드를 접속시키고 구리를 주성분으로 하는 구리 와이어와,
상기 반도체 소자 및 상기 구리 와이어를 밀봉하는 밀봉 수지를 갖고,
대기 중 200 ℃ 에서 16 시간 가열했을 때, 상기 구리 와이어와 상기 전극 패드의 접합부에, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 배리어층이 형성되는 반도체 장치가 제공된다.
또, 본 발명에 따르면,
기판에 탑재된 반도체 소자와,
알루미늄을 주성분으로 하고 상기 반도체 소자에 형성된 전극 패드와,
상기 기판에 형성된 접속 단자와 상기 전극 패드를 접속시키고 구리를 주성분으로 하는 구리 와이어와,
상기 반도체 소자 및 상기 구리 와이어를 밀봉하는 밀봉 수지를 갖고,
상기 구리 와이어가, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하고,
상기 구리 와이어와 상기 전극 패드의 접합부 이외의 부분에 있어서의 상기 구리 와이어 중의 팔라듐 및 백금의 함유량에 대한, 상기 구리 와이어와 상기 전극 패드의 상기 접합부에 있어서의 팔라듐 및 백금의 함유량이 1 보다 큰 반도체 장치가 제공된다.
또, 본 발명에 따르면, 알루미늄을 주성분으로 하는 전극 패드가 형성된 반도체 소자를, 접속 단자가 형성된 기판에 탑재하는 공정과,
구리를 주성분으로 하는 구리 와이어로 상기 접속 단자와 상기 전극 패드를 접속시키는 공정과,
상기 반도체 소자 및 상기 구리 와이어를 밀봉 수지로 밀봉하는 공정을 포함하고,
밀봉 수지로 밀봉하는 상기 공정 후에, 대기 중 200 ℃ 에서 16 시간 가열했을 때, 상기 구리 와이어와 상기 전극 패드의 접합부에, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 배리어층이 형성되는 반도체 장치의 제조 방법이 제공된다.
본 발명에 따르면, 구리 와이어와 전극 패드의 접합부가 고온 고습 환경에 노출된 경우에, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 배리어층이 형성되는 반도체 장치로 함으로써, 구리 와이어와 전극 패드의 접합부에 있어서의 CuAl2 보다 Cu 조성비가 높은 합금층의 성장을 억제하고, 고온 고습 환경하에 있어서의 접속 신뢰성을 향상시킬 수 있다.
또, 본 발명에 따르면, 구리 와이어가, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하고, 구리 와이어와 전극 패드의 접합부 이외의 부분에 있어서의 구리 와이어 중의 팔라듐 및 백금의 함유량에 대한, 구리 와이어와 전극 패드의 접합부에 있어서의 팔라듐 및 백금의 함유량이 1 보다 큰 것으로 함으로써, 구리 와이어와 전극 패드의 접합부에 있어서의 CuAl2 보다 Cu 조성비가 높은 합금층의 성장을 억제하고, 고온 고습 환경하에 있어서의 접속 신뢰성을 향상시킬 수 있다.
상기 서술한 목적 및 그 밖의 목적, 특징 및 이점은, 이하에 서술하는 바람직한 실시 형태, 및 그것에 부수되는 이하의 도면에 의해 더 명확해진다.
도 1 은 실시 형태에 관련된 반도체 장치를 모식적으로 나타낸 단면도이다.
도 2 는 실시 형태에 관련된 반도체 장치에 대해 구리 와이어와 전극 패드의 접합부를 확대한 도면이다.
이하, 본 발명의 실시 형태에 대해 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙여 적절히 설명을 생략한다.
도 1 은, 본 실시 형태에 관련된 반도체 장치 (10) 를 모식적으로 나타내는 단면도이다. 이 반도체 장치 (10) 는, 기판으로서, 다이 패드부 (3a) 와 이너 리드부 (3b) 를 갖는 리드 프레임 (3) 을 구비하고, 다이 패드부 (3a) 에 탑재된 반도체 소자 (1) 와, 알루미늄 (Al) 을 주성분으로 하고 반도체 소자 (1) 에 형성된 전극 패드 (6) 와, 기판에 형성된 접속 단자 (이너 리드부 (3b)) 와 전극 패드 (6) 을 접속시키고 구리 (Cu) 를 주성분으로 하는 구리 와이어 (4) 와, 반도체 소자 (1) 및 구리 와이어 (4) 를 밀봉하는 밀봉 수지 (5) 를 갖는다. 이 반도체 장치 (10) 는, 대기 중 200 ℃ 에서 16 시간 가열했을 때, 도 2 에 나타내는 바와 같이 구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7), 보다 상세하게는 구리 와이어 (4) 와 CuAl 합금층 (7a) 사이에, 팔라듐 (Pd) 및 백금 (Pt) 중 어느 것에서 선택되는 금속을 함유하는 배리어층 (7b) 이 형성된다. 또, 구리 와이어가, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하고, 구리 와이어와 전극 패드의 접합부 이외의 부분에 있어서의 구리 와이어 중의 팔라듐 및 백금의 함유량에 대한, 구리 와이어와 전극 패드의 접합부에 있어서의 팔라듐 및 백금의 함유량이 1 보다 커져 있다.
반도체 소자 (1) 로서는 특별히 한정되는 것이 아니라, 예를 들어, 집적 회로, 대규모 집적 회로, 고체 촬상 소자 등을 들 수 있다.
리드 프레임 (3) 으로는 특별히 제한은 없고, 리드 프레임 (3) 대신에 회로 기판을 사용해도 된다. 구체적으로는, 듀얼 인라인 패키지 (DIP), 플라스틱 리드가 부착된 칩 캐리어 (PLCC), 쿼드 플랫 패키지 (QFP), 로우 프로파일 쿼드 플랫 패키지 (LQFP), 스몰 아웃라인 J 리드 패키지 (SOJ), 박형 (薄型) 스몰 아웃라인 패키지 (TSOP), 박형 쿼드 플랫 패키지 (TQFP), 테이프 캐리어 패키지 (TCP), 볼 그리드 어레이 (BGA), 칩 사이즈 패키지 (CSP), 쿼드 플랫 논리데드 패키지 (QFN), 스몰 아웃라인 논리데드 패키지 (SON), 리드 프레임 BGA (LF-BGA), 몰드 어레이 패키지 타입의 BGA (MAP-BGA) 등의 종래 공지된 반도체 장치에 사용되는 리드 프레임 또는 회로 기판을 사용할 수 있다.
반도체 소자 (1) 는 복수의 반도체 소자가 적층된 것이어도 된다. 이 경우, 1 단째의 반도체 소자는 필름 접착제, 열경화성 접착제 등의 다이 본드재 경화체 (2) 를 개재하여 다이 패드부 (3a) 에 접착된다. 2 단째 이후의 반도체 소자는 절연성의 필름 접착제 등에 의해 순차 적층시킬 수 있다. 그리고, 각 층의 적절한 장소에 미리 전공정에서 전극 패드 (6) 가 형성되어 있다.
전극 패드 (6) 중의 Al 의 함유량은, 전극 패드 (6) 전체에 대해 98 질량％ 이상이 바람직하다. 전극 패드 (6) 중에 함유되는 Al 이외의 성분으로는, 구리 (Cu), 실리콘 (Si) 등을 들 수 있다. 전극 패드 (6) 는, 하층의 구리 회로 단자의 표면에 일반적인 티탄계 배리어층을 형성하고, 또한 Al 을 증착, 스퍼터링, 무전해 도금 등, 일반적인 반도체 소자의 전극 패드의 형성 방법을 적용함으로써 제조할 수 있다.
구리 와이어 (4) 는, 리드 프레임 (3) 과 리드 프레임 (3) 의 다이 패드부 (3a) 에 탑재된 반도체 소자 (1) 를 전기적으로 접속하기 위해서 사용된다. 구리 와이어 (4) 의 표면에는, 자연적으로 또는 프로세스상 불가피적으로 산화막이 형성되어 있다. 본 발명에 있어서, 구리 와이어 (4) 란, 이와 같이 와이어 표면에 형성된 산화막을 구비하는 것도 포함된다.
구리 와이어 (4) 의 와이어 직경은, 30 ㎛ 이하, 더욱 바람직하게는 25 ㎛ 이하이며 또한 15 ㎛ 이상인 것이 바람직하다. 이 범위이면 구리 와이어 선단의 볼 형상이 안정되고, 접합 부분의 접속 신뢰성을 향상시킬 수 있다. 또, 구리 와이어 자신의 경도에 의해 와이어 흐름을 저감시킬 수 있게 된다.
구리 와이어 (4) 중의 구리의 함유량은, 구리 와이어 (4) 전체에 대해 98 ∼ 99.9 질량％ 인 것이 바람직하고, 98.5 ∼ 99.7 질량％ 인 것이 보다 바람직하고, 98.7 ∼ 99.3 질량％ 이면 더욱 바람직하다. 구리 와이어 (4) 로서, 전극 패드로의 확산 속도가 느린 Pd 및 Pt 중 어느 것에서 선택되는 금속을 함유하는 구리 와이어를 사용하는 것이 바람직하고, Pd 및 Pt 중 어느 것에서 선택되는 금속이 도프된 구리 와이어를 사용하는 것이 보다 바람직하다. 전극 패드로의 확산 속도가 느린 Pd 및 Pt 에 의해, 구리 와이어 (4) 의 Cu 가 전극 패드 (6) 로 확산되는 것을 억제할 수 있어 양호한 접속 신뢰성이 얻어진다.
구리 와이어 (4) 중의 Pd 및 Pt 의 함유량의 합계는, 구리 와이어 (4) 전체에 대해 양호한 고온 보관 특성의 관점에서, 0.1 질량％ 이상이 바람직하고, 0.3 질량％ 이상이 보다 바람직하고, 0.5 질량％ 이상이 더욱 바람직하다. 한편, 구리 와이어 (4) 의 경도 상승을 억제하고, 본딩성의 저하를 억제하기 위해, 2 질량％ 이하가 바람직하고, 1.5 질량％ 이하가 보다 바람직하고, 1 질량％ 이하가 더욱 바람직하다. 또, 구리 와이어 (4) 중의 Pd 및 Pt 의 합계량의 범위는, 구리 와이어 (4) 전체에 대해 0.1 ∼ 2 질량％ 가 바람직하고, 0.3 ∼ 1.5 질량％ 가 보다 바람직하고, 0.5 ∼ 1 질량％ 가 더욱 바람직하다.
구리 와이어 (4) 중에 Pd 또는 Pt 중 어느 일방이 함유되어 있어도 되고, 이 경우, 구리 와이어 (4) 중의 Pd 의 함유량이 구리 와이어 (4) 전체에 대해 0.5 ∼ 1 질량％ 이거나, 또는 구리 와이어 (4) 중의 Pt 의 함유량이 구리 와이어 (4) 전체에 대해 0.5 ∼ 1 질량％ 인 것이 바람직하다. 상기 범위로 함으로써 우수한 신뢰성과 본딩 작업성을 양립시킬 수 있다.
또한, 구리 와이어 (4) 에 도핑된 Pd 및 Pt 중 어느 것에서 선택되는 금속은, Cu 중에 고용된 상태로 존재하고 있는 것으로 추찰된다.
구리 와이어 (4) 는, 심선인 구리에 Ba, Ca, Sr, Be, Al 또는 희토류 금속을 0.001 질량％ ∼ 0.003 질량％ 도프함으로써, 접합 강도를 더 개선할 수 있다.
구리 와이어 (4) 는, Pd 및 Pt 중 어느 것에서 선택되는 금속을 도프한 구리 합금을 용해노에서 주조하고, 그 주괴를 롤 압연하고, 그리고 다이스를 사용하여 신선 (伸線) 가공을 실시하고, 연속적으로 와이어를 소인 (掃引) 하면서 가열하는 후열 처리를 실시하여 얻은 것을 사용할 수 있다.
구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 에 있어서, 구리 와이어 (4) 의 선단에는 구리 볼 (4a) 이 형성되어 있다.
반도체 장치 (10) 는, 구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 에, Cu 및 Al 을 함유하는 CuAl 합금층 (7a) 이 형성되어 있어도 되고, 대기 중 200 ℃ 에서 16 시간 가열했을 때 CuAl 합금층 (7a) 이 형성되어 있어도 된다. CuAl 합금층 (7a) 은, Cu 및 Al 의 함유량이 각종의 것을 함유하고 있고, Cu 는 구리 와이어 (4) 에 함유되는 주성분의 것이고, Al 은 전극 패드 (6) 에 함유되는 주성분의 것이다. CuAl 합금층 (7a) 은, 접합시의 가열 또는 밀봉 후의 열처리에 의해 전극 패드 (6) 중의 Al 과 구리 볼 (4a) 중의 Cu 가 확산되어 형성되는 영역이고, Cu 와 Al 을 주로 함유한다. 여기서, Cu 와 Al 을 주로 함유한다는 것은, CuAl 합금층 (7a) 전체에 대해 Cu 의 함유량과 Al 의 함유량의 합계가 50 질량％ 보다 큰 것을 말하고, 바람직하게는 80 질량％ 이상이며, 보다 바람직하게는 90 질량％ 이상이며, 더욱 바람직하게는 95 질량％ 이상인 것을 말한다.
CuAl 합금층 (7a) 은, 구체적으로는 CuAl2 층과, CuAl2 층보다 Cu 함유량이 많은 층을 포함한다. CuAl 합금층 (7a) 에 있어서, CuAl2 층은, Cu 함유량이 많은 층보다 CuAl 합금층 (7a) 중에 차지하는 비율이 높은 것이 바람직하다. CuAl 합금층 (7a) 의 두께는 예를 들어 0.2 ∼ 5 ㎛ 로 할 수 있다.
배리어층 (7b) 은, Pd 및 Pt 중 어느 것에서 선택되는 금속을 함유하는 층이고, 추가로 Cu 를 함유하고 있어도 된다. 구체적으로는, 배리어층 (7b) 중의 Pd 및 Pt 의 질량 비율은, 구리 와이어 (4) 중의 Pd 및 Pt 의 질량 비율의 1.1 ∼ 2 배인 것이 바람직하고, 1.2 ∼ 1.8 배인 것이 보다 바람직하다.
배리어층 (7b) 은, 구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 에 있어서 이하와 같이 하여 형성된다.
구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 가 열처리됨으로써, 구리 와이어 (4) 중의 확산 속도가 빠른 Cu 가 전극 패드 (6) 로 확산된다. 한편, 구리 와이어 (4) 중의 확산 속도가 느린 Pd 및 Pt 중 어느 것에서 선택되는 금속은, CuAl 합금층 (7a) 상에 머물러 점차 농축되어, 그 후 배리어층 (7b) 이 된다.
이로써, 구리 와이어 (4) 중의 Cu 가 전극 패드 (6) 로 확산되는 것을 억제할 수 있다. 또, CuAl 합금층 (7a) 으로 더 확산되는 것을 억제할 수 있기 때문에, CuAl 합금층 (7a) 에 있어서 CuAl2 층보다 Cu 함유량이 많은 층이 성장하는 것을 저감시킬 수 있다. 또한, CuAl2 층보다 Cu 함유량이 많은 층이, 밀봉 수지 (5) 로부터 발생하는 할로겐에 의해 부식됨으로써 발생되는 단선을 저감시킬 수 있게 된다.
배리어층 (7b) 은, 반도체 장치 (10) 를 대기 중 200 ℃ 에서 16 시간 가열했을 때, CuAl 합금층 (7a) 과 구리 와이어 (4) 사이에 형성되어 있으면 되고, 반도체 장치 (10) 에 미리 배리어층 (7b) 이 형성되어 있어도 된다.
배리어층 (7b) 이 형성되는 이유의 상세함은 명확하지 않지만, 다음과 같이 추측된다.
구리 와이어 (4) 중의 확산 속도가 느린 Pd 및 Pt 의 농도를 높임으로써, 구리 와이어 (4) 와 전극 패드 (6) 의 접합 후, 접합부 (7) 부근에 머무르는 Pd 및 Pt 의 양을 증가시킬 수 있어 배리어층 (7b) 이 형성되기 쉬워지는 것, 또는 밀봉 수지 (5) 의 175 ℃ 의 탄성률이 500 MPa 이상 15000 MPa 이하임으로써, 밀봉시 및 밀봉 후에 있어서, 구리 와이어 (4) 와 전극 패드 (6) 의 계면에 주는 스트레스를 저감시키면서 구리 와이어 (4) 의 움직임을 적당히 구속시킬 수 있기 때문에, 접합부의 응력에 의한 파괴를 방지하여 더욱 배리어층이 형성되기 쉬워지는 것, 또는 양자의 조합에 의한 것 등의 이유가 생각된다.
배리어층 (7b) 의 두께는 0.01 ∼ 3 ㎛ 인 것이 바람직하고, 0.05 ∼ 2 ㎛ 인 것이 보다 바람직하다.
접합부 (7) 는 전극 패드 (6) 의 계면에 있어서 저면이 평탄한 것이 바람직하다.
또, 반도체 장치 (10) 에 있어서, 접합부 (7) 에 있어서의 Pd 및 Pt 의 함유량은, 구리 와이어 (4) 의 접합부 (7) 이외의 부분에 있어서의 Pd 및 Pt 의 함유량보다 높아진다. 구체적으로는, 구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 이외의 부분에 있어서의 구리 와이어 (4) 중의 Pd 및 Pt 의 함유량에 대한, 구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 에 있어서의 Pd 및 Pt 의 함유량이 1 보다 큰 것이 바람직하고, 고온 보관 특성의 관점에서 1.3 이상인 것이 보다 바람직하다. 「접합부 (7) 에 있어서의 Pd 및 Pt 의 함유량」이란, 접합부 (7) 의 어느 영역이어도 되지만, 보다 바람직하게는 구리 와이어 (4) 와 전극 패드 (6) 의 계면 근방의 Pd 및 Pt 의 함유량이다.
접합부 (7) 에 있어서의 Pd 및 Pt 의 함유량을, 구리 와이어 (4) 의 접합부 (7) 이외의 부분에 있어서의 Pd 및 Pt 의 함유량보다 높게 하는 방법으로는, 예를 들어, Pd 및 Pt 의 농도가 높은 구리 와이어 (4) 를 사용하는 방법, 175 ℃ 의 탄성률이 500 MPa 이상 15000 MPa 이하의 밀봉 수지를 사용하는 방법 등을 들 수 있다. 그 메커니즘의 상세함은 명확하지 않지만, Pd 및 Pt 는 전극 패드 (6) 로의 확산 속도가 느리기 때문에, 구리 와이어 (4) 와 전극 패드 (6) 의 접합 후, 구리 와이어 (4) 로부터 전극 패드 (6) 로 확산되는 Pd 및 Pt 가 접합부 (7) 에 머무르기 쉬워지는 것으로 생각된다. 또, 상기 탄성률의 밀봉 수지 (5) 에 의해 밀봉시 및 밀봉 후에 있어서, 구리 와이어 (4) 와 전극 패드 (6) 의 계면에 주는 스트레스를 저감시키면서 구리 와이어 (4) 의 움직임을 적당히 구속시킬 수 있기 때문에, 접합부의 응력에 의한 파괴를 방지하여, Pd 및 Pt 의 함유량을 높게 할 수 있는 것으로 생각된다.
밀봉 수지 (5) 는, 경화성 수지의 경화체이고, 구체적으로는 (A) 에폭시 수지 및 (B) 경화제를 함유하는 에폭시 수지 조성물을 경화시킨 것이 보다 바람직하다.
밀봉 수지 (5) 의 175 ℃ 의 탄성률이 500 MPa 이상 15000 MPa 이하가 바람직하고, 800 이상 5000 이하인 것이 보다 바람직하다. 이로써, 구리 와이어 (4) 와 전극 패드 (6) 의 계면에 주는 스트레스를 저감시키면서 구리 와이어 (4) 의 움직임을 적당히 구속시킬 수 있기 때문에, 더욱 배리어층이 형성되기 쉬워지고, 고온 보관 특성을 향상시킬 수 있다.
(A) 에폭시 수지로는, 1 분자 내에 에폭시기를 2 개 이상 갖는 모노머, 올리고머, 폴리머 전반이고, 그 분자량, 분자 구조를 특별히 한정하는 것은 아니지만, 예를 들어, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 테트라메틸비스페놀 F 형 에폭시 수지 등의 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지；페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지；트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지 등의 다관능 에폭시 수지；페닐렌 골격을 갖는 페놀아르알킬형 에폭시 수지, 비페닐렌 골격을 갖는 페놀아르알킬형 에폭시 수지 등의 아르알킬형 에폭시 수지；디하이드록시나프탈렌형 에폭시 수지, 디하이드록시나프탈렌의 2 량체를 글리시딜에테르화시켜 얻어지는 에폭시 수지 등의 나프톨형 에폭시 수지；트리글리시딜이소시아누레이트, 모노알릴디글리시딜이소시아누레이트 등의 트리아진 핵 함유 에폭시 수지；디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 유교 고리형 탄화수소 화합물 변성 페놀형 에폭시 수지를 들 수 있고, 이것들은 1 종류를 단독으로 사용해도 되고 2 종류 이상을 병용해도 된다.
또한, 상기 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 테트라메틸비스페놀 F 형 에폭시 수지 등의 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지는 결정성을 갖는 것이 바람직하다.
바람직하게는 에폭시 수지 (A) 로서, 하기 식 (1) 로 나타내는 에폭시 수지, 하기 식 (2) 로 나타내는 에폭시 수지, 및 하기 식 (3) 으로 나타내는 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 것을 사용할 수 있다.
[화학식 1]
Figure 112014098601137-pct00001
[식 (1) 중, Ar1 은 페닐렌기 또는 나프틸렌기를 나타내고, Ar1 이 나프틸렌기인 경우, 글리시딜에테르기는 α 위치, β 위치 중 어느 쪽에 결합되어 있어도 되고, Ar2 는 페닐렌기, 비페닐렌기 및 나프틸렌기 중 어느 하나의 기를 나타내고, R5 및 R6 은 각각 독립적으로 탄소수 1 ∼ 10 의 탄화수소기를 나타내고, g 는 0 ∼ 5 의 정수이고, h 는 0 ∼ 8 의 정수이고, n3 은 중합도를 나타내고, 그 평균값은 1 ∼ 3 이다.]
[화학식 2]
Figure 112014098601137-pct00002
[식 (2) 중, 복수 존재하는 R9 는 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n5 는 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
[화학식 3]
Figure 112014098601137-pct00003
[식 (3) 중, 복수 존재하는 R10 및 R11 은 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n6 은 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
(A) 에폭시 수지의 함유량은, 에폭시 수지 조성물 전체에 대해 3 질량％ 이상인 것이 바람직하고, 5 질량％ 이상인 것이 보다 바람직하고, 8 질량％ 이상이 더욱 바람직하다. 이렇게 함으로써, 점도 상승에 의한 와이어 절삭을 야기시킬 우려를 줄일 수 있다. 또, 에폭시 수지 (A) 의 함유량은, 에폭시 수지 조성물 전체에 대해 18 질량％ 이하인 것이 바람직하고, 13 질량％ 이하인 것이 보다 바람직하고, 11 질량％ 이하가 더욱 바람직하다. 이렇게 함으로써, 흡수율 증가에 의한 내습 신뢰성의 저하 등을 야기시킬 우려를 줄일 수 있다.
(B) 경화제로는, 예를 들어 중부가형 경화제, 촉매형 경화제, 축합형 경화제 3 타입으로 크게 나눌 수 있다.
중부가형 경화제로는, 예를 들어, 디에틸렌트리아민 (DETA), 트리에틸렌테트라민 (TETA), 메타자일렌디아민 (MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄 (DDM), m-페닐렌디아민 (MPDA), 디아미노디페닐술폰 (DDS) 등의 방향족 폴리 아민 이외에, 디시안디아미드 (DICY), 유기산 디하이드라지드 등을 함유하는 폴리아민 화합물；헥사하이드로 무수 프탈산 (HHPA), 메틸테트라하이드로 무수 프탈산 (MTHPA) 등의 지환족 산무수물, 무수 트리멜리트산 (TMA), 무수 피로멜리트산 (PMDA), 벤조페논테트라카르복실산 (BTDA) 등의 방향족 산무수물 등을 함유하는 산무수물；노볼락형 페놀 수지, 폴리비닐페놀 등의 페놀 수지계 경화제；폴리술파이드, 티오에스테르, 티오에테르 등의 폴리메르캅탄 화합물；이소시아네이트프리폴리머, 블록화 이소시아네이트 등의 이소시아네이트 화합물；카르복실산 함유 폴리에스테르 수지 등의 유기산류 등을 들 수 있다.
촉매형 경화제로는, 예를 들어, 벤질디메틸아민 (BDMA), 2,4,6-트리스디메틸아미노메틸페놀 (DMP-30) 등의 3 급 아민 화합물；2-메틸이미다졸, 2-에틸-4-메틸이미다졸 (EMI24) 등의 이미다졸 화합물；BF3 착물 등의 루이스산 등을 들 수 있다.
축합형 경화제로는, 예를 들어, 레조르형 페놀 수지；메틸올기 함유 우레아 수지와 같은 우레아 수지；메틸올기 함유 멜라민 수지와 같은 멜라민 수지 등을 들 수 있다.
이들 중에서도, 내연성, 내습성, 전기 특성, 경화성, 보존 안정성 등의 밸런스 면에서 페놀 수지계 경화제가 바람직하다. 페놀 수지계 경화제는, 1 분자 내에 페놀성 수산기를 2 개 이상 갖는 모노머, 올리고머, 폴리머 전반이고, 그 분자량, 분자 구조를 특별히 한정하는 것은 아니지만, 예를 들어, 페놀노볼락 수지, 크레졸노볼락 수지, 비스페놀노볼락 등의 노볼락형 수지；트리페놀메탄형 페놀 수지 등의 다관능형 페놀 수지；테르펜 변성 페놀 수지, 디시클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지；페닐렌 골격 및 비페닐렌 골격 중 어느 것에서 선택되는 골격을 갖는 페놀아르알킬 수지, 페닐렌 및 비페닐렌 골격 중 어느 것에서 선택되는 골격을 갖는 나프톨아르알킬 수지 등의 아르알킬형 수지；비스페놀 A, 비스페놀 F 등의 비스페놀 화합물 등을 들 수 있고, 이것들은 1 종류를 단독으로 사용해도 되고 2 종류 이상을 병용해도 된다.
바람직하게는 (B) 경화제로서, 하기 식 (4) 로 나타내는 화합물로 이루어지는 군에서 선택되는 적어도 1 종의 경화제를 사용할 수 있다.
[화학식 4]
Figure 112014098601137-pct00004
[식 (4) 중, Ar3 은 페닐렌기 또는 나프틸렌기를 나타내고, Ar3 이 나프틸렌기인 경우, 수산기는 α 위치, β 위치 중 어느 쪽에 결합되어 있어도 되고, Ar4 는 페닐렌기, 비페닐렌기 및 나프틸렌기 중 어느 하나의 기를 나타내고, R7 및 R8 은 각각 독립적으로 탄소수 1 ∼ 10 의 탄화수소기를 나타내고, i 는 0 ∼ 5 의 정수이고, j 는 0 ∼ 8 의 정수이고, n4 는 중합도를 나타내고, 그 평균값은 1 ∼ 3 이다.]
(B) 경화제의 함유량은, 에폭시 수지 조성물 중에 2 질량％ 이상인 것이 바람직하고, 3 질량％ 이상인 것이 보다 바람직하고, 6 질량％ 이상인 것이 더욱 바람직하다. 이렇게 함으로써, 충분한 유동성을 얻을 수 있다. 또, (B) 경화제의 함유량은, 에폭시 수지 조성물 중에 15 질량％ 이하인 것이 바람직하고, 11 질량％ 이하인 것이 보다 바람직하고, 8 질량％ 이하인 것이 더욱 바람직하다. 이렇게 함으로써, 흡수율 증가에 의한 내습 신뢰성의 저하 등을 야기시킬 우려를 줄일 수 있다.
또, (B) 경화제로서 페놀 수지계 경화제를 사용하는 경우에 있어서의 에폭시 수지와 페놀 수지계 경화제의 배합 비율로는, 전체 에폭시 수지의 에폭시기 수 (EP) 와 전체 페놀 수지계 경화제의 페놀성 수산기 수 (OH) 의 당량비 (EP)/(OH) 가 0.8 ∼ 1.3 인 것이 바람직하다. 당량비가 이 범위이면, 에폭시 수지 조성물의 경화성의 저하 또는 수지 경화물의 물성의 저하 등을 야기시킬 우려가 적다.
또, 밀봉 수지 (5) 를 형성하는 에폭시 수지 조성물에는, (C) 충전재 및 필요에 따라 (D) 중화제나 (E) 경화 촉진제를 함유하고 있어도 된다.
(C) 충전재로는, 일반적인 반도체 밀봉용 에폭시 수지 조성물에 사용되고 있는 것을 사용할 수 있다. 예를 들어, 용융 구상 (球狀) 실리카, 용융 파쇄 실리카, 결정 실리카, 탤크, 알루미나, 티탄 화이트, 질화 규소 등의 무기 충전재, 오르가노 실리콘 파우더, 폴리에틸렌 파우더 등의 유기 충전재를 들 수 있고, 그 중에서도 용융 구상 실리카가 특히 바람직하다. 이들 충전재는, 1 종을 단독으로 사용해도 되고 2 종 이상을 병용해도 상관없다. 또, (C) 충전재의 형상으로는, 에폭시 수지 조성물의 용융 점도의 상승을 억제하고, 또한 충전재의 함유량을 높이기 위해서는, 가능한 한 진구상 (眞球狀) 이며, 또한 입도 분포가 브로드인 것이 바람직하다. 또, 충전재가 커플링제에 의해 표면 처리되어 있어도 상관없다. 또한 필요에 따라 충전재를 에폭시 수지 또는 페놀 수지 등으로 미리 처리하여 사용해도 되고, 처리 방법으로는, 용매를 사용하여 혼합한 후에 용매를 제거하는 방법이나, 직접 충전재에 첨가하고 혼합기를 사용하여 혼합 처리하는 방법 등이 있다.
(C) 충전재의 함유량은, 에폭시 수지 조성물의 충전성, 반도체 장치의 신뢰성의 관점에서, 에폭시 수지 조성물 전체에 대해 65 질량％ 이상인 것이 바람직하고, 75 질량％ 이상인 것이 보다 바람직하고, 80 질량％ 이상이 더욱 바람직하다. 이렇게 함으로써, 저흡습성, 저열팽창성이 얻어지기 때문에 내습 신뢰성이 불충분해질 우려를 줄일 수 있다. 또, (C) 충전재의 함유량은, 성형성을 고려하면, 에폭시 수지 조성물 전체에 대해 93 질량％ 이하인 것이 바람직하고, 91 질량％ 이하인 것이 보다 바람직하고, 86 질량％ 이하가 더욱 바람직하다. 이렇게 함으로써, 유동성이 저하되어 성형시에 충전 불량 등이 발생하거나 고점도화에 의한 반도체 장치 내의 와이어 흐름 등의 문제가 발생하거나 할 우려를 줄일 수 있다.
(D) 중화제는, 에폭시 수지 조성물 또는 그 경화체인 밀봉 수지 (5) 의 가열에 의해 발생하는 산성의 부식성 가스를 중화시키는 것을 사용할 수 있다. 이로써, 구리 와이어 (4) 와 반도체 소자 (1) 의 전극 패드 (6) 의 접합부 (7) 의 부식 (산화 열화) 을 억제할 수 있다. 구체적으로는, (D) 중화제로서 염기성 금속염, 특히 칼슘 원소를 함유하는 화합물, 알루미늄 원소를 함유하는 화합물 및 마그네슘 원소를 함유하는 화합물로 이루어지는 군에서 선택되는 적어도 1 종을 사용할 수 있다.
상기 칼슘 원소를 함유하는 화합물로는, 탄산 칼슘, 붕산 칼슘, 메타규산 칼슘 등을 들 수 있고, 그 중에서도, 불순물의 함유량, 내수성 및 저흡수율의 관점에서 탄산 칼슘이 바람직하고, 탄산 가스 반응법에 의해 합성된 침강성 탄산 칼슘이 보다 바람직하다.
상기 알루미늄 원소를 함유하는 화합물로는, 수산화 알루미늄, 베마이트 등을 들 수 있다. 그 중에서도, 수산화 알루미늄이 바람직하고, 수산화 알루미늄에서는 2 단계 바이어법으로 합성된 저소다수 산화 알루미늄이 보다 바람직하다.
상기 마그네슘 원소를 함유하는 화합물로는, 하이드로탈사이트, 산화 마그네슘, 탄산 마그네슘 등을 들 수 있고, 그 중에서도 불순물의 함유량 및 저흡수율의 관점에서 하기 식 (5) 로 나타내는 하이드로탈사이트가 바람직하다.
MaAlb(OH)2a＋3b―2c(CO3)cㆍmH2O (5)
[식 (5) 중, M 은 적어도 Mg 를 함유하는 금속 원소를 나타내고, a, b, c 는 각각 2≤a≤8, 1≤b≤3, 0.5≤c≤2 를 만족시키는 수이며, m 은 0 이상의 정수이다.]
구체적인 하이드로탈사이트로는, Mg6Al2(OH)16(CO3)ㆍmH2O, Mg3ZnAl2(OH)12(CO3)ㆍmH2O, Mg4.3Al2(OH)12.6(CO3)ㆍmH2O 등을 들 수 있다.
(D) 중화제의 함유량으로는, 에폭시 수지 조성물 전체에 대해 0.01 ∼ 10 질량％ 가 바람직하다. (D) 중화제의 함유량을 0.01 질량％ 이상으로 함으로써, 중화제의 첨가 효과를 충분히 발휘시킬 수 있고, 구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 의 부식 (산화 열화) 을 보다 확실하게 방지하여, 반도체 장치의 고온 보관 특성을 향상시킬 수 있다. 또, (D) 중화제의 함유량을 10 질량％ 이하로 함으로써, 흡습율을 저하시킬 수 있기 때문에 내땜납 크랙성이 향상되는 경향이 있다. 특히, 부식 방지제로서 탄산 칼슘이나 하이드로탈사이트를 사용한 경우에는, 상기와 동일한 관점에서, 그 함유량은 에폭시 수지 조성물 전체에 대해 0.05 ∼ 2 질량％ 인 것이 바람직하다.
(E) 경화 촉진제는, 에폭시 수지의 에폭시기와 경화제 (예를 들어, 페놀 수지계 경화제의 페놀성 수산기) 의 가교 반응을 촉진시키는 것이면 되고, 일반적인 반도체 밀봉용 에폭시 수지 조성물에 사용하는 것을 이용할 수 있다. 예를 들어, 1,8-디아자비시클로(5,4,0)운데센-7 등의 디아자비시클로알켄 및 그 유도체；트리페닐포스핀, 메틸디페닐포스핀 등의 유기 포스핀류；2-메틸이미다졸 등의 이미다졸 화합물；테트라페닐포스포늄ㆍ테트라페닐보레이트 등의 테트라 치환 포스포늄ㆍ테트라 치환 보레이트；포스핀 화합물과 퀴논 화합물의 부가물 등을 들 수 있고, 이것들은 1 종류를 단독으로 사용해도 되고 2 종 이상을 병용해도 상관없다.
(E) 경화 촉진제의 함유량은, 에폭시 수지 조성물 전체에 대해 0.05 질량％ 이상인 것이 바람직하고, 0.1 질량％ 이상인 것이 보다 바람직하다. 이렇게 함으로써, 경화성의 저하를 야기시킬 우려를 줄일 수 있다. 또, (E) 경화 촉진제의 함유량은, 에폭시 수지 조성물 전체에 대해 1 질량％ 이하인 것이 바람직하고, 0.5 질량％ 이하인 것이 보다 바람직하다. 이렇게 함으로써, 유동성의 저하를 야기시킬 우려를 줄일 수 있다.
밀봉 수지 (5) 를 형성하기 위한 에폭시 수지 조성물에는, 추가로 필요에 따라, 수산화 지르코늄 등의 알루미늄 부식 방지제；산화 비스무트 수화물 등의 무기 이온 교환체；γ-글리시독시프로필트리메톡시실란, 3-메르캅토프로필트리메톡시실란, 3-아미노프로필트리메톡시실란 등의 커플링제；카본 블랙, 벵갈라 등의 착색제；실리콘 고무 등의 저응력 성분；카르나바 왁스 등의 천연 왁스, 합성 왁스, 스테아르산 아연 등의 고급 지방산 및 그 금속염류 혹은 파라핀 등의 이형제；수산화 알루미늄, 수산화 마그네슘, 붕산 아연, 몰리브덴산 아연, 포스파젠 등의 난연제, 산화 방지제 등의 각종 첨가제를 적절히 배합해도 된다.
밀봉 수지 (5) 를 형성하기 위한 에폭시 수지 조성물은, 전술한 각 성분을, 예를 들어, 믹서 등을 사용하여 15 ℃ ∼ 28 ℃ 에서 혼합한 것, 그리고 그 후, 롤, 니더, 압출기 등의 혼련기로 용융 혼련하고, 냉각 후 분쇄한 것 등, 필요에 따라 적절히 분산도나 유동성 등을 조정한 것을 사용할 수 있다.
계속해서, 본 실시 형태에 관련된 반도체 장치 (10) 의 제조 방법의 일례에 대해 설명한다.
먼저, 공지된 반도체 제조 프로세스에 의해 반도체 소자 (1) 의 최상층의 보호막 (8) 의 일부를 개구하여 전극 패드 (6) 를 형성한다. 보호막 (8) 은 SiN 등의 절연막으로부터 형성된다. 이어서, 또한 공지된 후공정 프로세스에 의해 전극 패드 (6) 를 구비한 반도체 소자 (1) 를 리드 프레임 (3) 상의 다이 패드부 (3a) 에 설치하고, 구리 와이어 (4) 에 의해 전극 패드 (6) 와 이너 리드부 (3b) 를 와이어 본딩한다.
본딩은 예를 들어 이하의 수순으로 실시한다. 먼저, 구리 와이어 (4) 의 선단에 소정 직경의 구리 볼 (4a) (단, 도 2 는 본딩 후의 형상으로 도시하고 있다) 을 형성한다. 이어서, 구리 볼 (4a) 을 전극 패드 (6) 상면에 대해 실질적으로 수직으로 강하시키고, 구리 볼 (4a) 과 전극 패드 (6) 를 접촉시키면서 초음파 진동을 준다.
이로써, 구리 볼 (4a) 의 저부가 전극 패드 (6) 에 접촉되어 접합면이 형성된다.
또한, 리드 프레임 (3) 의 이너 리드부 (3b) 와 반도체 소자 (1) 는, 와이어의 리버스 본드로 접합되어 있어도 된다. 리버스 본드에서는, 먼저 반도체 소자 (1) 의 전극 패드 (6) 에 구리 와이어 (4) 의 선단에 형성된 볼을 접합시키고, 구리 와이어 (4) 를 절단하여 스티치 접합용의 범프를 형성한다. 다음으로 리드 프레임 (3) 의 금속 도금된 이너 리드부 (3b) 에 대해 와이어의 선단에 형성된 볼을 접합시키고, 반도체 소자의 범프에 스티치 접합시킨다. 리버스 본드에서는 정 (正) 본딩보다 반도체 소자 (1) 상의 와이어 높이를 낮게 할 수 있기 때문에, 반도체 소자 (1) 의 접합 높이를 낮게 할 수 있다.
이어서, 트랜스퍼 몰드, 컴프레션 몰드, 인젝션 몰드 등의 종래부터의 성형 방법으로, 경화성 수지 (예를 들어, 상기 서술한 에폭시 수지 조성물) 를 경화 성형하고, 반도체 소자 (1), 구리 와이어 (4) 및 이너 리드부 (3b) 를 밀봉하고, 80 ℃ ∼ 200 ℃ 정도의 온도에서 10 분 ∼ 24 시간 정도의 시간을 들여 후경화를 실시한다. 후경화는 150 ℃ ∼ 200 ℃ 에서 2 ∼ 16 시간 실시하는 것이 보다 바람직하다. 그 후, 밀봉 수지 (5) 에 의해 밀봉된 반도체 소자 (1) 는 전자 기기 등에 탑재할 수 있다.
이와 같이 제조된 반도체 장치 (10) 는, 구리 와이어 (4) 중의 Pd 및 Pt 의 함유량에 대한, 접합부 (7) 에 있어서의 Pd 및 Pt 의 함유량이 1 보다 커져 있다. 또, 반도체 장치 (10) 는, 밀봉 수지 (5) 로 밀봉하는 공정 이후에 대기 중 200 ℃ 에서 16 시간 가열했을 때, 구리 와이어 (4) 와 전극 패드 (6) 의 접합부 (7) 에, Pd 및 Pt 중 어느 것에서 선택되는 금속을 함유하는 배리어층 (7b) 이 형성된다. 즉, 구리 와이어 (4) 중의 Pd 및 Pt 의 함유량에 대한, 접합부 (7) 에 있어서의 Pd 및 Pt 의 함유량이 1 보다 크고, 또한 배리어층 (7b) 이 형성되는 반도체 장치 (10) 에서는, 제조 프로세스나 사용시에 접합부 (7) 의 열에 의해 구리 볼 (4a) 로부터 Cu 가 우선적으로 전극 패드 (6) 로 확산되어 접합부 (7) 에 CuAl 합금층 (7a) 이 형성됨과 함께, 구리 볼 (4a) 중의 Pt, Pd 또는 이들의 양방은 전극 패드 (6) 로 확산되지 않고 CuAl 합금층 (7a) 상에 잔류한다. 이로써, 구리 와이어 (4) 중의 Cu 가 CuAl 합금층 (7a) 을 향해 더 확산되는 것을 방지할 수 있어 CuAl 합금층 (7a) 의 성장을 억제할 수 있다. 따라서, 본 발명에 따르면, 본딩 후에 고온 고열 프로세스를 채용하는 경우나, 사용 환경이 고온하인 경우 (예를 들어, 자동차 등의 엔진 주변에 설치되는 경우) 에도 높은 접속 신뢰성을 유지할 수 있다.
이상, 도면을 참조하여 본 발명의 실시 형태에 대해 서술했지만, 이것들은 본 발명의 예시이고, 상기 이외의 여러가지 구성을 채용할 수도 있다.
예를 들어, 본 발명은, 기판에 탑재된 반도체 소자와, 알루미늄을 주성분으로 하고 상기 반도체 소자에 형성된 전극 패드와, 상기 기판에 형성된 접속 단자와 상기 전극 패드를 접속시키고 구리를 주성분으로 하는 구리 와이어와, 상기 반도체 소자 및 상기 구리 와이어를 밀봉하는 밀봉 수지를 갖고, 상기 구리 와이어 중의 팔라듐 및 백금의 합계량이 상기 구리 와이어 전체에 대해 0.1 중량％ 이상 2 중량％ 이하인 반도체 장치에 관한 것이다.
실시예
이하, 실시예 및 비교예에 기초하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
제조예 1 ∼ 5
표 1 에 나타내는 각 성분을 믹서를 사용하여 15 ∼ 28 ℃ 에서 혼합하고, 이어서 70 ℃ ∼ 100 ℃ 에서 롤 혼련하였다. 냉각 후, 분쇄하여 에폭시 수지 조성물을 얻었다. 또한, 표 1 중, 각 성분의 상세함은 하기와 같다. 또, 표 1 중의 단위는 질량％ 이다.
＜(A) 에폭시 수지＞
에폭시 수지-OCN：EOCN-1020-55, 닛폰 화약 주식회사 제조, 에폭시 당량 200
Br 화 에폭시：EPICLON 152-S, 다이닛폰 잉크 화학공업 주식회사 제조, 에폭시 당량 359
에폭시 수지-2：NC3000P, 닛폰 화약 주식회사 제조, 에폭시 당량 276
에폭시 수지-3：YX4000K, 미츠비시 화학 주식회사 제조, 에폭시 당량 185
＜(B) 경화제＞
경화제-PN：PR-HF-3, 스미토모 베이크라이트 주식회사 제조, 수산기 당량 105
＜(C) 충전재＞
용융 구상 실리카：FB-820, 덴키 화학공업 주식회사 제조, 평균 입경 26.5 ㎛, 105 ㎛ 이상의 입자 1 ％ 이하
＜(D) 중화제＞
하이드로탈사이트：DHT-4A (등록상표) (상기 식 (5) 에 있어서, a 가 4.3 이고, b 가 2 이고, c 가 1 인 하이드로탈사이트), 쿄와 화학공업 주식회사 제조
＜(E) 경화 촉진제＞
트리페닐포스핀：TPP, 홋쿄 화학공업 주식회사 제조
＜그 밖의 성분＞
커플링제：γ-글리시독프로필트리메톡시실란
착색제：카본 블랙
이형제：카르나바 왁스
EMC 제조예 1 제조예 2 제조예 3 제조예 4 제조예 5
에폭시 수지-OCN 9.18 7.49 5.79 4.09
Br 화 에폭시 2.00 4.00 6.00
에폭시 수지-2 4.75
에폭시 수지-3 4.75
경화제-PN 4.82 4.51 4.21 3.91 4.50
충전재 84.95 84.95 84.95 84.95 84.95
중화재 0.05 0.05 0.05 0.05 0.05
경화촉진제 0.10 0.10 0.10 0.10 0.10
착색제 0.30 0.30 0.30 0.30 0.30
커플링제 0.20 0.20 0.20 0.20 0.20
이형제 0.40 0.40 0.40 0.40 0.40
합계 100.00 100.00 100.00 100.00 100.00
SF(㎝) 108 106 102 101 127
GT(sec) 35 34 31 31 43
불순물-Na(ppm) 1 1 2 2 2
불순물-C(ppm) 17 20 15 18 17
불순물-Br(ppm) 0 12 28 43 0
탄성률(Mpa, 175℃) 2230 2250 2280 2300 1440
제조예 1 ∼ 5 에서 얻어진 에폭시 수지 조성물의 물성을 이하의 방법에 의해 측정하였다. 그 결과를 표 1 에 나타낸다.
＜스파이럴 플로우 (SF)＞
저압 트랜스퍼 성형기 (코타키 정기 주식회사 제조 「KTS-15」) 를 사용하여, EMMI-1-66 에 준한 스파이럴 플로우 측정용 금형에, 금형 온도 175 ℃, 주입 압력 6.9 MPa, 경화 시간 120 초의 조건에서 제조예 1 ∼ 4 의 에폭시 수지 조성물을 각각 주입하고, 유동 길이 (단위：㎝) 를 측정하였다.
＜겔 타임 (GT)＞
175 ℃ 로 가열한 열판 상에서 제조예 1 ∼ 4 의 에폭시 수지 조성물을 각각 용융 후, 주걱으로 반죽하면서 경화될 때까지의 시간 (초) 를 측정하였다.
＜불순물량의 측정＞
금형 온도 175 ℃, 주입 압력 7.5 MPa, 경화 시간 2 분 동안 저압 트랜스 퍼 성형기 (코타키 정기 주식회사 제조 「KTS-15」) 를 사용하여 50 mmφ×3 mm 의 시험편을 성형하였다. 175 ℃, 8 시간의 후경화 후에 미분쇄하여, 5 g 의 분쇄품에 50 ㎖ 의 증류수를 첨가하여 테플론 (등록상표) 라이닝한 용기에 넣고 125 ℃ 20 시간의 처리를 실시하고, 처리 후의 상청액을 이온 크로마토그래프 분석에 의해 정량을 실시하였다.
실시예 1 ∼ 11, 비교예 1 ∼ 6
알루미늄제 전극 패드 (Al 순도 99.9 질량％, 두께 1 ㎛ 의 알루미늄 패드) 를 구비하는 TEG (TEST ELEMENT GROUP) 칩 (3.5 mm×3.5 mm) 을 352 핀 BGA (기판은 두께 0.56 mm, 비스말레이미드ㆍ트리아진 수지/유리 클로스 기판, 패키지 사이즈는 30 mm×30 mm, 두께 1.17 mm) 의 다이 패드부에 접착시키고, TEG 칩의 알루미늄제 전극 패드와 기판의 전극 패드를 데이지 체인 접속이 되도록, 표 2, 3 에 나타내는 구리 와이어를 사용하여 와이어 피치 80 ㎛ 로 와이어 본딩하였다. 이를, 저압 트랜스퍼 성형기 (TOWA 제조 「Y 시리즈」) 를 사용하여, 금형 온도 175 ℃, 주입 압력 6.9 MPa, 경화 시간 2 분의 조건에서, 표 2, 3 에 나타내는 바와 같이 제조예 1 ∼ 5 중 어느 것의 에폭시 수지 조성물을 사용하며 밀봉 성형하여, 352 핀 BGA 패키지를 제작하였다. 이 패키지를 175 ℃, 4 시간의 조건에서 후경화시킨 후, 반도체 장치를 얻었다.
또한, 표 2, 3 중, 구리 와이어의 상세함은 하기와 같다.
Pd 도프 1：구리 순도 98.99 질량％, Pd 함유량 1 질량％ 의 구리 와이어 (직경 25 ㎛)
Pd 도프 2：구리 순도 99.49 질량％, Pd 함유량 0.5 질량％ 의 구리 와이어 (직경 25 ㎛)
Pt 도프：구리 순도 98.99 질량％, Pt 함유량 1 질량％ 의 구리 와이어 (직경 25 ㎛)
베어：구리 순도 99.99 질량％, Pd 및 Pt 어느 것도 함유하지 않는 구리 와이어 (직경 25 ㎛)
Pd 피복：구리 순도 99.99 질량％ 의 표면에 Pd 를 50 ㎚ 피복한 구리 와이어 (직경 25 ㎛)
＜TEM 분석＞
실시예 1 ∼ 11 및 비교예 1 ∼ 6 의 반도체 장치에 대해 구리 와이어와 전극 패드의 접합부의 구조를 투과형 전자현미경 (TEM) 으로 해석하였다.
실시예 1 ∼ 11, 비교예 1 ∼ 6 의 반도체 장치에서는, 구리 와이어와 알루미늄 패드 사이에 두께 0.3 ㎛ 의 CuAl2 층으로만 이루어지는 CuAl 합금층이 형성되어 있음을 확인하였다.
실시예 1 ∼ 11, 비교예 1 ∼ 6 의 반도체 장치에서는, 구리 와이어와 알루미늄 패드 사이에, 배리어층은 확인할 수 없었지만, 투과형 전자현미경 (TEM) 의 원소 분석으로 해석한 결과, 실시예 1 ∼ 11 에서는, 구리 와이어 중의 Pd, Pt 의 질량 비율에 대해 구리 와이어와 CuAl 합금층 사이의 Pd, Pt 의 질량 비율이 1.02 ∼ 1.08 배로 높아져 있음을 확인하였다.
또, 실시예 1 ∼ 11 및 비교예 1 ∼ 6 의 반도체 장치를 200 ℃ 16 시간 대기 중에서 가열하고, 구리 와이어와 전극 패드의 접합부의 구조를 TEM 으로 해석한 결과, 실시예 1 ∼ 6, 11 의 반도체 장치에서는, 두께 0.3 ㎛ 의 CuAl2 층과 구리 와이어 사이에 두께 0.05 ∼ 0.2 ㎛ 의 Cu/Pd 로 이루어지는 배리어층이 형성되어 있음을 확인하였다. 또한, TEM 의 원소 분석에서, 그 배리어층 중의 Pd 질량 비율이 구리 와이어 중의 Pd 질량 비율에 대해 1.2 ∼ 1.3 배로 증가되어 있음을 확인하였다.
또, 실시예 7 ∼ 10 의 반도체 장치에서는, 두께 0.3 ㎛ 의 CuAl2 층과 구리 와이어 사이에 두께 0.1 ∼ 0.2 ㎛ 의 Cu/Pt 로 이루어지는 배리어층이 형성되어 있음을 확인하였다. TEM 의 원소 분석에서, 그 배리어층 중의 Pt 질량 비율이 구리 와이어 중의 Pt 질량 비율에 대해 1.2 ∼ 1.4 배로 증가되어 있음을 확인하였다.
또, 비교예 1 ∼ 6 의 반도체 장치에서는, 구리 와이어와 알루미늄 패드 사이에 형성된 CuAl2 층의 두께가 0.4 ㎛ 가 되고, CuAl2 층과 구리 와이어 사이에 또한 두께 0.1 ㎛ 의 Cu9Al4 층이 형성되어 있음을 확인하였다. 구리 와이어에 도프하지 않고 표면에 피복한 것만으로는, 대기 중 200 ℃ 에서 16 시간 가열했을 때 배리어층이 형성되지 않음을 알 수 있었다.
＜내습성 및 고온 보관 특성＞
실시예 1 ∼ 11, 비교예 1 ∼ 6 의 반도체 장치에 대해 반도체 장치의 HAST (불포화 내습성 시험) 및 HTSL (고온 보관 시험) 를 실시하였다. 그 결과를 표 2, 3 에 나타낸다. 표 2, 3 중 단위는 시간 (hour) 이다.
구체적으로는 HAST 는 IEC68-2-66 에 준거하여 실시하였다. 시험 조건은 온도를 130 ℃ 및 140 ℃ 로 하고, 85 ％RH, 인가 전압 20 V 로 처리하여 불량이 발생하는 시간을 조사하였다.
또한, HTSL 은 175 ℃ 에서 처리하여, 불량이 발생하는 시간을 조사하였다.
또, HAST 및 HTSL 에 있어서 불량의 판정은, 제작된 패키지 10 개를 사용하여 평가하고, 초기 저항에 대한 처리 후의 저항값이 1.2 배를 초과한 패키지가 발생한 시간을 불량 시간으로 하였다.
실시예1 실시예2 실시예3 실시예4 실시예5 실시예6 실시예11 실시예7 실시예8 실시예9 실시예10
Cu 와이어 Pd 도프 1 Pd 도프 1 Pd 도프 1 Pd 도프 1 Pd 도프 2 Pd 도프 2 Pd 도프 2 Pt도프 Pt 도프 Pt 도프 Pt 도프
에폭시 수지 조성물 제조예1 제조예2 제조예3 제조예4 제조예1 제조예4 제조예5 제조예1 제조예2 제조예3 제조예4
HAST 130℃ ＞1000 ＞1000 ＞1000 ＞1000 960 400 1000 ＞1000 ＞1000 ＞1000 ＞1000
HAST 140℃ ＞1000 ＞1000 ＞1000 ＞1000 870 300 940 ＞1000 ＞1000 ＞1000 ＞1000
HTSL 175℃ ＞4000 ＞4000 ＞4000 ＞4000 3500 1800 4000 ＞4000 ＞4000 ＞4000 ＞4000
비교예 1 비교예 2 비교예 3 비교예 4 비교예 5 비교예 6
Cu 와이어 베어 베어 베어 베어 Pd 피막 Pd 피막
에폭시 수지 조성물 제조예1 제조예2 제조예3 제조예4 제조예1 제조예4
HAST 130℃ 880 480 80 40 900 50
HAST 140℃ 560 200 40 40 610 40
HTSL 175℃ 1344 672 168 168 1410 250
실시예의 반도체 장치에서는, 우수한 고온 내습 특성 및 고온 보관 특성이 보이고, 특히 Pd 또는 Pt 의 도프량이 바람직한 범위인 0.1 ∼ 2 질량％, 보다 바람직한 범위인 0.3 ∼ 1.5 질량％, 더욱 바람직한 범위인 0.5 질량％ 이상 1 질량％ 이하인 구리 와이어를 사용함으로써, 밀봉 수지를 형성하는 에폭시 수지 조성물의 할로겐량에 영향 받지 않고, 안정된 신뢰성과 본딩 작업성을 양립시킬 수 있음이 보였다.
이 출원은, 2012 년 3 월 22 일에 출원된 일본 특허 출원 특원 2012-066161호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 도입한다.

Claims (10)

  1. 기판에 탑재된 반도체 소자와,
    알루미늄을 98 질량% 이상 함유하고 상기 반도체 소자에 형성된 전극 패드와,
    상기 기판에 형성된 접속 단자와 상기 전극 패드를 접속시키고 구리를 98 ∼ 99.9 질량％ 함유하고, 추가로 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 구리 와이어와,
    상기 반도체 소자 및 상기 구리 와이어를 밀봉하는 밀봉 수지를 갖고,
    상기 밀봉 수지는, 하기 식 (1) 로 나타내는 에폭시 수지, 하기 식 (2) 로 나타내는 에폭시 수지, 및 하기 식 (3) 으로 나타내는 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 에폭시 수지 조성물의 경화체이고,
    대기 중 200 ℃ 에서 16 시간 가열했을 때, 상기 구리 와이어와 상기 전극 패드의 접합부에, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 배리어층이 형성되고,
    상기 밀봉 수지의 175 ℃ 의 탄성률이 500 MPa 이상 15000 MPa 이하인, 반도체 장치.
    Figure 112019128422722-pct00010

    [식 (1) 중, Ar1 은 페닐렌기 또는 나프틸렌기를 나타내고, Ar1 이 나프틸렌기인 경우, 글리시딜에테르기는 α 위치, β 위치 중 어느 쪽에 결합되어 있어도 되고, Ar2 는 페닐렌기, 비페닐렌기 및 나프틸렌기 중 어느 하나의 기를 나타내고, R5 및 R6 은 각각 독립적으로 탄소수 1 ∼ 10 의 탄화수소기를 나타내고, g 는 0 ∼ 5 의 정수이고, h 는 0 ∼ 8 의 정수이고, n3 은 중합도를 나타내고, 그 평균값은 1 ∼ 3 이다.]
    Figure 112019128422722-pct00011

    [식 (2) 중, 복수 존재하는 R9 는 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n5 는 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
    Figure 112019128422722-pct00012

    [식 (3) 중, 복수 존재하는 R10 및 R11 은 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n6 은 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
  2. 제 1 항에 있어서,
    대기 중 200 ℃ 에서 16 시간 가열했을 때 형성되는 상기 배리어층의 두께가 0.01 ∼ 3 ㎛ 인, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    대기 중 200 ℃ 에서 16 시간 가열했을 때, 상기 배리어층과 상기 전극 패드 사이에, 구리 및 알루미늄의 합금층이 형성되어 있는, 반도체 장치.
  4. 기판에 탑재된 반도체 소자와,
    알루미늄을 98 질량 % 이상 함유하고 상기 반도체 소자에 형성된 전극 패드와,
    상기 기판에 형성된 접속 단자와 상기 전극 패드를 접속시키고 구리를 98 ~99.9 질량 % 함유하는 구리 와이어와,
    상기 반도체 소자 및 상기 구리 와이어를 밀봉하는 밀봉 수지를 갖고,
    상기 구리 와이어가, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하고,
    상기 구리 와이어 중의 팔라듐 및 백금의 함유량에 대한, 상기 구리 와이어와 상기 전극 패드의 접합부에 있어서의 팔라듐 및 백금의 함유량이 1 보다 크고,
    상기 밀봉 수지는, 하기 식 (1) 로 나타내는 에폭시 수지, 하기 식 (2) 로 나타내는 에폭시 수지, 및 하기 식 (3) 으로 나타내는 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 에폭시 수지 조성물의 경화체고,
    상기 밀봉 수지의 175 ℃ 의 탄성률이 500 MPa 이상 15000 MPa 이하인, 반도체 장치.
    Figure 112019128422722-pct00013

    [식 (1) 중, Ar1 은 페닐렌기 또는 나프틸렌기를 나타내고, Ar1 이 나프틸렌기인 경우, 글리시딜에테르기는 α 위치, β 위치 중 어느 쪽에 결합되어 있어도 되고, Ar2 는 페닐렌기, 비페닐렌기 및 나프틸렌기 중 어느 하나의 기를 나타내고, R5 및 R6 은 각각 독립적으로 탄소수 1 ∼ 10 의 탄화수소기를 나타내고, g 는 0 ∼ 5 의 정수이고, h 는 0 ∼ 8 의 정수이고, n3 은 중합도를 나타내고, 그 평균값은 1 ∼ 3 이다.]
    Figure 112019128422722-pct00014

    [식 (2) 중, 복수 존재하는 R9 는 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n5 는 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
    Figure 112019128422722-pct00015

    [식 (3) 중, 복수 존재하는 R10 및 R11 은 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n6 은 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
  5. 삭제
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 기판이 리드 프레임 또는 회로 기판인, 반도체 장치.
  7. 알루미늄을 98 질량％ 이상 함유하는 전극 패드가 형성된 반도체 소자를, 접속 단자가 형성된 기판에 탑재하는 공정과,
    구리를 98 ∼ 99.9 질량％ 함유하고, 추가로 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 구리 와이어로 상기 접속 단자와 상기 전극 패드를 접속시키는 공정과,
    상기 반도체 소자 및 상기 구리 와이어를 밀봉 수지로 밀봉하는 공정을 포함하고,
    상기 밀봉 수지로 밀봉하는 상기 공정에 있어서, 에폭시 수지 조성물을 사용하여 밀봉 성형시킨 후, 150 ℃ ∼ 200 ℃ 에서 2 ∼ 16 시간 후경화시키고,
    상기 에폭시 수지 조성물은, 에폭시 수지 (A) 로서, 하기 식 (1) 로 나타내는 에폭시 수지, 하기 식 (2) 로 나타내는 에폭시 수지, 및 하기 식 (3) 으로 나타내는 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하고,
    밀봉 수지로 밀봉하는 상기 공정 후에, 대기 중 200 ℃ 에서 16 시간 가열했을 때, 상기 구리 와이어와 상기 전극 패드의 접합부에, 팔라듐 및 백금 중 어느 것에서 선택되는 금속을 함유하는 배리어층이 형성되고,
    상기 밀봉 수지의 175 ℃ 의 탄성률이 500 MPa 이상 15000 MPa 이하인, 반도체 장치의 제조 방법.
    Figure 112019128422722-pct00016

    [식 (1) 중, Ar1 은 페닐렌기 또는 나프틸렌기를 나타내고, Ar1 이 나프틸렌기인 경우, 글리시딜에테르기는 α 위치, β 위치 중 어느 쪽에 결합되어 있어도 되고, Ar2 는 페닐렌기, 비페닐렌기 및 나프틸렌기 중 어느 하나의 기를 나타내고, R5 및 R6 은 각각 독립적으로 탄소수 1 ∼ 10 의 탄화수소기를 나타내고, g 는 0 ∼ 5 의 정수이고, h 는 0 ∼ 8 의 정수이고, n3 은 중합도를 나타내고, 그 평균값은 1 ∼ 3 이다.]
    Figure 112019128422722-pct00017

    [식 (2) 중, 복수 존재하는 R9 는 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n5 는 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
    Figure 112019128422722-pct00018

    [식 (3) 중, 복수 존재하는 R10 및 R11 은 각각 독립적으로 수소 원자 또는 탄소수 1 ∼ 4 의 탄화수소기를 나타내고, n6 은 중합도를 나타내고, 그 평균값은 0 ∼ 4 이다.]
  8. 삭제
  9. 삭제
  10. 삭제
KR1020147029011A 2012-03-22 2013-03-12 반도체 장치 및 그 제조 방법 KR102078986B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012066161 2012-03-22
JPJP-P-2012-066161 2012-03-22
PCT/JP2013/001591 WO2013140745A1 (ja) 2012-03-22 2013-03-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140138968A KR20140138968A (ko) 2014-12-04
KR102078986B1 true KR102078986B1 (ko) 2020-02-19

Family

ID=49222227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029011A KR102078986B1 (ko) 2012-03-22 2013-03-12 반도체 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US9230892B2 (ko)
JP (1) JP6330658B2 (ko)
KR (1) KR102078986B1 (ko)
CN (1) CN104205314B (ko)
SG (1) SG11201403958YA (ko)
TW (1) TWI574362B (ko)
WO (1) WO2013140745A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605190B2 (ja) * 2014-05-28 2019-11-13 住友ベークライト株式会社 封止用樹脂組成物、および半導体装置
CN104051368A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
JP6354467B2 (ja) * 2014-09-01 2018-07-11 株式会社デンソー 半導体装置
MY162048A (en) 2015-06-15 2017-05-31 Nippon Micrometal Corp Bonding wire for semiconductor device
JP6641899B2 (ja) * 2015-11-04 2020-02-05 セイコーエプソン株式会社 物理量センサー、物理量センサーデバイス、電子機器および移動体
JP6354744B2 (ja) * 2015-12-21 2018-07-11 トヨタ自動車株式会社 銅線の接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205974A (ja) 2009-03-04 2010-09-16 Mitsubishi Electric Corp 半導体装置
WO2010150814A1 (ja) * 2009-06-24 2010-12-29 新日鉄マテリアルズ株式会社 半導体用銅合金ボンディングワイヤ
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265729A (ja) 1986-05-14 1987-11-18 Hitachi Ltd 半導体装置
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
KR101099233B1 (ko) 2008-07-11 2011-12-27 가부시키가이샤 닛데쓰 마이크로 메탈 본딩 와이어의 접합 구조
KR20140127362A (ko) * 2008-10-10 2014-11-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치
KR20120104292A (ko) * 2009-12-07 2012-09-20 스미토모 베이클리트 컴퍼니 리미티드 반도체 봉지용 에폭시 수지 조성물, 그 경화체 및 반도체 장치
JP5550369B2 (ja) * 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205974A (ja) 2009-03-04 2010-09-16 Mitsubishi Electric Corp 半導体装置
WO2010150814A1 (ja) * 2009-06-24 2010-12-29 新日鉄マテリアルズ株式会社 半導体用銅合金ボンディングワイヤ
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds

Also Published As

Publication number Publication date
JPWO2013140745A1 (ja) 2015-08-03
CN104205314B (zh) 2017-02-22
JP6330658B2 (ja) 2018-05-30
US9230892B2 (en) 2016-01-05
TW201347114A (zh) 2013-11-16
US20150028465A1 (en) 2015-01-29
KR20140138968A (ko) 2014-12-04
CN104205314A (zh) 2014-12-10
WO2013140745A1 (ja) 2013-09-26
SG11201403958YA (en) 2014-10-30
TWI574362B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
US8963344B2 (en) Epoxy resin composition for semiconductor encapsulation, cured product thereof, and semiconductor device
JP5532258B2 (ja) 半導体装置
KR102078986B1 (ko) 반도체 장치 및 그 제조 방법
KR101678256B1 (ko) 반도체 장치
WO2011093038A1 (ja) 半導体装置
JP6094573B2 (ja) 半導体装置
JP2013209450A (ja) 半導体封止用エポキシ樹脂組成物
JP2008166314A (ja) 半導体装置及び封止用エポキシ樹脂組成物
KR102215169B1 (ko) 반도체 장치
JP2015017165A (ja) 封止用エポキシ樹脂組成物、及び半導体装置
TWI514544B (zh) 半導體裝置
JP2008045075A (ja) 封止用エポキシ樹脂組成物及び電子部品装置
WO2013145609A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant