JPWO2013140745A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2013140745A1
JPWO2013140745A1 JP2014506003A JP2014506003A JPWO2013140745A1 JP WO2013140745 A1 JPWO2013140745 A1 JP WO2013140745A1 JP 2014506003 A JP2014506003 A JP 2014506003A JP 2014506003 A JP2014506003 A JP 2014506003A JP WO2013140745 A1 JPWO2013140745 A1 JP WO2013140745A1
Authority
JP
Japan
Prior art keywords
copper wire
electrode pad
copper
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014506003A
Other languages
English (en)
Other versions
JP6330658B2 (ja
Inventor
慎吾 伊藤
慎吾 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2014506003A priority Critical patent/JP6330658B2/ja
Publication of JPWO2013140745A1 publication Critical patent/JPWO2013140745A1/ja
Application granted granted Critical
Publication of JP6330658B2 publication Critical patent/JP6330658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、基板に搭載された半導体素子と、アルミニウムを主成分とし、半導体素子に設けられた電極パッドと、基板に設けられた接続端子と電極パッドとを接続し、銅を主成分する銅ワイヤと、半導体素子及び銅ワイヤを封止する封止樹脂と、を有する。この半導体装置は、大気中２００℃で１６時間加熱したとき、銅ワイヤと電極パッドとの接合部に、パラジウム及び白金のいずれかから選択される金属を含むバリア層が形成される。

Description

本発明は、半導体装置及びその製造方法に関する。
近年、金ワイヤに代わるボンディングワイヤとして、銅ワイヤが提案されている。
特許文献１には、半導体素子の電極とリードとを銅のボンディングワイヤで接続導出した半導体装置において、ワイヤと電極との接合界面に銅−アルミニウム系金属間化合物が形成されている半導体装置が記載されている。特許文献１の記載によれば、銅のボールとアルミニウム電極との界面にＣｕＡｌ２層を形成させることで、銅ボールと電極とが密着した状態になるため、耐食性等の点から信頼性が向上するとされている。
特開昭６２−２６５７２９号公報
しかしながら、銅ワイヤとアルミニウムパッドとの接合部をさらに熱処理することで、銅ワイヤからＣｕＡｌ２層にＣｕが拡散し、ＣｕＡｌ２よりＣｕ組成比の高い合金層が形成される。本発明者の知見によれば、ＣｕＡｌ２よりＣｕ組成比の高い合金層は、ハロゲンによる腐食を受け易く、断線しやすいことが明らかとなった。
本発明は上記事情に鑑みてなされたものであり、銅ワイヤと電極パッドとの接合部に向かって銅ワイヤから銅が拡散するのを抑制することによりＣｕＡｌ２よりＣｕ組成比の高い合金層の成長を抑制し、高温高湿環境下における接続信頼性を向上させるものである。
本発明によれば、
基板に搭載された半導体素子と、
アルミニウムを主成分とし、前記半導体素子に設けられた電極パッドと、
前記基板に設けられた接続端子と前記電極パッドとを接続し、銅を主成分とする銅ワイヤと、
前記半導体素子及び前記銅ワイヤを封止する封止樹脂と、
を有し、
大気中２００℃で１６時間加熱したとき、前記銅ワイヤと前記電極パッドとの接合部に、パラジウム及び白金のいずれかから選択される金属を含むバリア層が形成される、半導体装置が提供される。
また、本発明によれば、
基板に搭載された半導体素子と、
アルミニウムを主成分とし、前記半導体素子に設けられた電極パッドと、
前記基板に設けられた接続端子と前記電極パッドとを接続し、銅を主成分とする銅ワイヤと、
前記半導体素子及び前記銅ワイヤを封止する封止樹脂と、
を有し、
前記銅ワイヤが、パラジウム及び白金のいずれかから選択される金属を含み、
前記銅ワイヤと前記電極パッドとの接合部以外の部分における前記銅ワイヤ中のパラジウム及び白金の含有量に対する、前記銅ワイヤと前記電極パッドとの前記接合部におけるパラジウム及び白金の含有量が、１より大きい、半導体装置が提供される。
また、本発明によれば、アルミニウムを主成分とする電極パッドが設けられた半導体素子を、接続端子が設けられた基板に搭載する工程と、
銅を主成分とする銅ワイヤで前記接続端子と前記電極パッドとを接続する工程と、
前記半導体素子及び前記銅ワイヤを封止樹脂で封止する工程と、
を含み、
封止樹脂で封止する前記工程の後に、大気中２００℃で１６時間加熱したとき、前記銅ワイヤと前記電極パッドとの接合部に、パラジウム及び白金のいずれかから選択される金属を含むバリア層が形成される、半導体装置の製造方法が提供される。
本発明によれば、銅ワイヤと電極パッドとの接合部が高温高湿の環境にさらされた場合に、パラジウム及び白金のいずれかから選択される金属を含むバリア層が形成されるような半導体装置とすることで、銅ワイヤと電極パッドとの接合部におけるＣｕＡｌ２よりＣｕ組成比の高い合金層の成長を抑制して、高温高湿環境下における接続信頼性を向上させることができる。
また、本発明によれば、銅ワイヤが、パラジウム及び白金のいずれかから選択される金属を含み、銅ワイヤと電極パッドとの接合部以外の部分における銅ワイヤ中のパラジウム及び白金の含有量に対する、銅ワイヤと電極パッドとの接合部におけるパラジウム及び白金の含有量が、１より大きいものとすることで、銅ワイヤと電極パッドとの接合部におけるＣｕＡｌ２よりＣｕ組成比の高い合金層の成長を抑制して、高温高湿環境下における接続信頼性を向上させることができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施形態、およびそれに付随する以下の図面によってさらに明らかになる。
実施の形態に係る半導体装置を模式的に示した断面図である。 実施の形態に係る半導体装置について、銅ワイヤと電極パッドとの接合部を拡大した図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態に係る半導体装置１０を模式的に示す断面図である。この半導体装置１０は、基板として、ダイパッド部３ａと、インナーリード部３ｂとを有するリードフレーム３を備え、ダイパッド部３ａに搭載された半導体素子１と、アルミニウム（Ａｌ）を主成分とし、半導体素子１に設けられた電極パッド６と、基板に設けられた接続端子（インナーリード部３ｂ）と電極パッド６とを接続し、銅（Ｃｕ）を主成分とする銅ワイヤ４と、半導体素子１及び銅ワイヤ４を封止する封止樹脂５と、を有する。この半導体装置１０は、大気中２００℃で１６時間加熱したとき、図２に示すように銅ワイヤ４と電極パッド６との接合部７、より詳細には銅ワイヤ４とＣｕＡｌ合金層７ａとの間に、パラジウム（Ｐｄ）及び白金（Ｐｔ）のいずれかから選択される金属を含むバリア層７ｂが形成される。また、銅ワイヤが、パラジウム及び白金のいずれかから選択される金属を含み、銅ワイヤと電極パッドとの接合部以外の部分における銅ワイヤ中のパラジウム及び白金の含有量に対する、銅ワイヤと電極パッドとの接合部におけるパラジウム及び白金の含有量が、１より大きくなっている。
半導体素子１としては、特に限定されるものではなく、例えば、集積回路、大規模集積回路、固体撮像素子等が挙げられる。
リードフレーム３としては特に制限はなく、リードフレーム３に代えて回路基板を用いてもよい。具体的には、デュアル・インライン・パッケージ（ＤＩＰ）、プラスチック・リード付きチップ・キャリア（ＰＬＣＣ）、クワッド・フラット・パッケージ（ＱＦＰ）、ロー・プロファイル・クワッド・フラット・パッケージ（ＬＱＦＰ）、スモール・アウトライン・Ｊリード・パッケージ（ＳＯＪ）、薄型スモール・アウトライン・パッケージ（ＴＳＯＰ）、薄型クワッド・フラット・パッケージ（ＴＱＦＰ）、テープ・キャリア・パッケージ（ＴＣＰ）、ボール・グリッド・アレイ（ＢＧＡ）、チップ・サイズ・パッケージ（ＣＳＰ）、クワッド・フラット・ノンリーデッド・パッケージ（ＱＦＮ）、スモールアウトライン・ノンリーデッド・パッケージ（ＳＯＮ）、リードフレーム・ＢＧＡ（ＬＦ−ＢＧＡ）、モールド・アレイ・パッケージタイプのＢＧＡ（ＭＡＰ−ＢＧＡ）などの従来公知の半導体装置に用いられるリードフレーム又は回路基板を用いることができる。
半導体素子１は、複数の半導体素子が積層されたものであってもよい。この場合、１段目の半導体素子はフィルム接着剤、熱硬化性接着剤等のダイボンド材硬化体２を介してダイパッド部３ａに接着される。２段目以降の半導体素子は絶縁性のフィルム接着剤等により順次積層させることができる。そして、各層の適切な場所に、予め前工程で電極パッド６が形成されている。
電極パッド６中のＡｌの含有量は、電極パッド６全体に対して９８質量％以上が好ましい。電極パッド６中に含まれるＡｌ以外の成分としては、銅（Ｃｕ）、シリコン（Ｓｉ）等が挙げられる。電極パッド６は、下層の銅回路端子の表面に一般的なチタン系バリア層を形成し、さらにＡｌを蒸着、スパッタリング、無電解メッキなど、一般的な半導体素子の電極パッドの形成方法を適用することにより作製することができる。
銅ワイヤ４は、リードフレーム３と、リードフレーム３のダイパッド部３ａに搭載された半導体素子１とを電気的に接続するために使用される。銅ワイヤ４の表面には、自然に又はプロセス上不可避的に酸化膜が形成されている。本発明において、銅ワイヤ４とは、このようにワイヤ表面に形成された酸化膜を具備するものも含まれる。
銅ワイヤ４のワイヤ径は、３０μｍ以下、さらに好ましくは２５μｍ以下でありかつ１５μｍ以上であることが好ましい。この範囲であれば銅ワイヤ先端のボール形状が安定し、接合部分の接続信頼性を向上させることができる。また、銅ワイヤ自身の硬さによりワイヤ流れを低減することが可能となる。
銅ワイヤ４中の銅の含有量は、銅ワイヤ４全体に対して、９８〜９９．９質量％であることが好ましく、９８．５〜９９．７質量％であることがより好ましく、９８．７〜９９．３質量％であると更に好ましい。銅ワイヤ４として、電極パッドへの拡散速度が遅いＰｄ及びＰｔのいずれかから選択される金属を含む銅ワイヤを用いることが好ましく、Ｐｄ及びＰｔのいずれかから選択される金属がドープされた銅ワイヤを用いることがより好ましい。電極パッドへの拡散速度が遅いＰｄ及びＰｔにより、銅ワイヤ４のＣｕが電極パッド６に拡散するのを抑制でき、良好な接続信頼性が得られる。
銅ワイヤ４中のＰｄ及びＰｔの含有量の合計は、銅ワイヤ４全体に対し、良好な高温保管特性の観点から、０．１質量％以上が好ましく、０．３質量％以上がより好ましく、０．５質量％以上が更に好ましい。一方、銅ワイヤ４の硬度の上昇を抑制し、ボンディング性の低下を押さえるため、２質量％以下が好ましく、１．５質量％以下がより好ましく、１質量％以下が更に好ましい。また、銅ワイヤ４中のＰｄ及びＰｔの合計量の範囲は、銅ワイヤ４全体に対して、０．１〜２質量％が好ましく、０．３〜１．５質量％がより好ましく、０．５〜１質量％が更に好ましい。
銅ワイヤ４中にＰｄ又はＰｔのいずれか一方が含まれていてもよく、この場合、銅ワイヤ４中のＰｄの含有量が、銅ワイヤ４全体に対して０．５〜１質量％であるか、又は、銅ワイヤ４中のＰｔの含有量が、銅ワイヤ４全体に対して０．５〜１質量％であることが好ましい。前記範囲とすることで優れた信頼性とボンディング作業性を両立することができる。
なお、銅ワイヤ４にドープされたＰｄ及びＰｔのいずれかから選択される金属は、Ｃｕ中に固溶した状態で存在していると推察される。
銅ワイヤ４は、芯線である銅にＢａ、Ｃａ、Ｓｒ、Ｂｅ、Ａｌ又は希土類金属を０．００１質量％〜０．００３質量％ドープすることで、さらに接合強度を改善することができる。
銅ワイヤ４は、Ｐｄ及びＰｔのいずれかから選択される金属をドープした銅合金を溶解炉で鋳造し、その鋳塊をロール圧延し、さらにダイスを用いて伸線加工を行い、連続的にワイヤを掃引しながら加熱する後熱処理を施して得たものを用いることができる。
銅ワイヤ４と電極パッド６との接合部７において、銅ワイヤ４の先端には、銅ボール４ａが形成されている。
半導体装置１０は、銅ワイヤ４と電極パッド６との接合部７に、Ｃｕ及びＡｌを含むＣｕＡｌ合金層７ａが形成されていてもよいし、大気中２００℃で１６時間加熱したときＣｕＡｌ合金層７ａが形成されてもよい。ＣｕＡｌ合金層７ａは、Ｃｕ及びＡｌの含有量が各種のものを含んでおり、Ｃｕは、銅ワイヤ４に含まれる主成分のものであり、Ａｌは、電極パッド６に含まれる主成分のものである。ＣｕＡｌ合金層７ａは、接合時の加熱または封止後の熱処理により電極パッド６中のＡｌと銅ボール４ａ中のＣｕとが拡散して生じる領域であり、ＣｕとＡｌとを主として含む。ここで、ＣｕとＡｌとを主として含むとは、ＣｕＡｌ合金層７ａ全体に対してＣｕの含有量とＡｌとの含有量との合計が５０質量％より大きいことをいい、好ましくは８０質量％以上であり、より好ましくは９０質量％以上であり、更に好ましくは９５質量％以上であることをいう。
ＣｕＡｌ合金層７ａは、具体的には、ＣｕＡｌ２層と、ＣｕＡｌ２層よりもＣｕ含有量が多い層とを含む。ＣｕＡｌ合金層７ａにおいて、ＣｕＡｌ２層は、Ｃｕ含有量が多い層よりもＣｕＡｌ合金層７ａ中に占める割合が高いことが好ましい。ＣｕＡｌ合金層７ａの厚みは、例えば、０．２〜５μｍとすることができる。
バリア層７ｂは、Ｐｄ及びＰｔのいずれかから選択される金属を含む層であり、さらに、Ｃｕを含んでいてもよい。具体的には、バリア層７ｂ中のＰｄ及びＰｔの質量割合は、銅ワイヤ４中のＰｄ及びＰｔの質量割合の１．１〜２倍であることが好ましく、１．２〜１．８倍であることがより好ましい。
バリア層７ｂは、銅ワイヤ４と電極パッド６との接合部７において、以下のようにして形成される。
銅ワイヤ４と電極パッド６との接合部７が熱処理されることにより、銅ワイヤ４中の拡散速度の速いＣｕが電極パッド６に拡散する。一方、銅ワイヤ４中の拡散速度の遅いＰｄ及びＰｔのいずれかから選択される金属は、ＣｕＡｌ合金層７ａ上にとどまり、次第に濃縮され、その後バリア層７ｂとなる。
これにより、銅ワイヤ４中のＣｕが電極パッド６に拡散するのを抑制できる。また、ＣｕＡｌ合金層７ａに更に拡散するのを抑制できるため、ＣｕＡｌ合金層７ａにおいて、ＣｕＡｌ２層よりもＣｕ含有量が多い層が成長するのを低減できる。更に、ＣｕＡｌ２層よりもＣｕ含有量が多い層が、封止樹脂５から発生するハロゲンにより腐食することによって生じる断線を、低減することが可能となる。
バリア層７ｂは、半導体装置１０を大気中２００℃で１６時間加熱したとき、ＣｕＡｌ合金層７ａと銅ワイヤ４との間に形成されていればよく、半導体装置１０にあらかじめバリア層７ｂが形成されていてもよい。
バリア層７ｂが形成される理由の詳細は明らかではないが、次のように推測される。
銅ワイヤ４中の拡散速度の遅いＰｄ及びＰｔの濃度を高くすることにより、銅ワイヤ４と電極パッド６との接合後、接合部７付近にとどまるＰｄ及びＰｔの量を増加できバリア層７ｂが形成されやすくなること、または、封止樹脂５の１７５℃の弾性率が５００ＭＰａ以上１５０００ＭＰａ以下であることにより、封止の際及び封止後において、銅ワイヤ４と電極パッド６との界面に与えるストレスを低減しつつ銅ワイヤ４の動きを適度に拘束することができるため、接合部の応力による破壊を防止して一層バリア層が形成されやすくなること、または両者の組み合わせによる等の理由が考えられる。
バリア層７ｂの厚みは、０．０１〜３μｍであることが好ましく、０．０５〜２μｍであることがより好ましい。
接合部７は、電極パッド６との界面において、底面が平坦であることが好ましい。
また、半導体装置１０において、接合部７におけるＰｄ及びＰｔの含有量は、銅ワイヤ４の接合部７以外の部分におけるＰｄ及びＰｔの含有量よりも高くなっている。具体的には、銅ワイヤ４と電極パッド６との接合部７以外の部分における銅ワイヤ４中のＰｄ及びＰｔの含有量に対する、銅ワイヤ４と電極パッド６との接合部７におけるＰｄ及びＰｔの含有量が、１より大きいことが好ましく、高温保管特性の観点から、１．３以上であることがより好ましい。「接合部７におけるＰｄ及びＰｔの含有量」とは、接合部７のいずれの領域であってもよいが、より好ましくは、銅ワイヤ４と電極パット６との界面近傍のＰｄ及びＰｔの含有量である。
接合部７におけるＰｄ及びＰｔの含有量を、銅ワイヤ４の接合部７以外の部分におけるＰｄ及びＰｔの含有量よりも高くする方法としては、例えば、Ｐｄ及びＰｔの濃度の高い銅ワイヤ４を用いる方法、１７５℃の弾性率が５００ＭＰａ以上１５０００ＭＰａ以下の封止樹脂を用いる方法などが挙げられる。そのメカニズムの詳細は明らかではないが、Ｐｄ及びＰｔは電極パッド６への拡散速度が遅いため、銅ワイヤ４と電極パッド６との接合後、銅ワイヤ４から電極パッド６へ拡散するＰｄ及びＰｔが接合部７にとどまり易くなると考えられる。また、上記弾性率の封止樹脂５により、封止の際及び封止後において、銅ワイヤ４と電極パッド６との界面に与えるストレスを低減しつつ銅ワイヤ４の動きを適度に拘束することできるため、接合部の応力による破壊を防止して、Ｐｄ及びＰｔの含有量が高くできると考えられる。
封止樹脂５は、硬化性樹脂の硬化体であり、具体的には、（Ａ）エポキシ樹脂及び（Ｂ）硬化剤を含むエポキシ樹脂組成物を硬化させたものであることがより好ましい。
封止樹脂５の１７５℃の弾性率が５００ＭＰａ以上１５０００ＭＰａ以下が好ましく、８００以上５０００以下であることがより好ましい。これにより、銅ワイヤ４と電極パッド６との界面に与えるストレスを低減しつつ銅ワイヤ４の動きを適度に拘束することできるため、一層バリア層が形成されやすくなり、高温保管特性を向上できる。
（Ａ）エポキシ樹脂としては、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造を特に限定するものではないが、例えば、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、テトラメチルビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂；フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の多官能エポキシ樹脂；フェニレン骨格を有するフェノールアラルキル型エポキシ樹脂、ビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂等のアラルキル型エポキシ樹脂；ジヒドロキシナフタレン型エポキシ樹脂、ジヒドロキシナフタレンの２量体をグリシジルエーテル化して得られるエポキシ樹脂等のナフトール型エポキシ樹脂；トリグリシジルイソシアヌレート、モノアリルジグリシジルイソシアヌレート等のトリアジン核含有エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂等の有橋環状炭化水素化合物変性フェノール型エポキシ樹脂が挙げられ、これらは１種類を単独で用いても２種類以上を併用してもよい。
なお、前記ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、テトラメチルビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂は結晶性を有するものが好ましい。
好ましくは、エポキシ樹脂（Ａ）として、下記式（１）で表されるエポキシ樹脂、下記式（２）で表されるエポキシ樹脂、及び、下記式（３）で表されるエポキシ樹脂からなる群から選択される少なくとも１種を含有するものを用いることができる。
Figure 2013140745
〔式（１）中、Ａｒ１はフェニレン基又はナフチレン基を表し、Ａｒ１がナフチレン基の場合、グリシジルエーテル基はα位、β位のいずれに結合していてもよく、Ａｒ２はフェニレン基、ビフェニレン基及びナフチレン基のうちのいずれか１つの基を表し、Ｒ５及びＲ６はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ｇは０〜５の整数であり、ｈは０〜８の整数であり、ｎ３は重合度を表し、その平均値は１〜３である。〕
Figure 2013140745
〔式（２）中、複数存在するＲ９はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ５は重合度を表し、その平均値は０〜４である。〕
Figure 2013140745
〔式（３）中、複数存在するＲ１０及びＲ１１はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ６は重合度を表し、その平均値は０〜４である。〕
（Ａ）エポキシ樹脂の含有量は、エポキシ樹脂組成物全体に対して、３質量％以上であることが好ましく、５質量％以上であることがより好ましく、８質量％以上がさらに好ましい。こうすることで、粘度上昇によるワイヤ切れを引き起こす恐れを少なくすることができる。また、エポキシ樹脂（Ａ）の含有量は、エポキシ樹脂組成物全体に対して、１８質量％以下であることが好ましく、１３質量％以下であることがより好ましく、１１質量％以下がさらに好ましい。こうすることで、吸水率増加による耐湿信頼性の低下等を引き起こす恐れを少なくすることができる。
（Ｂ）硬化剤としては、例えば重付加型の硬化剤、触媒型の硬化剤、縮合型の硬化剤の３タイプに大別することができる。
重付加型の硬化剤としては、例えば、ジエチレントリアミン（ＤＥＴＡ）、トリエチレンテトラミン（ＴＥＴＡ）、メタキシレリレンジアミン（ＭＸＤＡ）などの脂肪族ポリアミン、ジアミノジフェニルメタン（ＤＤＭ）、ｍ−フェニレンジアミン（ＭＰＤＡ）、ジアミノジフェニルスルホン（ＤＤＳ）などの芳香族ポリアミンのほか、ジシアンジアミド（ＤＩＣＹ）、有機酸ジヒドララジドなどを含むポリアミン化合物；ヘキサヒドロ無水フタル酸（ＨＨＰＡ）、メチルテトラヒドロ無水フタル酸（ＭＴＨＰＡ）などの脂環族酸無水物、無水トリメリット酸（ＴＭＡ）、無水ピロメリット酸（ＰＭＤＡ）、ベンゾフェノンテトラカルボン酸（ＢＴＤＡ）などの芳香族酸無水物などを含む酸無水物；ノボラック型フェノール樹脂、ポリビニルフェノールなどのフェノール樹脂系硬化剤；ポリサルファイド、チオエステル、チオエーテルなどのポリメルカプタン化合物；イソシアネートプレポリマー、ブロック化イソシアネートなどのイソシアネート化合物；カルボン酸含有ポリエステル樹脂などの有機酸類などが挙げられる。
触媒型の硬化剤としては、例えば、ベンジルジメチルアミン（ＢＤＭＡ）、２，４，６−トリスジメチルアミノメチルフェノール（ＤＭＰ−３０）などの３級アミン化合物；２−メチルイミダゾール、２−エチル−４−メチルイミダゾール（ＥＭＩ２４）などのイミダゾール化合物；ＢＦ３錯体などのルイス酸などが挙げられる。
縮合型の硬化剤としては、例えば、レゾール型フェノール樹脂；メチロール基含有尿素樹脂のような尿素樹脂；メチロール基含有メラミン樹脂のようなメラミン樹脂などが挙げられる。
これらの中でも、耐燃性、耐湿性、電気特性、硬化性、保存安定性等のバランスの点からフェノール樹脂系硬化剤が好ましい。フェノール樹脂系硬化剤は、一分子内にフェノール性水酸基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造を特に限定するものではないが、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールノボラック等のノボラック型樹脂；トリフェノールメタン型フェノール樹脂等の多官能型フェノール樹脂；テルペン変性フェノール樹脂、ジシクロペンタジエン変性フェノール樹脂等の変性フェノール樹脂；フェニレン骨格及びビフェニレン骨格のいずれかから選択される骨格を有するフェノールアラルキル樹脂、フェニレン及びビフェニレン骨格のいずれかから選択される骨格を有するナフトールアラルキル樹脂等のアラルキル型樹脂；ビスフェノールＡ、ビスフェノールＦ等のビスフェノール化合物等が挙げられ、これらは１種類を単独で用いても２種類以上を併用してもよい。
好ましくは、（Ｂ）硬化剤として、下記式（４）で表される化合物からなる群から選択される少なくとも１種の硬化剤を用いることができる。
Figure 2013140745
〔式（４）中、Ａｒ３はフェニレン基又はナフチレン基を表し、Ａｒ３がナフチレン基の場合、水酸基はα位、β位のいずれに結合していてもよく、Ａｒ４はフェニレン基、ビフェニレン基及びナフチレン基のうちのいずれか１つの基を表し、Ｒ７及びＲ８はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ｉは０〜５の整数であり、ｊは０〜８の整数であり、ｎ４は重合度を表し、その平均値は１〜３である。〕
（Ｂ）硬化剤の含有量は、エポキシ樹脂組成物中に、２質量％以上であることが好ましく、３質量％以上であることがより好ましく、６質量％以上であることがさらに好ましい。こうすることで、充分な流動性を得ることができる。また、（Ｂ）硬化剤の含有量は、エポキシ樹脂組成物中に、１５質量％以下であることが好ましく、１１質量％以下であることがより好ましく、８質量％以下であることがさらに好ましい。こうすることで、吸水率増加による耐湿信頼性の低下等を引き起こす恐れを少なくすることができる。
また、（Ｂ）硬化剤としてフェノール樹脂系硬化剤を用いる場合におけるエポキシ樹脂とフェノール樹脂系硬化剤との配合比率としては、全エポキシ樹脂のエポキシ基数（ＥＰ）と全フェノール樹脂系硬化剤のフェノール性水酸基数（ＯＨ）との当量比（ＥＰ）／（ＯＨ）が０．８〜１．３であることが好ましい。当量比がこの範囲であると、エポキシ樹脂組成物の硬化性の低下、又は樹脂硬化物の物性の低下等を引き起こす恐れが少ない。
また、封止樹脂５を形成するエポキシ樹脂組成物には、（Ｃ）充填材、及び必要に応じて（Ｄ）中和剤や（Ｅ）硬化促進剤を含んでいてもよい。
（Ｃ）充填材としては、一般の半導体封止用エポキシ樹脂組成物に使用されているものを用いることができる。例えば、溶融球状シリカ、溶融破砕シリカ、結晶シリカ、タルク、アルミナ、チタンホワイト、窒化珪素等の無機充填材、オルガノシリコーンパウダー、ポリエチレンパウダー等の有機充填材が挙げられ、中でも、溶融球状シリカが特に好ましい。これらの充填材は、１種を単独で用いても２種以上を併用しても差し支えない。また、（Ｃ）充填材の形状としては、エポキシ樹脂組成物の溶融粘度の上昇を抑え、更に充填材の含有量を高めるためには、できるだけ真球状であり、かつ粒度分布がブロードであることが好ましい。また、充填材がカップリング剤により表面処理されていてもかまわない。さらに、必要に応じて充填材をエポキシ樹脂又はフェノール樹脂等で予め処理して用いてもよく、処理の方法としては、溶媒を用いて混合した後に溶媒を除去する方法や、直接充填材に添加し、混合機を用いて混合処理する方法等がある。
（Ｃ）充填材の含有量は、エポキシ樹脂組成物の充填性、半導体装置の信頼性の観点から、エポキシ樹脂組成物全体に対して、６５質量％以上であることが好ましく、７５質量％以上であることがより好ましく、８０質量％以上がさらに好ましい。こうすることで、低吸湿性、低熱膨張性が得られるため耐湿信頼性が不十分となる恐れを少なくすることができる。また、（Ｃ）充填材の含有量は、成形性を考慮すると、エポキシ樹脂組成物全体に対して、９３質量％以下であることが好ましく、９１質量％以下であることがより好ましく、８６質量％以下がさらに好ましい。こうすることで、流動性が低下し成形時に充填不良等が生じたり、高粘度化による半導体装置内のワイヤ流れ等の不都合が生じたりする恐れを少なくすることができる。
（Ｄ）中和剤は、エポキシ樹脂組成物、又は、その硬化体である封止樹脂５の加熱により発生する酸性の腐食性ガスを中和するものを用いることができる。これにより、銅ワイヤ４と半導体素子１の電極パッド６との接合部７の腐食（酸化劣化）を抑制することができる。具体的には、（Ｄ）中和剤として、塩基性金属塩、特にカルシウム元素を含む化合物、アルミニウム元素を含む化合物及びマグネシウム元素を含む化合物からなる群から選択される少なくとも１種を用いることができる。
上記カルシウム元素を含む化合物としては、炭酸カルシウム、硼酸カルシウム、メタケイ酸カルシウムなどが挙げられ、中でも、不純物の含有量、耐水性及び低吸水率の観点から炭酸カルシウムが好ましく、炭酸ガス反応法により合成された沈降性炭酸カルシウムがより好ましい。
上記アルミニウム元素を含む化合物としては水酸化アルミニウム、ベーマイト等が挙げられる。中でも、水酸化アルミニウムが好ましく、水酸化アルミニウムでは、２段階バイヤー法で合成された低ソーダ水酸化アルミニウムがより好ましい。
上記マグネシウム元素を含む化合物としては、ハイドロタルサイト、酸化マグネシウム、炭酸マグネシウムなどが挙げられ、中でも、不純物の含有量及び低吸水率の観点から、下記式（５）で表されるハイドロタルサイトが好ましい。
ＭａＡｌｂ（ＯＨ）２ａ＋３ｂ−２ｃ（ＣＯ３）ｃ・ｍＨ２Ｏ （５）
〔式（５）中、Ｍは少なくともＭｇを含む金属元素を表し、ａ、ｂ、ｃは、それぞれ２≦ａ≦８、１≦ｂ≦３、０．５≦ｃ≦２を満たす数であり、ｍは０以上の整数である。〕
具体的なハイドロタルサイトとしては、Ｍｇ６Ａｌ２（ＯＨ）１６（ＣＯ３）・ｍＨ２Ｏ、Ｍｇ３ＺｎＡｌ２（ＯＨ）１２（ＣＯ３）・ｍＨ２Ｏ、Ｍｇ４．３Ａｌ２（ＯＨ）１２．６（ＣＯ３）・ｍＨ２Ｏなどが挙げられる。
（Ｄ）中和剤の含有量としては、エポキシ樹脂組成物全体に対して０．０１〜１０質量％が好ましい。（Ｄ）中和剤の含有量を０．０１質量％以上とすることで、中和剤の添加効果を十分に発揮させることができ、銅ワイヤ４と電極パッド６との接合部７の腐食（酸化劣化）をより確実に防止し、半導体装置の高温保管特性を向上させることができる。また、（Ｄ）中和剤の含有量を１０質量％以下とすることで、吸湿率を低下させることができるため、耐半田クラック性が向上する傾向にある。特に、腐食防止剤として炭酸カルシウムやハイドロタルサイトを用いた場合には、上記と同様の観点から、その含有量は、エポキシ樹脂組成物全体に対して０．０５〜２質量％であることが好ましい。
（Ｅ）硬化促進剤は、エポキシ樹脂のエポキシ基と硬化剤（たとえば、フェノール樹脂系硬化剤のフェノール性水酸基）との架橋反応を促進させるものであればよく、一般の半導体封止用エポキシ樹脂組成物に使用するものを用いることができる。例えば、１、８−ジアザビシクロ（５、４、０）ウンデセン−７等のジアザビシクロアルケン及びその誘導体；トリフェニルホスフィン、メチルジフェニルホスフィン等の有機ホスフィン類；２−メチルイミダゾール等のイミダゾール化合物；テトラフェニルホスホニウム・テトラフェニルボレート等のテトラ置換ホスホニウム・テトラ置換ボレート；ホスフィン化合物とキノン化合物との付加物等が挙げられ、これらは１種類を単独で用いても２種以上を併用しても差し支えない。
（Ｅ）硬化促進剤の含有量は、エポキシ樹脂組成物全体に対して、０．０５質量％以上であることが好ましく、０．１質量％以上であることがより好ましい。こうすることで、硬化性の低下を引き起こす恐れを少なくすることができる。また、（Ｅ）硬化促進剤の含有量は、エポキシ樹脂組成物全体に対して、１質量％以下であることが好ましく、０．５質量％以下であることがより好ましい。こうすることで、流動性の低下を引き起こす恐れを少なくすることができる。
封止樹脂５を形成するためのエポキシ樹脂組成物には、さらに必要に応じて、水酸化ジルコニウム等のアルミニウム腐食防止剤；酸化ビスマス水和物等の無機イオン交換体；γ−グリシドキシプロピルトリメトキシシラン、３−メルカプトプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等のカップリング剤；カーボンブラック、ベンガラ等の着色剤；シリコーンゴム等の低応力成分；カルナバワックス等の天然ワックス、合成ワックス、ステアリン酸亜鉛等の高級脂肪酸及びその金属塩類もしくはパラフィン等の離型剤；水酸化アルミニウム、水酸化マグネシウム、ホウ酸亜鉛、モリブデン酸亜鉛、ホスファゼン等の難燃剤、酸化防止剤等の各種添加剤を適宜配合してもよい。
封止樹脂５を形成するためのエポキシ樹脂組成物は、前述の各成分を、例えば、ミキサー等を用いて１５℃〜２８℃で混合したもの、さらにその後、ロール、ニーダー、押出機等の混練機で溶融混練し、冷却後粉砕したものなど、必要に応じて適宜分散度や流動性等を調整したものを用いることができる。
つづいて、本実施の形態に係る半導体装置１０の製造方法の一例について説明する。
まず、公知の半導体製造プロセスによって半導体素子１の最上層の保護膜８の一部を開口して電極パッド６を形成する。保護膜８はＳｉＮ等の絶縁膜から形成される。次いで、更に公知の後工程プロセスにより電極パッド６を備えた半導体素子１をリードフレーム３上のダイパッド部３ａに設置し、銅ワイヤ４により電極パッド６とインナーリード部３ｂとをワイヤボンディングする。
ボンディングは、たとえば以下の手順で行う。まず、銅ワイヤ４の先端に所定の径の銅ボール４ａ（ただし図２はボンディング後の形状で図示している）を形成する。ついで、銅ボール４ａを電極パッド６上面に対して実質的に垂直に降下させ、銅ボール４ａと電極パッド６とを接触させながら、超音波振動を与える。
これにより、銅ボール４ａの底部が電極パッド６に接触して接合面が形成される。
なお、リードフレーム３のインナーリード部３ｂと半導体素子１とは、ワイヤのリバースボンドで接合されていてもよい。リバースボンドでは、まず半導体素子１の電極パッド６に銅ワイヤ４の先端に形成されたボールを接合し、銅ワイヤ４を切断してステッチ接合用のバンプを形成する。次にリードフレーム３の金属メッキされたインナーリード部３ｂに対してワイヤの先端に形成されたボールを接合し、半導体素子のバンプにステッチ接合する。リバースボンドでは正ボンディングより半導体素子１上のワイヤ高さを低くすることができるため、半導体素子１の接合高さを低くすることができる。
次いで、トランスファーモールド、コンプレッションモールド、インジェクションモールド等の従来からの成形方法で、硬化性樹脂（例えば、上述のエポキシ樹脂組成物）を硬化成形して、半導体素子１、銅ワイヤ４及びインナーリード部３ｂを封止し、８０℃〜２００℃程度の温度で、１０分〜２４時間程度の時間をかけて後硬化を行う。後硬化は、１５０℃〜２００℃で２〜１６時間行うことがより好ましい。その後、封止樹脂５により封止された半導体素子１は、電子機器等に搭載することができる。
このように製造された半導体装置１０は、銅ワイヤ４中のＰｄ及びＰｔの含有量に対する、接合部７におけるＰｄ及びＰｔの含有量が、１より大きくなっている。また、半導体装置１０は、封止樹脂５で封止する工程の後に大気中２００℃で１６時間加熱したとき、銅ワイヤ４と電極パッド６との接合部７に、Ｐｄ及びＰｔのいずれかから選択される金属を含むバリア層７ｂが形成される。すなわち、銅ワイヤ４中のＰｄ及びＰｔの含有量に対する、接合部７におけるＰｄ及びＰｔの含有量が、１より大きく、またバリア層７ｂが形成されるような半導体装置１０では、製造プロセスや使用時に接合部７の熱によって、銅ボール４ａからＣｕが優先的に電極パッド６に拡散して接合部７にＣｕＡｌ合金層７ａが形成されるとともに、銅ボール４ａ中のＰｔ、Ｐｄ又はこれらの両方は電極パッド６に拡散せずＣｕＡｌ合金層７ａ上に残留する。これにより、銅ワイヤ４中のＣｕがＣｕＡｌ合金層７ａに向かって更に拡散するのを防ぐことができ、ＣｕＡｌ合金層７ａの成長を抑制することができる。したがって、本発明によれば、ボンディング後に高温高熱プロセスを採用する場合や、使用環境が高温下である場合（例えば、自動車などのエンジン周辺に設置される場合）においても、高い接続信頼性を維持することが可能である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、本発明は、基板に搭載された半導体素子と、アルミニウムを主成分とし、前記半導体素子に設けられた電極パッドと、前記基板に設けられた接続端子と前記電極パッドとを接続し、銅を主成分とする銅ワイヤと、前記半導体素子及び前記銅ワイヤを封止する封止樹脂と、を有し、前記銅ワイヤ中のパラジウム及び白金の合計量が、前記銅ワイヤ全体に対して、０．１重量％以上２重量％以下である半導体装置に関する。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
製造例１〜５
表１に示す各成分をミキサーを用いて１５〜２８℃で混合し、次いで７０℃〜１００℃でロール混練した。冷却後、粉砕してエポキシ樹脂組成物を得た。なお、表１中、各成分の詳細は下記のとおりである。また、表１中の単位は、質量％である。
＜（Ａ）エポキシ樹脂＞
エポキシ樹脂−ＯＣＮ：ＥＯＣＮ−１０２０−５５、日本化薬株式会社製、エポキシ当量２００
Ｂｒ化エポキシ：ＥＰＩＣＬＯＮ １５２−Ｓ、大日本インキ化学工業株式会社製、エポキシ当量３５９
エポキシ樹脂−２：ＮＣ３０００Ｐ、日本化薬株式会社製、エポキシ当量２７６
エポキシ樹脂−３：ＹＸ４０００Ｋ、三菱化学株式会社製、エポキシ当量１８５
＜（Ｂ）硬化剤＞
硬化剤−ＰＮ：ＰＲ−ＨＦ−３、住友ベークライト株式会社製、水酸基当量１０５
＜（Ｃ）充填材＞
溶融球状シリカ：ＦＢ−８２０、電気化学工業株式会社製、平均粒径２６．５μｍ、１０５μｍ以上の粒子１％以下
＜（Ｄ）中和剤＞
ハイドロタルサイト：ＤＨＴ−４Ａ（登録商標）（上記式（５）において、ａが４．３であり、ｂが２であり、ｃが１であるハイドロタルサイト）、協和化学工業株式会社製
＜（Ｅ）硬化促進剤＞
トリフェニルホスフィン：ＴＰＰ、北興化学工業株式会社製
＜その他の成分＞
カップリング剤：γ−グリシドキプロピルトリメトキシシラン
着色剤：カーボンブラック
離型剤：カルナバワックス
Figure 2013140745
製造例１〜５で得られたエポキシ樹脂組成物の物性を以下の方法により測定した。その結果を表１に示す。
＜スパイラルフロー（ＳＦ）＞
低圧トランスファー成形機（コータキ精機株式会社製「ＫＴＳ−１５」）を用いて、ＥＭＭＩ−１−６６に準じたスパイラルフロー測定用の金型に、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間１２０秒の条件で、製造例１〜４のエポキシ樹脂組成物をそれぞれ注入し、流動長（単位：ｃｍ）を測定した。
＜ゲルタイム（ＧＴ）＞
１７５℃に加熱した熱板上で製造例１〜４のエポキシ樹脂組成物をそれぞれ溶融後、へらで練りながら硬化するまでの時間（秒）を測定した。
＜不純物量の測定＞
金型温度１７５℃、注入圧力７．５ＭＰａ、硬化時間２分で低圧トランスファー成型機（コータキ精機株式会社製「ＫＴＳ−１５」）を用いて５０ｍｍφ×３ｍｍの試験片を成形した。１７５℃、８時間の後硬化の後に微粉砕し、５ｇの粉砕品に５０ｍｌの蒸留水を加え、テフロン（登録商標）ライニングした容器に入れ、１２５℃２０時間の処理を行い、処理後の上澄み液をイオンクロマトグラフ分析により定量を行った。
実施例１〜１１、比較例１〜６
アルミニウム製電極パッド（Ａｌ純度９９．９質量％、厚み１μｍのアルミニウムパッド）を備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのアルミニウム製電極パッドと基板の電極パッドとをデイジーチェーン接続となるように、表２、３に示す銅ワイヤを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件で、表２、３に示すように製造例１〜５のいずれかのエポキシ樹脂組成物を用いて封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを１７５℃、４時間の条件で後硬化した後、半導体装置を得た。
なお、表２、３中、銅ワイヤの詳細は下記のとおりである。
Ｐｄドープ１：銅純度９８．９９質量％、Ｐｄ含有量１質量％の銅ワイヤ（径２５μｍ）
Ｐｄドープ２：銅純度９９．４９質量％、Ｐｄ含有量０．５質量％の銅ワイヤ（径２５μｍ）
Ｐｔドープ：銅純度９８．９９質量％、Ｐｔ含有量１質量％の銅ワイヤ（径２５μｍ）
ベア：銅純度９９．９９質量％、Ｐｄ及びＰｔのいずれも含まない銅ワイヤ（径２５μｍ）
Ｐｄ被覆：銅純度９９．９９質量％の表面にＰｄを５０ｎｍ被覆した銅ワイヤ（径２５μｍ）
＜ＴＥＭ分析＞
実施例１〜１１及び比較例１〜６の半導体装置について、銅ワイヤと電極パッドとの接合部の構造を透過型電子顕微鏡（ＴＥＭ）で解析した。
実施例１〜１１、比較例１〜６の半導体装置では、銅ワイヤとアルミニウムパッドとの間に、厚み０．３μｍのＣｕＡｌ２層のみからなるＣｕＡｌ合金層が形成されていることを確認した。
実施例１〜１１、比較例１〜６の半導体装置では、銅ワイヤとアルミニウムパッドとの間に、バリア層は確認できなかったが、透過型電子顕微鏡（ＴＥＭ）の元素分析で解析したところ、実施例１〜１１では、銅ワイヤ中のＰｄ、Ｐｔの質量割合に対し、銅ワイヤとＣｕＡｌ合金層との間のＰｄ、Ｐｔの質量割合が、１．０２〜１．０８倍に高くなっていることを確認した。
また、実施例１〜１１及び比較例１〜６の半導体装置を２００℃１６時間大気中で加熱し、銅ワイヤと電極パッドとの接合部の構造をＴＥＭで解析したところ、実施例１〜６、１１の半導体装置では、厚み０．３μｍのＣｕＡｌ２層と銅ワイヤとの間に、厚み０．０５〜０．２μｍのＣｕ／Ｐｄからなるバリア層が形成されていることを確認した。なお、ＴＥＭの元素分析で、該バリア層中のＰｄ質量割合が銅ワイヤ中のＰｄ質量割合に対し、１．２〜１．３倍に増加していることを確認した。
また、実施例７〜１０の半導体装置では、厚み０．３μｍのＣｕＡｌ２層と銅ワイヤとの間に、厚み０．１〜０．２μｍのＣｕ／Ｐｔからなるバリア層が形成されていることを確認した。ＴＥＭの元素分析で、該バリア層中のＰｔ質量割合が銅ワイヤ中のＰｔ質量割合に対し、１．２〜１．４倍に増加していることを確認した。
また、比較例１〜６の半導体装置では、銅ワイヤとアルミニウムパッドとの間に形成されたＣｕＡｌ２層の厚みが０．４μｍとなり、ＣｕＡｌ２層と銅ワイヤとの間に、更に厚み０．１μｍのＣｕ９Ａｌ４層が形成されていることを確認した。銅ワイヤにドープせず、表面に被覆しただけでは、大気中２００℃で１６時間加熱したときバリア層が形成されないことがわかった。
＜耐湿性および高温保管特性＞
実施例１〜１１、比較例１〜６の半導体装置について半導体装置のＨＡＳＴ（不飽和耐湿性試験）及びＨＴＳＬ（高温保管試験）を行った。その結果を表２、３に示す。表２、３中単位は、時間（ｈｏｕｒ）である。
具体的には、ＨＡＳＴは、ＩＥＣ６８−２−６６に準拠して実施した。試験条件は、温度を１３０℃、および１４０℃とし、８５％ＲＨ、印加電圧２０Ｖで処理し、不良が発生する時間を調べた。
また、ＨＴＳＬは、１７５℃で処理し、不良が発生する時間を調べた。
なお、ＨＡＳＴ及びＨＴＳＬにおいて不良の判定は、作製したパッケージ１０個を用いて評価し、初期抵抗に対する処理後の抵抗値が１．２倍を超えたパッケージが発生した時間を不良時間とした。
Figure 2013140745
Figure 2013140745
実施例の半導体装置では、優れた高温耐湿特性および高温保管特性がみられ、特にＰｄ又はＰｔのドープ量が好ましい範囲である０．１〜２質量％、より好ましい範囲である０．３〜１．５質量％、さらに好ましい範囲である０．５質量％以上１質量％以下である銅ワイヤを用いることで、封止樹脂を形成するエポキシ樹脂組成物のハロゲン量に影響されずに、安定した信頼性とボンディング作業性を両立することができることが示された。
この出願は、２０１２年３月２２日に出願された日本特許出願特願２０１２−０６６１６１を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (8)

  1. 基板に搭載された半導体素子と、
    アルミニウムを主成分とし、前記半導体素子に設けられた電極パッドと、
    前記基板に設けられた接続端子と前記電極パッドとを接続し、銅を主成分とする銅ワイヤと、
    前記半導体素子及び前記銅ワイヤを封止する封止樹脂と、
    を有し、
    大気中２００℃で１６時間加熱したとき、前記銅ワイヤと前記電極パッドとの接合部に、パラジウム及び白金のいずれかから選択される金属を含むバリア層が形成される、半導体装置。
  2. 大気中２００℃で１６時間加熱したとき形成される前記バリア層の厚みが０．０１〜３μｍである、請求項１に記載の半導体装置。
  3. 大気中２００℃で１６時間加熱したとき、前記バリア層と前記電極パッドとの間に、銅及びアルミニウムの合金層が形成されている、請求項１または２に記載の半導体装置。
  4. 基板に搭載された半導体素子と、
    アルミニウムを主成分とし、前記半導体素子に設けられた電極パッドと、
    前記基板に設けられた接続端子と前記電極パッドとを接続し、銅を主成分とする銅ワイヤと、
    前記半導体素子及び前記銅ワイヤを封止する封止樹脂と、
    を有し、
    前記銅ワイヤが、パラジウム及び白金のいずれかから選択される金属を含み、
    前記銅ワイヤ中のパラジウム及び白金の含有量に対する、前記銅ワイヤと前記電極パッドとの接合部におけるパラジウム及び白金の含有量が、１より大きい、半導体装置。
  5. 前記銅ワイヤ中の銅含有量が、前記銅ワイヤ全体に対して９８〜９９．９質量％である、請求項１乃至４いずれか一項に記載の半導体装置。
  6. 前記基板が、リードフレーム又は回路基板である、請求項１乃至５いずれか一項に記載の半導体装置。
  7. アルミニウムを主成分とする電極パッドが設けられた半導体素子を、接続端子が設けられた基板に搭載する工程と、
    銅を主成分とする銅ワイヤで前記接続端子と前記電極パッドとを接続する工程と、
    前記半導体素子及び前記銅ワイヤを封止樹脂で封止する工程と、
    を含み、
    封止樹脂で封止する前記工程の後に、大気中２００℃で１６時間加熱したとき、前記銅ワイヤと前記電極パッドとの接合部に、パラジウム及び白金のいずれかから選択される金属を含むバリア層が形成される、半導体装置の製造方法。
  8. 前記封止樹脂で封止する前記工程において、エポキシ樹脂組成物を用いて封止成形させた後、１５０℃〜２００℃で２〜１６時間、後硬化させる、請求項７に記載の半導体装置の製造方法。
JP2014506003A 2012-03-22 2013-03-12 半導体装置 Active JP6330658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014506003A JP6330658B2 (ja) 2012-03-22 2013-03-12 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012066161 2012-03-22
JP2012066161 2012-03-22
PCT/JP2013/001591 WO2013140745A1 (ja) 2012-03-22 2013-03-12 半導体装置及びその製造方法
JP2014506003A JP6330658B2 (ja) 2012-03-22 2013-03-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013140745A1 true JPWO2013140745A1 (ja) 2015-08-03
JP6330658B2 JP6330658B2 (ja) 2018-05-30

Family

ID=49222227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506003A Active JP6330658B2 (ja) 2012-03-22 2013-03-12 半導体装置

Country Status (7)

Country Link
US (1) US9230892B2 (ja)
JP (1) JP6330658B2 (ja)
KR (1) KR102078986B1 (ja)
CN (1) CN104205314B (ja)
SG (1) SG11201403958YA (ja)
TW (1) TWI574362B (ja)
WO (1) WO2013140745A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10610976B2 (en) 2015-06-15 2020-04-07 Nippon Micrometal Corporation Bonding wire for semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605190B2 (ja) * 2014-05-28 2019-11-13 住友ベークライト株式会社 封止用樹脂組成物、および半導体装置
CN104051368A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
JP6354467B2 (ja) * 2014-09-01 2018-07-11 株式会社デンソー 半導体装置
JP6641899B2 (ja) * 2015-11-04 2020-02-05 セイコーエプソン株式会社 物理量センサー、物理量センサーデバイス、電子機器および移動体
JP6354744B2 (ja) * 2015-12-21 2018-07-11 トヨタ自動車株式会社 銅線の接合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920074A (en) * 1987-02-25 1990-04-24 Hitachi, Ltd. Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof
WO2010041651A1 (ja) * 2008-10-10 2010-04-15 住友ベークライト株式会社 半導体装置
JP2010205974A (ja) * 2009-03-04 2010-09-16 Mitsubishi Electric Corp 半導体装置
WO2010150814A1 (ja) * 2009-06-24 2010-12-29 新日鉄マテリアルズ株式会社 半導体用銅合金ボンディングワイヤ
WO2011070739A1 (ja) * 2009-12-07 2011-06-16 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265729A (ja) 1986-05-14 1987-11-18 Hitachi Ltd 半導体装置
KR101099233B1 (ko) 2008-07-11 2011-12-27 가부시키가이샤 닛데쓰 마이크로 메탈 본딩 와이어의 접합 구조
JP5550369B2 (ja) * 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920074A (en) * 1987-02-25 1990-04-24 Hitachi, Ltd. Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof
WO2010041651A1 (ja) * 2008-10-10 2010-04-15 住友ベークライト株式会社 半導体装置
JP2010205974A (ja) * 2009-03-04 2010-09-16 Mitsubishi Electric Corp 半導体装置
WO2010150814A1 (ja) * 2009-06-24 2010-12-29 新日鉄マテリアルズ株式会社 半導体用銅合金ボンディングワイヤ
WO2011070739A1 (ja) * 2009-12-07 2011-06-16 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10610976B2 (en) 2015-06-15 2020-04-07 Nippon Micrometal Corporation Bonding wire for semiconductor device

Also Published As

Publication number Publication date
US20150028465A1 (en) 2015-01-29
TWI574362B (zh) 2017-03-11
CN104205314A (zh) 2014-12-10
CN104205314B (zh) 2017-02-22
KR102078986B1 (ko) 2020-02-19
TW201347114A (zh) 2013-11-16
JP6330658B2 (ja) 2018-05-30
WO2013140745A1 (ja) 2013-09-26
US9230892B2 (en) 2016-01-05
KR20140138968A (ko) 2014-12-04
SG11201403958YA (en) 2014-10-30

Similar Documents

Publication Publication Date Title
WO2011070739A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置
JP5532258B2 (ja) 半導体装置
JP6330658B2 (ja) 半導体装置
WO2011093038A1 (ja) 半導体装置
JP5393207B2 (ja) 半導体装置
WO2012070529A1 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
WO2011043058A1 (ja) 半導体装置
JP6094573B2 (ja) 半導体装置
JP2013209450A (ja) 半導体封止用エポキシ樹脂組成物
JP2008166314A (ja) 半導体装置及び封止用エポキシ樹脂組成物
JP6341203B2 (ja) 半導体装置
JP2015017165A (ja) 封止用エポキシ樹脂組成物、及び半導体装置
WO2011030516A1 (ja) 半導体装置
WO2013145609A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6330658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150