KR102073532B1 - 방열 회로 기판 - Google Patents

방열 회로 기판 Download PDF

Info

Publication number
KR102073532B1
KR102073532B1 KR1020197019161A KR20197019161A KR102073532B1 KR 102073532 B1 KR102073532 B1 KR 102073532B1 KR 1020197019161 A KR1020197019161 A KR 1020197019161A KR 20197019161 A KR20197019161 A KR 20197019161A KR 102073532 B1 KR102073532 B1 KR 102073532B1
Authority
KR
South Korea
Prior art keywords
particles
insulating layer
ceramic
particle
circuit board
Prior art date
Application number
KR1020197019161A
Other languages
English (en)
Other versions
KR20190090843A (ko
Inventor
후미아키 이시카와
가즈히코 야마사키
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20190090843A publication Critical patent/KR20190090843A/ko
Application granted granted Critical
Publication of KR102073532B1 publication Critical patent/KR102073532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • C01B21/064—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron with boron
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

이 방열 회로 기판 (10) 은, 금속 기판 (11) 과, 상기 금속 기판 (11) 의 적어도 일방의 표면에 배치된 절연층 (12) 과, 상기 절연층 (12) 의 상기 금속 기판 (11) 과는 반대측의 표면에 배치된 회로층 (13) 을 구비한다. 상기 절연층 (12) 은, 폴리이미드, 폴리아미드이미드, 또는 이것들의 혼합물로 이루어지는 수지와, 비표면적이 10 ㎡/g 이상인 세라믹 입자를 함유하고, 상기 세라믹 입자가 응집 입자를 형성하며, 또한 상기 세라믹 입자의 함유량이 5 체적％ 이상 60 체적％ 이하의 범위에 있다.

Description

방열 회로 기판
본 발명은, 방열 회로 기판에 관한 것이다.
본원은, 2017년 3월 23일에, 일본에서 출원된 특원2017-057460호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
금속 기판 상에 절연층을 개재하여 회로층을 적층한 방열 회로 기판은, 고발열성의 전자 부품을 실장하는 회로 기판으로서 사용된다. 방열 회로 기판에서는, 전자 부품에서 발생한 열을, 절연층을 개재하여 금속 기판에 전도시켜, 금속 기판에서 열을 방열한다. 이 때문에, 절연층에는, 내전압성이 높고, 열 저항이 낮은 것이 요구된다.
절연막의 내전압 VR 은, 일반적으로 절연막의 막두께를 h, 막두께당 내전압을 VF 로 하면, 하기의 식 (1) 로 나타내어진다.
VR ＝ VF × h ··· (1)
한편, 절연막의 열 저항 R 은, 절연막의 막두께를 h, 절연막의 열 전도도를 λ 로 하면, 하기 식 (2) 로 나타내어진다.
R ∝ h/λ ··· (2)
식 (1) 과 식 (2) 로부터, 절연막의 열 저항 R 은, 하기의 식 (3) 으로 나타낼 수 있다.
R ∝ VR/(λ × VF) ··· (3)
상기의 식 (3) 으로부터, 절연막의 열 저항 R 은, 절연막의 막두께당 내전압 VF × 열 전도도 λ 의 역수에 비례하는 것을 알 수 있다. 따라서, 방열 회로 기판의 절연층의 열 저항 R 을 저감시키기 위해서는, 절연층의 막두께당 내전압 VF × 열 전도도 λ 의 값 (이하, 「성능치」라고도 한다) 을 크게 하는 것이 중요해진다.
방열 회로 기판의 절연층은, 일반적으로, 수지와 열 전도성을 갖는 무기 필러를 함유하는 수지 조성물로 형성되어 있다. 수지로는, 폴리이미드나 폴리아미드이미드와 같은 내전압성, 내열성, 화학적 내성, 및 기계적 강도가 높은 수지가 이용되고 있다. 무기 필러는, 열 전도성을 향상시키기 위해서는, 입자경이 큰 것이 바람직하다. 단, 입자경이 큰 무기 필러를 첨가하면, 막두께당 내전압 (절연 파괴 전압) 이 저하된다는 문제가 있는 것이 알려져 있다 (비특허문헌 1).
특허문헌 1 에는, 방열 회로 기판의 절연층으로서, 특정 구조를 갖는 폴리이미드 중에 열 전도성 필러를 분산시킨 필러 함유 폴리이미드 수지층을 사용하는 것이 개시되어 있다. 특허문헌 1 에는, 열 전도성 필러의 예로서 평균 입자경이 0.5 ∼ 10 ㎛ 의 범위에 있는 구상 알루미나가 기재되어 있다.
특허문헌 2 에는, 방열 회로 기판의 절연층으로서, 열 전도성 필러로서, 평균 장경 DL 이 0.1 ∼ 2.4 ㎛ 인 판상 필러와, 평균 입경 DR 이 0.05 ∼ 5.0 ㎛ 인 구상 필러를 함유하는 필러 함유 폴리이미드 수지층을 사용하는 것이 개시되어 있다.
일본 특허공보 제5650084호 일본 특허공보 제5665846호
Journal of International Council on Electrical Engineering Vol.2, No.1, pp.90 ∼ 98, 2012
최근의 전자 기기의 고성능화, 소형화에 수반하여, 전자 부품의 사용 전력량이나 발열량은 증가하는 경향이 있어, 방열 회로 기판의 방열성의 향상이 요구되고 있다. 따라서, 방열 회로 기판의 절연층에 대해서는, 막두께당 내전압의 향상과 열 전도도의 향상이 필요시되고 있다.
그러나, 본 발명자의 검토에 의하면, 특허문헌 1, 2 에 기재되어 있는 절연층에서는, 내전압성과 열 전도성의 양자를 균형있게 향상시키는 것이 어려워, 방열성이 충분하지 않은 경우가 있다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로서, 높은 방열성을 갖는 방열 회로 기판을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위해, 본 발명자는, 절연층에 함유되는 무기 필러의 입자 사이즈의 지표가 되는 비표면적과, 입자의 응집 상태에 착안하여 검토하였다. 그 결과, 비표면적이 큰 세라믹 입자가 응집 입자를 형성한 상태에서 함유하는 절연층을 구비한 방열 회로 기판은, 내전압성과 열 전도성의 양자가 균형있게 향상되어, 높은 성능치, 요컨대 높은 방열성을 갖는 것을 알아냈다.
본 발명의 방열 회로 기판은, 금속 기판과, 상기 금속 기판의 적어도 일방의 표면에 배치된 절연층과, 상기 절연층의 상기 금속 기판과는 반대측의 표면에 배치된 회로층을 구비한다. 상기 절연층은, 폴리이미드, 또는 폴리아미드이미드, 혹은 이것들의 혼합물로 이루어지는 수지와, 비표면적이 10 ㎡/g 이상인 세라믹 입자를 함유하고, 상기 세라믹 입자가 응집 입자를 형성하며, 또한, 상기 세라믹 입자의 함유량이 5 체적％ 이상 60 체적％ 이하의 범위에 있다.
상기 방열 회로 기판에 의하면, 절연층에 함유되는 수지가 폴리이미드, 또는 폴리아미드이미드, 혹은 이것들의 혼합물로 이루어지므로, 내전압성, 내열성, 화학적 내성, 및 기계 특성이 향상된다.
또, 절연층에 함유되는 세라믹 입자는, 비표면적이 10 ㎡/g 이상으로, 미세하므로, 세라믹 입자의 내전압성이 높고, 대량으로 첨가해도 절연층의 내전압성이 잘 저하되지 않는다. 또한, 절연층에 함유되는 미세한 세라믹 입자가 응집 입자를 형성하고 있으므로, 세라믹 입자의 일차 입자 간을 열이 전도하기 쉬워, 열의 전도 네트워크 구조를 만들기 쉽기 때문에, 절연층의 열 전도도가 향상된다.
또한, 절연층 중의 세라믹 입자의 함유량이 5 체적％ 이상 60 체적％ 이하의 범위로 되어 있으므로, 폴리이미드나 폴리아미드이미드가 갖는 우수한 내전압성, 내열성, 화학적 내성, 및 기계 특성을 저해하지 않고, 열 전도도를 더욱 향상시키는 것이 가능해진다. 상기 구성의 방열 회로 기판은, 이상과 같은 절연층을 구비하므로, 방열성이 향상된다.
본 발명에 의하면, 내전압성, 내열성, 화학적 내성, 및 기계 특성을 유지하면서, 높은 방열성을 갖는 방열 회로 기판을 제공할 수 있다.
도 1 은, 본 발명의 실시형태에 관련된 방열 회로 기판의 단면도이다.
이하, 본 발명의 방열 회로 기판의 실시형태에 대해, 첨부한 도면을 참조하여 설명한다.
도 1 은, 본 발명의 실시형태에 관련된 방열 회로 기판의 단면도이다. 도 1 에 있어서 방열 회로 기판 (10) 은, 금속 기판 (11) 과, 금속 기판 (11) 의 표면 (도 1 의 상측) 에 배치된 절연층 (12) 과, 절연층 (12) 의 금속 기판 (11) 과는 반대측의 표면에 배치된 회로층 (13) 을 구비한다.
＜금속 기판 (11)＞
금속 기판 (11) 으로는, 특별히 제한은 없고, 방열 회로 기판의 기판으로서 사용되고 있는 통상의 기판을 사용할 수 있다. 금속 기판 (11) 은, 금속과 비금속 재료의 복합 재료의 판이어도 된다. 비금속 재료로는, 예를 들어, 세라믹스나 그라파이트를 들 수 있다. 금속 기판 (11) 의 예로는, 구리판, 구리 합금판, 알루미늄판, 알루미늄 합금판, 철판, AlSiC 판, 그라파이트 알루미늄 콤퍼짓판 등을 들 수 있다. 두께나 형상은 특별히 한정되지 않는다.
＜절연층 (12)＞
절연층 (12) 은, 폴리이미드, 폴리아미드이미드, 또는 이것들의 혼합물로 이루어지는 수지와, 비표면적이 10 ㎡/g 이상인 세라믹 입자를 함유한다. 절연층 (12) 중의 세라믹 입자의 일부 또는 전부는 응집 입자를 형성하고 있다. 절연층 (12) 중의 세라믹 입자의 함유량은 5 체적％ 이상 60 체적％ 이하의 범위에 있다. 세라믹 입자의 일부가 응집 입자를 형성하고 있는 경우, 응집되어 있지 않은 세라믹스 입자가 혼재되어 있어도 된다.
폴리이미드 및 폴리아미드이미드는, 이미드 결합을 가지므로, 우수한 내열성이나 기계 특성을 갖는다. 이 때문에, 본 실시형태에서는, 절연층 (12) 의 수지로서 폴리이미드, 또는 폴리아미드이미드, 혹은 이것들의 혼합물을 사용한다.
폴리아미드이미드 및 폴리이미드는, 질량 평균 분자량이 10 만 이상인 것이 바람직하고, 10 만 이상 50 만 이하의 범위에 있는 것이 보다 바람직하다. 질량 평균 분자량이 상기의 범위 내에 있는 폴리아미드이미드 또는 폴리이미드를 함유하는 절연층 (12) 은, 내열성과 기계 특성이 보다 향상된다.
세라믹 입자는, 절연층 (12) 의 성능치를 효율적으로 향상시키는 작용이 있다. 세라믹 입자의 비표면적이 지나치게 작아지면, 즉 세라믹 입자의 일차 입자의 입자경이 지나치게 커지면, 절연층 (12) 의 내전압성이 저하될 우려가 있다. 이 때문에, 본 실시형태에서는, 세라믹 입자의 비표면적을 10 ㎡/g 이상으로 설정하고 있다. 절연층 (12) 의 열 전도성을 확실하게 향상시키기 위해서는, 세라믹 입자의 비표면적은, 50 ㎡/g 이상인 것이 바람직하다.
세라믹 입자의 비표면적이 지나치게 커지면, 즉, 세라믹 입자의 일차 입자의 입자경이 지나치게 작아지면, 세라믹 입자가 과잉으로 큰 응집 입자를 형성하기 쉬워져, 절연층 (12) 의 표면 조도 Ra 가 커질 우려가 있다. 절연층 (12) 의 표면 조도 Ra 가 과도하게 커지면, 회로층 (13) 과의 접촉 면적이 좁아져, 절연층 (12) 과 회로층 (13) 이 박리되기 쉬워지거나, 또 회로층 (13) 에 배치된 전자 부품에서 발생한 열을, 절연층 (12) 을 개재하여 금속 기판 (11) 에 전도시키기 어려워지는 등의 문제가 발생할 우려가 있다. 이 때문에, 절연층 (12) 의 표면 조도 Ra 는 작은 편이 바람직하다. 절연층 (12) 의 표면 조도 Ra 를 과도하게 크게 하지 않기 위해서는, 세라믹 입자의 비표면적은, 300 ㎡/g 이하인 것이 바람직하다.
세라믹 입자의 비표면적은, BET 법으로 측정된 BET 비표면적이다. 구체적인 측정 방법은, 예를 들어 JIS8830 에 규정되고 있다. 절연층 (12) 중의 세라믹 입자의 비표면적은, 절연층 (12) 을 가열하여, 수지 성분을 열 분해하여 제거하고, 잔부의 세라믹 입자를 회수함으로써 측정할 수 있다.
세라믹 입자는, BET 비표면적과 밀도로부터 하기의 식을 사용하여 산출되는 BET 직경이 1 nm 이상 200 nm 이하의 범위인 것이 바람직하다. BET 직경이 상기의 범위에 있는 세라믹 입자를 함유하는 절연층 (12) 은, 내전압성이 보다 향상된다.
BET 직경 ＝ 6/(밀도 × BET 비표면적)
세라믹 입자의 적어도 일부는 응집 입자를 형성하고 있다. 응집 입자는, 일차 입자가 비교적 약하게 연결되어 있는 어글로머레이트여도 되고, 일차 입자가 비교적 강하게 연결되어 있는 애그리게이트여도 된다. 응집 입자끼리가 더욱 집합된 입자 집합체를 형성하고 있어도 된다. 세라믹 입자의 일차 입자가 응집 입자를 형성하여 절연층 (12) 중에 분산되어 있는 것에 의해, 세라믹 입자 간의 상호 접촉에 의한 네트워크가 형성되어, 세라믹 입자의 일차 입자 간을 열이 전도하기 쉬워져, 절연층 (12) 의 열 전도도가 향상된다.
세라믹 입자의 응집 입자는, 일차 입자끼리가 점 접촉하여 연결된 이방성을 가지는 형상인 것이 바람직하다. 이 경우, 세라믹 입자의 일차 입자끼리는, 화학적으로 강하게 결합되어 있는 것이 바람직하다.
응집 입자의 평균 입경은, 상기의 BET 직경에 대해, 5 배 이상인 것이 바람직하고, 5 배 이상 100 배 이하의 범위에 있는 것이 바람직하다. 응집 입자의 평균 입자경은, 20 nm 이상 500 nm 이하의 범위에 있는 것이 바람직하다. 응집 입자의 평균 입자경이 상기의 범위에 있으면, 절연층 (12) 의 열 전도도를 확실하게 향상시킬 수 있다.
응집 입자의 평균 입자경은, 세라믹 입자를 분산제와 함께 NMP 용매 중에서 초음파 분산에 제공하고, 레이저 회절식 입도 분포 측정 장치로 측정한 Dv50 (누적 빈도 분포 (체적 기준) 의 50 ％ 직경) 의 값이다. 절연층 (12) 중의 응집 입자 (세라믹 입자) 는, 절연층 (12) 을 가열하여, 수지 성분을 열 분해하여 제거함으로써 회수할 수 있다.
절연층 (12) 중의 세라믹 입자의 함유량은, 5 체적％ 이상 60 체적％ 이하로 되어 있다. 세라믹 입자의 함유량이 지나치게 적어지면, 절연층 (12) 의 열 전도성이 충분히 향상되지 않을 우려가 있다. 세라믹 입자의 함유량이 지나치게 많아지면, 수지의 함유량이 상대적으로 감소하여, 절연층 (12) 의 형상을 안정적으로 유지할 수 없게 될 우려가 있다. 또, 세라믹 입자가 과잉으로 큰 응집 입자를 형성하기 쉬워져, 절연층 (12) 의 표면 조도 Ra 가 커질 우려가 있다.
절연층 (12) 의 열 전도성을 확실하게 향상시키기 위해서는, 세라믹 입자의 함유량은 10 체적％ 이상인 것이 바람직하다. 절연층 (12) 의 형상의 안정성을 확실하게 향상시키고, 표면 조도 Ra 를 낮게 하기 위해서는, 세라믹 입자의 함유량은 50 체적％ 이하인 것이 바람직하다.
세라믹 입자의 예로는, 실리카 (이산화규소) 입자, 알루미나 (산화알루미늄) 입자, 질화붕소 입자, 산화티탄 입자, 알루미나 도프 실리카 입자, 알루미나 수화물 입자를 들 수 있다. 세라믹 입자는, 1 종을 단독으로 사용해도 되고, 2 종이상을 조합하여 사용해도 된다. 이들 세라믹 입자 중에서는, 알루미나 입자는 열 전도성이 높은 점에서 바람직하다.
세라믹 입자는, 시판품을 사용해도 된다. 시판품으로는, AE50, AE130, AE200, AE300, AE380, AE90E (모두, 니혼 아에로질 주식회사 상품명), T400 (바커사 상품명), SFP-20M (덴카 주식회사 상품명) 등의 실리카 입자, Alu65 (니혼 아에로질 주식회사 상품명) 등의 알루미나 입자, AP-170S (Maruka 사 상품명) 등의 질화붕소 입자, AEROXIDE(R)TiO2 P90 (니혼 아에로질 주식회사 상품명) 등의 산화티탄 입자, MOX170 (니혼 아에로질 주식회사 상품명) 등의 알루미나 도프 실리카 입자, Sasol 사 제조의 알루미나 수화물 입자를 사용할 수 있다.
＜회로층 (13)＞
회로층 (13) 으로는, 특별히 제한은 없고, 방열 회로 기판의 회로층으로서 사용되고 있는 통상의 재료로 형성할 수 있다. 회로층 (13) 의 재료의 예로는, 구리, 알루미늄 및 이들 금속의 합금을 들 수 있다.
＜방열 회로 기판 (10) 의 제조 방법＞
본 실시형태의 방열 회로 기판 (10) 은, 예를 들어, 금속 기판 (11) 의 적어도 일방의 표면에 절연층 (12) 을 형성하고, 이어서, 절연층 (12) 의 금속 기판 (11) 과는 반대측의 표면에 회로층 (13) 을 형성함으로써 제조할 수 있다.
절연층 (12) 은, 예를 들어, 용매 중에, 폴리이미드 혹은 폴리아미드이미드 혹은 이것들의 전구체가 용해되고, 비표면적이 10 ㎡/g 이상으로서, 응집 입자를 형성하고 있는 세라믹 입자가 분산되어 있는 세라믹 입자 분산 수지 용액을 조제하고, 이어서 이 세라믹 입자 분산 수지 용액을 사용하여 형성할 수 있다. 용매의 예로는, N-메틸-2-피롤리돈 (NMP), 디글라임, 트리글라임, γ-부티로락톤, 디메틸술폭시드 (DMSO) 등의 비프로톤성의 극성 용매 및 이것들의 혼합액을 들 수 있다.
세라믹 입자 분산 수지 용액은, 용매 중에 폴리이미드 혹은 폴리아미드이미드 혹은 이것들의 전구체가 용해되어 있는 수지 용액과, 세라믹 입자를 혼합하여, 수지 용액 중에 세라믹 입자를 분산시키는 방법에 의해 조제할 수 있다. 또, 용매 중에 세라믹 입자가 분산되어 있는 세라믹 입자 분산액과, 폴리이미드 혹은 폴리아미드이미드 혹은 이것들의 전구체를 혼합하여, 세라믹 입자 분산액 중에 폴리이미드 혹은 폴리아미드이미드 혹은 이것들의 전구체를 용해시키는 방법에 의해 조제할 수 있다. 또한, 용매 중에 폴리이미드 혹은 폴리아미드이미드 혹은 이것들의 전구체가 용해되어 있는 수지 용액과, 용매 중에 세라믹 입자가 분산되어 있는 세라믹 입자 분산액을 혼합하는 것에 의해서도 조제할 수 있다.
금속 기판 (11) 상에 절연층 (12) 을 제작하는 방법으로는, 예를 들어, 전착법, 도포법을 사용할 수 있다.
전착법은, 세라믹 입자 분산 수지 용액에 물을 첨가하여 조제한 전착액을 사용하여, 전착 도포법에 의해, 금속 기판 (11) 상에 전착 생성물을 생성시키고, 이어서, 전착 생성물을 가열하여 건조, 경화시키는 것에 의해, 절연층 (12) 을 제작하는 방법이다.
도포법은, 세라믹 입자 분산 수지 용액을 금속 기판 (11) 상에 도포하여 도포막을 형성하고, 이어서, 도포막을 건조시켜 건조막으로 한 후, 가열하여 경화시키는 것에 의해, 절연층 (12) 을 제작하는 방법이다.
회로층 (13) 은, 예를 들어, 절연층 (12) 의 표면에 금속박을 배치하고, 얻어진 적층체를, 그 적층체의 두께 방향으로 가압하면서, 열 압착 처리함으로써 형성할 수 있다.
이상과 같은 구성으로 된 본 실시형태인 방열 회로 기판 (10) 에 의하면, 절연층 (12) 에 함유되는 수지가 폴리이미드, 폴리아미드이미드, 또는 이것들의 혼합물로 이루어지므로, 내전압성, 내열성, 화학적 내성, 및 기계 특성이 향상된다.
또, 절연층 (12) 에 함유되는 세라믹 입자는, 비표면적이 10 ㎡/g 이상으로 미세하므로, 세라믹 입자의 내전압성이 향상되고, 대량으로 첨가해도 절연층 (12) 의 내전압성이 잘 저하되지 않는다. 또한, 절연층 (12) 에 함유되는 미세한 세라믹 입자가 응집 입자를 형성하고 있으므로, 세라믹 입자의 일차 입자 간을 열이 전도하기 쉬워져, 열의 전도 네트워크 구조를 만들기 쉽기 때문에 절연층 (12) 의 열 전도도가 향상된다.
또한, 절연층 (12) 중의 세라믹 입자의 함유량이 5 체적％ 이상 60 체적％ 이하의 범위로 되어 있으므로, 폴리이미드나 폴리아미드이미드가 갖는 우수한 내전압성, 내열성, 화학적 내성, 기계 특성을 저해시키지 않고, 내전압과 열 전도도를 더욱 향상시키는 것이 가능해진다.
따라서, 본 실시형태인 방열 회로 기판 (10) 은, 이상과 같은 절연층 (12) 을 구비하므로, 내전압성과 방열성이 향상된다.
이상, 본 발명의 실시형태에 대해 상세히 서술해 왔지만, 구체적인 구성은 이 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위의 설계 등도 포함된다.
실시예
이하, 본 발명의 효과를 실시예 및 비교예를 사용하여 상세하게 설명하지만, 본 발명은 하기의 실시예에 한정되는 것은 아니다.
[실시예 1-1 ∼ 1-20, 비교예 1-1 ∼ 1-5]
＜세라믹 입자 분산 수지 용액의 조제＞
하기의 표 1 에 기재되어 있는 세라믹 입자와 수지를 준비하였다. 표 1 에 기재되어 있는 세라믹 입자의 비표면적은, BET 법에 의해 측정한 BET 비표면적이다. 응집 입자의 평균 입자경은, 분산제 (0.2 질량％ 의 헥사메타인산나트륨) 와 함께 NMP (N-메틸-2-피롤리돈) 용매 중에서 초음파 분산에 제공하고, 레이저 회절식 입도 분포 측정 장치 (HORIBA 사 제조 상품명 : LA-950) 로 측정한 Dv50 의 값이다.
준비한 세라믹 입자를, NMP 를 62.5 g, 1M2P (1-메톡시-2-프로판올) 를 10 g, AE (아미노에탄올) 를 0.22 g 의 질량으로 함유하는 혼합 용매에 대해 1 g 투입하고, 30 분간 초음파 처리하여, 세라믹 입자 분산액을 조제하였다.
또, 준비한 수지를, NMP 에 용해시켜 수지 용액을 조제하였다.
세라믹 입자 분산액과 수지 용액을, 세라믹 입자 농도가 하기의 표 1 에 기재되어 있는 값이 되는 비율로 혼합하여, 세라믹 입자 분산 수지 용액을 조제하였다. 세라믹 입자 농도는, 수지와 세라믹 입자의 합계 체적량에 대한 세라믹 입자의 체적 함유량이다.
＜전착액의 조제＞
조제한 세라믹 입자 분산 수지 용액을, 5000 rpm 의 회전 속도로 교반하면서, 그 세라믹 입자 분산 수지 용액에 물을 21 g 적하하여, 전착액을 조제하였다.
＜방열 회로 기판의 제작＞
금속 기판으로서, 두께 0.3 mm 이고 30 mm × 20 mm 인 구리판을 준비하였다. 또, 회로층의 재료로서 두께 18 ㎛ 의 동박 (후쿠다 금속박분 공업 주식회사 상품명 : CF-T4X-SV-18) 을 준비하였다.
조제한 전착액에 상기의 구리판을 침지시키고, 전착법에 의해 100 V 의 직류 전압을 인가하여, 구리판의 표면에, 가열 후의 두께가 25 ㎛ 가 되도록 전착 생성물을 생성시켰다.
전착 생성물을 대기 분위기하, 250 ℃ 에서 3 분간 가열하여, 구리판 표면에 두께 10 ㎛ 의 절연층을 형성하였다. 비교예 1-3 및 비교예 1-5 에서 조제한 전착액은, 균일한 절연층을 형성할 수 없었다. 막두께는, 절연층을 형성한 구리판을 수지 매립한 후, 단면을 내어, 레이저 현미경으로 관찰함으로써 측정하였다.
이어서, 형성한 절연층 상에, 상기의 동박을 배치하여, 구리판, 절연층, 동박이 이 순서로 적층된 적층체를 얻었다. 얻어진 적층체를, 카본제 치구를 사용하여 적층체의 두께 방향으로 5 MPa 의 압력을 부여하면서, 진공 중에서 250 ℃ 에서, 20 분간 가열하여, 열 압착 처리를 실시하여, 구리 기판, 절연층, 및 회로층 (동박) 이 이 순서로 적층된 방열 회로 기판을 제작하였다.
＜평가＞
상기의 실시예 및 비교예에서 제작한 방열 회로 기판에 대해, 세라믹 입자의 함유량, 내전압 (절연층의 두께 방향의 내전압), 및 열 전도도 (절연층의 두께 방향의 열 전도도) 를 각각 하기의 방법에 의해 측정하였다. 내전압과 열 전도도로부터, 성능치 (막두께당 내전압 VF × 열 전도도 λ) 를 계산하였다. 그 결과를 표 2 에 나타낸다. 내전압, 열 전도도 및 성능치의 상대치는, 세라믹 입자를 첨가하지 않았던 것 이외에는, 실시예 1-1 과 동일하게 하여 제작한 막두께 25 ㎛ 의 폴리아미드이미드층을 형성한 방열 회로 기판을 사용하여 측정한 값을 1 로 한 상대치로 하였다.
(세라믹 입자의 함유량)
방열 회로 기판의 구리판과 회로층을 벗겨내어, 절연층을 꺼냈다. 꺼낸 절연층을, 소정 사이즈로 잘라 시료로 하였다. 이 시료를 사용하여, 열 중량 분석 (TG) 에 의해, 절연층의 세라믹 입자의 함유량 (질량％) 을 측정하였다. 그리고, 그 세라믹 입자의 함유량의 값을, 하기에 나타내는 세라믹 입자, 수지의 밀도를 사용하여 체적％ 로 환산하였다.
(내전압의 측정)
방열 회로 기판을 5 cm × 5 cm 의 사이즈로 컷하고, 구리 기판을 직경 2 cm 원상으로 가공하고, 불요 부분은 동박 에칭액으로 제거하였다. 내전압은, JIS C 2110 에 기초하여, 키쿠스이 전자 공업 주식회사 상품명 : TOS5101 을 사용하여 절연유 중 (3M 사 상품명 : 플루오리너트 FC-770) 에서 측정하였다. 회로층의 표면에 전극판을 배치하였다. 구리 기판과 회로층의 표면에 배치한 전극판을, 각각 전원과 접속시키고, 이어서 8000 V 까지 30 초 동안 승압하였다. 구리판과 전극판 사이에 흐르는 전류치가 8500 ㎂ 가 된 시점의 전압을 내전압으로 하였다. 이 내전압의 값을 절연층의 막두께로 나눗셈하고, 얻어진 값을 막두께당 내전압 (절대치) 으로 하였다.
(열 전도도의 측정)
열 전도도 (절연층의 두께 방향의 열 전도도) 는, NETZSCH-GeratebauGmbH 제조의 LFA477 Nanoflash (상품명) 를 사용하여, 레이저 플래시법에 의해 측정하였다. 측정에는 계면 열 저항을 고려하지 않는 3 층 모델을 사용하였다. 구리 기판 및 회로층의 열 확산율은 117.2 ㎟/초로 하였다. 절연층의 열 전도도의 계산에는, 실리카 입자의 밀도 2.2 g/㎤, 실리카 입자의 비열 0.76 J/gK, 알루미나 입자의 밀도 3.89 g/㎤, 알루미나 입자의 비열 0.78 J/gK, 질화붕소의 밀도 2.1 g/㎤, 질화붕소의 비열 0.8 J/gK, 산화티탄의 밀도 3.98 g/㎤, 산화티탄의 비열 0.689 J/gK, 알루미나 1 ％ 도프 실리카의 밀도 2.2 g/㎤, 알루미나 1 ％ 도프 실리카의 비열 0.76 J/gK, 알루미나 수화물의 밀도 3.07 g/㎤, 알루미나 수화물의 비열 1.02 J/gK, 폴리이미드의 밀도 1.4 g/㎤, 폴리이미드의 비열 1.13 J/gK, 폴리아미드이미드 수지의 밀도 1.41 g/㎤, 폴리아미드이미드 수지의 비열 1.09 J/gK 를 사용하였다. 폴리아미드이미드와 폴리이미드의 혼합물의 밀도와 비열은 조성비로부터 계산하였다.
Figure 112019067748769-pct00001
Figure 112019067748769-pct00002
비교예 1-1 의 방열 회로 기판은, 성능치가 1.19 배로 충분히 높아지지는 않았다. 이것은, 절연층의 세라믹 입자의 비표면적이 10 ㎡/g 미만으로, 내전압이 저하되었기 때문으로 추찰된다.
비교예 1-2, 1-4 의 방열 회로 기판도 성능치가 1.17 배, 1.16 배 정도였다. 이것은, 절연층의 열 전도도가 필러를 함유하지 않는 폴리아미드이미드층과 동등하여 낮기 때문이다. 열 전도도가 낮은 것은, 세라믹 입자의 함유량이 5 체적％ 보다 적기 때문으로 추찰된다.
비교예 1-3, 1-5 에서 조제한 전착액은, 절연층을 제작할 수 없었다. 이것은, 세라믹 입자의 함유량이 60 체적％ 를 초과하고 있기 때문으로 추찰된다.
이에 반하여, 실시예 1-1 ∼ 1-20 의 방열 회로 기판은, 성능치가 1.29 배부터 높은 것에서는 4.13 배로 되어 있어, 성능이 대폭 향상되어 있는 것을 알 수 있다. 이것은 절연층이, 필러를 함유하지 않는 폴리아미드이미드층과 동등한 높은 내전압을 유지하면서, 열 전도도가 필러를 함유하지 않는 폴리아미드이미드층과 비교하여 현저하게 향상되었기 때문이다.
[실시예 2-1 ∼ 2-31, 비교예 2-1 ∼ 2-16] (폴리아믹산의 합성)
용량 300 ㎖ 의 세퍼러블 플라스크에, 4,4'-디아미노디페닐에테르, 및 NMP 를 주입하였다. NMP 량은, 얻어지는 폴리아믹산의 농도가 40 wt％ 가 되도록 조정하였다. 상온에서 교반하여, 4,4'-디아미노디페닐에테르를 완전히 용해시킨 후, 내온이 30 ℃ 를 초과하지 않도록, 소정량의 테트라카르복실산 2 무수물을 소량씩 첨가하였다. 그 후, 질소 분위기하에서 16 시간의 교반을 계속하여, 폴리아믹산 용액으로서 얻었다.
(세라믹 입자 분산 수지 용액의 조제)
하기의 표 3 에 기재되어 있는 세라믹 입자를 준비하였다. 준비한 세라믹 입자를, NMP 10 g 에 대해 1.0 g 투입하고, 30 분간 초음파 처리하여, 세라믹 입자 분산액을 조제하였다.
이어서, 폴리아믹산 용액과 세라믹 입자 분산액과 NMP 를, 최종적으로 용액 중의 폴리아믹산 농도가 5 질량％ 이고, 세라믹 입자 농도가 하기의 표 4 에 기재되어 있는 값이 되도록 혼합하였다. 계속해서 얻어진 혼합물을, 스기노마신사 제조 상품명 「스타버스트」를 사용하여, 압력 50 MPa 의 고압 분사 처리를 10 회 반복함으로써 분산 처리를 실시하여, 세라믹 입자 분산 수지 용액을 조제하였다.
＜방열 회로 기판의 제작＞
금속 기판으로서, 두께 0.3 mm 이고 30 mm × 20 mm 인 구리판을 준비하였다. 또, 회로층의 재료로서 두께 18 ㎛ 의 동박 (CF-T4X-SV-18 : 후쿠다 금속박분 공업 주식회사 제조 상품명) 을 준비하였다.
먼저, 조제한 세라믹 입자 분산 수지 용액을, 상기의 구리판의 표면에, 가열 후의 두께가 25 ㎛ 가 되도록 도포하여 도포막을 형성하였다. 이어서 도포막을 핫 플레이트 상에 배치하여, 실온으로부터 3 ℃/분으로 60 ℃ 까지 승온시키고, 60 ℃ 에서 100 분간, 또한 1 ℃/분으로 120 ℃ 까지 승온시키고, 120 ℃ 에서 100 분간 가열하여, 건조시켜 건조막으로 하였다. 그 후, 건조막을 250 ℃ 에서 1 분간, 400 ℃ 에서 1 분간 가열하여, 구리판 표면에 두께 25 ㎛ 의 절연층을 형성하였다. 비교예 2-3, 2-5, 2-7, 2-9, 2-16 에서 조제한 세라믹 입자 분산 수지 용액은, 절연층을 제작할 수 없었다.
이어서, 형성한 절연층 상에, 상기의 동박을 배치하여, 구리판, 절연층, 동박이 이 순서로 적층된 적층체를 얻었다. 얻어진 적층체를, 카본제 치구를 사용하여 적층체의 두께 방향으로 5 MPa 의 압력을 부여하면서, 진공 중에서 215 ℃ 에서, 20 분간 가열하여, 열 압착 처리를 실시하여, 구리 기판, 절연층, 회로층 (동박) 이 이 순서로 적층된 방열 회로 기판을 제작하였다.
＜평가＞
상기의 실시예 및 비교예에서 제작한 방열 회로 기판에 대해, 세라믹 입자의 함유량, 막두께당 내전압, 열 전도도 (절연층의 두께 방향의 열 전도도) 를 각각 상기의 방법에 의해 측정하고, 성능치를 계산하였다. 그 결과를 표 4 에 나타낸다. 내전압, 열 전도도 및 성능치의 상대치는, 세라믹 입자를 첨가하지 않았던 것 이외에는, 실시예 2-1 과 동일하게 하여 제작한 막두께 25 ㎛ 의 폴리이미드 층을 형성한 방열 회로 기판을 사용하여 측정한 값을 1 로 한 상대치이다.
Figure 112019067748769-pct00003
Figure 112019067748769-pct00004
비교예 2-1, 2-11 ∼ 15 의 방열 회로 기판은, 성능치가 0.95 ∼ 1.09 로 충분히 높아지지는 않았다. 절연층의 세라믹 입자의 비표면적이 10 ㎡/g 미만으로, 내전압이 저하되었기 때문으로 추찰된다.
비교예 2-2, 2-4, 2-6, 2-8, 2-10 의 방열 회로 기판도 또한 성능치가 0.98 ∼ 1.21 로 충분히 높아지지는 않았다. 세라믹 입자의 함유량이 5 체적％ 보다 적어, 열 전도도가 충분히 오르지 않았기 때문으로 추찰된다.
비교예 2-3, 2-5, 2-7, 2-9, 2-16 에서 조제한 세라믹 입자 분산 수지 용액은, 절연층을 형성할 수 없었다. 세라믹 입자의 함유량이 60 체적％ 를 초과하고 있기 때문으로 추찰된다.
이에 반하여, 실시예 2-1 ∼ 2-31 의 방열 회로 기판은, 내전압이, 필러를 함유하지 않는 폴리이미드막과 비교하여 약간 저하되어 있는 것도 있었지만, 열 전도도가 필러를 함유하지 않는 폴리이미드막과 비교하여 현저하게 향상되어 있고, 그 결과, 성능치가 1.3 배 이상으로 커졌다.
산업상 이용가능성
본 발명에 의하면, 내전압성, 내열성, 화학적 내성, 및 기계 특성을 유지하면서 높은 방열성을 갖는 방열 회로 기판을 제공하는 것이 가능해지는 점에서, 산업상의 이용이 가능하다.
10 : 방열 회로 기판
11 : 금속 기판
12 : 절연층
13 : 회로층

Claims (3)

  1. 방열 회로 기판으로서,
    금속 기판과, 상기 금속 기판의 적어도 일방의 표면에 배치된 절연층과, 상기 절연층의 상기 금속 기판과는 반대측의 표면에 배치된 회로층을 구비하고,
    상기 절연층은, 폴리이미드, 폴리아미드이미드, 또는 이것들의 혼합물로 이루어지는 수지와, 세라믹 입자를 함유하고,
    상기 세라믹 입자가 응집 입자를 형성하며,
    상기 절연층 중의 상기 세라믹 입자의 함유량은 5 체적％ 이상 60 체적％ 이하이고, 상기 수지의 질량 평균 분자량은 10 만 이상 50 만 이하이고, 상기 세라믹 입자의 비표면적은 50 ㎡/g 이상 또한 300 ㎡/g 이하이고, 상기 세라믹 입자의 BET 직경은 1 nm 이상 200 nm 이하이고, 상기 응집 입자의 평균 입경은, 상기 BET 직경에 대해, 5 배 이상 100 배 이하이고, 상기 응집 입자의 평균 입자경은, 상기 세라믹 입자를 분산제와 함께 NMP 용매 중에서 초음파 분산에 제공하고, 레이저 회절식 입도 분포 측정 장치로 측정한 Dv50 값인 것을 특징으로 하는 방열 회로 기판.
  2. 제 1 항에 있어서,
    상기 세라믹 입자는, 실리카 입자, 알루미나 입자, 질화붕소 입자, 산화티탄 입자, 알루미나 도프 실리카 입자, 및 알루미나 수화물 입자에서 선택되는 1 종 또는 2 종 이상의 혼합물이고, 상기 응집 입자는, 어글로머레이트, 애그리게이트, 또는, 입자 집합체인 것을 특징으로 하는 방열 회로 기판.
  3. 삭제
KR1020197019161A 2017-03-23 2018-02-28 방열 회로 기판 KR102073532B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017057460A JP6414260B2 (ja) 2017-03-23 2017-03-23 放熱回路基板
JPJP-P-2017-057460 2017-03-23
PCT/JP2018/007507 WO2018173668A1 (ja) 2017-03-23 2018-02-28 放熱回路基板

Publications (2)

Publication Number Publication Date
KR20190090843A KR20190090843A (ko) 2019-08-02
KR102073532B1 true KR102073532B1 (ko) 2020-02-04

Family

ID=63585263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197019161A KR102073532B1 (ko) 2017-03-23 2018-02-28 방열 회로 기판

Country Status (7)

Country Link
US (1) US10893601B2 (ko)
EP (1) EP3606298B1 (ko)
JP (1) JP6414260B2 (ko)
KR (1) KR102073532B1 (ko)
CN (1) CN110235531B (ko)
TW (1) TWI751292B (ko)
WO (1) WO2018173668A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672711B (zh) 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法
CN111556649B (zh) * 2020-05-15 2021-03-30 上海林众电子科技有限公司 一种绝缘金属基板及其制备方法和应用
TWI789149B (zh) * 2021-12-07 2023-01-01 大陸商河南烯力新材料科技有限公司 散熱結構與電子裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318500A (ja) 2002-04-19 2003-11-07 Toray Ind Inc プリント回路用基板およびそれを用いたプリント回路基板
JP2014031484A (ja) 2012-08-06 2014-02-20 Gunze Ltd 絶縁性熱伝導フィラー分散組成物
JP2014156545A (ja) 2013-02-15 2014-08-28 Gunze Ltd 絶縁性熱伝導フィラー分散組成物
JP2017057098A (ja) 2015-09-15 2017-03-23 三菱マテリアル株式会社 薄膜形成用窒化ホウ素凝集粒子、絶縁皮膜、該凝集粒子の製造方法、絶縁電着塗料の製造方法、エナメル線及びコイル

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650084B2 (ko) 1972-04-26 1981-11-26
JPH06216484A (ja) * 1993-01-18 1994-08-05 Hitachi Chem Co Ltd 金属ベース銅張り積層板
JPH1087990A (ja) * 1996-09-18 1998-04-07 Mitsui Petrochem Ind Ltd 樹脂組成物
US20070116976A1 (en) * 2005-11-23 2007-05-24 Qi Tan Nanoparticle enhanced thermoplastic dielectrics, methods of manufacture thereof, and articles comprising the same
CN102388682B (zh) 2009-04-09 2014-03-19 日本发条株式会社 金属基电路板及其制造方法
TW201103381A (en) * 2009-07-03 2011-01-16 qi-rui Cai High heat dissipation circuit board and fabrication method thereof
JP5665846B2 (ja) 2010-03-10 2015-02-04 新日鉄住金化学株式会社 熱伝導性ポリイミドフィルム及びそれを用いた熱伝導性積層体
KR101223485B1 (ko) 2010-11-12 2013-01-17 한국과학기술연구원 복합 기능성 방열 입자와 이를 포함하는 구조체 및 필름, 및 그 제조방법
JP5650084B2 (ja) 2011-06-22 2015-01-07 新日鉄住金化学株式会社 熱伝導性基板及び熱伝導性ポリイミドフィルム
KR101333260B1 (ko) 2012-02-10 2013-11-26 동현전자 주식회사 고열 전도성 절연 재료용 수지 조성물 및 절연 필름
WO2013187303A1 (ja) * 2012-06-12 2013-12-19 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ、金属箔張積層板及びプリント配線板
WO2014003193A1 (ja) 2012-06-27 2014-01-03 水島合金鉄株式会社 凹部付きｂｎ球状焼結粒子およびその製造方法ならびに高分子材料
MY179291A (en) * 2014-02-05 2020-11-03 Mitsubishi Chem Corp Agglomerated boron nitride particles, production method for agglomerated boron nitride particles, resin composition including agglomerated boron nitride particles, moulded body, and sheet
EP3196263B1 (en) 2014-09-19 2021-09-01 Mie University Electrodeposition liquid, and process for producing metal core substrate
JP6538337B2 (ja) 2014-12-08 2019-07-03 昭和電工株式会社 樹脂組成物及びその製造方法
JP6610113B2 (ja) 2015-09-16 2019-11-27 日本製鉄株式会社 高強度合金化溶融亜鉛めっき鋼板と該鋼板用熱延鋼板及びそれらの製造方法
KR102357814B1 (ko) 2016-08-01 2022-01-28 미쓰비시 마테리알 가부시키가이샤 절연막

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318500A (ja) 2002-04-19 2003-11-07 Toray Ind Inc プリント回路用基板およびそれを用いたプリント回路基板
JP2014031484A (ja) 2012-08-06 2014-02-20 Gunze Ltd 絶縁性熱伝導フィラー分散組成物
JP2014156545A (ja) 2013-02-15 2014-08-28 Gunze Ltd 絶縁性熱伝導フィラー分散組成物
JP2017057098A (ja) 2015-09-15 2017-03-23 三菱マテリアル株式会社 薄膜形成用窒化ホウ素凝集粒子、絶縁皮膜、該凝集粒子の製造方法、絶縁電着塗料の製造方法、エナメル線及びコイル

Also Published As

Publication number Publication date
CN110235531B (zh) 2020-09-11
KR20190090843A (ko) 2019-08-02
EP3606298A1 (en) 2020-02-05
JP6414260B2 (ja) 2018-10-31
US20200236774A1 (en) 2020-07-23
EP3606298A4 (en) 2021-01-13
JP2018160581A (ja) 2018-10-11
TWI751292B (zh) 2022-01-01
TW201841746A (zh) 2018-12-01
EP3606298B1 (en) 2022-01-19
WO2018173668A1 (ja) 2018-09-27
US10893601B2 (en) 2021-01-12
CN110235531A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
TWI700243B (zh) 六方晶氮化硼粉末及其製造方法以及使用其之組成物及散熱材
KR102073532B1 (ko) 방열 회로 기판
JP6023474B2 (ja) 熱伝導性絶縁シート、金属ベース基板及び回路基板、及びその製造方法
KR20200032043A (ko) 육방정 질화붕소 분말 및 그 제조 방법, 및 그것을 사용한 조성물 및 방열재
WO2019203266A1 (ja) 絶縁シート、積層体、及び基板
JP6562147B2 (ja) 絶縁膜、絶縁導体、金属ベース基板
JP2011177929A (ja) 金属−絶縁樹脂基板及びその製造方法
KR102357814B1 (ko) 절연막
CN109155165B (zh) 绝缘膜
JP2013136658A (ja) 熱伝導性フィラー
WO2019151122A1 (ja) 金属ベース基板
JP2019150997A (ja) 積層体
WO2019151488A1 (ja) 絶縁膜、絶縁導体、金属ベース基板
JP7468190B2 (ja) 絶縁性放熱材料、絶縁膜及び絶縁膜の製造方法
WO2019168155A1 (ja) 積層体
JP2022007405A (ja) 絶縁性放熱材料、絶縁膜及び絶縁膜の製造方法
JP2006351390A (ja) 複合材料
JP2019169619A (ja) 金属ベース基板およびモジュール
JP7508824B2 (ja) 絶縁膜、金属ベース基板及び金属ベース基板の製造方法
JP7259206B2 (ja) 金属ベース基板
JP2018002843A (ja) 樹脂フィルム、及び放熱シート

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant