KR102037295B1 - 전자빔 묘화 장치 및 묘화 방법 - Google Patents

Abstract

빔 사이즈의 정수배의 간격의 2차원 평면 내의 정방 격자 행렬 빔군을 형성하고, 묘화해야 할 디바이스의 메시를 비트맵 신호에 의해 ON/OFF하여, 원하는 빔 형상을 정형하고, 빔을 필요 위치로 편향하여, 빔 상태가 정정된 후, 전체 블랭커를 열림으로 하여 빔 조사함으로써, 고정밀도이고 또한 고속의 묘화 패턴을 얻는다. 각 빔의 ON/OFF 신호와 벡터 주사 신호를 부여하여, 빔이 정정된 후에, 전체 블랭커를 해제하고, 적은 데이터량으로 고정밀도·고속의 묘화를 행한다. 전체의 샷 수가 일정값을 초과하는 경우에는 패턴 데이터를 변경하여, 고속 묘화를 실현한다. 또한, 개별 블랭커 전극에 반도체 역바이어스 PN 접합 기술을 이용하는 것이 바람직하다.

Description

전자빔 묘화 장치 및 묘화 방법{ELECTRON BEAM LITHOGRAPHY DEVICE AND LITHOGRAPHIC METHOD}

본 발명은, 전자빔 묘화 장치 및 묘화 방법의 개량에 관한 것이다.

본 출원은, 일본 특허 출원 제2011-219530호 및 제2012-120130호를 우선권 주장하는 출원이며, 양 출원의 내용이 이 출원에 인용에 의해 보충된다.

반도체(LSI) 제조 공정의 회로 패턴을 노광하는 리소그래피 분야에 있어서, 전자빔 묘화 기술이 사용되고 있다.

전자빔 묘화 방식에는, 각종 방식이 있지만, 다수의 빔을 사용하여 일방향으로 연속적으로 주사하면서 묘화를 해나가는 멀티 빔 묘화 방식이 존재한다.

특허문헌 1, 비특허문헌 1에는, 멀티 빔 묘화 방식 중의 블랭커·애퍼처·어레이(BAA)를 사용하는 BAA 방식이 나타내어져 있다. 이 BAA 방식에서는, 도 3과 같이, 빔을 우선 다수의 이산적인 개별 요소 빔으로 분할하여, 상기 다수의 개별 요소 빔이, 독립으로 ON/OFF하면서 일방향으로 연속적으로 주사해가는 묘화 형식을 취한다. 따라서, 레지스트상의 1점의 묘화 지점이 다수의 이산적인 개별 요소 빔에 의해 거듭 노광된다.

일본 특허 공개 평 06-132203호 공보

H. Yasuda， S. Arai， J. Kai， Y. Ooae， T. Abe， Y. Takahashi， S. Fueki， S. Maruyama， and T. Betsui: Jpn. J. Appl. Phys.32(1993)6012

상기 서술한 바와 같은 BAA 방식에서는, 주사 방향으로는 동일한 빔이 거듭되므로 동일한 패턴은 다중 노광되고, 또한 주사도 오버랩되므로, 묘화 시간에 낭비 시간이 많았다. 또, 주사 방향으로는 다중 노광이 행하여지므로 샷의 미스의 상황 파악이 곤란하다. 또한, 주사 방향과 비(非)주사 방향에서는 빔 에지의 샤프니스가 다르기 때문에 패턴 정밀도가 충분하지 않았다.

또한 주사와 동기하여, 개별의 요소 빔이 ON/OFF되므로, 빔 위치 정밀도를 높게 유지하는 것이 어려웠다.

본 발명은,

전자빔 묘화 장치를 이용하여, 시료에 복수의 개별 요소 빔을 주사하여 묘화하는 전자빔 묘화 방법으로서,

상기 전자빔 묘화 장치는,

전자빔을 Z축 방향으로 출사하는 전자총과,

XY 방향으로 소정의 배치 피치로 배열된 복수의 개구를 가지고, 상기 전자총으로부터 사출된 전자빔으로부터, 상기 개구의 사이즈로 빔 사이즈가 규제된 복수의 개별 요소 빔을 얻는 차폐판과,

상기 차폐판에 의해 얻어진 복수의 개별 요소 빔을 개별적으로 ON/OFF하는 복수의 개별 블랭커와,

복수의 개별 블랭커로부터 출사되는 복수의 개별 요소 빔을 전체적으로 ON/OFF하는 전체 블랭커와,

복수의 개별 블랭커 및 전체 블랭커를 통과한 복수의 개별 요소 빔을, 전체적으로 소정 피치씩 편향시켜, 복수의 개별 요소 빔을 상기 시료에 대하여 단계적으로 주사시키는 편향 장치를 포함하고,

상기 전체 블랭커로부터의 복수의 개별 요소 빔의 출사를 OFF한 상태에서, 상기 편향 장치에 의해 복수의 개별 요소 빔의 출사 방향을 결정함과 함께, 각 출사 방향에 있어서의 1 샷마다 작성된 각 개별 블랭커로부터의 개별 요소 빔의 출사의 ON/OFF를 나타내는 비트맵에 따라, 상기 복수의 개별 블랭커를 제어하고, 각 개별 블랭커로부터 출사되는 개별 요소 빔의 ON/OFF를 제어하고,

각 개별 블랭커로부터의 개별 요소 빔의 출사를 위한 처리가 정정(靜定)된 후, 전체 블랭커로부터의 복수의 개별 요소 빔의 사출을 ON하여, ON 상태의 복수의 개별 블랭커로부터의 개별 요소 빔으로 이루어지는 1샷을 상기 시료에 대하여 조사하고, 이 1샷의 복수의 개별 빔의 조사를 상기 편향 장치에 의해 복수의 개별 요소 빔의 위치를 이동하여 반복해, 상기 패턴 데이터에 따른 패턴을 상기 시료에 묘화하고,

상기 비트맵은, 상기 패턴 데이터와, 상기 차폐판에 있어서의 개구의 배치 피치에 따라 결정되는 복수의 개별 요소 빔의 시료로의 조사 위치와의 비교에 기초하여 작성되고, 이 비트맵 작성 시에, 상기 패턴 데이터에 대응하는 묘화를 행하는데 필요한 샷 수를 산출하고, 산출된 필요 샷 수가 소정 수를 초과하는 경우에는, 필요 샷 수가 상기 소정 수 이하가 되도록, 상기 패턴 데이터를 변경한다.

또, 일 양태에서는, 상기 개별 블랭커는, 개별 요소 빔을 편향시키는 한 쌍의 전극을 가지고, 상기 한 쌍의 전극은, P형 또는 N형의 반도체 기판의 개별 요소 빔이 통과하는 위치에 설치되어 개구의 측면에 상기 반도체 기판과 반대의 타입인 N형 또는 P형에 불순물 도핑된 반도체층을 사용하여 형성되어 있다.

본 발명에 의하면, 고정밀도·초고속 전자빔 묘화 장치와 묘화 방법이 제공된다.

도 1은 멀티 액시스의 PSA(Programmable Shaping Aperture system)으로, 사용되는 전자 광학 경통의 도면이다. 복수의 칼럼을 가지는 단면을 나타내는 도면이다.
도 2는 종래예의 BAA(Blanker Aperture Array) 칼럼의 단면을 나타내는 도면이다.
도 3은 종래예의 BAA의 각 개별 요소 빔의 배열을 나타내는 도면이다.
도 4는 종래예의 BAA의 패턴 묘화 방법을 설명하는 도면이다.
도 5는 빔 사이즈가 20nm이고 피치가 80nm인 정방 격자 행렬 빔군 A의 배열을 나타내는 도면이다.
도 6은 정방 격자 행렬 빔군 A의 배열에 의해, 16nm 메시로 절단된 패턴 데이터를 묘화하는 모습을 나타내는 도면이다.
도 7은 30nm의 라인 앤드 스페이스 패턴의 묘화를 설명하는 도면이다.
도 8은 25nm의 라인 앤드 스페이스 패턴의 묘화를 설명하는 도면이다.
도 9는 비트맵 데이터의 전송 방법을 나타내는 도면이다.
도 10은 PSA-BA(Programmable Shaping Aperture Blanker Array) 기판까지의 비트맵 데이터의 흐름을 설명하는 도면이다.
도 11은 패턴 묘화의 천이를 설명하는 도면이다.
도 12는 라인 앤드 스페이스를 묘화하는 모습을 설명하는 도면이다.
도 13은 홀 어레이를 묘화하는 모습을 설명하는 도면이다.
도 14는 제1 패턴 메시와 제2 패턴 메시가, 메시 사이즈는 동일한 20nm이고, 서로 10nm X 방향과 Y 방향으로 시프트시킨 경우를 설명하는 도면이다.
도 15는 도 14의 제1 패턴 메시 상에 제1 패턴이 묘화되고, 제2 패턴 메시 상에 제2 패턴이 묘화되고, 서로 10nm Ｘ 방향과 Y 방향으로 시프트시킨 경우를 설명하는 도면이다.
도 16은 제1 패턴 메시가 20nm로서 제1 패턴이 묘화되고, 제2 패턴이 16nm 메시로서 제2 패턴이 묘화되고, 제1과 제2 패턴의 갭이 8nm 내지 16nm인 것을 설명하는 도면이다.
도 17은 전자총부를 설명하는 도면이다.
도 18은 PSA-BA 기판의 평면도이다.
도 19는 PSA-BA 기판의 단면도로서, 빔의 성형과 개별 블랭커의 구성을 설명하는 도면이다.
도 20은 PSA-BA 기판의 단면도로서, 빔에 대한 배치를 설명하는 도면이다.
도 21은 PSA-BA의 전극까지의 배선도이다.
도 22는 행렬 빔의 1, 2, 3, 4를 형성할 수 있는 PSA-BA 애퍼처에 대하여 기재한 도면이다.
도 23은 도 22에 나타내어지는 행렬 빔 1, 2, 3, 4의 1개의 빔에 대하여 선택한 경우의 칼럼의 설명도이다.
도 24는 20nm 홀을 라인 스캔으로 묘화했을 때의 근접 효과 보정 전자 강도 분포를 설명하는 도면이다.
도 25는 필-인(fill-in) 패턴에 있어서의 빔 강도 분포를 설명하는 도면이다.
도 26은 근접 효과 보정에 있어서의 노광 강도 분포를 설명하는 도면이다.
도 27은 근접 효과 보정에 있어서의 노광 강도 분포를 설명하는 도면이다.
도 28은 본 실시 형태의 정방 격자 행렬 빔군을 형성하기 위한 개구와 전극을 나타내는 도면이다.
도 29는 본 실시 형태의 정방 격자 행렬 빔군을 형성하기 위한 개구와 제어 하기 위한 전극의 여러가지 형태를 나타내는 도면이다.
도 30은 본 실시 형태의 정방 격자 행렬 빔군을 형성하기 위한 개구와 제어 하기 위한 PSA의 단면을 나타내는 도면이다.
도 31은 본 실시 형태의 정방 격자 행렬 빔군의 배열과 제어하기 위한 전극과 배선의 관계를 나타내는 도면이다.
도 32는 본 실시 형태의 개별 블랭커 전극과 배선과 절연 및 반도체 기판끼리의 접합 관계를 나타내는 단면도이다.
도 33은 개별 블랭커의 10×10의 소영역의 전극 배선을 설명하는 도면이다.
도 34는 전체의 개별 블랭커를 5×5의 배선 영역군으로 분할하여 인출하는 것을 설명하는 도면이다.
도 35는 전체의 개별 블랭커를 5×5의 배선 영역군으로 분할하여 인출하는 것을 더욱 상세하게 설명하는 도면이다.
도 36은 종래 기술에 의한 PSA의 전극의 단면을 나타내는 도면이다.

이하, 본 발명의 일 실시 형태에 대해서 설명한다.

도 1에 나타내는 바와 같이, 본 실시 형태와 관련되는 묘화 장치는, 1개의 전자총(21)에서 Z축 방향으로 사출되는 전자빔으로부터 복수의 정방형 빔(개별 요소 빔)을 발생시키고, 이것을 시료에 조사하는 칼럼을 소정 수 배치한 멀티 칼럼형의 묘화 장치이다.

1개의 칼럼에는, 1개의 전자총(21)이 구비되고, 이 전자총(21)으로부터의 방출되는 전자빔이 PSA-BA 기판(4)에 균일하게 조사된다. PSA-BA 기판(4)에는, 복수의 정방형 개구를 정방 격자 형상으로 배치한 전자 차폐판(11, 12)이 설치되고, 이 전자 차폐판(11, 12)에 의해, 전자총(21)으로부터의 전자빔으로부터 소정의 배치 피치로 X, Y 방향으로 정방 격자 형상으로 배열된 복수의 정방형의 개별 요소 빔이 얻어진다. 이 예에서는, 4×4=16개의 개별 요소 빔이 얻어진다. 전자 차폐판(11, 12)의 사이에는, 개별 블랭커(13)가 설치되어 있고, 이 개별 블랭커(13)의 한 쌍의 전극에 인가하는 전압을 제어함으로써, 도 1에 있어서의 점선과 같이 개별 요소 빔이 편향되고, 이것에 의해 개별 요소 빔이 ON/OFF된다. 또, 1 칼럼에 1개의 전체 블랭커(16)가 설치되어 있고, 1 칼럼의 복수의 개별 요소 빔을 전체적으로 편향시킨다. 라운드 애퍼처(14)에는, 그 중심부에 개구가 설치되어 있고, 상기 서술한 개별 블랭커(13), 또는 전체 블랭커(16)에 의해 편향된 개별 요소 빔은 라운드 애퍼처(14)를 통과할 수 없어, 개별 요소 빔이 OFF되고, 개별 블랭커(13), 및 전체 블랭커(16)에 의해 OFF되지 않은 개별 요소 빔이 라운드 애퍼처(14)를 통과하여 Z축 방향으로 사출된다.

그리고, 라운드 애퍼처(14)를 통과한 개별 요소 빔을 편향 장치[메인 편향기(17), 서브 편향기(18)]에 의해 소정 단계로 이동함으로써 복수의 개별 요소 빔을 주사하여, 소정의 패턴의 묘화를 행한다.

본 실시 형태에서는, 1 칼럼으로부터의 모든 개별 요소 빔을 전체 블랭커(16)로 OFF시켜 두고, 그 상태에서, 패턴 데이터에 따라 결정된 비트맵에 따라 개별 블랭커(13)의 ON/OFF를 결정하고, 이 동작이 정정된 후, 전체 블랭커(16)를 ON하여, ON/OFF 제어된 1 칼럼분의 개별 요소 빔이 시료에 조사된다. 그리고, 단계적으로 개별 요소 빔의 조사 위치를 이동하여, 각 위치에서의 비트맵에 기초하는 개별 요소 빔의 조사를 반복하여, 소정 범위 내로의 패턴의 묘화를 행한다.

본 실시 형태에서는, 목표로 하는 묘화 패턴을 그대로 묘화하는 것이 아니라, 상기 서술한 묘화 장치로 빔을 조사할 수 있는 에어리어와의 비교로, 적절히 변경한다. 즉, 개별 요소 빔의 배치 피치는, 전자 차폐판(11, 12)의 개구의 배열에 의해 결정되어 있다. 그래서, 각 샷에서의 개별 요소 빔의 ON/OFF(비트맵)는, 패턴 데이터와, 전자 차폐판(11, 12)의 개구의 배열로부터 얻어지는 개별 요소 빔의 시료로의 조사 위치의 배열로도 결정된다. 패턴 데이터에 따라서는, 그 조사를 실현하기 위한 샷 수가 방대해질 가능성이 있다. 그래서, 본 실시 형태에서는, 샷 수가 소정값을 넘는 경우에는, 패턴 데이터 쪽을 변경하고, 샷 수(사용하는 비트맵의 매수)를 소정 수 이하로 억제한다.

이와 같이, 본 실시 형태에 관련된 묘화 장치에서는, 정지한 상태에서의 정방형의 빔의 ON/OFF에 의해 묘화를 행하기 때문에, 어떠한 치수의 패턴이라도 임의의 치수로 묘화할 수 있는 것은 아니다. 패턴의 형상 및 치수에 약간의 제한을 주는 대신, 고정밀도화와 고스루풋화를 동시에 달성할 수 있다. 또한, 본 실시 형태에서는, 디바이스의 패턴 룰에 맞춘 빔 형성 수단을 사용하여, 빔을 형성한다.

이 이후의 설명에서, 빔 사이즈 S의 정방형의 빔 사출부를 종횡 모두 정수 개로 배치하고, 이것을 소정의 피치로 이동하여 묘화할 수 있는 패턴을, 정방 격자 메시로 묘화할 수 있는 패턴으로 부르기로 한다.

본 실시 형태에서는, 목표로 하는 패턴 형상(목표 패턴 형상)을, 예를 들면 한 변의 길이가, 20, 18, 16, 14, 12, 10, 8, 6, 4, 3, 2, 1nm 중 1개 정방형의 요소 영역을 종횡으로 배치한 패턴 메시로 이루어지는 패턴 데이터로 변형한다. 즉, 형성하고 싶은 목표 패턴 형상을, 패턴 메시와 비교하여, 패턴 메시의 각 정방형 영역에 대하여, 목표 패턴 형상과 겹치는 요소 영역(메시)에 대하여, 「1」로 하고, 겹치지 않는 요소 영역에 대하여 「0」이 되는 비트맵을 작성한다.

그리고, 비트맵에서 「1」에 대응하는 요소 영역에 대하여 빔을 사출하여, 타깃에 빔을 조사함으로써 목표 패턴 형상에 가까운 패턴을 묘화한다.

이처럼, 본 실시 형태에서는, 묘화 목표인 목표 패턴 형상을 그대로 묘화용 데이터로서 사용하는 것이 아니라, 이것을 메시 패턴과 비교하여, 비트맵으로 변환하고, 이것을 빔 제어의 데이터로서 사용한다.

본 실시 형태에서는, 패턴의 메시 피치와 정방 격자 행렬빔을 일치시켜, 효율이 좋은 ON/OFF 데이터, 즉 비트맵을 작성하고, 이 비트맵에 의한 묘화를 함으로써, 묘화 정밀도와 묘화 속도를 동시에 달성한다.

이것은, 묘화해야 할 디바이스 룰에 적합한 묘화 장치이면, 효율적으로 묘화할 수 있다는 것을 의미하고 있다. 예를 들면, 사이즈 S=20nm 메시의 점멸로 묘화할 수 있는 패턴에 대하여, 80nm 피치의 정방형 격자 행렬 빔의 점멸로 패턴 묘화를 수행한다. 빔의 위치 주사가 정지하고 또한 빔의 점멸의 상태가 일정한 상태가 된 후, 전체 블랭커를 동작시켜 전체의 빔을 피노광물 상에 샷 한다.

이하, 본 발명의 실시 형태에 대해서, 도면에 기초하여 설명한다.

도 1에 사용하는 기판은, PSA-BA 기판(4)이며, PSA-BA는, Programmable Shaping Aperture Blanker Array의 약자이다.

도 1에 나타내는 바와 같이, PSA-BA 기판(4)은, 바람직하게는 예를 들면 10mm 사각의 칩으로서, 직경 300mm의 웨이퍼에 대하여 87개의 칼럼이 나열된 멀티 칼럼 전체를 통하여 300mmφ 이상의 세라믹 등으로 형성된 기판의 각각의 칼럼의 중간부에 1개씩 부착되어 사용되고 있다. 도 1의 전자총(21)으로부터 사출되는 전자빔(1)에 의해 PSA-BA 기판(4)이 거의 균일한 전자빔 강도로 조사된다.

PSA-BA 기판(4)에서는, 도 5에 나타낸 바와 같이 정방형 빔(또는 원 빔)을 빔 사이즈(41)의 정수 배의 크기의 피치[43(X 방향) 및 46(Y 방향)]로, 정방형 격자 형상으로 배열된, 빔을 통과시키는 빔 성형용의 애퍼처(40)를 가지고 있다. 바람직한 예에서는, X 방향의 피치(43)와, Y 방향의 피치(46)는, 동일하다.

본 실시 형태에서는, PSA-BA 기판(4)에 고저항의 SiC 기판을 사용하지만, Si 기판이어도 된다. 예를 들면, 애퍼처(40)가 한 변 4㎛의 정방형이며, 16㎛의 피치로, 종횡으로 배치한다. 이것에 의해, PSA-BA 기판(4)을 통과하는 빔 사이즈는 4㎛(4㎛□), 피치는 16㎛. 예를 들면, 빔은, 가로 방향으로 40개 나열되고, 세로 방향으로도 피치 16㎛로, 40개 정렬되어 있다. 그 때문에 40×40=1600개의 정방형 빔이 정방형 격자 행렬 빔이 되어 정렬되어 있다. 전체적으로 640㎛ 사각의 영역에 빔이 배치된다.

640㎛의 영역은, 변동율 0.1% 이하의 균일성에 의해 전자빔 조사된다.

도 1에서는, 각 애퍼처(40)에 의해 성형되는 개별의 빔(개별 요소 빔)은 개별 블랭커(13)의 전극의 사이를 통과하여, 하부의 직사각형 개구를 통과한 후에 전자 렌즈에 의해, 미소한 개구가 형성된 애퍼처 판으로 이루어지는 라운드 애퍼처(14)의 개구에 수속(收束)된다.

후술하는 바와 같이, 개별 블랭커(13)의 전극에 전압이 인가되면 빔이 편향되어, 전자총의 크로스오버 상(像)이 라운드 애퍼처(14)의 개구를 통과할 수 없어 라운드 애퍼처(14)에 차폐되어, 시료면 상으로는 사출되지 않는다. 개별 블랭커(13)의 전극에 전압이 인가되어 있지 않으면, 빔은 라운드 애퍼처(14)의 개구를 통과하여 ON의 상태를 나타내고, 전압이 인가된 경우에는 빔이 편향되어 라운드 애퍼처(14)를 통과할 수 없어 OFF의 상태를 나타낸다.

도시한 바와 같이, 전자 차폐판(11), 개별 블랭커(13), 전자 차폐판(12)은, SiC 등 반도체로 이루어지는 PSA-BA 기판(4)을 이용하여 형성된다.

그렇게 하여, 1600개의 개별 요소 빔의 ON/OFF 상태가 정정된 후에, 전체 블랭커(16)의 전극에 대한 전압 인가를 제어하고, ON의 개별 요소 빔을 라운드 애퍼처(14)의 개구를 통과시켜 빔을 시료에 조사하여, 시료의 레지스트층을 감광시킨다.

또한, 라운드 애퍼처(14)를 통과한 전자빔은, 축소 렌즈(20a)와 투영 렌즈(20b)를 사용하여 시료면 상에는 예를 들면 200분의 1로 축소되어 결상된다.

이 결상 시에는 개별 요소 빔의 사이즈는 20nm□이 되고, 빔의 피치는 80nm이 된다. 이상의 빔이 정방형 격자 형상으로 40×40=1600개 나열되면 전체 빔으로서, 미세한 정방형 빔을 내부에 포함하는 3.2㎛□의 정방형의 샷 사이즈가 된다.

1회의 샷의 조사가 종료된 경우에는, 전체 블랭커(16)에 전압이 인가되어, 행렬 빔 전체는 애퍼처를 통과할 수 없어 시료면에는 조사되지 않는다. 소위 빔의 OFF 상태가 된다.

이후, 메인 편향기(17)와 서브 편향기(18)에 다른 전압이 인가된다. 동시에, 1600개의 개별 요소 빔용 블랭킹 신호의 ON/OFF 정보에 관한 신규 비트맵 데이터가 레지스터에 로딩되어, 비트맵 데이터가 전부 바꿔 쓰여진다. 새로운 비트맵 데이터가 로딩되어 있을 때에는, 개별 블랭커(13)의 블랭킹 전극용 신호가 변화를 하여, PSA-BA 기판(4)의 배선 상에 전류가 흐르고 있는 것이기 때문에, 배선을 둘러싸는 자계가 변화되어 있다. 각 개구를 통과해야 할 빔의 위치가 정정되어 있지 않으므로, 빔 조사를 하지 않도록 전체 블랭커(16)에 의해 빔이 사출되지 않도록 되어 있다.

비트맵 데이터의 로딩이 전부 종료하고, 개별 요소 빔용의 블랭커의 신호의 변화가 끝나고, 개별 요소 빔의 ON/OFF가 정정된다. 또한, 빔의 주사를 행하기 위하여, 메인 편향기(17), 서브 편향기(18)의 편향 신호도 변화한다. 그리고, 이 빔 편향에 대해서도 정정이 끝난 후, 전체 블랭커(16)가 해제되어, 다음 시료면 상의 레지스트층에 빔이 쏘아진다.

전자총(21)로부터의 전자빔이 PSA-BA 기판(4)을 통과한 후, 축소 렌즈(20a), 메인 편향기(17), 투영 렌즈(20b), 서브 편향기(18)를 통하여, 시료에 조사된다. 이들이 1개의 칼럼(2)을 형성한다.

이처럼, 본 방식에 있어서는 비트맵 데이터가 확정되고, 모든 정방 행렬 요소 빔의 ON/OFF 상태가 정정되고, 빔이 쏘아지는 편향 위치도 정정된 후에 전체 블랭커(16)가 해제되어 묘화가 행하여진다.

따라서, 항상 빔이 정정된 상태에서 레지스트 층으로 조사된다.

이상의 멀티 빔 묘화 기능을 달성하는 장치 전체를 PSA-BA 기능부(3)로서 도시하고 있다.

또, 전자빔 묘화 장치는, 12 인치 웨이퍼(300mm 웨이퍼)용으로 멀티 액시스의 칼럼을 87개 구비하면 된다. 이것은 웨이퍼 처리 능력 즉 스루풋이 디바이스 양산 기술자로부터 요구되고 있는 1시간당 10매의 값을 만족하게 되기 때문이다. 87개의 칼럼은 모두 동일한 칼럼이다.

각각의 칼럼은 칼럼의 가장 상부에 전자총(21)을 구비한다. 전자총(21)은 PSA-BA 기판(4)을 균일 조사하고, 고휘도를 달성할 수 있는 LaB6의 평탄한 선단부를 가지는 전자총이다. 온도는 1600K에서부터 1700K의 비교적 저온이다. 선단표면에는 전자를 인출하는 강전계가 인가되어 있다. 통상 전자총 음극은 -50KV이지만 인출 전극에는 -45KV에서부터 -40KV의 전위가 가해져 있고, 전자총 음극에 대하여 전자를 인출하도록 인출 전계가 가해지도록 되어 있다.

전자총(21)으로부터, 출사된 전자는, 양극이 0KV로서, 50KV의 에너지로 가속된다. 전자가 진행하는 방향을 Z축 방향으로 한다.

전자는 사이즈 S(한 변의 크기 S)의 정방형 빔을 형성하는 개구부를 가지는 전자 차폐판(11 내지 12)에 부딪혀 정형된다. 예를 들면 S=4㎛이다. 전자 차폐판(11 내지 12)는 다수의 개구군을 구비한다. 상기 개구군은 Z축에 직교하는 XY 평면 내부에서, 피치가 S의 정수배의 L인 완전한 정방형의 격자 형상으로 나열된 빔을 형성할 수 있도록, 정방형 매트릭스 형상의 개구군을 갖는다. 전자 차폐판(11 내지 12)와 평행한 평면 내에 전자 차폐판(11 내지 12)와 다른 복수의 전자 차폐판이 존재해도 된다. 이 경우에는 다른 전자 차폐판의 개구군의 사이즈 S’은 S보다 약간 커도 된다.

전자 차폐판(11, 12)으로 사이즈 S로 성형되어, XY 평면 내에 정방형상 매트릭스를 구성하는 빔군으로 성형된 빔의 각각은 각각을 독립하여 편향 가능한 개별 블랭커(13)의 2매의 전극의 사이를 통과해간다. 개별 블랭커(13)의 전극은 평행 평판이고, 2매의 극판이 0V와 0V이면 전자는 구부러지지 않고 직진하므로, 렌즈(19)로 집광된 뒤, 라운드 애퍼처(14)의 개구를 통과해간다. 상기 빔은 ON 상태라고 한다.

개별 블랭커(13)의 2매의 전극의 전압이 다를 때, 통과해가는 전자는 구부러지므로, 라운드 애퍼처(14)를 통과하지 못하고 차폐된다. 상기 통과할 수 없는 빔은 OFF 상태가 된다.

개별 블랭커(13)의 각 전극에는, 전압 앰프로부터의 출력이 인가된다. 개별 요소 빔의 ON/OFF를 나타내는 데이터가 대응하는 비트맵으로부터 전송되어 대응하는 레지스터에 기억된다. 이 데이터는, 「0」 또는 「1」의 신호이다.

이 「0」「1」신호에 의해, 빔의 ON/OFF가 제어된다. 「0」「1」신호는 비트맵으로 불린다. 정방 격자 행렬 빔군은 일반적으로 X 방향으로 정수 N개, Y 방향으로 정수 M개 나열되어 있고, 전체적으로 NM개의 빔군이 존재한다. N=M이어도 된다. 이 경우에는 정방 격자 행렬 빔군은 완전히 정방형의 빔군이 된다.

개별 요소 빔은 개별 블랭커(13)를 통과한 후, 전자 차폐판(11)은 다수의 개별 블랭커(13)가 전계 간섭하지 않기 위한 전계 간섭 방지판으로서도 기능한다. 전계 간섭 방지판은 개별 블랭커(13)에 근접하여 두어져 있고, 인접하는 빔 궤도에 개별 블랭커(13)의 전압이 간섭하는 것을 피할 목적으로 설치되어 있다.

빔은, 다음으로 렌즈(19)를 통과하여, 전자총의 크로스오버 상이 라운드 애퍼처(14) 상으로 결상된다.

빔은 라운드 애퍼처(14)의 개구로부터 편향하여 OFF 상태가 되도록, 개별 블랭커(13)와 전체 블랭커(16)가 빔을 편향한다.

상기 정방 격자 행렬 빔군은 모든 비트맵 데이터가 확정되면, 전체 블랭커(16)가 해방되고, 빔이 라운드 애퍼처(14)의 개구(원 구멍)를 통과하여 시료면 상에 조사된다. 즉, 빔은 축소 렌즈(20a)와 투영 렌즈(20b)를 통과하여 시료면 상에 결상된다.

빔은 시작은 4㎛ 사이즈의 구멍이 12㎛ 간극을 두고 16㎛ 피치로 나열하고, X 방향으로 40개 나열하고 Y 방향으로도 40개 나열하기 때문에 640㎛ 정방형의 영역에 1600개의 빔이 출사된다.

빔 전체는 축소 렌즈(20a)와 투영 렌즈(20b)를 통하여 축소되고, 시료면 상에는 200분의 1로 투영된다. 따라서 20nm 정방형의 빔이 60nm의 간격을 두고 80nm 피치로, 40×40=1600개가 3.2㎛의 정방형의 영역에 나열된다.

상기 3.2㎛의 빔은 메인 편향기(17)로 주사된다. 이 주사의 폭은 ±25.6㎛이며, 1회분의 샷의 프레임이 전체적으로 주사된다.

또한 빔은 서브 편향기(18)로 20nm마다 편향하고, 80nm의 정방형 영역을 16샷으로 필-인할 수 있다.

웨이퍼 전체의 노광 시간을 계산한다. 레지스트 감도 40μC/㎠로, 전류 밀도 400A/㎠ 100ns 샷, 서브 디플렉터 점프 대기 시간 50ns, 샷 사이클 150ns, 6.5MHz, 26mm/33mm를 묘화할 때에는 206s가 노광 시간이 된다. 스테이지의 반환 시간과 웨이퍼의 출납과 웨이퍼의 캘리브레이션을 합계하여 300s를 웨이퍼의 소요시간으로 하면, 300mm 웨이퍼로 12매/시의 웨이퍼 처리량으로 묘화할 수 있다.

서브 편향기(18)의 편향 폭은, 80nm×80nm의 사각 영역을 편향할 수 있다. 기본적으로 X 방향의 서브 편향기(18)가 사이즈 20nm의 빔을 -30nm, -10nm, +10nm, +30nm의 4점을 편향하고, Y 방향의 서브 편향기(18)가 사이즈 20nm의 빔을 -30nm, -10nm, +10nm, +30nm의 4점을 편향함으로써, 16회의 편향과 샷으로 80㎛ 사각 영역이 필-인된다.

동시에, 1600개의 빔이 조사되고 있으면, 서브 편향기(18)의 편향에 의해 3.2㎛ 각(角) 영역이 전면 묘화된다. 이때, 각 개별 블랭커(13)의 하나하나에 임의의 ON/OFF의 비트맵 데이터에 의한 3.3V에서부터 5V의 전압을 가하면, 도 1의 라운드 애퍼처(14)의 원 구멍을 통과할 수 없으므로, 빔이 웨이퍼 상에 조사되지 않는다. 이것에 의해, 3.2㎛ 각의 내부의 사이즈 20nm 마다의 소영역을 칠할지 칠하지 않을지 선택함으로써, 20nm의 메시로 분할한 임의의 패턴을 묘화할 수 있다. 즉, 체크 무늬, 라인 앤드 스페이스, 1 대 1의 홀 열이나 도 11과 같은 불규칙한 배선 패턴도 묘화할 수 있다.

본 실시 형태에서는, 칼럼은 멀티 칼럼이 1 웨이퍼를 묘화한다. 따라서, 멀티 액시스(Multi Axis: MA) 방식이다. 또한, 1 칼럼의 내부의 빔은 전기적으로 가변이며 정적으로 고정된 빔 형상이 프로그래머블하게 변화하는 빔을 사용하여, 벡터 주사로 묘화하는 것이다. 따라서, PSB(Programmable Shaped Beam) 방식이다. 그래서, MA-PSB 방식이라고 부른다.

여기서, 도 1에는, 제어 장치(10)가 모식적으로 나타내어져 있다. 이 제어 장치(10)는, 개별 블랭커(13), 전체 블랭커(16), 편향 장치[메인 편향기(17), 서브 편향기(18)]의 제어를 행함과 함께, 묘화 패턴에 대한 패턴 데이터를 수취하고, 앞으로 각 샷에 있어서의 개별 블랭커의 ON/OFF를 결정하는 비트맵을 생성한다. 예를 들면, 패턴 데이터와, 전자 차폐판(11, 12)에 있어서의 개구의 배치 피치에 따라 개술(個述)하도록 하여 비트맵을 작성한다. 또, 필요한 경우에, 패턴 데이터를 변경하는 연산을 행해도 된다.

도 2는, BAA(Blanker Aperture Array) 시스템의 도면이다. LaB6의 전자총(21)으로부터 나온 전자류는 Z 방향으로 진행하고, 직사각형 애퍼처(22)를 통과하여 직사각형 빔으로 정형된다. 전자 렌즈를 통하여, BAA(23)를 조사하고, BAA(23)를 통과하여 1024개의 개별 요소 빔이 형성된다. 이 개별 요소 빔은, 개별적으로 독립의 소(小)블랭커 전극쌍과 라운드 애퍼처(24)에 의해, ON/OFF 제어된다. BAA(23)에서는, 블랭커(26)도 설치되어 있지만, 이것은 BAA(23)에 의한 연속 주사에 의해 묘화가 1열마다 종료한 후 블랭커가 걸려서 빔이 커트되는 것이며, 개별 요소 빔의 단계마다 블랭커를 거는 기능은 없다.

빔은, 메인 편향기(25)와 서브 편향기(27)에 의해 각각의 연속적인 일방향으로의 주사가 이루어진다. 묘화되는 시료는 웨이퍼(28)이다.

도 3은 BAA(Blanker Aperture Array)의 빔 배치도이다. 동시에 전자 차폐판의 개구의 배치도이기도 하다. BAA의 개구군은 가로로 길게 형성되어 있다. 세로 방향은 A에서부터 H까지의 8개의 직사각형 개구가 나열되어 있고, 가로 방향에는 1번에서부터 128번의 128개의 직사각형 개구가 나열되어 있다.

1, 3, 5 등 홀수 번호가 붙어있는 빔을 형성하는 직사각형 개구는 가로 방향으로 개구의 사이즈로 2개분씩 어긋나 있고, 이것을 세로 방향으로 주사한 경우에는 직사각형 1개분이 묘화되지 않는 간극이 남는다. 그래서, 2, 4, 6 등 짝수 번호가 붙은 빔이 이 간극을 메워 필-인할 수 있도록 되어 있다.

그러나 종래의 BAA 묘화 방법과 같이 빔을 배치하여도, 가로 방향(X 방향)으로는 개별 요소 빔의 사이즈의 정수 배의 패턴밖에 묘화를 할 수 없다.

A열의 빔에 대하여 B열의 빔을 하프 피치 어긋나게 놓는 등 빔 상호 간의 배치를 미묘하게 어긋나게 행하여, 빔의 ON/OFF의 시간을 미세한 타이밍으로 지연시켜 제어하여 묘화하면, 빔 사이즈의 정수 배 이외의 패턴 묘화도 불가능하지 않다. 또 주사 방향으로 연속적인 톱니 형상 파형을 사용하여 스캔을 행하면서, 빔 블랭커의 타이밍을 미묘하게 제어함으로써, 스캔 방향의 패턴 사이즈를 미묘하게 조정할 수 있다.

단, 이하에 서술하는 바와 같이 문제점은 많다.

1. Y 방향과 X 방향 즉, 주사 방향과 비(非)주사 방향에서의 패턴 에지의 샤프니스가 다르다.

2. 주사 방향의 데이터 용량이 방대해지고, 묘화 데이터 전체를 저장하여 검증하기 위한 적절한 데이터 용량에는 수용되지 않는다. 각 묘화점 ON/OFF를 기술하기 위한 비트맵 데이터는 0.1nm까지 기술하려고 하면, 300mm 웨이퍼 전체에서 10²⁰ 이상의 데이터 용량이 필요해진다. 그래서, 비트맵 데이터는 전부를 기억 저장하지 않고, 패턴 데이터인, 직사각형 형상의 영역만 데이터 기억 저장을 해두고, 묘화하면서 비트맵 데이터를 작성하는 형태의 장치가 제안되기 쉽다.

그러나 이 타입의 장치는, 중간 데이터인 비트맵 데이터가 기억 유지되지 않기 때문에, 묘화 패턴에 이상이 있던 경우에, 이상의 원인이 특정할 수 없으므로, 매우 낮은 신뢰성의 장치이다.

3. BAA 디바이스 중에서의 배선 길이는 모든 요소 빔에 대하여 다르기 때문에, 빔의 ON/OFF 신호의 타이밍이 모든 요소 빔에서 다르다. 그 때문에 빔의 ON/OFF 타이밍의 제어를 할 수 없어 묘화 패턴의 정밀도가 매우 열악해진다.

4. BAA 디바이스가 X 방향과 Y 방향에서 사이즈가 다르고 정방형이 아닌 형상으로, 일방향으로 기므로, 전자총으로부터의 전자빔의 균일 조사를 할 수 없다. 따라서, 요소 빔 중에서 전자빔 강도가 불균일한 빔이 많다.

다음으로 도 4에 대하여 설명한다. BAA로 구성되는 빔군[BAA의 상(34)]은 X방향으로 길고, Y 방향으로 짧으므로 Y 방향의 프레임(33)을 연속적으로 주사해간다. 연속적으로 주사하면서, Y 방향의 소정의 위치에 왔을 때, 빔의 개별 블랭커를 ON/OFF 구동을 함으로써 임의의 패턴을 묘화해 가는 것이다. 특징적인 것은 주사가 연속적이며, 개별 블랭커는 임의의 타이밍으로 ON/OFF 구동을 반복하는 것이다.

프레임(33)은 길이가 100㎛으로서, Y 방향의 끝까지 스캔이 이루어지면, 다시 100㎛의 서브 필드(32)의 하단으로 되돌아온다. 스트라이프 묘화 종료 후로부터 다음 프레임의 묘화 개시까지의 사이에는, 블랭커(26)가 빔을 커트하여 빔이 출사되지 않게 된다.

다음으로 새로운 프레임을 +Y 방향을 향하여 연속 주사를 행하면서 묘화를 행한다. 이처럼 서브 필드 100㎛ 사각 안을 연속 프레임이 묘화해간다.

또한 웨이퍼상의 칩 패턴은 X 방향으로, 예를 들면 2mm인 서브 필드(32)의 집합체를 다수 모은 메인 편향 범위(31)에 의해 영역이 구성되어 있다. 100㎛의 서브 필드를 X 방향으로, 예를 들면 우측 방향으로 20개 잇달아 묘화한 후, 스테이지의 이동 방향이 Y 방향이므로, Y 방향으로 1단 올라가고 이번에는 X 방향으로 잇달아 좌측 방향으로 서브 필드를 하나하나 묘화하면서, 메인 편향 범위(31)를 묘화한다. 이처럼 하여, 각 칩(29)의 등가인 Y 방향의 스트라이프(30)를 웨이퍼(28)에 대하여 묘화해간다.

이처럼, BAA 방식이나, MAPPER 방식이나 PML2와 같은 매시브 패럴렐 방식은, 개별 요소 빔의 샷 사이에서는 전체 블랭커를 사용하지 않고, 개별 요소 빔의 블랭킹 전극만을 고속으로 ON/OFF 제어함과 함께, 스테이지 연속 이동 방향과 수직한 방향으로 고속한 빔 주사를 행하여, 빔의 점멸을 고속으로 행하여 묘화하고 있었다. 그 때문에 1회의 긴 주사 중에서 0.1nm 단위와 같은 미세함으로 개별 요소 빔을 ON/OFF를 할 수 있다는 특질을 가지고 있었다. 그러나 그것은 방대한 데이터 용량을 유지한다는 희생 상에 이루어짐과 함께, 패턴의 묘화 정밀도를 희생으로 한 것이었다.

상기의 이유는, 고속의 다수의 빔 블랭커가 구동할 때 배선에 전류가 흘러서 전자빔을 흔들 가능성을 무시하고 있던 결과이다.

또, BAA 등에 사용되고 있는 디바이스는 실리콘 산화막이나 실리콘 질화막 등의 절연물을 사용하고 있어, 산란 빔이 차지 업하거나, 전자선에 의해 절연막 파괴를 일으키는 것이었다. 본 실시 형태에서는 진성 반도체, 아몰퍼스 반도체, PN 접합을 사용하여 반도체의 공핍층을 사용하는 절연 수단을 강구하고 있으므로, 산란 빔이 차지 업하거나, 전자선에 의해 절연막 파괴를 일으키는 것이 저감된다.

도 5는 본 실시 형태의 PSB(Programmable Shaping Beam) 샷의 모양에 대하여 설명하는 도면이다.

메시의 빔(40) 사이즈는 20nm로서, 피치는 4배이다. 사이즈 S=20nm□의 정방형의 빔이, 피치 4배의 80nm 피치로 정방형 격자로 나열되어 있다. 도면 중, 41은 X 방향의 빔 사이즈, 42는 X 방향의 빔 사이 스페이스, 43은 X 방향의 빔의 피치이며, 44는 Y 방향의 빔 사이즈, 45는 Y 방향의 빔 사이 스페이스, 46은 Y 방향의 빔의 피치이다.

도 5에서는 3×3개의 9개의 빔밖에 도시하지 않았으나, 실제로는 40×40개의 1600개의 빔(40)이 나열된다. S=20nm이므로, 빔 사이에는 20×3=60nm의 간극이 있다. 빔의 피치는 X축, Y축 모두 20nm×4=80nm이다. 일반적인 패턴은 빔을 적절한 비트맵 데이터에 따라 ON/OFF 제어를 행하고, 개별 요소 빔의 ON 상태 또는 OFF 상태가 정정된 후, 전체 빔으로 1샷을 노광한다. 다음으로 전체 블랭커를 걸어, 빔 전체를 OFF 상태로 하고, 다음 샷의 비트맵 데이터를 레지스터에 받아들이고, 빔의 ON/OFF 상태가 일정한 상태가 되고, 또한 서브 디플렉터가 80nm 사각의 소정의 위치로의 편향으로 정정된 후, 전체 블랭커가 해제되어 다음 샷이 노광된다.

이처럼 하여, 80nm 사각을 16샷으로 묘화하면, 1600개의 빔에 의해 3.2㎛ 사각의 묘화가 종료된다. 이후, 메인 편향기를 편향하여, 다음의 3.2㎛ 사각의 묘화 로 이동해도 된다.

패턴 데이터에 의존하여 16샷 이외의 장소에 여분으로 샷해도 되고, 3.2㎛가 임의의 중간적인 값이 되어 묘화해도 된다.

본 실시 형태의 특징은, 동시에 샷되는 빔은 비트맵에 의해 ON/OFF 상태가 결정되는 것과, 이 빔의 샷은 빔의 위치, 강도가 정정된 후에 행하여지는 것이다. 즉, 복수의 동일 사이즈의 정방형 빔이 정방형 격자 매트릭스의 격자점에 있어서 일정 시간 묘화되어야 할 기판에 정지한 상태에서 동시에 묘화에 기여한다. 비트맵에 의해 ON/OFF의 상태는 어느 쪽도 취할 수 있으므로, 특정한 빔이 ON하고 있는지 OFF 하고 있는지는, 패턴 데이터에 의존한다.

도 6은, 도 5의 메시 사이즈 20nm의 정방 행렬 빔군을 사용하고, 메시 사이즈 16nm이고, 피치는 16nm의 5배인 80nm인 정방형 격자 행렬 패턴을 묘화할 수 있는 것을 나타내는 도면이다. 즉 16nm의 메시를 묘화할 때에는, 전체 빔 블랭커의 ON하고 있는 시간을 0.8×0.8=0.64배로 낮추고, 16nm마다 서브 편향기를 이동시켜, 비트맵 데이터에 의해 개별 요소 빔의 ON/OFF를 제어하여, 묘화해 감으로써 16nm의 메시 패턴의 묘화가 가능해진다. 도면 중, 47은 X 방향의 메시 사이즈, 48은 Y 방향의 메시 사이즈이다.

20nm 메시 패턴의 묘화의 경우와 다른 것은, 서브 편향기가 진행하는 피치가 20nm으로부터 16nm이 되는 것과, 80nm 사각을 필-인하는 경우에 16샷이 아니라 25샷이 필요가 되는 것이다. 또, 동일한 레지스트 감도이면 빔당 조사 시간이 64%가 되는 것이다. 서브 편향기의 대기 시간은 그만큼 변화하지 않는다고 하면, 전체의 묘화 시간은 약간 연장될 것이다. 그러나, 16nm 메시의 패턴이 20nm의 정방 격자 행렬 빔군의 묘화 장치로 대용적으로 묘화할 수 있는 것의 의의는 크다.

도 7에서는, 20nm 사이즈, 80nm 피치의 메시인 정방 격자 행렬 빔군을 사용하고, Y 방향으로는 직선으로서, X 방향으로는 30nm의 라인과 30mn의 스페이스의 반복(30nm의 라인 앤드 스페이스)을 가지는 패턴을 묘화하기 위한 방법에 대하여 서술한다. 도면 중, 61a, 6lb-61j는, 이 예의 라인 앤드 스페이스의 패턴이다.

일반적으로 80nm 피치의 정방 격자 행렬 빔을 사용하는 경우에는, 묘화해야 할 라인 앤드 스페이스를 T로 하고, T=60nm과의 정방 격자 행렬 빔의 피치 80nm의 최소 공배수를 구한다. 이 경우에는 240nm이 된다.

원래의 80nm 피치의 정방 격자 행렬 빔에는 시점으로부터의 거리가 240nm의 지점에도 빔이 존재하므로, X 방향으로 30nm의 라인 앤드 스페이스를 묘화할 때에도, 이 240nm의 거리의 빔을 ON에서 사용할 수 있다.

도 7의 제1 열째의 (1)과 (4)와 (7)의 빔은 30nm의 라인 앤드 스페이스를 묘화할 때 동시에 ON하고 있어도 된다. 묘화해야 할 30nm 라인 앤드 스페이스의 위치는, 80nm 피치의 정방 격자 행렬 빔을 메인 편향기로 5nm 우측 방향으로 어긋나게 놓고, 또한 노광량을 20nm 선폭이 30nm 선폭이 되도록 증대시키고 있다. 또는 동일한 (1)과 (4)와 (7)의 빔을 사용하여, 조금 어긋나게 노광량을 2 분할하여, 중심이 묘화해야 할 30nm 라인 앤드 스페이스의 중심에 있는 2개의 샷으로 분할해도 된다.

그러나, 통상의 20nm의 메시를 묘화하는 경우의 (2)와 (3)의 빔은, 이 도면에서는 점선으로 나타내고 있지만, OFF로 되어 있다.

마찬가지로 2열째는 (1)과 (4)와 (7)의 빔을 사용하여 65nm 어긋나게, 묘화하고 있다.

마찬가지로 3열째는 (1)과 (4)와 (7)의 빔을 사용하여 135nm 어긋나게, 묘화하고 있다.

마찬가지로 4열째는 (1)과 (4)와 (7)의 빔을 사용하여 195nm 어긋나게, 묘화하고 있다.

5열째는 (1)과 (4)와 (7)의 빔을 사용하여 245nm 어긋나게, 묘화해야 하나, 마침 제1 번째 열에서 묘화해야 할 빔이 ON하고 있으므로, 5열째의 묘화는 필요하지 않다.

Y 방향으로는 동일한 편향기 데이터로 묘화해 갈 필요가 있으므로, X 방향만의 샷 수를 비교하면, 필-인의 경우에는 서브 편향기의 이동을 수반하는 4샷으로 묘화되어 있던 것이, 메인 편향기의 이동을 수반하는 4샷으로 묘화할 수 있게 된다. 편향기의 대기 시간이 긴 만큼, 약간 샷 시간은 연장된다고 생각되므로 상대적으로 고속화된다고는 할 수 없으나, 현저하게 묘화 속도가 떨어지는 것은 아니다.

도 8은 20nm 사이즈 80nm 피치의 메시, 정방 격자 행렬 빔을 사용하고, Y 방향으로는 직선이며, X 방향으로는 25nm의 라인 앤드 스페이스를 가지는 패턴을 묘화하기 위한 방법에 대하여 서술한다. 도면 중, 62a, 62b-62l은, 이 예의 라인 앤드 스페이스의 패턴이다.

80nm와 50nm의 최소 공배수는 400nm이 되므로 (1)과 (6)의 빔을 동시에 조사하여 묘화할 수 있다. 그러면 1, 2, 3, 4, 5, 6, 7, 8열째의 샷이 필요해지고, 9열째의 샷은 필요가 없다. 통상의 필-인 패턴에서는 4샷 필요했던 것이 8샷이 되고, 묘화 속도는 떨어지지만 현저하게 효율이 악화되는 것은 아니다.

이처럼 하드가 가지고 있는 정방 격자 행렬 빔의 피치 80nm와 패턴 데이터의 피치가 일치하지 않는 패턴이어도, 묘화 방법을 연구함으로써 샷 수의 현저한 증가를 초래하지 않도록, 스루풋의 저하를 피하는 것을 어느 정도는 할 수 있다.

그러나, 80nm와의 최소 공배수가 극단적으로 커지는 경우에는 동시에 묘화에 기여할 수 있는 빔 수가 현저하게 작아지기 때문에, 전체 패턴의 샷 수가 방대해진다.

예를 들면 빔 사이즈가 20nm를 기본으로 하는 정방 격자 행렬 빔인 경우에, 묘화해야 할 패턴의 기본 메시가 21nm, 23nm라든가 19nm와 같이 20nm와 서로소인 경우에는 최소 공배수는 방대한 값이 되고, 이것은 즉 동시에 사용할 수 있는 빔 수가 현저하게 적어 1600에 대하여 20분의 1에서부터 40분의 1 이하가 되어 멀티 빔으로서의 효율을 현저하게 저하시킨다.

예를 들면, 20nm의 4배의 80nm 피치로 40개씩 종횡으로 배치되어 이루어지는 PSB 빔의 경우에, 묘화해야 할 디바이스 패턴이 1600nm 피치밖에 묘화 패턴이 없을때에는, 겨우 9샷밖에 빔 조사를 사용하지 않는다. 이 경우에는 9/1600분(分)밖에 빔 조사에 기여하지 않기 때문에, 효율이 매우 나쁘다.

그래서 디바이스 패턴의 설계 룰에 있어서, 패턴 메시 사이즈를 일정 배율 이상으로 크게 하지 않는 것이 필요하다.

이 경우에는 해당하는 영역의 패턴 룰을 가능한 한 변화시켜, 최소 공배수가 소정의 값을 초과하지 않도록 국소적으로 패턴 룰을 느슨하게 하거나 타이트하게 하여, 20nm과의 최소 공배수가 적절히 작고, 멀티 빔의 동시에 사용할 수 있는 빔의 개수를 크게 할 수 있는 패턴 데이터로 개변하는 것을 목표로 하여, 디바이스로서의 속도·면적 등에 유의(有意)의 열화가 없고, 기능에 지장 없는 범위 내에서 패턴 데이터를 수정시키는 것이 상책이다.

이것에 의해 멀티 빔을 효율적으로 사용시켜, 샷 횟수를 저감시키고, 묘화의 스루풋 향상에 기여하는 것이 가능해진다.

도 9는, 정방 격자 매트릭스 빔 전체의 비트맵 데이터(예를 들면, 1600개의 1과 0의 비트맵 데이터)를 PSA-BA 기판에 신호로서 전송하기 위한 회로의 도면을 기재한 것이다.

웨이퍼 상의 모든 반도체 디바이스의 칩의 묘화 데이터는, 복수의 빔 사이즈 S를 허용한 뒤, 소정의 사이즈 S마다의 정방 격자 행렬 매트릭스에 의한 비트맵 데이터와, 전체 빔 매트릭스의 묘화 위치 좌표 데이터로 분할할 수 있다.

먼저 모든 묘화 패턴 데이터를 상기, 비트맵 데이터와 묘화 위치 좌표 데이터로 분할하여 기억 저장 장치(102)에 저장해 둔다. 도 9의 설명에서는 비트맵 데이터의 전송 방법에 대해서만 서술한다.

묘화 시퀀스 제어 회로(101)로부터의 신호에 의해 비트맵 데이터는 기억 저장 장치(102)로부터 독출되어, 데이터 소팅 장치(103)를 통하여 시리얼라이저(104)로 전송되고, 데이터는 고속으로 전송되는 연속하는 비트 열로 변형된다. 시리얼라이저(104)로부터의 신호는 드라이버(105)를 통하여, 광전송되는 경우에는 레이저(106)로 도입된다. 이 경우의 레이저 전송 회로는 2Gbps로부터, 10Gbps의 속도로 고속 전송된다.

광은 포토 다이오드(107)로 수광하고, 앰프(108)를 통하여 전압 신호화된다.

그 후, 디시리얼라이저(109)를 통하여 병렬화하여, 레지스터(111)로부터 레지스터(118)의 8개의 레지스터(111∼118)로 병렬화하여 전송된다. 각각의 레지스터(111)로부터 레지스터(118)의 레지스터 길이는, 208비트이다. 또, 디시리얼라이저(109)의 속도는 62.5MHz이다. 또, 각 레지스터(111∼118)의 신호는, 앰프(121∼128)에서 각각 증폭되어 출력된다.

8개의 레지스터를 합계하여 1600비트의 비트맵이 저장된다. 전체 비트맵은 묘화시에 최고 묘화 주파수 10MHz로 묘화에 소비되므로, 시리얼라이저로부터 디시리얼라이저까지의 회로(110)는, 적어도 8개 이상의 복수 개를 병렬화하여 보유할 필요가 있다.

이 병렬도는 광전송 디바이스, 즉 레이저를 중심으로 하는 디바이스가 고속이면, 병렬수를 저감시킬 수 있다.

또 도 9의 설명에서는 광전송에 의한 시리얼라이저, 디시리얼라이저를 사용하여 구성하였으나, 광전송 부분은 전기 전송의 회로로 치환해도 된다. 여기서의 취지는, 시리얼라이저와 디시리얼라이저를 사용하여 데이터 신호의 개수를 감소시키는 것과, 데이터 전송의 중간부에서의 고속화에 주목적이 있다.

레지스터로부터 앰프 회로를 통하여 전압 증폭을 행하여, PSA-BA 기판으로의 신호 배선 계통에 접속한다.

도 10에는 광 데이터 시리얼 패럴렐 전송 회로(141)로부터 레지스터(142)를 통하여, 레지스터(143)를 통해 앰프를 통하여 PSA-BA(Programmable Shaping Aperture-Blanker Array) 기판으로의 배선에 연결되는 도면이 나타내어져 있다. 레지스터(142)와 레지스터(143)의 2단이 있는 것은, 몇 개의 레지스터의 래치(latch) 타이밍이 어긋나 있는 경우에도 레지스터를 모두 동시에 래치하면, 1600개의 빔의 타이밍을 배선 지연 등 미소량을 제외하고, 거의 타이밍을 맞출 수 있기 때문에 2단 사용하고 있는 실시예이다.

레지스터(143)의 출력을 앰프(144)의 입력으로 하고, 비트맵이 「1」의 빔 ON일 때 앰프 출력은, 0V이고 대향 전극 0V이기 때문에, 빔은 ON이 된다. 비트맵이 「0」=빔 OFF일 때, 앰프(144)의 출력은 +5V이고 대향 전극 0V이기 때문에, 빔은 OFF가 된다.

도 10에는 PSA-BA 기판과 각종 기능 디바이스의 실장을 나타낸다. 이것은 멀티 칼럼 중에서 1칼럼분(分)을 나타낸다.

PSA는, 칼럼 엘리먼트 1개마다 하나의 그룹으로 형성된다. PSA의 구성은, 외주부로부터 PSA 센터를 향하고, 외주부에서 광파이버(140)와 수광기를 포함하는 광 데이터 시리얼 패럴렐 전송 회로(141)가 있다. 광 데이터 시리얼 패럴렐 전송 회로(141)는 주로 광화합물 반도체로 이루어져 있다.

시리얼·패럴렐 데이터 변환에 관한 레지스터(142, 143)는, Si의 베어 칩으로 이루어져 있다. 이 레지스터가 2단 내지 3단으로 되어 있는 경우가 있다. PSA의 개별 블랭커를 구동하는 앰프(144)는 Si의 베어 칩으로 이루어져 있다.

BAA의 본체의 기판(PSA-BA 기판)(145)은, 주로 SiC와 중금속막, 열전도성 금속막으로 이루어져 있다.

상기 4개의 요소는 별도의 기판(146)에 탑재되고, 이 기판(146)은, 예를 들면 세라믹제로 하고, 이것에 배선을 만들어, 볼 그리드(147)의 어레이로 결합하거나, 기판상에 패드가 붙여져 와이어 본딩된다.

또, 반도체 기판을 동일하게 하는 레지스터(142, 143)나, 앰프(144)는 일체형으로 형성해도 된다.

PSA-BA 기판은 본 실시예의 경우에는 SiC 기판에 구리 배선으로 형성되어 있다. 절연막은 주로 고저항 SiC, 아몰퍼스 SiC, 고저항 Si 또는 아몰퍼스 Si이다.

앰프 영역판은 Si 기판이며 CMOS 프로세스로 만들어져 있다. 레지스터(142, 143)도 Si 기판이며 CMOS 프로세스로 만들어져 있다. 광 데이터 통신 시리얼 패럴렐 전송 회로는, GaAs를 포함하는 III-V족으로 이루어지는 광반도체로 만들어져 있는 것이 많고, 이들의 기판이나 프로세스가 완전히 공통일 가능성은 적다. 그 경우에는 세라믹이나 에폭시의 기판에 여러가지 기판을 절단하여, 접착하고, 볼 그리드 어레이에 의한 배선 접속 또는, 기판 관통 구멍에 의한 배선 접속을 사용한다.

또는 손이 많이 가지만 와이어 본딩 등을 사용해도 된다.

이들의 PSA-BA 기판 및 다양한 디바이스는 전기적 절연에는 주의를 기울이면서, 적절한 냉각 기판에 열적 접촉시킴으로써, 냉각을 실시하여, 온도 안정성을 확보하는 것이 중요하다.

PSA-BA 기판의 빔 축 부근 내지 모든 광전송 디바이스의 빔으로부터의 차지 업과 빔 조사에 의한 절연 파괴를 피하도록, 산란 빔의 비정(飛程)이 PSA-BA 기판의 중심 부근에만 한정되는 것이 중요하다.

또한, 기능을 만족시키면 각각의 디바이스의 재료는, 치환이 가능하다.

도 11에는 임의적인 배선 패턴을 묘화할 때의 정방 격자 행렬 빔 전체의 거동을 나타내고 있다.

묘화해야 할 디바이스 배선 패턴은 회색의 영역으로서, 테두리가 둘러져 있는 부분의 내부가, 필-인이 필요한 영역이다. 정방 격자 행렬 빔 중에서, 필-인 영역의 내부에서는 개별 요소 빔의 비트맵이 ON이 된다. 정방 격자 행렬 빔 중에서, 필-인 영역의 외부에서는 개별 요소 빔의 비트맵이 OFF가 된다.

빔 주사는 서브 편향기에 의해 20nm 피치로 종횡으로 주사되어, 정정된 상태에서 전체 빔 블랭커가 ON하여 묘화된다. 일반적으로는 16샷으로 어떠한 패턴으로도 묘화할 수 있다. 빔 주사의 방법은 래스터 주사가 아니라 인접하는 샷 위치로의 편향은 벡터 주사적으로 행하여진다. 또 주사 파형은 스텝 형상이지만, 주사 파형의 상승에서는 전체 블랭커가 OFF 상태가 된다. 주사 파형이 정정되어 일정값이 된 후에 전체 블랭커가 해제되어 노광이 행하여진다.

도 11의 빔 배치에서, 제1샷째를 서브 편향기가 X=-40nm, Y=+20nm의 위치에서 샷한 후, 전체 블랭킹을 걸어, 비트맵 데이터를 고쳐 쓰고, 서브 편향기가 X=-20nm, Y=+20 nm의 위치에 빔을 편향한 뒤, 블랭킹 해제하여 제2샷째가 묘화된다.

마찬가지로 제3샷째는 비트맵 데이터를 고쳐쓰고, 서브 편향기가 X=0nm, Y=+20nm의 위치에 샷 된다.

이하,

제4샷째는 X=+20nm， Y=+20nm의 위치에 샷 된다.

제5샷째는 X=+20nm， Y=+0nm의 위치에 샷 된다.

제6샷째는 X=0nm， Y=0nm의 위치에 샷 된다.

제7샷째는 X=-20nm， Y=0nm의 위치에 샷 된다.

제8샷째는 X=-40nm， Y=0nm의 위치에 샷 된다.

제9샷째는 X=-40nm， Y=-20nm의 위치에 샷 된다.

제10샷째는 X=-20nm， Y=-20nm의 위치에 샷 된다.

제11샷째는 X=0nm， Y=-20nm의 위치에 샷 된다.

제12샷째는 X=+20nm， Y=-20nm의 위치에 샷 된다.

제13샷째는 X=+20nm， Y=-40nm의 위치에 샷 된다.

제14샷째는 X=0nm， Y=-40nm의 위치에 샷 된다.

제15샷째는 X=-20nm， Y=-40nm의 위치에 샷 된다.

제16샷째는 X=-40nm， Y=-40nm의 위치에 샷 된다.

서브 편향기의 통상의 편향 범위는, 빔의 사이즈를 맞추어 X＝±40nm, Y＝±40nm, 전체로 80nm 사각 영역으로서, 16샷으로 1회의 필-인 주사가 완료된다. 단 서브 편향기는 벡터 주사로서, X＝±40nm, Y＝±40nm의 범위이면, 임의의 위치로 편향이 가능하다. 통상의 패턴이면, 16샷의 노광으로 완료된다.

다음으로 메인 편향기를 +X 방향으로 3.2㎛ 가산 편향한 후, 다시 서브 편향기를 사용하여 16샷의 묘화를 행한다. 이것을 반복하여 스테이지를 Y 방향으로 이동시키면서, 3.2㎛ 사각의 영역을 X 방향으로 16개, 51.2㎛ 폭으로 편향 묘화하고, X 방향으로 1열 묘화하면 Y 방향으로 3.2㎛ 스테이지의 진행 방향을 향하여 메인 편향기를 갱신하여 재차 X 방향의 묘화를 반복한다.

그 후, 인접하는 예를 들면 +X 방향으로 메인 편향기의 편향 전압을 바꾸고, 3.2㎛ 점프하여, 새로운 묘화 영역에 대하여 3.2㎛ 각의 묘화를 동일하게 수행해간다.

스테이지 위치는 레이저 간섭계의 값을 읽어, 이상적인 위치로부터의 차분을 메인 편향기에 가산하여 인가하고, 실제상 마치 스테이지가 이동하고 있지 않은 것 처럼 시료면상의 동일 지점에 빔을 편향 제어하기 위하여, 스테이지 위치의 트래킹이라는 방법을 행하고 있다.

이 예에 있어서, 스테이지는, Y 방향으로 이동하고 있다.

레이저 간섭계에 의해 피노광 대상물 웨이퍼를 탑재한 스테이지의 X축 방향과 Y축 방향의 위치를 판독하고 있다. 약 10MHz 정도로 판독해간다.

목표로 해야 할 묘화 위치와 레이저 간섭계의 차분을 메인 편향기에 인가하여 스테이지 위치를 추적하고, 마치 피노광 대상물 웨이퍼가 빔에 대하여 정지하고 있는 것처럼 하여 묘화한다.

X 방향의 스캔 폭은 51.2㎛이며, 16회의 3.2㎛각의 노광에서 X 방향의 일렬의 노광이 종료된다.

이때에는 프레임 폭 51.2㎛의 프레임을 Y 방향으로 노광해간다.

X는 -25.6㎛에서부터 +25.6㎛까지의 폭의 스트라이프를 묘화해간다. 메인 편향기의 중심은, -24㎛, -20.8㎛, -17.6㎛, -14.4㎛, -11.2㎛, -8㎛, -4.8㎛, -1.6㎛, 1.6㎛, 4.8㎛, 8㎛, 11.2㎛, 14.4㎛, 17.6㎛, 20.8㎛, 24㎛의 16지점에 빔을 편향한다.

도 11은, 하나하나의 개별 요소 빔의 사이즈가 20nm인 경우의 것이지만 동일한 도면을 개별 요소 빔이 16nm, 또는 12nm, 또는 8nm, 또는 4nm로 바꿔 읽어도 된다.

그들의 경우에는 스루풋을 저하시키지 않기 위해서는 정방 격자 행렬 요소 빔의 개수를 많게 하고, 전체의 전자빔량을 대략 일정하게 유지하도록 연구할 필요가 있다.

도 12에 대하여 설명한다. 묘화해야 할 패턴은 가로 방향으로 긴 1:1의 라인 앤드 스페이스이다.

정방 격자 행렬 빔은 도면의 좌단부 쪽을 보면, 1열째는 7개, 3열째는 8개, 5열째는 8개, 7, 9, 11열째가 7개의 연속한 빔이 ON으로서, 그 이외의 부근의 빔은 OFF인 비트맵을 형성하고 있다.

먼저 전체 블랭커를 커트해 두고, 상기 비트맵에 따라 개별 요소 빔을 ON/OFF시켜, 메인 편향기와 서브 편향기를 벡터 주사적으로 소정의 위치로 편향하고 나서, 전체 블랭커를 해제하여 번호 1의 빔군을 노광한다.

다음으로 전체 블랭커를 동작시켜 빔을 커트하고, 새로운 번호 2의 비트맵을 로딩한다. 단, 도 12에 있어서, 번호 1, 2, 3, 4, 5, 6, 7, 8은 도시되어 있는 범위 내에서는 비트맵은 완전히 동일하다. 완전히 동일해도 신규 비트맵으로서 등록해 두고 다시 로딩해도 된다.

그러나 비트맵이 완전히 동일하면, 신규한 비트맵은 로딩하지 않는 방법도 취할 수 있다. 이러한 결정은 데이터 압축의 하나의 방법이다. 다만 요소수 1600비트의 비트맵이, 전부 동일하다고는 할 수 없고, 일부분만이 동일해도, 전부가 일치하지 않고서는, 데이터 압축의 방법이 번잡해져, 도리어 전체 데이터량이 많아져서, 데이터 압축의 참된 목표를 도리어 달성할 수 없게 되는 경우도 있다. 따라서, 효과적인 데이터 압축, 1600비트를 16분할하여, 100비트 정도가 일치하면, 직전의 데이터를 그대로 사용하는 정도의 압축 방법이 유효할지도 모른다.

번호 2의 비트맵의 로딩을 한 후, 서브 편향기를 X 방향으로 +20nm 이동시켜 전체 블랭커를 해제하여 정방 격자 행렬 빔으로 노광한다. 노광 시간이 종료하면 전체 블랭커를 동작시켜 빔을 커트한다.

마찬가지로 번호 3, 4의 빔 노광을 행한다. 이것에 의해 1열째, 3열째, 5열째, 7열째, 9열째, 11열째의 라인 묘화가 완성된다.

번호 4의 빔의 노광 종료 후, 서브 편향기를 Y 방향으로 -40nm 이동하여, 번호 5의 빔으로의 노광을 행하고, 계속해서 서브 편향기를 X 방향으로 -20nm씩 이동하면서, 번호 6, 7, 8의 빔으로의 노광을 행하면, 이것에 의해, 2열째, 4열째, 6열째, 8열째, 10열째, 12열째의 라인 묘화가 완성된다.

도 12의 1:1 라인 앤드 스페이스 패턴은, 즉 벡터 주사를 사용하여 8샷의 묘화로 전체의 노광이 완성되게 된다. 전면(全面) 필-인에 있어서는 16샷의 묘화이기 때문에, 묘화 시간은 0.5배로 끝나게 된다.

도 13에서는 홀과 스페이스가 1:1인 패턴의 묘화에 대하여, 설명한다.

정방 격자 행렬 빔 제1열째 (1,1)로부터 계속해서 (1,6), 제3열째 (2,1)로부터 계속해서 (2,7), 제5열째 (3,1)로부터 계속해서 (3,7), 제7열째 (4,1)로부터 계속해서 (4,6), 제9열째 (5,1)로부터 계속해서 (5,6), 제11열째 (6,1)로부터 계속해서 (6,6) 사이에서의 빔이 비트맵에서 ON하고 있는 상태이다.

우선, 서브 편향기가 번호 1번의 홀 위치에 있는 상태에서, 전체 블랭커가 해제되어 빔이 노광 조사된다. 전체 블랭커가 빔을 OFF 상태로 한 후에, 서브 편향기가 X 방향으로 +40nm 움직여, 번호 2의 홀이 노광된다. 전체 블랭커가 빔을 OFF 상태로 한 후에, 서브 편향기가 Y 방향으로 -40nm 움직여, 번호 3의 홀이 노광된다. 전체 블랭커가 빔을 OFF 상태로 한 후에, 서브 편향기가 X 방향으로 -40nm 움직여, 번호 4의 홀이 노광된다.

이것에 의해, 홀과 스페이스가 1:1인 패턴의 묘화에 있어서는, 완전한 필-인과 비교하여 4샷의 묘화로 3.2㎛의 사각 영역을 묘화할 수 있기 때문에, 16샷 묘화시의 0.25배의 노광 시간으로 끝난다. 그 때문에 스루풋은 4배가 될 가능성이 높다.

도 14는 메시 시프트가 일어난 경우의 격자의 도면을 나타내고 있다. 즉 정방 격자 행렬이 20nm 메시에서는 거칠다고 생각되는 경우가 많다. 그러나, 빔의 나열이 20nm의 4배인 80nm 피치의 정방 격자 행렬 빔이어도, 편향기에 의해 벡터 편향을 할 수 있으므로, 실선의 메시(151)에 대하여 10nm 세로 및 가로로 어긋나게 놓은 격자점으로도 묘화가 가능하다. 이것이 파선의 메시(152)로 나타내어져 있다. 또 그 이외의 어긋나게 놓는 방법을 채택한 빔으로 묘화해도 된다. 즉, 어느 정도의 샷 수의 증대를 허용하면 동일한 영역에 다양하게 어긋난 메시의 패턴을 묘화 가능하다.

도 15에는, 메시를 어긋나게 함으로써 묘화한 예를 나타내고 있다. 도 15에서는, 도 14의 메시에 대하여, ON/OFF 패턴을 비트맵 데이터로 정의하여 패턴 데이터를 형성한 것이다. 제1 패턴(161)은 20nm의 메시에 대하여, ON/OFF의 비트맵을 사용하여 묘화되어 있다. 제2 패턴(162)은 10nm X 방향과 Y 방향으로 시프트시킨 메시에 대하여 ON/OFF의 비트맵을 사용하여 묘화되어 있다. 따라서, 제1과 제2 패턴의 스페이스(163)는 10nm으로 되어 있다. 또한, 동일한 정방 격자 행렬 빔을 사용하여도, 다른 메시를 가지는 패턴을 동일 영역에 혼재하여 묘화할 수 있는 것을 나타낸다.

도 16에는 메시 시프트를 시킨 패턴의 예 2에 대하여 기재하고 있다. 패턴(171)은 20nm 메시의 패턴이다. 패턴(172)은 16nm씩 서브 편향기를 보내 이동하면서, 노광량을 적게 하여 묘화한 패턴이다. 5개의 가로 라인의 상하에 16nm의 스페이스(173)를 가지는 패턴을 묘화할 수 있다. 또한, 가로 라인의 좌우에 스페이스(174)가 위치한다.

도 17은 이 시스템에서 사용하는 전자총 주변을 설명하는 것이다. 음극(200)은 선단부로부터 전자를 균일 조사할 수 있도록 설계되어 있는 열전계 방사 TFE 전자총이다.

TFE 전자총이기 때문에 인출 전극(202)에 음극(200)에 대하여 양의 전압을 인가하여, 전자를 인출한다. 음극(200)은 통상 마이너스 50KV 정도의 음의 전위가 가해져 있다. 인출 전극(202)은 마이너스 45KV로부터 마이너스 40KV의 전위이다. 201은 서프레서이다.

또한 양극(203)(전위는 0V)에서 전자가 가속된다. 전자 광학 경통의 하부에서는 칼럼 내부를 클리닝하기 위하여 오존이 흘려지고 있다. 오존 농도는 통상 10에서부터 20%이므로, 산소가 90%에서부터 80% 흐르고 있다. 산소와 오존이 전자총의 표면의 LaB6에 흡착되거나 산화하여 열화의 원인이 되는 것을 피하기 위하여, 2중의 오리피스(204, 205)를 사용하여 중간 공간(208, 209)을 터보 분자 펌프 등으로 중간 진공을 하고, 전자총을 향하여 급격하게 진공도가 좋아지도록 하고 있다. 오리피스는 100㎛ 직경 등의 작은 구멍이므로, 2매의 오리피스를 전자가 용이하게 통과할 수 있기 위해서는, 양극 부근에서 2중의 얼라인먼트 코일(206)로 전자빔을 편향하여, 오리피스의 구멍을 통과시킬 필요가 있다. 터보 분자 펌프는 진동하기 쉬우므로 진동 소거 기능 또는 진동 보정의 기능이 있는 것이 좋다.

음극 및 인출 전극을 저장하는 전자총실(207)은, 이온 펌프 또는 터보 분자펌프로 진공화되어 있다.

도 18은 상기 PSA-BA 기판의 중핵 기술에 대해서 기재한다. 정방 격자 행렬 빔군을 형성하기 위한 수단에 대하여 서술한다.

균일한 전자빔에 의해 전자 차폐판이 조사된다. 4㎛의 사각의 개구(220)에 빔이 정형되어 4㎛의 사각의 단면을 가지는 빔이 사출된다. 4㎛ 사각의 개구(220)는 16㎛ 피치로 정방형 매트릭스를 형성하고 있다. 즉 X축 방향(가로 방향)으로 16㎛ 피치로 나열되고, Y축 방향(세로축 방향)으로 16㎛ 피치로 배열되어 있고, X축과 Y축은 서로 직교하고 있다.

4㎛의 빔의 통과축의 양측에 개별 블랭커의 2매 한 쌍의 전극(221, 222)이 설치되어 있다. 개별 블랭커의 2매 한 쌍의 전극(221, 222)은 모든 개별 요소 빔을 사이에 두는 형태로 배열되어 있다.

도 18에서는 모든 전극군이 동일한 방향으로 나열되어 평행 전극군을 구성하고 있지만 이들은 방향이 각각 달라도, 빔을 개별적으로 편향할 수 있으면 된다. 또 4㎛의 치수는 다른 수치이어도 된다.

도 19에는 PSA-BA 기판의 단면 기술에 대하여 기재한다.

빔은 도 19의 상부로부터 조사되어 빔을 정형하거나, 편향하기 위한 기능을 가지는 PSA-BA 기판이다.

가장 상부에는 금속 또는 반도체 또는 반도체의 아몰퍼스 기판으로 이루어져 있는 전자 차폐판(242)이 존재한다. 도 19에서는, 직사각형 개구의 치수는 6㎛로 되어 있지만, 이것은 본 전자 차폐판(242)으로 빔의 완전 정형을 하지 않고, 대부분의 전자빔을 받아들이는 기능을 갖는 것으로 하고 있기 때문이다. 현실에서는 도 19의 중앙부에 설치된 반도체 기판의 전자 차폐판(241)의 4㎛의 구멍이, 빔 정형의 주된 기능을 담당하지만, 전자빔의 종합 열량은 가장 상부의 전자 차폐판(241)이 대략 90% 이상의 열을 흡수한다.

전자 차폐판(242)은, 예를 들면 SiC 반도체로 이루어져 있고, 두께는 예를 들면 10에서부터 20㎛이다. SiC는 구리와 동일한 열전도율을 갖는다.

빔 개구를 구비하는 영역의 사이즈가 640㎛ 사각인 경우에는, 열전도성이 좋은 고융점 금속판으로서 두께가 몇백 ㎛에서부터 2, 3mm 이상으로서, 개구부의 크기가 640㎛ 사각 이상의 방열판(251)을 전자 차폐판(242) 상에 설치함으로써 전자총으로부터의 열을 방출할 수 있다.

이처럼 하여 전자 차폐판(242)의 640㎛ 사각 영역보다 큰 부분의 온도를 상온 즉 23℃ 부근의 온도로 유지하도록 하면, SiC로 이루어지는 전자 차폐판(242)은, 10에서부터 20㎛의 박막 영역 전체의 크기인 640㎛ 사각의 영역 내부에서의 온도 상승은 1에서부터 5℃ 이내로 억제할 수 있다.

배선(244)의 전기적 절연막(243)은, 진성 반도체로 이루어진다.

도 19의 가장 하부에는 개구 6㎛ 사각을 가지는 전자 차폐판(242)이 더 존재하지만, 이 전자 차폐판(242)은 배선 영역 및 전극과 접촉하지 않으면, 전자 차폐판(242)은 금속이나 저(低)저항의 반도체 일반인 타 재료의 기판을 사용해도 된다.

도 19의 배선 영역 및 전극과 접촉하는 경우에는, 전자 차폐판(242)은 고저항의 반도체 기판 내지는 아몰퍼스 반도체를 사용할 필요가 있다.

도 19의 개구 4㎛ 사각을 구비하는 전자 차폐판(241)은, 이 경우에는 SiC의 고저항 내지는 절연성의 반도체 기판으로 이루어지며, 두께는 약 2㎛이다.

두께 2㎛의 반도체 기판에서는 4㎛의 사각의 개구의 가공을 상당히 정밀하게 실시할 수 있다. 4㎛의 사각의 개구는 6㎛의 사각의 개구를 통과한 전자빔 중, 추가로 에지의 부분을 정형한다. 전자 차폐판(241)의 상면에는 개별 블랭커의 편향 전극인 전극(221, 222)에 도 19의 외부로부터 전압을 인가하기 위한 배선(244)이 형성되어 있다. 배선 재료는 여기서는 구리를 사용하고 있다. 저저항의 고융점 금속이면 다른 재료이어도 된다.

배선의 두께는 1㎛ 정도이고, 배선 굵기는 0.5㎛, 배선 간격은 0.1㎛에서부터 0.5㎛ 정도이다. 배선(244) 사이와 배선(244) 하부의 배선부의 전기적 절연막(243)은, 이 경우에는 아몰퍼스의 SiC를 사용하고 있지만, 고저항의 반도체로서 배선(244)의 절연이 가능하면 다른 재료이어도 된다.

배선(244)으로부터 전자 차폐판(241)에 관통 구멍을 통과시켜 비아(245)를 구리로 형성하여 전자 차폐판(241)의 하부에 개별 블랭커의 2매 한 쌍의 전극(221, 222)이 형성되어 있다. 개별 블랭커의 2매 한 쌍의 전극(221, 222)은 두께가 2㎛이고, 높이가 20㎛에서부터 100㎛이다. 전자 차폐판(241)의 4㎛의 개구부는 전자가 통과하기 때문에, 개별 블랭커의 2매 한 쌍의 전극(221, 222)이 노출되어 있지만, 전극의 이면은 인접하는 개별 요소 빔의 개별 블랭커의 2매 한 쌍의 전극(221, 222)을 고정하기 위하여 뒷면을 맞대고 SiC의 전극 지지 반도체(223)를 통하여 기계적인 구조 강도를 유지하고 있다. 개별 블랭커의 2매 한 쌍의 전극은, 구리로 이루어져 있다.

도 19에서 특징적인 것을 진술하면 개별 요소 빔이 통과하는 4 내지 6㎛□의 개구의 주변 및 전체에, 절연물이 전혀 사용되어 있지 않다는 것이다.

종래의 선행 기술 BAA 특허문헌(일본특허공개 평06-132203호 공보)에서는, 배선 등의 절연을 행하기 위하여 절연물을 사용하고 있었다.

지금까지의 BAA 디바이스의 치명적 결점은 디바이스 내부의 전극에 전압을 인가하기 위하여, 절연막을 사용하고 있던 것이다. 배선 금속막을 절연하기 위한 절연물은 2가지의 의미에서 해(害)를 발생시킨다.

절연막이란 실리콘의 산화막, 실리콘의 질화막, 알루미늄의 산화물막, 즉 알루미나·사파이어, 또 탄탈의 산화막 등을 가리킨다.

통상 아무리 교묘하게 절연막을 사용해도, 빔 통과 축으로부터 전혀 보이지 않도록 절연막을 사용하는 것은 곤란함이 따르는 것이었다. 이 경우에는 산란된 전자빔이 부딪혀 절연막 상에 대전하여 차지 업 하는 것에 의한 빔 드리프트를 발생시키고 있었다. 또 차지 업 드리프트는 충전 방전을 반복하기 때문에 빔의 위치 안정성이 얻어지지 않고, 고정밀도의 패턴 묘화를 할 수 없었다.

제2 문제점은 절연막의 파괴였다. 절연막에 빔이 조사되면 절연막이 대전됨과 함께 방사선 손상이 발생하고, 내부의 미세 구멍, 미세 균열을 통하여 전류가 흐르기 때문에 절연막 파괴가 일어난다. 절연막 파괴가 일어나면, 배선에 전압을 인가할 수 없게 된다. 그 때문에 빔의 블랭킹에 필요한 5V 등의 전압이 가해지지 않게 되어, 빔 블랭킹 작용을 행하는 기능이 손상된다. 이 때문에 Blanker Aperture Array(BAA)에 사용하는 절연물의 선택에는 곤란함이 따랐다.

본 실시 형태에서는 상기의 곤란함을 극복하기 위하여 크게 나누어 2개의 방법을 제시할 수 있다.

첫째로 서술하는 방법은 밴드 갭이 큰 반도체 또는 고저항의 반도체를 사용하여 절연을 하는 것이다.

그러나 주의해야 할 것이 있다. 반도체를 진성 반도체로서 불순물이 매우 적은 상태에서 사용하는 분(分)에는, 차지 업 하지 않고, 절연 파괴를 일으키지 않는, 절연성도 충분히 취해지는 재료로서 사용할 수 있다. 이러한 진성 반도체로서는 실리콘, SiC, BN(보론 나이트라이드), GaP(갈륨 인), GaN(질화갈륨), 다이아몬드, 질화알루미늄, 게르마늄, 비소화갈륨, 인화갈륨 등이 있다.

그러나, 실리콘과 같은 밴드 갭이 1.1eV로 비교적으로 작은 반도체 등에서는 매우 작은 불순물이어도 혼입하면 N형 또는 P형의 도전성이 있는 기판이 되어, 배선을 금속으로 제작한 경우에 금속의 상면에 다시 진성의 실리콘 결정을 성장시키는 것은 간단하지 않다.

제2 방법은 반도체의 P형 N형의 접합을 사용하여 절연 내성을 가지게 하는 것이다.

반도체는 절연물이 아니므로 방사선에 의해 절연 파괴가 일어나는 문턱값은 절연물에 비교하여 각별히 크고, 방사선 내성은 충분히 있다. 반도체는 방사선에 의해서는 파괴되지 않는다. 전자와 홀의 짝이 생기고 이것이 서로 전압이 가해진 전극에 끌어 당겨져 전자도 홀도 소멸된다. 결정 내부에 전기적 결함을 남기지 않으므로, 방전에 의해 절연 파괴를 하지 않는다.

이 실시 형태에 대해서는, 후술한다.

도 20은 PSA-BA 기판의 축소 단면도이다. PSA-BA 기판의 상부에는 빔군이 통과하는 640㎛의 사각 영역보다 큰 개구를 가진, 전기 전도성이 있고, 열전도성이 높은, 방열판(251)이 설치되어 있고, 외부로부터 수냉 등의 방법을 사용하여 온도를 일정하게 유지하도록 연구되어 있다.

도 21은 본 실시 형태의 1600개의 빔의 개별 요소 빔용의 블랭커의 전극에 대한 외부로부터의 배선 패턴(301)을 나타내고 있다.

블랭커 전극쌍의 일방향은 어스에 설치되어 있고, 배선은 필요없다고 생각하고 있다. 40×40=1600개의 배선 패턴이지만, 4개의 영역으로 분할하여 20×20개의 블랭커의 편측 전극으로부터의 배선을 생각하면, 뒤는 상하, 좌우 반전 패턴을 고려하면 되므로, 20×20=400개의 배선을 고려하면 된다. 프로세스가 복잡화하는 것을 피하기 위하여 될 수 있는 한 2층의 배선은 사용하고 싶지는 않다. 그래서 1층의 배선을 생각한다. 주변에는 20개+20개=40개 있기 때문에 평균 10개의 배선을 내면 되는 듯 보이나, 실제상은 대각선 부근에서는 배선끼리 부딪치므로, 배선도를 그려 보면 1개의 개구와 개구 사이에서 최고 14개의 배선을 통과시키면 되는 것을 알 수 있었다.

본 특허의 설명으로서 빔 사이즈 20nm이며, 1600개의 빔 시스템에 대하여 서술하였으나, 빔 사이즈 16nm이며, 2500개의 빔, 12nm이며 4500개, 10nm이며 6400개, 8nm이며 10000개, 6nm이며 18000개, 5nm이며 25600개, 4nm이며 40000개의 시스템이 되는 경우가 있다.

도 22에는 정방 격자 행렬 빔군의 정방 격자의 빔 사이즈와 피치가 다른 4종의 행렬 빔을, 형성하여 선택할 수 있도록 구성된 PSA-BA 기판에 대하여 기재한다.

PSA-BA 기판(145)의 중심에는 4종류의 다른 행렬 빔을 형성하기 위한 4종류의 PSA-BA 기능 소자(145a, 145b, 145c, 145d)가 배열되어 있다. 앰프(144a∼144d)는, PSA-BA 기능 소자(145a∼145d)를 위한 앰프이다. 4종류의 정방 격자 행렬 빔군은, 빔의 사이즈와 피치와 개별 요소 빔의 개수가 다르다.

예를 들면, 이하와 같이 4종류의 정방 격자 행렬 빔군을 가질 수 있다. 본 실시 형태에서는, 축소율을 500분의 1로 고정한 경우에 대하여 기재한다.

행렬 빔(145a)에서는 빔 사이즈가 8nm이며, 빔 사이의 피치가 32nm이고, 개별 요소 빔의 수는 100개×100개=10000개이다. PSA-BA 기판상의 개구 사이즈는 4㎛이며 피치는 16㎛이고, 행렬 빔(145a)을 위한 전체 사이즈는 1600㎛×1600㎛이다.

행렬 빔(145b)에서는 빔 사이즈가 12nm이며, 빔 사이의 피치가 48nm이고, 개별 요소 빔의 수는 64개×64개=4096개이다. PSA-BA 기판상의 개구 사이즈는 6㎛이며 피치는 24㎛이고, 행렬 빔(145b)을 위한 전체 사이즈는 1536㎛×1536㎛이다. 행렬 빔(145c)에서는 빔 사이즈가 16nm이며, 빔 사이의 피치가 64nm이고, 개별 요소 빔의 수는 50개×50개=2500개이다. PSA-BA 기판상의 개구 사이즈는 8㎛이며 피치는 32㎛이고, 행렬 빔(145c)을 위한 전체 사이즈는 1600㎛×1600㎛이다. 행렬 빔(145d)에서는 빔 사이즈가 20nm이며, 빔 사이의 피치가 80nm이고, 개별 요소 빔의 수는 40개×40개=1600개이다. PSA-BA 기판상의 개구 사이즈는 10㎛이며 피치는 40㎛이고, 행렬 빔(145d)을 위한 전체 사이즈는 1600㎛×1600㎛이다.

4종류의 행렬 빔의 어느 것을 사용하는가에 따라, 필요한 개별 요소 빔 제어용의 블랭커 신호를 전환하도록 한다.

도 23에는, 도 22의 다종류 선택용 PSA-BA 기판을 구비하는 묘화 장치를 사용하기 위한 묘화 장치의 설명도를 나타내고 있다. 정방 격자 행렬 빔의 빔 사이즈와 피치가 다른 행렬 빔을 선택한다. 그것을 위해서는, 먼저 처음에 직사각형으로 정형하는 직사각형 애퍼처(310)를 통과시켜 빔을 정형한다. 그리고 렌즈(311)로 4종의 행렬 빔을 형성할 수 있도록 구성된 PSA-BA 기판(145) 상에 직사각형 빔을 결상한다. 다종류 행렬 빔 선택 편향기(312)를 구동하여 소정의 종류의 행렬 빔을 선택한다.

상기의 경우에, 필요한 처치가 있다. 첫째로 크로스오버점이 이동하지 않도록 제어하는 것이다. 이것은 전류 밀도가 변화하는 것을 피하기 위해서이다. 그 것을 위해서는 다종류 행렬 빔 선택 편향기(312)를 2단으로 분리하고, 각각의 편향 능률비를, 크로스오버 위치가 라운드 애퍼처(14)의 위치에서 움직이지 않도록, 결정할 필요가 있다.

또, 다종류 행렬 빔 선택 편향시의 위치 어긋남 보정용 편향기(314)를 다종류 행렬 빔 선택 편향기(313)와 동기시켜 구동하고, 또한 양자의 편향 능률비를 일정하게 유지하도록 하여, 선택된 빔 위치가 부동이며 전류 밀도가 변화하지 않도록 하는 것이다. 선택된 행렬 빔은 전체로서의 크기가 다른 것도 있고, 좌측 아래 코너 위치가 부동점이도록, 전체 빔의 편향기의 좌표 데이터를 부여할 필요가 있다.

또, 전체의 행렬 빔 블랭커는 4종류 정도이면 공통의 전체 블랭커(16)를 구비함으로써 대응할 수 있다.

도 24에는 필-인 패턴을, 라인 스캔으로 묘화했을 때의 노광량 분포를 나타내고 있다. 연속 주사형 노광 방법에서는 본 실시 형태보다 스루풋이 저감하는 것을 증명하기 위하여 이하의 설명을 행한다.

연속 주사형의 노광 방법에서는 근접 효과 보정을 행하기 위해서는, 주사를 하면서 블랭커를 사용하여 노광 시간을 솎음으로써 달성한다고 주장하고 있다. 그러나, 결론을 먼저 말하면 예를 들면 필-인 패턴의 경우에는 연속 주사형의 묘화 방법으로는 스루풋은 본 실시 형태의 절반으로 저하한다.

여기서는 전자의 가속 전압은 50KV라고 한다. 필-인 면적비가 100%인 경우에는, 입사 빔의 에너지와 반사 전자빔의 에너지 총량은 정확히 동일해진다.

상기 경우에는, 100% 필-인 영역에서의 노광 에너지가 고립된 점에서의 노광 에너지의 정확히 2배가 되어 오버코트 노광이 되므로, 입사 전자의 총량을 절반인 50%로 할 필요가 있다. 고립된 점 D점에서의 노광량을 필요값으로 하기 위해서는, 동일한 주사 속도로 묘화하는 연속 주사형 노광 방법에서는, 필-인 면적비 100%의 패턴의 내부에서는 50%의 시간은 빔을 조사해서는 안되게 된다. 점 D를 포함하는 실선을 따라 주사하는 경우에, 전체의 블랭커 파형(일정 속도 연속 주사 모드에서의 블랭커 파형)은 파형(320)과 같이 되고, 필-인 영역(필-인 면적비 100% 지점)에서는 파형(321)과 같이 되고, 50%의 OFF 상태이며 낭비 시간을 포함한 노광을 하고 있게 된다. 파형(322)은, D점 부근에서의 블랭커 파형이다. 이상으로부터, 스루풋은 절반으로 떨어지게 된다.

도 25에 대하여 설명한다. 본 실시 형태에서는 빔을 다른 위치로 편향할 때에는, 반드시 전체 블랭커(16)가 빔을 OFF 상태로 하고, 그런 후에 편향기에서의 빔 편향이 행하여지므로, 연속적으로 편향에 따라 빔이 조사되고 있는 상황은 있을 수 없다. 그러나, 종래의 BAA에 의한 연속 주사 노광이나, 일반적인 래스터 주사에 의한 멀티 빔 묘화 방법에서는, 연속적으로 빔이 조사된 상태에서 빔 주사가 계속된다. 묘화 패턴(330)을 묘화하는 경우에, 빔을 ON하지만 노광량 분포는 실선(333)과 같이, 어느 경사 각도를 가지고 직선적으로 증가해간다. 그리고, 일정값의 노광량이 된 후, 이번에는 일정한 경사 각도를 가지고 감소해 간다.

그러나, 도형(331)과 도형(332)의 2점에 일정 시간 조사된 경우에는, 전자빔 조사 강도는 파선과 같은 계단 함수(334)와 같이 된다. 이 어느 쪽의 분포가 좋은지는 명확하지 않지만, 어느 것으로 하여도, 고립하여 1점에 묘화할 때보다 묘화 패턴의 에지의 샤프니스가 열화되어, 원하는 전자량 분포(335)에서 나타내는 조사는 할 수 없다.

여기서 주목해야 할 것은, 연속 주사에 의한 빔 노광을 행하는 경우에는, 주사 방향과 비주사 방향에서는 완전히 패턴 에지의 샤프니스가 달라져, 동일하게 묘화할 수 없다는 것을 인식해야 하는 것이다.

본 실시 형태에서는 근접 효과 보정도 할 수 있고, 스루풋도 저하되지 않는 방법을 제시할 수 있다.

도 26에서는 근접 효과 보정의 방법을 설명하기 위하여, 정방형 노광량 영역 의 안에서 곡선적으로 노광량 분포를 부여하는 방법에 대하여 서술하고 있다. 즉 40×40=1600개의 정방 격자 행렬 빔(340)의 중에서, 곡선(341)으로 나타내진 경계부를 사이에 두고 비트맵이 OFF인 빔 부(342)를 「0」으로 하고, 비트맵이 ON인 빔 부(343)를 「1」로 한다.

이것을 도 26의 부분도 344에서는 간단히 생략하여 곡선(341)을 사이에 두고 「0」과 「1」로 나타낸다.

도 27에 나타내는 바와 같이, 패턴의 필-인이 XY 좌표축의 제2 상한만이 필-인인 경우를 생각한다. 도면의 0점이 원점이다. 이 도면 중에서, 3.2㎛ 정방형 영역인 (-1,2)의 영역에 대하여 설명한다.

상기 (-1,2) 영역은 O점에 대하여, -X 방향으로 3.2㎛ 정방형으로 -1개, 즉 왼쪽으로 1개, +Y 방향으로 2개, 즉 상방향으로 2개 올라간 위치이다. 근접 효과 보정을 바르게 행하기 위해서는, 부분 도면 345와 같이, 묘화 시간=t1, 묘화 시간=t1+t2, 묘화 시간=t1+t2+t3, 묘화 시간=t1+t2+t3+t4의 4개의 영역으로 분리하는 3개의 등고선에 따라 노광 강도를 변화시키지 않으면 안 된다.

먼저, 345a의 상태로 나타내어지는 비트맵은, 정방형 행렬 요소 전체가 1인 비트맵을 빔에 부여하고, 묘화 시간 t1으로 빔 묘화한다. 그 후, 345b로 나타내어지는 가장 좌측의 곡선의 좌측 상방 부분이 0의 비트맵을 가지고, 우측 하방 부분이 1의 비트맵으로 묘화 시간은 t2로 하여 빔 묘화한다. 그 후, 345c로 나타내어지는 좌측으로부터 2개째의 곡선의 좌측 상방 부분이 0의 비트맵을 가지고, 우측 하방 부분이 1의 비트맵으로 묘화 시간 t3으로 하여 빔 묘화한다. 그 후, 345d로 나타내어지는 좌측으로부터 3개째의 곡선의 좌측 상방 부분이 0인 비트맵을 가지고, 우측 하방 부분이 1인 비트맵으로 묘화 시간 t4로 하여 빔 묘화된다.

이상과 같이, 동일한 메인 편향기, 서브 편향기의 편향 위치에 있어서, 다른 비트맵으로 거듭 묘화를 실시함으로써, 각 빔 요소에 대하여 노광량을 변화시킬 수 있다. 이처럼 하여 근접 효과 보정 또는 노광량 보정을 행하는 것이, 벡터 주사 또한, 빔을 정지시킨 상태에 있어서 가능해진다.

이 방법은 연속 주사 노광 방법에 있어서, 노광 시간에 선별을 하여 노광량을 제어하는 방법에 비하여, 묘화 패턴의 에지 위치가 움직이지 않는다는 메리트가 있다.

또, 근접 효과 보정이 필요한 영역 부근에서는, 패턴이 대강 되어 있어 묘화시간이 짧은 영역이 많으므로, 스루풋을 저하시키지 않고 보정을 할 수 있다.

앞서 본 바와 같이 연속 주사형 노광 방법과 비교하면, 스루풋은 약 2배에나 달한다. 이것은 본 실시 형태의 메리트이다.

본 실시 형태에서는, 정방 격자 행렬 빔군에 의해 묘화해 간다는 특수한 묘화 방법을 채용하고 있는 것 같이 보여, 일반적인 멀티 빔 묘화 방법에 비교하여 융통성이 부족하다고 생각될 우려가 있다. 그러나, 전자 차폐판을 사용하여 다수의 빔을 형성하는 경우에는, 정방 격자 행렬 빔군 형상으로 나열된 멀티 빔을 형성하는 것이 가장 단순하다.

복잡화된 멀티 빔 묘화의 여러가지 제안은, 빔의 배치가 지그재그 형상 내지 조금씩 XY 방향으로 어긋나 가는 빔군을 형성하고, 그들의 빔군을 사용하여 전체의 편향 위치와 노광 조사량을 미세하게 제어하여, 서로 중첩하여 다중 묘화하는 경우가 많고, 기본적으로는 묘화 정밀도의 열화와 묘화 시간의 방대화를 발생시키고 있었다. 또, 상기 빔군 중 개별 요소 빔마다 다른 타이밍으로 블랭커의 ON/OFF의 시간 제어를 없애, 미묘한 패턴을 묘화하는 방법에서는 패턴 데이터의 폭발적 방대화를 초래하고, 패턴 묘화의 복잡함 때문에 묘화 패턴의 신뢰성을 손상시키고 있었다.

본 실시 형태에 있어서는, 단순한 정방 격자 행렬 빔군을 사용해 비트맵에 의해 ON/OFF 제어를 행하여, 모든 아날로그 신호가 정정된 후 전체 빔을 조사한다는 단순 묘화법으로 관철함으로써, 패턴 데이터량의 극소화와 묘화 정밀도의 확보와 묘화 속도의 고속화를 동시에 실현하는 것이다.

정방 격자 행렬 빔군의 피치는, 가장 세밀한 디바이스 영역에 적합한 것으로 묘화된다. 디바이스 패턴의 다른 영역에서 세밀도가 느슨해지는 경우에는, 반대로 샷 수의 증대를 초래하는 경우가 많다. 그러나, 필요한 묘화 시간에 묘화 가능하게 디바이스 패턴의 형상을 세밀도가 가장 세밀한 패턴 묘화시의 피치에 맞추어 변경하고, 패턴 변형함으로써, 디바이스의 기능을 손상시키지 않고 묘화 정밀도와 묘화 시간을 고속으로 하고, 종합적으로 디바이스의 생산 효율을 최대한으로 하는 것이다.

정방 격자 행렬 빔군은, 종횡 피치를 바꾸거나, 또는, 배열하는 개수를 종횡으로 바꾸어 장방 격자 행렬 빔군으로 해도 된다.

개별 요소 빔은 원 또는 정방형이 아니라, 장방형의 단면을 가진 빔이어도 된다.

제조해야 할 디바이스의 패턴 룰이 결정되고, 생산 계획이 결정되었다면, 장치의 PSA-BA 기판을 패턴 룰에 적합하도록 다시 설치한다. 즉 금속판 가공의 형태 내지 반도체 리소그래피의 마스크와 마찬가지로 제조 계획에 따라 제조하여, 설치를 행한다. 그러나, 동일 사이즈의 패턴 룰의 디바이스 품종이면, 마스크를 다시 제작하거나, 마스크 교환하지 않아도, 다른 패턴을 원활하게 끊김없이 묘화할 수 있다.

개별 요소 정방 빔의 사이즈가, 각각 20, 16, 12, 8nm 단위 등의 4종류의 PSA-BA 기판을 구비하고, 1 종류의 정방 격자 행렬 빔군을 선택하여 묘화하는 방법을 취해도 된다.

묘화해야 할 디바이스의 패턴 룰에 맞춘, 정방 격자 행렬 빔군을 형성하여 묘화하는 것이, 정밀도와 고속 묘화성을 양립시키기 위한 가장 효과적인 방법이 된다.

「개별 블랭커 전극의 절연에 PN 접합을 사용한다」

종래의 PSA는, Si 반도체 프로세스를 사용하여 제작하고 있었기 때문에, 다음과 같은 문제가 있었다.

1. Si의 질화막, 산화막, 폴리이미드 등의 절연물을 사용하여 전극 간의 절연을 하고 있었기 때문에, 50kV의 전자선 조사에 의한 산란 빔의 조사에 의해 생긴 절연물의 결함부에 전류가 흐르고, 일정 시간에서 절연성이 파괴되어 전극 사이 또는 배선 사이에 전압이 가해지지 않게 되는 절연 파괴가 일어나고 있었다. 이것에 의해, PSA에는 유한한 수명이 있어, 이대로는 이 방법은 사용할 수 없는 것이었다.

2. 전극의 형성은, 후막(厚膜) 레지스트를 패턴화하여 레지스트 제거부에 금도금 등을 하여 제작하고 있었기 때문에, 일정 이상의 애스펙트비의 전극을 형성할 수 없었다.

이 때문에, 전자선을 충분한 효율로 편향할 수 없고 가속 전압을 50kV에 대하여 10분의 1의 5kV로 사용하는 장치이거나 하여, 해상도가 충분히 얻어지지 않는 경우가 있었다. 또, 50kV의 전자빔 묘화 장치라도 개별 블랭커 통과 시에는, 5kV 까지 감속하여 개별 블랭커 통과 후에 50kV까지 다시 가속하는 장치의 제안도 있었다. 그러나, 이러한 장치에서는 개별 블랭커 주변은 -45kV의 고전압을 인가하는 것이 필요하고, 방전 문제 등 장치 구성상 곤란한 점이 많이 존재하였다.

3. 또, 개별 블랭커의 전극으로부터의 배선의 인출은, 중심부로부터 주변부에 걸쳐 2500개로부터 10000개의 배선을 자동 배치·배선으로 행하고 있고, 규칙성이 결여되고, 배선층의 제작이 전망이 좋은 것이 아니었다.

따라서, 고장 진단 시에도 전망이 나쁜 것이었다.

본 실시 형태에 의하면, 다음과 같은 메리트가 얻어진다.

1. PSA의 절연막으로서는, PN 접합의 역다이오드 특성을 이용하기 때문에, 50kV의 전자선 조사에 의한 산란 빔의 조사에 의해 절연물의 결함이 생기지 않고, 일정 시간에 절연 파괴가 일어나지 않으며, PSA의 수명이 현격한 차이로 장수명화되기 때문에, 현실적으로 사용 가능한 기술이 된다.

2. 전극의 형성은, 반도체 결정의 개구의 측면에 기판과 반대의 타입의 불순물 도핑된 반도체층을 사용하기 때문에, 애스펙트비는 현저하게 커진다.

즉, 기판이 P-타입의 반도체일 때, 표면에 N-타입의 불순물 도핑된 반도체로 하고, 상기, N-타입의 불순물 도핑된 반도체층에 +5V의 전위를 가하여, 대향 전극을 어스로서 편향 전계를 형성한다.

기판이 N-타입의 반도체일 때, 표면에 P-타입의 불순물 도핑된 반도체로 하고, 상기, P-타입의 불순물 도핑된 반도체층에, -5V의 전위를 가하고, 대향 전극을 어스로서 편향 전계를 형성한다.

또한, 상하의 면에 개구 측면의 반도체층과 동일한 타입의 반도체층을 형성하고, 그 위에 금속막을 성장시킨다.

3. 상기의 반도체의 개구 측면을 빔 편향 전극으로 하는 기판을 복수 매 겹쳐, 금속막끼리 열 또는 압력 또는 진동 또는 상기 3 항목의 병용에 의해, 맞붙임으로써 더욱 애스펙트비가 높은 전극을 형성할 수 있다(예를 들면, 10㎛의 기판을 5매 맞붙이고, 50㎛의 두께로 전극 사이의 거리가 4㎛인 고(高)애스펙트비의 전극을 형성할 수 있다).

4. 전체 격자점의 개별 블랭커의 전극 배선을 인출하는데 다층의 배선층을 사용하여, 전체 개수를 정수로 나누어, 복수의 소그룹으로 분리하고, 각 그룹의 배선은 세로 방향과 가로 방향으로 동일층에서 배선을 행한다.

전체 격자점의 전극의 배선은, 하나의 층 내에서 행하고, Si 관통 Via(TSV: Through-Silicon Via)를 사용하여, 별도의 층에 접속한다.

5. 배선은, 배선 저항이 충분히 적은 구리 등의 금속을 사용하지만, 배선을 둘러싸는 절연물은 사용할 수 없기 때문에, PN 접합의 역방향 다이오드로 금속 배선을 감싸도록 한다.

이하, 본 실시 형태에 대하여, 상세히 설명한다.

도 28은, 본 실시 형태의 PSA의 개별 블랭커의 형성 방법에 대하여 나타내는 것이다. 본 실시 형태에서는, 반도체 기판의 PN 접합을 사용하여 전극을 형성한다.

예를 들면, 기판(56)을 P형으로 하고, 직사각형 애퍼처(52)의 좌우의 측벽에 N형 불순물을 확산시키고, 한 쌍의 N형 불순물 도핑층[(블랭킹 전극(51), 어스 전극(53)]을 형성하고 있다. 따라서, 블랭킹 전극(51), 어스 전극(53)이 개별 블랭커의 한 쌍의 전극이 된다. 이 때문에, +5V와 0V를 좌우의 전극에 인가하면 전계가 발생한다. 기판(56)은 0V에 접지되어 있다. 우측의 0V를 인가한 어스 전극(N형 불순물 도핑층)(53)은, 주변의 어스와 동일 전위이지만, 좌측의 +5V를 인가한 블랭킹 전극(N형 불순물 도핑층)(51)은, 주위의 Ｐ형의 기판(56)과 역방향의 다이오드 접속이 되고, 전류가 흐르지 않기 때문에 +5V가 안정적으로 인가된다.

이 PSA의 개별 블랭커에는 Si 산화막 및 질화막을 사용하지 않기 때문에, 충분한 수명이 얻어진다.

또한, 도면에 있어서, 부호 54로 나타낸 부분은, 전자빔을 직사각형으로 성형하는 직사각형 빔 형성용 분리판(Si 멤브레인)(54)을 모식적으로 나타낸 것이다. 전자빔은, 직사각형 애퍼처(52) 중의 분리판(54)이 없는 부분을 통과한다.

또한, 블랭킹 전극(51), 어스 전극(53)의 개구측 표면에, 금속층을 형성해도 된다.

여기서, 도 36에 기초하여, 종래 기술에 의한 PSA에 대하여 서술한다. 실리콘 기판(541)의 도면에 있어서의 하측에는 실리콘 산화막(542, 543)이 형성되고, 실리콘 산화막(542)과 산화막(543)의 사이에 배선(544)이 배치된다. 그리고, 블랭킹 전극(545)과 어스 전극(546)은, 레지스트에 개구를 열고, 여기에 전기 도금으로 금속을 부착시켜 형성된다. 또한, 이 전기 도금 공정 후, 레지스트는 제거되어 있다. 이러한 전극의 형성의 방법에서는, 전극의 두께가 얇고 애스펙트비가 부족하고, 빔을 굽히는 효율이 충분하지 않아, OFF 상태의 빔 컷트를 충분히 할 수 없었다. 즉, OFF 상태에 있어서도 빔이 시료면에 조금 새기 때문에, 콘트라스트가 취해지지 않는 묘화밖에 할 수 없었다.

도 29는, 본 실시 형태의 PSA의 개별 블랭커의 형성 방법에 대해서 나타내는 것이다.

P형 기판의 개구의 측벽의 양측에 전극을 만들 필요가 없다. 편측은 항상 어스이므로, N형 불순물 도핑을 하지 않아도 된다. 또, 전압을 인가하는 것도 불필요하다.

또한, 도 29의 좌측에 나타내는 바와 같이, N형 불순물 도핑층인 블랭킹 전극(51a)은, 세로 방향으로 짧게 불순물 도핑해도 된다. 이 예에서는, 직사각형 애퍼처(52)와 동일한 정도의 길이로 되어 있다.

또, 도 29의 한가운데에 나타내는 바와 같이, N형 불순물 도핑층(블랭킹 전극)(51b)을, 세로 방향으로 길게 형성해도 된다. 또, 도 29의 우측에 나타내는 바와 같이, N형 불순물 도핑층(블랭킹 전극)(51c)을, 직사각형 애퍼처(52)의 왼쪽 절반 둘레를 덮도록 형성해도 된다.

도 30은, 본 실시 형태의 PSA를 나타내는 것이다. 가장 상부에 직사각형 빔 형성용 분리판(Si 멤브레인)(68)이 있고, 빔을 복수의 빔으로 분리한다. 도 28, 29에 있어서의 분리판(54)은, 도 30의 직사각형 빔 형성용 분리판(Si 멤브레인)(68)의 개구 상방에 위치하는 부분을 나타낸 것이다.

이 예에서는, PSA에 복수의 웨이퍼를 맞붙여 형성한 접합 웨이퍼를 사용한다. 웨이퍼의 접합에는, 접합용 산화막(66)을 사용하지만, 도면에 나타낸 바와 같이, 접합용 산화막(66)은 좌우의 후막 Si 기판 P형 반도체(65)로 지지되는 부분을 제외하고는 제거하는 것이 좋다. 그 이유는 차지 업을 막기 위해서이다.

다음으로, 개별 요소 빔 블랭킹 전극의 기판(P형 반도체)(56)의 적어도 편측에는 세로 방향으로 형성된 N형 도핑층이 있고, 블랭킹 전극(51)이 되어 있다.

이 기판(56)의 상부와 하부에는, 개구측으로부터 플랜지 형상으로 넓어지도록 하여, N형 불순물 확산층이 형성된다. 그리고, 이 N형 불순물 확산층 상에는 금 등의 접합용의 금속 패턴(58)이 형성된다.

복수 매의 개별 요소 빔 블랭킹 전극의 기판(P형 반도체)(56)을 서로의 금속 패턴(58)이 겹치도록 위치 맞춤을 하고, 고온, 고압력 또는 진동 등에 의해 맞붙인다. 마찬가지로 하여, 복수 매의 개별 요소 빔 블랭킹 전극의 기판(56)을 맞붙인다. 이것에 의해, 각 기판의 블랭킹 전극(51)이, 개구의 편측의 표면에 전기적으로 접속되어 형성된다.

본 실시예에서는, 직사각형 애퍼처(52)의 사이즈가 4㎛에 대하여 개별 요소 빔 블랭킹 전극의 기판(65)을 10㎛ 두께로 하여, 5매 맞붙여 있다.

배선(64)은, 또한 가장 최하단에서, 다층 기판을 상기와 동일한 기술로 맞붙여 있다. 배선(64)은 저저항으로 하기 위하여, 저항률이 낮은 구리 등의 금속(63)을 사용한다. 배선(64)끼리의 절연 때문에 개별 요소 빔 블랭킹 전극의 기판(P형 반도체)(56)을 설치하고, 배선 주위를 N형 반도체(55)로 하여 5V의 배선 전위에 대하여, 주변의 개별 요소 빔 블랭킹 전극의 기판(P형 반도체)(56)과의 사이에 역바이어스 PN 접합이 형성되도록 하여, 절연을 한다.

두께는 도 30에서는 얇게 보이지만, 배선 기판을 각각 10㎛ 정도로 한다.

도 31은, PSA 기판 내부의 개별 요소의 블랭킹 전극으로의 배선에 대하여 설명하는 도면이다.

도면에는 3×3=9개의 개구와 개별 요소의 블랭킹 전극(51)이 있다. 각 전극 블랭킹(51)으로부터 구리의 배선(59)이 인출되어 있다. 배선(59)의 주변에는 N형 반도체(55)가 존재한다.

도 32는, PSA 기판 내부의 개별 요소의 블랭킹 전극으로부터의 배선에 관한 단면도이다. 도 31의 A-A'선(57)에 있어서의 단면도이다. 중심 세로 방향으로 빔이 통과하는 개구가 존재한다. 개구의 우측은 P형 기판이며, 어스 전극으로 되어 있다. 개구의 좌측은 N형 불순물 도핑층으로, 그 전극이 되어 있다.

배선(59)은 2매의 기판의 상하로 동일한 위치에 오도록 끌어 돌려져 있다. N형 반도체(55)는 배선(59)을 둘러싸도록 설치되어 있다. 접합용의 금속 패턴(58)은 반도체층 및 배선(59) 상에 형성되고, 서로 가열, 고압력, 진동에 의해 맞붙여진다.

도 33은, 소영역(71)으로 나타내는, 10×10=100개의 직사각형 개구의 개별 요소의 블랭킹 전극으로의 배선을 설명하는 도면이다. 도면에 있어서는, 개별의 칼럼으로서, 개별 요소의 블랭킹 전극(73), 직사각형 애퍼처(72)를 나타내고 있다.

정방형 매트릭스로 나열되어 있으므로, 내부로부터 외부를 향하여 배선을 취출하지만, 본 도면의 예의 상하 대칭, 좌우 대칭의 도면을 4종류 생각할 수 있다. 본 도면은 100개의 개별 요소의 블랭킹 전극으로부터 100개의 배선을 상부로 내보내는 배선군(75a∼75j)과 좌측부로 내보내는 배선군(74a∼74j)이 끌어 돌려지는 모습의 일례를 나타내고 있다.

100개의 배선에 대하여, 상부와 좌측부에 합계 20개의 간극이 있기 때문에, 평균 5개가 직사각형 개구 사이를 통하여 나오면 된다고 생각하지만, 실제로는 좌측 상부에서는 적은 개수의 배선밖에 통과시킬 수 없는 것을 알 수 있다. 그 때문에, 매우 좋게 생각해도 6개가 최소 통과 배선수가 된다. 즉, 평균 배선 통과수의 20%에서부터 30% 증가의 배선수가 직사각형 개구 사이 간극 통과 개수가 된다.

도 34는, 다층 배선에 의해 배선을 취출하는 방식에 대하여 설명하는 도면이다.

도면에서는 5층의 배선 기판을 접착하여 전체 배선을 형성하고 있다. 전부 100×100=10000개의 배선을 5층으로 내보내므로, 2000개를 1층으로 내보내면 된다.

4 방향에 있어서 대칭이므로 좌측 상부의 25개의 소영역으로부터는, 500개의 배선을 내면 된다. 배선을 50개씩을 다발로 하여 그린 도면이 도 34이다. 도 34에서는, 소영역 (1,1)∼(4,4)에 있어서의 400개의 배선은, 도시 생략하고, 소영역 (5,5)이 존재하는 소영역(82)의 배선을 나타내고 있다. 즉, 제5행, 제5열에 배치되는 상방을 향하는 50개, 좌측 방향을 향하는 50개의 합계 100개를 나타내고 있다. 배선은, 모두 제5층째에서 내고 있다.

소영역(5,5)에 대해서, 50개의 배선은, 스루홀(84)에 의해 제5층에 이르러, 배선군(85)에 의해 좌측 방향으로 인출된다. 또, 소영역 (5,5)의 다른 50개의 배선은, 스루홀(87)에 의해 제5층에 이르러, 배선군(88)에 의해 상방으로 인출된다. 또한, 도 34에서는, 좌측 상방에 평면도를 기재하고, 하방 및 우측에 단면도를 나타내고 있다.

도 35는, 다층 배선에 의해 배선을 취출하는 방식에 대하여 설명하는 도면이다. 실제의 배선은 10000개가 필요하다. 1층 내지 5층에서 그것을 취출하는 것은 시스테마틱하게 생각하지 않으면 전망이 나쁘다. 거기서 10000개를 우선 4 방향 대칭으로 2500개로 나눈다. 또한, 100개씩 25개의 소영역으로 분할한다. 이것을 이하 (n,m)으로 나타낸다.

n, m은 1∼5이고, 이 경우, 하기와 같은 25개가 존재한다.

(5,5)는 100개를 2분할하여, 상부에 50개를 제5층째, 왼쪽으로 50개를 제5층째로 내고 있다.

(5,4)는 100개를 2분할하여, 상부에 50개를 제4층째, 왼쪽으로 50개를 제5층째로 내고 있다.

(5,3)은 100개를 2분할하여, 상부에 50개를 제3층째, 왼쪽으로 50개를 제5층째로 내고 있다.

(5,2)는 100개를 2분할하여, 상부에 50개를 제2층째, 왼쪽으로 50개를 제5층째로 내고 있다.

(5,1)은 100개를 2분할하고, 상부에 50개를 제1층째, 왼쪽으로 50개를 제5층째로 내고 있다.

(4,5)은 100개를 2분할하고, 상부에 50개를 제5층째, 왼쪽으로 50개를 제4층째로 내고 있다.

(4,4)는 100개를 2분할하고, 상부에 50개를 제4층째, 왼쪽으로 50개를 제4층째로 내고 있다.

(4,3)은 100개를 2분할하고, 상부에 50개를 제3층째, 왼쪽으로 50개를 제4층째로 내고 있다.

(4,2)는 100개를 2분할하고, 상부에 50개를 제2층째, 왼쪽으로 50개를 제4층째로 내고 있다.

(4,1)은 100개를 2분할하고, 상부에 50개를 제1층째, 왼쪽으로 50개를 제4층째로 내고 있다.

(3,5)는 100개를 2분할하고, 상부에 50개를 제5층째, 왼쪽으로 50개를 제3층째로 내고 있다.

(3,4)는 100개를 2분할하고, 상부에 50개를 제4층째, 왼쪽으로 50개를 제3층째로 내고 있다.

(3,3)은 100개를 2분할하고, 상부에 50개를 제3층째, 왼쪽으로 50개를 제3층째로 내고 있다.

(3,2)은 100개를 2분할하고, 상부에 50개를 제2층째, 왼쪽으로 50개를 제3층째로 내고 있다.

(3,1)은 100개를 2분할하고, 상부에 50개를 제1층째, 왼쪽으로 50개를 제3층째로 내고 있다.

(2,5)는 100개를 2분할하고, 상부에 50개를 제5층째, 왼쪽으로 50개를 제2층째로 내고 있다.

(2,4)는 100개를 2분할하고, 상부에 50개를 제4층째, 왼쪽으로 50개를 제2층째로 내고 있다.

(2,3)은 100개를 2분할하고, 상부에 50개를 제3층째, 왼쪽으로 50개를 제2층째로 내고 있다.

(2,2)는 100개를 2분할하고, 상부에 50개를 제2층째, 왼쪽으로 50개를 제2층째로 내고 있다.

(2,1)은 100개를 2분할하고, 상부에 50개를 제1층째, 왼쪽으로 50개를 제2층째로 내고 있다.

(1,3)은 100개를 2분할하고, 상부에 50개를 제3층째, 왼쪽으로 50개를 제1층째로 내고 있다.

(1,2)는 100개를 2분할하고, 상부에 50개를 제2층째, 왼쪽으로 50개를 제1층째로 내고 있다.

(1,1)은 100개를 2분할하고, 상부에 50개를 제1층째, 왼쪽으로 50개를 제1층째로 내고 있다.

각 소영역마다 분할하여 개수를 감하고, 층간의 접속은 TSV에서 구리 배선을 사용하여 행한다. 또한 TSV의 주변은 N형 반도체 불순물 도핑층에 의해 절연된다.

또한, 도 35에서는, 좌측 방향으로의 배선을 기재한 평면도 1과, 상방향으로의 배선을 기재한 평면도 2와, 평면도 1, 2의 가로 방향 단면과, 평면도 2의 세로 방향 단면을 나타내고 있다.

지금까지 서술한 반도체 기판이란, Si, SiC, 게르마늄, 갈륨 비소, 질화갈륨 등을 말한다.

상기에서 서술한 N형 반도체 불순물은, 비소, 인이 일반적이다. P형 반도체 불순물은, 붕소 등이 많다.

이상의 배선 및 전극의 절연은 PN 접합의 역바이어스 다이오드를 사용하기 때문에, 50kV의 전자선 조사에 대하여 유한한 시간에서 절연 파괴를 일으키지 않는다.

또, 기판을 N형으로 하고 전극 및 배선의 주위에 P형의 불순물 도핑층으로 해도 된다.

이 경우에는, 블랭킹 전위는 -5V가 된다.

개별 블랭커의 측벽에 불순물 도핑하여 만드는 전극은, 구멍의 측벽을 사용해도 되고, 홈의 측벽을 사용해도 된다.

본 실시 형태의 전자빔 묘화 방법에 의해, 8nm 또는 그보다 미세한 패턴 묘화을 고속으로 할 수 있으므로, 고속의 MPU, 인공 지능 MPU 등의 장래의 기간 산업이 되는 6nm 이하의 치수의 디바이스의 고속 노광이 가능해져, 산업계에 기여하는 것은 엄청나다.

1: 전자빔 2: 칼럼
3: PSA-BA 기능부 4: PSA-BA 기판
10: 제어 장치 11, 12: 전자 차폐판
13: 개별 블랭커 14: 라운드 애퍼처
16: 전체 블랭커 17: 메인 편향기
18: 서브 편향기 19: 렌즈
20a: 축소 렌즈 20b: 투영 렌즈
21: 전자총 22: 직사각형 애퍼처
23: BAA 24: 라운드 애퍼처
25: 메인 편향기 26: 블랭커
27: 서브 편향기 28: 웨이퍼
29: 칩 30: 스트라이프
31: 메인 편향 범위 32: 서브 필드
33: 프레임 34: BAA의 상
40: 애퍼처 41: 빔 사이즈
42: 빔 갭 43: 빔 피치
44: 빔 사이즈 45: 빔 갭
46: 빔 피치 47: X 방향의 메시 사이즈
48: Y 방향의 메시 사이즈 51, 51a, 51b, 51c: 블랭킹 전극
52: 직사각형 애퍼처 53: 어스 전극
54: 배선 55: N형 반도체
56: P형 반도체 57: A-A’선
58: 접합용 금속막(금) 59: 구리의 배선
61a, 61b-61j: 30nm의 라인 앤드 스페이스의 패턴
62a, 62b-62j, 62k, 62l: 25nm의 라인 앤드 스페이스의 패턴
63: 금속 64: 배선
65: P형 반도체 66: 접합용 산화막
68: 직사각형 빔 형성용 분리판(Si 멤브레인)
71: 소영역 72: 직사각형 애퍼처
73: 블랭킹 전극
74a, 74b, 74c, 74d, 74e, 74f, 74g, 74h, 74i, 74j: 배선군
75a, 75b, 75c, 75d, 75e, 75f, 75g, 75h, 75i, 75j: 배선군
82: 소영역 84: 스루홀
85: 배선군 87: 스루홀
88: 배선군 101: 묘화 순서 제어 회로
102: 비트맵 기억 저장 장치 103: 데이터 소팅 장치
104: 시리얼라이저 105: 드라이버
106: 레이저 107: 포토 다이오드
108: 앰프 109: 디시리얼라이저
110: 시리얼라이저로부터 디시리얼라이저까지의 회로
111, 112~118: 레지스터 121, 122~128: 앰프
140: 광파이버
141: 광 데이터 통신 시리얼 패럴렐 전송 회로
142: 레지스터 A 143: 레지스터 B
144: 앰프 144a: 앰프 a
144b: 앰프 b 144c: 앰프 c
144d: 앰프 d 145: PSA-BA 기판
145a: PSA-BA 기판 a 145b: PSA-BA 기판 b
145c: PSA-BA 기판 c 145d: PSA-BA 기판 d
146: 기판 147: 볼 그리드
151: 20nm 메시 152: 20nm 메시
161: 제1 패턴 162: 제2 패턴
163: 스페이스 171: 패턴
172: 패턴 173: 스페이스
174: 스페이스 200: 음극
201: 서프레서 202: 인출 전극
203: 양극 204, 205: 오리피스
206: 2중의 얼라인먼트 코일 207: 전자총실
208: 중간 공간 209: 중간 공간
220: 빔 개구 221: 개별 블랭커의 2매 한 쌍의 전극
222: 개별 블랭커의 2매 한 쌍의 전극
223: 전극 지지 반도체 241: 전자 차폐판
242: 전자 차폐판 243: 배선부의 전기적 절연막
244: 배선 245: 비아
251: 방열판 301: 배선 패턴
310: 직사각형 애퍼처 311: 렌즈
312: 다종류 행렬빔 선택 편향기
313: 다종류 행렬 빔 선택 편향시의 위치 어긋남 보정용 편향기
314: 다종류 행렬 빔 선택 편향시의 위치 어긋남 보정용 편향기
320: 일정 속도 연속 주사 모드에서의 블랭커 파형
321: 필-인 면적비 100% 지점에서의 블랭커 파형
322: D점 부근에서의 블랭커 파형 330: 묘화 패턴
331: 도형 332: 도형
333: 노광량 분포를 나타내는 실선 334: 노광량 분포를 나타내는 파선
335: 원하는 전자량 분포 340: 정방 격자 행렬 빔
341: 곡선 342: 비트맵이 OFF인 빔부
343: 비트맵이 ON인 빔부 344: 부분도
345: 부분도 345a: 비트맵 상태를 나타내는 상태도
345b: 비트맵 상태를 나타내는 상태도
345c: 비트맵 상태를 나타내는 상태도
345d: 비트맵 상태를 나타내는 상태도
541: 실리콘 기판 542: 실리콘 산화막
543: 실리콘 산화막 544: 배선
545: 블랭킹 전극 546: 어스 전극

Claims (11)

1. 전자빔 묘화 장치를 이용하여, 시료에 복수의 개별 요소 빔을 주사하여 묘화하는 전자빔 묘화 방법으로서,
   상기 전자빔 묘화 장치는,
   전자빔을 Z축 방향으로 출사하는 전자총과,
   XY 방향으로 소정의 배치 피치로 배열된 복수의 개구를 가지고, 상기 전자총으로부터 사출된 전자빔으로부터, 상기 개구의 사이즈로 빔 사이즈가 규제된 복수의 개별 요소 빔을 얻는 차폐판과,
   상기 차폐판에 의해 얻어진 복수의 개별 요소 빔을 개별적으로 ON/OFF하는 복수의 개별 블랭커와,
   복수의 개별 블랭커로부터 출사되는 복수의 개별 요소 빔을 전체적으로 ON/OFF하는 전체 블랭커와,
   복수의 개별 블랭커 및 전체 블랭커를 통과한 복수의 개별 요소 빔을, 전체적으로 소정 피치씩 편향시켜, 복수의 개별 요소 빔을 상기 시료에 대하여 단계적으로 주사시키는 편향 장치를 포함하고,
   상기 전체 블랭커로부터의 복수의 개별 요소 빔의 출사를 OFF한 상태에서, 상기 편향 장치에 의해 복수의 개별 요소 빔의 출사 방향을 결정함과 함께, 각 출사 방향에 있어서의 1 샷마다 작성된 각 개별 블랭커로부터의 개별 요소 빔의 출사의 ON/OFF를 나타내는 비트맵에 따라, 상기 복수의 개별 블랭커를 제어하여, 각 개별 블랭커로부터 출사되는 개별 요소 빔의 ON/OFF를 제어하고,
   각 개별 블랭커로부터의 개별 요소 빔의 출사를 위한 처리가 정정(靜定)된 후, 전체 블랭커로부터의 복수의 개별 요소 빔의 사출을 ON하여, ON 상태의 복수의 개별 블랭커로부터의 개별 요소 빔으로 이루어지는 1 샷을 상기 시료에 대하여 조사하고, 이 1 샷의 복수의 개별 빔의 조사를 상기 편향 장치에 의해 복수의 개별 요소 빔의 위치를 이동하여 반복해, 묘화 목표인 패턴 데이터에 따른 패턴을 상기 시료에 묘화하고,
   상기 비트맵은, 상기 패턴 데이터와, 상기 차폐판에 있어서의 개구의 배치 피치에 따라 결정되는 복수의 개별 요소 빔의 시료로의 조사 위치의 비교에 기초하여 작성되고, 이 비트맵 작성 시에, 상기 패턴 데이터에 대응하는 묘화를 행하는데 필요한 샷 수를 산출하고, 산출된 필요 샷 수가 소정 수를 넘는 경우에는, 필요 샷 수가 상기 소정 수 이하가 되도록, 상기 패턴 데이터를 변경하는 전자빔 묘화 방법.
2. 제1항에 있어서,
   복수의 개별 블랭커의 배치 피치 P와, 패턴 데이터에 있어서의 패턴의 반복 피치를 L로 한 경우에, P와 L의 최소 공배수를 L 또는 P로 나눈 값이 소정값을 초과하지 않는 L을 선택하고, 선택한 L에 기초하여, 묘화해야 할 상기 패턴 데이터를 수정하는 전자빔 묘화 방법.
3. 제1항에 있어서,
   상기 차폐판, 개별 블랭커의 세트를 복수 설치하고, 각 세트에 있어서의 Ｘ, Y 방향에서의 배치 피치를 서로 다르게 하여, 상기 패턴 데이터에 따라, 상기 복수의 세트 중 하나를 선택하여 묘화하는 전자빔 묘화 방법.
4. 제1항에 있어서,
   상기 비트맵 데이터가, 외부로부터 패럴렐 시리얼 데이터 변환 회로를 통하여 공급되고, 디시리얼라이저를 통하여 패럴렐 데이터로서 레지스터에 저장되는 전자빔 묘화 방법.
5. 제4항에 있어서,
   상기 비트맵 데이터가, 외부로부터 패럴렐 시리얼 데이터 변환 회로를 통하여 공급되고, 디시리얼라이저를 통하여 패럴렐 데이터로서 레지스터에 저장되는 과정에 있어서, 광파이버를 사용한 레이저 광 통신이 이용되는 전자빔 묘화 방법.
6. 제1항에 기재된 전자빔 묘화 방법에 사용하는 전자빔 묘화 장치로서,
   상기 개별 블랭커는, 개별 요소 빔을 편향시키는 한 쌍의 전극을 가지고,
   상기 한 쌍의 전극은, 절연막으로서, SiC, Si를 비롯한 진성 반도체층 또는 반도체의 공핍층을 사용하는 전자빔 묘화 장치.
7. 제1항에 기재된 전자빔 묘화 방법에 사용되는 전자빔 묘화 장치로서,
   상기 전체 블랭커로부터의 복수의 개별 요소 빔 출사를 OFF한 상태에서, 상기 편향 장치에 의해 복수의 개별 요소 빔의 출사 방향을 결정함과 함께, 각 출사 방향에 있어서의 1 샷마다 작성된 각 개별 블랭커로부터의 개별 요소 빔의 출사의 ON/OFF를 나타내는 비트맵으로서, 묘화 목표인 패턴 데이터와, 상기 차폐판에 있어서의 개구의 배치 피치에 따라 결정되는 복수의 개별 요소 빔의 시료로의 조사 위치의 비교에 기초하여 작성된 비트맵에 따라, 상기 복수의 개별 블랭커를 제어하여, 각 개별 블랭커로부터 출사되는 개별 요소 빔의 ON/OFF를 제어하고, 각 개별 블랭커로부터의 개별 요소 빔의 출사를 위한 처리가 정정된 후, 전체 블랭커로부터의 복수의 개별 요소 빔의 사출을 ON하여, ON 상태의 복수의 개별 블랭커로부터의 개별 요소 빔으로 이루어지는 1 샷을 상기 시료에 대하여 조사하고, 이 1 샷의 복수의 개별 빔의 조사를 상기 편향 장치에 의해 복수의 개별 요소 빔의 위치를 이동하여 반복하고, 상기 패턴 데이터에 따른 패턴을 상기 시료에 묘화하도록 제어하는 제어 장치를 포함하고,
   상기 개별 블랭커는, 개별 요소 빔을 편향시키는 블랭킹 전극을 가지고,
   상기 블랭킹 전극은, P형 또는 N형의 반도체 기판의 개별 요소 빔이 통과하는 위치에 설치되어 개구의 측면에 상기 반도체 기판과 반대의 타입인 N형 또는 P형에 불순물 도핑된 반도체층을 사용하여 형성되어 있는 전자빔 묘화 장치.
8. 제7항에 있어서,
   상기 반도체 기판을 복수 매 맞붙여, 빔 진행 방향으로 긴 블랭킹 전극으로 하는 전자빔 묘화 장치.
9. 제7항에 있어서,
   상기 블랭킹 전극에 접속되는 배선 금속을 서로 절연하기 위하여, 상기 배선 금속을 PN 접합 다이오드로 덮고, 0 이외의 전압이 배선 금속에 가해지는 경우에 주변의 반도체 기판에 전류가 흐르지 않도록, PN 접합 다이오드가 역바이어스 특성을 구비하는 전자빔 묘화 장치.
10. 제7항에 있어서,
    각 개별 블랭커의 블랭킹 전극에 접속하는 배선에 다층의 배선 기판을 사용하여, 개별 블랭커의 총 개수를 정수로 나누어 복수의 소그룹으로 분리하고, 각 그룹의 배선은 세로 방향과 가로 방향으로 동일층에서 배선을 행하는 전자빔 묘화 장치.
11. 제7항에 있어서,
    각 개별 블랭커의 블랭킹 전극에 접속하는 배선은, 하나의 층 내에서 행하고, 스루홀을 사용하여, 별도의 층에 접속하는 전자빔 묘화 장치.

Images