KR102028600B1 - 2차원 강유전성 tmdc 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법 - Google Patents

2차원 강유전성 tmdc 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR102028600B1
KR102028600B1 KR1020180030746A KR20180030746A KR102028600B1 KR 102028600 B1 KR102028600 B1 KR 102028600B1 KR 1020180030746 A KR1020180030746 A KR 1020180030746A KR 20180030746 A KR20180030746 A KR 20180030746A KR 102028600 B1 KR102028600 B1 KR 102028600B1
Authority
KR
South Korea
Prior art keywords
layer
tmdc
dimensional
ferroelectric
memory device
Prior art date
Application number
KR1020180030746A
Other languages
English (en)
Inventor
최정혜
박재홍
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020180030746A priority Critical patent/KR102028600B1/ko
Application granted granted Critical
Publication of KR102028600B1 publication Critical patent/KR102028600B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H01L27/11507
    • H01L21/28291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

실시예들은 하부전극, 상기 하부전극 상에 형성된 강유전체층 및 상기 강유전체층 상에 형성된 상부전극을 포함하되, 상기 강유전체층은 2차원 TMDC(전이금속 칼코지나이드계 화합물)층으로 구성되고, 상기 TMDC층은 3R 결정구조를 갖는 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법에 관련된다.

Description

2차원 강유전성 TMDC 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법{NON-VOLATILE MEMORY DEVICE HAVING TWO-DIMENSIONAL FERROELECTRIC TMDC MATERIALS AND MANUFACTURONG METHOD THEREOF}
본 발명은 비휘발성 메모리 소자에 관한 것으로서, 더욱 구체적으로는 2차원 강유전성 TMDC 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법에 대한 것이다
[이 발명을 지원한 국가연구개발사업]
[과제고유번호] 10048490
[부처명] 산업통상자원부
[연구관리전문기관] 한국산업기술평가관리원
[연구사업명] 전자정보디바이스산업원천기술개발사업
[연구과제명] 비 실리콘계 차세대 고성능 스위치소자용 재료설계 및 물성예측 기술
저전력 정보 저장 기술의 필요성으로 인해 다양한 방식의 비휘발성 메모리 소자가 개발되고 있다. 대표적으로 커패시터의 유전체를 강유전체로 치환한 ferroelectric RAM (FRAM), 또는 ferroelectric tunnel junction (FTJ)가 이용되고 있다. 이러한 소자는 대개 벌크 구조를 가지는 페로브스카이트 계열의 강유전 물질을 사용한다. 이들은 대개 높은 자발분극을 (~수십 μμC/cm2) 보이지만 산소공공이나 전극과의 계면에서 결함에 의한 안정성이 떨어진다. 특히 이들 벌크 물질은 초박막 형태(수 nm 이하)가 되면 자발분극 및 강유전 특성이 사라진다. 그러나 구동전압을 낮추고 소자 집적도를 향상 시키기 위해서는 초박형 강유전체가 요구된다.
이를 개선 하기 위해서는 SrRuO3/BaTiO3/SrRuO3 같은 형태로 강유전 물질과 유사한 결정구조를 가지는 금속 전극 물질을 사용하여야 하는 제약이 있다.
또한 그래핀 등의 2차원 물질들로 기존 벌크 물질을 대체하여 기존 소자의 한계를 극복하려는 시도 또한 활발하다. 이들은 화학적 조성이나 결정 구조를 바꾸어 반도체 (유전체) 또는 금속 모두가 될 수 있으므로 2차원 물질 만으로도 메모리 소자를 구성할 수 있다.
그러나 그래핀 등의 2차원 물질들로는 강유전성을 구현하기 어렵기 때문에 이러한 물질을 기초로 초박형 FRAM, FTJ를 제조하는 것이 어려운 문제가 있다.
한국특허공보 제10-0823168호
본 발명이 해결하고자 하는 과제는 강유전 성질을 띄는 2차원 결정 구조의 전이금속 칼코지나이드계 화합물(transition metal dichalcogenide, TMDC)을 이용한 비휘발성 메모리 소자 및 그 형성방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자는, 하부전극, 상기 하부전극 상에 형성된 강유전체층 및 상기 강유전체층 상에 형성된 상부전극을 포함하되, 상기 강유전체층은 2차원 TMDC(전이금속 칼코지나이드계 화합물)층으로 구성된다.
실시예들에 있어서, 상기 2차원 TMDC층은 MX2로 표현되고, 여기서, M은 Mo, W, Zr 중 하나 이상을 포함하고, X는 S, Se, Te 중 하나 이상을 포함할 수 있다.
실시예들에 있어서, 상기 2차원 TMDC층의 결정구조는 3R 구조일 수 있다.
본 발명의 일 실시예에 따른 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 제조방법은, 하부 전극 상에 강유전체층을 형성하는 단계 및 상기 강유전체층 상에 상부전극을 형성하는 단계를 포함하되, 상기 강유전체층은 2차원 TMDC(전이금속 칼코지나이드계 화합물)층으로 구성된다.
실시예들에 있어서, 상기 하부 전극 상에 강유전체층을 형성하는 단계는, 화학기상증착법, 원자층증착법, 기계적박리법 중 하나 이상으로 수행될 수 있다.
실시예들에 있어서, 상기 2차원 TMDC층은 MX2로 표현되고, 여기서, M은 Mo, W, Zr 중 하나 이상을 포함하고, X는 S, Se, Te 중 하나 이상을 포함하고, 상기 2차원 TMDC층의 결정구조는 3R 구조일 수 있다.
본 발명의 일 실시예에 따르면, 강유전층의 두께가 1 nm 이하로 매우 얇은 FRAM 내지 FTJ를 제조할 수 있다.
또한 본 발명은 FRAM 내지 FTJ 제조에 국한되지 않으며, 박막 강유전체를 구성요소로 하는 모든 비휘발성 메모리 소자에 적용될 수 있다.
또한 본 발명의 일 실시예에 따르면 저가로 비휘발성 메모리 소자를 제조할 수 있으며, 소자의 두께가 얇아도 안정성을 확보할 수 있다. 즉 소자가 미소화됨에 따라 얇은 강유전체가 요구되는데, 기존의 벌크 타입의 강유전체는 초박막 형태로 제조하면 (~수 원자단위) 화학적 안정성이 떨어지고 전기적 물성이 벌크 구조에 비해 열화된다. 그러나 2차원 물질의 강유전체는 화학적으로 안정한 개별 2차원 결정이 반데르발스 힘에 의해 적층된 층상구조를 띄고 있으므로 얇은 막으로 제조하여도 물질 고유의 특성을 유지하는 이점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자를 나타낸다.
도 2는 3R 결정구조를 갖는 MoS2의 자발분극(Ps) 방향을 나타내고, 도 3은 3R 결정구조를 갖는 MoS2의 두께(층수)에 따른 자발분극 크기(|Ps|)를 나타낸다.
도 4는 2개 층 3R MoS2의 층간 밀림에 의한 강유전 스위칭을 나타내고, 도 5는 2개 층 3R MoS2의 강유전 스위칭에 대한 에너지 배리어 값을 나타낸다.
도 6은 본 발명의 일 실시예에 따른 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 제조방법의 순서도이다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시 된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.
도 1은 본 발명의 일 실시예에 따른 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자를 나타낸다. 도 1을 참조하면 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자100는 하부전극110, 하부전극110 상에 형성된 강유전체층120 및 강유전체층120 상에 형성된 상부전극130을 포함한다. 여기서 강유전체층120은 2차원 물질층이며, TMDC(전이금속 칼코지나이드계 화합물)층으로 구성된 것일 수 있다.
일 실시예에서 상기 2차원 TMDC층은 MX2로 표현될 수 있으며, 여기서, M은 Mo, W, Zr 중 하나 이상을 포함하고, X는 S, Se, Te 중 하나 이상을 포함할 수 있으나 이에 본 발명이 제한되는 것은 아니다. 본 명세서에서는 TMDC층을 구성하는 물질로서 MoS2를 예로 들어 설명한다.
본 발명의 주요한 일 특징으로서 실시예에 있어서 2차원 TMDC층의 결정구조는 3R 구조일 수 있다.
본 발명의 발명자는 2차원 TMDC층을 3R 구조로 형성하였을 때, 강유전성이 나타난다는 점을 발견하였고, 이러한 강유전성을 비휘발성 메모리에 적용하는 메모리 소자 및 그 메모리 소자의 제조방법을 제안한다.
도 2는 3R 결정구조를 갖는 MoS2의 자발분극(Ps) 방향을 나타내고 적층 순서 (BCA…… 또는 BAC……; Mo 원자의 위치 기준)에 따라 자발분극의 방향이 반대가 됨을 알 수 있다. 도 3은 3R 결정구조를 갖는 MoS2의 두께(층 수)에 따른 자발분극 크기(|Ps|)를 나타낸다. 또한 도 4는 2개 층 3R MoS2의 층간 밀림에 의한 강유전 스위칭을 나타내고, 도 5는 2개 층 3R MoS2의 강유전 스위칭에 대한 에너지 배리어 값을 나타낸다.
도 2 및 도 4를 참조하면 자발 분극이 서로 반대 방향인 두 구조는 층간 밀림에 의하여 서로 변환될 수 있다는 점을 알 수 있다. 따라서 3R MoS2의 강유전 스위칭은 층간 밀림에 의해 일어난다.
또한 도 4 및 도 5를 참조하면 2개층 3R MoS2에서 층간 밀림이 일어날 때의 에너지 배리어가 통상의 강유전 물질에서 나타나는 값과 유사하므로 3R MoS2가 강유전성을 가짐을 알 수 있다. 도 5에서 x 축은 2 개층 3R MoS2 (적층 순서 BC) 에서 위 층이 C에서 B로(Mo 원자의 위치 기준) 이동할 때의 상대적 위치를 나타내며 y 축은 각 위치에서의 에너지 크기를 나타낸다.
도 3 및 도 5의 데이터는 밀도범함수이론에 기반한 시뮬레이션을 통해 얻었으며 교환상관에너지 범함수로 LDA 및 PBE 두 가지를 이용하였다.
도 4를 참조하면 2개층 3R MoS2의 두께는 1 nm 이하이다. 이와 같이 3R 결정구조를 갖는 2차원 TMDC층을 비휘발성 메모리 소자의 유전체층으로 사용하게 되면 초박형 FRAM, FTJ를 구현할 수 있는 이점이 있다.
도 6은 본 발명의 일 실시예에 따른 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 제조방법의 순서도이다. 도 6을 참조하면 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 제조방법은 하부 전극 상에 강유전체층을 형성하는 단계S100 및 상기 강유전체층 상에 상부전극을 형성하는 단계S200를 포함한다. 여기서 강유전체층은 2차원 TMDC(전이금속 칼코지나이드계 화합물)층으로 구성된 것일 수 있다.
일 실시예에 있어서, 하부 전극 상에 강유전체층을 형성하는 단계S100는, 화학기상증착법, 원자층증착법, 기계적박리법 중 하나 이상으로 수행될 수 있으나 이에 제한되는 것은 아니다.
또한 2차원 TMDC층은 MX2로 표현되고, 여기서, M은 Mo, W, Zr 중 하나 이상을 포함하고, X는 S, Se, Te 중 하나 이상을 포함하고, 상기 2차원 TMDC층의 결정구조는 3R 구조일 수 있다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

Claims (6)

  1. 하부전극;
    상기 하부전극 상에 형성된 강유전체층; 및
    상기 강유전체층 상에 형성된 상부전극을 포함하되,
    상기 강유전체층은 2차원 TMDC(전이금속 칼코지나이드계 화합물)층으로 구성되고,
    상기 2차원 TMDC층의 결정구조는 3R 구조인 것을 특징으로 하는 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자.
  2. 제1항에 있어서,
    상기 2차원 TMDC층은 MX2로 표현되고, 여기서, M은 Mo, W, Zr 중 하나 이상을 포함하고, X는 S, Se, Te 중 하나 이상을 포함하는 것을 특징으로 하는 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자.
  3. 삭제
  4. 하부 전극 상에 강유전체층을 형성하는 단계; 및
    상기 강유전체층 상에 상부전극을 형성하는 단계를 포함하되,
    상기 강유전체층은 2차원 TMDC(전이금속 칼코지나이드계 화합물)층으로 구성되고,
    상기 2차원 TMDC층의 결정구조는 3R 구조인 것을 특징으로 하는 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 제조방법.
  5. 제4항에 있어서,
    상기 하부 전극 상에 강유전체층을 형성하는 단계는,
    화학기상증착법, 원자층증착법, 기계적박리법 중 하나 이상으로 수행되는 것을 특징으로 하는 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 제조방법.
  6. 제4항에 있어서,
    상기 2차원 TMDC층은 MX2로 표현되고, 여기서, M은 Mo, W, Zr 중 하나 이상을 포함하고, X는 S, Se, Te 중 하나 이상을 포함하는 것을 특징으로 하는 2차원 TMDC 강유전성 물질을 가지는 비휘발성 메모리 소자 제조방법.
KR1020180030746A 2018-03-16 2018-03-16 2차원 강유전성 tmdc 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법 KR102028600B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180030746A KR102028600B1 (ko) 2018-03-16 2018-03-16 2차원 강유전성 tmdc 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180030746A KR102028600B1 (ko) 2018-03-16 2018-03-16 2차원 강유전성 tmdc 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR102028600B1 true KR102028600B1 (ko) 2019-10-04

Family

ID=68208065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180030746A KR102028600B1 (ko) 2018-03-16 2018-03-16 2차원 강유전성 tmdc 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102028600B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823168B1 (ko) 2007-01-08 2008-04-18 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
KR20100044004A (ko) * 2008-10-21 2010-04-29 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
KR20150134816A (ko) * 2014-05-23 2015-12-02 엘지전자 주식회사 전이금속 디칼코게나이드를 포함하는 광 반도체 소자
KR20160139480A (ko) * 2015-05-27 2016-12-07 성균관대학교산학협력단 플렉서블 나노제너레이터 및 이의 제조 방법
KR20170014696A (ko) * 2015-07-31 2017-02-08 한국과학기술원 다중저항변화 메모리소자
KR20180011899A (ko) * 2016-07-25 2018-02-05 한국표준과학연구원 고균일 2차원 전이금속 디칼코지나이드 박막의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823168B1 (ko) 2007-01-08 2008-04-18 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
KR20100044004A (ko) * 2008-10-21 2010-04-29 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
KR20150134816A (ko) * 2014-05-23 2015-12-02 엘지전자 주식회사 전이금속 디칼코게나이드를 포함하는 광 반도체 소자
KR20160139480A (ko) * 2015-05-27 2016-12-07 성균관대학교산학협력단 플렉서블 나노제너레이터 및 이의 제조 방법
KR20170014696A (ko) * 2015-07-31 2017-02-08 한국과학기술원 다중저항변화 메모리소자
KR20180011899A (ko) * 2016-07-25 2018-02-05 한국표준과학연구원 고균일 2차원 전이금속 디칼코지나이드 박막의 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Myung Hun Woo et al.,‘Floating gate memory based on MoS2 channel and iCVD polymer tunneling dielectric’, 46th European Solid-State Device Research Conference (ESSDERC), pp 295-298 (2016.09.14.) *
조수연 외 3인, 2차원 층상구조 전이금속칼코젠의 반도체-도체 구조상 전이 기반 응용 기술, 한국진공학회, 진공이야기, 제3권제1호 (2016.03.) 1부.* *

Similar Documents

Publication Publication Date Title
Müller et al. Ferroelectric hafnium oxide based materials and devices: Assessment of current status and future prospects
Goh et al. The effect of the bottom electrode on ferroelectric tunnel junctions based on CMOS-compatible HfO2
JP6883038B2 (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
KR101145332B1 (ko) 스위칭 장치 및 이를 구비한 메모리 장치
CN103227048B (zh) 固态储能装置
US10468495B2 (en) Integrated circuit including ferroelectric memory cells and methods for manufacturing
TWI793302B (zh) 半導體記憶體裝置及提供所述半導體記憶體裝置的方法
Shen et al. In-plane ferroelectric tunnel junction
US11145665B2 (en) Electrical storage device with negative capacitance
CN102449763B (zh) 非易失性存储元件以及其制造方法
JP5965466B2 (ja) 積層セラミックキャパシタ及びその製造方法
WO2015040927A1 (ja) 不揮発性記憶装置
US6323512B1 (en) Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory
JP6567441B2 (ja) 超格子メモリ及びクロスポイント型メモリ装置
Puli et al. Review on energy storage in lead‐free ferroelectric films
Lee et al. Ferroelectric tunnel junction for dense cross-point arrays
US11264448B2 (en) Dielectric thin film and memcapacitor including the same
JP2007535166A (ja) 機能的中間層を持つ有機電子回路とその製法
JP5422675B2 (ja) 不揮発性半導体記憶装置
KR102028600B1 (ko) 2차원 강유전성 tmdc 물질을 가지는 비휘발성 메모리 소자 및 그 제조방법
JP6472149B2 (ja) 不揮発性記憶素子
US9947722B2 (en) Semiconductor memory device
JP6505799B2 (ja) 記憶装置
JPH09102590A (ja) 薄膜キャパシタ
JP7549714B2 (ja) 積層構造体およびメモリデバイス

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant