KR101995091B1 - 기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치 - Google Patents

기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치 Download PDF

Info

Publication number
KR101995091B1
KR101995091B1 KR1020147014289A KR20147014289A KR101995091B1 KR 101995091 B1 KR101995091 B1 KR 101995091B1 KR 1020147014289 A KR1020147014289 A KR 1020147014289A KR 20147014289 A KR20147014289 A KR 20147014289A KR 101995091 B1 KR101995091 B1 KR 101995091B1
Authority
KR
South Korea
Prior art keywords
layer
solid material
functional solid
temperature
functional
Prior art date
Application number
KR1020147014289A
Other languages
English (en)
Other versions
KR20140089557A (ko
Inventor
타츠야 시모다
토시히코 카네다
Original Assignee
고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 filed Critical 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코
Publication of KR20140089557A publication Critical patent/KR20140089557A/ko
Application granted granted Critical
Publication of KR101995091B1 publication Critical patent/KR101995091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B11/00—Apparatus or processes for treating or working the shaped or preshaped articles
    • B28B11/08—Apparatus or processes for treating or working the shaped or preshaped articles for reshaping the surface, e.g. smoothing, roughening, corrugating, making screw-threads
    • B28B11/10—Apparatus or processes for treating or working the shaped or preshaped articles for reshaping the surface, e.g. smoothing, roughening, corrugating, making screw-threads by using presses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1607—Production of print heads with piezoelectric elements
    • B41J2/161—Production of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1623—Manufacturing processes bonding and adhesion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1637—Manufacturing processes molding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1645—Manufacturing processes thin film formation thin film formation by spincoating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22—Removing surface-material, e.g. by engraving, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Press-Shaping Or Shaping Using Conveyers (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 하나의 기능성 디바이스의 제조 방법은, 형압 공정과 기능성 고체 재료층 형성 공정을 포함한다. 형압 공정에서는, 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료 전구체층에 대해 형압 구조를 형성하는 틀을 압압하고 있는 동안의 적어도 일부의 시간에서 그 기능성 고체 재료 전구체층에 대해 열을 공급하는 열원의 제1 온도가 그 기능성 고체 재료 전구체층의 제2 온도보다 높아지도록, 그 기능성 고체 재료 전구체층에 대해 형압 가공을 실시한다. 또, 기능성 고체 재료층 형성 공정에서는, 형압 공정 후, 산소 함유 분위기 중에 서, 기능성 고체 재료 전구체층을 상술한 제1 온도보다 높은 제3 온도로 열처리 함으로써, 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성한다.

Description

기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치{Method for producing functional device and apparatus for producing functional device}
본 발명은 기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치에 관한 것이다.
종래부터, 낮은 구동 전압에서 고속으로 스위칭하는 것을 목적으로 하여, 게이트 절연층으로서 강유전체 재료(예를 들면, BLT(Bi4 - XLaXTi3O12), PZT(Pb(ZrX, Ti1 －X)O3))를 채용한 박막 트랜지스터가 개시되어 있다. 한편, 캐리어 농도를 높게 하는 것을 목적으로 하여, 산화물 도전성 재료(예를 들면, 인듐주석 산화물(ITO), 산화 아연(ZnO), 또는 LSCO(LaXSr1－XCuO4))를 채널층으로서 채용한 박막 트랜지스터도 개시되어 있다(특허 문헌 1).
여기서, 상술한 박막 트랜지스터의 제조 방법에 대해 보면, 먼저, 게이트 전극으로서 Ti 및 Pt의 적층막이 전자빔 증착법에 의해 형성되어 있다. 그 게이트 전극상에, 졸 겔법에 따라 상술한 BLT 또는 PZT로 이루어진 게이트 절연층이 형성된다. 또한 그 게이트 절연층상에는, RF스팩터법에 의해, ITO로 이루어진 채널층이 형성된다. 이어서, 그 채널층상에 Ti 및 Pt가 전자빔 증착법에 따라 형성됨으로써, 소스 전극과 드레인 전극이 형성된다. 그 후, RIE법 및 습식 에칭법(HF와 HCl와 혼합 용액)에 의해, 소자 영역이 다른 소자 영역에서 분리되게 된다(특허 문헌 1).
JP2006－121029 A
그러나, 종래 박막 트랜지스터에서는, 게이트 절연층 또는 채널이 복합 산화물에 의해 형성된 예는 여러 개 존재하지만, 박막 트랜지스터로서의 높은 특성을 실현하는 재료 및 이를 위한 적절한 제조 방법의 선정은, 아직도 이루어지지 않고 있다.
또, 종래 기술에서는, 진공 프로세스나 포토리소그래피법을 이용한 프로세스 등, 비교적 장시간, 및/또는 고가의 설비를 필요로 하는 프로세스가 일반적이기 때문에, 원재료나 제조 에너지의 사용 효율이 매우 나빠진다. 상술한 바와 같은 제조 방법이 채용되었을 경우, 박막 트랜지스터를 제조하기 위해 많은 처리와 장시간을 요하기 때문에, 공업성 내지 양산성의 관점에서 바람직하지 않다. 또, 종래 기술에는, 대면적화가 비교적 곤란하다는 문제도 존재한다.
또한, 상술한 여러 문제는, 박막 트랜지스터를 제조하는 방법에서만 볼 수 있는 문제는 아니다. 예를 들면, 기능성 디바이스의 한 유형인, 플래시 메모리, 강유전체 메모리(FeRAM), 자기 메모리(MRAM)로 대표되는 메모리형 트랜지스터나, 캐패시터, 압전식 잉크젯 헤드, 광학 디바이스, 또는, 엑츄에이터, 잉크젯 헤드, 엑츄에이터, 압력센서, 가속도 센서, 유로(流路) 모듈을 포함한 MEMS 디바이스 등의 제조 방법 전반에도 해당할 수 있는 문제라고 말할 수 있다.
본 발명은, 상술한 여러 문제 중 적어도 하나를 해결함으로써, 상술한 박막 트랜지스터나 캐패시터 등의 기능성 디바이스의 고성능화, 또는 이와 같은 기능성 디바이스의 제조 프로세스의 간소화와 에너지 절약화를 실현한다. 그 결과, 본 발명은, 공업성 내지 양산성이 뛰어난 기능성 디바이스의 제공에 크게 공헌하는 것이다.
본원 발명자들은, 박막 트랜지스터나 캐패시터 등의 기능성 디바이스에 이용할 수 있는 산화물층의 형성을, 「나노 임프린트」라고도 불리는 「형압(型押)」가공법에 따라 실현할 수 있도록, 예의 연구와 분석을 거듭하였다. 그 연구의 과정 중에서, 발명자들은, 형압 가공의 대상이 되는 재료에 대해 열을 공급할 때에 특수한 고안을 더함으로써, 보다 확실도 높고, 및/또는 정밀도 좋게 형압 구조를 형성하는 것이 가능해지는 것을 발견하였다. 그 결과, 발명자들은, 종래와 비교하여 큰 폭으로 간소화 내지 에너지 절약이 가능함과 동시에 대면적화도 용이한 프로세스에 의해, 이들 산화물막의 형성, 나아가서는 이들 산화물층을 구비한 기능성 디바이스의 제조가 가능한 것을 발견하였다. 본 발명은 상술한 시점에 근거하여 창출되었다.
본 발명의 하나의 기능성 디바이스의 제조 방법은, 형압 공정과 기능성 고체 재료층 형성 공정을 포함한다. 구체적으로는, 이 기능성 디바이스의 제조 방법의 형압 공정은, 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료 전구체층에 대해 형압 구조를 형성하는 틀을 압압하고 있는 동안의 적어도 일부의 시간에서 그 기능성 고체 재료 전구체층에 대해 열을 공급하는 열원의 제1 온도가 그 기능성 고체 재료 전구체층의 제2 온도보다 높아지도록, 그 기능성 고체 재료 전구체층에 대해 형압 가공을 실시하는 공정이다. 더하여, 이 기능성 디바이스의 제조 방법의 기능성 고체 재료층 형성 공정은, 상술한 형압 공정 후, 산소 함유 분위기 중에서, 상술한 기능성 고체 재료 전구체층을 상술한 제1 온도보다 높은 제3 온도로 열처리 함으로써, 그 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성하는 공정이다.
이 기능성 디바이스의 제조 방법에 의하면, 형압 가공 중의 적어도 일부의 시간에서, 기능성 고체 재료 전구체층의 온도(제2 온도)보다 높은 온도(제1 온도)인 열원으로부터, 그 기능성 고체 재료 전구체층에 대해 열이 공급되게 된다. 현단계에서는 구체적인 형압 가공에 있어서의 성형 메카니즘은 불명확하지만, 이 형압 공정 중의 기능성 고체 재료 전구체층로의 열의 공급 또는 이동을 적극적으로 실시하는 것이 기능성 고체 재료 전구체층의 성형성의 향상, 및 비교적 저온의 성형에 재현성 좋게 기여할 수 있다는 것을 발명자들은 발견하고 있다. 그 후, 상술한 기능성 고체 재료 전구체층을 상술한 제1 온도보다 높은 제3 온도로 열처리함으로써, 열에 대한 배려 없이 기능성 고체 재료 전구체층을 형압 가공을 하는 경우와 비교하여 현격히 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하는 것이 가능해진다. 그 결과, 이들 형압 구조가 형성된 기능성 고체 재료층을 구비한 기능성 디바이스를 제조할 수 있다. 또한, 이 기능성 디바이스의 제조 방법에 의하면, 진공 프로세스나 포토리소그래피법을 이용한 프로세스, 또는 자외선의 조사 프로세스 등, 비교적 장시간, 및/또는 고가의 설비를 필요로 하는 프로세스가 불필요해진다. 또, 상술한 각 프로세스를 필요로 하지 않아, 비교적 저온의 가열 처리와 형압 가공 처리에 의해서 기능성 고체 재료층이 형성되기 때문에, 공업성 내지 양산성이 뛰어나다.
또, 본 발명의 하나의 기능성 디바이스의 제조 장치는, 제어부, 형압부, 및 열처리부를 구비하고 있다. 구체적으로는, 이 기능성 디바이스의 제조 장치의 제어부는, 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료 전구체층에 대해 형압 구조를 형성하는 틀을 압압하고 있는 동안의 적어도 일부의 시간에서, 그 기능성 고체 재료 전구체층에 대해 열을 공급하는 열원의 제1 온도가 그 기능성 고체 재료 전구체층의 제2 온도보다 높아지도록 제어한다. 또한, 이 기능성 디바이스의 제조 장치의 형압부는, 상술한 기능성 고체 재료 전구체층에 대해 형압 가공을 실시한다. 또한, 이 기능성 디바이스의 제조 장치의 열처리부는, 산소 함유 분위기 중에서, 형압 구조가 형성된 상술한 기능성 고체 재료 전구체층을 상술한 제1 온도보다 높은 제3 온도로 열처리함으로써, 그 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성한다.
이 기능성 디바이스의 제조 장치에 의하면, 제어부 및 형압부에 의해, 형압 가공 중의 적어도 일부의 시간에서, 기능성 고체 재료 전구체층의 온도(제2 온도)보다 높은 온도(제1 온도)인 열원으로부터, 그 기능성 고체 재료 전구체층에 대해 열이 공급되게 된다. 이미 상술한 바와 같이, 현단계에서는 구체적인 메카니즘은 불명확하지만, 이 형압 가공 중의 기능성 고체 재료 전구체층으로의 열의 공급 또는 이동을 적극적으로 실시하는 것이 기능성 고체 재료 전구체층의 성형성의 향상, 및 비교적 저온의 성형에 재현성 좋게 기여 할 수 있다는 것을 발명자들은 발견하고 있다. 또, 열처리부가 상술한 기능성 고체 재료 전구체층을 상술한 제1 온도보다 높은 제3 온도로 열처리함으로써, 열에 대한 배려 없이 기능성 고체 재료 전구체층을 형압 가공을 하는 경우와 비교하여 현격히 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하는 것이 가능해진다. 그 결과, 그러한 형압 구조가 형성된 기능성 고체 재료층을 구비한 기능성 디바이스를 제조할 수 있다. 또한, 이 기능성 디바이스의 제조 장치에 의하면, 진공 프로세스나 포토리소그래피법으로 필요한 장치, 또는 자외선의 조사에 필요한 장치 등, 비교적 장시간, 및/또는 고가의 설비가 불필요해진다. 또, 비교적 저온의 형압부와 열처리부에 의해서 기능성 고체 재료층이 형성되기 때문에, 공업성 내지 양산성이 뛰어나다.
여기서, 상술한 각 발명에 있어서의 「열원」은 특별히 한정되지 않지만, 대표적으로는, 형압 가공을 할 때의 틀을 내부에서, 또는 외부에서부터 가열하는 히터나, 기능성 고체 재료 전구체층을 구비한 기판을 올려놓는 기대(基台)를 내부에서, 또는 외부로부터 가열하는 히터를 들 수 있다. 또, 그 외의 기능성 고체 재료 전구체층에 열을 공급하기 위한 「열원」으로서는, 복사열을 이용한 공지의 수단이나, 마이크로파를 이용한 공지의 수단이 예시된다.
또, 본 출원에 있어서의 「기능성 고체 재료 전구체 용액」은, 대표적으로는, 금속 알콕시드를 함유하는 용액, 금속 유기산염을 함유하는 용액, 금속 무기산염을 함유하는 용액, 금속 할로겐화물을 함유하는 용액, 금속, 질소, 및 수소를 함유 하는 무기 화합물을 함유하는 용액, 금속 수소화물을 함유하는 용액, 금속 나노 입자를 함유하는 용액, 및 세라믹스 미립자의 군으로부터 선택되는 적어도 1 종류를 함유하는 용액이다. 또한, 이들 각 용액의 용질 또는 각 용액을 층 형태로 형성했을 때에 변질할 수 있는 용질이, 본 출원에 있어서의 「기능성 고체 재료 전구체」이다. 따라서, 본 출원에 있어서의 「기능성 고체 재료 전구체층」은 「기능성 고체 재료 전구체」의 층 또는 막(본 출원에서는, 총칭하여 「층」이라고 부름)을 의미한다.
또, 본 출원에 있어서의 「기능성 고체 재료 전구체층」은, 대표적으로는, 소성된 후에, 박막 트랜지스터나 메모리형 트랜지스터에 있어서의 게이트 전극층, 게이트 절연층(강유전체층), 소스층, 드레인층, 채널층, 및 배선층의 군으로부터 선택되는 적어도 1개의 층이 되는 전구체층, 압전식 잉크젯 헤드 등의 엑츄에이터에 있어서의 압전체층 및 전극층의 군으로부터 선택되는 적어도 1개의 층이 되는 전구체층, 캐패시터의 유전체층 및/또는 전극층이 되는 전구체층, 또는, 광학 디바이스에 있어서의 격자층이 되는 전구체층이다. 따라서, 「기능성 고체 재료층」은, 대표적으로는, 박막 트랜지스터나 메모리형 트랜지스터에 있어서의 게이트 전극층, 게이트 절연층(강유전체층), 소스층, 드레인층, 채널층, 및 배선층의 군으로부터 선택되는 적어도 1개의 층, 압전식 잉크젯 헤드 등의 엑츄에이터에 있어서의 압전체층 및 전극층의 군으로부터 선택되는 적어도 1개의 층, 캐패시터의 유전체층, 또는, 광학 디바이스에 있어서의 격자층을 말한다. 단, 이미 상술한 바와 같이, 기능성 디바이스의 한 유형으로서 박막 트랜지스터, 메모리형 트랜지스터, 압전식 잉크젯 헤드, 캐패시터, 광학 디바이스, 또는 MEMS 디바이스(엑츄에이터 포함)를 들 수 있기 때문에, 이들 일부에 채용할 수 있는 전구체층, 또는 고체 재료층도, 상술한 「기능성 고체 재료 전구체층」또는 「기능성 고체 재료층」에 포함될 수 있다.
또한, 상술한 각 「기능성 고체 재료 전구체 용액」, 각 「기능성 고체 재료 전구체」, 및 이들로부터 형성되는 각 「기능성 고체 재료」는, 모두 불가피 불순물을 포함할 수 있다. 이하의 각 실시 형태의 설명에서는, 기재를 간편화하기 위해 불가피 불순물에 대한 언급을 생략한다.
또, 본 출원에 있어서의 「체적 수축율」은, 「형압 공정 후에 있어서 수축전의 체적으로부터, 기능성 고체 재료층 형성 공정에 있어서의 수축 후의 체적을 뺀 값」을 「형압 공정 후에서 수축전의 체적」으로 나눈 값이다. 즉, 체적 수축율이 클수록 잘 수축한다.
본 발명의 하나의 기능성 디바이스의 제조 방법 또는 본 발명의 하나의 기능성 디바이스의 제조 장치에 의하면, 현격히 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하는 것이 가능해진다. 또, 본 발명의 하나의 기능성 디바이스의 제조 방법 또는 본 발명의 하나의 기능성 디바이스의 제조 장치에 의하면, 비교적 저온의 성형을 실현할 수 있다. 그 결과, 이들 형압 구조가 형성된 기능성 고체 재료층을 구비한 기능성 디바이스를 제조할 수 있다. 또한, 이 기능성 디바이스의 제조 방법에 의하면, 비교적 저온의 가열 처리와 형압 가공 처리에 의해서 기능성 고체 재료층이 형성되기 때문에, 공업성 내지 양산성이 뛰어나다.
도 1은 본 발명의 제1 실시 형태에 있어서의 기능성 디바이스의 제조 장치의 구성을 나타내는 도면이다.
도 2a는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2b는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2c는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2d는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2e는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2f는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2g는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2h는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2j는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2k는 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 2l은 본 발명의 제1 실시 형태에 있어서의 박막 트랜지스터의 제조 방법의 일과정을 나타내는 단면 모식도이다.
도 3은 본 발명의 제1 실시 형태에 있어서의 기능성 디바이스의 제조 공정의 일부인 형압 공정의 플로차트(flow chart)이다.
도 4는 본 발명의 제1 실시 형태에 있어서의 기능성 디바이스의 제조 공정의 일부인 형압 공정시의 제1 히터 및 제2 히터의 온도의 시간적 변화를 나타내는 그래프이다.
도 5은 본 발명의 제1 실시 형태의 변형예에 있어서의 기능성 디바이스의 제조 공정의 일부인 형압 공정의 플로차트(flow chart)이다.
도 6은 본 발명의 제1 실시 형태의 변형예(3)에 있어서의 메모리형 트랜지스터의 단면 모식도이다.
도 7은 본 발명의 제1 실시 형태의 변형예(7)에 있어서의, 패터닝된 기능성 고체 재료 전구체층과 본 소성 후의 기능성 고체 재료층의 AFM(원자간력 현미경)에 의한 측정 결과의 일례이다.
도 8은 본 발명의 제1 실시 형태의 변형예(7)에 있어서의, 패터닝된 다른 기능성 고체 재료 전구체층과 본 소성 후의 다른 기능성 고체 재료층의 AFM(원자간력 현미경)에 의한 측정 결과의 일례이다.
도 9는 일반적인 겔 상태 및 최종 산화물에 있어서의 전구체의 재료의 차이에 의한 반응 과정 메커니즘을 나타내는 상정도이다.
도 10은 본 발명의 제1 실시 형태의 변형예(8)에 있어서의 기능성 디바이스의 제조 장치의 구성을 나타내는 도면이다.
도 11은 본 발명의 제2 실시 형태에 있어서의 압전식 잉크젯 헤드를 설명하기 위해서 나타낸 도면이다.
도 12는 본 발명의 제2 실시 형태에 있어서의 압전식 잉크젯 헤드의 제조 방법의 일부를 설명하기 위해서 나타낸 도면이다.
도 13은 본 발명의 제2 실시 형태에 있어서의 압전식 잉크젯 헤드의 제조 방법의 일부를 설명하기 위해서 나타낸 도면이다.
도 14는 본 발명의 제2 실시 형태에 있어서의 압전식 잉크젯 헤드의 제조 방법의 일부를 설명하기 위해서 나타낸 도면이다.
본 발명의 실시 형태에 있어서의 기능성 디바이스의 일례인 박막 트랜지스터 (100) 및 그 제조 방법, 및 본 발명의 실시 형태인 기능성 디바이스의 제조 장치 (700)를, 첨부하는 도면에 근거하여 상세하게 설명한다. 또한, 이 설명시에, 모든 도면에 걸쳐, 특별히 언급이 없는 한, 공통되는 부분에는 공통되는 참조 부호를 붙이고 있다. 또, 도면 중, 본 실시 형태의 요소는 반드시 서로의 축척을 유지하여 기재되는 것은 아니다. 또한 각 도면을 보기 쉽게 하기 위해서, 일부의 부호가 생략될 수 있다.
＜제1 실시 형태＞
도 1은, 본 실시 형태의 기능성 디바이스의 제조 장치(700)의 구성을 나타낸 도면이다. 또, 도 2a~도 2j는, 각각, 본 실시 형태에 있어서의 박막 트랜지스터 (100)의 제조 방법의 일과정을 나타내는 단면 모식도이다. 또한, 문자를 쉽게 보기 위하여, 도 2h의 뒤의 도면 번호를 도 2j로 한다. 또, 본 실시 형태의 박막 트랜지스터는, 이른바 보텀(bottom) 게이트 구조를 채용하고 있지만, 본 실시 형태는 이 구조로 한정되지 않는다. 따라서, 당업자라면, 통상의 기술 상식으로 본 실시 형태의 설명을 참조함으로써 공정의 순서를 변경함으로써, 톱(top) 게이트 구조를 형성할 수 있다. 또한, 도면을 간략화하기 위하여, 각 전극에서부터의 추출 전극(extraction electrode)의 패터닝에 대한 기재는 생략한다.
［기능성 디바이스의 제조 장치(700)의 구성］
도 1에 나타낸 바와 같이, 본 실시 형태의 기능성 디바이스의 제조 장치 (700)는 크게 나누어 3개의 구성 부분, 즉, 상부 형압부(720), 하부 형압부(710), 및 이들의 제어부(760)로 구성되어 있다.
구체적으로는, 우선, 상부 형압부(720)에서는, 고정부(722)에 의해 고정된 석영 유리(726)가 기능성 고체 재료 전구체층에 대해 형압 가공을 하기 위한, 예를 들면, 게이트 전극용 틀(M1)을 유지하고 있다. 또, 본 실시 형태에서는, 형압 가공 시에 기능성 고체 재료 전구체층에 대해 열을 공급하는 1개의 열원으로서 게이트 전극용 틀(M1) 등을 가열하기 위한 제2 히터(724)가, 고정부(722)에 접속되어 있다. 또한 상부 형압부(720)는, 도시하지 않은 공지의 승강기구 및 형압 가공을 할 때의 기능성 고체 재료 전구체층에 대한 게이트 전극용 틀(M1) 등의 압압력을 모니터하는 압력센서를 구비하고 있다. 또한 이 압력센서는, 후술하는 하부 형압부(710)을 구비해도 된다.
이어서, 하부 형압부(710)에서는, 기대(712)상에, 처리 대상이 되는 기능성 고체 재료 전구체층(예를 들면, 게이트 전극용 전구체층(20a))을 구비한 SiO2/Si기판(10; 이하, 단지 「기판」이라고도 말함)이 올려진다. 또한, 도시하지 않은 펌프에 의해서 흡인부(716)에서부터 흡인됨으로써, 기판(10)이 기대(712)에 흡착하고 있다. 또한, 본 실시 형태에서는, 형압 가공 시에 기능성 고체 재료 전구체층에 대해 열을 공급하는 다른 열원으로서 기판(10) 및 기능성 고체 재료 전구체층을 가열하기 위한 제1 히터(714)가, 기대(712)에 접속되어 있다. 그런데, 본 실시 형태에서는, 제1 히터(714)가, 기능성 고체 재료 전구체층의 예비 소성(「건조 공정」이라고 불리기도 함)을 실시하는 예비 소성부(718)을 겸하고 있다. 따라서, 본 실시 형태에서는, 예비 소성부(718)을 포함한 하부 형압부(710)가, 기능성 디바이스의 제조 장치(700)의 예비 소성부를 담당하게 된다. 또한 예비 소성부(718)가 제1 히터(714)와 별개로 설치되는 것도 채용할 수 있는 다른 한 형태이다.
또, 본 실시 형태의 기능성 디바이스의 제조 장치(700)는 공지의 피드백 제어에 의한 상부 형압부(720)를 이용한 틀의 승강 이동 제어, 틀의 압압력의 제어, 제1 히터(714)의 온도 제어, 및 제2 히터(724)의 온도 제어를 포함한 형압 가공시의 각종 제어를 담당하는 제어부(760), 및 제어부(760)에 접속하는 컴퓨터(762)를 구비하고 있다. 이 컴퓨터(762)는, 상술한 각 구성 부분을 이용한 본 실시 형태의 일련의 처리를 실행하기 위한 기능성 디바이스의 제조 프로그램에 의해, 상술한 각 구성 부분의 처리를 감시하고, 또는 통합적으로 제어한다. 또한, 본 실시 형태에서는, 이 기능성 디바이스의 제조 프로그램이 컴퓨터내의 하드 디스크 드라이브, 또는 컴퓨터에 설치된 광디스크 드라이브 등에 삽입되는 광디스크 등의 공지의 기록 매체에 보존되어 있지만, 이 기능성 디바이스의 제조 프로그램의 보존처는 이것으로 한정되지 않는다. 예를 들면, 이 기능성 디바이스의 제조 프로그램의 일부 또는 전부는, 본 실시 형태에 있어서의 제어부(760)내에 보존되어 있어도 된다. 또, 이 기능성 디바이스의 제조 프로그램은, 근거리 통신망이나 인터넷 회선 등의 공지의 기술을 통해 상술한 각 프로세스를 감시하고, 또는 제어할 수도 있다.
［박막 트랜지스터(100)의 제조 공정］
이어서, 기능성 디바이스의 일례인 박막 트랜지스터(100)의 제조 공정에 대해 설명한다. 도면 2a~도면 2j는, 각각, 본 실시 형태에 있어서의 박막 트랜지스터 (100)의 제조 방법의 일과정을 나타내는 단면 모식도이다. 또한, 이하의 각 실시 형태에 있어서의 기능성 고체 재료층은, 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료 전구체층을 소성함으로써 형성되어 있다. 본 출원에서는, 상술한 바와 같이, 전구체 용액을 출발재로 하고, 그것을 소성함으로써 기능성 고체 재료층을 형성하는 방법을, 편의상, 「용액법」이라고도 부른다.
(1) 게이트 전극의 형성
［예비 소성 공정］
본 실시 형태에서는, 우선, 도 2a에 나타낸 바와 같이, 기판(10)상에, 공지의 스핀 코팅법에 의해, 기능성 고체 재료 전구체 용액인, 인듐(In)을 포함한 전구체(예를 들면, 염화 인듐이나 인듐아세틸아세트나토) 및 주석(Sn)을 포함한 전구체(예를 들면, 염화주석)를 용질로 하는 전구체 용액(여기에서는, 게이트 전극용 전구체 용액)을 출발재로 하는 게이트 전극용 전구체층(20a)을 형성한다. 그 후, 제어부(760)가 예비 소성부(718)를 이용하여, 예비 소성으로서 약 5분간, 게이트 전극용 전구체층(20a)을 대기 중에서 150℃로 가열한다. 예비 소성 온도는, 80℃이상 250℃ 이하가 바람직하다. 또한 상술한 각 전구체의 예 이외에도, 예를 들면, 인듐(In)을 포함한 전구체로서 인듐이소프로폭시드, 초산 인듐, 2－에틸 헥산산인듐을 채용할 수 있다. 또, 주석(Sn)을 포함한 전구체의 예로서 주석 아세틸아세트나토, 2－에틸헥산산주석을 채용할 수 있다.
여기서, 예비 소성 온도를 80℃ 이상 250℃ 이하로 한 것은, 이하의 이유에 따른다. 먼저, 예비 소성 온도가 80℃ 미만인 경우에는, 게이트 전극용 전구체층(20 a)을 충분히 건조시키지 못하기 때문에, 형압 공정에서 게이트 전극용 전구체층(20 a)에 대해 균일하게 형압 가공을 하는 것이 곤란해지기 때문이다. 한편, 예비 소성 온도가 250℃를 넘는 경우에는, 게이트 전극용 전구체층(20a)의 고체화 반응이 너무 진행되기 때문에, 형압 공정에 대해 게이트 전극용 전구체층(20a)을 충분히 연화시키는 것(게이트 전극용 전구체층(20a)의 소성변형 능력을 충분히 높게 하는 것)을 할 수 없게 된다. 그 결과, 충분한 형압 가공의 효과를 얻는 것이 곤란해지기 때문이다. 따라서, 전구체층의 고체화 반응을 어느 정도 진행하여 전구체층의 유동성을 미리 낮게 해 둔다는 관점에서 말하면, 예비 소성 온도를 120℃ 이상 250℃ 이하로 하는 것이 보다 바람직하다. 또한 예비 소성에 있어서의 상술한 바람직한 각 온도 범위는, 게이트 전극용 전구체층(20a) 뿐만 아니라, 후술하는 다른 전구체층에 대해도 적용할 수 있기 때문에, 중복되는 설명은 생략한다.
［형압 공정］
그 후, 게이트 전극의 패터닝을 실시하기 위해서, 도 2b에 나타낸 바와 같이 형압 공정을 행한다. 본 실시 형태에서는, 도 1에 나타낸 바와 같이, 컴퓨터(762)가 접속하는 제어부(760)에 의해, 상부 형압부(720)의 이동과 온도 제어 및 하부 형압부(710)의 온도 제어를 하면서, 형압 가공이 실시된다. 이하에, 도 3에 나타낸 기능성 디바이스(본 실시 형태에서는, 박막 트랜지스터(100))의 제조 공정의 일부인 형압 공정의 플로차트를 보면서 구체적인 처리를 설명한다.
도 3에 나타낸 바와 같이, 우선, 스텝(S101)에서, 형압 공정의 처리 대상이 되는 기능성 고체 재료 전구체층(예를 들면, 게이트 전극용 전구체층(20a))을 구비한 기판(10)을 기대(712)에 흡착시킨다. 또한, 고정부(722)에 의해서, 예를 들면 게이트 전극용 틀(M1)을 석영 유리(726)를 통해 유지시킨다.
그 후, 스텝(S102)에서, 제어부(760)는, 상부 형압부(720)를 하부로 이동시킨다. 그리고, 예를 들면, 게이트 전극용 전구체층(20a)에 대해 게이트 전극용 틀(M1)을 압압한다. 또한, 본 실시 형태에서는, 틀을 이용하여 8MPa의 압력으로 형압 가공이 실시된다.
스텝(S103)에서는, 스텝(S102)에서 틀이 기능성 고체 재료 전구체층에 압압함과 동시에, 또는 틀이 기능성 고체 재료 전구체층으로 압압한 직후에, 제어부(760)가 제1 히터(714) 및 제2 히터(724)의 가열을 개시한다. 또, 제어부(760)는, 제1 히터(714) 및 제2 히터(724)를 가열함과 동시에, 제1 히터 (714) 및 제2 히터(724)의 온도의 모니터를 개시한다. 여기서, 상술한 바와 같이, 제1 히터(714)의 가열에 의해서, 기판(10) 및 기능성 고체 재료 전구체층이 가열된다. 또, 제2 히터(724)의 가열에 의해 틀(예를 들면, 게이트 전극용 틀 (M1))이 가열된다. 따라서, 본 실시 형태에서는, 특별히 언급이 없는 한, 기대 (712)에 열을 공급하는 제1 히터(714)의 온도를, 기대(712)의 온도로서 나타낸다. 또, 특별히 언급이 없는 한, 틀에 열을 공급하는 제2 히터(724)의 온도를, 틀의 온도로서 나타낸다. 또한, 스텝(S102)과 스텝(S103)과의 순서가 바뀌는 것도 채용할 수 있는 다른 한 형태이다.
도 4는, 본 실시 형태에 있어서의 기능성 디바이스의 제조 공정의 일부인 형압 공정시의, 제1 히터(714)및 제2 히터(724)의 온도의 시간적 변화를 나타내는 그래프이다. 도 4에서 점선은 제1 히터(714)의 온도 변화를 나타내고, 실선은 제2 히터(724)의 온도 변화를 나타내고 있다. 본 실시 형태의 형압 공정에서는, 제1 히터(714) 및 제2 히터(724)의 온도가 충분히 냉각되었을 때에 틀이 기능성 고체 재료 전구체층에서 떼어낸다. 따라서, 본 실시 형태의 형압 공정에서, 틀이 기능성 고체 재료 전구체층에 압압하고 있는 시간은, 도 4에서 Tx로 나타낸 시간이다.
도 4에 나타낸 바와 같이, 당초, 제1 히터(714)의 온도(T1)가 제2 히터(724)의 온도(T2)보다 온도상승이 빠르기 때문에, 제1 히터(714)의 온도(T1)가 제2 히터(724)의 온도(T2)보다 높은 시간대(도 4의 Ta)가 형성되어 있다. 그러나, 본 실시 형태에서는, 미리 설정된 제2 히터(724)(T2)의 최고 온도가 180℃이며, 제1 히터(714)의 최고 온도(T1)가 150℃이기 때문에, 제2 히터(724)의 온도(T2)쪽이 제1 히터(714)의 온도(T1) 쪽 보다 높은 시간대(도 4의 Tb)가 형성된다. 따라서, 본 실시 형태에서는, 도 4에 있어서의 Ta의 시간대에 있어서는, 기능성 고체 재료 전구체층(예를 들면, 게이트 전극용 전구체층(20a))은 기대(712)측으로부터 보다 적극적으로 열이 공급되게 된다. 또한, 도 4에 있어서의 Tb의 시간대에 있어서는, 기능성 고체 재료 전구체층은 틀 측으로부터 보다 적극적으로 열이 공급되게 된다.
스텝(S104)에서는, 제어부(760)는, 제1 히터(714) 및 제2 히터(724)의 온도의 모니터를 하면서, 기능성 고체 재료 전구체층에 대해 틀을 압압하고 있는 동안, 기능성 고체 재료 전구체층에 대해 열을 공급하는 온도(제1 온도)가 기능성 고체 재료 전구체층의 온도(제2 온도)보다 높아지는지 아닌지를 판단한다.
그 후, 제어부(760)는 제1 온도가 제2 온도보다 높아지는 것을 인정하면, 스텝(S105)에서, 제어부(760)는 일정 시간 경과 후에, 틀을 기능성 고체 재료 전구체층으로부터 떼어낸다. 또한 본 실시 형태에서는, 「일정 시간」은, 후술하는 「일부 시간」과 실질적으로 일치한다. 또, 본 실시 형태와 같이, 틀을 기능성 고체 재료 전구체층으로부터 떼어내기 전에, 틀의 온도를 급냉 내지 서랭하는 공정이 적절히 실시될 수 있다.
본 실시 형태에서는, 기능성 고체 재료 전구체층에 대해 틀을 압압하고 있는 동안(Tx) 중, 일부의 시간(Ta와 Tb의 합)에서, 기능성 고체 재료 전구체층에 대해 열을 공급하는 온도(제1 온도)가 기능성 고체 재료 전구체층의 온도(제2 온도)보다 높아지는 상태에서, 형압 가공이 실시되게 된다. 보다 구체적으로는, Ta의 시간대에 있어서는, 제1 히터(714)의 온도(제1 온도)가, 틀에 의해 가열된 기능성 고체 재료 전구체층의 온도(제2 온도)보다 높아지는 상태에서, 형압 가공이 실시된다. 그러나, Tb의 시간대에 있어서는, 틀의 온도(제1 온도)가, 제1 히터(714)로 가열된 기능성 고체 재료 전구체층의 온도(제2 온도)보다 높아지는 상태에서, 형압 가공이 실시되게 된다. 즉, 본 실시 형태에 있어서의 「열원」은, Ta의 시간대에서는 기대(제1 히터(714))이며, Tb의 시간대에서는 틀(제2 히터(724))이다. 이와 같이, 제1 히터(714)의 온도(T1)와 제2 히터(724)의 온도(T2)와의 차이를 일으키게 하는 것에 의해, 열원으로부터 기능성 고체 재료 전구체층으로의 열의 공급 또는 이동을 적극적으로 재촉하게 된다. 그 결과, 기능성 고체 재료 전구체층의 성형성의 향상, 및 비교적 저온의 성형에 재현성 좋게 기여 할 수 있게 된다.
또한, 본 실시 형태에서는, 기능성 고체 재료 전구체층에 대해 틀을 압압하고 있는 동안(Tx) 중, 상술한 일부의 시간(Ta와 Tb의 합)의 비율은, 틀을 압압하고 있는 동안(Tx)을 100으로 했을 때에 95이상이었지만, 이 비율은, 이 수치로 한정되지 않는다. 예를 들면, 일부의 시간이, 틀을 압압하고 있는 동안을 100으로 했을 때에, 20 이상인 것이 바람직하다. 그 일부의 시간이 20 미만이면, 열의 전도가 불충분해지기 때문에, 바람직하지 않다. 또, 상술한 일부 시간이 60초 이상인 것이 바람직하다. 이것은, 60초 미만이면, 단시간이기 때문에 기능성 고체 재료 전구체층에 대해 형압 구조가 형성되기 어렵기 때문이다.
상술한 바와 같이, 게이트 전극용 틀(M1)을 이용하여 형압 가공을 한 결과, 도 2c에 나타낸 바와 같이, 층 두께가 약 100nm ~ 약 300nm의 후층부와 층 두께가 약 10nm ~ 약 100nm의 박층부를 구비한, 게이트 전극용 전구체층(20a)이 형성된다.
그 후, 도 2d에 나타낸 바와 같이, 게이트 전극용 전구체층(20a)을 전면 에칭함으로써, 게이트 전극에 대응하는 영역 이외의 영역으로부터 게이트 전극용 전구체층(20a)을 제거한다(게이트 전극용 전구체층(20a)의 전면에 대한 에칭 공정).
또한, 본 실시 형태의 에칭 공정은, 진공 프로세스를 이용하지 않고 웨트 에칭 기술을 이용하여 실시되지만, 플라스마를 이용한, 이른바 드라이 에칭 기술에 의해 에칭해도 된다. 또한, 플라스마 처리를 대기압하에서 실시하는 기술을 채용하는 것도 가능하다.
[열처리(본 소성) 공정］
또한 그 후, 본 소성으로서 게이트 전극용 전구체층(20a)을 산소 분위기 중(예를 들면 100 체적%이지만, 이것으로 한정되지 않는다. 이하의 「산소 분위기」에 대해도 동일함)에서 약 15분간 가열한다. 그 결과, 도 2e에 나타낸 바와 같이, 기판(10)상에, 기능성 고체 재료층인 게이트 전극층(20)으로서 인듐(In)과 주석(Sn)으로 이루어진 산화물층이 형성된다. 또한 인듐(In)과 주석(Sn)으로 이루어진 산화물층은, ITO(indiumtinoxide) 층이라고도 불린다.
본 실시 형태에서는, 제어부(760)가 본 소성용 히터(738)의 역할도 담당하는 제1 히터(714)를 가열함으로써, 기판(10)상의 게이트 전극용 전구체층(20a)을 본 소성한다. 따라서, 본 실시 형태에서는, 본 소성용 히터(738)를 포함한 하부 형압부(710)가, 기능성 디바이스의 제조 장치(700)의 열처리부를 담당하게 된다. 또한, 본 소성용 히터(738)를 제1 히터(714)와 별개로 설치하는 것도 채용할 수 있는 다른 한 형태이다. 또한 본 소성용 히터(738) 대신에, RTA(rapidthermalanealing) 장치를 이용하여 게이트 전극용 전구체층(20a)을 가열 처리하는 것도 채용할 수 있는 한 형태이다. 또, 이 RTA 장치는, 다른 본 소성 시에도 이용할 수 있는 장치이다.
또, 본 실시 형태에 있어서의 본 소성시의 제1 히터(714)의 온도는, 500℃이다. 따라서, 본 소성시의 제1 히터(714)의 온도(본 실시 형태에 있어서의 제3 온도)는, 형압 공정에 있어서의 제2 히터(724)의 최고 온도(본 실시 형태에 있어서의 제1 온도)보다 320℃ 내지 350℃ 높다.
상술한 바와 같이, 게이트 전극용 틀(M1)을 이용하여 형압 가공을 하고, 그 후 본 소성을 실시하는 것으로, 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하는 것이 가능해진다.
그런데, 기능성 고체 재료 전구체층을 형성하기 위한 예비 소성 온도가 80℃ 이상 250℃ 이하로 함과 동시에, 상술한 제1 온도를 예비 소성 온도 보다 높고, 또한, 90℃ 이상 300℃ 이하로 하는 것은, 상술한 예비 소성의 공정 및 형압 공정에 있어서의 보다 바람직한 한 형태이다. 상술한 온도 범위의 예비 소성에 의해, 기능성 고체 재료 전구체층안의 용매를 증발시킴과 동시에, 장래적인 소성변형을 가능하게 하는 특성을 발현시키기 위해서 바람직한 겔 상태(열분해 전에서 유기쇄가 잔존하고 있는 상태라고 생각됨)를 형성할 수 있다. 또한, 상술한 온도 범위내의 제1 온도를 채용하는 것으로, 기능성 고체 재료 전구체층의 성형성의 향상, 및 비교적 저온의 성형에 재현성 좋게 기여 할 수 있게 된다. 상술한 관점에서 가장 바람직한 예비 소성 온도는 100℃ 이상 200℃ 이하이며, 보다 바람직한 제1 온도는, 150℃ 이상 300℃ 이하이다. 따라서, 상술한 각 조건을 실현하는 예비 소성부 및 제어부를 구비하는 것이 바람직하다.
한편, 상술한 예비 소성의 공정 및 형압 공정에서, 이하의 (1) 및 (2)의 조건을 만족하도록 하는 것은, 기능성 고체 재료 전구체층에 대한 형압 가공의 용이함을 높인다는 관점에서 말하면, 채용할 수 있는 바람직한 한 형태이다.
(1) 예비 소성의 공정에서, 기능성 고체 재료 전구체층을 형성하기 위한 예비 소성 온도가 기능성 고체 재료 전구체 용액의 용매의 비점보다 낮게 설정되는 것.
(2) 형압 공정에 있어서의 제1 온도를 기능성 고체 재료 전구체 용액의 용매의 비점보다 높게 하는 것.
그런데, 상술한 인듐(In)을 포함한 전구체의 예는, 초산 인듐, 초산 인듐, 염화 인듐, 또는 각종의 인듐 알콕시드(예를 들면, 인듐 이소프로폭시드, 인듐 부톡시드, 인듐 에톡시드, 인듐 메톡시에톡시드)가 채용될 수 있다. 또, 주석(Sn)을 포함한 전구체의 예로서 초산 주석, 질산 주석, 염화 주석, 또는 각종 주석 알콕시드(예를 들면, 주석 이소프로폭시드, 주석 부톡시드, 주석 에톡시드, 주석 메톡시에톡시드)가 채용될 수 있다.
또, 본 실시 형태에서는, 인듐(In)과 주석(Sn)으로 이루어진 산화물인 게이트 전극층(20)이 채용되고 있지만, 게이트 전극층(20)은 이 조성으로 한정되지 않는다. 예를 들면, 다른 게이트 전극층(20)으로서 산화 인듐(In2O3), 안티몬 도프 산화 주석(Sb－SnO2), 산화 아연(ZnO), 알루미늄 도프 산화 아연(Al－ZnO), 갈륨 도프 산화 아연(Ga－ZnO), 산화 루테늄(RuO2), 산화 이리듐(IrO2), 산화 주석(SnO2), 일산화주석(SnO), 니오브 도프 이산화 티탄(Nb－TiO2) 등의 산화물 도전체 재료를 이용할 수 있다. 또, 본 발명의 다른 한 종류의 박막 트랜지스터는, 상술한 게이트 전극층(20)으로서 인듐갈륨 아연 복합 산화물(IGZO), 갈륨 도프 산화 인듐(In－Ga－O(IGO)), 인듐 도프 산화 아연(In－Zn－O(IZO)) 등의 비결정(amorphous) 도전성 산화물을 이용할 수 있다. 또, 본 발명의 다른 한 종류의 박막 트랜지스터는, 상술한 게이트 전극층(20)으로서 티탄산스트론튬(SrTiO3), 니오브 도프 티탄산 스트론튬(Nb－SrTiO3), 스트론튬 바륨 복합 산화물(SrBaO2), 스트론튬칼슘 복합 산화물(SrCaO2), 루테늄산스트론튬(SrRuO3), 산화 니켈 란탄(LaNiO3), 산화 티탄 란탄(LaTiO3), 산화구리 란탄(LaCuO3), 산화 니켈 네오듐(NdNiO3), 산화 니켈 이트륨(YNiO3), 산화 란탄 칼슘 망간 복합 산화물(LCMO), 연산바륨(BaPbO3), LSCO(LaxSr1 －xCuO3), LSMO(La1 － xSrxMnO3), YBCO(YBa2Cu3O7 -x), LNTO(La(Ni1 － xTix)O3), LSTO((La1 －xSrx)TiO3), STRO(Sr(Ti1－xRux)O3), 그 외의 페로브스카이트(perovskite)형 도전성 산화물, 또는 파이로클로어(pyrochlore) 형 도전성 산화물을 이용할 수 있다.
또, 본 실시 형태에 있어서의 효과를 적절히 나타내기 위해, 게이트 전극용 전구체 용액의 용매는, 이하의 (1) 내지 (3) 중 어느 하나의 용매인 것이 바람직하다.
(1) 에탄올, 프로판올, 부탄올, 2－메톡시에탄올, 2－에톡시에탄올, 및 2－부톡시에탄올 군에서부터 2종이 선택되는 알코올의 혼합 용매.
(2) 에탄올, 프로판올, 부탄올, 2－메톡시에탄올, 2－에톡시에탄올, 및 2－부톡시에탄올의 군으로부터 선택되는 1종의 알코올 용매.
(3) 초산, 프로피온산, 및 옥틸산의 군으로부터 선택되는 1종 또는 2종의 카르본산인 용매.
또한, 게이트 전극용 전구체 용액에 대한 상술한 매우 바람직한 용매의 예는, 게이트 전극용 전구체 용액뿐만 아니라, 후술하는 다른 기능성 고체 재료 전구체층의 출발재로서의 기능성 고체 재료 전구체 용액에 대해도 적용할 수 있기 때문에, 중복되는 설명은 생략한다.
(2) 게이트 절연층의 형성
이어서, 도 2f에 나타낸 바와 같이, 기판(10) 및 패터닝 된 게이트 전극층 (20)상에, 게이트 전극용 전구체층(20a)의 형성 방법과 동일하게, 실리콘(Si)을 포함한 전구체를 용질로 하는 전구체 용액을 출발재로 하는 게이트 절연층용 전구체층(30a)을 형성한다. 그 후, 제어부(760)가 예비 소성부(718)를 이용하여, 예비 소성으로서 약 5분간, 게이트 절연층용 전구체층(30a)을 대기중에서 150℃로 가열한다. 예비 소성 온도는, 80℃ 이상 250℃ 이하가 바람직하다. 그리고, 예비 소성을 실시한 후, 본 소성으로서 게이트 절연층용 전구체층(30a)을 산소 분위기 중, 약 20분간, 550℃에서 가열함으로써, 도 2g에 나타내는 게이트 절연층 (30)이 형성된다. 또한, 본 실시 형태에 있어서의 게이트 절연층(30)의 두께는 약 170nm이다.
또한, 본 실시 형태에서는, 게이트 절연층의 패터닝을 실시하기 위해서, 게이트 절연층용 전구체층(30a)에 대한 예비 소성의 뒤에, 게이트 전극의 패터닝과 동일하게, 게이트 절연층 전용의 틀(미도시)을 이용하여 형압 가공을 하는 것도, 채용할 수 있는 다른 한 형태이다. 즉, 게이트 절연층용 전구체 용액을 출발재로 하는 게이트 절연층용 전구체층(30a)를 게이트 절연층(30)을 형성하기 전에, 산소 분위기 중 또는 대기 중(이하, 총칭하여 「산소 함유 분위기」라고도 함)에서, 게이트 전극층(20)의 형성 방법과 동일하게 제1 히터(714) 및 제2 히터(724)를 가열한 상태로 형압 가공을 하는 공정을 다시 포함하는 것도, 채용할 수 있는 다른 한 형태이다. 또, 게이트 절연층을 형성하기 위한 형압 가공에서도, 게이트 전극의 패터닝과 같은 바람직한 가열 온도 범위나 압력 등의 제조건을 적용할 수 있다.
(3)채널 형성
그 후, 게이트 절연층(30)상에, 게이트 전극용 전구체층(20a)의 형성 방법과 동일하게, 인듐(In)을 포함한 전구체 및 아연(Zn)을 포함한 전구체를 용질로 하는 채널용 전구체 용액을 출발재로 하는 채널용 전구체층이 형성한다. 그 후, 상술한 게이트 전극의 형성 방법과 동일하게, 제1 실시 형태와 동일하게 예비 소성 및 본 소성을 한다. 그 결과, 게이트 절연층(30)상에, 인듐(In)과 아연(Zn)으로 이루어진 채널용 산화물층(40 불가피 불순물을 포함할 수 있다. 이하, 동일함)이 형성된다. 또한, 본 실시 형태의 채널용 산화물층(40)의 두께는 약 20nm이다.
또한, 본 실시 형태에서는, 채널의 패터닝을 실시하기 위해서, 채널용 전구체층에 대한 예비 소성 뒤에, 게이트 전극의 패터닝과 동일하게, 채널 전용의 틀(미도시)를 이용하여 형압 가공을 하는 것도, 채용할 수 있는 다른 한 형태이다. 즉, 채널용 전구체 용액을 출발재로 하는 채널용 전구체층을, 채널용 산화물을 형성하기 전에, 산소 함유 분위기 중에서, 게이트 전극층(20)의 형성 방법과 동일하게 제1 히터(714) 및 제2 히터(724)를 가열한 상태로 형압 가공을 하는 공정을 다시 포함하는 것도, 채용할 수 있는 다른 한 형태이다. 또, 채널을 형성하기 위한 형압 가공에서도, 게이트 전극의 패터닝과 같은 바람직한 가열 온도 범위나 압력 등의 제조건을 적용할 수 있다.
(4)소스 전극 및 드레인 전극의 형성
본 실시 형태에서는, 그 후, 용액법을 채용한 다음 형압 가공을 하는 것으로, 란탄(La)과 니켈(Ni)로 이루어진 산화물층인 소스 전극(54) 및 드레인 전극 (52; 단, 모두 불가피 불순물을 포함할 수 있음. 이하 동일)이 형성된다. 또한, 란탄(La)과 니켈(Ni)로 이루어진 산화물층은, LNO층이라고도 불린다. 구체적으로는, 이하와 같다.
우선, 채널용 산화물층(40)상에, 공지의 스핀 코팅법에 의해, 란탄(La)을 포함한 전구체(예를 들면, 란탄이소프로폭시드) 및 니켈(Ni)을 포함한 전구체(예를 들면, 초산 니켈)를 용질로 하는 소스/드레인 전극용 전구체 용액(이하, 소스/드레인 전극용 전구체의 용액에 대해 동일함)을 출발재로 하는 소스/드레인 전극용 전구체층(50a)을 형성한다.
그 후, 예비 소성으로서 약 1분간, 소스/드레인 전극용 전구체층(50a)을 대기중에서 120℃에서 가열한다. 그 후, 소스/드레인 전극의 패터닝을 실시하기 위해서, 도 2j에 나타낸 바와 같이, 소스/드레인 전극용 틀(M2)을 이용하여 8MPa의 압력으로 형압 가공을 실시한다.
여기서, 소스/드레인 전극용 전구체층(50a)에 대한 형압 가공시에도, 게이트 전극용 전구체층(20a)의 형압 공정과 동일하게 제1 히터(714 기대(712)측)와 제2 히터(724)(틀 측)를 가열한 상태로 형압 가공을 실시한다. 단, 이 예에서는, 제1 히터(714)의 최고 온도는 150℃이며, 제2 히터(724)의 최고 온도는 180℃이다.
그 결과, 장래적으로 소스 전극 및 드레인 전극이 되는 영역(도 2 K(a)) 위에는, 약 100nm~약 300nm의 층 두께의 소스/드레인 전극용 전구체층(50a)이 형성된다. 또, 장래적으로 채널용 산화물층(40)이 남겨지는 영역(도 2 K(b)) 위에는, 약 10nm~약 100nm의 층 두께의 소스/드레인 전극용 전구체층(50a)이 형성된다. 또한, 장래적으로 채널용 산화물층(40)이 제거되는 영역(도 2 K(c)) 위에는, 약 10nm~약 100nm의 층 두께의 소스/드레인 전극용 전구체층(50a)이 형성된다. 또한 소스/드레인 전극용 틀(M2)을 이용하고, 1 ㎫ 이상 20 ㎫ 이하의 압력으로 형압 가공을 하는 것으로, 본 실시 형태의 효과의 적어도 일부가 나타날 수 있다.
그 후, 본 소성으로서 소스/드레인 전극용 전구체층(50a)을, 대기 중에서, 약 5분간, 550℃ 이상 650℃ 이하로 가열함으로써 소스/드레인 전극용 산화물층(50)이 형성된다. 그 후, 소스/드레인 전극용 산화물층(50)의 전면에 대해, 아르곤(Ar) 플라스마에 의한 드라이 에칭을 실시한다. 그 결과, 가장 얇은 영역(도 2k의 (c))의 소스/드레인 전극용 산화물층(50)이 최초로 에칭되고, 그 후 계속하여, 노출한 채널용 산화물층(40)이 에칭되게 된다. 이어서, 2번째로 얇은 영역(도 2 K의 (b))의 소스/드레인 전극용 산화물층(50)이 완전하게 에칭됨과 동시에, 가장 얇은 영역(도 2k의(c))에 있어서의 채널용 산화물층(40)이 완전하게 에칭되었을 때에, 플라스마 처리를 정지한다. 이와 같이, 본 실시 형태에서는, 상술한 영역(b)과 영역(c)의 각 층 두께를 조정함으로써, 영역(b)의 채널용 산화물층(40)을 남긴 상태로, 영역(c)의 채널용 산화물층(40)이 제거된다. 그 결과, 도 2l에 나타낸 바와 같이, 채널 영역 자신의 분리가 실현됨과 동시에, 소스 전극 (54) 및 드레인 전극(52)이 채널 영역을 통해 완전하게 분리되도록 형성된다.
본 실시 형태에서는, 또한 질소 분위기 중에서, 약 15분간, 500℃로 가열함으로써, 본 실시 형태의 박막 트랜지스터(100)가 제조된다. 이 가열 처리에 의해, ITO중의 산소가 결손되고, 이 결손이 도전성의 산소 결손 캐리어가 되기 때문에, 도전성 향상을 도모할 수 있다. 본 실시 형태의 형압 공정에 의해, 서브 미크론 오더(구체적으로는, 약 500nm)의 채널 영역의 분리를 실현될 수 있다. 또, 본 실시 형태에 대해 형성된 소스 전극(54) 및 드레인 전극(52)의 저항율은, 10－3Ωcm의 오더 이하였다.
또한, 본 실시 형태의 에칭 공정은, 아르곤(Ar) 플라스마에 의한 드라이 에칭에 의해서 에칭되었지만, 진공 프로세스를 이용하지 않은 웨트 에칭 기술을 이용하여 실시되어도 된다.
또, 발명자들의 연구와 분석에 의하면, 형압 가공에 대해 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하기 위해서는, 상술한 실시 형태에 있어서의 열원의 제1 온도 바람직한 범위는, 100℃ 이상 200℃ 이하이며, 각 기능성 고체 재료 전구체층의 제2 온도의 바람직한 범위는, 90℃ 이상 190℃ 이하이다. 또, 바람직한 열원의 제1 온도의 범위는, 160℃ 이상 180℃ 이하이며, 각 기능성 고체 재료 전구체층의 바람직한 제2 온도의 범위는, 150℃ 이상 170℃ 이하이다. 상술한 각 온도 범위라면, 각 기능성 고체 재료 전구체층의 소성변형 능력이 높아짐과 동시에, 주용매를 충분히 제거할 수 있다.
또한, 제1 온도와 제2 온도와의 바람직한 차이는, 10℃ 이상이다. 이것은, 그 차이가 10℃미만이면, 기능성 고체 재료 전구체층에 대한 열원으로부터의 열의 공급 또는 이동을 재촉하는 것이 곤란해지기 때문이다. 따라서, 예를 들면, 본 실시 형태와 같이, 틀의 온도가, 기대의 온도보다 10℃ 이상 높아지도록 미리 설정되는, 또는 제어부(760)가 이와 같은 온도차가 되도록 제어하는 것은, 각 기능성 고체 재료 전구체층에 대한 열원으로부터의 열의 공급 또는 이동을 보다 확실도 높고, 보다 적극적으로 재촉하게 되기 때문에, 확실도 높고 및/또는 정밀도 좋게 형압 구조를 형성하는 것에 공헌한다. 또, 현시점에서는 메커니즘이 명확하지 않지만, 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하기 위해서는, 형압 가공에서는, 기대의 온도보다 틀의 온도가 높아지도록 설정, 또는 제어되는 것이 바람직하다.
틀의 바람직한 온도를 90℃ 이상 300℃ 이하로 한 것은, 이하의 이유에 따른다. 우선, 90℃ 미만의 경우에는, 각 전구체층의 온도가 저하하는 것에 기인하여 각 전구체층의 소성변형 능력이 저하된다. 또한, 300℃를 넘는 경우에는, 각 전구체층의 고체화 반응이 너무 진행됨에 따라 각 전구체층의 소성변형 능력이 저하된다. 상기 관점에서 말하면, 형압 공정에서 100℃ 이상 250℃ 이하에 가열한 틀을 이용하여 형압 가공을 하는 것이 보다 바람직하다.
또한, 본 실시 형태와 같이, 형압 공정 후, 산소 함유 분위기 중에서 기능성 고체 재료 전구체층을 열원인 제1 온도(보다 구체적으로는, 열원의 최고 온도)보다 높은 본 소성온도(제3 온도)로 열처리 하는 것에 의해서 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성하는 것도 바람직한 한 형태이다. 이것은, 제1 온도보다 높은 제3 온도로 소성하는 것으로, 고체화 반응을 진행시킴과 동시에, 만일 기능성 고체 재료층이 결정성의 재료인 경우는, 그 결정화를 진행시켜 충분한 기능성을 발현시키기 때문이다.
상기에서 설명한 바와 같이, 본 실시 형태에서는, 적어도 일부의 산화물층에 대해 형압 가공을 하는 것에 의해서 형압 구조를 형성하는, 「형압 공정」이 채용되고 있다. 이 형압 공정이 채용되는 것으로, 진공 프로세스나 포토리소그래피법을 이용한 프로세스, 또는 자외선의 조사 프로세스 등, 비교적 장시간, 및/또는 고가의 설비를 필요로 하는 프로세스가 불필요해진다. 또, 본 실시 형태에서는, 게이트 전극, 게이트 절연막, 채널, 소스 전극, 및 드레인 전극이라고 하는 디바이스를 구성하는 모든 층이 용액법에 따라 형성되고 있는 점은, 특필 할 가치가 있다. 따라서, 본 실시 형태의 박막 트랜지스터(100)는 매우 공업성 내지 양산성이 뛰어나다.
그런데, 본 실시 형태에서는, 란탄(La)과 니켈(Ni)로 이루어진 산화물인 소스/드레인 전극용 산화물층(50)이 채용되고 있지만, 소스/드레인 전극용 산화물층(50)은 이 조성으로 한정되지 않는다. 예를 들면, 인듐주석 산화물(ITO), 산화 인듐(In2O3), 안티몬 도프 산화 주석(Sb－SnO2), 산화 아연(ZnO), 알루미늄 도프 산화 아연(Al－ZnO), 갈륨 도프 산화 아연(Ga－ZnO), 산화 루테늄(RuO2), 산화 이리듐(IrO2), 산화 주석(SnO2), 일산화주석(SnO), 니오브 도프 이산화 티탄(Nb－TiO2) 등의 산화물 도전체 재료를 이용할 수 있다. 또, 본 발명의 다른 한 형태의 박막 트랜지스터는, 상술한 소스/드레인 전극용 산화물층(50)으로서 인듐갈륨 아연 복합 산화물(IGZO), 갈륨 도프 산화 인듐(In－Ga－O(IGO)), 인듐 도프 산화 아연(In－Zn－O(IZO)) 등의 비결정성 도전성 산화물을 이용할 수 있다. 또, 본 발명의 다른 한 종류의 박막 트랜지스터는, 상술한 소스/드레인 전극용 산화물층(50)으로서 티탄산스트론튬(SrTiO3), 니오브 도프 티탄산스트론튬(Nb－SrTiO3), 스트론튬 바륨 복합 산화물(SrBaO2), 스트론튬 칼슘 복합 산화물(SrCaO2), 루테늄산스트론튬(SrRuO3), 산화 니켈 란탄(LaNiO3), 산화 티탄 란탄(LaTiO3), 산화구리 란탄(LaCuO3), 산화 니켈 네오듐(NdNiO3), 산화 니켈 이트륨(YNiO3), 산화 란탄 칼슘 망간 복합 산화물(LCMO), 연산바륨(BaPbO3), LSCO(LaxSr1－xCuO3), LSMO(La1－x SrxMnO3), YBCO(YBa2Cu3O7－x), LNTO(La(Ni1－xTix)O3), LSTO((La1－xSrx)TiO3), STRO(Sr(Ti1－xRux)O3), 그 외의 페로브스카이트형 도전성 산화물, 또는 파이로클로어형 도전성 산화물을 이용할 수 있다.
또, 본 실시 형태에 있어서의 「기능성 고체 재료 전구체 용액」은, 금속 알콕시드를 포함한 용액(이하, 「금속 알콕시드를 용질로 하는 용액」이라고도 말한다. 그 외의 기능성 고체 재료 전구체 용액에 대해도 동일함), 금속 유기산염을 포함한 용액, 금속 무기산염을 포함한 용액, 금속 할로겐화물을 포함한 용액, 금속, 질소, 및 수소를 포함한 무기 화합물을 포함한 용액, 금속 수소화물을 포함한 용액, 금속 나노 입자를 포함한 용액, 및 세라믹스 미립자의 군으로부터 선택되는 적어도 1 종류를 포함한 용액인 것이 바람직하다.
또, 본 실시 형태에 있어서의 기판(10)은, SiO2/Si기판이었지만, 기판(10)은, 이 재질로 한정되지 않는다. 예를 들면, 절연성 기판(예를 들면, 석영 유리(SiO2) 기판, Si기판의 표면에 SiO2층 및 Ti층을 통해 STO(SrTiO3) 층을 형성한 절연성 기판, 알루미나(Al2O3) 기판, SRO(SrRuO3) 기판, STO(SrTiO3) 기판), 또는 반도체 기판(예를 들면, 실리콘(Si) 기판, 탄화규소(SiC) 기판) 등의 고체 기판을 이용할 수 있다.
또, 상술한 형압 공정 중, 소스 전극(54) 및 드레인 전극(52)의 패터닝에서는, 본 소성 후에 소스/드레인 전극용 산화물층(50)의 전면 에칭을 했지만, 이 전면 에칭이 본 소성전에 실시하여도 된다. 즉, 상술한 형압 공정과 상술한 기능성 고체 재료층 형성 공정(즉, 본 소성)과의 사이에, 형압 가공이 실시된 기능성 고체 재료 전구체층(예를 들면, 게이트 전극용 전구체층(20a))의 중 가장 층 두께가 얇은 영역에서 그 기능성 고체 재료 전구체층이 제거되는 조건으로, 그 기능성 고체 재료 전구체층을 전체적으로 에칭하는 공정이 포함되는 것이 바람직하다. 이것은, 기능성 고체 재료 전구체층을 본 소성 한 후에 에칭하는 것보다도 용이하게 불필요한 영역을 제거하는 것이 가능하기 때문이다.
＜제1 실시 형태의 변형예(1)＞
수많은 실험과 분석의 결과, 발명자들은 제1 히터(714)와 제2 히터(724)가 이용되는 상술한 제1 실시 형태나 각 변형예와는 다른 제어라도, 바람직한 형압 공정의 예가 존재하는 것을 발견하였다. 제1 실시 형태에서는, 틀이 기능성 고체 재료 전구체층에 압압함과 동시에, 또는 틀이 기능성 고체 재료 전구체층에 압압한 직후에 제1 히터(714) 및 제2 히터(724)를 가열하는 온도 제어를 하고 있지만, 제1 히터(714) 및 제2 히터(724)의 온도 제어는 그 예로 한정되지 않는 것이 확인되었다.
구체적으로는, 제어부(760)가 기능성 고체 재료 전구체층에 틀을 압압하기
전에, 제2 히터(724)의 온도(T2)가 제1 히터(714)의 온도(T1)보다 높아지도록 미리 제어하는 것도 채용할 수 있는 다른 한 형태이다. 도 5는, 기능성 디바이스(본 실시 형태도, 박막 트랜지스터(100))의 제조 공정의 일부인 형압 공정(대표적으로, 게이트 전극용 전구체층(20a)에 대한 형압 공정) 이외의 예를 나타내는 플로차트이다. 형압 공정을 제외한 공정은, 제1 실시 형태의 각 공정과 동일하기 때문에, 설명을 생략한다.
［형압 공정의 변형예］
도 5에 나타낸 바와 같이, 우선, 스텝(S201)에서, 형압 공정의 처리 대상이 되는 게이트 전극용 전구체층(20a)을 구비한 기판(10)을 기대(712)에 흡착시킨다. 또한, 고정부(722)에 의해서, 예를 들면 게이트 전극용 틀(M1)을 석영 유리(726)를 통해 유지시킨다.
스텝(S202)에서는, 제어부(760)가 제1 히터(714) 및 제2 히터(724)의 가열을 개시한다. 또, 제어부(760)는, 제1 히터(714) 및 제2 히터(724)를 가열함과 동시에, 제1 히터(714) 및 제2 히터(724)의 온도의 모니터를 개시한다. 또한, 본 실시 형태에서는, 스텝(S202)에서 상술한 각 온도의 모니터를 개시하지만, 상술한 각 온도의 모니터가 상시 실시되는 것도 채용할 수 있는 다른 한 형태이다.
그 후, 스텝(S203)에 나타낸 바와 같이, 제어부(760)는 제1 히터(714)의 온도(T1)와 제2 히터(724)의 온도(T2)를 비교하여, 제2 히터(724)의 온도(T2)가 제1 히터(714)의 온도(T1)보다 높아질 때까지, 각 히터의 온도를 조정 내지 제어한다. 그리고, 제2 히터(724)의 온도(T2)가 제1 히터(714)의 온도(T1)보다 높아지면, 스텝 (S204)에 나타낸 바와 같이, 제어부(760)가 상부 형압부(720)를 하부로 이동시킨다. 또한, 제어부(760)는 예를 들면, 게이트 전극용 전구체층(20a)에 대해 게이트 전극용 틀(M1)을 1 ㎫ 이상 20 ㎫ 이하의 압력으로 압압한다. 또한, 본 실시 형태에서는, 제1 히터(714)의 온도(T1)가 100℃이며, 제2 히터(724)의 온도(T2)가 180℃이다.
그 후, 일정한 시간(예를 들면, 300초)이 경과한 후, 스텝(S205)에 나타낸 바와 같이, 제어부(760)가 틀을 기능성 고체 재료 전구체층으로부터 떨어지게 한다.
이 변형예에서도, 기능성 고체 재료 전구체층에 대해 형압 구조를 형성하는 틀을 압압하고 있는 동안 적어도 일부의 시간에서, 기능성 고체 재료 전구체층에 대해 열을 공급하는 틀의 온도(제1 온도)가, 제1 히터(714)로 가열된 기능성 고체 재료 전구체층의 온도(제2 온도)보다 높아지는 상태에서, 형압 가공이 실시되게 된다. 따라서, 제1 실시 형태와 동일하게, 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하는 것이 가능해진다.
그 결과, 그러한 형압 구조가 형성된 기능성 고체 재료층을 구비한 기능성 디바이스를 제조할 수 있다.
<제1 실시 형태의 변형예(2)＞
또한, 제1 실시 형태에서는, 제1 히터(714)와 제2 히터(724) 양쪽 모두가 가열되는 예를 나타냈으나, 기능성 고체 재료 전구체층에 대해 열을 공급하는 또는 열의 이동을 실현하기 위한 수단은 이 예로 한정되지 않는다. 예를 들면, 제1 히터(714)만이 가열되는 것에 의해서 기능성 고체 재료 전구체층에 대해 열을 공급 또는 열의 이동을 실현하는 것도 채용할 수 있는 변형예의 하나이다. 단, 기능성 고체 재료층의 적층화를 응시한 얼라이먼트의 관점에서 말하면, 제1 히터(714)만이 가열되는 것보다도, 제1 히터(714)와 제2 히터(724)의 양쪽 모두가 가열되는 것이 바람직하다.
＜제1 실시 형태의 변형예(2')＞
또한 상술한 제1 실시 형태의 변형예(2)의 변형의 일례로서 제1 히터(714)의 온도(T1)는 일정하지만, 제2 히터(724)의 온도(T2)만이 제1 히터(714)의 온도(T1)보다 높아질 때까지 상승하도록 온도 제어하는 것도, 채용할 수 있는 다른 한 형태이다.
구체적으로는, 제1 히터(714)의 온도(T1)는, 제어부(760)에 의해, 형압 가공이 개시될 때까지 일정 온도(예를 들면, 100℃ 또는 150℃)가 되도록 제어된다. 그 결과, 기판(10)상의 기능성 고체 재료 전구체층의 온도(제2 온도)는, 제1 히터(714)의 온도로 안정된다. 또, 기능성 고체 재료 전구체층으로부터 이간한 상태의 제2 히터(724)의 온도(T2), 즉 틀의 온도는, 제어부(760)에 의해, 예를 들면 80℃가 되도록 가열된다. 그 후, 형압 가공이 실시된 직후에, 제어부(760)는, 최종적으로, 제2 히터(724)의 온도(T2)가 예를 들면 180℃가 될 때까지 제2 히터(724)를 가열한 후, 일정시간 그 온도를 유지하도록 제어한다. 그 후, 제어부(760)는 제1 히터(714) 및 제2 히터(724)를 냉각하여 틀을 기능성 고체 재료 전구체층으로부터 떨어지게 한다.
상술한 형압 공정을 거침으로써, 기능성 고체 재료 전구체층에 대해 열을 공급하는 열원(본 실시 형태에서는, 틀)의 제1 온도가, 기능성 고체 재료 전구체층의 제2 온도보다 높아지도록, 기능성 고체 재료 전구체층에 대해 형압 가공을 하게 된다. 따라서, 기능성 고체 재료 전구체층에 대해 열을 공급 또는 열의 이동을 실현할 수 있기 때문에, 제1 실시 형태와 동일하게, 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층을 형성하는 것이 가능해진다. 그 결과, 이와 같은 형압 구조가 형성된 기능성 고체 재료층을 구비한 기능성 디바이스를 제조할 수 있다.
＜제1 실시 형태의 변형예(3)＞
또, 제1 실시 형태에 있어서의 제1 히터(714)의 최고 온도와 제2 히터(724)의 최고 온도가 동일하게 되도록 온도 제어하는 것도, 채용할 수 있는 다른 한 형태이다. 이러한 온도로 제어되는 경우라도, 제1의 실시 형태로 상술한 바와 같이, 당초, 제1 히터(714)의 온도(T1)가 제2 히터(724)의 온도(T2)보다 온도상승이 빠르기 때문에, 제1 히터(714)의 온도(T1)가 제2 히터(724)의 온도(T2)보다 높은 시간대(예를 들면, 도 4에 있어서의 Ta에 상당하는 시간대)가 형성된다. 그 결과, 형압 공정중의 기능성 고체 재료 전구체층으로의 열의 공급 또는 이동이 사실상 생기게 되기 때문에, 기능성 고체 재료 전구체층의 성형성의 향상, 및 비교적 저온의 성형에 재현성 좋게 기여할 수 있다.
구체적인 예를 이하에 설명한다.
도 6은, 본 실시 형태에 있어서의 메모리형 트랜지스터(200)의 단면 모식도이다. 본 실시 형태의 메모리형 트랜지스터(200)는 기판(10)상에, 게이트 전극층(120)으로서 란탄(La)과 니켈(Ni)로 이루어진, 패터닝된 산화물층(LNO층)이 형성되어 있다. 이 게이트 전극층(120)의 제조 방법은, 제1 실시 형태에 있어서의 소스 전극(54) 및 드레인 전극(52)를 형성할 때에 이용한 재료, 및 게이트 전극층 (20)의 형성 방법과 동일한 방법을 이용하여 LNO층이 형성된다. 따라서, 중복되는 설명은 생략한다.
이어서, 게이트 전극층(120)상에는, 강유전체층(130)으로서 PZT(Pb(Zrx Ti1－x)O3) 층이 형성되어 있다. 본 실시 형태에서는, 용액법을 채용한 다음 형압 가공을 하는 것으로, 납(Pb)과 Zr(지르코늄)과 티탄(Ti)으로 이루어진 산화물층(단, 불가피 불순물을 포함할 수 있다.이하, 동일함)인 강유전체층(130)이 형성된다. 구체적으로는, 이하와 같다.
우선, 게이트 전극층(120)상에, 공지의 스핀 코팅법에 의해, 납(Pb)을 포함한 전구체, Zr(지르코늄)을 포함한 전구체, 및 티탄(Ti)을 포함한 전구체를 용질로 하는 강유전체층용 전구체 용액을 출발재로 하는 강유전체층용 전구체층을 형성한다.
그 후, 예비 소성으로서 약 5분간, 강유전체층용 전구체층을 대기 중에서 150℃로 가열한다. 그 후, 강유전체층의 패터닝을 실시하기 위해, 도시하지 않은 강유전체층용 틀을 이용하여 8MPa의 압력으로 형압 가공을 실시한다.
여기서, 강유전체층용 전구체층에 대한 형압 공정에서는, 제어부(760)는 제1 히터(714)의 최고 온도와 제2 히터(724)의 최고 온도가, 모두 180℃가 되도록, 제1 히터(714 기대 712측)와 제2 히터(724)(틀 측)를 가열한다. 이 형압 공정에서는, 당초, 제1 히터(714)의 온도(T1)가 제2 히터(724)의 온도(T2)보다 온도상승이 빠르기 때문에, 제1 히터(714)의 온도(T1)가 제2 히터(724)의 온도(T2)보다 높은 시간대(일부의 시간)가 형성된다. 또한, 본 실시 형태에서는, 기능성 고체 재료 전구체층인 강유전체층용 전구체층에 대해 틀을 압압하고 있는 동안 중, 상술한「일부의 시간」의 비율은 약 80%였다.
그 후, 본 소성으로서 제1 실시 형태에 있어서의 게이트 전극용 전구체층(20a)의 본 소성과 동일하게, 제1 히터(714)를 650℃에서 가열함으로써 PZT(Pb(Zr xTi1- x)O3) 층이 형성된다.
그 후, 제1 실시 형태에 있어서의 채널용 산화물층(40)의 형성 방법과 동일하게, 채널용 산화물층(40)이 강유전체층(130)상에 형성된다. 또한, 제1 실시 형태에 있어서의 게이트 전극층(20)을 형성할 때에 이용한 재료, 및 소스 전극 (54) 및 드레인 전극(52)에서 이용한 LNO층의 형성 방법과 같은 방법을 이용하여 ITO층이 형성된다. 따라서, 중복하는 설명은 생략한다.
상술한 바와 같이, 제1 히터(714)의 최고 온도와 제2 히터(724)의 최고 온도가 같은 경우라도, 형압 공정중의 기능성 고체 재료 전구체층으로의 열의 공급 또는 이동이 사실상 생기는 것으로, 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층이 얻어진다.
또한, 본 실시 형태의 메모리형 트랜지스터에서는, 상술한 강유전체 재료로서 PZT(Pb(Zr xTi1- x)O3) 외에, Nb도프 PZT, La도프 PZT, 티탄산바륨(BaTiO3), 티탄산연(PbTiO3), BTO(Bi4Ti3O12), BLT(Bi4－xLaxTi3O12), SBT(SrBi2Ta2O9), BZN(Bi1.5Zn1.0Nb1.5O7) 또는 비스무트 페라이트(BiFeO3)를 이용할 수 있다.
그런데, 본 실시 형태와는 다르지만, 만일, 제1 히터(714)의 최고 온도와 제2 히터(724)의 최고 온도가 같음과 동시에, 그러한 온도상승의 경위가 같은 경우라도, 실질적으로 기능성 고체 재료 전구체층의 온도(제2 온도)가, 틀 또는 기대의 온도(제1 온도)보다 낮아지는 시간대를 만들어 내는 것은 가능하다. 예를 들면, 제1 히터(714)로 기판(10)과의 사이에만, 열전도율의 낮은 부재(예를 들면, 수지제의 판)를 개재시키는 것으로, 틀의 온도상승 속도를 기판(10)의 온도상승 속도보다 앞당기는 것에 의해서, 틀의 온도가 기능성 고체 재료 전구체층의 온도보다 높은 시간대를 형성할 수 있다. 따라서, 그러한 경우여도, 기능성 고체 재료 전구체층으로의 열의 공급 또는 이동이 생기기 때문에, 기능성 고체 재료 전구체층의 성형성의 향상, 및 비교적 저온의 성형에 재현성 좋게 기여할 수 있다. 즉, 형압 공정에 대해 틀의 온도상승 및/또는 기판(10)의 온도상승을 실시하는 것은, 상술한 바와 같이, 기능성 고체 재료 전구체층으로의 열의 공급 또는 이동의 실현성을 높이게 되기 때문에 바람직한 한 형태이다.
＜제1 실시 형태의 변형예(4)＞
그런데, 제1 실시 형태의 기능성 디바이스의 제조 장치(700)에서는, 기능성 고체 재료 전구체층을 구비한 기판(10)을 올려놓는 기대(712)를 가열하는 제1 히터(714)나, 기능성 고체 재료 전구체층에 열을 공급하기 위한 열원으로서 형압 가공을 할 때의 형태를 가열하는 제2 히터(724)가 채용되고 있지만, 제1 실시 형태의 히터는 이들로 한정되지 않는다. 예를 들면, 기능성 고체 재료 전구체층에 열을 공급하기 위한 「열원」외 예로서는, 복사열을 이용한 공지의 수단이나, 마이크로파를 이용한 공지의 수단을 들 수 있다. 이들 수단도, 제어부(760)를 이용하여 제1 실시 형태의 제어와 같은 제어하는 것이 가능하다.
＜제1 실시 형태의 변형예(5)＞
또, 기능성 고체 재료 전구체층을 형성하기 위한 예비 소성 공정에 있어서의 예비 소성 온도를 기능성 고체 재료 전구체 용액의 용매의 비점보다 낮게 하고, 또한, 그 후의 본 소성에 있어서의 「열원」의 온도(제1 온도)를 그 용매의 비점보다 높게 하는 것은, 채용할 수 있는 다른 바람직한 한 형태이다. 예를 들면, 예비 소성 공정에 있어서의 예비 소성 온도를 기능성 고체 재료 전구체 용액의 용매의 비점보다 10℃~30℃ 낮게 하는 제어가 채용될 수 있다. 이 온도 조정에 의해, 기능성 고체 재료 전구체층 안에 용매가 비교적 잔존하기 쉬운 상황에 있어서의 형압 가공이 실시된다. 그 결과, 기능성 고체 재료 전구체층 안에 용매가 없는지, 또는 용매가 매우 적기 때문에, 기능성 고체 재료 전구체층이, 말하자면 딱딱해져 형압하기 어려운 상황을 피할 수 있기 때문에, 보다 용이하게 형압 구조를 형성하는 것이 가능해진다.
제1 실시 형태 및 그 변형예(1)~(4)에 있어서의 열원 및 열의 공급 수단에 관한 각 형태 및 바람직한 온도 범위는, 이하의 각 실시 형태에 대해도 적용할 수 있기 때문에, 중복된 설명은 생략한다.
＜제1 실시 형태의 변형예(6)＞
또, 제1 실시 형태 및 그 변형 예의 형압 공정에 있어서의 보다 바람직한 예로서 미리, 형압면이 접촉하게 되는 각 전구체층의 표면에 대한 이형처리 및/또는 그 틀의 형압면에 대한 이형 처리를 실시해 두고 그 후, 각 전구체층에 대해 형압 가공이 실시된다. 이와 같은 처리를 가하는 것으로, 각 전구체층과 틀과의 사이의 마찰력을 저감할 수 있기 때문에, 각 전구체층에 대해 보다 한층 정밀도 좋게 형압 가공을 하는 것이 가능해진다. 또한 이형처리에 이용할 수 있는 이형제로서는, 계면활성제(예를 들면, 불소계 계면활성제, 실리콘계 계면활성제, 비이온계 계면활성제등), 불소 함유 다이아몬드 라이크 카본 등을 예시할 수 있다. 상술한 각 이형처리도, 이하의 각 실시 형태에서도 적용할 수 있기 때문에, 중복된 설명은 생략한다.
＜제1 실시 형태의 변형예(7)＞
또, 제1 실시 형태 및 그 변형 예의 형압 공정에 있어서의 다른 바람직한 예로서 「기능성 고체 재료 전구체 용액」이, 금속 알콕시드를 함유하는 용액, 금속 유기산염을 함유하는 용액, 및 금속 무기산염을 함유하는 용액의 군으로부터 선택되는 적어도 1 종류일 때는, 형압 공정에 있어서의 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성할 때의 체적 수축율이, 20% 이상 80% 이하이다. 따라서, 상술한 각 용액이 채용되는 것은, 형압 구조의 치수 정도의 향상의 관점에서 바람직하다. 또한, 특히 「기능성 고체 재료 전구체 용액」이, 금속 할로겐화물을 포함한 용액, 금속, 질소, 및 수소를 포함한 무기 화합물을 포함한 용액, 금속 수소화물을 포함한 용액, 금속 나노 입자를 포함한 용액, 및 세라믹스 미립자의 군으로부터 선택되는 적어도 1 종류를 포함한 용액일 때는, 기능성 고체 재료층 형성 공정에 있어서의 기능성 고체 재료 전구체층에서 기능성 고체 재료층을 형성할 때의 체적 수축율이, 1% 이상 30% 이하이다. 따라서, 상술한 각 용액이 채용되는 것도, 본 소성 전후의 치수 제어의 용이화의 관점에서 바람직하다.
또한, 발명자들에 의한 연구와 분석에 의하면, 금속 알콕시드를 함유하는 용액과 금속 유기산염을 함유하는 용액을 혼합한 복합 용액을 기능성 고체 재료 전구체 용액으로서 이용하여 형압 공정을 실시하면, 형압 공정에서 기능성 고체 재료 전구체층에서 기능성 고체 재료층을 형성할 때의 체적 수축율이 작아지는 것이 확인되었다. 그리고, 상술한 복합 용액을 채용하는 것이, 형압 공정에 있어서의 소성변형의 용이화와 본 소성 전후의 치수 제어의 용이화라는, 서로 양립시키기 어려운 기술 과제를 해결하는 유효한 수단의 하나인 것이 발명자들에 의해서 발견되었다.
구체적인 예로서 이하의 (1) 및 (2)의 용액을 이용한 예에 대해 설명한다. 또한, 용매는, 모두 2－메톡시 에탄올이다.
(1)금속 알콕시드로서 란탄이소프로폭시드를 선택하고, 금속 유기산염으로서 초산 니켈을 선택한 예.
(2)금속 유기산염으로서 초산 란탄을 선택하고, 금속 유기산염으로서 초산 니켈을 선택한 예.
상술한 가운데, (1)을 채용하여 130℃에서 예비 소성을 실시한 기능성 고체 재료 전구체층을 형성하고, 그 후, 게이트 전극용 전구체층(20a)의 형압 공정과 동일하게 제1 히터(714 기대(712)측)와 제2 히터(724 틀 측)를 가열한 상태로 형압 가공을 실시한다. 단, 이 예에서는, 제1 히터(714)의 최고 온도는 160℃이며, 제2 히터(724)의 최고 온도는 180℃이다(단, 초기의 온도는 80℃). 또, 틀에 의한 압압의 압력은, 8MPa이며, 틀을 압압하고 있는 시간은 5분이었다. 그 후, 본 소성으로서 제1 히터(714)에 의해, 패터닝된 기능성 고체 재료 전구체층에 대해 대기 중, 450℃의 가열 처리를 가한다.
여기서, 본 소성의 전후에 있어서의 체적 수축율, 즉, 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성할 때의 체적 수축율을 계산하면, (1)의 예에 대한 체적 수축율은 24%이며, (2)의 예에 대한 체적 수축율은 73%였다.
도 7은, 상술한 (1)의 예에 있어서의, 패터닝 된 기능성 고체 재료 전구체층과 본 소성 후의 기능성 고체 재료층의 AFM(원자간력 현미경)에 의한 측정 결과이다. 도 6에 나타낸 바와 같이, 본 소성 후의 기능성 고체 재료층의 패턴은, 본 소성전의 기능성 고체 재료 전구체층의 패턴과 비교하여 폭과 높이의 척도에 대해 큰 수축은 볼 수 없었다.
또, 도 8은, 제1 실시 형태의 변형예(6)에 있어서의 복합 용액의 조합 및 예비 소성 온도만을 변경한 다른 구체적인 예에 있어서의 AFM에 의한 측정 결과이다. 구체적으로는, 용질인 금속 알콕시드로서 지르코늄부톡시드를 채용하였다. 또, 그 용매는 2－메톡시 에탄올이었다. 한편, 용질인 금속 유기산염으로서 2－에틸 헥산산지르코늄을 채용하였다. 또, 그 용매는, 프로피온산이었다. 또, 예비 소성 온도는, 150℃이었다.
도 8에 나타낸 바와 같이, 이 예에서는, 형압 공정에 있어서의 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성할 때의 체적 수축율이 54%였다.
발명자들은 상기에서 설명한 바와 같이, 재료에 따라서 다른 체적 수축율이 되는 주된 메커니즘을 다음과 같이 추정하고 있다. 도 9는, 일반적인 겔 상태 및 최종 산화물에 있어서의 전구체의 재료의 차이에 의한 반응 과정 메카니즘을 나타내는 상정도이다.
도 9(a)에 나타낸 바와 같이, 금속 알콕시드의 전구체 용액을 출발재로 하는 전구체층을 이용했을 경우, 산화물의 생성까지 다음의 반응 과정을 거치는 것이라고 추측된다. 우선, 금속 알콕시드의 가수분해에 의해, 알킬기가 수산기에 부분 치환하여 알코올을 일으킨다. 그 후, 탈수하여, 일부에서 중축합반응이 일어나, M(금속)－O(산소)－M(금속)의 네트워크가 형성된다. 또한 그 후, 열분해 반응에 의해 탄산 가스 및 물을 생성하면서, 산화물로 변화한다. 그 결과, 보다 조밀한 산화물층이 형성되기 쉬워진다. 한편, 도 9(b)에 나타낸 바와 같이, 금속 유기산염을 전구체 용액을 출발재로 하는 전구체층을 이용했을 경우, 전구체가 그대로 열분해에 의해서, 탄산 가스 및 물을 생성하면서, 급격하게 산화물로 변화한다고 생각할 수 있다. 그 결과, 보다 성긴, 환언하면 다공질 형태라고도 할 수 있는 산화물층이 형성되기 쉬워진다.
따라서, 금속 알콕시드의 전구체 용액과 금속 유기산염의 전구체 용액과의 복합 용액을 출발재로 하는 전구체층은, 도 9(a)의 물성과 도 9(b)의 물성을 겸비하고 있기 때문에, 도 9(c)에 나타낸 바와 같이, 최종적으로 조밀하지도 않고 성기지도 않은 중간적인 물성을 갖는 산화물층이 형성된다고 생각할 수 있다. 그 결과, 형압 공정에서는, 형압 구조가 비교적 형성되기 쉬운 상태를 유지할 수 있음과 동시에, 본 소성 후의 체적 수축율도 작다는 뛰어난 특성을 얻을 수 있다고 생각된다. 따라서, 상술한 바와 같이, 복합 용액을 채용하는 것이, 형압 공정에 있어서의 소성변형의 용이화와 본 소성 전후의 치수 제어의 용이화라는, 서로 양립시키기 어려운 기술 과제를 해결하는 유효한 수단의 하나라고 생각할 수 있다.
상술한 바와 같이, 재료에 의한 차이는 있지만, 형압 공정에 있어서의 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성할 때에, 20% 이상 80% 이하의 체적 수축율을 얻을 수 있는 것이 확인되었다. 또, 금속 알콕시드를 함유하는 용액과 금속 유기산염을 함유하는 용액을 혼합한 복합 용액을 이용하는 것은, 그 체적 수축율이 20% 이상 55% 이하의 범위에 들어가기 위해, 형압 구조의 치수 제어의 용이성 내지 치수 정도의 안정성의 관점에서 보다 바람직한 한 형태를 말할 수 있다.
＜제1 실시 형태의 변형예(8)＞
도 10은, 본 실시 형태의 기능성 디바이스의 제조 장치(800)의 구성을 나타내는 도면이다. 본 실시 형태에서는, 제1의 실시 형태의 기능성 디바이스의 제조 장치(700)의 변형예로서의 기능성 디바이스의 제조 장치(800)를 이용한 형압 공정의 예를 설명한다.
［기능성 디바이스의 제조 장치(800)의 구성］
도 10에 나타낸 바와 같이, 본 실시 형태의 기능성 디바이스의 제조 장치 (800)는 크게 나누어 3개의 구성 부분, 즉, 고정된 상부 형압부, 틀을 유지함과 동시에 기판(10)이 올려진 수평 이동 가능한 하부 형압부, 및 이들 제어부(860)로 구성되어 있다.
구체적으로는, 우선, 상부 형압부는, 회전하면서 틀(예를 들면, M1)을 압압하는 롤러(822)와 롤러(822)를 유지하는 롤러 유지부(823), 및 롤러(822) 내에 수용되어 롤러(822)를 가열하는 롤러용 히터(824)를 구비하고 있다. 또한, 본 실시 형태에 있어서의 틀은, 니켈(Ni)제이다. 또, 롤러용 히터(824)는, 형압가공 시에 기능성 고체 재료 전구체층(예를 들면, 도 10에 나타낸 게이트 전극용 전구체층(20a))에 대해 열을 공급하는 1개의 열원으로서 기능한다. 또한, 상부 형압부는, 롤러(822)를 회전시키는 공지의 회전 기구, 승강시키기 위한 공지의 승강기구(모두 도시하지 않음), 및 형압 가공 할 때의 기능성 고체 재료 전구체층에 대한 게이트 전극용 틀(M1) 등에 대한 롤러(822)의 압압력(도 10에서, 개념적으로 나타낸 아래방향 화살표)을 모니터하는 압력센서(미도시)를 구비하고 있다.
이어서, 하부 형압부에서는, 기대(812)상에, 처리 대상이 되는 기능성 고체 재료 전구체층(예를 들면, 게이트 전극용 전구체층(20a))을 구비한 기판(10)이 올려진다. 또한 도시하지 않은 펌프에 의해서 흡인부(816)에서부터 흡인되는 것으로, 기판(10)이 기대(812)에 흡착하고 있다. 또한, 본 실시 형태에서는, 형압 가공 시에 기능성 고체 재료 전구체층에 대해 열을 공급하는 다른 열원으로서 기판(10) 및 기능성 고체 재료 전구체층을 가열하기 위한 기대용 히터 (814)가 기대(712)에 접속되어 있다. 또, 본 실시 형태의 하부 형압부는, 기대 (812) 및 기대용 히터(814)를 지지함과 동시에, 장치 설치대(811)상을 수평 방향으로 이동하는 이동대(818)를 구비하고 있다. 또한 이동대(818)는 틀을 유지하는 틀 유지부(819)와 공지의 승강기구에 의해서 기판(10)을 들어 올려 기판(10)을 기대로부터 떨어지게 하는 리프트(817)를 구비한 틀 유지용 스테이지 (825)를 구비하고 있다. 따라서, 틀 유지용 스테이지(825)도 이동대(818)가 장치 설치대(811)상을 수평 방향으로 이동하는데 따라 이동한다.
또, 본 실시 형태의 기능성 디바이스의 제조 장치(800)는 공지의 피드백 제어에 의한 상부 형압부를 이용한 롤러(822)의 회전운동 및 승강 이동의 제어, 롤러(822)에 의한 틀로의 압압력의 제어, 이동대(818)의 수평 이동, 롤러용 히터(824)의 온도 제어, 및 기대용 히터(814)의 온도 제어를 포함한 형압 가공시의 각종 제어를 담당하는 제어부(860), 및 제어부(860)에 접속하는 컴퓨터(862)를 구비하고 있다. 또한 본 실시 형태의 제어부(860) 및 컴퓨터(862)도, 제1 실시 형태의 기능성 디바이스의 제조 장치(700)와 동일하게, 상술한 각 구성 부분을 이용한 본 실시 형태의 일련의 처리를 실행하기 위한 기능성 디바이스의 제조 프로그램에 의해, 상술한 각 구성 부분의 처리를 감시하고, 또는 통합적으로 제어한다.
또한, 본 실시 형태에서는, 기대용 히터(814)가, 기능성 고체 재료 전구체층의 예비 소성(「건조 공정」이라고 불리기도 함)을 실시하는 예비 소성용 히터를 겸하고 있다. 따라서, 본 실시 형태에서는, 예비 소성용 히터를 포함한 하부 형압부가, 기능성 디바이스의 제조 장치(800)의 예비 소성부를 담당하게 된다. 또한, 예비 소성용 히터가 기대용 히터(814)와 별개로 설치되는 것도 채용할 수 있는 다른 한 형태이다. 또, 기대용 히터(814)가 형압 공정 후에 실시되는 본 소성용의 히터를 겸하는 것도 채용할 수 있는 다른 한 형태이다.
상술한 바와 같이, 본 실시 형태의 기능성 디바이스의 제조 장치(800)를 이용하여 형압 공정을 실시했을 경우, 롤러(822)는, 예를 들면, 압력 1 ㎫ 이상 20 ㎫ 이하의 압압력으로 직접적으로는 틀을 누르는 것으로, 기능성 고체 재료 전구체층의 형압 가공을 하게 된다. 이때, 제어부(860)에 의해서 온도 제어된, 롤러용 히터(824) 및/또는 기대용 히터(814)는, 기능성 고체 재료 전구체층에 대해 열을 공급한다. 또, 롤러(822)의 회전 속도에 맞추어 이동대(818)는 롤러 유지부(823)에 대해 상대적으로 수평 이동한다. 본 실시 형태에서는, 예를 들면, 0.05mm/초의 속도로 롤러 유지부(823)에 대해 상대적으로 수평 이동한다.
상술한 바와 같이, 롤러(822)가 기능성 고체 재료 전구체층에 대해 열을 공급하는 1개의 열원이 되어, 기대용 히터(814)의 온도와의 관계에 대해 상술한 제1 온도가 되는 열을 공급하는 역할을 담당하게 되었을 경우에서도, 형압 공정중의 기능성 고체 재료 전구체층으로의 열의 공급 또는 이동이 사실상 일어날 수 있다. 그 결과, 확실도 높고, 및/또는 정밀도 좋게 형압 구조가 형성된 기능성 고체 재료층이 얻어진다.
＜제2 실시 형태＞
도 11은, 본 실시 형태에 따른 압전식 잉크젯 헤드(300)를 설명하기 위해서 나타낸 도면이다. 또한 도 11(a)은 압전식 잉크젯 헤드(300)의 단면도이다. 또, 도 11(b) 및 도 11(c)은, 압전식 잉크젯 헤드(300)가 잉크를 토출할 때의 모습을 나타낸 도면이다. 또한 압전식 잉크젯 헤드(300)의 제조 방법에 대해는, 제1 실시 형태의 기능성 디바이스의 제조 장치(700)를 이용하여 형압 공정을 하고 있기 때문에, 제1 실시 형태와 중복되는 설명은 생략한다.
［압전식 잉크젯 헤드(300)의 구성］
도 11(a)에 나타낸 바와 같이, 본 실시 형태에 따른 압전식 잉크젯 헤드(300)는 캐비티 부재(340)와, 캐비티 부재(340)의 한편 측에 장착되어 압전체 소자(320)가 형성된 진동판(350)과, 캐비티 부재(340)의 다른 쪽 측에 장착되어 노즐홀(332)이 형성된 노즐 플레이트(330)와, 캐비티 부재(340), 진동판(350) 및 노즐 플레이트(330)에 의해서 화성되는 잉크실(360)을 구비한다. 진동판(350)에는, 잉크실(360)에 연이어 통하여 잉크실(360)에 잉크를 공급하기 위한 잉크 공급구 (352)가 설치되어 있다.
본 실시 형태에 따른 압전식 잉크젯 헤드(300)에 의하면, 우선, 도 11(b) 및 도 11(c)에 나타낸 바와 같이, 압전체 소자(320)에 적당한 전압을 인가함으로써, 진동판(350)을 일단 위쪽으로 휘게 하여 도시하지 않은 리졸버로부터 잉크를 잉크실 (360)에 공급한다. 그 후, 진동판(350)을 하부로 휘게 하는 것으로, 노즐홀(332)을 통해 잉크실(360)로부터 잉크방울(i)를 토출시킨다. 이것에 의해서, 피인쇄물에 선명한 인쇄를 실시할 수 있다.
［본 실시 형태에 따른 압전식 잉크젯 헤드(300)의 제조 방법］
상술한 구조를 갖는 압전식 잉크젯 헤드(300)의 압전체 소자(320)(제1 전극층 (322), 압전체층(324), 및 제2 전극층(326)), 및 캐비티 부재(340)의 적어도 일부는, 모두 본 실시 형태의 기능성 디바이스의 제조 방법을 이용하여 형성된 것이다. 이하, 본 실시 형태에 따른 압전식 잉크젯 헤드(300)의 제조 방법을 공정순서로 설명한다.
도 12 내지 도 14는, 본 실시 형태에 따른 압전식 잉크젯 헤드의 제조 방법을 설명하기 위해 나타낸 도면이다. 또, 도 12(a) 내지 도 12(f), 도 13(a) 내지 도 13(d), 및 도 14(a) 내지 도 14(e)는 각 공정도이다.
(1) 압전체 소자(320)의 형성
(1－1) 제1 전극층(322)의 형성
우선, 공지의 스핀 코팅법에 의해, 더미 기판(310)상에, 란탄(La)을 포함한 전구체(예를 들면, 란탄이소프로폭시드) 및 니켈(Ni)을 포함한 전구체(예를 들면, 초산 니켈)를 용질로 하는 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료(LNO) 전구체층(322' 이하, 간단히 「전구체층(322')」이라고 함)를 형성한다.
그 후, 예비 소성으로서 약 1분간, 전구체층(322')을 대기중에서 120℃에서 가열한다. 본 실시 형태의 예비 소성 후의 전구체층(322')의 층 두께는 약 300 nm이다.
그 후, 기능성 고체 재료층의 패터닝을 실시하기 위해서, 도 12(b)에 나타낸 바와 같이, 압전체 소자(320)의 일부를 담당하는 제1 전극층(322)에 대응하는 영역이 오목부가 되도록 형성된 틀(M3 높낮이 차이 300nm)을 이용하여, 8MPa의 압력으로 전구체층(322')에 대해 형압 가공을 실시한다.
여기서, 전구체층(322')에 대한 형압 가공시라도, 제1 실시 형태의 변형예(3)에 있어서의 강유전체층용 전구체층의 형압 공정과 동일하게, 제1 히터(714 기대(712) 측)과 제2 히터(724)(틀 측)를 가열한 상태로 형압 가공을 실시한다.
단, 이 예에서는, 제1 히터(714)의 최고 온도는 180℃이며, 제2 히터(724)의 최고 온도는 180℃이다. 본 실시 형태의 형압 공정에 의해, 형압 구조를 구비한 전구체층(322')가 형성된다. 또한, 이 형압 구조의 볼록부의 층 두께의 예는 300 nm이며, 볼록부의 층 두께의 예는 50nm이다.
그 후, 전구체층(322')을 전면 에칭함으로써, 제1 전극층(322)에 대응하는 영역 이외의 영역으로부터 전구체층(322')이 제거된다(전면 에칭 공정). 전면 에칭 공정은, 진공 프로세스를 이용하지 않는 웨트 에칭 기술을 이용하여 실시된다.
그 후, 본 소성으로서 RTA 장치를 이용하여 전구체층(322')을 550℃에서 10분간 열처리한다. 그 결과, 도 12(c)에 나타낸 바와 같이, 란탄(La)과 니켈(Ni)로 이루어진 산화물층인 제1 전극층(322 단, 불가피 불순물을 포함할 수 있다. 이하, 용액법에 따라 형성되는 그 외의 산화물층에서 동일함)이 형성된다.
(1－2) 압전체층(324)의 형성
이어서, 도 12(d)에 나타낸 바와 같이, 공지의 스핀 코팅법에 의해, 더미 기판(310) 및 제1 전극층(322)상에, 금속 알콕시드를 용질로 하는 전구체 용액(미스비시 메트리얼 가부시키가이샤 제조, PZT 졸 겔 용액)을 출발재로 하는 기능성 고체 재료(PZT)의 전구체층(324' ; 이하, 단지 「전구체층 324'」이라고 함)을 형성한다.
그 후, 예비 소성으로서 약 5분간, 전구체층(324')을 대기중에서 150℃로 가열한다. 본 실시 형태의 예비 소성 후의 전구체층(324')의 층 두께는, 약 1㎛~약 10㎛이다.
그 후, 기능성 고체 재료층의 패터닝을 실시하기 위해서, 도 12(e)에 나타낸 바와 같이, 압전체 소자(320)의 일부를 담당하는 압전체층(324)에 대응하는 영역이 오목부가 되도록 형성된 틀(M4 높낮이 차이 500nm)을 이용하여, 8MPa의 압력으로 전구체층(324')에 대해 형압 가공을 실시한다.
여기서, 전구체층(324')에 대한 형압 가공시에도, 제1 실시 형태의 변형예(3)에 있어서의 강유전체층용 전구체층의 형압 공정과 동일하게, 제1 히터(714 기대(712) 측)와 제2 히터(724)(틀 측)를 가열한 상태로 형압 가공을 실시한다.
단, 이 예에서는, 제1 히터(714)의 최고 온도는 180℃이며, 제2 히터(724)의 최고 온도는 180℃이다. 본 실시 형태의 형압 공정에 의해, 형압 구조를 구비한 전구체층 (324')이 형성된다. 또한, 이 형압 구조의 볼록부의 층 두께의 예는 1㎛~10㎛이며, 볼록부의 층 두께 예는 50nm이다.
그 후, 전구체층(324')을 전면 에칭함으로써, 압전체층(324)에 대응하는 영역 이외의 영역으로부터 전구체층(322')이 제거된다(전면 에칭 공정).전면 에칭 공정은, 진공 프로세스를 이용하지 않는 웨트 에칭 기술을 이용하여 실시된다.
그 후, 본 소성으로서 RTA 장치를 이용하여 전구체층(324')을 650℃에서 10분간 열처리한다. 그 결과, 도 12(f)에 나타낸 바와 같이, 기능성 고체 재료층(PZT)으로부터 이루어진 압전체층(324)이 형성된다.
(1－3) 제2 전극층(326)의 형성
우선, 공지의 스핀 코팅법에 의해, 더미 기판(310) 및 압전체층(324)상에, 란탄(La)을 포함한 전구체(예를 들면, 란탄이소프로폭시드) 및 니켈(Ni)을 포함한 전구체(예를 들면, 초산 니켈)를 용질로 하는 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료(LNO) 전구체층(326' 이하, 단지 「전구체층(326')」이라고 함)을 형성한다.
그 후, 예비 소성으로서 약 1분간, 전구체층(326')을 대기중에서 120℃에서 가열한다. 본 실시 형태의 예비 소성 후의 전구체층(326')의 층 두께는 약 300 nm이다.
그 후, 기능성 고체 재료의 패터닝을 실시하기 위해서, 도 13(b)에 나타낸 바와 같이, 압전체 소자(320)의 일부를 담당하는 제2 전극층(326)에 대응하는 영역이 오목부가 되도록 형성된 틀(M5 높낮이 차이 300nm)을 이용하여, 8MPa의 압력으로 전구체층(326')에 대해 형압 가공을 실시한다.
여기서, 전구체층(326')에 대한 형압 가공시라도, 제1 실시 형태의 변형예(3)에 있어서의 강유전체층용 전구체층의 형압 공정과 동일하게, 제1 히터(714 기대(712) 측)와 제2 히터(724)(틀 측)를 가열한 상태로 형압 가공을 실시한다.
단, 이 예에서는, 제1 히터(714)의 최고 온도는 180℃이며, 제2 히터(724)의 최고 온도는 180℃이다. 본 실시 형태의 형압 공정에 의해, 형압 구조를 구비한 전구체층(326')이 형성된다. 또한, 이 형압 구조의 볼록부의 층 두께의 예는 300 nm이며, 볼록부의 층 두께의 예는 50nm이다.
그 후, 전구체층(326')을 전면 에칭함으로써, 제2 전극층(326)에 대응하는 영역 이외의 영역으로부터 전구체층(326')이 제거된다(전면 에칭 공정). 전면 에칭 공정은 진공 프로세스를 이용하지 않은 웨트 에칭 기술을 이용하여 실시된다.
그 후, 본 소성으로서 RTA 장치를 이용하여 전구체층(326')을 550℃에서 10분간 열처리한다. 그 결과, 도 13(c)에 나타낸 바와 같이, 란탄(La)과 니켈(Ni)로 이루어진 산화물층인 제2 전극층(326 단, 불가피 불순물을 포함할 수 있다. 이하, 용액법에 따라 형성되는 그 외의 산화물층에서 동일함)가 형성된다.
이상의 공정을 거쳐, 제1 전극층(322), 압전체층(324), 및 제2 전극층 (326)으로 이루어진 압전체 소자(320)가 형성된다.
(2) 진동판(350)과 압전체 소자(320)와의 붙임
도 13(d)에 나타낸 바와 같이, 잉크 공급구(352)를 갖는 진동판(350)과 압전체 소자(320)를 접착제를 이용하여 붙인다.
(3) 캐비티 부재(340)의 형성
우선, 도 14(a)에 나타낸 바와 같이, 공지의 스핀 코팅법에 의해, 진동판 (350)상에, 금속 알콕시드(이소프로필 실리케이트(Si(OC3H7) 4)를 용질로 하는 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료(석영 유리) 전구체층(340' 이하, 단지 「전구체층(340')이라고 함)을 형성한다.
그 후, 예비 소성으로서 약 5분간, 전구체층(340')을 대기중에서 150℃에서 가열한다. 본 실시 형태의 예비 소성 후의 전구체층(340')의 층 두께는, 예를 들면 10㎛~20㎛이다.
그 후, 기능성 고체 재료의 패터닝을 실시하기 위해서, 도 14(b)에 나타낸 바와 같이, 잉크실(360) 등에 대응하는 형상을 갖는 틀(M6)을 이용하여, 8MPa의 압력으로 전구체층(340')에 대해 형압 가공을 실시한다.
여기서, 전구체층(340')에 대한 형압 가공시에도, 제1 실시 형태의 변형예(3)에 있어서의 강유전체층용 전구체층의 형압 공정과 동일하게, 제1 히터(714 기대(712) 측)와 제2 히터(724)(틀 측)를 가열한 상태로 형압 가공을 실시한다.
단, 이 예에서는, 제1 히터(714)의 최고 온도는 180℃이며, 제2 히터(724)의 최고 온도는 180℃이다. 본 실시 형태의 형압 공정에 의해, 형압 구조를 구비한 전구체층 (340')이 형성된다. 또한, 이 형압 구조의 볼록부의 층 두께의 예는 10㎛~20㎛이며, 볼록부의 층 두께의 예는 50nm이다.
그 후, 본 소성으로서 RTA 장치를 이용하여 전구체층(326')을 650℃에서 10분간 열처리한다. 그 결과, 도 14(c)에 나타낸 바와 같이, 기능성 고체 재료층(석영 유리)으로부터 이루어진 캐비티 부재(340)가 형성된다.
(4) 캐비티 부재(340)와 노즐 플레이트(330)와의 붙임
도 14(d)에 나타낸 바와 같이, 캐비티 부재(340)와 노즐홀(332)을 갖는 노즐 플레이트(330)를 접착제를 이용하여 붙인다.
(5) 더미 기판(310)의 제외
도 14(e)에 나타낸 바와 같이, 압전체 소자(320)로부터 더미 기판(310)을 떼어낸다. 이상의 공정을 거침으로써, 본 실시 형태의 압전식 잉크젯 헤드(300)가 제조된다.
＜그 외의 실시 형태＞
그런데, 상술한 제1 실시 형태에서 설명한 기능성 디바이스의 제조 장치(700)의 예, 및 그 변형예(8)에 대해 설명한 기능성 디바이스의 제조 장치 (800)는 제1 실시 형태의 그 외의 변형예, 및 제2 실시 형태에도 적용할 수 있다.
또, 상술한 각 실시 형태에서는, 박막 트랜지스터, 메모리형 트랜지스터, 및 압전식 잉크젯 헤드를 예를 들어 설명했지만 상술한 각 실시 형태에서 채용된 제조 방법은, 이들로 한정되지 않는다. 예를 들면, 다른 기능성 디바이스의 제조 방법의 실시 형태로서 기판상에 금속 산화물 세라믹스층 또는 금속층이 격자형태로 형성된 구조를 갖는 반사형 편광판 이의의 각종 광학 디바이스를 제조할 때, 또는, 캐패시터를 제조할 때에도 상술한 각 실시 형태로 채용된 제조 방법은 적용할 수 있다.
또, 상술한 각 실시 형태에서는, 몇 개의 산화물층의 형성 시에, 형압 가공을 하는 「형압 공정」을 하고 있다. 이 형압 공정에 있어서의 압력은, 대표적으로 예시되고 있는 8MPa으로 한정되지 않는다. 이미 상술한 바와 같이, 이 형압 공정에 있어서의 압력이 1㎫ 이상 20㎫ 이하의 범위내의 압력이면, 상술한 각 실시 형태의 적어도 일부의 효과가 나타날 수 있다.
상술한 각 실시 형태에서는, 높은 소성변형 능력을 얻은 각 전구체층에 대해 형압 가공을 하는 것으로 하고 있다. 그 결과, 형압 가공을 할 때에 인가하는 압력을 1㎫ 이상 20㎫ 이하라는 낮은 압력이라도, 각 전구체층이 틀의 표면 형상으로 추종하여 변형되고, 원하는 형압 구조를 높은 정밀도로 형성하는 것이 가능해진다. 또, 그 압력을 1㎫ 이상 20㎫ 이하라는 낮은 압력 범위로 설정함으로써, 형압 가공을 할 때에 틀이 손상되기 어려워짐과 동시에, 대면적화에도 유리해진다.
여기서, 상기의 압력을 「1㎫ 이상 20㎫ 이하」의 범위 내로 한 것은, 이하의 이유에 따른다. 우선, 그 압력이 1㎫ 미만의 경우에는, 압력이 너무 낮아서 각 전구체층을 형압할 수 없게 되는 경우가 있기 때문이다. 또한, 그 압력이 20MPa도 있으면, 충분히 전구체층을 형압할 수 있기 때문에, 더 이상의 압력을 인가할 필요가 없기 때문이다. 상술한 관점에서 말하면, 상술한 제5 및 제6 실시 형태에 있어서의 형압 공정에서는, 2 ㎫ 이상 10 ㎫ 이하의 범위 내에 있는 압력으로 형압 가공을 하는 것이 보다 바람직하다.
또, 상술한 각 실시 형태의 형압 공정에 있어서의 「형압 가공」은, 요철형을 이용하여 기능성 고체 재료 전구체층의 일부에 형압 가공을 하는 경우, 및 평탄형을 이용하여 기능성 고체 재료 전구체층의 전면에 대해 형압 가공을 하는 경우의 양쪽 모두를 포함한다.
또한, 상술한 각 실시 형태의 형압 공정에서는, 상술한 기능성 디바이스의 제조 장치(700) 또는 기능성 디바이스의 제조 장치(800) 대신에, 롤러의 표면에 처리 대상이 되는 기판을 단 다음, 평판상의 요철을 갖춘 틀에서, 그 롤러를 회전시키면서, 기판에 대해 형압 가공하는 기능성 디바이스의 제조 장치를 채용해도 된다. 또, 롤러의 표면에 틀을 설치하는 것도 다른 채용할 수 있는 한 형태이다. 그 경우에는, 틀을 롤러의 표면에 다는 대신에, 롤러의 표면 자체가 요철 형태의 또는 평판 형태의 틀을 구비해도 된다.
이상 상술한 바와 같이, 상술한 각 실시 형태의 개시는, 이러한 실시 형태의 설명을 위해서 기재한 것이며, 본 발명을 한정하기 위해서 기재한 것은 아니다. 또한, 각 실시 형태의 다른 조합을 포함한 본 발명의 범위 내에 존재하는 변형예도 특허 청구의 범위에 포함되는 것이다.
10; 기판, 20; 게이트 전극층,
20a; 게이트 전극용 전구체층, 30a; 게이트 절연층용 전구체층,
30; 게이트 절연층, 40; 채널용 산화물층,
50; 드레인 전극용 산화물층, 50a; 드레인 전극용 전구체층,
52; 드레인 전극, 54; 소스 전극,
100; 박막 트랜지스터, 120; 게이트 전극층,
130; 강유전체층, 200; 메모리형 트랜지스터,
300; 압전식 잉크젯 헤드, 320; 압전체 소자,
322; 제1 전극, 324; 압전체층,
326 제2 전극,
326'; 기능성 고체 재료(LNO) 전구체층,
330; 노즐 플레이트, 332; 노즐홀,
340; 캐비티 부재,
340'; 기능성 고체 재료(석영 유리)전구체층,
350; 진동판, 352; 잉크 공급구,
360; 잉크실,
700, 800; 기능성 디바이스의 제조 장치,
710; 상부 형압부, 712, 812; 기대
714; 제1 히터, 716, 816; 흡인부,
718; 예비 소성부, 720; 하부 형압부,
722; 고정부, 724; 제2 히터,
726; 석영 유리, 738; 본 소성용 히터,
760, 860; 제어부, 762, 862; 컴퓨터,
811; 장치 설치대, 814; 기대용 히터,
817; 리프트, 818; 이동대,
819; 틀 유지부, 822; 롤러,
823; 롤러 유지부, 824; 롤러용 히터,
825; 틀 유지용 스테이지, M1; 게이트 전극용 틀,
M2; 소스/드레인 전극용 틀,
M3, M4, M5, M6; 틀

Claims (28)

  1. 기능성 고체 재료 전구체 용액을, 80℃ 이상 250℃ 이하의 예비 소성 온도로 예비 소성하는 예비 소성 공정과,
    상기 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료 전구체층에 대해 형압 구조를 형성하는 틀을 압압하고 있는 동안의 적어도 일부의 시간에서 상기 기능성 고체 재료 전구체층에 대해 열을 공급하는 열원의 제1 온도가 상기 기능성 고체 재료 전구체층의 제2 온도보다 높아지도록, 상기 기능성 고체 재료 전구체층에 대해 형압 가공을 실시하는 형압 공정과,
    상기 형압 공정 후, 산소 함유 분위기 중에서, 상기 기능성 고체 재료 전구체층을 상기 제1 온도보다 높은 제3 온도로 열처리함으로써, 상기 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성하는 기능성 고체 재료층 형성 공정을 포함하며,
    상기 제1 온도의 범위는 90℃ 이상 300℃ 이하인, 기능성 디바이스의 제조 방법.
  2. 청구항 1에 있어서,
    상기 틀을 압압하면서, 상기 제1 온도를 승온시키는 기능성 디바이스의 제조 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 열원은 상기 틀을 가열하는 히터인 기능성 디바이스의 제조 방법.
  4. 청구항 1 또는 2에 있어서,
    상기 열원은 상기 틀을 가열하는 히터 및 기대를 가열하는 히터인 기능성 디바이스의 제조 방법.
  5. 청구항 4에 있어서,
    상기 틀의 온도가, 상기 기대의 온도보다 10℃ 이상 높은 기능성 디바이스의 제조 방법.
  6. 청구항 1 또는 2에 있어서,
    상기 일부의 시간이, 상기 틀을 압압하고 있는 시간을 100으로 했을 때에, 20 이상인 기능성 디바이스의 제조 방법.
  7. 삭제
  8. 청구항 1 또는 2에 있어서,
    상기 기능성 고체 재료 전구체층을 형성하기 위한 예비 소성 공정에 있어서의 예비 소성 온도는 상기 기능성 고체 재료 전구체 용액의 용매의 비점보다 낮고, 또한, 상기 제 1 온도는 상기 용매의 비점보다 높은 기능성 디바이스의 제조 방법.
  9. 청구항 1 또는 2에 있어서,
    상기 형압 공정에서는, 1㎫ 이상 20㎫ 이하의 압력으로 형압 가공을 실시하는 기능성 디바이스의 제조 방법.
  10. 청구항 1 또는 2에 있어서,
    상기 형압 공정에서는, 적어도 상기 전구체층의 표면에 대한 이형처리 또는 상기 틀의 형압면에 대한 이형 처리를 실시한 후, 상기 전구체층에 대해 형압 가공을 실시하는 기능성 디바이스의 제조 방법.
  11. 청구항 1 또는 2에 있어서,
    상기 기능성 고체 재료 전구체 용액은,
    금속 알콕시드를 포함한 용액,
    금속 유기산염을 포함한 용액,
    금속 무기산염을 포함한 용액,
    금속 할로겐화물을 포함한 용액,
    금속, 질소, 및 수소를 포함하는 무기 화합물을 포함한 용액,
    금속 수소화물을 포함한 용액, 및
    금속 나노 입자를 포함한 용액
    의 군으로부터 선택되는 적어도 1 종류를 포함한 용액인, 기능성 디바이스의 제조 방법.
  12. 청구항 11에 있어서,
    상기 기능성 고체 재료 전구체 용액은, 상기 금속 알콕시드를 포함한 용액, 상기 금속 유기산염을 포함한 용액, 및 상기 금속 무기산염을 포함한 용액의 군으로부터 선택되는 적어도 1 종류이며,
    상기 형압 공정 후의, 상기 기능성 고체 재료 전구체층으로부터 상기 기능성 고체 재료층을 형성할 때의 체적 수축율이, 20% 이상 80% 이하인 기능성 디바이스의 제조 방법.
  13. 청구항 11에 있어서,
    상기 기능성 고체 재료 전구체 용액은,
    상기 금속 할로겐화물을 포함한 용액,
    상기 금속, 질소, 및 수소를 포함하는 무기 화합물을 포함한 용액,
    상기 금속 수소화물을 포함한 용액, 및
    상기 금속 나노 입자를 포함한 용액
    의 군으로부터 선택되는 적어도 1 종류를 포함한 용액이며,
    상기 기능성 고체 재료층 형성 공정에 있어서의 상기 기능성 고체 재료 전구체층으로부터 상기 기능성 고체 재료층을 형성할 때의 체적 수축율이, 1% 이상 30% 이하인, 기능성 디바이스의 제조 방법.
  14. 청구항 1 또는 2에 있어서,
    상기 형압 공정과 상기 기능성 고체 재료층 형성 공정과의 사이에,
    형압 가공이 실시된 상기 기능성 고체 재료 전구체층 중 가장 층 두께가 얇은 영역에서 상기 기능성 고체 재료 전구체층이 제거되는 조건으로, 상기 기능성 고체 재료 전구체층을 전체적으로 에칭하는 공정을 더 포함하는 기능성 바이스의 제조 방법.
  15. 청구항 1 또는 2에 있어서,
    상기 기능성 디바이스는 박막 트랜지스터이며,
    상기 기능성 고체 재료층은 상기 박막 트랜지스터에 있어서의 게이트 전극층, 게이트 절연층, 소스층, 드레인층, 및 채널층의 군으로부터 선택되는 적어도 1개의 층인 기능성 디바이스의 제조 방법.
  16. 청구항 1 또는 2에 있어서,
    상기 기능성 디바이스는 메모리형 트랜지스터이며,
    상기 기능성 고체 재료층은 상기 메모리형 트랜지스터에 있어서의 게이트 전극층, 강유전체층, 소스층, 드레인층, 및 채널층의 군으로부터 선택되는 적어도 1개의 층인 기능성 디바이스의 제조 방법.
  17. 청구항 1 또는 2에 있어서,
    상기 기능성 디바이스는 캐패시터이며,
    상기 기능성 고체 재료층은 유전체층 및/또는 전극층인 기능성 디바이스의 제조 방법.
  18. 청구항 1 또는 2에 있어서,
    상기 기능성 디바이스는 압전체층을 구비한 엑츄에이터이며,
    상기 기능성 고체 재료층은 상기 압전체층인 기능성 디바이스의 제조 방법.
  19. 청구항 1 또는 2에 있어서,
    상기 기능성 디바이스는 기재상에 복수의 격자층을 구비하는 광학 디바이스이며,
    상기 기능성 고체 재료층은 상기 격자층인 기능성 디바이스의 제조 방법.
  20. 기능성 고체 재료 전구체 용액을, 80℃ 이상 250℃ 이하의 예비 소성 온도로 예비 소성하는 예비 소성 공정과,
    상기 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료 전구체층에 대해 형압 구조를 형성하는 틀을 압압하고 있는 동안의 적어도 일부의 시간에서 상기 기능성 고체 재료 전구체층에 대해 열을 공급하는 열원의 제1 온도가 상기 기능성 고체 재료 전구체층의 제2 온도보다 높아지도록 제어하는 제어부와,
    상기 기능성 고체 재료 전구체층에 대해 형압 가공을 실시하는 형압부와,
    산소 함유 분위기 중에서, 형압 구조가 형성된 상기 기능성 고체 재료 전구체층을 상기 제 1 온도보다 높은 제3 온도로 열처리함으로써, 상기 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성하는 열처리부를 구비하며,
    상기 제1 온도의 범위는 90℃ 이상 300℃ 이하인, 기능성 디바이스의 제조 장치.
  21. 청구항 20에 있어서,
    상기 제어부는, 상기 틀을 압압하면서 상기 제 1 온도를 승온시키는 디바이스의 제조 장치.
  22. 청구항 20 또는 21에 있어서,
    상기 열원은 상기 틀을 가열하는 히터인 기능성 디바이스의 제조 장치.
  23. 청구항 20 또는 21에 있어서
    상기 열원은 상기 틀을 압압함과 동시에 가열하는 히터를 구비한 롤러인 기능성 디바이스의 제조 장치.
  24. 청구항 20 또는 21에 있어서,
    상기 열원은 상기 틀을 가열하는 히터 및 상기 기능성 고체 재료 전구체층을 구비한 기판을 올려놓는 기대를 가열하는 히터인 기능성 디바이스의 제조 장치.
  25. 청구항 24에 있어서,
    상기 틀의 온도는 상기 기대의 온도보다 10℃ 이상 높은 기능성 디바이스의 제조 장치.
  26. 삭제
  27. 청구항 20 또는 21에 있어서,
    상기 기능성 고체 재료 전구체층을 형성하기 위한 예비 소성 온도가 상기 기능성 고체 재료 전구체 용액의 용매의 비점보다 낮게 설정되는 예비 소성부를 더 구비하고,
    상기 제어부는 상기 제 1 온도를 상기 용매의 비점보다 높게하는 기능성 디바이스의 제조 장치.
  28. 기능성 고체 재료 전구체 용액을 출발재로 하는 기능성 고체 재료 전구체층에 대해 형압 구조를 형성하는 틀을 압압하고 있는 동안의 적어도 일부의 시간에서 상기 기능성 고체 재료 전구체층에 대해 열을 공급하는 열원의 제1 온도가 상기 기능성 고체 재료 전구체층의 제2 온도보다 높아지도록, 상기 기능성 고체 재료 전구체층에 대해 형압 가공을 실시하는 형압 공정과,
    상기 형압 공정 후, 산소 함유 분위기 중에서, 상기 기능성 고체 재료 전구체층을 상기 제1 온도보다 높은 제3 온도로 열처리함으로써, 상기 기능성 고체 재료 전구체층으로부터 기능성 고체 재료층을 형성하는 기능성 고체 재료층 형성 공정을 포함하며, 또한
    상기 형압 공정과 상기 기능성 고체 재료층 형성 공정과의 사이에,
    형압 가공이 실시된 상기 기능성 고체 재료 전구체층 중 가장 층 두께가 얇은 영역에서 상기 기능성 고체 재료 전구체층이 제거되는 조건으로, 상기 기능성 고체 재료 전구체층을 전체적으로 에칭하는 공정을 더 포함하는, 기능성 바이스의 제조 방법.
KR1020147014289A 2011-11-09 2012-11-07 기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치 KR101995091B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-245922 2011-11-09
JP2011245922A JP5901942B2 (ja) 2011-11-09 2011-11-09 機能性デバイスの製造方法及び機能性デバイスの製造装置
PCT/JP2012/078849 WO2013069686A1 (ja) 2011-11-09 2012-11-07 機能性デバイスの製造方法及び機能性デバイスの製造装置

Publications (2)

Publication Number Publication Date
KR20140089557A KR20140089557A (ko) 2014-07-15
KR101995091B1 true KR101995091B1 (ko) 2019-07-01

Family

ID=48290060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147014289A KR101995091B1 (ko) 2011-11-09 2012-11-07 기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치

Country Status (6)

Country Link
US (1) US9929188B2 (ko)
JP (1) JP5901942B2 (ko)
KR (1) KR101995091B1 (ko)
CN (1) CN103987680B (ko)
TW (1) TWI514476B (ko)
WO (1) WO2013069686A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106218B4 (de) 2013-05-09 2021-11-25 Denso Corporation Drehende elektrische Maschine für ein Fahrzeug
KR20150102761A (ko) * 2013-08-29 2015-09-08 삼성디스플레이 주식회사 주석 산화물 반도체 박막의 형성 방법
TW201509544A (zh) * 2013-09-05 2015-03-16 Rich Chen Automatically Controlled Co Ltd 基板塗佈裝置及塗佈方法
JP6285704B2 (ja) * 2013-12-02 2018-02-28 国立大学法人北陸先端科学技術大学院大学 型押し構造の形成装置及び型押し構造の形成方法
US9939314B2 (en) * 2014-02-25 2018-04-10 Panasonic Intellectual Property Management Co., Ltd. Shock recording device
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
US10020403B2 (en) * 2014-05-27 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
FR3055242B1 (fr) * 2016-08-25 2018-08-10 I-Ten Outil de pressage a chaud, son procede de mise en oeuvre, installation et procede de fabrication correspondants
CN106915962A (zh) * 2017-03-28 2017-07-04 南方科技大学 一种制备图形化的柔性或刚性衬底的方法
KR20190094101A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 지방족 폴리카보네이트 함유 용액 및 그 제조방법, 및 지방족 폴리카보네이트 함유층 및 그 제조방법
EP3937265B1 (en) * 2019-03-07 2024-08-07 I-PEX Piezo Solutions Inc. Film structure, piezoelectric film and superconductor film

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010052419A (ja) 2008-08-29 2010-03-11 Samsung Electro-Mechanics Co Ltd セラミックグリーンシートの製造方法及びこれを用いた多層セラミック回路基板の製造方法
WO2010030032A1 (ja) * 2008-09-12 2010-03-18 日本碍子株式会社 立体形成部製造方法
JP2010251312A (ja) 2009-03-25 2010-11-04 Nippon Shokubai Co Ltd 固体酸化物形燃料電池用電解質シートおよびその製造方法ならびに固体酸化物形燃料電池用セル

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080471A1 (en) * 2001-10-29 2003-05-01 Chou Stephen Y. Lithographic method for molding pattern with nanoscale features
JP3442069B2 (ja) 2001-05-28 2003-09-02 松下電器産業株式会社 プラズマディスプレイパネル、その製造方法及び転写フィルム
WO2003101166A1 (fr) * 2002-05-28 2003-12-04 Sumitomo Electric Industries, Ltd. Pastille frittee a base de nitrure d'aluminium comportant une couche metallisee et procede de preparation associe
JPWO2004062886A1 (ja) * 2003-01-15 2006-05-18 Ｓｃｉｖａｘ株式会社 パターン形成装置、パターン形成方法、パターン形成システム
JP2006121029A (ja) 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
JP4874644B2 (ja) * 2005-12-22 2012-02-15 京セラ株式会社 セラミック構造体の製造方法
DE112007001519B4 (de) * 2006-06-22 2022-03-10 Mitsubishi Paper Mills Limited Verfahren zum Herstellen eines leitfähigen Materials
US20100072665A1 (en) * 2007-03-30 2010-03-25 Pioneer Corporation Thermal imprinting device and thermal imprinting method
EP2423993B1 (en) * 2009-04-24 2015-08-12 NGK Insulators, Ltd. Manufacturing method for thin board-shaped fired piezoelectric body
JP5198506B2 (ja) 2010-05-07 2013-05-15 独立行政法人科学技術振興機構 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
CN102870245B (zh) 2010-05-07 2015-07-29 独立行政法人科学技术振兴机构 功能设备的制造方法、场效应晶体管和薄膜晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010052419A (ja) 2008-08-29 2010-03-11 Samsung Electro-Mechanics Co Ltd セラミックグリーンシートの製造方法及びこれを用いた多層セラミック回路基板の製造方法
WO2010030032A1 (ja) * 2008-09-12 2010-03-18 日本碍子株式会社 立体形成部製造方法
JP2010251312A (ja) 2009-03-25 2010-11-04 Nippon Shokubai Co Ltd 固体酸化物形燃料電池用電解質シートおよびその製造方法ならびに固体酸化物形燃料電池用セル

Also Published As

Publication number Publication date
US20150004762A1 (en) 2015-01-01
CN103987680A (zh) 2014-08-13
WO2013069686A1 (ja) 2013-05-16
JP2013099904A (ja) 2013-05-23
US9929188B2 (en) 2018-03-27
TW201335996A (zh) 2013-09-01
KR20140089557A (ko) 2014-07-15
TWI514476B (zh) 2015-12-21
CN103987680B (zh) 2016-07-06
JP5901942B2 (ja) 2016-04-13

Similar Documents

Publication Publication Date Title
KR101995091B1 (ko) 기능성 디바이스의 제조 방법 및 기능성 디바이스의 제조 장치
KR101442943B1 (ko) 기능성 디바이스의 제조방법, 강유전체 재료층의 제조방법, 전계 효과 트렌지스터의 제조방법, 및 박막 트랜지스터, 전계 효과 트렌지스터, 및 전압식 잉크젯 헤드
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5278717B1 (ja) 固体電子装置
JPWO2014148336A1 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
KR101911127B1 (ko) 고체 전자 장치
JP2014022549A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
WO2013069448A1 (ja) 型押し構造体の製造方法、薄膜トランジスター、薄膜キャパシター、アクチュエーター、圧電式インクジェットヘッド及び光学デバイス
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5496995B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6285704B2 (ja) 型押し構造の形成装置及び型押し構造の形成方法
JP5575864B2 (ja) 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
CN102013453A (zh) 一种具有高热释电性能的反铁电薄膜制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant