KR101988522B1 - 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법 - Google Patents

저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR101988522B1
KR101988522B1 KR1020120100259A KR20120100259A KR101988522B1 KR 101988522 B1 KR101988522 B1 KR 101988522B1 KR 1020120100259 A KR1020120100259 A KR 1020120100259A KR 20120100259 A KR20120100259 A KR 20120100259A KR 101988522 B1 KR101988522 B1 KR 101988522B1
Authority
KR
South Korea
Prior art keywords
forming
layer
insulating film
organic insulating
wiring
Prior art date
Application number
KR1020120100259A
Other languages
English (en)
Other versions
KR20140033847A (ko
Inventor
권오남
김해열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120100259A priority Critical patent/KR101988522B1/ko
Priority to CN201210553758.9A priority patent/CN103681284B/zh
Priority to PL12198655T priority patent/PL2706573T3/pl
Priority to EP12198655.8A priority patent/EP2706573B1/en
Priority to US13/728,709 priority patent/US9082791B2/en
Publication of KR20140033847A publication Critical patent/KR20140033847A/ko
Application granted granted Critical
Publication of KR101988522B1 publication Critical patent/KR101988522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Abstract

본 발명은 저저항 물질을 사용하여 배선의 두께를 높임으로써 개구율을 증가시키고, 배선 두께의 증가로 인해 발생하는 스텝 커버리지 문제 및 플리커 현상을 방지하여 화질을 양호하게 개선할 수 있는 저저항 배선 형성방법과 그를 이용한 박막 트랜지스터 제조방법에 관한 것이다. 본 발명의 저저항 배선 형성방법은 베이스층 상에 유기 절연막을 증착하는 단계; 상기 유기 절연막의 일부분을 제거하여 상기 절연막에 홈 또는 개구부를 형성하는 단계; 상기 유기 절연막의 홈 또는 개구부 내에 시드층을 형성하는 단계; 및 무전해 도금방법 또는 전해 도금방법을 이용하여 상기 유기 절연막의 홈 내에 형성된 상기 시드층에 도금물질을 도금함으로써 시드층과 도금층으로 된 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법{METHOD OF FORMING LOW RESISTANCE WIRE AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR USING THE SAME}
본 발명은 평판 표시장치용 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법에 관한 것으로, 특히 저저항 금속의 게이트 배선 및 데이터 배선을 형성하는 방법과, 그를 이용한 박막 트랜지스터 제조방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Displays: FPDs)이 개발되고 있다. 이러한 평판 표시장치들로는 액정 표시장치(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출 표시장치(Field Emission Display: FED), 유기 전계발광 표시장치(Organic Light Emitting Diode: OLED) 등이 있다.
이들 중, 액정 표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 또한, 유기 전계발광 표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광하므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
액정표시장치와 유기전계발광 표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 능동 매트릭스 방식은 박막 트랜지스터와, 이 박막 트랜지스터에 연결된 픽셀전극을 행렬방식으로 배열하여 구동하는 방식으로, 해상도 및 동영상 구현능력이 우수하여 최근 가장 주목받고 있다.
박막 트랜지스터를 이용한 능동 매트릭스 표시장치는 스캔 신호를 공급하는 게이트 배선과 데이터 신호를 공급하는 데이터 배선에 의해 각 픽셀에 신호가 공급되도록 하고, 전원을 공급하는 전원 라인에 각 픽셀에 전원이 공급되도록 함으로써 구동된다.
일반적으로 18인치 이상의 대면적, 고해상도의 표시장치에 있어, 게이트 배선 및 데이터 배선은 사용 재질의 고유 저항값에 따라 화질이 달라지기 때문에 양호한 화질을 결정하기 위해서는 사용재질이 매우 중요한 요소가 된다. 표시장치의 대면적, 고해상도화의 추세에 따라 게이트 배선 및 데이터 배선 등의 전체 배선의 저항이 증가하는데, 이는 각 배선의 저항 증가와 함께 배선간의 기생 정전용량을 증가시켜 저항-캐패시턴스에 의한 신호지연(RC-delay) 현상을 유발한다. 또한, 신호지연에 따라 크로스토크(crosstalk)가 발생하여 화질이 저하된다는 문제점이 있었다.
이와 같은 신호지연 현상을 방지하기 위해 게이트 배선 및 데이터 배선을 알루미늄 또는 알루미늄 합급과 같은 저저항의 금속을 사용하는 것이 바람직하지만, 알루미늄은 화학적 내식성이 약하여 후속 공정에서 결함이 발생할 가능성이 높다는 문제점이 있었다.
이와 같은 문제점을 해결하기 위해 배선의 폭을 넓히거나, 배선의 두께를 증가시켜 저항을 줄이는 방법이 있을 수 있다. 그러나, 배선을 폭을 넓히는 경우 개구율이 감소되어 표시품위가 저하되고, 배선의 두께를 두껍게 하는 경우 단차가 심하게 발생하여 단선이 발생할 위험성이 높아진다는 문제점이 있었다.
이하, 도 1a 내지 도 1e를 참조하여, 상술한 문제점을 보다 구체적으로 설명하기로 한다. 도 1a 내지 도 1e는 종래의 능동 매트릭스 방식의 표시장치에 사용되는 박막 트랜지스터의 제조방법을 도시한 단면도이다.
도 1a를 참조하면, 기판(10) 상에 게이트 금속막을 증착한 후, 이를 패터닝하여 게이트 라인(도시생략)과 함께 게이트 라인으로부터 연장된 게이트 전극(20)을 형성한다.
도 1b를 참조하면, 게이트 전극(20)이 형성된 기판(10)의 전면 상에 게이트 전극(20)을 덮도록 게이트 절연막(30), 비정질 실리콘막(32), 불순물 함유 비정질 실리콘막(34)을 순차적으로 증착하고, 상기 비정질 실리콘막(32)과 불순물 함유 비정질 실리콘막(34)을 패터닝하여 액티브층(35)을 형성한다.
도 1c를 참조하면, 액티브층(35)이 형성된 기판(10)의 전면 상에 데이터 금속층을 증착하고, 데이터 금속층을 패터닝하여 게이트 절연막(30)을 사이에 두고 게이트 배선과 교차하는 데이터 배선(도시 생략)과, 상기 게이트 전극(20)과 일부 중첩되고 서로 대향하도록 상기 액티브층(35) 상에 소스전극(42) 및 드레인 전극(44)을 형성한다. 그리고, 상기 소스전극(42) 및 드레인 전극(44)을 마스크로 하여 소스전극(42) 및 드레인 전극 사이(44)에 노출된 불순물 함유 비정질 실리콘 패턴을 에칭하여 채널(Ch)을 형성한다.
도 1d를 참조하면, 데이터 배선(도시생략), 소스전극(42) 및 드레인 전극(44)이 형성된 기판(10)의 전면 상에 보호막(50)을 형성한 후, 박막 트랜지스터의 드레인 전극(44)의 일부분이 노출되도록 콘택홀(52)을 형성한다. 상기 보호막(50)은 채널(Ch)을 외부의 습기나 접촉으로부터 보호하기 위한 것이다.
도 1e를 참조하면, 콘택홀(52)이 형성된 보호막(50) 상에 투명 금속층을 증착한 후 패터닝하여 화소전극(60)을 형성한다. 화소전극(60) 보호막(50)의 콘택홀을 통해 노출된 박막 트랜지스터의 드레인 전극(44)과 접속된다.
도 2는 도 1e의 A부분을 확대 도시한 단면도이다. 도 2를 참조하면, 게이트 전극(20), 소스전극(42), 및 드레인 전극(44)은 패터닝되어 형성되기 때문에 주변부로부터 돌출된 상태로 높게 형성된다. 따라서, 전기저항을 높이기 위해 게이트 전극(20)의 두께를 두껍게 형성하면, 후속 공정에서 형성되는 게이트 절연막(30), 액티브층(35), 소스전극(42) 및 드레인 전극(44)이 게이트 전극(20)과의 단차에 의해 스텝 커버리지(step coverage)가 취약하게 되어 단선이 발생할 수 있는 문제점이 있다. 또한, 전기저항을 줄이기 위해 소스전극(42) 및 드레인 전극(44)을 두껍게 형성하는 경우에도, 후속 공정에서 형성되는 보호막(50) 및 화소전극(60)이 소스전극 및 드레인 전극과의 단차에 의해 스텝 커버리지가 취약하게 되어 단선이 발생할 수 있는 문제점이 있다.
게다가 도 2에 도시된 바와 같이, 게이트 전극(20)의 단차로 인해 게이트 전극(20)과 소스전극(42) 및 드레인 전극(44) 사이의 기생 정전용량(Cp)이 증가되어, 표시장치에 플리커(flicker)가 심화되어 화질불량이 발생될 수 있는 또 다른 문제점도 있었다.
따라서, 본 발명의 목적은 상술한 문제점을 해소하기 위한 것으로, 저저항 물질을 사용하여 배선의 두께를 높임으로써 개구율을 증가시키고, 배선 두께의 증가로 인해 발생하는 스텝 커버리지 문제 및 플리커 현상을 방지하여 화질을 양호하게 개선할 수 있는 저저항 배선 형성방법과 그를 이용한 박막 트랜지스터 제조방법을 제공하기 위한 것이다.
상기 목적 달성을 위한 본 발명의 제 1 특징에 따르는 저저항 배선 형성방법은, 베이스층 상에 금속층을 증착하는 단계; 상기 금속층의 일부분을 제거하여 상기 베이스층의 일부분을 노출시키는 단계; 상기 금속층을 마스크로 하여 상기 노출된 베이스층의 일부분을 제거함으로써 상기 베이스층에 홈을 형성하는 단계; 상기 베이스층의 홈 내에 시드층을 형성하는 단계; 및 무전해 도금방법 또는 전해도금방법을 이용하여 상기 베이스층의 홈 내에 형성된 상기 시드층에 도금물질을 도금함으로써 시드층과 도금층으로 된 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 달성을 위한 본 발명의 제 2 특징에 따르는 저저항 배선 형성방법은, 베이스층 상에 유기 절연막을 증착하는 단계; 상기 유기 절연막의 일부분을 제거하여 상기 절연막에 홈 또는 개구부를 형성하는 단계; 상기 유기 절연막의 홈 또는 개구부 내에 시드층을 형성하는 단계; 및 무전해 도금방법 또는 전해 도금방법을 이용하여 상기 유기 절연막의 홈 내에 형성된 상기 시드층에 도금물질을 도금함으로써 시드층과 도금층으로 된 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 달성을 위한 본 발명의 제 3 특징에 따르는 저저항 배선 형성방법은 베이스층 상에 유기 절연막과 금속층을 차례로 도포하는 단계; 상기 금속층의 일부분을 제거하여 상기 유기 절연막의 일부분을 노출시키는 단계; 상기 금속층을 마스크로 하여 상기 유기 절연막의 노출된 부분을 제거함으로써 상기 유기 절연막 내에 홈 또는 개구부를 형성하는 단계; 상기 유기 절연막의 홈 또는 개구부 내에 시드층을 형성하는 단계; 및 무전해 도금방법 또는 전해도금방법을 이용하여 상기 유기 절연막의 홈 또는 개구부 내에 형성된 상기 시드층에 도금물질을 도금함으로써 시드층과 도금층으로 된 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구성에서 상기 배선은 게이트 금속을 포함하는 게이트 배선 또는 소스전극 및 드레인 전극을 포함하는 데이터 배선인 것을 특징으로 한다.
또한, 상기 베이스층은 상기 게이트 배선을 형성하는 경우에는 BPSG(Boro-Phospo Silicate Glass), UISG(Undoped Silicate Glass), PSG(Phospo Silicate Glass) 중에서 선택되는 유리 재질 또는 플라스틱 재질로 형성되고, 상기 데이터 배선을 형성하는 경우에는 무기 절연막으로 형성되는 것을 특징으로 한다.
상기 목적 달성을 위한 본 발명의 제 1 특징에 따르는 박막 트랜지스터 제조방법은, 제 1 특징의 저저항 배선 형성방법을 이용하여 시드층과 도금층으로 된 배선을 게이트 전극으로서 형성하는 단계; 상기 게이트 전극을 덮도록 게이트 절연막, 비정질 실리콘막, 불순물 함유 비정질 실리콘막을 순차적으로 증착하고, 상기 비정질 실리콘막과 상기 불순물 함유 비정질 실리콘막을 패터닝하여 반도체층을 형성하는 단계; 상기 반도체층이 형성된 베이스층의 전면 상에 데이터 도전층을 증착하고, 상기 데이터 도전층을 패터닝하여 상기 반도체층 상에 서로 대향하도록 소스전극 및 드레인 전극을 형성하는 단계; 및 상기 소스전극 및 상기 드레인 전극을 마스크로 하여 상기 소스전극 및 상기 드레인 전극 사이에 노출된 상기 불순물 함유 비정질 실리콘막을 제거하여 채널을 형성하는 단계를 포함하는 것을 특징으로 하다.
상기 목적 달성을 위한 본 발명의 제 2 특징에 따르는 박막 트랜지스터 제조방법은, 제 1 특징의 저저항 배선 형성방법을 이용하여 시드층과 도금층으로 된 배선을 게이트 전극으로서 형성하는 단계; 상기 게이트 전극을 덮도록 게이트 절연막, 비정질 실리콘막, 불순물 함유 비정질 실리콘막을 순차적으로 증착하고, 상기 비정질 실리콘막과 상기 불순물 함유 비정질 실리콘막을 패터닝하여 반도체층을 형성하는 단계; 상기 반도체층이 형성된 베이스층의 전면 상에 제 2 특징의 저저항 배선 형성방법 또는 제 3 특징의 저저항 배선 형성방법을 이용하여 게이트 절연막 상에 유기 절연막을 형성하고, 상기 유기 절연막 내에 홈 또는 관통공을 형성하며, 상기 홈 또는 관통공 내에 시드층과 도금층으로 된 데이터 도전층을 형성하는 단계; 상기 데이터 도전층을 패터닝하여 상기 반도체층 상에 서로 대향하도록 소스전극 및 드레인 전극을 형성하는 단계; 상기 소스전극 및 상기 드레인 전극을 마스크로 하여 상기 소스전극 및 상기 드레인 전극 사이에 노출된 상기 불순물 함유 비정질 실리콘막을 제거하여 채널을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 달성을 위한 본 발명의 제 3 특징에 따르는 박막 트랜지스터 제조방법은, 베이스층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 상기 베이스층의 전면 상에 상기 게이트 전극을 덮도록 게이트 절연막, 비정질 실리콘막, 불순물 함유 비정질 실리콘막을 순차적으로 증착하고, 상기 비정질 실리콘막과 상기 불순물 함유 비정질 실리콘막을 패터닝하여 반도체층을 형성하는 단계; 상기 반도체층이 형성된 베이스층의 전면 상에 제 2 특징의 저저항 배선 형성방법 또는 제 3 특징의 저저항 배선 형성방법을 이용하여 상기 게이트 절연막 상에 유기 절연막을 형성하고, 상기 유기 절연막 내에 홈 또는 관통공을 형성하며, 상기 홈 또는 관통공 내에 시드층과 도금층으로 된 데이터 도전층을 형성하는 단계; 상기 데이터 도전층을 패터닝하여 상기 반도체층 상에 서로 대향하도록 소스전극 및 드레인 전극을 형성하는 단계; 상기 소스전극 및 상기 드레인 전극을 마스크로 하여 상기 소스전극 및 상기 드레인 전극 사이에 노출된 상기 불순물 함유 비정질 실리콘막을 제거하여 채널을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법에 따르면, 저저항 금속을 사용하여 배선을 형성할 때 베이스층 내에 홈 또는 개구부를 형성하여 배선을 형성하기 때문에 배선의 두께를 증가시킬 수 있어 개구율을 증가시킬 수 있고, 배선의 두께 증가로 인해 발생하는 스텝 커버리지 문제를 해결할 수 있어 단선 문제 및 플리커 현상을 방지하여 화질을 양호하게 개선할 수 있는 효과를 얻을 수 있다.
도 1a 내지 도 1e는 종래의 능동 매트릭스 방식의 표시장치에 사용되는 박막 트랜지스터의 제조방법을 도시한 단면도,
도 2는 도 1e의 A부분을 확대 도시한 단면도,
도 3a 내지 도 3f는 본 발명의 제 1 실시예에 따르는 평판 표시장치의 배선 형성 공정을 도시한 단면도,
도 4a 내지 도 4g는 본 발명의 제 2 실시예에 따르는 평판 표시장치의 배선 형성 공정을 도시한 단면도,
도 5a 내지 도 5f는 본 발명의 제 3 실시예에 따르는 평판 표시장치의 배선 형성 공정을 도시한 단면도,
도 6a 내지 도 6i는 본 발명의 제 4 실시예에 따르는 평판 표시장치의 배선 형성 공정을 도시한 단면도,
도 7a 내지 도 7e는 본 발명의 제 1 실시예 또는 제 2 실시예에 따르는 평판 표시장치의 배선 형성공정을 이용하여 박막 트랜지스터를 제조하기 위한 공정을 도시한 단면도,
도 8a 내지 도 8f는 본 발명의 제 3 실시예 또는 제 4 실시예에 따르는 평판 표시장치의 배선 형성공정을 이용하여 박막 트랜지스터를 제조하기 위한 공정을 도시한 단면도,
도 9a 내지 도 9f는 본 발명의 제 3 실시예 또는 제 4 실시예에 따르는 평판 표시장치의 배선 형성공정을 이용하여 박막 트랜지스터를 제조하기 위한 공정을 도시한 단면도.
이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명하기로 한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다.
우선, 도 3a 내지 도 3f를 참조하여 본 발명의 제 1 실시예에 따르는 평판 표시장치의 배선 형성방법에 대해 설명하기로 한다. 제 1 실시예에서 형성되는 배선은 게이트 전극을 포함하는 게이트 배선과, 소스전극 및 드레인 전극을 포함하는 데이터 배선을 포함한다.
도 3a 및 도 3b를 참조하면, 베이스층(100) 상에 포토리소그래피 공정을 이용하여 하부의 베이스층(100)의 일부가 노출되도록 포토레지스트 패턴(photoresist pattern)(PR1)을 형성한다. 베이스층(100)은 게이트 배선을 형성하는 경우에는 BPSG(Boro-Phospo Silicate Glass), UISG(Undoped Silicate Glass), PSG(Phospo Silicate Glass) 등의 유리 재질 또는 플라스틱 재질로 형성되고, 데이터 배선을 형성하는 경우에는 실리콘 산화막, 실리콘 질화막 등의 무기 절연막으로 형성된다.
도 3c를 참조하면, 식각 가스를 이용한 건식 식각으로 포토레지스트 패턴(PR1)을 통해 노출된 베이스층(100)을 식각하여 홈(101)을 형성한다.
도 3d를 참조하면, 홈(101)이 형성된 베이스층(100)과 포토레지스트 패턴(PR1) 상에 파라듐(Pd), 백금(Pt), 금(Au), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 등의 금속을 물리 기상증착(Physical Vapor Deposition: PVD) 또는 화학기상증착(Chemical Vapor Deposition: CVD) 등의 방법으로 도포하여 포토레지스트 패턴(PR1)과 베이스층(100)의 홈(101) 내에 제 1 도전층(110a, 110b)을 형성한다. 상기 제 1 도전층(110a, 110b)은 단층(single layer) 또는 이중층(double layer)으로 형성될 수 있다. 제 1 도전층(110a, 110b)을 이중층으로 형성할 경우 베이스층(100)과 접촉특성이 좋은 금속을 하부층에 형성한다.
도 3e를 참조하면, 제 1 도전층(110a)이 형성된 포토레지스트 패턴(PR1)을 제거하여 베이스층(100)의 홈(101) 내에 형성된 제 1 도전층(110b)만을 잔존하게 함으로써 시드금속(110b)을 형성한다.
도 3f를 참조하면, 공지의 전해 도금법(electroplating method) 또는 무전해 도금법(electroless plating method)을 이용하여 저저항 금속인 은(Ag), 금(Au), 구리(Cu) 등의 도금하고자 하는 도금금속(115)을 시드금속(110b) 상에 도금하여 배선(120)을 형성한다. 시드금속(110b)과 도금금속(115)으로 이루어지는 배선(120)의 두께는 베이스층(100)의 홈(101)의 깊이와 같거나 그 보다 크게 형성될 수 있으며, 필요에 따라 적절하게 선택할 수 있다.
다음으로, 도 4a 내지 도 4f를 참조하여 본 발명의 제 2 실시예에 따르는 평판 표시장치의 배선 형성방법에 대해 설명하기로 한다. 제 2 실시예에서 형성되는 배선은 제 1 실시예에서 형성되는 배선과 마찬가지로 게이트 전극을 포함하는 게이트 배선과, 소스전극 및 드레인 전극을 포함하는 데이터 배선을 포함한다. 제 2 실시예의 배선형성 방법은 포토레지스트 패턴을 형성하기 전에 제 1 도전층을 형성하는 단계가 추가된다는 점에서 제 1 실시예의 배선 형성방법과 다르다.
도 4a 및 도 4b를 참조하면, 베이스층(200) 상에 Ti, Ti-합금, Al, Al-합금 등의 제 1 도전층(210)을 물리 기상증착(PVD) 또는 화학 기상증착(CVD) 등의 방법으로 도포한다. 베이스층(200)은 게이트 배선을 형성하는 경우에는 BPSG(Boro-Phospo Silicate Glass), UISG(Undoped Silicate Glass), PSG(Phospo Silicate Glass) 등의 유리 재질 또는 플라스틱 재질로 형성되고, 데이터 배선을 형성하는 경우에는 실리콘 산화막, 실리콘 질화막 등의 무기 절연막으로 형성된다.
도 4c를 참조하면, 제 1 도전층(210)이 증착된 베이스층(200) 상에 포토리소그래피 공정을 이용하여 제 1 도전층(210)의 일부가 노출되도록 포토레지스트 패턴(PR1)을 형성한 후, 식각액을 이용한 습식 식각(wet etching)으로 포토레지스트 패턴(PR1)을 통해 노출된 제 1 도전층(210)의 부분을 제거하여 제 1 도전패턴(210a)을 형성한다.
도 4d를 참조하면, 식각 가스를 이용한 건식 식각으로 포토레지스트 패턴(PR1)과 제 1 도전패턴(210a)을 통해 노출된 베이스층(200)의 일부분을 식각하여 베이스층(200)에 홈(201)을 형성한다.
도 4e를 참조하면, 홈(201)이 형성된 베이스층(200)과 포토레지스트 패턴(PR1) 상에 파라듐(Pd), 백금(Pt), 금(Au), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 등의 금속을 물리 기상증착(PVD) 또는 화학 기상증착(CVD) 등의 방법으로 도포하여 포토레지스트 패턴(PR1)과 베이스층(200)의 홈(201) 내에 제 2 도전층(220a, 220b)을 형성한다.
도 4f를 참조하면, 제 2 도전층(220a)이 형성된 포토 레지스트 패턴(PR1)을 제거하고, 베이스층(200) 상에 형성된 제 2 도전층(210a)을 선택적으로 식각하여 베이스층(200)의 홈(201) 내에 형성된 제 2 도전층(220b)만을 잔존하게 함으로써 베이스층(200)의 홈(201) 내에 시드금속(220b)을 형성한다.
도 4g를 참조하면, 공지의 전해 도금법 또는 무전해 도금법을 이용하여 저저항 금속인 은(Ag), 금(Au), 구리(Cu) 등의 도금하고자 하는 도금금속(225)을 시드금속(220b) 상에 도금하여 배선(230)을 형성한다. 시드금속(220b)과 도금금속(225)으로 이루어지는 배선(230)은 베이스층(200)의 홈(201)의 깊이와 같거나 그 보다 크게 형성될 수 있으며, 필요에 따라 적절하게 선택할 수 있다.
제 2 실시예의 배선형성 방법에 따르면, 베이스층(200) 상에 제 1 도전층(210a)을 형성하고 있기 때문에 베이스층(200)에 홈(201)을 형성할 때 베이스층(200)의 상부 표면이 과식각 되는 것을 방지할 수 있으므로, 제 1 실시예의 배선형성 방법에 비해 베이스층(200)에 형성되는 홈(201)의 형상을 보다 정밀하게 제어할 수 있게 된다.
다음으로, 도 5a 내지 도 5f를 참조하여 본 발명의 제 3 실시예에 따르는 평판 표시장치의 배선 형성방법에 대해 설명하기로 한다. 제 3 실시예에서 형성되는 배선 또한 제 1 및 제 2 실시예들에서 형성되는 배선과 마찬가지로 게이트 전극을 포함하는 게이트 배선과, 소스전극 및 드레인 전극을 포함하는 데이터 배선을 포함한다. 제 3 실시예의 배선형성 방법은 베이스층 상에 홈(또는 관통공)을 구비하는 유기 절연막을 형성한 후 유기 절연막의 홈 내에 배선을 형성한다는 점에서 제 1 실시예의 배선 형성방법과 다르다.
도 5a 및 도 5b를 참조하면, 베이스층(300) 상에 폴리이미드(polyimide), 포토아크릴(photo acryl) 등의 유기 절연막(310)을 형성한다. 베이스층(300)은 게이트 전극을 포함하는 게이트 배선을 형성하는 경우에는 BPSG(Boro-Phospo Silicate Glass), UISG(Undoped Silicate Glass), PSG(Phospo Silicate Glass) 등의 유리 재질 또는 플라스틱 재질로 형성되고, 데이터 배선을 형성하는 경우에는 실리콘 산화막, 실리콘 질화막 등의 무기 절연막으로 형성된다.
도 5c를 참조하면, 유기 절연막(310)이 형성된 베이스층(300) 상에 포토리소그래피 공정을 이용하여 유기 절연막(310)의 일부가 노출되도록 포토레지스트 패턴(PR1)을 형성한 후, 식각가스를 이용한 건식 식각으로 포토레지스트 패턴(PR1)을 통해 노출된 유기 절연막(310)의 부분을 제거하여 홈 또는 개구부(310b)를 갖는 유기 절연막 패턴(310a)을 형성한다.
도 5d를 참조하면, 홈 또는 개구부(310b)를 갖는 포토레지스트 패턴(PR1) 상에 파라듐(Pd), 백금(Pt), 금(Au), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 등의 금속을 물리 기상증착(PVD) 또는 화학 기상증착(CVD) 등의 방법으로 도포하여 포토레지스트 패턴(PR1) 상과 유기 절연막(310a)의 홈(310b) 내에 제 1 도전층(320a, 320b)을 형성한다.
도 5e를 참조하면, 제 1 도전층(320a)이 형성된 포토 레지스트 패턴(PR1)을 제거하여 유기 절연막 패턴(310b)의 개구부(310b) 내에 형성되는 제 1 도전층(320b)만을 잔존하게 함으로써 시드금속(320b)을 형성한다.
도 5f를 참조하면, 공지의 전해 도금법 또는 무전해 도금법을 이용하여 저저항 금속인 은(Ag), 금(Au), 구리(Cu) 등의 도금하고자 하는 금속(325)을 시드금속(320b) 상에 도금하여 배선(330)을 형성한다. 시드금속(320b)과 도금금속(325)으로 이루어지는 배선(330)의 두께는 유기 절연막 패턴(310a)의 홈 또는 개구부(310b)의 깊이와 같거나 그 보다 크게 형성될 수 있으며, 필요에 따라 적절하게 선택할 수 있다.
제 3 실시예의 배선형성 방법에 따르면, 유기 절연막의 홈 또는 개구부 내에 배선이 형성되기 때문에, 예를 들면 소스전극, 드레인 전극 형성 후의 공정에 의해 형성되는 표시장치의 전극과 단차를 줄일 수 있는 효과를 얻을 수 있다.
다음으로, 도 6a 내지 도 6j를 참조하여 본 발명의 제 4 실시예에 따르는 평판 표시장치의 배선 형성방법에 대해 설명하기로 한다. 제 4 실시예에서 형성되는 배선 또한 제 1 내지 제 3 실시예들에서 형성되는 배선과 마찬가지로 게이트 전극을 포함하는 게이트 배선과, 소스전극 및 드레인 전극을 포함하는 데이터 배선을 포함한다. 제 4 실시예의 배선형성 방법은 베이스층 상에 유기 절연막을 형성한 후 제 1 도전층을 형성하고 있다는 점에서 제 3 실시예의 배선 형성방법과 다르다.
도 6a 및 도 6b를 참조하면, 베이스층(400) 상에 폴리이미드(polyimide), 포토아크릴(photo acryl) 등의 유기 절연막(410)과 제 1 도전층(420)을 물리 기상증착(PVD) 또는 화학 기상증착(CVD) 등의 방법으로 차례로 도포한다. 베이스층(400)은 게이트 배선을 형성하는 경우에는 BPSG(Boro-Phospo Silicate Glass), UISG(Undoped Silicate Glass), PSG(Phospo Silicate Glass) 등의 유리 재질 또는 플라스틱 재질로 형성되고, 데이터 배선을 형성하는 경우에는 실리콘 산화막, 실리콘 질화막 등의 게이트 절연막으로 형성된다. 제 1 도전층(420)은 Ti, Ti-합금, Al, Al-합금 등을 포함한다.
도 6c를 참조하면, 제 1 도전층(420) 상에 포토리소그래피 공정을 이용하여 제 1 도전층(420)의 일부가 노출되도록 제 1 포토레지스트 패턴(PR1)을 형성한 후, 식각액을 이용한 습식 식각으로 제 1 포토레지스트 패턴(PR1)을 통해 노출된 제 1 도전층(420)의 부분을 제거하여 개구부(420b)를 갖는 제 1 도전패턴(420a)을 형성한다.
도 6d를 참조하면, 제 1 포토레지스트 패턴(PR1)을 제거하고, 제 1 도전패턴(420a)을 마스크로 하여 유기 절연막(410)을 건식 식각함으로써 유기 절연막(410) 내에 홈(410a)을 형성한다.
도 6e를 참조하면, 유기 절연막(410) 상에 형성된 제 1 도전패턴(420a)을 선택적으로 식각하여 제거함으로써 유기 절연막(410)이 노출되도록 한다.
도 6f를 참조하면, 홈(410a)이 형성된 유기 절연막(410) 상에 포토리소그래피 공정을 이용하여 유기 절연막(410)의 홈(410a)과 일치하는 개구부를 갖는 제 2 포토레지스트 패턴(PR2)을 형성한다.
도 6g를 참조하면, 홈(410a)이 형성된 유기 절연막(410)과 제 2 포토레지스트 패턴(PR2) 상에 파라듐(Pd), 백금(Pt), 금(Au), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 등의 금속을 물리 기상증착(PVD) 또는 화학기상증착(CVD) 등의 방법으로 도포하여, 제 2 포토레지스트 패턴(PR2) 상과 유기 절연막(410)의 홈(410a) 내에 제 2 도전층(430a, 430b)을 형성한다.
도 6h를 참조하면, 제 2 도전층(430a)이 형성된 제 2 포토레지스트 패턴(PR2)을 제거함으로써 유기 절연막(410)의 홈(410a) 내에 형성된 제 2 도전층(430b)만을 잔존하게 함으로써 시드금속(430b)을 형성한다.
도 6i를 참조하면, 공지의 전해 도금법 또는 무전해 도금법(electro-less plating)을 이용하여 저저항 금속인 은(Ag), 금(Au), 구리(Cu) 등의 도금하고자 하는 도금금속(435)을 시드금속(430b) 상에 도금하여 배선(440)을 형성한다. 시드금속(430b)과 도금금속(435)으로 이루어지는 배선(440)은 유기 절연막(410)의 홈(410a)의 깊이와 같거나 그 보다 크게 형성될 수 있으며, 필요에 따라 적절하게 선택할 수 있다.
제 4 실시예의 배선형성 방법에 따르면, 유기 절연막(410) 상부에 제 1 도전패턴(420a)을 형성한 후 유기 절연막(410)에 홈(410a)을 형성하고 있어 유기 절연막(410)에 홈(410a)을 형성할 때 상부 표면이 과식각되는 것을 방지할 수 있으므로, 제 3 실시예의 배선형성 방법에 비해 유기 절연막(410)에 형성되는 홈(410a)의 형상을 보다 정밀하게 제어할 수 있게 된다.
상술한 제 1 내지 제 4 실시예의 배선형성 방법들에 따르면, 다양한 조합의 배선형성이 가능해 진다. 즉, 제 1 내지 제 4 실시예의 배선형성 방법들의 각각은 게이트 전극을 포함하는 게이트 배선 형성방법과 소스전극 및 드레인 전극을 포함하는 데이터 배선 형성방법에 적용할 수 있으므로, 이들의 다양한 조합이 가능하다. 따라서, 각각의 조합에 대해 설명하지 않더라도 상기 제 1 내지 제 4 실시예의 조합에 의해 형성되는 배선의 구조는 본 발명의 범위에 속하는 것으로 이해되어야 한다.
다음으로, 제 1 및 제 2 실시예의 배선형성 방법을 이용하여 표시장치용 박막 트랜지스터를 형성하는 방법에 대해 설명하기로 한다.
도 7a 내지 도 7e는 본 발명의 제 1 및 제 2 실시예에 따른 배선형성 방법을 게이트 전극을 포함하는 게이트 배선을 형성하는 단계에 이용하여 박막 트랜지스터를 제조하는 공정을 도시한 단면도이다.
도 7a를 참조하면, 기판(SUB) 상에 제 1 또는 제 2 실시예의 배선형성 방법을 이용하여 시드금속(S)과 도금금속(P)으로 이루어진 게이트 전극(GE)을 형성한다. 기판(SUB)은 BPSG(Boro-Phospo Silicate Glass), UISG(Undoped Silicate Glass), PSG(Phospo Silicate Glass) 등의 유리 재질 또는 플라스틱 재질로 형성될 수 있다.
도 7b를 참조하면, 게이트 전극(GE)이 형성된 기판(SUB)의 전면 상에 게이트 전극(GE)을 덮도록 게이트 절연막(GI), 비정질 실리콘막(SEM1), 불순물 함유 비정질 실리콘막(SEM2)을 순차적으로 증착하고, 상기 비정질 실리콘막(SEM1)과 불순물 함유 비정질 실리콘막(SEM2)을 패터닝하여 반도체층(SEM)을 형성한다.
도 7c를 참조하면, 반도체층(SEM)이 형성된 기판(SUB)의 전면 상에 데이터 도전층을 증착하고, 데이터 도전층을 패터닝하여 게이트 절연막(GI)을 사이에 두고 게이트 배선과 서로 교차하는 데이터 배선(도시 생략)과, 상기 게이트 전극(GE)과 일부 중첩되고 서로 대향하도록 상기 반도체층(SEM) 상에 소스전극(SE) 및 드레인 전극(DE)을 형성한다. 그리고, 상기 소스전극(SE) 및 드레인 전극(DE)을 마스크로 하여 소스전극(SE) 및 드레인 전극(DE) 사이에 노출된 불순물 함유 비정질 실리콘막(SEM2)을 식각하여 채널(Ch)을 형성한다.
도 7d를 참조하면, 데이터 배선(도시생략), 소스전극(SE) 및 드레인 전극(DE)이 형성된 기판(SUB)의 전면 상에 보호막(PAS)을 형성한 후, 박막 트랜지스터의 드레인 전극(DE)의 일부분이 노출되도록 콘택홀(H)을 형성한다. 상기 보호막(PAS)은 채널(Ch)을 외부의 습기나 접촉으로부터 보호하기 위한 것이다.
도 7e를 참조하면, 콘택홀(H)이 형성된 보호막(PAS) 상에 투명 도전층을 증착한 후 패터닝하여 전극(EL)을 형성한다. 전극(EL)은 보호막(PAS)의 콘택홀(H)을 통해 노출된 박막 트랜지스터의 드레인 전극(DE)과 접속된다.
도 8a 내지 도 8f는 본 발명의 제 1 실시예 또는 제 2 실시예에 따른 배선형성 방법을 게이트 전극형성 방법에 이용하고, 제 3 실시예 또는 제 4 실시예에 따른 배선형성 방법을 소스전극 및 드레인 전극을 형성하는 방법에 이용하여 박막 트랜지스터를 제조하는 공정을 도시한 단면도이다. 도 8a 내지 도 8e의 공정 중에서 도 8a 및 도 8b의 공정은 도 7a 및 도 7b의 공정과 동일하므로 여기에서는 그에 대한 설명을 생략하기로 한다.
도 8c를 참조하면, 반도체층(SEM)이 형성된 기판(SUB)의 전면 상에 제 3 실시예의 도 5b 내지 도 5f에 도시된 바와 같은 공정, 또는 제 4 실시예의 도 6b 내지 도 6i에 도시된 바와 같은 공정을 이용하여, 게이트 절연막(GI) 상에 유기 절연막(OI)을 형성하고, 유기 절연막(OI) 내에 홈 또는 관통공을 형성하며, 홈 또는 관통공 내에 제 2 시드금속(S2)과 제 2 도금금속(P2)으로 된 데이터 금속층(DL)을 형성한다.
도 8d를 참조하면, 포토리소그래피 공정을 이용하여 데이터 금속층(DL)을 패터닝하여 게이트 절연막(GI)을 사이에 두고 게이트 배선과 서로 교차하는 데이터 배선(도시 생략)과, 상기 게이트 전극(GE)과 일부 중첩되고 서로 대향하도록 상기 반도체층(SEM) 상에 소스전극(SE) 및 드레인 전극(DE)을 형성한다. 그리고, 상기 소스전극(SE) 및 드레인 전극(DE)을 마스크로 하여 소스전극(SE) 및 드레인 전극(DE) 사이에 노출된 불순물 함유 비정질 실리콘막(SEM2)을 에칭하여 채널(Ch)을 형성한다.
도 8e를 참조하면, 데이터 배선(도시생략), 소스전극(SE) 및 드레인 전극(DE)이 형성된 기판(SUB)의 전면 상에 보호막(PAS)을 형성한 후, 박막 트랜지스터의 드레인 전극(DE)의 일부분이 노출되도록 콘택홀(H)을 형성한다. 상기 보호막(PAS)은 채널(Ch)을 외부의 습기나 접촉으로부터 보호하기 위한 것이다.
도 8f를 참조하면, 콘택홀(H)이 형성된 보호막(PAS) 상에 투명 금속층을 증착한 후 패터닝하여 전극(EL)을 형성한다. 전극(EL)은 보호막(PAS)의 콘택홀(H)을 통해 노출된 박막 트랜지스터의 드레인 전극(DE)과 접속된다.
도 9a 내지 도 9f는 종래의 방법에 따른 배선형성방법을 게이트 전극을 형성하는 방법에 이용하고, 제 3 및 제 4 실시예에 따른 배선형성 방법을 소스전극 및 드레인 전극을 형성하는 방법에 이용하여 박막 트랜지스터를 제조하는 공정을 도시한 단면도이다.
도 9a를 참조하면, 기판(SUB) 상에 게이트 금속막을 증착한 후, 이를 패터닝하여 게이트 라인(도시생략)과 함께 게이트 라인으로부터 연장된 게이트 전극(GE)을 형성한다.
도 9b를 참조하면, 게이트 전극(GE)이 형성된 기판(SUB)의 전면 상에 게이트 전극(GE)을 덮도록 게이트 절연막(GI), 비정질 실리콘막(SEM1), 불순물 함유 비정질 실리콘막(SEM2)을 순차적으로 증착하고, 상기 비정질 실리콘막(SEM1)과 불순물 함유 비정질 실리콘막(SEM2)을 패터닝하여 반도체층(SEM)을 형성한다.
도 9c를 참조하면, 반도체층(SEM)이 형성된 기판(SUB)의 전면 상에 제 3 실시예의 도 5b 내지 도 5f에 도시된 바와 같은 공정, 또는 제 4 실시예의 도 6b 내지 도 6i에 도시된 바와 같은 공정을 이용하여, 게이트 절연막(GI) 상에 유기 절연막(OI)을 형성하고, 유기 절연막(OI) 내에 관통공 또는 홈을 형성하며, 관통공 또는 홈 내에 제 2 시드금속(S2)과 제 2 도금 금속(P2)으로 된 데이터 금속층(DL)을 형성한다. 이 때 제 3 및 제 4 실시예의 베이스층은 게이트 절연막과 반도체층으로 된다.
도 9d를 참조하면, 포토리소그래피 공정을 이용하여 데이터 금속층(DL)을 패터닝하여 게이트 절연막(GI)을 사이에 두고 게이트 배선과 서로 교차하는 데이터 배선(도시 생략)과, 상기 게이트 전극(GE)과 일부 중첩되고 서로 대향하도록 상기 반도체층(SEM) 상에 소스전극(SE) 및 드레인 전극(DE)을 형성한다. 그리고, 상기 소스전극(SE) 및 드레인 전극(DE)을 마스크로 하여 소스전극(SE) 및 드레인 전극(DE) 사이에 노출된 불순물 함유 비정질 실리콘막(SEM2)을 에칭하여 채널(Ch)을 형성한다.
도 9e를 참조하면, 데이터 배선(도시생략), 소스전극(SE) 및 드레인 전극(DE)이 형성된 기판(SUB)의 전면 상에 보호막(PAS)을 형성한 후, 박막 트랜지스터의 드레인 전극(DE)의 일부분이 노출되도록 콘택홀(H)을 형성한다. 상기 보호막(PAS)은 채널(Ch)을 외부의 습기나 접촉으로부터 보호하기 위한 것이다.
도 9f를 참조하면, 콘택홀(H)이 형성된 보호막(PAS) 상에 투명 금속층을 증착한 후 패터닝하여 전극(EL)을 형성한다. 전극(EL)은 보호막(PAS)의 콘택홀(H)을 통해 노출된 박막 트랜지스터의 드레인 전극(DE)과 접속된다.
상술한 본 발명의 실시예에 따른 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법에 따르면, 저저항 금속을 사용하여 배선을 형성할 때 베이스층 내에 홈 또는 개구부를 형성하여 배선을 형성한다. 따라서, 배선의 두께를 증가시킬 수 있기 때문에 개구율을 증가시킬 수 있고, 배선의 두께 증가로 인해 발생하는 스텝 커버리지 문제를 해결할 수 있기 때문에 단선 문제 및 플리커 현상을 방지하여 화질을 양호하게 개선할 수 있는 효과를 얻을 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
SUB: 기판 GE: 게이트 전극
GI: 게이트 절연막 SEM: 반도체층
OI: 유기 절연막 PR1: 포토레지스트 패턴
SE: 소스전극 DE: 드레인 전극
PAS: 보호막

Claims (10)

  1. 삭제
  2. 삭제
  3. 베이스층 상에 유기 절연막과 제 1 도전층을 차례로 도포하는 단계;
    상기 제 1 도전층 상에 상기 제 1 도전층의 일부가 노출되도록 제 1 포토레지스트 패턴을 형성하는 단계;
    상기 제 1 포토레지스트 패턴을 통해 노출된 상기 제 1 도전층의 일부분을 제거하여 상기 유기 절연막의 일부분을 노출시키는 제 1 도전패턴을 형성하는 단계;
    상기 제 1 도전패턴을 마스크로 하여 상기 유기 절연막의 노출된 부분을 제거함으로써 상기 유기 절연막 내에 홈 또는 개구부를 형성하는 단계;
    상기 유기 절연막 상에 상기 홈 또는 개구부와 대응하는 개구부를 갖는 제 2 포토레지스트 패턴을 형성하는 단계;
    상기 제 2 포토레지스트 패턴 상과 상기 유기 절연막의 홈 또는 개구부 내에 제 2 도전층을 도포한 후 상기 제 2 포토레지스트 패턴을 제거하여 상기 유기 절연막의 홈 또는 개구부 내에 제 1 시드층을 형성하는 단계; 및
    무전해 도금방법 또는 전해도금방법을 이용하여 상기 유기 절연막의 홈 또는 개구부 내에 형성된 상기 제 1 시드층에 도금물질을 도금함으로써 상기 제 1 시드층과 제 1 도금층으로 된 제 1 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 배선 형성방법.
  4. 삭제
  5. 삭제
  6. 제 3 항에 있어서,
    상기 제 1 도전층은 Ti, Ti-합금, Al, Al-합금 중에서 선택된 물질로 형성되는 것을 특징으로 하는 배선 형성방법.
  7. 제 3 항에 있어서,
    상기 제 1 시드층은 파라듐(Pd), 백금(Pt), 금(Au), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 중에서 선택된 물질로 형성되고, 상기 제 1 도금층은 은(Ag), 금(Au), 구리(Cu) 중에서 선택된 물질로 형성되는 것을 특징으로 하는 배선 형성방법.
  8. 삭제
  9. 기판에 형성된 홈에 제 1 시드층과 제 1 도금층이 순차 적층된 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막, 비정질 실리콘막, 불순물 함유 비정질 실리콘막을 순차적으로 증착하고, 상기 비정질 실리콘막과 상기 불순물 함유 비정질 실리콘막을 패터닝하여 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 상기 게이트 절연막 상에 제 3 항 기재의 배선 형성방법을 이용하여 유기 절연막을 형성하고, 상기 유기 절연막 내에 홈 또는 관통공을 형성하며, 상기 홈 또는 관통공 내에 제 2 시드층과 제 2 도금층으로 된 데이터 도전층을 형성하는 단계;
    상기 데이터 도전층을 패터닝하여 상기 반도체층 상에 서로 대향하도록 소스전극 및 드레인 전극을 형성하는 단계;
    상기 소스전극 및 상기 드레인 전극을 마스크로 하여 상기 소스전극 및 상기 드레인 전극 사이에 노출된 상기 불순물 함유 비정질 실리콘막을 제거하여 채널을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  10. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 상기 기판의 전면 상에 상기 게이트 전극을 덮도록 게이트 절연막, 비정질 실리콘막, 불순물 함유 비정질 실리콘막을 순차적으로 증착하고, 상기 비정질 실리콘막과 상기 불순물 함유 비정질 실리콘막을 패터닝하여 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 상기 게이트 절연막 상에 제 3 항 기재의 배선 형성방법을 이용하여 유기 절연막을 형성하고, 상기 유기 절연막 내에 홈 또는 관통공을 형성하며, 상기 홈 또는 관통공 내에 시드층과 도금층으로 된 데이터 도전층을 형성하는 단계;
    상기 데이터 도전층을 패터닝하여 상기 반도체층 상에 서로 대향하도록 소스전극 및 드레인 전극을 형성하는 단계;
    상기 소스전극 및 상기 드레인 전극을 마스크로 하여 상기 소스전극 및 상기 드레인 전극 사이에 노출된 상기 불순물 함유 비정질 실리콘막을 제거하여 채널을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
KR1020120100259A 2012-09-11 2012-09-11 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법 KR101988522B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120100259A KR101988522B1 (ko) 2012-09-11 2012-09-11 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법
CN201210553758.9A CN103681284B (zh) 2012-09-11 2012-12-18 形成低电阻线的方法和使用该方法制造薄膜晶体管的方法
PL12198655T PL2706573T3 (pl) 2012-09-11 2012-12-20 Sposób wytwarzania przewodu o niskiej rezystancji oraz sposób wytwarzania tranzystora cienkowarstwowego z takim przewodem
EP12198655.8A EP2706573B1 (en) 2012-09-11 2012-12-20 Method of forming low-resistance wire and method of manufaturing thin film transistor using the same
US13/728,709 US9082791B2 (en) 2012-09-11 2012-12-27 Method of forming low-resistance wire and method of manufacturing thin film transistor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120100259A KR101988522B1 (ko) 2012-09-11 2012-09-11 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20140033847A KR20140033847A (ko) 2014-03-19
KR101988522B1 true KR101988522B1 (ko) 2019-06-12

Family

ID=47664076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120100259A KR101988522B1 (ko) 2012-09-11 2012-09-11 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법

Country Status (5)

Country Link
US (1) US9082791B2 (ko)
EP (1) EP2706573B1 (ko)
KR (1) KR101988522B1 (ko)
CN (1) CN103681284B (ko)
PL (1) PL2706573T3 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720105A (zh) * 2014-12-02 2016-06-29 昆山国显光电有限公司 一种底栅型薄膜晶体管及其制备方法
CN106117472B (zh) * 2016-06-30 2018-11-16 上海交通大学 硅通孔中一步法化学接枝有机绝缘膜的方法
CN112909018B (zh) * 2019-12-04 2023-11-14 友达光电股份有限公司 元件阵列基板及其制作方法
KR20220030455A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치
KR20220030456A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115743A (ja) 2005-10-18 2007-05-10 Seiko Epson Corp パターン形成方法、薄膜トランジスタ、及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002981A (ko) * 1999-06-19 2001-01-15 구본준 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
JP3992654B2 (ja) * 2003-06-26 2007-10-17 沖電気工業株式会社 半導体装置の製造方法
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
KR101433613B1 (ko) * 2007-11-01 2014-08-27 삼성디스플레이 주식회사 표시장치의 제조방법 및 이에 의한 표시장치
US20090236627A1 (en) * 2008-03-19 2009-09-24 Jang-Sub Kim Method of forming metal wiring
KR20090100186A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 금속 배선 형성 방법
JP2010245156A (ja) * 2009-04-02 2010-10-28 Panasonic Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115743A (ja) 2005-10-18 2007-05-10 Seiko Epson Corp パターン形成方法、薄膜トランジスタ、及び電子機器

Also Published As

Publication number Publication date
US9082791B2 (en) 2015-07-14
US20140073094A1 (en) 2014-03-13
KR20140033847A (ko) 2014-03-19
EP2706573A1 (en) 2014-03-12
EP2706573B1 (en) 2017-02-15
CN103681284B (zh) 2017-12-05
PL2706573T3 (pl) 2017-09-29
CN103681284A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US8115376B2 (en) Light-emitting display with auxiliary wiring section and method of manufacturing the same
USRE45235E1 (en) Organic light emitting diode display and fabricating method thereof
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101988522B1 (ko) 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법
JP2010040897A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
KR20130094161A (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US20220310740A1 (en) Oled display panel and manufacturing method thereof
US20070012919A1 (en) Thin film transistor substrate and method for fabricating the same
KR20100100358A (ko) 유기발광다이오드 표시장치와 그의 제조방법
KR20110015240A (ko) 유기전계발광표시장치 및 그의 제조방법
KR20090002717A (ko) 전계발광소자 및 그 제조방법
KR20100133725A (ko) 유기발광다이오드 표시장치와 그의 제조방법
KR20090078527A (ko) 표시 기판
KR101656307B1 (ko) 표시장치 및 그 제조방법
KR20080054597A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101271850B1 (ko) 유기 발광 표시장치의 제조방법
KR20080109384A (ko) 유기 전계 발광 표시 장치 및 그 제조방법
WO2019242384A1 (zh) 显示面板背板结构、其制备方法及顶发射型显示面板
KR20090001375A (ko) 유기 전계 발광 표시 장치 및 그 제조방법
KR100685418B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100635070B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR20070018587A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN112366223A (zh) Oled面板的制作方法、oled面板
KR20080109383A (ko) 유기 전계 발광 표시 장치 및 그 제조방법
KR102577245B1 (ko) 유기 발광 표시 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant