KR101955195B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101955195B1
KR101955195B1 KR1020170118416A KR20170118416A KR101955195B1 KR 101955195 B1 KR101955195 B1 KR 101955195B1 KR 1020170118416 A KR1020170118416 A KR 1020170118416A KR 20170118416 A KR20170118416 A KR 20170118416A KR 101955195 B1 KR101955195 B1 KR 101955195B1
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric material
recess
semiconductor device
barrier layer
Prior art date
Application number
KR1020170118416A
Other languages
English (en)
Other versions
KR20180123953A (ko
Inventor
에드워드 이 창
시-치엔 리우
충-카이 후앙
치아-선 우
핑-쳉 한
유에-친 린
팅-엔 시에
Original Assignee
네이셔널 치아오 텅 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네이셔널 치아오 텅 유니버시티 filed Critical 네이셔널 치아오 텅 유니버시티
Publication of KR20180123953A publication Critical patent/KR20180123953A/ko
Application granted granted Critical
Publication of KR101955195B1 publication Critical patent/KR101955195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체 소자는 기판, 채널 층, 배리어 층, 리세스, 전하 트랩핑 층, 강유전성 재료 층, 게이트, 소스 및 드레인을 포함한다. 상기 채널 층은 상기 기판 상에 배치된다. 상기 배리어 층은 상기 채널 층 상에 배치된다. 상기 배리어 층은 리세스를 갖고, 상기 리세스 아래에 있는 배리어 층의 일 부분은 일정 두께를 갖는다. 상기 소스 및 드레인은 상기 배리어 층 상에 배치된다. 상기 전하 트랩핑 층은 상기 리세스의 바닥을 커버한다. 강유전성 재료 층이 상기 전하 트랩핑 층 상에 배치된다. 게이트는 상기 강유전성 재료 층 위에 배치된다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다. 보다 상세하게 본 발명은 고전자이동도 트랜지스터(high electron mobility transistor)에 관한 것이다.
반도체 기술에서 Ⅲ-Ⅴ 화합물 반도체들은 예컨대, 고전력 전계효과 트랜지스터, 고주파수 트랜지스터 및 고전자이동도 트랜지스터(HEMT)와 같은 다양한 집적회로 소자들을 형성하는데 사용될 수 있다. Ⅲ-Ⅴ 화합물 반도체들은 전통적인 실리콘(silicon) 트랜지스터들의 반도체 재료를 대체할 잠재력을 갖고 있다.
그러나 Ⅲ-Ⅴ 화합물 반도체가 갈륨 나이트라이드(gallium nitride) 또는 산화갈륨(gallium oxide)일 때, 반도체 소자의 채널은 노멀리-온(normally-on) 상태에 있다. 노멀리-온 트랜지스터의 임계 전압은 음의 값이기 때문에, 상기 트랜지스터에서의 전류는 상기 트랜지스터가 제로 게이트 바이어스일 때 여전히 전도 상태에 있고, 그것은 추가의 전력 손실을 야기한다. 현재, 이러한 문제를 해결하기 위한 방법들, 예컨대, 갈륨 나이트라이드 층을 얇게 하는 공정(thinning), 이온 주입(US 7932539 B2), 또는 p-타입 산화갈륨의 사용(US 20080296618 A1)은 임계 전압을 0V보다 더 높은 레벨로 증가시키기 위한 접근법들을 제안한다. 그러나 트랜지스터의 임계 전압은 게이트 전압의 불안정한 변동에 의해 야기된 비정상적인 턴-온을 방지하기 위하여 6V보다 더 커야 한다. 오늘날, 학계와 산업계에 의해 제안된 대부분의 방법들은 이러한 이슈를 해결하기 위하여 추가적인 회로들을 부가하는 방식들을 제공한다. 그러나 그러한 방법들은 기생 효과를 야기하고 불필요한 에너지 손실을 일으킨다. 종래의 방법들은 또한 제조 비용의 증가를 야기한다. 본 발명의 실시예들은 트랜지스터들의 임계 전압을 6V보다 더 높게 증가시키면서도 트랜지스터들이 우수한 특성들을 가질 수 있게 한다.
본원의 다양한 실시예들에 따르면, 반도체 소자가 제공된다. 상기 반도체 소자는 기판, 채널 층, 배리어 층(barrier layer), 리세스(recess), 전하 트랩핑 층(charge trapping layer), 강유전성(ferroelectric) 재료 층, 게이트, 소스 및 드레인을 포함한다. 상기 채널 층은 상기 기판 상에 배치된다. 상기 배리어 층은 상기 채널 층 상에 배치된다. 상기 배리어 층은 리세스를 갖고, 상기 리세스 아래에 있는 배리어 층의 일 부분은 일정 두께를 갖는다. 상기 소스 및 드레인은 상기 배리어 층 상에 배치된다. 상기 전하 트랩핑 층은 상기 리세스의 바닥을 커버한다. 강유전성 재료 층이 상기 전하 트랩핑 층 상에 배치된다. 게이트는 상기 강유전성 재료 층 위에 배치된다.
일부 실시예들에서, 반도체 소자는 상기 리세스의 바닥면과 상기 전하 트랩핑 층 사이에 배치된 제1 절연층을 더 포함한다.
일부 실시예들에서, 반도체 소자는 강유전성 재료 층과 게이트 사이에 배치된 제2 절연층을 더 포함한다.
일부 실시예들에서, 제1 절연층은 밴드갭을 갖고, 상기 밴드갭은 7eV 내지 12eV 사이의 범위 내에 있다.
일부 실시예들에서, 리세스 아래에 있는 배리어 층의 상기 부분의 두께는 5 nm 내지 15 nm 사이의 범위 내에 있다.
일부 실시예들에서, 강유전성 재료 층은 BaTiO3, KH2PO4, HfZrO2, SrBi2Ta2O9, 또는 PbZrTiO3로 이루어진 층을 포함한다.
본 발명의 다양한 실시예들에 따르면, 본 발명은 반도체 소자를 제조하는 방법을 제공한다. 상기 방법은: 기판을 제공하는 단게; 상기 기판 상에 채널 층을 형성하는 단계; 상기 채널 층 상에 배리어 층을 형성하는 단계; 상기 배리어 층 상에 소스 및 드레인을 형성하는 단계; 상기 배리어 층에 리세스를 형성하는 단계 ― 상기 리세스는 바닥면을 갖고 상기 리세스 아래에 있는 상기 배리어 층의 일 부분은 일정 두께를 가짐 ―; 상기 리세스의 바닥면을 커버하는 전하 트랩핑 층을 형성하는 단계; 상기 전하 트랩핑 층 상에 강유전성 재료 층을 형성하는 단계; 상기 강유전성 재료 층을 제1 온도로 가열하는 단계 ― 상기 제1 온도는 상기 강유전성 재료 층의 결정화 온도보다 더 높음 ―; 상기 강유전성 재료 층을 결정화하기 위하여 상기 강유전성 재료 층을 제2 온도로 냉각하는 단계; 및 상기 강유전성 재료 층 위에 게이트를 형성하는 단계를 포함한다.
일부 실시예들에서, 상기 배리어 층에 리세스를 형성한 이후에, 상기 방법은 상기 리세스의 바닥면을 커버하는 제1 절연층을 형성하는 단계를 더 포함한다.
일부 실시예들에서, 상기 강유전성 재료 층을 형성하는 단계는 플라즈마 강화 원자층 증착(plasma enhanced atomic layer deposition), 유기 금속 화학 기상 증착(metal-organic chemical vapor deposition; MOCVD), 화학 기상 증착, 물리 기상 증착, 스퍼터링 또는 펄스 레이저 증착을 포함한다.
일부 실시예들에서, 제1 온도는 400℃ 내지 600℃ 범위 내에 있다.
전술한 일반적인 설명과 이하의 상세한 설명 모두 예들에 의한 것이고, 청구된 본 발명의 추가 설명을 제공하고자 의도된 것임을 이해하여야 한다.
첨부 도면들은 본 발명의 추가 이해를 제공하기 위해 포함되고, 본 명세서에 편입되어 일부를 구성한다. 도면들은 본 발명의 실시예들을 도시하고 기재 내용과 함께 본 발명의 원리들을 설명하는데 도움을 준다.
도 1, 도 2, 도 3, 도 4a, 도 4b 및 도 4c는 본 발명의 다양한 실시예들에 따라 반도체 소자를 제공하는 방법의 여러 단계들을 도시하는 단면도들이다.
도 5a 및 도 5b는 본 발명의 일부 실시예들에 따른 반도체 소자들의 ID-VGS 커브를 도시한다.
현재 선호되는 실시예들을 구성하고 사용하는 것이 이하에 상세하게 논의된다. 그러나 본 발명은 폭넓게 다양한 특정 맥락들에서 구현될 수 있는 다수의 적용가능한 발명 개념들을 제공함을 이해하여야 한다. 논의된 특정 실시예들은 단지 본 발명을 구성하고 사용하기 위한 특정 방식들을 예시할 뿐, 본 발명의 범위를 제한하지는 않는다.
추가로, "아래", "아래에서", "하부", "위", "상부"와 같은 공간적으로 상대적인 용어들은 도면들에 예시된 대로 다른 엘리먼트(들) 또는 특징(들)에 대한 일 엘리먼트 또는 특징의 관계를 기술하기 위하여 설명의 편의성을 위하여 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 배향(orientation)에 부가하여 사용 또는 동작 시 소자의 상이한 배향들을 포괄하도록 의도된다. 본 장치는 다른 방식으로 배향될 수 있고(90도 회전되거나 다른 배향들로), 본 명세서에서 사용된 공간적으로 상대적인 서술어들은 마찬가지로 그에 알맞게 해석될 수 있다.
이하에서 반도체 소자의 실시예들 및 반도체 소자를 제조하는 방법이 제공된다. 반도체 소자의 구조 및 특성들 및 반도체 소자를 제조하는 단계들 또는 동작들이 이하에서 상세히 기술된다.
최근 연도에 고전자이동도 트랜지스터(HEMT)들은 높은 출력 전력, 높은 항복 전압(breakdown voltage), 그리고 고온에 대한 우수한 저항성과 같은 우수한 특성들로 인하여 고전력 회로 시스템들에 폭넓게 적용되어 왔다. 당업계에 알려진 고전자이동도 트랜지스터의 채널 층과 배리어 층 사이에 다수의 편극 전하(polarized charge)들이 존재하기 때문에, 이러한 편극 전하들은 2차원 전자 가스(two dimensional electron gas; 2DEG)를 형성하고 전자들이 높은 이동도를 갖도록 한다. 이러한 상황들 하에서, 어떠한 게이트 바이어스도 트랜지스터에 인가되지 않을 때 트랜지스터 내 전류는 여전히 전도 상태에 있다. 따라서 트랜지스터는 노멀리-온 트랜지스터로 불린다. 노멀리-온 트랜지스터의 임계 전압은 음의 값이다. 즉, 트랜지스터가 제로 게이트 바이어스일 때 전류는 여전히 전도 상태에 있고, 그에 의해 추가적인 전력 손실을 야기한다. 부가적으로, 노멀리-온 트랜지스터는 페일-세이프(fail-safe) 특성들을 갖지 않고 따라서 잠재적인 위험을 갖는다. 따라서 노멀리-오프(normally-off) 트랜지스터의 개발은 고전력 트랜지스터의 개발에 있어 중요한 화제이다. 추가로, 고전력 회로 시스템들은 높은 바이어스 전압에서 동작되어야 하고, 그것은 높은 바이어스 전압에서 쉽게 순간적인 전압 펄스들을 생성할 수 있다. 만약 트랜지스터의 임계 전압이 충분히 높지 않다면, 고전력 컴포넌트는 쉽게 비정상적으로 턴온될 수 있고 그에 의해 회로의 비정상적인 동작을 야기하며 그것의 안정성에 영향을 준다. 그리하여, 본 발명은 높은 임계 전압을 갖는 고전자이동도 트랜지스터 소자, 즉, 노멀리-오프 고전자이동도 트랜지스터를 제공하고, 그것은 그 동안 높은 출력 전류를 유지할 수 있다.
도 1-도 4c는 본 발명의 다양한 실시예들에 따른 반도체 소자를 제조하는 방법의 여러 다양한 단계들을 예시하는 단면도들이다.
도 1에서 기판(110)이 제공된다. 기판(110)은 베이스 기판(112)과 버퍼 층(114)을 포함한다. 버퍼 층(114)은 베이스 기판(112) 상에 배치된다. 예들에서, 베이스 기판(112)은 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 사파이어 기판, 갈륨 나이트라이드(GaN) 기판, 알루미늄 갈륨 나이트라이드(AlGaN) 기판, 알루미늄 나이트라이드(AlN) 기판, 갈륨 포스파이드(GaP) 기판, 갈륨 아세나이드(GaAs) 기판, 알루미늄 갈륨 아세나이드(AlGaAs) 기판 또는 Ⅲ-Ⅴ 화합물들을 포함하는 다른 기판들이다. 예들에서, 버퍼 층(114)는 GaN 또는 p-타입 도펀트들을 갖는 GaN의 층을 포함한다. 버퍼 층(114)은 에피택셜 프로세스 또는 다른 적절한 프로세스들에 의해 형성될 수 있다. 예를 들어, p-타입 도펀트들은 탄소, 철, 마그네슘, 아연 또는 다른 적절한 p-타입 도펀트들을 포함한다. 버퍼 층(114)은 누설 전류를 낮출 수 있고 채널 층(120)을 형성할 때 채널 층(120)에서의 크랙들을 방지할 수 있다. 다른 실시예에서, 기판(110)은 베이스 기판(112), 결정 씨드 층(crystal seed layer)(미도시) 및 버퍼 층(114)을 포함한다. 결정 씨드 층은 베이스 기판(112) 상에 배치된다. 버퍼 층(114)은 결정 씨드 층 상에 배치된다. 결정 씨드 층은 베이스 기판(112)과 버퍼 층(114) 사이의 격자 부정합(lattice mismatch)을 보상하는 것은 촉진할 수 있다.
그 다음 채널 층(120)이 기판(110) 상에 형성된다. 다음, 배리어 층(130)이 채널 층(120) 상에 형성된다. 예들에서, 채널 층(120)은 AlGaN, GaN, 인듐 갈륨 나이트라이드(InGaN), 알루미늄 인듐 갈륨 나이트라이드(AlInGaN), 또는 Ⅲ-Ⅴ 원소들을 포함하는 화합물들로 이루어진 층일 수 있다. 예들에서, 배리어 층(130)은 AlN, 알루미늄 인듐 나이트라이드(AlInN), AlGaN, GaN, InGaN, AlInGaN, 또는 Ⅲ-Ⅴ 원소들을 포함하는 화합물들로 이루어진 층을 포함한다. 채널 층(120)의 밴드 갭은 배리어 층(130)의 밴드 갭보다 작다. 재료들의 선택 및 채널 층(120)과 배리어 층(130)의 두께는 2차원 전자 가스를 생성할 수 있어야 한다. 일 예에서, 채널 층(120)과 배리어 층(130) 각각은 다층 구조(multi-layered structure)일 수 있다. 다른 실시예에서, 소정의 다른 층들이 더 형성될 수 있다. 예를 들어, 채널 층(120)과 배리어 층(130) 사이에 중간 층(미도시)이 형성될 수 있다. 2차원 전자 가스의 전자들을 증가시키기 위하여 도핑된 층(미도시)이 배리어 층(130) 상에 형성될 수도 있다. 배리어 층(130)이 산화되는 것을 방지하기 위하여 캡핑 층(cappling layer)(미도시)이 배리어 층(130) 상에 형성될 수도 있다.
도 2를 참조하면, 배리어 층(130) 상에 소스(S)와 드레인(D)이 형성된다. 예들에서, 소스(S)와 드레인(D) 각각의 재료는 은(Ag), 구리(Cu), 텅스텐(W), 티타늄(Ti), 탄탈룸(Ta), 알루미늄(Al), 니켈(Ni), 루테늄(Ru), 팔라듐(Pd), 플라티늄(Pt), 망간(Mn), 텅스턴 나이트라이드(WN), 티타늄 나이트라이드(TiN), 탄탈럼 나이트라이드(TaN), 알루미늄 나이트라이드(AlN), 텅스텐 실리사이드(WSi), 몰리브덴 나이트라이드(MoN), 니켈 실리사이드(Ni2Si), 티타늄 실리사이드(TiSi2), 티타늄 알루미나이드(TiAl), 비소-도핑된(As-도핑된) 다결정 실리콘(polycrystalline silicon), 지르코늄 나이트라이드(ZrN), 탄탈럼 카바이드(TaC), TaCN, TaSiN, 티타늄 알루미늄 나이트라이드(TiAlN), 실리사이드, 및 이들의 임의 결합물로 이루어진 군으로부터 선택되나, 이에 제한되는 것은 아니다. 소스(S)와 드레인(D)은 당업계에 알려진 임의의 프로세스를 사용하여 형성될 수 있다.
도 3에 도시된 바와 같이, 리세스(R)는 패터닝 프로세스에 의해 배리어 층(130)에 형성된다. 일 실시예에서, 하드 마스크 층 또는 포토레지스트 층과 같은 마스킹 층은 배리어 층(130) 상에 형성될 수 있고, 마스킹 층은 패터닝된다. 마스킹 층의 패턴은 리세스(R)를 형성하기 위해 에칭 프로세스에 의해 아래에 있는 배리어 층(130)으로 전사된다. 예들에서, 에칭 프로세스는 반응성 이온 에칭 프로세스, 플라즈마 건식 에칭 프로세스 또는 다른 이방성 에칭 프로세스일 수 있다. 예를 들어, 에칭 가스는 SF6, SiCl4, C4F8, CH4, H2, Ar, 또는 다른 공지된 에칭 가스들, 또는 이들의 결합일 수 있다. 다른 실시예에서, 리세스(R)는 리세스(R)의 바닥 코너들을 매끄럽게(smooth) 하기 위하여 마스킹 층을 형성한 이후에 습식 에칭 프로세스에 의해 형성된다.
리세스(R)는 깊이 d1과 폭 W를 갖는다. 일부 실시예들에서, 깊이 d1은 15 nm 내지 25 nm의 범위 내에 있고, 예컨대, 15 nm, 20 nm 또는 25 nm이다. 폭 W는 0.1㎛ 내지 3㎛의 범위 내에 있고, 예컨대, 0.5 ㎛, 1 ㎛, 2 ㎛ 또는 2.5 ㎛이다. 리세스(R)는 소스(S)와 드레인(D) 사이에 배치되고, 리세스(R)는 배리어 층(130)을 통과하여 관통하지 않는다. 리세스(R)의 목적은 배리어 층(130)의 분극을 감소시키기 위한 것이고 2차원 전자 가스의 캐리어들을 제거하는 것이며, 그 결과 임계 전압은 0V보다 더 클 수 있다. 상대적으로 얇은 배리어 층은 전도 밴드의 에너지 레벨을 상승시킬 수 있다. 따라서 게이트 영역 아래의 배리어 층의 두께 감소는 2차원 전자 가스를 공핍시킬 수 있다. 리세스(R)의 바닥면과 채널 층(120)의 최상면 사이에 있는 배리어 층(130)의 부분은 두께 d2를 갖는다. 두께 d2는 0 nm 내지 10 nm의 범위 내에 있고, 예컨대, 1 nm, 3 nm, 5 nm 또는 8 nm이다. 두께 d2가 10 nm보다 더 두껍다면 배리어 층(130)은 다수의 편극 전하들을 가질 수 있고, 그리하여 채널은 노멀리-온 상태로 바뀐다는 것을 주목하여야 한다.
일부 예들에서, 리세스(R)의 폭(W)은 3 ㎛보다 작고, 예컨대, 0.05 ㎛, 0.5 ㎛, 1 ㎛, 또는 2 ㎛이다. 예들에서, 리세스(R)와 소스(S) 사이의 거리는 리세스(R)와 드레인(D)사이의 거리와 상이하다. 예를 들어, 리세스(R)의 에지와 소스(S) 사이의 거리는 1 ㎛ 내지 3 ㎛의 범위 내에 있고, 예를 들어, 1.5 ㎛, 2 ㎛, 또는 2.5 ㎛이다. 리세스(R)의 에지와 드레인(D) 사이의 거리는 5 ㎛ 내지 15 ㎛의 범위 내에 있고, 예를 들어, 7.5 ㎛, 10 ㎛, 또는 12.5 ㎛이다.
도 4a 내지 도 4c는 강유전성 복합 재료 층의 상이한 실시예들을 도시한다. 도 4a-도 4c에 도시된 바와 같이, 강유전성 복합 재료 층은 리세스(R)의 형성 이후에 리세스(R)에 형성된다. 일부 실시예들에서, 강유전 복합 재료 층은 플라즈마 강화 원자층 증착 프로세스, 유기 금속 화학 기상 증착(MOCVD) 프로세스, 화학 기상 증착 프로세스, 물리 기상 증착 프로세스, 스퍼터링 프로세스 또는 펄스 레이저 증착 프로세스(pulsed laser evaporation process)에 의해 형성될 수 있다. 강유전성 복합 재료 층을 형성한 이후에, 패터닝 프로세스는 강유전성 복합 재료 층의 측벽들이 리세스(R)의 측벽들과 정렬되도록 강유전성 복합 재료 층을 트리밍(trim) 하기 위해 선택적으로 사용될 수 있다. 예들에서, 강유전성 복합 재료 층의 폭은 리세스(R)의 폭(W)과 동일하다.
도 4a에서, 강유전성 복합 재료 층은 전하 트랩핑 층(220)(또는 소위 전하 저장 층) 및 강유전성 재료 층(230)을 포함한다. 전하 트랩핑 층(220)은 리세스(R)의 바닥면을 커버한다. 강유전성 재료 층(230)은 전하 트랩핑 층(220) 상에 배치된다. 게이트(250)는 강유전성 재료 층(230) 위에 배치된다. 패시베이션 층(260)은 배리어 층(130)의 일 부분을 커버한다. 예들에서, 전하 트랩핑 층(220)은 절연 재료에 매립된(embedded) 나노결정 층(nanocrystal layer), 또는 실리콘 나이트라이드, HfON, HfO2 또는 ZrO2로 이루어진 절연층을 포함할 수 있다. 전하 트랩핑 층(220)의 두께는 예를 들어, 1 nm 내지 4 nm의 범위 내에 있고, 예컨대, 1.5 nm, 2 nm, 2.5 nm 또는 3 nm이다. 전하 트랩핑 층(220)의 두께는 선택된 재료의 특성들에 의존한다. 일 예에서, 전하 트랩핑 층(220)은 전하 트랩핑 층(220)의 상술한 재료들의 임의 결합을 포함할 수 있는 다층 구조이다. 일 예에서, 패시베이션 층(260)은 AlN, Al2O3, AlON, SiN, SiO2, SiON 또는 Si3N4를 포함할 수 있다.
여러 다양한 예들에서, 강유전성 재료 층(230)은 BaTiO3, KH2PO4, HfZrO2, SrBi2Ta2O9 (SBT), PbZrTiO3(PZT) 또는 강유전성 효과를 트리거할 수 있는 다른 재료들로 이루어진 층을 포함한다. 강유전성 재료는 자발 분극(spontaneous polarization) 및 외부 전계에서의 분극 전이(polarization transition) 특성들을 갖는 재료를 일컫는다. 강유전성 효과는 외부 전계가 인가될 때 전계의 방향으로 전기 쌍극자들이 정렬될 것이고, 분극 방향으로의 잔류 분극(Pr)은 외부 전계가 제거된 이후에도 여전히 지속되는 효과를 일컫는다. 임의의 강유전성 재료에 대하여 잔류 분극은 강유전성 재료가 영구적인 분극 특성을 가짐을 나타낸다. 강유전성 재료 층(230)의 형성 이후에, 열적 어닐링 프로세스가 강유전성 재료 층(230)을 처리하기 위해 수행된다. 강유전성 재료 층(230)은 제1 온도로 가열되고, 제1 온도는 강유전성 재료 층의 결정화 온도(Tc)보다 더 높다. 그 다음 강유전성 재료 층(230)은 강유전성 재료 층(230)을 결정화하여 강유전성 효과를 갖는 재료가 되도록 제2 온도로 냉각된다. 예들에서, 제1 온도는 400℃ 내지 600℃의 범위 내에 있고, 예컨대, 450℃, 500℃ 또는 550℃이다. 제2 온도는 25℃ 내지 100℃의 범위 내에 있고, 예컨대, 25℃ 또는 80℃이다.
도 4b에서, 강유전성 복합 재료 층의 또 다른 실시예가 제공된다. 그러한 실시예에서, 제1 절연층(210)이 먼저 리세스(R)에 형성된다. 그 다음 전하 트랩핑 층(220)이 제1 절연층(210) 상에 형성된다. 그 다음, 강유전성 재료 층(230)이 전하 트랩핑 층(220) 상에 형성된다. 그 후에 게이트(250)가 강유전성 재료 층(230) 상에 형성된다. 패시베이션 층(260)이 배리어 층(130)을 커버한다. 제1 절연층(210)은 넓은 밴드갭을 가진 배리어 층으로서 기능한다. 제1 절연층(210)의 밴드갭은 7 eV 내지 12 eV의 범위 내에 있고, 예컨대, 8 eV, 9 eV, 또는 11 eV이다. 제1 절연층(210)은 반도체 소자의 누설 전류를 감소시키고 게이트(250)의 항복 전압을 증가시킬 수 있다. 제1 절연층(210)은 Al2O3, SiO2 또는 7 eV 내지 12 eV의 밴드갭을 갖는 다른 재료들의 층을 포함한다. 전하 트랩핑 층(220) 및 강유전성 재료 층(230)을 형성하는 방법들은 도 4a와 관련하여 앞서 설명한 것들과 동일할 수 있고, 여기서 더 반복하지 않는다.
도 4c에서, 강유전성 복합 재료 층의 또 다른 실시예가 제공된다. 강유전성 복합 재료 층은 제1 절연층(210), 전하 트랩핑 층(220), 강유전성 재료 층(230) 및 제2 절연층(240)을 포함한다. 제1 절연층(210)은 리세스(R)에 배치된다. 전하 트랩핑 층(220)이 제1 절연층(210) 상에 배치된다. 강유전성 재료 층(230)이 전하 트랩핑 층(220) 상에 배치된다. 제2 절연층(240)이 강유전성 재료 층(230) 상에 배치된다. 게이트(250)는 제2 절연층(240) 상에 배치된다. 패시베이션 층(260)은 배리어 층(130)을 커버한다. 제1 절연층(210) 및 제2 절연층(240)은 넓은 밴드갭을 갖는 배리어 층들로서 기능한다. 제1 절연층(210) 및 제2 절연층(240)의 각각의 밴드갭은 7 eV 내지 12 eV의 범위 내에 있고, 예컨대, 8 eV, 9 eV 또는 11 eV이다. 제1 절연층(210) 및 제2 절연층(240)은 반도체 소자의 누설 전류를 감소시키고 게이트(250)의 항복 전압을 증가시킬 수 있다. 제2 절연층(240)은 Al2O3, SiO2 또는 7 eV 내지 12 eV의 밴드갭을 갖는 다른 재료들의 층을 포함한다.
본원의 반도체 소자들에서, 게이트(250)에 양의 전압이 인가될 때, 강유전성 재료 층(230)은 분극되어 전하들을 모을 수 있다. 전하 트랩핑 층(220)은 전하들을 저장하기 위한 공간을 제공한다. 한편, 게이트(250) 및 강유전성 복합 재료 층 아래의 채널 층(120) 및 배리어 층(130)의 밴드갭들은 변화하기 시작하고, 추가로 배리어 층(130)의 표면의 음의 전위가 증가하여, 그에 의해 반도체 소자의 임계 전압이 양의 값으로 증가한다.
일 실시예에서, 강유전성 재료 층(230)이 분극된 이후에, 반도체 소자의 임계 전압들의 델타 값은 5V보다 더 클 수 있다. 반도체 소자의 임계 전압은 약 0V에서 5V보다 더 큰 값으로 변화한다. 즉, 반도체 소자는 향상된 반도체 소자가 된다. 또 다른 실시예에서, 임계 전압은 리세스(R)의 깊이를 조정함으로써 조정될 수 있다. 배리어 층의 두께들(d1+d2)이 동일하게 유지되는 조건에서, 두께 d2가 더 얇을수록 더 큰 양의 값의 임계 전압을 야기할 수 있다. 그러나 드레인 전류의 최대치는 두께 d2를 얇게 했을 때 바람직스럽지 못하게 감소될 수 있고, 그리하여 두께 d2의 값은 특정 범위 내에서 제어되어야 한다.
도 5a 및 도 5b는 본 명세서의 일부 실시예들에 따른 반도체 소자의 ID-VGS 커브들이다. 도 5a 및 도 5b에서, 커브 A는 분극 이전의 강유전성 재료 층(230)과 연관된 데이터를 나타내고, 커브 B는 분극 이후의 강유전성 재료 층(230)과 연관된 데이터를 나타낸다. 도 5a에 도시된 바와 같이, 반도체 소자의 임계 전압은 강유전성 재료 층(230)의 분극화 이후에 2.5V에서 10V로 변화한다. 도 5b에 도시된 바와 같이, 반도체 소자의 Ion/Ioff 비율은 6x108이다.
요약하여, 본원의 여러 실시예들은 채널 층과 배리어 층의 밴드갭들을 변화시키기 위해 강유전성 재료 층의 분극을 이용하는 반도체 소자를 제공한다. 따라서, 반도체 소자는 추가의 전력 손실을 감소시키기 위해 상대적으로 더 높은 임계 전압을 가질 수 있고 회로 시스템의 안정성을 개선할 수 있다.
상술한 기재는 당업계의 기술자가 본 개시내용의 양상들을 더 잘 이해할 수 있도록 여러 실시예들의 특징들을 개괄한다. 당업계의 기술자들은 본 명세서에서 소개된 실시예들의 동일한 목적들을 수행하거나 그리고/또는 동일한 이점들을 달성하기 위한 다른 프로세스들과 구조들을 설계 또는 변형하기 위한 기반으로서 본 명세서를 쉽게 사용할 수 있음을 이해하여야 한다. 당업계의 기술자들은 또한 균등한 구성들이 본 개시내용의 사상 및 범위를 벗어나지 않는다는 점과 본 개시내용의 사상 및 범위를 벗어나지 않고 본 명세서에서 다양한 변화들, 대체들, 그리고 변경들을 구성할 수 있음을 인식하여야 한다.

Claims (10)

  1. 반도체 소자로서,
    기판;
    상기 기판 상에 배치된 채널 층;
    상기 채널 층 상에 배치된 배리어 층 ― 상기 배리어 층은 리세스를 갖고, 상기 배리어 층은 상기 리세스 아래에 일 부분을 가지며, 상기 부분은 일정 두께를 가짐 ―;
    상기 배리어 층 상에 배치된 소스 및 드레인;
    상기 리세스의 바닥면을 커버하는 제1 절연층 ― 상기 제1 절연층은 제1 밴드갭을 가지고, 상기 제1 밴드갭은 7 eV 내지 12 eV의 범위 내에 있음 ―;
    상기 제1 절연층 상에 배치된 전하 트랩핑 층(charge trapping layer);
    상기 전하 트랩핑 층 상에 배치된 강유전성 재료 층;
    상기 강유전성 재료 위에 배치된 게이트; 및
    상기 강유전성 재료 층과 상기 게이트 사이에 배치된 제2 절연층 ― 상기 제2 절연층은 제2 밴드갭을 가지고, 상기 제2 밴드갭은 7 eV 내지 12 eV의 범위 내에 있음 ―;
    을 포함하는,
    반도체 소자.
  2. 제1항에 있어서,
    상기 배리어 층의 상기 부분의 상기 두께는 5 nm 내지 15 nm의 범위 내에 있는,
    반도체 소자.
  3. 제2항에 있어서,
    상기 강유전성 재료 층은 BaTiO3, KH2PO4, HfZrO2, SrBi2Ta2O9 또는 PbZrTiO3으로 이루어진 층을 포함하는,
    반도체 소자.
  4. 반도체 소자를 제조하는 방법으로서,
    기판을 제공하는 단계;
    상기 기판 상에 채널 층을 형성하는 단계;
    상기 채널 층 상에 배리어 층을 형성하는 단계;
    상기 배리어 층 상에 소스 및 드레인을 형성하는 단계;
    상기 배리어 층에 리세스를 형성하는 단계 ― 상기 리세스는 바닥면을 갖고, 상기 배리어 층은 상기 리세스 아래에 있는 일 부분을 갖고, 상기 부분은 일정 두께를 가짐 ―;
    상기 리세스의 상기 바닥면 위에 전하 트랩핑 층을 형성하는 단계;
    상기 전하 트랩핑 층 상에 강유전성 재료 층을 형성하는 단계;
    상기 강유전성 재료 층을 제1 온도로 가열하는 단계 ― 상기 제1 온도는 상기 강유전성 재료 층의 결정화 온도보다 더 높음 ―;
    상기 강유전성 재료 층을 결정화하기 위하여 상기 강유전성 재료 층을 제2 온도로 냉각하는 단계; 및
    상기 강유전성 재료 층 위에 게이트를 형성하는 단계
    를 포함하는,
    반도체 소자를 제조하는 방법.
  5. 제4항에 있어서,
    상기 배리어 층에 상기 리세스를 형성한 이후에, 상기 리세스의 상기 바닥면을 커버하는 제1 절연층을 형성하는 단계를 더 포함하는,
    반도체 소자를 제조하는 방법.
  6. 제4항에 있어서,
    상기 강유전성 재료 층을 형성하는 단계는 플라즈마 강화 원자층 증착(plasma enhanced atomic layer deposition), 유기 금속 화학 기상 증착(metal-organic chemical vapor deposition; MOCVD), 화학 기상 증착, 물리 기상 증착, 스퍼터링 또는 펄스 레이저 증착을 포함하는,
    반도체 소자를 제조하는 방법.
  7. 제4항에 있어서,
    상기 제1 온도는 400℃ 내지 600℃ 범위 내에 있는,
    반도체 소자를 제조하는 방법.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020170118416A 2016-12-15 2017-09-15 반도체 소자 및 그 제조 방법 KR101955195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105141643 2016-12-15
TW105141643A TWI604605B (zh) 2016-12-15 2016-12-15 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
KR20180123953A KR20180123953A (ko) 2018-11-20
KR101955195B1 true KR101955195B1 (ko) 2019-03-08

Family

ID=61023089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170118416A KR101955195B1 (ko) 2016-12-15 2017-09-15 반도체 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20180175185A1 (ko)
JP (1) JP6305596B1 (ko)
KR (1) KR101955195B1 (ko)
CN (1) CN108231863B (ko)
DE (1) DE102017119774B4 (ko)
TW (1) TWI604605B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315951B2 (en) 2019-11-11 2022-04-26 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI680577B (zh) * 2017-12-12 2019-12-21 晶元光電股份有限公司 半導體元件及其製作方法
US11621345B2 (en) * 2018-08-14 2023-04-04 Pawan Tyagi Systems and methods of fabricating gate electrode on trenched bottom electrode based molecular spintronics device
TWI674673B (zh) * 2018-11-05 2019-10-11 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
CN110676370B (zh) * 2019-09-12 2022-12-09 深圳第三代半导体研究院 一种GaN基热敏器件及其制备方法
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
CN113659029A (zh) * 2021-07-08 2021-11-16 中国科学院宁波材料技术与工程研究所 一种氧化镓日盲紫外探测器
TWI799127B (zh) * 2022-02-09 2023-04-11 新唐科技股份有限公司 高電子遷移率半導體結構和高電子遷移率半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131736A (ja) * 2011-11-22 2013-07-04 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013168433A (ja) * 2012-02-14 2013-08-29 Toshiba Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2014099517A (ja) * 2012-11-14 2014-05-29 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251625B2 (ja) * 1992-02-24 2002-01-28 ローム株式会社 電界効果トランジスタ
DE19946437A1 (de) * 1999-09-28 2001-04-12 Infineon Technologies Ag Ferroelektrischer Transistor
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP5397825B2 (ja) * 2007-05-18 2014-01-22 サンケン電気株式会社 電界効果半導体装置
JP2011523200A (ja) * 2008-04-15 2011-08-04 クナノ アーベー ナノワイヤラップゲートデバイス
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
CN101916782A (zh) * 2010-08-12 2010-12-15 复旦大学 使用铁电材料的凹陷沟道型晶体管及其制造方法
CN102299176B (zh) * 2011-08-30 2013-04-03 电子科技大学 一种铁电薄膜栅增强型GaN异质结场效应晶体管
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
JP6478752B2 (ja) * 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
TW201637172A (zh) * 2015-04-14 2016-10-16 國立交通大學 記憶體結構
US9978868B2 (en) * 2015-11-16 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance field effect transistor with charged dielectric material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131736A (ja) * 2011-11-22 2013-07-04 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013168433A (ja) * 2012-02-14 2013-08-29 Toshiba Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2014099517A (ja) * 2012-11-14 2014-05-29 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315951B2 (en) 2019-11-11 2022-04-26 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
CN108231863B (zh) 2021-11-30
US20180175185A1 (en) 2018-06-21
JP2018098478A (ja) 2018-06-21
DE102017119774B4 (de) 2018-09-06
CN108231863A (zh) 2018-06-29
DE102017119774A1 (de) 2018-06-21
TWI604605B (zh) 2017-11-01
KR20180123953A (ko) 2018-11-20
JP6305596B1 (ja) 2018-04-04
TW201824542A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
KR101955195B1 (ko) 반도체 소자 및 그 제조 방법
US10002958B2 (en) Diamond on III-nitride device
US9252258B2 (en) CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
TWI512993B (zh) 電晶體與其形成方法與半導體元件
US20230261083A1 (en) Method of manufacturing semiconductor device
US11502176B2 (en) Semiconductor device with ferroelectric aluminum nitride
US20160133738A1 (en) High electron mobility transistor and manufacturing method thereof
WO2021189182A1 (zh) 半导体装置及其制造方法
US11049961B2 (en) High electron mobility transistor and methods for manufacturing the same
CN110429132B (zh) 栅极结构、栅极结构的制造方法和增强型半导体器件
US9871112B1 (en) Semiconductor device and method of manufacturing the same
US20210336042A1 (en) High electron mobility transistor
CN110875383B (zh) 半导体装置及其制造方法
US9087776B2 (en) Nitride-based semiconductor device and method of manufacturing nitride-based semiconductor device
KR101306591B1 (ko) 고-전자 이동도 트랜지스터 소자 및 그 제조 방법
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
JP5460016B2 (ja) 半導体装置及びその製造方法
JP2009152349A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP4869585B2 (ja) 窒化物半導体装置の製造方法
TW202010125A (zh) 半導體裝置及其製造方法
CN112310211A (zh) 半导体装置及其制造方法
TW201941434A (zh) 半導體結構
Pang Development of high-performance gan-based power transistors
TW201941433A (zh) 半導體結構的製造方法及半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right