KR101942613B1 - 처리 장치 및 처리 방법 - Google Patents

처리 장치 및 처리 방법 Download PDF

Info

Publication number
KR101942613B1
KR101942613B1 KR1020150141511A KR20150141511A KR101942613B1 KR 101942613 B1 KR101942613 B1 KR 101942613B1 KR 1020150141511 A KR1020150141511 A KR 1020150141511A KR 20150141511 A KR20150141511 A KR 20150141511A KR 101942613 B1 KR101942613 B1 KR 101942613B1
Authority
KR
South Korea
Prior art keywords
processing
dummy
processed
unit
arranging
Prior art date
Application number
KR1020150141511A
Other languages
English (en)
Other versions
KR20160042789A (ko
Inventor
나오히데 이토
다이스케 모리사와
히로아키 데와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160042789A publication Critical patent/KR20160042789A/ko
Application granted granted Critical
Publication of KR101942613B1 publication Critical patent/KR101942613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Robotics (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 균일한 처리를 행할 수 있는 처리 장치 및 처리 방법을 제공하는 것을 목적으로 한다.
처리 장치(1)는, 복수의 반도체 웨이퍼를 수용한 반송 용기(21)를 배치하는 로드 포트(2)와, 복수의 더미 웨이퍼를 수용한 반송 용기(31)를 배치하는 더미 웨이퍼 격납 에어리어(3)와, 복수의 반도체 웨이퍼 및 더미 웨이퍼를 슬롯(80)에 배치한 상태에서, 복수의 반도체 웨이퍼를 처리하는 기기(71)와, 장치 각부를 제어하는 제어부(100)를 구비하고 있다. 제어부(100)는, 기기(71)가 미처리 상태인지의 여부를 판별하여, 기기(71)가 미처리 상태라고 판별되면, 반송 용기(31)에 수용된 더미 웨이퍼를 슬롯(80)까지 반송하고, 기기(71)에 의한 다음의 처리가 설정되면, 더미 웨이퍼를 반송 용기(31)에 반송한다.

Description

처리 장치 및 처리 방법{PROCESSING APPARATUS AND PROCESSING METHOD}
본 발명은 처리 장치 및 처리 방법에 관한 것이다.
피처리체, 예컨대, 반도체 웨이퍼에 실리콘 산화막(SiO2막) 등의 박막을 성막(成膜)하는 처리 장치로서는, 특허문헌 1에 기재되어 있는 바와 같은 세미배치(semi-batch) 타입의 처리 장치가 알려져 있다. 이러한 처리 장치에는, 진공으로 유지된 처리 용기 내에, 연직축 주위로 회전 가능하게 형성된 회전 테이블이 설치되어 있고, 회전 테이블 상에, 반도체 웨이퍼를 배치(수납)하는 슬롯이 둘레 방향을 따라 복수 형성되어 있다. 그리고, 회전 테이블에 의해 반도체 웨이퍼를 공전시키면서 반도체 웨이퍼에 처리 가스를 공급함으로써, 반도체 웨이퍼에 균일한 박막이 형성된다.
[특허문헌 1] 일본 특허 공개 제2010-239102호 공보
그런데, 특허문헌 1의 처리 장치에서는, 회전 테이블 상의 모든 슬롯에 반도체 웨이퍼가 수용되어 있지 않으면, 수용되어 있지 않은 빈 슬롯으로부터 방열이 발생하여, 수용된 반도체 웨이퍼에 균일한 박막을 형성할 수 없다. 이 때문에, 빈 슬롯에 더미 웨이퍼를 수용하여 회전 테이블 상에 빈 슬롯이 없는 상태로 한 후에, 반도체 웨이퍼에 성막 처리를 행하고 있다.
그러나, 이러한 성막 처리에서는, 형성되는 박막의 면내 균일성, 및 면간 균일성이 향상되는 것과 같은 균일한 처리를 행할 수 있는 처리 장치 및 처리 방법이 요구되고 있다.
본 발명은 상기 문제를 감안하여 이루어진 것으로, 균일한 처리를 행할 수 있는 처리 장치 및 처리 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 따른 처리 장치는,
복수의 피처리체를 수용한 피처리체 반송 용기를 배치하는 피처리체 반송 용기 배치부와,
복수의 더미 피처리체를 수용한 더미 피처리체 반송 용기를 배치하는 더미 피처리체 배치부와,
상기 피처리체 또는 상기 더미 피처리체를 반송하는 반송 기구가 설치된 반송실과,
상기 피처리체의 처리 조건을 규정하는 프로세스용 레시피를 기억하는 기억부와,
상기 반송실에 설치된 반송 기구에 의해 반송된 상기 복수의 피처리체 및 더미 피처리체를 소정의 위치에 배치한 상태에서, 상기 기억부에 기억된 프로세스용 레시피에 기초하여 상기 복수의 피처리체를 처리하는 처리부와,
장치 각부를 제어하는 제어부를 구비하고,
상기 제어부는, 상기 처리부가 미처리 상태인지의 여부를 판별하여, 상기 처리부가 상기 미처리 상태라고 판별되면, 상기 반송 기구를 제어하여, 상기 더미 피처리체 반송 용기에 수용된 더미 피처리체를 상기 처리부의 소정의 위치까지 반송하고, 상기 처리부에 의한 다음의 처리가 설정되면, 상기 반송 기구를 제어하여, 상기 더미 피처리체를 상기 더미 피처리체 배치부에 반송하는 것을 특징으로 한다.
상기 기억부는, 상기 더미 피처리체의 처리 조건을 규정하는 더미 프로세스용 레시피를 기억하고,
상기 제어부는, 상기 처리부가 상기 미처리 상태라고 판별되어, 더미 피처리체가 상기 처리부의 소정의 위치까지 반송되면, 상기 처리부 및 상기 장치 각부를 제어하여, 상기 기억부에 기억된 더미 프로세스용 레시피에 기초하여 상기 더미 피처리체를 처리한 후, 상기 반송 기구를 제어하여, 상기 처리된 상기 더미 피처리체를 상기 더미 피처리체 배치부에 반송해도 좋다.
상기 제어부는, 예컨대, 상기 처리부가 상기 피처리체를 처리한 후에, 다음의 로트 처리의 예약이 없을 때, 및 장치의 클리닝을 포함하는 메인터넌스 후에, 상기 피처리체의 처리가 실행되지 않을 때, 상기 처리부가 상기 미처리 상태라고 판별한다.
본 발명의 제2 관점에 따른 처리 방법은,
복수의 피처리체를 수용한 피처리체 반송 용기를 배치하는 피처리체 반송 용기 배치부와, 복수의 더미 피처리체를 수용한 더미 피처리체 반송 용기를 배치하는 더미 피처리체 배치부와, 상기 피처리체 또는 상기 더미 피처리체를 반송하는 반송 기구가 설치된 반송실과, 상기 피처리체의 처리 조건을 규정하는 프로세스용 레시피를 기억하는 기억부와, 상기 반송실에 설치된 반송 기구에 의해 반송된 상기 복수의 피처리체 및 더미 피처리체를 소정의 위치에 배치한 상태에서, 상기 기억부에 기억된 프로세스용 레시피에 기초하여 상기 복수의 피처리체를 처리하는 처리부를 구비하는 처리 장치를 이용한 처리 방법으로서,
상기 처리부가 미처리 상태인지의 여부를 판별하여, 상기 처리부가 상기 미처리 상태라고 판별되면, 상기 더미 피처리체 반송 용기에 수용된 더미 피처리체를 상기 처리부의 소정의 위치까지 반송하고, 상기 처리부에 의한 다음의 처리가 설정되면, 상기 더미 피처리체를 상기 더미 피처리체 배치부에 반송하는 것을 특징으로 한다.
상기 기억부에는, 상기 더미 피처리체의 처리 조건을 규정하는 더미 프로세스용 레시피가 기억되고,
상기 처리부가 상기 미처리 상태라고 판별되어, 더미 피처리체가 상기 처리부의 소정의 위치까지 반송되면, 상기 기억부에 기억된 더미 프로세스용 레시피에 기초하여 상기 더미 피처리체를 처리한 후, 상기 처리된 상기 더미 피처리체를 상기 더미 피처리체 배치부에 반송해도 좋다.
예컨대, 상기 처리부가 상기 피처리체를 처리한 후에, 다음의 로트 처리의 예약이 없을 때, 및 장치의 클리닝을 포함하는 메인터넌스 후에, 상기 피처리체의 처리가 실행되지 않을 때, 상기 처리부가 상기 미처리 상태라고 판별한다.
본 발명에 의하면, 균일한 처리를 행할 수 있는 처리 장치 및 처리 방법을 제공할 수 있다.
도 1은 본 발명의 처리 장치를 도시한 모식도이다.
도 2는 반송 용기의 개요를 도시한 도면이다.
도 3은 챔버에 수용되는 기기의 일례를 도시한 도면이다.
도 4는 제어부의 구성을 도시한 도면이다.
도 5는 불연속 처리를 설명하기 위한 플로우차트이다.
도 6은 불연속 처리를 설명하기 위한 도면이다.
도 7은 메인터넌스 후처리를 설명하기 위한 플로우차트이다.
도 8은 메인터넌스 후처리를 설명하기 위한 도면이다.
이하, 본 발명의 처리 장치 및 처리 방법에 대해 도면을 참조하여 설명한다. 한편, 본 실시형태에서는, 본 발명의 처리 장치로서, 도 1에 도시한 처리 장치(1)를 이용한 경우를 예로 설명한다.
도 1에 도시한 바와 같이, 처리 장치(1)는, 복수(본 실시형태에서는 3개)의 피처리체 반송 용기 배치부로서의 로드 포트(2)와, 더미 피처리체 배치부로서의 더미 웨이퍼 격납 에어리어(3)와, 상압 반송실(4)과, 로드록실(5)과, 진공 반송실(6)과, 복수(본 실시형태에서는 2개)의 챔버(7)를 구비하고 있다.
로드 포트(2)는, 상압 반송실(4)에 인접하도록 배치되며, 피처리체, 예컨대, 반도체 웨이퍼를 처리 장치(1)에 반입 또는 반출하는 공간이다. 로드 포트(2)에는, 복수의 반도체 웨이퍼를 수용, 반송 가능한 반송 용기(FOUP: Front Opening Unified Pod)(21)가 배치되어 있다. 본 실시형태에서는, 로드 포트(2)는, 옆으로 줄지어 3개의 포트가 설치되고, 각 포트에 반송 용기(21)를 배치할 수 있도록 구성되어 있다. 도 2에 반송 용기(21)의 개요를 도시한다. 도 2에 도시한 바와 같이, 반송 용기(21)는, 반도체 웨이퍼를 세로 방향으로 복수 매 수용할 수 있도록 형성되어 있다.
더미 웨이퍼 격납 에어리어(3)는, 로드 포트(2)와는 별도로 상압 반송실(4)에 인접하도록 배치되며, 더미 웨이퍼를 반입 또는 반출하는 공간이다. 더미 웨이퍼 격납 에어리어(3)에는, 복수의 더미 웨이퍼를 수용하여 반송 가능한 반송 용기(31)가 배치되어 있다. 한편, 반송 용기(31)는, 반송 용기(21)와 마찬가지로, 더미 웨이퍼를 세로 방향으로 복수 매 수용할 수 있도록 형성되어 있다.
상압 반송실(4)은, 로드 포트(2)와 로드록실(5)을 연결한다. 또한, 상압 반송실(4)은, 더미 웨이퍼 격납 에어리어(3)와, 로드 포트(2) 및 로드록실(5)을 연결한다. 상압 반송실(4)에는, 제1 반송 아암(8)이 배치되어 있다. 제1 반송 아암(8)은, 예컨대, 다관절 아암으로 이루어지는 반송 아암으로 이루어지며, 반도체 웨이퍼를 로드 포트(2) 또는 로드록실(5)에 반입 또는 반출한다. 또한, 제1 반송 아암(8)은, 더미 웨이퍼를 로드 포트(2), 더미 웨이퍼 격납 에어리어(3) 또는 로드록실(5)에 반입 또는 반출한다.
로드록실(5)은, 상압 반송실(4)과 진공 반송실(6)을 연결하며, 반도체 웨이퍼를 상압 반송실(4) 또는 진공 반송실(6)에 반입 또는 반출하는 공간이다. 로드록실(5)은, 상압 반송실(4)과 게이트(11)를 통해 접속되고, 진공 반송실(6)과 게이트(12)를 통해 접속되어 있다. 또한, 로드록실(5)은, 진공 펌프, 밸브 등으로 구성된, 후술하는 진공 제어부(123)에 접속되어 있고, 그 실내 분위기를 대기압 상태, 또는 진공 상태로 전환하는 것이 가능하다. 이 때문에, 로드록실(5)에서는, 반도체 웨이퍼 또는 더미 웨이퍼를 반입하면, 실내 분위기를 대기압으로부터 진공 상태로 변화시킨다. 그리고, 로드록실(5) 내를 진공 상태로 하게 한 후, 반도체 웨이퍼 또는 더미 웨이퍼를 로드록실(5)로부터 진공 반송실(6)에 반입한다. 또한, 로드록실(5)에서는, 반도체 웨이퍼 또는 더미 웨이퍼가 반출되면, 실내 분위기를 진공 상태로부터 대기압으로 변화시켜, 로드록실(5) 내를 대기압 상태로 하게 한 후, 반도체 웨이퍼 또는 더미 웨이퍼를 로드록실(5)로부터 상압 반송실(4)에 반출한다.
진공 반송실(6)은, 로드록실(5)과 각 챔버(7)를 연결한다. 진공 반송실(6)은, 각 챔버(7)와 게이트(13)를 통해 접속되어 있다. 또한, 진공 반송실(6)은, 진공 펌프, 밸브 등으로 구성된 도시하지 않은 진공 제어부에 접속되어 있고, 그 실내 분위기가 진공 상태로 유지되어 있다.
또한, 진공 반송실(6)에는, 제2 반송 아암(9)이 배치되어 있다. 제2 반송 아암(9)은, 예컨대, 다관절 아암으로 이루어지는 반송 아암으로 이루어지며, 반도체 웨이퍼를 각 챔버(7) 또는 로드록실(5)에 반입 또는 반출한다. 또한, 제2 반송 아암(9)은, 더미 웨이퍼를 각 챔버(7) 또는 로드록실(5)에 반입 또는 반출한다.
챔버(7)에는, 본 발명의 처리 장치(1)를 이용한 처리에 대응한 각종의 기기, 예컨대, 반도체 웨이퍼 상에 박막을 형성하는 성막 장치 등이 배치되어 있다. 본 발명의 처리 장치(1)를 이용한 처리로서는, 피처리체로서의 반도체 웨이퍼를 복수 매 처리하고, 이 처리에 있어서 더미 웨이퍼를 사용하는 것을 말한다. 도 3에 챔버(7)에 배치된 기기의 일례를 도시한다.
도 3에 도시한 바와 같이, 기기(71)는, 평면 형상이 대략 원형인 진공 용기(72)와, 진공 용기(72)의 중심에 회전 중심을 갖는 회전 테이블(73)을 구비하고 있다. 진공 용기(72)의 천판(天板; 74)의 상면측에서의 중앙부에는, 진공 용기(72) 내의 중심부 영역(C)에 있어서 서로 상이한 처리 가스끼리가 혼합되는 것을 억제하기 위해서, 질소(N2) 가스를 공급하기 위한 분리 가스 공급관(75)이 접속되어 있다. 진공 용기(72)와 천판(74)은, 예컨대, O링으로 이루어지는 시일 부재(76)가 배치되어 있다. 또한, 진공 용기(72)의 바닥면부(77)와 회전 테이블(73) 사이에는, 히터 유닛(78)이 설치되어 있다. 또한, 히터 유닛(78)의 배치 공간을 퍼지하기 위해서 퍼지 가스 공급관(79)이 설치되어 있다.
회전 테이블(73)은, 중심부에서 대략 원통 형상의 코어부(73a)에 고정되어 있고, 코어부(73a)의 하면에 접속되며 연직 방향으로 연장되는 회전축(73b)에 의해 연직축 주위로 회전 가능하게 구성되어 있다. 또한, 회전 테이블(73)에는, 회전축(73b)을 연직축 주위로 회전시키는 구동부(73c)가 설치되고, 회전축(73b) 및 구동부(73c)를 수납하는 케이스체(73d)가 설치되어 있다. 케이스체(73d)에는, 회전 테이블(73)의 하방 영역에 질소 가스를 퍼지 가스로서 공급하기 위한 퍼지 가스 공급관(73e)이 접속되어 있다.
회전 테이블(73)의 표면부에는, 반도체 웨이퍼 또는 더미 웨이퍼를 유지하는 오목부형의 슬롯(배치 영역)(80)이 형성되어 있다. 슬롯(80)은, 회전 테이블(73)의 회전 방향(둘레 방향)을 따라 복수 개소, 예컨대, 6개소에 형성되어 있다. 각 슬롯(80)의 통과 영역과 대향하는 위치에는, 도시하지 않은 복수의 노즐이 방사형으로 배치되고, 유량 조정 밸브를 통해 각각의 처리 가스 공급원(도시하지 않음)에 접속되어 있다. 그리고, 노즐로부터 처리 가스를 공급함으로써 반도체 웨이퍼의 표면에 박막이 형성된다.
또한, 처리 장치(1)는, 장치 각부의 제어를 행하는 제어부(100)를 구비하고 있다. 도 4에 제어부(100)의 구성을 도시한다. 도 4에 도시한 바와 같이, 제어부(100)에는, 조작 패널(121), 게이트 개폐부(122), 진공 제어부(123), 반송 아암 제어부(124) 등이 접속되어 있다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하며, 오퍼레이터의 조작 지시를 제어부(100)에 전달하고, 또한, 제어부(100)로부터의 여러 가지 정보를 표시 화면에 표시한다.
게이트 개폐부(122)는, 제어부(100)로부터의 지시에 응답하여, 게이트(11)∼게이트(13)의 개폐 상태를 제어하고, 그 상태를 제어부(100)에 통지한다.
진공 제어부(123)는, 제어부(100)로부터의 지시에 응답하여, 로드록실(5), 진공 반송실(6), 및 챔버(7) 내를 진공 상태로 제어하고, 그 상태를 제어부(100)에 통지한다.
반송 아암 제어부(124)는, 제어부(100)로부터의 지시에 응답하여, 제1 반송 아암(8), 및 제2 반송 아암(9)의 동작을 제어한다.
또한, 제어부(100)는, 레시피 기억부(111)와, ROM(Read Only Memory)(112)과, RAM(Random Access Memory)(113)과, I/O 포트(Input/Output Port)(114)와, CPU(Central Processing Unit)(115)와, 이들을 상호 접속하는 버스(116)로 구성되어 있다.
레시피 기억부(111)에는, 복수의 프로세스용 레시피가 기억되어 있다. 프로세스용 레시피는, 사용자가 실제로 행하는 처리(프로세스)마다 준비되는 레시피이며, 처리 장치(1)에의 반도체 웨이퍼의 로드로부터, 처리가 끝난 반도체 웨이퍼를 언로드하기까지의, 각부의 온도의 변화, 압력 변화, 각종 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
또한, 레시피 기억부(111)에는, 더미 프로세스용 레시피가 기억되어 있다. 더미 프로세스용 레시피는, 반도체 웨이퍼의 처리가 실행되고 있지 않은 미처리 상태에 있어서, 더미 웨이퍼를 이용하여 더미 프로세스를 실행하기 위한 레시피이다. 더미 프로세스용 레시피는, 다음에 행해지는 반도체 웨이퍼의 처리 조건과 동일한 것이 바람직하지만, 상이한 처리 조건이어도 좋다.
ROM(112)은, EEPROM(Electrically Erasable Programmable Read Only Memory), 플래시 메모리, 하드 디스크 등으로 구성되며, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(113)은, CPU(115)의 워크 에어리어 등으로서 기능한다.
I/O 포트(114)는, 게이트 개폐부(122), 진공 제어부(123), 반송 아암 제어부(124) 등에 접속되며, 데이터나 신호의 입출력을 제어한다.
CPU(115)는, 제어부(100)의 중추를 구성하며, ROM(112)에 기억된 제어 프로그램을 실행한다. 또한, CPU(115)는, 조작 패널(121)로부터의 지시에 따라, 레시피 기억부(111)에 기억되어 있는 레시피(프로세스용 레시피)에 따라, 처리 장치(1)의 동작을 제어한다.
버스(116)는, 각부 사이에서 정보를 전달한다.
다음으로, 이상과 같이 구성된 처리 장치(1)를 이용한 처리 방법에 대해 도면을 참조하여 설명한다. 도 5는 본 발명의 처리 방법을 설명하기 위한 플로우차트이다. 본 실시형태에서는, 불연속 처리, 및 메인터넌스 후처리를 예로, 본 발명의 처리 방법에 대해 설명한다. 한편, 이하의 설명에 있어서, 처리 장치(1)를 구성하는 각부의 동작은, 제어부(100)[CPU(115)]에 의해 제어되고 있다.
(불연속 처리)
불연속 처리란, 반도체 웨이퍼의 처리 실행 후에, 연속해서 처리가 실행되지 않는 미처리 상태가 있는 경우의 처리이다. 도 5는 불연속 처리를 설명하기 위한 플로우차트이다.
도 5에 도시한 바와 같이, 먼저, CPU(115)는, 처리 내용[레시피 기억부(111)에 기억되어 있는 레시피]이 특정되어 있는지의 여부를 판별한다(단계 S1). 즉, CPU(115)는, 처리 장치(1)의 오퍼레이터가 조작 패널(121)을 조작하여, 처리 내용을 특정했는지의 여부를 판별한다.
CPU(115)는, 처리 내용이 특정되어 있다고 판별하면(단계 S1: YES), 로드 포트(2)의 반송 용기(21)에 수용되어 있는 미처리의 반도체 웨이퍼로부터, 처리의 대상이 되는 반도체 웨이퍼를 챔버(7)에 배치된 기기(71)의 슬롯(80)에 반입한다(단계 S2). 한편, 이 처리에 있어서, 더미 웨이퍼를 사용하는 경우에는, 더미 웨이퍼 격납 에어리어(3)의 반송 용기(31)에 수용되어 있는 더미 웨이퍼로부터 처리에 사용하는 더미 웨이퍼를 챔버(7)에 배치된 기기(71)의 슬롯(80)에 반입한다. 이하, 현시점에서, 게이트(11)∼게이트(13)가 폐쇄되고, 상압 반송실(4), 및 로드록실(5)이 상압 상태이며, 진공 반송실(6), 및 챔버(7)가 진공 상태인 경우를 예로 설명한다.
먼저, CPU(115)는, 반송 아암 제어부(124)를 제어하여, 제1 반송 아암(8)을 동작시켜, 로드 포트(2)에 수납된 반송 용기(21) 내의 특정한 반도체 웨이퍼를 반송하고, 게이트 개폐부(122)를 제어하여 게이트(11)를 개방하며, 반송한 반도체 웨이퍼를 로드록실(5)의 소정의 위치에 반송한다. 한편, 이 처리에 있어서, 더미 웨이퍼를 사용하는 경우, CPU(115)는, 반송 아암 제어부(124)를 제어하여, 제1 반송 아암(8)을 동작시켜, 더미 웨이퍼 격납 에어리어(3)에 수납된 반송 용기(31) 내의 더미 웨이퍼를 반송하고, 게이트 개폐부(122)를 제어하여 게이트(11)를 개방하며, 반송한 더미 웨이퍼를 로드록실(5)의 소정의 위치에 반송한다.
다음으로, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(11)를 폐쇄한 후, 진공 제어부(123)를 제어하여 로드록실(5) 내를 진공 상태로 한다. 계속해서, 게이트 개폐부(122)를 제어하여 게이트(12), 및 게이트(13)를 개방한 후, 반송 아암 제어부(124)를 제어하여, 제2 반송 아암(9)을 동작시켜, 도 6의 (a)에 도시한 바와 같이, 로드록실(5)에 반송한 반도체 웨이퍼를 챔버(7)에 배치된 기기(71)의 소정 위치의 슬롯(80) 내에 수용한다. 한편, 도 6의 (a)에 있어서, 슬롯(80) 내의 W는 반도체 웨이퍼가 수용되어 있는 것을 나타내고 있다. 또한, 더미 웨이퍼를 사용하는 경우, 더미 웨이퍼에 대해서도 마찬가지로 챔버(7)에 배치된 기기(71)의 소정 위치의 슬롯(80) 내에 수용한다.
계속해서, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(13)를 폐쇄한 후, 특정된 프로세스용 레시피에 따라, 처리 장치(1)의 각부를 제어함으로써, 특정한 처리를 실행한다(단계 S3). 즉, 회전 테이블(73)에 의해 반도체 웨이퍼를 공전시키면서 반도체 웨이퍼에 처리 가스를 공급함으로써, 반도체 웨이퍼에 균일한 박막을 형성하는, 반도체 웨이퍼의 성막 처리를 실행한다.
반도체 웨이퍼의 성막 처리가 종료되면, CPU(115)는, 성막된 반도체 웨이퍼(및 사용한 더미 웨이퍼)를 챔버(7)에 배치된 기기(71)[슬롯(80)]로부터 반출한다(단계 S4). 구체적으로는, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(13), 및 게이트(12)를 개방한 후, 반송 아암 제어부(124)를 제어하여, 제2 반송 아암(9)을 동작시켜, 성막된 반도체 웨이퍼를 로드록실(5)에 반송한다. 또한, 사용한 더미 웨이퍼에 대해서도 마찬가지로 로드록실(5)에 반송한다.
다음으로, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(12)를 폐쇄한 후, 진공 제어부(123)를 제어하여 로드록실(5) 내를 상압 상태로 한다. 로드록실(5) 내가 상압 상태가 되면, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(11)를 개방한 후, 반송 아암 제어부(124)를 제어하여, 제1 반송 아암(8)을 동작시켜, 로드록실(5) 내에 반송된 반도체 웨이퍼를 로드 포트(2)에 수납된 반송 용기(21)의 소정의 위치에 수용한다. 한편, 더미 웨이퍼를 사용한 경우, CPU(115)는, 반송 아암 제어부(124)를 제어하여, 제1 반송 아암(8)을 동작시켜, 로드록실(5) 내에 반송된 더미 웨이퍼를 더미 웨이퍼 격납 에어리어(3)에 수납된 반송 용기(31)의 소정의 위치에 수용한다.
계속해서, CPU(115)는, 다음의 로트 처리의 예약이 있는지의 여부를 판별한다(단계 S5). CPU(115)는, 다음의 로트 처리의 예약이 있다고 판별하면(단계 S5: YES), 단계 S2로 되돌아가서, 다음의 로트 처리를 실행한다.
CPU(115)는, 다음의 로트 처리의 예약이 없다고 판별하면(단계 S5: NO), 더미 웨이퍼 격납 에어리어(3)의 반송 용기(31)에 수용되어 있는 더미 웨이퍼로부터 더미 프로세스 처리에 사용하는 더미 웨이퍼를 챔버(7)에 배치된 기기(71)의 슬롯(80)에 반입한다(단계 S6). 즉, CPU(115)는, 반송 아암 제어부(124), 게이트 개폐부(122), 및 진공 제어부(123)를 제어하여, 반송 용기(31) 내의 더미 웨이퍼를, 로드록실(5)을 통해, 도 6의 (b)에 도시한 바와 같이, 기기(71)의 슬롯(80) 내에 수용한다. 한편, 도 6의 (b)에 있어서, 슬롯(80) 내의 D는 더미 웨이퍼가 수용되어 있는 것을 나타내고 있다. 또한, 본 예에서는, 더미 프로세스 처리의 조건은, 다음의 로트 처리의 조건과 동일하다.
다음으로, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(13)를 폐쇄한 후, 레시피 기억부(111)에 기억되어 있는 더미 프로세스용 레시피에 따라, 처리 장치(1)의 각부를 제어함으로써, 더미 프로세스 처리를 실행한다(단계 S7). 그리고, 더미 프로세스 처리가 종료되면, 슬롯(80) 내의 더미 웨이퍼를 반출하여(단계 S8), 더미 웨이퍼 격납 에어리어(3)에 수납된 반송 용기(31)의 소정의 위치에 수용한다.
계속해서, CPU(115)는, 다음의 로트 처리의 예약이 있는지의 여부를 판별한다(단계 S9). CPU(115)는, 다음의 로트 처리의 예약이 없다고 판별하면(단계 S9: NO), 단계 S6으로 되돌아가서, 다시 더미 프로세스 처리를 실행한다.
CPU(115)는, 다음의 로트 처리의 예약이 있다고 판별하면(단계 S9: YES), 로드 포트(2)의 반송 용기(21)에 수용되어 있는 미처리의 반도체 웨이퍼로부터, 다음의 로트 처리의 대상이 되는 반도체 웨이퍼를 기기(71)에 반입하여(단계 S10), 도 6의 (c)에 도시한 바와 같이, 반도체 웨이퍼를 슬롯(80)에 수용한다.
슬롯(80)에 반도체 웨이퍼가 수용되면, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(13)를 폐쇄한 후, 다음의 로트 처리의 프로세스용 레시피에 따라, 처리 장치(1)의 각부를 제어함으로써, 다음의 로트 처리를 실행한다(단계 S11). 그리고, 다음의 로트 처리가 종료되면, CPU(115)는, 성막된 반도체 웨이퍼(및 사용한 더미 웨이퍼)를 챔버(7)에 배치된 기기(71)[슬롯(80)]로부터 반출하고(단계 S12), 이 처리를 종료한다.
이와 같이, 불연속 처리에서는, 반도체 웨이퍼의 처리 실행 후에, 연속해서 처리가 실행되지 않는 미처리 상태가 있는 경우라도, 슬롯(80) 내에는 더미 웨이퍼가 수용되어 있기 때문에, 다음의 로트 처리를 실행하는 조건, 특히, 처리 온도를 유지할 수 있다. 이 때문에, 미처리 상태로부터 다음의 로트 처리를 행해도, 반도체 웨이퍼의 연속 처리를 행했을 때와 동일한 성능을 유지할 수 있다. 따라서, 종래와 비교하여, 보다 균일한 처리를 행할 수 있다. 또한, 더미 웨이퍼가 수용된 상태에서 더미 프로세스 처리가 실행되고 있기 때문에, 다음의 로트 처리를 실행하는 조건을 유지할 수 있다. 이 때문에, 더욱 균일한 처리를 행할 수 있다.
(메인터넌스 후처리)
메인터넌스 후처리란, 클리닝 등의 메인터넌스 후에, 처리가 실행되지 않는 미처리 상태가 있는 경우의 처리이다.
도 7에 도시한 바와 같이, 먼저, CPU(115)는, 클리닝 등의 메인터넌스가 종료되었는지의 여부를 판별한다(단계 S21). 한편, 클리닝 등의 메인터넌스가 종료된 시점에서는, 도 8의 (a)에 도시한 바와 같이, 기기(71)의 슬롯(80) 내에는, 아무것도 수용되어 있지 않다.
CPU(115)는, 클리닝 등의 메인터넌스가 종료되었다고 판별하면(단계 S21: YES), 더미 웨이퍼 격납 에어리어(3)의 반송 용기(31)에 수용되어 있는 더미 웨이퍼로부터 더미 프로세스 처리에 사용하는 더미 웨이퍼를 챔버(7)에 배치된 기기(71)의 슬롯(80)에 반입한다(단계 S22). 즉, CPU(115)는, 반송 아암 제어부(124), 게이트 개폐부(122), 및 진공 제어부(123)를 제어하여, 반송 용기(31) 내의 더미 웨이퍼(D)를, 로드록실(5)을 통해, 도 8의 (b)에 도시한 바와 같이, 기기(71)의 슬롯(80) 내에 수용한다.
다음으로, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(13)를 폐쇄한 후, 레시피 기억부(111)에 기억되어 있는 더미 프로세스용 레시피에 따라, 처리 장치(1)의 각부를 제어함으로써, 더미 프로세스 처리를 실행한다(단계 S23). 그리고, 더미 프로세스 처리가 종료되면, 슬롯(80) 내의 더미 웨이퍼를 반출하여(단계 S24), 더미 웨이퍼 격납 에어리어(3)에 수납된 반송 용기(31)의 소정의 위치에 수용한다.
계속해서, CPU(115)는, 처리 내용[레시피 기억부(111)에 기억되어 있는 레시피]이 특정되어 있는지의 여부를 판별한다(단계 S25). 즉, CPU(115)는, 처리 장치(1)의 오퍼레이터가 조작 패널(121)을 조작하여, 처리 내용을 특정했는지의 여부를 판별한다. CPU(115)는, 처리 내용이 특정되어 있지 않다고 판별하면(단계 S25: NO), 단계 S22로 되돌아가서, 다시 더미 프로세스 처리를 실행한다.
CPU(115)는, 처리 내용이 특정되어 있다고 판별하면(단계 S25: YES), 로드 포트(2)의 반송 용기(21)에 수용되어 있는 미처리의 반도체 웨이퍼로부터, 도 8의 (c)에 도시한 바와 같이, 처리의 대상이 되는 반도체 웨이퍼(W)를 챔버(7)에 배치된 기기(71)의 슬롯(80)에 반입한다(단계 S26).
계속해서, CPU(115)는, 게이트 개폐부(122)를 제어하여 게이트(13)를 폐쇄한 후, 특정된 프로세스용 레시피에 따라, 처리 장치(1)의 각부를 제어함으로써, 특정한 처리를 실행한다(단계 S27). 즉, 회전 테이블(73)에 의해 반도체 웨이퍼를 공전시키면서 반도체 웨이퍼에 처리 가스를 공급함으로써, 반도체 웨이퍼에 균일한 박막을 형성하는, 반도체 웨이퍼의 성막 처리를 실행한다.
반도체 웨이퍼의 성막 처리가 종료되면, CPU(115)는, 성막된 반도체 웨이퍼를 챔버(7)에 배치된 기기(71)[슬롯(80)]로부터 반출하고(단계 S28), 이 처리를 종료한다. 구체적으로는, CPU(115)는, 게이트 개폐부(122), 반송 아암 제어부(124), 및 진공 제어부(123)를 제어하여, 성막된 반도체 웨이퍼를 로드록실(5)을 통해, 로드 포트(2)에 수납된 반송 용기(21)의 소정의 위치에 수용한다.
이와 같이, 메인터넌스 후처리에서는, 반도체 웨이퍼의 처리 실행 전에 미처리 상태가 있는 경우라도, 슬롯(80) 내에는 더미 웨이퍼가 수용되어 있기 때문에, 반도체 웨이퍼의 처리를 실행하는 조건을 유지할 수 있다. 이 때문에, 미처리 상태로부터 반도체 웨이퍼의 처리를 행해도, 종래와 비교하여, 보다 균일한 처리를 행할 수 있다. 또한, 슬롯(80) 내에는 더미 웨이퍼가 수용되어 있는 상태에서, 더미 프로세스 처리가 실행되고 있기 때문에, 반도체 웨이퍼의 처리를 실행하는 조건을 더욱 유지할 수 있다. 이 때문에, 미처리 상태로부터 반도체 웨이퍼의 처리를 행해도, 더욱 균일한 처리를 행할 수 있다.
이상 설명한 바와 같이, 본 실시형태에 의하면, 미처리 상태가 있는 경우라도, 슬롯(80) 내에는 더미 웨이퍼가 수용되어 있기 때문에, 반도체 웨이퍼의 처리를 실행하는 조건을 유지할 수 있다. 이 때문에, 미처리 상태로부터 반도체 웨이퍼의 처리를 행해도, 종래와 비교하여, 보다 균일한 처리를 행할 수 있다.
또한, 본 실시형태에 의하면, 슬롯(80) 내에는 더미 웨이퍼가 수용된 상태에서, 더미 프로세스 처리가 실행되고 있기 때문에, 반도체 웨이퍼의 처리를 실행하는 조건을 더욱 유지할 수 있다. 이 때문에, 미처리 상태로부터 반도체 웨이퍼의 처리를 행해도, 더욱 균일한 처리를 행할 수 있다.
한편, 본 발명은, 상기한 실시형태에 한정되지 않고, 여러 가지 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시형태에 대해 설명한다.
상기 실시형태에서는, 슬롯(80) 내에는 더미 웨이퍼가 수용된 상태에서, 더미 프로세스 처리를 실행한 경우를 예로 본 발명을 설명하였으나, 미처리 상태에서 슬롯(80) 내에 더미 웨이퍼를 수용하고 있으면 되고, 예컨대, 더미 프로세스 처리를 실행하지 않고, 기기(71) 내에 질소와 같은 불활성 가스를 공급해도 좋다. 또한, 기기(71) 내에 공급하는 처리 가스 등의 유량을 적게 해도 좋다. 이들의 경우에도 반도체 웨이퍼의 균일한 처리를 행할 수 있기 때문이다.
상기 실시형태에서는, 불연속 처리, 및 메인터넌스 후처리에 있어서, 슬롯(80) 내에 더미 웨이퍼를 반입하여, 더미 프로세스 처리를 실행하고, 더미 웨이퍼를 반출한 후에, 다음 로트 처리가 예약되어 있는지의 여부를 판별한 경우를 예로 본 발명을 설명하였으나, 이들 처리 중에 다음 로트 처리가 예약되어 있는지의 여부 등을 판별해도 좋다.
예컨대, 불연속 처리에 있어서, 더미 프로세스 처리 중에 다음 로트 처리가 예약되어 있다고 판별되면, 더미 프로세스 처리 등을 중단하고, 다음 로트 처리를 실행할 수 있다. 이 결과, 반도체 웨이퍼의 처리를 우선할 수 있다.
한편, 메인터넌스 후처리에서는, 더미 프로세스 처리 중에 처리 내용이 특정되어 있다고 판별되어도, 더미 프로세스 처리 등을 중단하지 않고, 더미 프로세스 처리 등의 종료 후에, 다음의 처리(반도체 웨이퍼의 처리)를 실행하는 것이 바람직하다. 더미 프로세스 처리 등의 종료 후에 다음의 처리를 실행함으로써, 다음의 처리에 있어서 보다 균일한 처리를 행할 수 있기 때문이다.
상기 실시형태에서는, 상압 반송실(4)과, 로드록실(5)과, 진공 반송실(6)을 구비하는 처리 장치(1)를 예로 본 발명을 설명하였으나, 더미 웨이퍼를 이용하여 복수의 반도체 웨이퍼에 각종의 처리를 실시할 수 있는 것이면 되고, 각종의 처리 장치에 본 발명을 적용하는 것이 가능하다. 또한, 상기 실시형태에서는, 2개의 챔버(7)를 구비하는 처리 장치(1)를 예로 본 발명을 설명하였으나, 챔버(7)의 수는 하나여도 좋고, 3개 이상이어도 좋다.
상기 실시형태에서는, 피처리체로서 반도체 웨이퍼를 이용한 경우를 예로 본 발명을 설명하였으나, 피처리체는 반도체 웨이퍼에 한정되는 것은 아니며, 예컨대, 액정 표시 장치용의 기판이어도 좋다.
본 발명은 미처리 상태가 있는 경우의 피처리체의 처리 장치 및 처리 방법에 적합하다.
1: 처리 장치 2: 로드 포트
3: 더미 웨이퍼 격납 에어리어 4: 상압 반송실
5: 로드록실 6: 진공 반송실
7: 챔버 8: 제1 반송 아암
9: 제2 반송 아암 11, 12, 13: 게이트
21, 31: 반송 용기 71: 기기
80: 슬롯 100: 제어부
111: 레시피 기억부 112: ROM
113: RAM 114: I/O 포트
115: CPU 116: 버스
121: 조작 패널 122: 게이트 개폐부
123: 진공 제어부 124: 반송 아암 제어부

Claims (6)

  1. 복수의 피처리체를 수용한 피처리체 반송 용기를 배치하는 피처리체 반송 용기 배치부와,
    복수의 더미 피처리체를 수용한 더미 피처리체 반송 용기를 배치하는 더미 피처리체 배치부와,
    상기 피처리체 또는 상기 더미 피처리체를 반송하는 반송 기구가 설치된 반송실과,
    상기 피처리체의 처리 조건을 규정하는 프로세스용 레시피를 기억하는 기억부와,
    상기 반송실에 설치된 반송 기구에 의해 반송된 상기 피처리체를 미리 정해진 위치에 배치한 상태에서, 상기 기억부에 기억된 프로세스용 레시피에 기초하여 상기 피처리체를 처리하는 처리부와,
    장치 각부를 제어하는 제어부를 구비하고,
    상기 제어부는,
    상기 처리부에 의한 처리가 종료되면, 상기 미리 정해진 위치에 배치된 피처리체를 상기 반송 기구를 제어하여, 상기 피처리체 반송 용기 배치부에 반송하고,
    상기 처리부에서의 처리에 있어서, 상기 미리 정해진 위치 전부에 피처리체가 배치되지 않은 경우, 그 피처리체가 배치되지 않은 미리 정해진 위치에 더미 피처리체를 배치하고, 상기 미리 정해진 위치에 배치된 피처리체 및 더미 피처리체를 처리하고, 해당 처리가 종료되면, 상기 미리 정해진 위치에 배치된 피처리체 및 더미 피처리체를 상기 반송 기구를 제어하여, 상기 피처리체 반송 용기 배치부 또는 상기 더미 피처리체 배치부에 반송하고,
    상기 처리부에 의한 처리가 실행되지 않은 미처리 상태인지의 여부를 판별하여, 상기 미처리 상태라고 판별되면, 상기 반송 기구를 제어하여, 상기 미리 정해진 위치 전부에 상기 더미 피처리체 반송 용기에 수용된 더미 피처리체를 반송하고, 상기 처리부에 의한 다음의 처리가 설정되면, 상기 반송 기구를 제어하여, 상기 미리 정해진 위치에 반송된 더미 피처리체를 상기 더미 피처리체 배치부에 반송하는 것을 특징으로 하는 처리 장치.
  2. 제1항에 있어서, 상기 기억부는, 상기 더미 피처리체의 처리 조건을 규정하는 더미 프로세스용 레시피를 기억하고,
    상기 제어부는, 상기 미처리 상태라고 판별되어, 상기 미리 정해진 위치 전부에 상기 더미 피처리체가 반송되면, 상기 처리부 및 상기 장치 각부를 제어하여, 상기 기억부에 기억된 더미 프로세스용 레시피에 기초하여 상기 더미 피처리체를 처리한 후, 상기 반송 기구를 제어하여, 상기 처리된 상기 더미 피처리체를 상기 더미 피처리체 배치부에 반송하는 것을 특징으로 하는 처리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제어부는, 상기 처리부가 상기 피처리체를 처리한 후에, 다음의 로트 처리의 예약이 없을 때, 및 장치의 클리닝을 포함하는 메인터넌스 후에, 상기 피처리체의 처리가 실행되지 않을 때, 상기 미처리 상태라고 판별하는 것을 특징으로 하는 처리 장치.
  4. 복수의 피처리체를 수용한 피처리체 반송 용기를 배치하는 피처리체 반송 용기 배치부와, 복수의 더미 피처리체를 수용한 더미 피처리체 반송 용기를 배치하는 더미 피처리체 배치부와, 상기 피처리체 또는 상기 더미 피처리체를 반송하는 반송 기구가 설치된 반송실과, 상기 피처리체의 처리 조건을 규정하는 프로세스용 레시피를 기억하는 기억부와, 상기 반송실에 설치된 반송 기구에 의해 반송된 상기 피처리체를 미리 정해진 위치에 배치한 상태에서, 상기 기억부에 기억된 프로세스용 레시피에 기초하여 상기 피처리체를 처리하는 처리부를 구비하는 처리 장치를 이용한 처리 방법으로서,
    상기 처리부에 의한 처리가 종료되면, 상기 미리 정해진 위치에 배치된 피처리체를 상기 피처리체 반송 용기 배치부에 반송하고,
    상기 처리부에서의 처리에 있어서, 상기 미리 정해진 위치 전부에 피처리체가 배치되지 않은 경우, 그 피처리체가 배치되지 않은 미리 정해진 위치에 더미 피처리체를 배치하고, 상기 미리 정해진 위치에 배치된 피처리체 및 더미 피처리체를 처리하고, 해당 처리가 종료되면, 상기 미리 정해진 위치에 배치된 피처리체 및 더미 피처리체를 상기 피처리체 반송 용기 배치부 또는 상기 더미 피처리체 배치부에 반송하고,
    상기 처리부에 의한 처리가 실행되지 않은 미처리 상태인지의 여부를 판별하여, 상기 미처리 상태라고 판별되면, 상기 미리 정해진 위치 전부에 상기 더미 피처리체 반송 용기에 수용된 더미 피처리체를 반송하고, 상기 처리부에 의한 다음의 처리가 설정되면, 상기 미리 정해진 위치에 반송된 더미 피처리체를 상기 더미 피처리체 배치부에 반송하는 것을 특징으로 하는 처리 방법.
  5. 제4항에 있어서, 상기 기억부에는, 상기 더미 피처리체의 처리 조건을 규정하는 더미 프로세스용 레시피가 기억되고,
    상기 미처리 상태라고 판별되어, 상기 미리 정해진 위치 전부에 상기 더미 피처리체가 반송되면, 상기 기억부에 기억된 더미 프로세스용 레시피에 기초하여 상기 더미 피처리체를 처리한 후, 상기 처리된 상기 더미 피처리체를 상기 더미 피처리체 배치부에 반송하는 것을 특징으로 하는 처리 방법.
  6. 제4항 또는 제5항에 있어서, 상기 처리부가 상기 피처리체를 처리한 후에, 다음의 로트 처리의 예약이 없을 때, 및 장치의 클리닝을 포함하는 메인터넌스 후에, 상기 피처리체의 처리가 실행되지 않을 때, 상기 미처리 상태라고 판별하는 것을 특징으로 하는 처리 방법.
KR1020150141511A 2014-10-10 2015-10-08 처리 장치 및 처리 방법 KR101942613B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014208852A JP6363929B2 (ja) 2014-10-10 2014-10-10 処理装置および処理方法
JPJP-P-2014-208852 2014-10-10

Publications (2)

Publication Number Publication Date
KR20160042789A KR20160042789A (ko) 2016-04-20
KR101942613B1 true KR101942613B1 (ko) 2019-01-25

Family

ID=55917490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150141511A KR101942613B1 (ko) 2014-10-10 2015-10-08 처리 장치 및 처리 방법

Country Status (2)

Country Link
JP (1) JP6363929B2 (ko)
KR (1) KR101942613B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6948916B2 (ja) 2017-11-06 2021-10-13 東京エレクトロン株式会社 基板処理装置及び通知方法
JP2022132858A (ja) 2021-03-01 2022-09-13 東京エレクトロン株式会社 回転テーブルの制御方法及び処理装置
CN116579466B (zh) * 2023-04-25 2024-05-14 上海赛美特软件科技股份有限公司 一种晶圆加工过程中的预约方法和预约装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511460A (ja) 2008-01-31 2011-04-07 アプライド マテリアルズ インコーポレイテッド 複合窒化物半導体デバイスを製造するための処理システム
WO2012042772A1 (ja) 2010-09-29 2012-04-05 株式会社アルバック 薄膜製造方法及び薄膜製造装置
JP2014192484A (ja) 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5310283B2 (ja) 2008-06-27 2013-10-09 東京エレクトロン株式会社 成膜方法、成膜装置、基板処理装置及び記憶媒体
JP2011077399A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 被処理体の搬送方法及び被処理体処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511460A (ja) 2008-01-31 2011-04-07 アプライド マテリアルズ インコーポレイテッド 複合窒化物半導体デバイスを製造するための処理システム
WO2012042772A1 (ja) 2010-09-29 2012-04-05 株式会社アルバック 薄膜製造方法及び薄膜製造装置
JP2014192484A (ja) 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Also Published As

Publication number Publication date
JP6363929B2 (ja) 2018-07-25
KR20160042789A (ko) 2016-04-20
JP2016081952A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
TWI453853B (zh) A control device for a processing system, a control method for a processing system, and a memory medium for a memory control program
JP6688850B2 (ja) 基板処理装置、半導体装置の製造方法、および、プログラム
KR102285183B1 (ko) 기판 처리 장치를 위한 스케줄 작성 방법 및 스케줄 작성 프로그램을 기록한 기록 매체
JP4642619B2 (ja) 基板処理システム及び方法
JP2009062604A (ja) 真空処理システムおよび基板搬送方法
KR101942613B1 (ko) 처리 장치 및 처리 방법
KR101924677B1 (ko) 처리 장치 및 처리 방법
JP7137977B2 (ja) 基板処理装置及び基板処理方法
JP6435388B2 (ja) 基板処理方法および基板処理装置
JP2011243677A (ja) 基板処理装置
JP5997542B2 (ja) 真空処理装置及び真空処理方法
WO2020203205A1 (ja) 基板処理システム及び基板処理方法
JP7018370B2 (ja) 基板処理装置及び半導体装置の製造方法及びプログラム
JP6680895B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP5675416B2 (ja) 被処理体の搬送方法及び被処理体処理装置
JP2014120618A (ja) 真空処理装置及び真空処理方法
KR102151323B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 기록된 프로그램
JP6430889B2 (ja) 真空処理装置およびその運転方法
JP4963075B2 (ja) 処理装置、処理方法、および記憶媒体
JP2005259841A (ja) 基板処理装置
KR20040028678A (ko) 열처리장치 및 열처리방법
KR20240018351A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
WO2007060844A1 (ja) 基板処理装置、基板洗浄乾燥装置、基板処理方法、および、基板処理プログラム
JPH065689A (ja) 半導体基板処理システム
JP2009253217A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant