KR101940305B1 - 이온성 유전체 기반 수직구조형 전계효과 트랜지스터 - Google Patents
이온성 유전체 기반 수직구조형 전계효과 트랜지스터 Download PDFInfo
- Publication number
- KR101940305B1 KR101940305B1 KR1020150027161A KR20150027161A KR101940305B1 KR 101940305 B1 KR101940305 B1 KR 101940305B1 KR 1020150027161 A KR1020150027161 A KR 1020150027161A KR 20150027161 A KR20150027161 A KR 20150027161A KR 101940305 B1 KR101940305 B1 KR 101940305B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- dielectric
- semiconductor layer
- dielectric layer
- ionic
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 4
- 239000002070 nanowire Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000011370 conductive nanoparticle Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001894 space-charge-limited current method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법에 있어서, 기판 상에 제 1 전극, 및 제 2 전극을 형성하는 단계, 제 1 전극의 상부면에 반도체층을 형성하는 단계, 반도체층의 상부면에 제 3 전극을 형성하는 단계, 및 제 1 전극, 제 2 전극, 제 3 전극, 및 반도체층과 접하도록 유전층을 형성하는 단계를 포함한다. 이때, 유전층은 이온성 유전체를 포함한다.
Description
본 발명은 이온성 유전체 기반 수직구조형 저전력 구동 전계효과 트랜지스터, 및 제조 방법에 관한 것이다.
현재의 반도체 제조 공정에 있어서는 극소 패턴을 얼마나 신뢰성 있게 형성하느냐에 따라 반도체 소자의 미세화 및 집적화가 좌우된다. 하지만, 기존의 반도체 제조 공정은 공정 특성상 수 나노미터 이하의 소자의 제조에 있어서는 그 한계가 있고, 반도체 패터닝 및 식각 기술에 의존하는 한계가 있어왔다. 이에, 전세계의 많은 사람들이 이미 10 nm 이하, 더 나아가 1 nm 이하의, 원자 수 개의 크기를 가지는 소자를 구현하려 노력하고 있다. 이러한 소위 나노 소자의 세계는 최근 주목 받고 있는 나노 과학 기술의 핵심적인 부분의 하나로 인식되고 있다.
따라서, 기판 상에 형성되는 소자들의 크기를 축소시키면서 소자의 성능을 극대화시키기 위한 여러 가지 방법들이 연구 개발되고 있다. 예를 들어, 기판에 대해 수직한 방향으로 채널이 형성되는 수직형 트랜지스터가 개발되고 있다. 이와 관련하여, 한국 공개 특허 공보 제 10-2010-0032990호(발명의 명칭: 수직형 트랜지스터 소자)에서는 기판 상에 소정 간격으로 수직으로 세워진 복수개의 나노선, 나노선을 덮도록 형성되는 유전층, 평행으로 형성된 제 1 및 제 2 전도층을 이용하여, 수직형 트랜지스터 소자에 대한 기술을 설명하고 있다. 하지만, 나노선을 수직으로 세우기 위해 복잡한 공정과정이 필요하다는 문제점이 있다.
본 발명의 일부 실시예는 이온성 유전체 기반 수직구조형 트랜지스터를 사용함으로써, 낮은 구동 전압에서도 높은 효율을 갖는 트랜지스터를 제공하는 것을 목적으로 한다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법은 기판 상에 제 1 전극, 및 제 2 전극을 형성하는 단계, 제 1 전극의 상부면에 반도체층을 형성하는 단계, 반도체층의 상부면에 제 3 전극을 형성하는 단계, 및 제 1 전극, 제 2 전극, 제 3 전극, 및 반도체층과 접촉하도록 유전층을 형성하는 단계를 포함한다. 이때, 유전층은 이온성 유전체를 포함한다.
또한, 본 발명의 제 2 측면에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법은 기판 상에 제 1 전극을 형성하는 단계, 제 1 전극의 상부면에 반도체층을 형성하는 단계, 반도체층의 상부면에 제 3 전극을 형성하는 단계, 제 1 전극, 제 3 전극, 및 반도체층과 접촉하도록 유전층을 형성하는 단계, 및 유전층의 상부면에 제 2 전극을 형성하는 단계를 포함한다. 이때, 유전층은 이온성 유전체를 포함한다.
또한, 본 발명의 제 3 측면에 따른 이온성 유전체 기반 수직구조형 트랜지스터는 기판, 기판의 상부면에 형성된 제 1 전극 및 제 2 전극, 제 1 전극의 상부면에 형성된 반도체층, 반도체층의 상부면에 형성된 제 3 전극, 및 제 1 전극, 제 2 전극, 제 3 전극, 및 반도체층과 접촉하도록 형성된 유전층을 포함한다. 이때, 유전층은 이온성 유전체를 포함한다.
또한, 본 발명의 제 4 측면에 따른 이온성 유전체 기반 수직구조형 트랜지스터는 기판, 기판의 상부면에 형성된 제 1 전극, 제 1 전극의 상부면에 형성된 반도체층, 제 1 전극, 제 3 전극, 및 반도체층과 접촉하도록 형성된 유전층, 및 제 1 전극과 소정거리 이격되고, 유전층과 접촉하여 배치된 제 2 전극을 포함한다. 이때, 유전층은 이온성 유전체를 포함한다.
전술한 본 발명의 과제 해결 수단에 의하면, 이온성 유전체 기반 수직구조형 트랜지스터를 사용함으로써, 낮은 전력에서도 높은 효율을 가지는 효과가 있다.
또한, 본 발명의 일부 실시예는 이온성 유전체를 유전층으로 사용하여, 전압을 인가하였을 때 유전층의 내부에서, 반도체층의 분극을 유도하는 이온의 이동이 가능하다. 이로 인해, 소스 전극, 드레인 전극, 및 게이트 전극이 유전층에 접촉되어 있는 상태라면 소자의 구동이 가능하므로, 게이트 전극의 배치를 자유롭게 할 수 있어 공정이 용이해지는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 개념도이다.
도 2는 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 공정도이다.
도 3은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 순서도이다.
도 4는 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 개념도이다.
도 5는 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 공정도이다.
도 6은 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 순서도이다.
도 7은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 특성을 예시적으로 설명하기 위한 그래프이다.
도 8은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 특성을 예시적으로 설명하기 위한 그래프이다.
도 2는 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 공정도이다.
도 3은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 순서도이다.
도 4는 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 개념도이다.
도 5는 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 공정도이다.
도 6은 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 순서도이다.
도 7은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 특성을 예시적으로 설명하기 위한 그래프이다.
도 8은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 특성을 예시적으로 설명하기 위한 그래프이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 일 실시예에 따른 이온성 유전체란 유전체로 사용될 수 있는 이온결합 물질을 포함한다. 또한, 본 발명에서 사용된 수직구조의 형태는 트랜지스터의 채널 길이를 줄이기 위한 방법으로 적용되었다. 특히, 본 발명은 이온성 유전체를 포함하는 유전층을 사용하고, 유전층은 소스 전극, 게이트 전극, 드레인 전극 및 반도체층과 외접하여 위치되어 있다. 이를 이용하면, 게이트 전극을 자유롭게 배치할 수 있고, 채널의 길이를 줄인 수직구조의 장점을 활용할 수 있다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 저전력 구동 전계효과 트랜지스터, 및 제조 방법에 대하여 자세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 개념도이다.
먼저, 도 1의 (a)에 도시된 바와 같이, 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터(100)는 기판(110), 제 1 전극(120), 제 2 전극(130), 반도체층(140), 제 3 전극(150), 및 유전층(160)을 포함할 수 있다.
도시된 바와 같이, 기판의 상부면에 나란히 제 1 전극(120) 및 제 2 전극(130)이 소정거리 이격되어 형성된다. 또한, 제 1 전극(120)의 상부면에 반도체층(140)이 형성되고, 반도체층(140)의 상부면에 제 3 전극(150)이 형성되고, 제 1 전극(120), 제 2 전극(130), 제 3 전극(150), 및 반도체층(140)과 접촉하여 유전층(160)이 형성된 것을 확인할 수 있다.
도 1의 (b)는 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 유전층(160) 내에서 전압이 인가되었을 때 나타나는 현상의 개념도이다. 전압이 인가되면, 유전층(160) 내부의 이온성 유전체의 양이온과 음이온이 도 1의 (b)와 같이 이동하게 된다. 예를 들면, 양이온은 게이트 전극으로 사용되는 제 2 전극(130)으로 다가가고, 음이온은 소스와 드레인 전극으로 사용되는 제 1 전극(120) 및 제 3 전극(150)으로 향해 간다. 이로 인해, 유전층(160)상에 전기 이중층(electric double layer)을 형성하게 되고, 반도체층(140)에 반도체 캐리어(carrier)를 축적시키며, 제 1 전극과 제 3 전극 사이의 전압차이를 야기하여 전류가 흐르게 된다.
본 발명에 따르면 이온성 유전체 기반 수직구조형 트랜지스터는 박막의 적층을 통해 만들어진다. 여기에서는, 제 2 전극(120)은 게이트 전극이고, 제 1 전극 및 제 3 전극 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극이다. 구조에 대한 보다 자세한 설명은 도 2 내지 도 3을 함께 참조하여 설명하도록 한다.
다음으로, 도 2는 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 공정도이다.
도 3은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 순서도이다.
본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 방법은 기판 상에 제 1 전극, 및 제 2 전극을 형성 하고(S310), 제 1 전극의 상부면에 반도체층을 형성 하고(S330), 반도체층의 상부면에 제 3 전극을 형성하고(S350), 제 1 전극, 제 2 전극, 제 3 전극, 및 반도체층과 접촉하도록 유전층을 형성한다(S370). 이때의 유전층(160)은 이온성 유전체를 포함한다.
도 2의 (a)는 기판(110)을 보여준다. 다음으로, 도 2의 (b)를 살펴보면, 기판(110)의 상부면에 제 1 전극(120) 및 제 2 전극(130)을 형성한다(S310).
참고로, 기판(110)의 재질은 유리, 폴리머, 실리콘 웨이퍼 등일 수 있다.
제 1 전극(120) 및 제 2 전극(130)은 금속, 전도성 산화 금속, 전도성 폴리머, 전도성 카본, 전도성 나노 입자 및 유기 물질이나 전도성 물질 사이에 삽입된 나노 입자에서 선택된 전극 물질일 수 있다.
제 1 전극(120) 및 제 2 전극(130)을 형성할 때, 공정의 환경에 따라, 사용자는 기판(110)상에 소정의 두께로 전극 물질을 증착시키고, 포토리소그래피(Photolithography) 공정을 통해 원하는 형태의 전극의 패턴을 제작할 수 있으나, 이에 한정된 것은 아니다.
예를 들면, 증착된 전극 물질의 상부면에 포토레지스트를 도포하고, 마스크를 이용하여 특정 부분을 노광한 후, 패턴을 현상한다. 이후, 건식 또는 습식 식각하는 공정을 수행하여 원하는 형태가 남게 되면, 불필요한 포토레지스트는 아세톤(acetone)과 같은 유기용매로 제거하여 제 1 전극(120) 및 제 2 전극(130)을 형성할 수 있다.
다음으로, 제 1 전극의 상부면에 반도체층(140)을 형성 한다(S330).
도 2의 (c)를 살펴보면, 제 1 전극의 상부면에 반도체층(140)이 형성된 것을 확인할 수 있다. 반도체층(140)은 부분적으로 또는 전체적으로 실리콘, 갈륨비소, 인화갈륨 및 질화갈륨 등으로 형성할 수 있다. 후술하는 도 7을 통해 P형 폴리머 반도체를 이용한 이온성 유전체 기반의 수직구조형 트랜지스터의 특성을 예시적으로 설명하도록 하고, 도 8을 통해 반도체층(140)을 펜타센(Pentacene) 물질을 이용한 이온성 유전체 기반의 수직구조형 트랜지스터의 특성을 예시적으로 설명하도록 한다.
다음으로, 반도체층(140)의 상부면에 제 3 전극(150)을 형성 한다(S350). 도 2의 (d)를 살펴보면, 반도체층(140)의 상부면에 제 3 전극(150)이 형성됨을 확인할 수 있다. 제 3 전극(150)은 전술한 바와 같이, 포토리소그래피 공정을 통해 원하는 형태로 제작할 수 있다. 제 3 전극(150)도 마찬가지로, 금속, 전도성 산화 금속, 전도성 폴리머, 전도성 카본, 전도성 나노 입자 및 유기 물질이나 전도성 물질 사이에 삽입된 나노 입자에서 선택된 전극 물질일 수 있다.
다음으로, 제 1 전극(120), 제 2 전극(130), 제 3 전극(150), 및 반도체층(140)과 접촉하도록 유전층(160)을 형성한다(S370). 이때, 유전층(160)은 유전체로 사용될 수 있는 이온결합 물질을 포함한다.
제 2 전극(130)에 인가되는 전압에 따라, 유전층(160)에 포함된 이온들이 이동하고, 반도체층(140)에 인접한 이온들에 의하여 제 1 전극(120)과 제 3 전극(150) 사이에 전류가 흐른다.
다음으로, 도 4는 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 개념도이다.
도 4의 (a)를 살펴보면, 기판의 상부면에 제 1 전극(120)이 형성되고, 제 1 전극(120)의 상부면에 반도체층(140)이 형성되고, 반도체층(140)의 상부면에 제 3 전극(150)이 형성되고, 제 1 전극(120), 제 3 전극(150), 및 반도체층(140)과 접촉하도록 유전층(160)이 형성된 것을 확인할 수 있다. 또한, 제 2 전극(130)은 제 1 전극(120)과 소정거리 이격되고, 유전층(160)과 접촉하여 배치되어 있다. 특히, 제 2 전극(130)은 유전층(160)의 상부면에 배치된 것을 확인할 수 있다.
도 4의 (b)는 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 유전층(160) 내에서 전압이 인가되었을 때 나타나는 현상의 개념도이다. 전압이 인가되면, 유전층(160) 내부의 이온성 유전체의 양이온과 음이온이 도 4의 (b)와 같이 이동하게 된다. 예를 들면, 양이온은 게이트 전극으로 사용되는 제 2 전극(130)으로 다가가고, 음이온은 소스와 드레인 전극으로 사용되는 제 1 전극(120) 및 제 3 전극(150)으로 향해 간다.
이로 인해, 유전층(160)상에 전기 이중층(electric double layer)을 형성하게 되고, 반도체층(140)에 반도체 캐리어(carrier)를 축적시키며, 제 1 전극과 제 3 전극 사이의 전압차이를 야기하여 전류가 흐르게 된다. 구조에 대한 보다 자세한 설명은 도 5 내지 도 6을 함께 참조하여 설명하도록 한다.
도 5는 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 공정도이다.
도 6은 본 발명의 다른 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 순서도이다.
본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 제작 방법은 기판 상에 제 1 전극(120)을 형성하는 단계(S610), 제 1 전극의 상부면에 반도체층(140)을 형성하는 단계(S630), 반도체층(140)의 상부면에 제 3 전극(150)을 형성하는 단계(S650), 제 1 전극(120), 제 3 전극(150), 및 반도체층(140)을 에워싸도록 이온성 유전체를 포함하는 유전층(160)을 형성하는 단계(S670), 및 유전층(160)의 상부면에 제 2 전극(130)을 형성하는 단계(S690)를 포함한다.
각각의 단계에서 행해지는 공정은 전술한 도 2 내지 도 3에서 행해진 바와 동일하므로, 설명을 생략하기로 한다. 다만, 유전층(160)의 상부면에 제 2 전극(130)이 형성됨에 따라, 제 1 전극(120), 제 3 전극(150), 반도체층(140), 및 제 2 전극(130)은 모두 이온성 유전체를 포함하는 유전층(160)과 접촉하고 있는 형태이다.
또한, 경우에 따라서는, 제 2 전극(130)은 제 1 전극(120)에서 소정거리 이격된 상태로 유전층(160)의 측부면에 배치될 수도 있다. 제 2 전극(130)의 위치는, 공정의 환경에 따라, 사용자가 적절하게 조절할 수 있다. 제 2 전극(130)은 게이트 전극으로 작동하며, 전하 주입 및 수송 특성을 변화시키고, 제 1 전극(120) 및 제 3 전극(150)으로 흐르는 전류를 조절하게 된다.
한편, 도 7은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 특성을 예시적으로 설명하기 위한 그래프이다.
도 7은 전술한 방법으로 트랜지스터를 제작하되, 반도체층(140)으로 P형 폴리머 반도체(p-type polymer semiconductor)를 이용하였고, 전달곡선(Transfer curve, 도 7의 (a))과 출력곡선(Output curve, 도 7의 (b))을 측정한 그래프이다. 출력곡선(b)을 살펴보면, 200nm정도 되는 반도체층(140)이 채널상에서 길이로써 작용하기 때문에 짧은 채널에서 나타나는 공간전하 제한전류(Space Charge Limited Current, SCLC)현상이 관찰되는 것을 확인할 수 있다. 또한, 이온성 유전체에 의한 전기 이중층의 형성으로 소자가 구동되는 원리이기 때문에, 출력곡선, 전달곡선을 확인해 본 바, 모두 낮은 전압에서 트랜지스터의 구동이 원활하게 이루어짐을 알 수 있다.
한편, 도 8은 본 발명의 일 실시예에 따른 이온성 유전체 기반 수직구조형 트랜지스터의 특성을 예시적으로 설명하기 위한 그래프이다.
도 8은 반도체층(140)으로 작은분자 P형 반도체(Small molecule P-type semiconductor)인 펜타센(Pentacene)을 이용하여 제작된 소자의 전달곡선이다. 전술한 도 7과 마찬가지로, 200nm 정도의 펜타센의 두께가 채널의 길이로써 작용하기 때문에 높은 전류 값을 얻어 낼 수 있으며, 전기 이중층의 형성으로 인해 낮은 전압에서도 구동이 가능함을 확인할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 이온성 유전체 기반 수직구조형 트랜지스터
110: 기판
120: 제 1 전극
130: 제 2 전극
140: 반도체층
150: 제 3 전극
160: 유전층
110: 기판
120: 제 1 전극
130: 제 2 전극
140: 반도체층
150: 제 3 전극
160: 유전층
Claims (10)
- 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법에서,
기판 상에 서로 이격되어 배치되도록 제 1 전극 및 제 2 전극을 형성하는 단계;
상기 제 1 전극의 상부면에 반도체층을 형성하는 단계;
상기 반도체층의 상부면에 제 3 전극을 형성하는 단계; 및
상기 제 1 전극, 상기 제 2 전극, 상기 제 3 전극, 및 상기 반도체층과 접촉하도록 유전층을 형성하는 단계를 포함하되,
상기 제 1 전극, 반도체층 및 제 3 전극은 상기 유전층에 의하여 상기 제 2 전극과 분리되도록 형성되고,
상기 유전층은 이온성 유전체를 포함하는 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법. - 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법에 있어서,
기판 상에 제 1 전극을 형성하는 단계;
상기 제 1 전극의 상부면에 반도체층을 형성하는 단계;
상기 반도체층의 상부면에 제 3 전극을 형성하는 단계;
상기 제 1 전극, 상기 제 3 전극, 및 상기 반도체층과 접촉하도록 유전층을 형성하는 단계; 및
상기 유전층의 상부면에 상기 제 1 전극 및 제 3 전극의 형성 영역과 이격되어 배치되도록 제 2 전극을 형성하는 단계를 포함하되,
상기 제 1 전극, 반도체층 및 제 3 전극은 상기 유전층에 의하여 상기 제 2 전극과 분리되도록 형성되고,
상기 유전층은 이온성 유전체를 포함하는 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 전극은 게이트 전극이고,
상기 제 1 전극 및 상기 제 3 전극 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극인 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 유전층은
유전체로 사용될 수 있는 이온결합 물질을 포함하는 것인 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 전극에 인가되는 전압에 따라 상기 유전층에 포함된 이온들이 이동하고, 상기 반도체층에 인접한 이온들에 의하여 상기 제 1 전극과 제 3 전극 사이에 전류가 흐르는 것인 이온성 유전체 기반 수직구조형 트랜지스터의 제조 방법. - 이온성 유전체 기반 수직구조형 트랜지스터에서,
기판;
상기 기판의 상부면에 서로 이격되어 배치되도록 형성된 제 1 전극 및 제 2 전극;
상기 제 1 전극의 상부면에 형성된 반도체층;
상기 반도체층의 상부면에 형성된 제 3 전극; 및
상기 제 1 전극, 상기 제 2 전극, 상기 제 3 전극, 및 상기 반도체층과 접촉하도록 형성된 유전층을 포함하되,
상기 제 1 전극, 반도체층 및 제 3 전극은 상기 유전층에 의하여 상기 제 2 전극과 분리되도록 형성되고,
상기 유전층은 이온성 유전체를 포함하는 이온성 유전체 기반 수직구조형 트랜지스터. - 이온성 유전체 기반 수직구조형 트랜지스터에서,
기판;
상기 기판의 상부면에 형성된 제 1 전극;
상기 제 1 전극의 상부면에 형성된 반도체층;
상기 반도체층의 상부면에 형성된 제 3 전극;
상기 제 1 전극, 상기 제 3 전극, 및 상기 반도체층과 접촉하도록 형성된 유전층; 및
상기 제 1 전극 및 제 3 전극의 형성 영역과 소정거리 만큼 이격되어 배치되고, 상기 유전층과 접촉하여 배치된 제 2 전극을 포함하되,
상기 제 1 전극, 반도체층 및 제 3 전극은 상기 유전층에 의하여 상기 제 2 전극과 분리되도록 형성되고,
상기 유전층은 이온성 유전체를 포함하는 이온성 유전체 기반 수직구조형 트랜지스터. - 제 6 항 또는 제 7 항에 있어서,
상기 제 2 전극은 게이트 전극이고,
상기 제 1 전극 및 상기 제 3 전극 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극인 이온성 유전체 기반 수직구조형 트랜지스터. - 제 6 항 또는 제 7 항에 있어서,
상기 유전층은
유전체로 사용될 수 있는 이온결합 물질 포함하는 것인 이온성 유전체 기반 수직구조형 트랜지스터. - 제 6 항 또는 제 7 항에 있어서,
상기 제 2 전극에 인가되는 전압에 따라 상기 유전층에 포함된 이온들이 이동하고, 상기 반도체층에 인접한 이온들에 의하여 상기 제 1 전극과 제 3 전극 사이에 전류가 흐르는 것인 이온성 유전체 기반 수직구조형 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150027161A KR101940305B1 (ko) | 2015-02-26 | 2015-02-26 | 이온성 유전체 기반 수직구조형 전계효과 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150027161A KR101940305B1 (ko) | 2015-02-26 | 2015-02-26 | 이온성 유전체 기반 수직구조형 전계효과 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160104321A KR20160104321A (ko) | 2016-09-05 |
| KR101940305B1 true KR101940305B1 (ko) | 2019-01-18 |
Family
ID=56938770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150027161A KR101940305B1 (ko) | 2015-02-26 | 2015-02-26 | 이온성 유전체 기반 수직구조형 전계효과 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101940305B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012025190A1 (en) | 2010-08-27 | 2012-03-01 | Karlsruher Institut für Technologie | Electrochemically-gated transistor and a method for its manufacture |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070019634A (ko) * | 2003-08-29 | 2007-02-15 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 수직 유기 전계효과 트랜지스터 |
| KR20120130149A (ko) * | 2012-10-26 | 2012-11-29 | 숭실대학교산학협력단 | 플렉시블 전계효과 트랜지스터 및 이의 제조 방법 |
-
2015
- 2015-02-26 KR KR1020150027161A patent/KR101940305B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012025190A1 (en) | 2010-08-27 | 2012-03-01 | Karlsruher Institut für Technologie | Electrochemically-gated transistor and a method for its manufacture |
Non-Patent Citations (1)
| Title |
|---|
| (비특허문헌)2013.12.* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160104321A (ko) | 2016-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4991814B2 (ja) | 半導体装置およびその製造方法 | |
| TW201829293A (zh) | 半導體元件 | |
| US9412815B2 (en) | Solution-assisted carbon nanotube placement with graphene electrodes | |
| CN106463621B (zh) | 制造有机晶体管的方法和有机晶体管 | |
| US8022393B2 (en) | Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process | |
| JP2006128233A (ja) | 半導体材料および電界効果トランジスタとそれらの製造方法 | |
| US7511344B2 (en) | Field effect transistor | |
| KR20110097444A (ko) | 반도체 소자 및 그 제조 방법 | |
| US8895425B2 (en) | Method of forming channel layer of electric device and method of manufacturing electric device using the same | |
| KR101940305B1 (ko) | 이온성 유전체 기반 수직구조형 전계효과 트랜지스터 | |
| JP2008071898A (ja) | カーボンナノチューブ電界効果トランジスタ及びその製造方法 | |
| KR100919889B1 (ko) | 나노선 트랜지스터 제조방법 | |
| JP6490679B2 (ja) | 複数の注入層をもつ高電圧電界効果トランジスタ | |
| TW201742126A (zh) | 環閘極ｉｉｉ－ｖ族量子井電晶體及鍺無接面電晶體及其製造方法 | |
| KR100584719B1 (ko) | 쓰리-게이트 전계효과 분자트랜지스터 및 그 제조방법 | |
| KR100496432B1 (ko) | 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법 | |
| JP6300214B2 (ja) | トンネル電界効果トランジスタによる集積回路及びその製造方法 | |
| US11121335B2 (en) | Carbon nanotube transistor and logic with end-bonded metal contacts | |
| JP6133221B2 (ja) | 単一電荷転送素子 | |
| US11545641B2 (en) | N-type end-bonded metal contacts for carbon nanotube transistors | |
| JP2019091822A (ja) | 半導体装置 | |
| KR101693663B1 (ko) | 인버터 소자 및 이의 제조 방법 | |
| KR102131900B1 (ko) | 저전압 구동 스위칭소자 및 이의 제조 방법 | |
| KR101012265B1 (ko) | 상온동작 단전자 소자의 제작방법 | |
| JPWO2010116768A1 (ja) | 有機薄膜トランジスタ及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL NUMBER: 2016101007156; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20161222 Effective date: 20181123 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant |