KR101897191B1 - 실리콘 웨이퍼 붕소 도핑 방법 - Google Patents

실리콘 웨이퍼 붕소 도핑 방법 Download PDF

Info

Publication number
KR101897191B1
KR101897191B1 KR1020167028464A KR20167028464A KR101897191B1 KR 101897191 B1 KR101897191 B1 KR 101897191B1 KR 1020167028464 A KR1020167028464 A KR 1020167028464A KR 20167028464 A KR20167028464 A KR 20167028464A KR 101897191 B1 KR101897191 B1 KR 101897191B1
Authority
KR
South Korea
Prior art keywords
chamber
boron
gas
carrier gas
silicon
Prior art date
Application number
KR1020167028464A
Other languages
English (en)
Other versions
KR20160122860A (ko
Inventor
이본 펠레그렝
Original Assignee
셈코 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 셈코 테크놀로지스 filed Critical 셈코 테크놀로지스
Publication of KR20160122860A publication Critical patent/KR20160122860A/ko
Application granted granted Critical
Publication of KR101897191B1 publication Critical patent/KR101897191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 목적은 반응성 기체와 기체 상태의 붕소 전구체의 캐리어 기체를 도입하기 위한 수단이 배치되고, 한 끝단이 벽을 포함하는 로의 챔버 내에서 기판에 놓인 실리콘 웨이퍼의 P-형 붕소 도핑 방법이며, 상기 방법은 a) 챔버 내에서, 반응성 기체를 캐리어 기체 내에 희석된 삼염화 붕소 BCl3 와 1 kPa 내지 30 kPa의 압력 및 800℃ 내지 1100℃의 온도에서 반응시켜 붕소 산화물 B2O3 유리 층을 형성하는 단계, b) N2 + O2 대기 및 1 kPa 내지 30 kPa의 압력 하에서 실리콘 내 원소 붕소의 확산을 수행하는 단계를 포함한다. 상기 도핑 방법을 수행하기 위하여 설계된 로 뿐만 아니라 이의 응용-특히 광전지 응용을 위한, 대규모의 붕소-도핑된 실리콘 슬라이스의 제조-가 또한 청구된다.

Description

실리콘 웨이퍼 붕소 도핑 방법{METHOD FOR BORON DOPING SILICON WAFERS}
본 발명은 반도체 및 광 전지(photovoltaic cell) 생산 공정에 포함되는 실리콘 웨이퍼 제조 분야에 관한 것이며, 특히 실리콘 웨이퍼를 도핑하는 방법에 관한 것이다.
본 발명의 목적은 전구체로서 삼염화 붕소(boron trichloride)를 사용하는 실리콘의 P-형 붕소 도핑 공정이며, 이러한 공정은 감압 하에서 수행된다. 상기 도핑 공정을 실현하도록 고안된 로(furnace) 뿐만 아니라 대규모의 붕소-도핑된 실리콘 슬라이스의 제조에 대한 이들의 응용 또한 목 발명의 목적이다.
전자기기뿐만 아니라 태양 전지(solar cell) 용 집적 회로를 개발하는 공정에서, 반도체 생산은 도핑에 의한 실리콘 물질의 근본적인 개질에 주로 기초하는 기술에 의존한다. 물질의 도핑은 그 매트릭스 원자 내로 또 다른 물질을 도입시키는 단계로 구성된다. 이러한 원자들은 특정한 초기 원자들에 의해 치환될 것이며 그에 따라 더 많은 전자를 도입시키거나 정공을 생성할 것이다. 실리콘 메쉬(silicon mesh) 내로의 전자-결핍 원소의 삽입은 양(positive)으로 하전될 것으로 간주되는 물질을 야기하며, 이에 따라 P-형 도핑이라는 용어를 사용한다. 붕소 원소는 이러한 도핑 유형을 생성한다.
도핑은 특정 압력 및 온도에서 수행되는 반응기 또는 로(furnace)에서 흔히 수행된다. 도핑 원소는 증기 상태의 전구체 화합물의 형태로 로(furnace) 내로 도입되며, 여기서 상기 도핑 원소는 1종 또는 그 이상의 반응성 기체와 반응하여 도핑 화합물을 생성하고 상기 도핑 화합물은 그 자체로(per se) 증착되고 도핑제(doping agent)를 실리콘의 원자 네트워크 내에 확산시킨다. 상기 도핑 화합물은 실리콘 웨이퍼의 표면으로 상기 도핑 화합물을 유도하는 역할을 하는 캐리어 기체를 사용하여 로의 챔버 내로 도입된다. 이를 위하여, 캐리어 기체 내에서 상기 전구체의 공급원과 접촉함으로써 희석되며, 상기 전구체의 공급원은 고체, 액체, 또는 기체상태의 공급원일 수 있다.
산업적인 생산을 위하여, 수평 또는 수직 로가 사용되며, 상기 로의 챔버는 일반적으로 원통형 튜브(cylindrical tube) 모양을 하며 그 안에서 실리콘 웨이퍼가 석영 또는 실리콘 카바이드로 제조된 기판 위에 배열된다. 챔버의 한쪽 끝단에 웨이퍼의 도입을 가능하게 하는 도어(door)가 장착된다. 다른 쪽 끝단은 고정된 말단 벽(terminal 벽)에 의해 막힌다. 도핑 기체, 캐리어 기체, 및 반응성 기체는 챔버의 벽 중 어느 하나를 통하여, 편리하게는 상기 말단 벽을 통하여 도입될 수 있다.
작업 조건, 특히 온도 및 압력이 반응기 내 유체의 역학(dynamics)에 대한 임계 파라미터라는 것이 알려져 있을 뿐만 아니라, 또한 선정된 선택사항에 따라 많이 다를 수 있는 형성된 화합물에 대한 반응 속도론에 상기 작업조건들이 결정적인 영향을 미친다는 것도 알려져 있다. 특히, 반응기에 대하여 공격적이며 작업자에게 유해한 화합물의 형성을 방지하는 것, 및 도핑 품질을 떨어뜨리고, 챔버를 오염시키고 기체상태 방출물을 오염시키는 부수적인 반응 생성물의 생성을 제한하는 것이 필수적이다.
반응기의 전체 길이에 걸쳐 배열된 웨이퍼의 균질한 웨팅(wetting)(즉, 처리될 모든 표면과 기체상태 혼합물의 접촉), 및 웨이퍼의 전체 표면에 걸친 균일한 증착을 얻기 위하여 기체상태 순환이 최적이라는 것은 당연하다. 또한, 바람직하지 않은 반응 생성물의 형성이 야기되지 않으면서, 바람직한 화합물이 형성되고 올바르게 증착되도록, 전구체의 산화가 제어되어야 하는 것이 필수적이다.
대기압에서의 로 내에서 수행되기 때문에 "개방 튜브(open tube)"라 불리는, 가장 많은 사용되는 도핑 공정에 따르면, 실리콘 웨이퍼는 로 안으로 도입되고 일반적으로 800℃ 내지 1200℃의 온도가 가해진다. 이러한 온도는 실리콘 웨이퍼의 표층(superficial layer)에서 도핑제의 확산에 의한 침투를 보장하기 위하여 필수적이다.
그렇지만, 이러한 공정은 로 및 주변에서의 산의 유포에 대한 심각한 위험부담을 발생시킨다. 반응성 챔버 내에서, 도핑제로부터 수득된 이러한 산의 존재는 웨이퍼 처리의 반복성에 대하여 악영향을 미치며 종종 HCl에 의한 실리콘 표면의 피팅(pitting)이라는 문제점을 야기시킨다. 있을 수 있는 로 주변으로의 산 증기의 방출은 연장된 유지보수 작업정지 및 생산성 손실을 야기한다.
챔버의 한 지점으로부터 다음 지점까지의 상당한 결핍 때문에, 기체는 웨이퍼 전반에 걸쳐 균질한 분포를 얻기 위하여 높은 유량으로 보내져야 하며, 이는 기체의 상당한 손실 및 그로 인하여 처리될 방출수의 상당한 손실을 야기한다. 이러한 결핍 때문에, 과도한 비용 증가 없이 도핑의 우수한 균일성을 얻기 위하여, 로는 적당한 크기를 유지해야 하며, 가장 적당한 치수(10 cm2 미만)의 웨이퍼를 처리해야 하며, 비교적 넓은 공간(5 mm 초과)이 각 웨이퍼 사이에 제공되어야 한다. 따라서 로에 로드(load)될 수 있는 웨이퍼의 수는 약 50 유닛(unit)으로 제한된다. 이러한 제한은 태양 전지(solar cell)용 웨이퍼 제조에 특히 불리하다.
더욱 구체적으로 붕소 도핑에 관하여, 상기 문제점을 해결하기 위한 목적으로 도핑 방법을 개선하려는 시도가 있었다. 상이한 붕소 공급원을 사용하려는 시험이 실시되었다. 그렇지만, 극복해야 할 많은 장애가 있다. 테트라-에틸-오르토-실리케이트(tetra-ethyl-ortho-silicate, TEOS)와 혼합된 붕산이 제거되어야 하는데, 왜냐하면, 최대 순도에도 불구하고 이것은 수율을 감소시키는 철을 여전히 함유하기 때문이다. 종래의 BBr3는 독성이며 작업자뿐만 아니라 장비에 대하여도 해로운 액체이다. 독성 기체인 디보레인(Diborane)은 확실한 안전상의 이유 때문에 방출되어야만 한다. 이러한 단점 때문에, 제조자는 낮은 독성을 갖는 기체상태의 전구체를 사용하는 기술을 추구하고 있다.
삼염화 브롬(Bromine trichloride)이 이러한 조건을 만족하는 기체상태 화합물이다. 그렇지만, 그 반응성 제어의 어려움 때문에 이는 포기되었었다. 본 주제에 대하여, BCl3에 의한 실리콘 웨이퍼의 붕소 도핑 방법을 개시하고 있는 특허 US 4 381 213을 언급할 수 있으며, 상기 특허는 수많은 단계를 요구한다. 후속 단계에서 붕소 화합물의 반응에 의해 형성되는 공격적인 생성물로부터 웨이퍼의 표면을 보호하기 위하여 50 옹스트롱의 산화물층이 먼저 형성된다. 그 후, 붕소 전구체를 함유하는 기체상태 조성물이 산화 기체와 동시에 반응기 내로 도입되며, 전체 혼합물 반응은 웨이퍼 상에 붕소-함유 화합물의 층을 형성하기 위한 6.7 Pa 내지 66.5 Pa 의 제어된 압력 하에 놓인다. 최종적으로, 가열 단계가 붕소의 재분배 및 원하는 깊이에서의 웨이퍼 내 붕소의 침투(incorporation)를 야기한다. 그렇지만, 여전히 붕소-함유 층의 재-산화를 달성하여 웨이퍼의 표면에 손상을 주기 않으면서 상기 층이 제거되어야 하는 단계가 남아 있다.
웨이퍼 사이의 공간을 증가시키거나 또는 기체 유량을 증가시키려는 일부 접근방법이 시도되었으나, 전술한 바와 같이 이러한 접근방법은 만족스럽지 못하다. 낮은 압력 하에서의 처리에 대한 또 다른 접근방법에 시도되었으나, 이러한 기술은 그 활용성에 있어서 매우 제한적이다. 또 다른 접근방법은 이온 주입과 같은 매우 상이한 기술의 사용으로 선회하였으나, 이는 본 명세서에서 목표로 하는 응용분야에는 적절하지 않은 매우 성가신 경제적 및 산업적 특징이 있다.
따라서, 균질하고, 재현가능하며 안정적인, 붕소에 의한 실리콘의 도핑을 실시하는 것을 가능하게 하고, 기체의 적당한 소비가 수반되면서 한 사이클에서 대규모 크기의 100 개 이상의 웨이퍼를 처리하는 것을 가능하게 하는 기술의 사용에 대한 수요가 존재하며, 이러한 수요는 수년간 발현되었으며 현재까지 실현되지 않았다.
본 발명은 붕소에 의해 실리콘을 도핑하기 위한 신규한 방법을 제안함으로써 상기 수요를 만족하고 전술한 문제점을 해결하는 것을 목적으로 한다.
제안된 방법은 감소된 압력, 즉 부압(sub-atmospheric pressure)의 압력에서 수행되는 장점을 제공하며, 이러한 압력은 수 파스칼 차수에서 수행되는 LPCVD (for Low Pressure Chemical Vapor Deposition) 기술로부터 야기되는 공정 압력에 비해 매우 우수하다. 정의된 작업 조건은, 도핑 원소의 전구체 화합물로서, 제어하기 어려운 반응성을 갖는 것으로 알려진 기체인 삼염화 붕소 BCl3(트리클로로보레인으로 불림)를 사용하는 것을 가능하게 한다. 이러한 특정 작업 조건의 개발로 인하여, 사용자가 조작하기 비교적 쉽다는 장점을 제공하는, 전구체 기체를 사용하는 붕소 도핑을 수행하는 것이 이제부터 가능하다. 제안된 방법의 또 다른 장점은 특정한 순서에서의 기체의 완전한 혼합에 기인하는데, 이는 웨이퍼의 전반에 걸쳐 균일한 증착을 촉진한다. 따라서 성능 수준은, 대량으로 대규모의 웨이퍼의 도핑 수행의 가능성을 개시하였으며, 특히 매우 우수한 수율 및 전례 없는 안전 조건 하에서의 광 전지의 제조에 특히 유용하다.
전구체의 산화 및 증착 그 후 실리콘층에서의 붕소의 확산을 수행하기 위한 또 다른 산업적인 제한점이 관찰되며 처리된 웨이퍼의 고-품질 도핑에서 가장 큰 문제가 된다.
따라서, 본 발명은 로의 챔버 내에서 기판상에 위치한 실리콘 웨이퍼의 붕소 도핑 방법을 목적으로 하며, 상기 로의 챔버에서 한 끝단은 벽을 구비하며 그 내부에 반응성 기체 및 기체 상태의 붕소 전구체의 캐리어 기체를 도입하는 수단이 위치하며, 상기 방법은 다음 단계를 포함한다:
a) 챔버 내에서, 반응성 기체를 캐리어 기체 내에 희석된 삼염화 붕소 BCl3 와 1 kPa 내지 30 kPa의 압력 및 800℃ 내지 1100℃의 온도에서 반응시켜 붕소 산화물 B2O3 유리 층을 형성하는 단계,
b) N2 + O2 대기 및 1 kPa 내지 30 kPa의 압력 하에서 실리콘 내 원자 붕소의 확산을 수행하는 단계.
도어에 의해 밀폐적으로 밀봉되며 그 내부로 웨이퍼가 도입되는 챔버가 구비된, 예를 들면 통상 수평 원통형 튜브 모양인, 로 내에서 상기 방법이 수행된다. 상기 로는 전술한 단계를 수행하기 위하여 완전하게 제어된 흐름 및 압력 조건 하에서 챔버로 기체를 주입하는 파이프를 포함한다. 기체의 추출은 반응기의 벽에 위치한 또 다른 파이프에 의해 보장된다. 이러한 파이프의 개구는 기체 주입 파이프의 반대쪽 끝단, 바람직하게는 왼쪽 측면상의 끝단에 배치된다. 예를 들면 전기 저항기로 구성된 가열 수단이 챔버 주위에 배치되고, 이는 챔버와 떨어져 있거나 또는 챔버와 접촉한다.
로에는 기체 추출 수단이 구비되는데, 상기 기체 추출 수단은 전술한 배기 파이프에 연결된 흡입 수단을 포함하며, 이는 챔버 내의 일정하며 제어된 부분적인 진공을 생성하는데 기여한다. 상기 흡입은 챔버 내 기체의 속도를 통제하고 유지시키면서 동시에 유출물을 일정하게 배출시켜서 반응 동안의 화학적 균형을 바람직하게 조절한다. 이러한 기체 추출 수단은 필수 성분으로서 막 펌프(membrane pump)를 가지며 막 펌프의 구성요소들은 과불소화(perfluorinated) 중합체 화합물로 구성된 기체와 접촉하고 있다. 동일한 방식으로, 반응성 기체와 접촉하는 모든 구성요소들은 과불소화 중합체, 석영 또는 실리콘 카바이드로 제조된다.
상기 방법에 따르면, 첫 번째 단계에서, 붕소 전구체가 분해되어 산화물 화합물 B2O3를 생성하며 이는 유리 형태로서 웨이퍼의 실리콘 상에 증착되며, 두 번째 단계에서, 실리콘 내에서의 붕소 원자의 확산이 일어나고 반도체 특성의 국소적인 변형이 생기며, 이에 따라 본 단계는 본질적으로 실리콘의 도핑을 수행한다.
LPCVD와 같은 낮은 압력 및 대기압 기술에서 사용되는 기구 및 방법과는 달리, 이러한 두 단계는 소위 부압(sub-atmospheric pressure)으로 불리는 압력 수준에서 수행되며 부분적인 진공(partial vacuum)의 생성을 위한 비교적 단순한 수단과 호환될 수 있다.
본 명세서의 목적을 위하여, 반응성 기체는 전구체 기체와 반응하는 기체를 의미한다(전구체 기체 자체는 제외). 전형적으로, 명확성을 위하여 또 다른 기체가 사용될 수 있음에도 불구하고, 전술한 반응성 기체는 산소 및 수소이며, 캐리어 기체는 질소가 된다. 캐리어 기체는, 해당 방법의 단계에 따라 전구체 기체를 함유하거나 또는 함유하지 않고 챔버 내로 도입될 수 있으며, 이는 문맥상 명확하지 않은 경우 구체화될 것이다. 해당 화학 반응의 주된 특징 및 특히 이들의 속도론은 V. Geiss and E. Froschle in J. Electrochem. Soc.: Solid State Science and Technology, Jan 1976, pp. 133 - 136에 개시되어 있다.
물리적 값(온도,압력, 유량 등)은 보통의 온도 및 압력 조건을 참고하여 제공된다는 것이 또한 강조된다.
본 발명의 특정 구체 예에 따르면, 단계 b)에서, 챔버 내 압력은 15 kPa 내지 30 kPa (즉 150 mbar 내지 300 mbar)이다. 따라서, 상기 방법의 이러한 두 번째 단계 동안, 첫 번째 단계의 압력과 동일하게 압력을 유지하거나, 또는 최종 생성물의 원하는 품질에 손상을 주지 않으면서 실리콘 네트워크 내 도핑제(doping agen)의 확산을 촉진하는 것이 바람직한 경우 압력을 증가시키는 것이 가능하다.
본 발명의 목적인 본 방법의 바람직한 한 가지 특징에 따르면, 단계 a) 및 b) 동안, 웨이퍼 근처의 챔버 영역의 온도는 900℃ 내지 1000℃이다. 관심의 대상은 구체적으로 처리 영역, 즉 사이클 동안 웨이퍼가 놓이고 전구체의 증착이 일어나는 로의 영역이며, 로의 다른 부분은 이후에 제시되는 다른 방법으로 온도가 제어된다.
본 발명의 한 가지 유리한 구체 예에서, 단계 a)에서, 삼염화 붕소는 챔버 내에 20 cm3/분 내지 100 cm3/분의 유량으로 제공된다. 바람직하게는, 삼염화 붕소는 주입된 산소의 유량의 약 1/4인 유량으로 챔버 내로 도입된다.
전술한 바와 같이, 삼염화 붕소는 캐리어 기체를 사용하여 분배되는데, 캐리어 기체는 천연 기체, 예를 들면 질소 또는 아르곤이다. 예상과 다르게, 희석 인자(dilution factor)는 매우 클 수 있다. 따라서, 본 발명에 따르면, 삼염화 붕소는 3 부피% 내지 95 부피% 농도로 캐리어 기체 내에 희석된다.
본 발명이 목적인 상기 방법의 또 다른 유리한 특징에 따르면, 챔버 내로 주입되는 전체 기체 유량은 5 리터/분 미만이다.
본 발명이 목적인 상기 방법의 또 다른 유리한 특징에 따르면, 반응성 기체와 삼염화 붕소의 캐리어 기체는 웨이퍼를 축적하는 처리 영역과 끝단 벽 사이의 챔버 부분에 위치한 자유 영역으로 도입되며, 여기서 상기 웨이퍼를 플러싱(flushing) 및 웨팅(wetting)하기 전에 상기 반응성 기체와 삼염화 붕소의 캐리어 기체가 혼합되며, 상기 자유 영역은 유리하게는 챔버 전체 부피의 10% 내지 20%를 차지한다.
실제로, 기체의 혼합이 엑스 시츄(ex situ), 즉 챔버 내로의 주입 이전에 일어난다면, 관여된 화합물의 높은 반응성 때문에 반응을 제어하기 어렵다. 반대로, 기체의 혼합이 웨이퍼 수준에서 일어난다면, 도핑의 균질성은 매우 나쁘며, 재현가능성은 불확실하다.
반응성 기체와 전구체의 혼합이 인 시츄(in situ), 즉 웨이퍼가 없는 자유 공간 수준에서 바로 챔버 내에서 일어날 때, 산화물의 증착은 만족스러우며, 이러한 방법이 본 목적을 위하여 제공된다. 따라서 상기 자유 공간이 필수적이며, 함께 반응해야 하는 서로 다른 기체의 혼합을 최적의 방식으로 수행하고 그에 따라 붕소 산화물의 증착을 수행하는데 적절하다. 바람직하게는, 주입하기 위하여, 상기 자유 영역은 도어가 구비된 로의 끝단의 반대쪽 측면에 위치한다.
본 발명에 따르는 상기 방법의 또 다른 유리한 특징에 따르면, 단계 a)에서, 챔버의 자유 영역 내 온도는 처리 영역의 온도보다 5% 내지 15%, 바람직하게는 약 10% 더 낮다. 본 명세서에서 사용되는 챔버의 가열 수단은 공지된 바와 같이, 조절가능하고 조절가능한 종단 열 특성(longitudinal thermal profile)의 실현을 가능하게 하는 수 개의 독립 구성요소으로 구성된다. 이러한 구성요소 중 하나는 상기 자유 영역에 놓이며 개별적인 방식으로 제어되어 챔버의 처리 영역의 온도보다 더 낮은 상기 자유 영역의 온도를 얻는다.
유리한 방식으로, 본 발명에 따르는 방법에서, 전구체와 반응하는 기체는 산소 및 수소이며, 캐리어 기체는 질소이고, 상기 기체 각각은 별도의 파이프에 의해 챔버로 도입된다. 처리되는 동안 캐리어 기체에 전구체가 로드(load)되는 것은 말할 필요도 없으나, 처리 자체와 관련된 작업 동안 전구체가 그 자체로 도입될 수도 있다.
따라서, 다른 기술과는 달리, 반응성 기체 및 도핑제의 전구체(H2, O2 및 BCl3)는 별도로 주입되며 소정의 온도에서 챔버로 들어가는 시간부터 반응이 시작된다. 혼합은 웨이퍼에 도달하기 전에 덜 뜨거운 자유 영역에서 수행될 수 있을 때 더욱 효과적이다. 이는 전구체의 산화 및 증착을 유발하는 화학 반응이 일어나기 전에 N2-BCl3와 H2의 혼합물을 균질화시키는 장점을 제공한다. 따라서 단지 챔버 내에서 일어나는 반응 속도론의 우수한 제어를 얻을 수 있다.
본 발명의 목적인 상기 방법의 바람직한 특징에 따르면, 붕소 전구체가 있거나 또는 없을 수 있는 캐리어 기체 및 수소는 끝단 벽 근처에 있는 챔버의 자유 영역으로 도입되고, 산소는 처리 영역 근처에 도입된다. 따라서, 캐리어 기체에 희석된 전구체 기체 및 수소는, 웨이퍼가 차지하는 위치와 가능한 한 가장 가까운, 가장 뜨거운 영역 근처에서, 산소와 반응하기 전에 혼합된다. 더욱이, 기체들은 추출 파이프에 의해 배기되며, 상기 추출 파이프의 개구는 끝단 벽의 반대쪽에서 개방되며, 상기 파이프는 챔버 내의 압력을 조절하고 제어하기 위한 시스템이 구비된 흡입 유닛에 연결된다. 반응 속도록은 이러한 장치에 의해 개선되는 것으로 나타난다.
본 발명의 특정 구체 예에 따르면, 단계 a)에서, 기체들은 다음의 부피 비율로써 챔버에 도입된다:
- 캐리어 기체 + 붕소의 전구체: 55% 내지 80%,
- 수소: 0.5% 내지 15%,
- 산소: 15% 내지 30%.
이러한 특정한 비율은 균질성과 균일성의 조건을 만족하는, 붕소-도핑된 실리콘 층의 제조에 대한 여러 값들 중 가능한 값의 조합을 예시한다. 예를 들면, 1/4 산소, 1/8 수소 및 5/8 캐리어 기체 + 전구체를 사용할 수 있다. 또한, 뜻밖에도, 소량의 수소가 상기 방법의 완전히 만족할만한 실행에 충분하였음이 밝혀졌다.
또한, 유리한 방식에서, 본 발명에 따르는 방법은 단계 a)에 앞서는 단계를 포함하며, 상기 단계 동안 반응성 기체 및 캐리어 기체의 작업 파라미터-즉 유량, 압력, 플럭스, 및 온도-가 안정화된다. 짧은(수십 초 동안 지속됨) 이러한 단계 동안, 실리콘의 표면 습윤 산화(superficial moist oxidation)가 일어나며, 이는 전구체와 실리콘의 접촉 동안 SiyBx와 같은 바람직하지 않은 화합물의 형성을 방지한다. 산소와 수소의 반응에 의해 수증기가 형성된다.
본 발명에 따르는 방법에 의한 제조에 대하여, 해당 분야의 통상의 기술자는 도핑 원소의 농도 및 실리콘 내 침투 깊이와 관련하여 제시된 결과에 기초하여 전구체의 증착 시간 및 붕소의 확산을 설정할 것이다. 예를 들면, 붕소 산화물 B2O3 유리 층의 증착을 위한 단계 a)는 약 5 내지 30분 동안 수행될 수 있으며, 원자 붕소의 확산을 위한 단계 b)는 약 10 내지 30분 동안 지속 될 수 있다.
산업적 작업 수준에서, 방금 전술한 방법이 특히 효과적인데 왜냐하면 정지 후의 재시동을 포함하여 높은 재현가능성을 제공하기 때문이다. 도핑제의 과잉(과사용) 및 어떠한 메모리 효과(memory effect)도 관찰되지 않았다. 대기 기술 또는 LPCVD와 비교하여, 주변 특성(peripheral property)이 만족스러우며; 클리닝의 빈번도가 많이 감소한다. 결과적으로, 유지보수 시간이 매우 단축되며, 더욱 일반적으로, 작업 비용은 비례적으로 감소한다.
본 명세서에서 청구되는 방법은 유리하게는 로 내에서 실시될 수 있는데 상기 로의 일반적인 모델은 특히 막 펌프에 의한 부분적인 진공을 생성하고 이러한 부분적인 진공을 모니터링하고 조절하는 수단과 관련하여, 감압 하에서의 도핑 기술에 관련하여 사용되는 로의 모델이며, 예를 들면 특허 출원 FR 2 824 663에 개시된 것으로 전술한 조건 하에서 붕소 도핑의 특정 특징을 만족할 수 있는 적절한 특징을 포함한다.
이것이 한 끝단이 벽을 포함하며 그 내부에서 반응성 기체 및 기체 상태의 붕소 전구체의 캐리어 기체를 도입하기 위한 수단이 구비된 챔버를 포함하는, 기판상에 놓인 실리콘 웨이퍼의 붕소 도핑을 위한 로가 또한 본 발명의 목적인 이유이며, 상기 로는 다음과 같은 특징이 있다: 상기 챔버는 웨이퍼의 기판을 수령하기 위한 영역, 상기 처리 영역, 및 상기 끝단 벽과 웨이퍼의 기판을 수령하기 위한 상기 영역 사이에 위치한 자유 영역을 포함하며, 상기 자유 영역은 챔버 전체 부피의 10% 내지 20%를 차지한다.
본 발명의 목적인 로는 유리하게는 조절가능하고 제어가능한 종단 열 특성(longitudinal thermal profile)의 실현을 가능하게 하는 수 개의 독립 구성요소으로 구성되는, 챔버를 가열하기 위한 수단이 구비되며, 상기 구성요소들 중 하나 이상은 상기 자유 영역의 한정된 가열을 전담한다. 최적의 방법에서, 다섯 개의 구성요소가 챔버의 벽을 따라 놓이며, 각각은 로의 대응 부분의 온도를 조절하기 위한 감지기 및 수단이 구비된다. 이러한 배치는 로의 처리 영역에 따른, 특히 도어의 수준에서의 열 차이의 발생을 방지하는 한편, 본 발명에서 바람직한 바와 같이 챔버의 끝단에서의 온도를 감소시킬 수 있다.
본 발명의 바람직한 특징에 따르면, 상기 로는, 끝단 벽 근처의 자유 영역으로 들어가며 첫 번째 반응성 기체, 예를 들면 수소를 도입하기 위한 하나의 파이프, 및 캐리어 기체(및 붕소 전구체)를 도입하기 위한 다른 하나의 파이프인 두 개의 별도의 파이프, 및 처리 영역의 근처로 들어가며 두 번째 반응성 기체, 예를 들면 산소의 도입을 위한 파이프를 포함한다. 상기 로는 또한 개구가 상기 끝단 벽의 반대쪽에서 개방되는 기체 추출 파이프를 포함하며, 상기 파이프는 챔버 내의 압력을 조절하고 모니터링 하기 위한 시스템이 구비된 흡입 유닛에 연결된다.
방금 전술한 방법은 도핑된 실리콘 웨이퍼의 제조자에 의해 요구되는 품질 및 효율성의 조건을 만족한다. 특히, 이러한 기술은 현재 사용되는 여러 장비 부품과 호환될 수 있다. 이는 동일한 배취(기판상에 위치한 웨이퍼 로트), 뿐만 아니라 배취간의 각 웨이퍼 상에서, 동일한 웨이퍼의 전체 표면에 대한 처리의 매우 우수한 균일성을 보장한다. 이는 또한 크기 제한 없이 웨이퍼의 처리를 가능하게 하며, 이는 특정한 장점, 특히 태양전지 응용분야에 대한 장점을 제공한다.
이러한 점이, 또한 50 cm2 내지 700 cm2 범위의 표면적을 갖는 실리콘 슬라이스 상의 P-형 접합의 형성에 대한 전술한 방법의 응용이 본 발명의 목적인 이유이다. 현재 종래의 치수를 갖는 웨이퍼의 표면적에 상응하는 표면적을 갖는 둥근형 또는 사각형의 붕소-도핑된 실리콘 슬라이스가 얻어진다.
본 명세서에 기재된 기술은 또한 도핑된 전도성 플레이트의 더욱 정밀한 제조의 허용 및 이로 인한 실리콘의 적은 소비라는 장점을 제공한다. 100 ㎛ 내지 150 ㎛의 두께인 붕소-도핑된 실리콘 슬라이스의 생산에 대한 전술한 방법의 응용이 청구된다. 큰 크기와 더 작은 두께의 붕소-도핑된 실리콘 플레이트의 결합은 광 전지의 제조 분야에서 상기 더 작은 두께의 붕소-도핑된 실리콘 플레이트의 사용을 적합하게 한다. 이는 특히 더 적은 실리콘을 소비하는 반도체 플레이트의 제조를 가능하게하며, 이는 원료의 불안정한 공급에 있어서 중요하다.
본 발명의 방법은 5 mm 이하의 간격에서 기판상에 놓인 일백 또는 수 백 개의 실리콘 슬라이스의 로트 상에서 P 형 접합의 제조에 대한 그 응용을 밝혔다. 실제로, 본 방법에 따라 달성된 성능 수준은, 심지어 웨이퍼들이 그들 사이의 작은 공간에서 배열되는 경우에도, 균질한 방식으로 그리고 단일 사이클에서 다량의 웨이퍼를 처리할 수 있게 되었다. 이는 명확한 산업상 장점을 의미한다.
마지막으로 본 발명은 높은 생산성으로, 광전지 제조 분야 또는 P 붕소 도핑을 요구하는 임의의 다른 분야에서 기술적 개선을 위하여 적용가능하며, 특히 양면(bifacial) 광전지 플레이트의 제조에서 가능하다.
또한 본 발명은 유리하게는 금속-급(metallurgical-grade) 실리콘 N으로부터의 광전지의 제조를 위하여 설계된 붕소-도핑된 실리콘 슬라이스의 제조에 적용될 수 있다.
도 1은 실리콘 웨이퍼의 처리에 대한 본 발명에 따르는 로의 단면도의 도식도를 나타낸다.
본 발명의 또 다른 장점 및 특징이 비제한적인 예로서 제시된 이하의 구체 예에 대한 설명으로부터 도출될 것이다.
실시예 1
도 1은 실리콘 웨이퍼의 처리에 대한 본 발명에 따르는 로의 단면도의 도식도를 나타낸다.
도 1에 따르는 로는 가열수단(9)과 결합된 기밀(airtight) 챔버(3)가 구비되며, 기판(2)상에 놓이고 처리되어야 하는 실리콘 웨이퍼(1)가 상기 챔버 내로 도입된다. 원통형의 챔버(3)는 그 끝단에서 고정된 말단 벽(4)과 도어(13)에 의해 밀폐적으로 밀봉되며 상기 도어(13)는 튜브의 직경보다 조금 더 작은 직경의 불투명 석영 열 플러그(14)에 의해 보호된다. 상기 챔버는 처리 영역(5)과 자유 영역(6)을 포함한다. 웨이퍼(1)는 기체의 흐름 방향을 가로지르는 방식으로 로의 챔버(3) 내에 배치된다.
챔버(3) 주위에 설치된 가열수단(9)은 5개의 독립된 부분(9a-9e)으로 구성되며, 이는 적절하고 제어가능한 종단 열 특성(longitudinal thermal profile)의 생성을 가능하게 한다. 가열 장치의 부분(9e)은 자유 영역(6)과 수직이다.
로는 기체들을 챔버(3) 내로 도입하기 위한 세 개의 파이프(10, 11, 12) 및 흡입 유닛(16)에 연결된 기체상태 유출물 추출 파이프(15)를 포함하며, 상기 흡입 유닛은 중간 영역(moderate zone)에서 로로부터 일정 거리만큼 떨어져 위치한다. 흡입 유닛(16)은 적어도 기체와 접촉하고 있는 자신의 구성성분을 위한 플로우-백(flow-back) 흡입 펌프를 포함하며, 상기 펌프는 유리하게는 예를 들면, 일반적인 상표명 TEFLON으로 더 잘 알려진 퍼플루오로알콕시(perfluoroalkoxy, PFA) 또는 폴리테트라플루오로에틸렌(polytetrafluoroethylene, PTFE)과 같은 과불소화 중합체에 기초하는, 부식을 견딜 수 있는 물질로부터 제조된 막 형태(membrane type)이다. 흡입 유닛(16)은 또한 로의 챔버 내 부분적인 진공을 모니터링하고 조절하기 위한 구성성분을 포함한다.
기체를 챔버 내로 도입하기 위한 파이프(10, 11, 12)는 각 측면에서 끝단 벽(4)을 관통하여 자유 영역(6) 내로 들어간다. 기체 추출 파이프(15)도 또한 말단 벽(4)을 통하여 지나가지만, 상기 기체 추출 파이프는 챔버의 반대쪽 끝단에서 시작한다. 제1 파이프(11)는 수소를 벽(4)의 근처로 도입하고, 제2 파이프(10)는 H2, N2-BCl3 혼합물의 예상되는 분해(cracking)를 방지하기 위하여 혼합물 N2-BCl3을 또한 벽(4)의 근처로 도입한다. 파이프(12)는 산소를 챔버(3)로 도입한다. 본 파이프는 웨이퍼(1)의 기판(2)이 차지하는 위치에 가까운 처리 영역(5)에서 챔버(3)로 들어간다.
실시예 2
본 실시예는 본 발명에 따르는 붕소 도핑 방법의 특정 구체 예에 의한 복수의 실리콘 웨이퍼의 처리를 위한 사이클을 설명한다.
처리는 전술한 실시예에 기재된 로 내에서 수행된다. 기판(2)은 150 mm 직경의 400 개 실리콘 웨이퍼로 채워지고 챔버(3)의 처리 영역(5)에 놓인다. 도어(13)가 밀폐적으로 밀봉되고, 가열 장치(9)가 처리 영역(5)에 대하여 960℃ 그리고 자유 영역(6)에서는 880℃의 제어된 온도에 도달하게 한다. 수 분 후에, 압력 및 흐름의 안정화를 위하여 반응성 기체가 챔버에 도입된다. 압력은 30 kPa로 설정된다.
캐리어 기체는 질소이고; 붕소 전구체는 기체상태 삼염화 붕소 BCl3이다.
반응성 기체는 산소 및 수소이다. 주입은 아래 비율에서 기체 5 리터/분의 차수의 전체 유량으로, 15분간 수행된다:
BCl3: 1 부피/분,
O2: 4 부피/분,
N2 및 H2: 체적단위 첨가.
활성 기체 BCl3은 유량 모니터링 장치(mass-flow monitoring device)를 사용하여 엄격한 비율로 질소와 먼저 혼합된다. 본 혼합물의 압력은 약 1 대기압으로 조절되고 제어된다. 상기 장치와 기체의 도입을 위한 파이프 사이에 설치된 밸브를 사용하여 반응기의 챔버 내의 원하는 압력을 얻기 위해 필수적인 압력 강하를 보장한다. 동일한 방식으로, 수소 및 산소의 조성 및 유량 그리고 압력이 엄격하게 조절되고 제어된다. 이러한 단계의 마지막에서, 붕소 산화물 B2O3의 층이 슬라이스의 표면에 증착된다.
그 후 확산 단계가 다음과 같은 방식으로 30분 동안 수행된다: 온도의 균일성 및 그로 인한 확산의 균일성을 보장하는 더 나은 열 교환을 위하여, 온도를 960℃로 유지하고, 압력을 250 mbar로 맞춘다. 질소와 산소의 유량을 앞선 단계와 동일한 수준으로 유지한다.
완전한 처리 사이클의 마지막에서, 상이한 특성에 대하여 웨이퍼를 시험한다. 타원계(ellipsometer)로 수행된 측정에 따르면 웨이퍼의 표면에 형성된 유리는 1,300 옹스트롱의 두께 이상으로 붕소 원자를 함유한다. 굴절률은 1.475 +/- 0.025이다. 균일성 측정은 로트 당 세 개의 웨이퍼의 9곳의 지점에서 수행되었다. 한 플레이트에서의 지점과 지점간, 그리고 한 로트에서의 플레이트와 플레이트간, 그리고 로트와 로트간에서, 5% 미만의 균일성 수준을 얻었다.
따라서, 본 발명에 따라 정의된 조건에서 달성된 실리콘의 붕소 도핑 결과는 매우 우수하며, 특히 처리된 웨이퍼가 크고, 400 개의 웨이퍼가 단일 충전에서 도핑되었다는 점에서 매우 우수하다.

Claims (18)

  1. 반응성 기체와 기체 상태의 붕소 전구체의 캐리어 기체를 도입하기 위한 수단이 배치되고 한 끝단이 벽(4)을 포함하는 로의 챔버(3) 내에서 기판(2)에 놓인 실리콘 웨이퍼(1)를 붕소 도핑하는 방법에 있어서, 상기 방법은
    a) 챔버(3) 내에서, 반응성 기체를 캐리어 기체 내에 희석된 삼염화 붕소 BCl3 와 1 kPa 내지 30 kPa의 제1 압력 및 800℃ 내지 1100℃의 온도에서 반응시켜 붕소 산화물 B2O3 유리 층을 형성하는 단계,
    b) N2 + O2 대기 및 상기 제1 압력보다 높은 제2 압력 하에서 실리콘 내 붕소의 확산을 수행하는 단계
    를 포함함을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  2. 제 1 항에 있어서, 단계 a) 및 b) 동안, 처리 영역(5)의 온도가 900℃ 내지 1000℃임을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  3. 제 1 항에 있어서, 단계 a)에서, 캐리어 기체 내에 희석된 삼염화 붕소는 챔버 내에 20 cm3/분 내지 100 cm3/분의 유량으로 제공됨을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  4. 제 1 항에 있어서, 삼염화 붕소는 3 부피% 내지 95 부피% 농도로 캐리어 기체 내에 희석됨을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  5. 제 1 항에 있어서, 챔버(3) 내로 주입되는 전체 기체 유량은 5 리터/분 미만임을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  6. 제 1 항에 있어서, 반응성 기체와 삼염화 붕소의 캐리어 기체가 웨이퍼(1)를 축적하는 처리 영역(5)과 상기 끝단 벽(4) 사이의 챔버(3) 부분에 위치한 자유 영역(6)으로 도입되며, 여기서 상기 웨이퍼를 웨팅(wetting)하기 전에 상기 기체들이 혼합되며, 상기 자유 영역(6)은 챔버(3) 전체 부피의 10% 내지 20%를 차지함을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  7. 제 6 항에 있어서, 단계 a) 동안, 챔버의 자유 영역(6) 내 온도는 처리 영역(5)의 온도보다 5% 내지 15% 더 낮음을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  8. 제 6 항에 있어서, 전구체와 반응하는 반응성 기체는 산소 및 수소이며, 캐리어 기체는 질소 또는 아르곤이며, 상기 기체 각각은 별도의 파이프(10, 11, 12)에 의해 챔버로 도입됨을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  9. 제 8 항에 있어서, 수소 및 삼염화 붕소의 캐리어 기체가 벽(4)을 통과하여 챔버로 도입되고, 산소가 처리 영역(5)의 자유 영역으로 도입되고, 수소는 제1 반응성 기체이고, 산소는 제2 반응성 기체인 것을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  10. 제 1 항에 있어서, 단계 a)에서, 기체들은
    - 캐리어 기체 + 붕소의 전구체: 55% 내지 80%,
    - 제1 반응성 기체인 수소: 0.5% 내지 15%,
    - 제2 반응성 기체인 산소: 15% 내지 30%
    의 부피 비율로써 챔버(3) 내에 도입됨을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  11. 제 1 항에 있어서, 단계 a) 이전에, 반응성 기체 및 캐리어 기체의 작업 파라미터-즉 유량, 압력, 플럭스, 및 온도-가 안정화됨을 특징으로 하는, 실리콘 웨이퍼를 붕소 도핑하는 방법.
  12. 반응성 기체와 기체 상태의 붕소 전구체의 캐리어 기체를 도입하기 위한 수단이 배치되고 한 끝단이 벽(4)을 포함하는 챔버(3)를 포함하며, 기판(2)상에 놓인 실리콘 웨이퍼(1)의 붕소 도핑을 위한 로(furnace)에 있어서, 상기 챔버는 웨이퍼의 상기 기판을 수용하기 위한 영역(8), 처리 영역 - B2O3의 형성이 1 kPa 내지 30 kPa의 제1 압력에서 수행되고, 붕소의 확산이 상기 제1 압력보다 높은 제2 압력에서 수행됨 - 및 동일한 압력에서 상기 끝단 벽(4)과 웨이퍼의 상기 기판을 수령하기 위한 상기 영역(8) 사이에 위치한 자유 영역(6)을 포함하며, 상기 자유 영역(6)은 챔버 전체 부피의 10% 내지 20%를 차지함을 특징으로 하는, 실리콘 웨이퍼의 붕소 도핑을 위한 로.
  13. 제 12 항에 있어서, 조절가능하고 제어가능한 종단 열 특성(longitudinal thermal profile)의 생성을 가능하게 하는 적어도 하나의 독립 구성요소(9a-9e)로 구성되는, 챔버를 가열하기 위한 수단이 구비되며, 상기 구성요소들 중 적어도 하나는 상기 자유 영역(6)의 한정된 가열을 전담함을 특징으로 하는, 실리콘 웨이퍼의 붕소 도핑을 위한 로.
  14. 제 12 항 또는 제 13 항에 있어서,
    - 첫 번째 반응성 기체인 수소 및 붕소 전구체를 함유하는 캐리어 기체를 도입하며 끝단 벽(4)을 통과하여 챔버(3)로 들어가는 별도의 두 개 파이프(10, 11),
    - 두 번째 반응성 기체인 산소를 도입하며 처리 영역(5)으로 들어가는 파이프(12), 및
    개구가 상기 끝단 벽(4)의 반대쪽에서 개방되고, 챔버 내의 압력을 조절하고 모니터링 하기 위한 시스템이 구비된 흡입 유닛(16)에 연결된 기체 추출 파이프(15)
    를 포함함을 특징으로 하는, 실리콘 웨이퍼의 붕소 도핑을 위한 로.
  15. 제 1 항 내지 제 11 항 중 어느 한 항에 따르는 방법을 50 cm2 내지 700 cm2 범위의 표면적을 갖는 실리콘 슬라이스 상의 P-형 접합의 생성에 사용하는 방법.
  16. 제 1 항 내지 제 11 항 중 어느 한 항에 따르는 방법을 100 ㎛ 내지 150 ㎛의 두께인 붕소-도핑된 실리콘 슬라이스의 생산에 사용하는 방법.
  17. 제 1 항 내지 제 11 항 중 어느 한 항에 따르는 방법을 5 mm 이하의 간격에서 기판상에 놓인 적어도 백 개의 실리콘 슬라이스의 로트 상에서 P-형 접합의 제조에 사용하는 방법.
  18. 제 15 항에 따르는 방법을 금속-급(metallurgical-grade) 실리콘 N으로부터의 광전지의 제조를 위하여 설계된 붕소-도핑된 실리콘 슬라이스의 제조에 사용하는 방법.
KR1020167028464A 2009-04-06 2010-04-06 실리콘 웨이퍼 붕소 도핑 방법 KR101897191B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0901708A FR2944138B1 (fr) 2009-04-06 2009-04-06 Procede de dopage au bore de plaquettes de silicium
FR09/01708 2009-04-06
PCT/EP2010/054487 WO2010115862A1 (fr) 2009-04-06 2010-04-06 Procede de dopage au bore de plaquettes de silicium.

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024974A Division KR20120047844A (ko) 2009-04-06 2010-04-06 실리콘 웨이퍼 붕소 도핑 방법

Publications (2)

Publication Number Publication Date
KR20160122860A KR20160122860A (ko) 2016-10-24
KR101897191B1 true KR101897191B1 (ko) 2018-09-11

Family

ID=41404593

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167028464A KR101897191B1 (ko) 2009-04-06 2010-04-06 실리콘 웨이퍼 붕소 도핑 방법
KR1020117024974A KR20120047844A (ko) 2009-04-06 2010-04-06 실리콘 웨이퍼 붕소 도핑 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117024974A KR20120047844A (ko) 2009-04-06 2010-04-06 실리콘 웨이퍼 붕소 도핑 방법

Country Status (8)

Country Link
US (1) US8691677B2 (ko)
EP (1) EP2417621B1 (ko)
JP (1) JP2012523127A (ko)
KR (2) KR101897191B1 (ko)
CN (1) CN102428540B (ko)
FR (1) FR2944138B1 (ko)
SG (1) SG175185A1 (ko)
WO (1) WO2010115862A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102797040B (zh) * 2012-08-22 2015-08-12 中国科学院电工研究所 一种硼(b)扩散掺杂的方法
KR102031174B1 (ko) 2012-11-16 2019-10-11 삼성전자주식회사 반도체 소자, 반도체 소자의 제조 방법 및 기판 가공 장치
DE102013208799A1 (de) * 2013-05-14 2014-11-20 Heraeus Quarzglas Gmbh & Co. Kg SiO2-basierte Sperrschicht für Hochtemperatur-Diffusions- und Beschichtungsprozesse
CN104393107B (zh) * 2014-10-27 2016-08-17 中国电子科技集团公司第四十八研究所 一种高方阻晶体硅电池低压扩散工艺
EP3104397B1 (en) * 2015-06-09 2017-10-11 International Solar Energy Research Center Konstanz E.V. Method for doping silicon wafers
MY190851A (en) * 2016-06-13 2022-05-12 Shinetsu Chemical Co Solar cell and method for producing solar cell
CN109545893A (zh) * 2018-11-16 2019-03-29 深圳市拉普拉斯能源技术有限公司 一种n型太阳能电池多步硼扩散工艺
US11961739B2 (en) * 2020-10-05 2024-04-16 Applied Materials, Inc. Boron concentration tunability in boron-silicon films
DE102020133390A1 (de) 2020-12-14 2022-06-15 Hanwha Q Cells Gmbh Verfahren zur Herstellung eines Bor-Emitters auf einem Silizium-Wafer
CN113604791B (zh) * 2021-06-16 2023-10-10 拉普拉斯新能源科技股份有限公司 一种基于BCl3气体的LPCVD硼掺杂非晶硅水平镀膜方法及应用
KR102635522B1 (ko) * 2021-10-19 2024-02-08 (주)한화 웨이퍼 소스 도핑 시스템
CN115710693A (zh) * 2022-09-21 2023-02-24 西安奕斯伟材料科技有限公司 掺杂剂及其制备方法、掺杂的硅片及其制造方法
CN116288091A (zh) * 2023-03-28 2023-06-23 南昌大学 一种低温制备超细晶粒钽片的退火工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313265A (ja) * 2000-04-28 2001-11-09 Sharp Corp 半導体装置の製造方法
JP2005526370A (ja) * 2001-05-14 2005-09-02 セムコ エンジニアリング エス．アー． 減圧下でのシリコンウェーハのドーピング、拡散、および酸化の方法と装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3574009A (en) * 1968-03-06 1971-04-06 Unitrode Corp Controlled doping of semiconductors
US4381213A (en) * 1980-12-15 1983-04-26 Motorola, Inc. Partial vacuum boron diffusion process
JPS605511A (ja) * 1983-06-24 1985-01-12 Toshiba Corp 半導体用拡散装置
EP0204182B1 (de) * 1985-05-22 1991-06-05 Siemens Aktiengesellschaft Verfahren zum Herstellen von mit Bor und Phosphor dotierten Siliziumoxid-Schichten für integrierte Halbleiterschaltungen
JPH0364912A (ja) * 1989-08-03 1991-03-20 Nissan Motor Co Ltd 水素燃焼酸化拡散炉
JP2928930B2 (ja) * 1989-12-06 1999-08-03 セイコーインスツルメンツ株式会社 不純物ドーピング装置
US5268062A (en) * 1990-03-05 1993-12-07 Northrop Corporation Method and apparatus for carbon coating and boron-doped carbon coating a porous refractory substrate
JP2583681B2 (ja) * 1991-03-20 1997-02-19 信越半導体株式会社 半導体ウェーハへの硼素拡散方法
JPH05152236A (ja) * 1991-12-02 1993-06-18 Matsushita Electron Corp 半導体装置の製造方法
US5256595A (en) 1993-02-19 1993-10-26 The United States Of America As Represented By The Secretary Of The Army. Method of growing device quality InP onto an InP substrate using an organometallic precursor in a hot wall reactor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313265A (ja) * 2000-04-28 2001-11-09 Sharp Corp 半導体装置の製造方法
JP2005526370A (ja) * 2001-05-14 2005-09-02 セムコ エンジニアリング エス．アー． 減圧下でのシリコンウェーハのドーピング、拡散、および酸化の方法と装置

Also Published As

Publication number Publication date
KR20120047844A (ko) 2012-05-14
EP2417621A1 (fr) 2012-02-15
KR20160122860A (ko) 2016-10-24
US8691677B2 (en) 2014-04-08
CN102428540A (zh) 2012-04-25
WO2010115862A1 (fr) 2010-10-14
FR2944138B1 (fr) 2012-12-07
JP2012523127A (ja) 2012-09-27
FR2944138A1 (fr) 2010-10-08
CN102428540B (zh) 2017-02-08
EP2417621B1 (fr) 2018-12-19
SG175185A1 (en) 2011-12-29
US20120083105A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101897191B1 (ko) 실리콘 웨이퍼 붕소 도핑 방법
CN100392148C (zh) 用单晶片低压cvd淀积氧化硅和氮氧化物的方法
TWI362063B (ko)
US20100117203A1 (en) Oxide-containing film formed from silicon
CN203474963U (zh) 一种用于生产碳化硅外延片的化学气相沉积设备
PT1304748E (pt) PROCESSO DE FABRICO DE UMA CéLULA SOLAR
JP2009167073A (ja) 単結晶成長装置及び単結晶成長方法
CN103603048B (zh) 一种用于生产碳化硅外延片的化学气相沉积设备
JPWO2011083719A1 (ja) シリコンウェーハ表層部のエッチング方法およびエッチング装置、ならびにシリコンウェーハの金属汚染分析方法
CN113410134A (zh) 一种实现低温扩散的硼源
CN102623366B (zh) 监测退火过程温度的方法
JPH0245326B2 (ko)
Iyer et al. Kinetics of low pressure CVD growth of SiO2 on InP and Si
KR20160090698A (ko) 에피택셜 웨이퍼의 성장을 위한 리액터의 재가동 준비 방법
CN104617185B (zh) 一种以绒面单晶硅片为基底的含硅量子点薄膜材料的制备方法
US9006115B2 (en) Silicon oxide film forming method and apparatus
CN110836330B (zh) 含氯化合物的输送方法及装置
JP3753986B2 (ja) 半導体装置の製造方法および基板処理装置
JP2006294953A (ja) 半導体装置の製造方法及び製造装置
JP2005268699A (ja) 半導体装置の製造方法
JP2004140320A (ja) 化学的気相成長装置
JPH07176498A (ja) 反応ガスの予熱装置を備えた反応炉
Ban et al. In situ phosphorus doping during silicon epitaxy in an ultrahigh vacuum rapid thermal chemical vapor deposition reactor
JP2003264150A (ja) 半導体装置の製造方法
CN118352229A (zh) 原位掺杂层制备方法及半导体器件

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant