KR101865372B1 - 동적 윈도우 길이를 갖는 비교기 추적 제어 방식 - Google Patents

동적 윈도우 길이를 갖는 비교기 추적 제어 방식 Download PDF

Info

Publication number
KR101865372B1
KR101865372B1 KR1020167031257A KR20167031257A KR101865372B1 KR 101865372 B1 KR101865372 B1 KR 101865372B1 KR 1020167031257 A KR1020167031257 A KR 1020167031257A KR 20167031257 A KR20167031257 A KR 20167031257A KR 101865372 B1 KR101865372 B1 KR 101865372B1
Authority
KR
South Korea
Prior art keywords
comparators
window size
window
controller
digital signal
Prior art date
Application number
KR1020167031257A
Other languages
English (en)
Other versions
KR20160145082A (ko
Inventor
쿠 헤
신 차오
시아오판 페이
Original Assignee
씨러스 로직 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨러스 로직 인코포레이티드 filed Critical 씨러스 로직 인코포레이티드
Publication of KR20160145082A publication Critical patent/KR20160145082A/ko
Application granted granted Critical
Publication of KR101865372B1 publication Critical patent/KR101865372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0809—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of bubble errors, i.e. irregularities in thermometer codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그-투-디지털 변환기(ADC)에 대한 비교기 추적 방식은 아날로그 입력 신호를 디지털 출력 신호로 변환하기 위하여 전력 업된 비교기들의 수를 시간에 걸쳐 가변시킴으로써 동적 윈도우 사이즈를 구현할 수 있다. 비교기 추적 방식은 예컨대 ADC의 복수의 비교기들에 커플링된 제어기로 구현될 수 있다. 예컨대, 제어기는 ADC에 대한 윈도우 사이즈를 결정할 수 있고 ADC에 대한 윈도우 포지션을 결정할 수 있다. 그 다음, 제어기는 윈도우 포지션에 중심을 두고 윈도우 사이즈의 폭을 가진 윈도우 내의 ADC의 비교기들을 활성화할 수 있다. 제어기는 필터의 출력을 분석함으로써 윈도우 사이즈를 결정할 수 있다. 필터 출력이 빠르게 변화하는 아날로그 입력 신호를 표시할 때, 제어기는 ADC의 윈도우 사이즈를 동적으로 증가시킬 수 있고, 이는 전력 온되는 비교기들의 수를 증가시킬 수 있다.

Description

동적 윈도우 길이를 갖는 비교기 추적 제어 방식{COMPARATOR TRACKING CONTROL SCHEME WITH DYNAMIC WINDOW LENGTH}
[0001] 이 출원은 Ku He 등에 의해 2014년 4월 17일 출원된 발명의 명칭이 "COMPARATOR TRACKING CONTROL SCHEME WITH DYNAMIC WINDOW LENGTH"인 미국 특허 출원 번호 14/255,912에 대해 우선권의 이익을 청구하고, 상기 출원은 그 전체가 인용에 의해 본원에 포함된다.
[0002] 본 개시는 전자 회로들에 관한 것이다. 보다 구체적으로, 본 개시는 아날로그-투-디지털 변환기(ADC)들에 관한 것이다.
[0003] 아날로그-투-디지털 변환기(ADC)들은 아날로그 신호들을 디지털 전자장치에 의해 프로세싱하기 위한 이산 디지털 신호들로 변환한다. 예컨대, ADC는 마이크로폰으로부터 입력된 아날로그 오디오를 디지털 프로세서, 이를테면 마이크로프로세서 또는 디지털 신호 프로세서(DSP)에 의해 프로세싱 및 조작하기 위한 디지털 신호로 변환하기 위하여 사용될 수 있다. 종래의 ADC의 일 예는 도 1에 도시된다.
[0004] ADC(100)는 디지털 신호로 변환하기 위한 입력 신호(Vin)를 수신할 수 있다. 입력 신호(Vin)는 예컨대 0과 5 볼트 사이의 범위일 수 있다. ADC는 복수의 비교기들(102A-N)을 통해 입력 신호(Vin)를 디지털 출력 신호(OUT)로 변환할 수 있다. 디지털 출력 신호(OUT)는 비교기들(102A-N)의 수에 대응하는 N개의 비트들을 가질 수 있다. 비교기들(102A-N)의 각각은 입력 신호(Vin)를 저항기들(104A-N)에 의해 정의된 기준 입력(Vref)의 부분인 기준 레벨에 비교한다. 예컨대, 입력 신호(Vin)가 0 내지 5 볼트 범위이고, 그리고 4개의 비교기들이 있다면, 비교기(102A)는 입력 전압(Vin)을 3.75 볼트에 비교할 수 있고, 비교기(102B)는 입력 신호(Vin)를 2.5 볼트에 비교할 수 있고, 비교기(102C)는 입력 신호(Vin)를 1.25 볼트에 비교할 수 있고, 그리고 비교기(102N)는 입력 신호(Vin)를 0 볼트에 비교할 수 있다. 비교기들(102A-N) 각각은, 입력 신호(Vin)가 각각 3.75, 2.5, 1.25, 및 0 볼트보다 높지 않으면, 제로 값을 출력할 수 있다. 마찬가지로, 비교기들(102A-N) 각각은, 입력 신호(Vin)가 각각 3.75, 2.5, 1.25, 및 0 볼트보다 높으면, 1의 값을 출력할 수 있다. 따라서, 입력 신호(Vin)가 3.0 볼트일 때, 출력 디지털 신호(OUT)는 "0111"일 것이다. 예컨대 비교기들(102A-N)의 수를 증가시킴으로써 ADC(100)의 정확성이 개선될 수 있다.
[0005] 위에서 제공된 예에서, 비교기들(102A-N) 각각은 입력 신호(Vin)를 기준 레벨에 연속으로 비교한다. 따라서, 비교기들(102A-N) 각각은, 비교기들(102A-N) 중 일부의 출력들이 거의 변화하지 않을 수 있다는 사실에도 불구하고 전력을 소비한다. 위에서 설명된 예에서, 입력 신호(Vin)는 0과 5 볼트 사이의 범위일 수 있지만, 일반적으로 약 2.5-3.0 볼트이다. 그런 신호에 대해, 비교기들(102A 및 102B)은 시간 부분이 디지털 출력 신호(OUT)를 생성하기에 충분할 수 있고, 그리고 비교기들(102C 및 102D)은 전력 다운(down)될 수 있다.
[0006] 종래의 추적 ADC들은 작은 샘플링 구역의 변환에 집중하는 하나의 타입의 ADC이다. 추적 ADC는 관심 구역 둘레의 비교기들을 활성화할 수 있고 ADC(100)에 의한 전력 소비를 감소시키기 위해 비교기들(102A-N) 중 다른 비교기들을 전력 다운할 수 있다. 예컨대, 추적 ADC의 플래시(flash) 타입에서, 입력 신호(Vin)의 전압 레벨에 가까운 기준 레벨을 가진 비교기들만이 정상 동작 동안 턴 온될 수 있다. 제어 신호(CTRL)는 이런 타입의 ADC의 비교기들(102A-N)을 턴 온 및 턴 오프하기 위하여 사용될 수 있다.
[0007] 종래의 추적 ADC들은 또한, 예컨대 추적 정확도 또는 분해능을 개선하기 위하여 ADC의 추적 범위를 적응시키도록, ADC의 감지 컴포넌트들을 셔플(shuffle)할 수 있거나 입력 신호(Vin)를 조작할 수 있다. 예컨대, ADC의 감지 컴포넌트들을 셔플링하는 것은, 4개의 비교기들 같은 세팅된 수의 비교기들(102A-N)을 턴 온하하고 그 다음으로 입력 신호(Vin)의 레벨에 기초하여 어느 4개의 비교기들이 전력 온되될지를 시프트(shift)하는 윈도우 추적 피처를 구현하는 것을 포함할 수 있다. 다른 예에서, ADC의 추적 범위를 적응시키는 것은 이를테면 저항기들(104A-N)의 저항을 가변시킴으로써 비교기들(102A-N)의 기준 레벨을 변화시키는 것을 포함할 수 있다. 그러나, 이들 종래의 추적 ADC들 둘 다는 비교기들(104A-N) 중 고정된 수의 활성 비교기들을 가진다. 이것은 빠르게 변화하는 입력 신호(Vin)에 응답하기 위한 ADC의 유연성을 감소시키면서, 또한 추적 ADC의 전력 절약 가능성에 제한을 둔다.
[0008] 여기에 언급된 단점들은 단지 대표적이고 단순히 개선된 아날로그-투-디지털 변환기(ADC)들, 특히 소비자-레벨 디바이스들에 대한 필요가 존재한하다는 것을 강조하기 위해 포함된다. 여기에 설명된 실시예들은 특정의 단점들을 처리하지만 반드시 여기에 설명되거나 기술 분야에서 알려진 단점을 모두 처리하지는 않는다.
[0009] 아날로그-투-디지털 변환기(ADC)에 대한 비교기 추적 방식은 아날로그 입력 신호를 디지털 출력 신호로 변환하기 위하여 전력 업(up)되는 비교기들의 수를 시간에 따라 가변시킴으로써 동적 윈도우 사이즈를 구현할 수 있다. 활성화된 비교기들의 수를 가변하는 것은, 아날로그 입력 신호가 ADC의 디지털 출력 신호의 정확도를 증가시키기 위해 빠르게 변화할 때, ADC로 하여금 비교기들의 수를 증가하게 할 수 있다. 전력 업된 비교기들의 수를 가변하는 것은 또한 전력 업 컴포넌트들의 수를 감소시킴으로써 ADC의 전력 소비를 감소시키기 위해, 아날로그 입력 신호가 비교적 일정할 때에는, ADC로 하여금 비교기들의 수를 감소시키게 할 수 있다. 이런 동적 윈도우 사이즈는 ADC로 하여금 아날로그 입력 신호에서 빠르게 변화하는 신호들을 캡처하기 위한 능력과 전력 소비 사이의 트레이드-오프(trade-off)를 개선하게 할 수 있다.
[0010] 비교기-추적 방식은 예컨대, 아날로그-투-디지털 변환기(ADC)의 복수의 비교기들에 커플링된 제어기에서 구현될 수 있다. 예컨대, 제어기는 ADC에 대한 윈도우 사이즈를 결정할 수 있고 ADC에 대한 윈도우 포지션을 결정할 수 있다. 그 다음으로 제어기는 윈도우 포지션에 중심을 두고 윈도우 사이즈의 폭을 가진 윈도우 내의 ADC의 비교기들을 활성화할 수 있다. 일 실시예에서, 제어기는 아날로그 입력 신호 또는 디지털 출력 신호 중 어느 하나에 커플링된 대역-패스 필터(BPF) 또는 하이 패스 필터(HPF) 같은 필터의 출력을 분석함으로써 윈도우 사이즈를 결정할 수 있다. 필터 출력이 빠르게 변화하는 아날로그 입력 신호를 표시할 때, 제어기는 ADC의 윈도우 사이즈를 동적으로 증가시킬 수 있고, 이는 전력 온된 비교기들의 수를 증가시킬 수 있다. 제어기는 필터 출력을 재평가할 수 있고 추후 시간에 윈도우 사이즈 및/또는 윈도우 포지션을 업데이트할 수 있다. 일 실시예에서, 제어기는 윈도우 사이즈 및/또는 윈도우 포지션을 연속하여 업데이트할 수 있다.
[0011] 일 실시예에 따라, 장치는 아날로그 신호를 수신하도록 구성된 아날로그 입력 노드; 아날로그 입력 노드에 커플링되고 아날로그 신호를 디지털 신호로 변환하도록 구성된 복수의 비교기들; 및/또는 복수의 비교기들에 커플링된 제어기를 포함할 수 있다. 제어기는 아날로그 신호를 변환하기 위한 윈도우 사이즈를 결정하고; 아날로그 신호를 변환하기 위한 윈도우 포지션을 결정하고; 결정된 윈도우 사이즈 및 결정된 윈도우 포지션에 의해 정의된 윈도우 내의 복수의 비교기들 중 비교기들을 턴 온하고; 및/또는 아날로그 신호를 변환하기 위하여 윈도우 사이즈를 업데이트하도록 구성될 수 있다.
[0012] 특정 실시예들에서, 제어기는 또한, 디지털 신호의 주파수 입력 콘텐츠에 적어도 부분적으로 기초하여 아날로그 신호를 변환하기 위해 윈도우 사이즈를 업데이트하도록 구성될 수 있고; 제어기는 또한, 주파수 검출 블록 출력이 제 1 임계치를 초과할 때 윈도우 사이즈를 증가시키도록 구성될 수 있고; 제어기는 또한, 주파수 검출 블록 출력이 제 2 임계치 미만일 때 윈도우 사이즈를 감소시키도록 구성될 수 있고; 제어기는 또한, 주파수 검출 블록이 높은 크기(high magnitude)의 변화들을 검출할 때 윈도우 사이즈를 증가하도록 구성될 수 있고; 제어기는 또한, 주파수 검출 블록이 낮은 크기의 변화들을 검출할 때 윈도우 사이즈를 감소시키도록 구성될 수 있고; 및/또는 제어기는 또한, 주파수 검출 블록 출력에 적어도 부분적으로 기초하여 수정 값을 계산하고 그리고 새로운 윈도우 포지션을 얻기 위하여 수정 값을 이전 윈도우 포지션에 부가함으로써 윈도우 포지션을 이전 윈도우 포지션으로부터 새로운 윈도우 포지션으로 업데이트하도록 구성될 수 있다.
[0013] 일부 실시예들에서, 장치는 또한 제어기에 커플링되거나 제어기와 통합되고 디지털 신호를 수신하도록 구성된 주파수 검출 블록을 포함할 수 있고, 여기서 제어기는 주파수 검출 블록의 출력에 적어도 부분적으로 기초하여 윈도우 사이즈를 업데이트하도록 구성되고, 주파수 검출 블록은 하이 패스 필터(HPF)를 포함할 수 있고, 하이 패스 필터는 대략 1-z-1의 전달 함수를 가지며, 및/또는 주파수 검출 블록은 대역 패스 필터(BPF)를 포함할 수 있다.
[0014] 다른 실시예에 따라, 방법은 복수의 비교기들을 사용하여 아날로그 신호를 디지털 신호로 변환하는 단계 ― 여기서 복수의 비교기들의 제 1 부분은 활성화되고 복수의 비교기들의 제 2 부분은 활성화되지 않고, 그리고 비교기들의 제 1 부분은 윈도우 사이즈 및 윈도우 포지션에 의해 정의됨 ―; 디지털 신호에 적어도 부분적으로 기초하여 비교기들의 제 1 부분에 대한 윈도우 사이즈를 결정하는 단계 ― 윈도우 사이즈는 제 1 부분에서 복수의 비교기들의 양을 결정함 ―; 디지털 신호에 적어도 부분적으로 기초하여 비교기들의 제 1 부분에 대한 윈도우 포지션을 결정하는 단계 ― 윈도우 포지션은, 복수의 비교기들 중 어느 비교기가 제 1 부분에 있는지를 결정함 ―; 및/또는 비교기들의 제 1 부분에 대한 윈도우 사이즈를 업데이트하는 단계를 포함할 수 있다.
[0015] 특정 실시예들에서, 윈도우 사이즈를 업데이트하는 단계는 적어도 부분적으로 디지털 신호의 주파수 입력 콘텐츠에 기초하여 윈도우 사이즈를 업데이트하는 단계를 포함할 수 있고; 윈도우 사이즈를 조절하는 단계는, 낮은 크기의 변화들이 디지털 신호에서 검출될 때 윈도우 사이즈를 감소시키는 단계 및 높은 크기의 변화들이 디지털 신호에서 검출될 때 윈도우 사이즈를 증가시키는 단계를 포함할 수 있고; 변화들의 크기를 검출하는 단계는 디지털 신호에 대해 하이 패스 필터링을 수행하는 단계를 포함할 수 있고; 윈도우 사이즈를 조절하는 단계는, 하이 패스 필터링의 출력이 제 1 임계치를 초과할 때 윈도우 사이즈를 증가시키는 단계 및 하이 패스 필터링의 출력이 제 2 임계치 미만일 때 윈도우 사이즈를 감소시키는 단계를 포함할 수 있고; 및/또는 변화들의 크기를 검출하는 단계는 디지털 신호에 대해 대역 패스 필터링을 수행하는 단계를 포함할 수 있다.
[0016] 일부 실시예들에서, 방법은 또한, 디지털 신호에서 변화들의 크기를 검출하는 단계; 디지털 신호에서 변화들의 크기에 기초하여 윈도우 사이즈를 조절하는 단계; 및/또는 디지털 신호에서 검출된 주파수 변화들에 적어도 부분적으로 기초하여 수정 값을 계산하고 그리고 새로운 윈도우 포지션을 얻기 위하여 수정 값을 이전 윈도우 포지션에 부가함으로써 윈도우 포지션을 이전 윈도우 포지션으로부터 새로운 윈도우 포지션으로 조절하는 단계를 포함할 수 있다.
[0017] 추가 실시예에 따라, 장치는 아날로그 신호를 디지털 신호로 변환하도록 구성된 복수의 비교기들; 디지털 신호를 수신하도록 커플링되고 디지털 신호의 주파수 입력 콘텐츠를 결정하도록 구성된 프로세싱 블록; 및/또는 프로세싱 블록에 커플링되고 그리고 복수의 비교기들에 커플링되는 제어기를 포함할 수 있다. 제어기는, 디지털 신호의 주파수 입력 콘텐츠에 적어도 부분적으로 기초하여 아날로그 신호를 변환하기 위한 윈도우 사이즈를 결정하고; 아날로그 신호를 변환하기 위하여 윈도우 포지션을 결정하고; 결정된 윈도우 사이즈 및 결정된 윈도우 포지션에 의해 정의된 윈도우 내에서 복수의 비교기들 중 비교기들을 턴 온하고; 및/또는 디지털 신호의 주파수 입력 콘텐츠에 적어도 부분적으로 기초하여 아날로그 신호를 변환하기 위하여 윈도우 사이즈를 업데이트하도록 구성될 수 있다.
[0018] 특정 실시예들에서, 프로세싱 블록은 주파수 검출 블록을 포함할 수 있고; 프로세싱 블록은 하이 패스 필터(HPF)를 포함할 수 있고, 여기서 제어기는, 하이 패스 필터(HPF) 출력이 제 1 임계치를 초과할 때 윈도우 사이즈를 증가시키고 하이 패스 필터(HPF) 출력이 제 2 임계치 미만일 때 윈도우 사이즈를 감소시키도록 구성되고; 및/또는 제어기는 활성화할 복수의 비교기들의 부분을 결정하도록 구성된 디지털 출력 추적 및 예측 블록 및 복수의 비교기들의 부분을 활성화하기 위한 제어 시퀀스를 생성하도록 구성된 아날로그-투-디지털 변환기(ADC) 제어 시퀀스 블록을 포함할 수 있다.
[0019] 일부 실시예들에서, 장치는 또한 복수의 비교기들에 의해 출력된 디지털 신호에 커플링된 스파클(sparkle) 코드 수정 블록; 및/또는 스파클 코드 수정에 커플링된 서모코드(thermocode) 디코드 블록을 포함할 수 있다.
[0020] 전술한 것은 뒤따르는 상세한 설명이 더 잘 이해될 수 있도록 본 발명의 실시예들의 특정 피처들 및 기술적 장점들을 다소 널리 서술하였다. 본 발명의 청구 대상을 형성하는 부가적인 피처들 및 장점들은 이후 설명될 것이다. 개시된 개념 및 특정 실시예가 동일하거나 유사한 목적들을 수행하기 위하여 다른 구조들을 수정하거나 설계하는 것에 대한 기초로서 쉽게 활용될 수 있다는 것이 당업자들에 의해 인식되어야 한다. 또한, 그런 등가 구성들이 첨부된 청구항들에 설명된 바와 같이 본 발명의 사상 및 범위에서 벗어나지 않는 것이 당업자들에 의해 인식되어야 한다. 부가적인 피처들은, 첨부 도면들과 관련하여 고려될 때 다음 설명으로부터 더 잘 이해될 것이다. 그러나, 도면들 각각이 단지 예시 및 설명의 목적을 위해서 제공되고 본 발명을 제한하도록 의도되지 않는 것이 명확하게 이해될 것이다.
[0021] 개시된 시스템 및 방법들의 더 완전한 이해를 위하여, 이제 첨부 도면들과 함께 취해진 다음 설명들에 대해 참조가 이루어진다.
[0022] 도 1은 종래의 아날로그-투-디지털 변환기(ADC)의 개략도이다.
[0023] 도 2a는 본 개시의 일 실시예에 따른 제 1 윈도우 사이즈를 가진 아날로그-투-디지털 변환기(ADC)의 비교기들에 대한 제어 방식을 예시하는 블록 다이어그램이다.
[0024] 도 2b는 본 개시의 일 실시예에 따른 제 2 윈도우 사이즈를 가진 아날로그-투-디지털 변환기(ADC)의 비교기들에 대한 제어 방식을 예시하는 블록 다이어그램이다.
[0025] 도 3은 본 개시의 일 실시예에 따른 아날로그-투-디지털 변환기(ADC)의 윈도우 사이즈를 동적으로 제어하는 방법을 예시하는 흐름도이다.
[0026] 도 4는 본 개시의 일 실시예에 따른 아날로그-투-디지털 변환기(ADC)의 동적 윈도우 사이즈 제어를 가지는 제어기를 예시하는 블록 다이어그램이다.
[0027] 도 5는 본 개시의 일 실시예에 따른 하이 패스 필터(HPF)의 출력에 기초하여 아날로그-투-디지털 변환기(ADC)의 윈도우 사이즈를 조절하는 방법을 예시하는 흐름도이다.
[0028] 도 6은 본 개시의 일 실시예에 따른 아날로그-투-디지털 변환기(ADC)의 동적 윈도우 사이즈를 위한 상태 머신을 예시하는 블록 다이어그램이다.
[0029] 도 7은 본 개시의 일 실시예에 따른 윈도우 포지션의 변화를 예시하는 블록 다이어그램이다.
[0030] 도 8은 본 개시의 일 실시예에 따른 윈도우 포지션을 조절하기 위한 방법을 예시하는 흐름도이다.
[0031] 아날로그-투-디지털 변환기(ADC)에 대한 동적 윈도우 사이즈는 도 2a-2b에 개념적으로 도시된다. 도 2a는 본 개시의 일 실시예에 따른 제 1 윈도우 사이즈를 가진 아날로그-투-디지털 변환기(ADC)의 비교기들에 대한 제어 방식을 예시하는 블록 다이어그램이다. 복수의 비교기들 각각은 디지털 출력 신호(OUT)에 하나의 비트를 출력할 수 있다. 즉, 비트들(202A-N) 각각은 ADC의 하나의 비교기의 출력에 대응할 수 있다. 다수의 비트들을 가지는 제어 신호(CTRL)는 복수의 비교기들에 제공될 수 있다. 비교기는, 비교기에 대응하는 제어 비트들(204A-N)의 비트가 '1'일 때 활성화될 수 있다. 예컨대, 도 2a에 도시된 바와 같이 제어 비트들(204B-E)은 '1' 비트들이고, 따라서 출력 비트들(202B-E)에 대응하는 비교기들은 활성화된다. 비록 '1' 및 '0' 비트들이 제어 비트들(204A-N)에 도시되지만, 그 값들은 '0' 비트가 대응하는 비교기를 활성화하도록 반전될 수 있다. '1' 제어 비트들(204B-204E)은 활성 비교기들의 윈도우(210)를 정의할 수 있다. 즉, 윈도우(210) 내의 출력 비트들(202B-E)에 대응하는 비교기들은 활성이고 전력 온된다.
[0032] 제어 비트들(204A-N)은 비교기들 및 ADC에 커플링된 제어기에 의해 생성될 수 있다. 제어기는 예컨대 제어 비트들(204A-N)을 변경함으로써 윈도우(210)의 사이즈를 조절할 수 있다. 도 2b는 본 개시의 일 실시예에 따른 제 2 윈도우 사이즈를 가진 아날로그-투-디지털 변환기(ADC)의 비교기들에 대한 제어 방식을 예시하는 블록 다이어그램이다. 제어 비트들(204A-F)은 업데이트된 윈도우(220)를 정의하기 위하여 제어기에 의해 '1' 비트들로서 세팅된다. 윈도우(220)는 윈도우(210)보다 2 비트 더 크다. 따라서, 2개의 부가적인 비교기들은 제어 신호(CTRL)에 의해 활성화될 수 있다. 비록 윈도우(220)가 윈도우(210)와 동일한 포지션에 중심을 두는 것으로 도시되지만, 윈도우(220)의 포지션은 또한 업데이트 동안 변경될 수 있다. 예컨대, 윈도우(220)는 제어 비트들(204A-F)로부터 제어 비트들(204B-G)로 시프트될 수 있다. 윈도우(220)의 포지션이 윈도우(220)의 사이즈와 함께 제어될 때, 사이즈 및 포지션은 독립적으로 제어될 수 있다.
[0033] 동적 윈도우 사이즈는 도 3에 도시된 방법에 따라 아날로그-투-디지털 변환기(ADC)로 구현될 수 있다. 도 3은 본 개시의 일 실시예에 따른 아날로그-투-디지털 변환기(ADC)의 윈도우 사이즈를 동적으로 제어하는 방법을 예시하는 흐름도이다. 방법(300)은 아날로그-투-디지털 변환기(ADC)에 대한 윈도우 사이즈를 결정하는 것을 가지는 블록(302)에서 시작된다. 그 다음, 블록(304)에서, 윈도우 포지션이 ADC를 위해 결정된다. 결정된 윈도우 사이즈 및 포지션은 도 2a-b의 윈도우들(210 및 220) 같은 활성 비교기들의 윈도우를 정의할 수 있다. 블록(306)에서, ADC의 비교기들은 블록(302)의 결정된 윈도우 사이즈 및 블록(304)의 결정된 윈도우 포지션에 대응하여 활성화될 수 있다. 비교기들은 도 2a-b의 제어 비트들(204A-N) 같은 제어기에 의해 생성된 제어 신호에 의해 활성화될 수 있다. 추후 시간에, 블록(302)의 결정된 윈도우 사이즈는 블록(308)에서 업데이트될 수 있고 블록(304)의 결정된 윈도우 포지션은 블록(310)에서 업데이트될 수 있다. 도 3의 방법(300)은 예컨대 ADC에 커플링된 제어기 내에서 실행될 수 있다.
[0034] 아날로그-투-디지털 변환기(ADC)를 제어하기 위한 제어기의 일 예는 도 4에 도시된다. 도 4는 본 개시의 일 실시예에 따른 아날로그-투-디지털 변환기(ADC)의 동적 윈도우 사이즈 제어를 가지는 제어기를 예시하는 블록 다이어그램이다. 시스템(400)은 ADC(404)에 커플링된 제어기(410)를 포함할 수 있다. ADC(404)는 제어기(410)가 활성화(예컨대, 전력 온) 또는 비활성화(예컨대, 전력 오프) 하도록 명령할 수 있는 복수의 비교기들을 포함할 수 있다. ADC(404)는 아날로그 입력 신호(Vin)를 수신하도록 아날로그 입력 노드(402)에 커플링될 수 있다. ADC(404)는 디지털 출력 신호(OUT)를 생성하기 위하여 제어기(410)에 의해 추가로 프로세싱될 수 있는 디지털 신호(sig)를 출력할 수 있다. 예컨대, 제어기(410)는 디지털 신호(sig)를 프로세스하고 디지털 출력 신호(OUT)를 생성하기 위하여, 버블(bubble) 에러를 수정할 수 있는 스파클 코드 수정 블록(412), 및 서모미터(thermometer) 코드를 2의 보수 코드(complement code)로 변환할 수 있는 서모코드(thermocode) 디코드 블록(414)을 포함할 수 있다. 비록 제어기(410)의 블록들이 제어기(410)의 별개의 컴포넌트들로서 도시되지만, 블록들은 하나 또는 그 초과의 집적 회로(IC)들의 부분으로서 하나 또는 그 초과의 제어기들로 구현될 수 있다. 제어기들 또는 IC들은 예컨대, 셀룰러 전화들 및 모바일 오디오 플레이어들을 포함하는 모바일 디바이스들 같은 전자 디바이스들에 통합될 수 있다.
[0035] 제어기(410)는 또한 디지털 출력 신호(OUT)에 커플링된 필터(416)를 포함할 수 있다. 필터(416)는 예컨대 대역 패스 필터(BPF) 또는 하이 패스 필터(HPF)일 수 있다. 일 실시예에서, 필터(416)가 HPF일 때, 필터(416)는 1-z-1의 전달 함수 및 대략 0.5 MHz 내지 3 MHz의 업데이트 레이트를 가질 수 있다. 필터(416)의 출력은 ADC 출력 추적 및 예측 블록(418)에 제공될 수 있다. ADC 출력 추적 및 예측 블록(418)은 필터(416)의 출력을 프로세스하고 그리고 아날로그 입력 신호(Vin) 내에서 주파수의 변화들을 결정하기 위하여 예컨대 논리 회로를 포함하는 주파수 검출 블록을 포함할 수 있다. ADC 출력 추적 및 예측 블록(418)은 또한 필터(416)로부터의 정보 및 ADC(404)로부터의 현재 및 이전 출력들에 기초하여 윈도우 사이즈 및 윈도우 포지션을 결정하기 위한 논리 회로를 포함할 수 있다. 예컨대, 블록(418)은 필터(416) 및 스파클 코드 수정 블록(412)으로부터 데이터를 수신할 수 있고 아날로그 입력 신호(Vin)의 미래 값의 예측을 생성할 수 있고, 그리고 아날로그 입력 신호(Vin)의 예측된 미래 값에 적당한 윈도우 사이즈 및 윈도우 포지션을 결정할 수 있다. 결정된 윈도우 사이즈 및 윈도우 포지션은 블록(418)으로부터 ADC 제어 시퀀스 블록(420)으로 출력될 수 있고, ADC 제어 시퀀스 블록(420)은 결정된 윈도우 사이즈 및 윈도우 포지션을 ADC(404)에 제공되는 제어 신호로 변환할 수 있다. ADC 제어 시퀀스 블록(420)으로부터의 출력 제어 신호는 예컨대 도 2a-b를 참조하여 위에서 설명된 제어 비트들(204A-N)일 수 있다.
[0036] 필터(416)가 하이 패스 필터(HPF)일 때, 하이 패스 필터는 입력 아날로그 신호(Vin)에서 변화들의 크기를 표시하는, 출력 디지털 신호(OUT)에서 변화들의 크기를 결정할 수 있다. 임계치들은 하이 패스 필터(HPF)의 출력에 기초하여 ADC(404)의 윈도우 사이즈를 동적으로 조절하기 위하여 ADC 출력 추적 및 예측 블록(418) 내에서 세팅될 수 있다. 도 5는 본 개시의 일 실시예에 따른 하이 패스 필터(HPF)의 출력에 기초하여 아날로그-투-디지털 변환기(ADC)의 윈도우 사이즈를 조절하는 방법을 예시하는 흐름도이다. 방법(500)은 하이 패스 필터 출력이 제 1 임계치보다 높은지를 결정하는 것을 가지는 블록(502)에서 시작될 수 있다. 제 1 임계치가 초과되면, 방법(500)은 ADC(404)에 대한 윈도우 사이즈를 증가시키기 위하여 블록(504)으로 진행할 수 있다. 하이 패스 필터 출력이 높을 때, 아날로그 입력 신호(Vin)는 빠르게 변화하는 중일 수 있다. 따라서, 블록(504)은, ADC 출력 추적 및 예측 블록(418)의 주파수 검출 블록이 높은 크기의 변화들을 검출할 때 윈도우 사이즈를 증가시키는 것에 대응할 수 있다.
[0037] 제 1 임계치가 블록(502)에서 초과되지 않으면, 방법(500)은, 하이 패스 필터(HPF)의 출력이 제 2 임계치 미만인지를 결정하기 위하여 블록(506)으로 계속된다. 출력이 제 2 임계치 미만일 때, 방법(500)은 ADC(404)의 윈도우 사이즈를 감소시키기 위하여 블록(508)으로 진행할 수 있다. 하이 패스 필터(HPF) 출력이 제 2 임계치 미만일 때, 아날로그 입력 신호(Vin)는 비교적 일정한 것으로 고려될 수 있다. 따라서, 블록(508)은, 주파수 검출 블록이 낮은 크기의 변화들을 검출할 때, 윈도우 사이즈를 감소시키는 것에 대응할 수 있다. 윈도우 사이즈를 감소시키는 것은 활성 비교기들의 수를 감소시킬 수 있고, 따라서 ADC(404) 내의 전력 소비를 감소시킬 수 있다. 감소된 전력 소비는 열 소산을 위한 공간이 거의 이용 가능하지 않은 작은 디바이스들에서 유리할 수 있다. 감소된 전력 소비는 또한 배터리 수명을 연장하기 위해 휴대용 디바이스들에 유리할 수 있다. 각각 블록(504 및 508)에서 윈도우 사이즈를 증가 또는 감소시킨 후, 방법(500)은 블록(502)으로 되돌아가 윈도우 사이즈를 계속 업데이트할 수 있다. 블록(506)에서 윈도우 사이즈에 어떠한 변화도 이루어지지 않으면, 방법(500)은 블록(502)에서 하이 패스 필터(HPF)의 출력을 테스팅하는 것으로 되돌아갈 수 있다.
[0038] 블록들(504 및 508)에서 윈도우 사이즈의 증가 및 감소는 상태 머신으로 구현될 수 있다. 상태 머신에서, 각각 윈도우 사이즈를 증가 또는 감소시키기 위한 제 1 임계치 및 제 2 임계치는 상태 머신의 현재 상태에 기초하여 조절될 수 있다. 도 6은 본 개시의 일 실시예에 따른 아날로그-투-디지털 변환기(ADC)의 동적 윈도우 사이즈를 위한 상태 머신을 예시하는 블록 다이어그램이다. 상태 머신(600)은 예컨대, 4개의 비교기들의 윈도우 사이즈에 대응하는 상태(602), 6개의 비교기들의 윈도우 사이즈에 대응하는 상태(604), 및 8개의 비교기들의 윈도우 사이즈에 대응하는 상태(606)를 포함할 수 있다. 비록 단지 3개의 예시적 상태들(602, 604 및 606)이 도시되지만, 부가적인 더 크거나 작은 윈도우 사이즈들은 상태 머신(600)에 포함될 수 있다. 부가적으로, 2 이외의 사이즈들의 윈도우 사이즈의 증분들은 또한 상태 머신(600) 내에서 가능하다. 상태 머신(600)은 업데이트될 수 있는데, 즉 클록 사이클당 1회 상태들(602, 604 및 606) 사이에서 전이할지를 결정할 수 있다. 위에서 설명된 일 실시예에서, 클록 사이클은 대략 0.5 MHz 내지 3 MHz일 수 있다.
[0039] 상태 머신(600)은 예컨대, 4의 윈도우 사이즈를 가진 상태(602)에서 시작될 수 있다. 하이 패스 필터(HPF)의 출력이 2보다 클 때, 상태 머신(600)은 6의 윈도우 사이즈를 가진 상태(604)로 전이할 수 있다. 하이 패스 필터(HPF)는 데이터의 콘텐츠를 결정하기 위하여 사용된 다수의 상이한 출력들을 생성할 수 있다. 일 실시예에서, 하이 패스 필터(HPF) 출력은 신호의 변화의 상대적 크기를 표시하는 이산 값일 수 있다. 예컨대, 상태(602 및 604) 사이의 전이에 대응하는 값 '2'은 하이 패스 필터(HPF)를 통하여 통과하는 신호의 특정 변화 크기를 표시할 수 있다. 상태(604)에서, 제 1 임계치는 3으로 세팅될 수 있고 제 2 임계치는 1로 세팅될 수 있다. 하이 패스 필터(HPF)의 출력이 3보다 크거나 같을 때, 상태 머신(600)은 8의 윈도우 사이즈를 가진 상태(606)로 전이할 수 있다. 하이 패스 필터(HPF)의 출력이 1보다 작거나 같을 때, 상태 머신(600)은 4의 윈도우 사이즈를 가진 상태(602)로 되돌아갈 수 있다. 상태 머신(600)과 유사한 일반 상태 머신은 윈도우 사이즈를 위한 방정식으로 공식화될 수 있다:
Figure 112016109196322-pct00001
여기서 W(n)은 현재 윈도우 사이즈이고, W(n-1)은 이전 윈도우 사이즈이고, 그리고 임계치1, 임계치2, 및 임계치3은 동적 윈도우 사이즈를 변경하기 위한 임계치들이다. 임계 값들은 윈도우 사이즈가 변화할 때 변화할 수 있다. 예컨대, 상태(602)에서, 임계치1은 2일 수 있고 임계치3은 1일 수 있고, 그리고 상태(604)에서, 임계치1은 3일 수 있고 임계치3은 1일 수 있다.
[0040] 위에서 설명된 바와 같이, 윈도우 사이즈는 동적으로 조절될 수 있다. 윈도우 포지션은 또한 윈도우 사이즈에 무관하게 동적으로 조절될 수 있다. 윈도우 포지션의 변화는 도 7에 개념적으로 도시된다. 도 7은 본 개시의 일 실시예에 따른 윈도우 포지션의 변화를 예시하는 블록 다이어그램이다. 윈도우(702)는 처음에 비트들(n, n-1, n-2, n-3, n-4, 및 n-5) 둘레에 포지셔닝될 수 있다. 디지털 출력 신호(OUT)의 대응하는 출력 비트들은 각각 0, 0, 0, 1, 1, 및 1일 수 있다. 일 실시예에서, 윈도우 포지션은 윈도우(702)의 중심에서 디지털 출력 신호(OUT)의 0으로부터 1로의 전이를 포지셔닝하도록 선택될 수 있다. 다른 실시예들에서, 윈도우 포지션은 신호가 변화하는 방향으로 부가적인 헤드룸(headroom)을 제공하기 위해 0으로부터 1로의 전이를 포지셔닝하도록 선택될 수 있다. 예컨대, 0으로부터 1로의 전이가 LSB들((less significant bit)들, 예컨대 도 7의 비트들의 우측) 쪽으로 이동하는 것으로 예상될 때, 윈도우 포지션은 MBS들((more significant bit)들, 예컨대 도 7의 비트들의 좌측) 쪽으로 0으로부터 1로 전이를 배치하도록 선택될 수 있다. 새로운 윈도우 포지션은 결정될 수 있고 윈도우(702)는 비트들(n-2, n-3, n-4, n-5, n-6, 및 n-7)을 포함하는 윈도우(704)로 시프트하였다. 도 7에 도시된 바와 같이, 윈도우들(702 및 704)의 윈도우 사이즈는 동일하다. 그러나, 윈도우 사이즈의 변화는 또한, 윈도우 포지션이 변화할 때 발생할 수 있다.
[0041] 윈도우 포지션 제어는 도 4의 제어기(410)에 프로그래밍될 수 있다. 제어기에 의한 윈도우 포지션을 조절하기 위한 하나의 방법은 도 8에 도시된다. 도 8은 본 개시의 일 실시예에 따른 윈도우 포지션을 조절하기 위한 방법을 예시하는 흐름도이다. 방법(800)은 하이 패스 필터(HPF) 출력을 수신하는 것을 가지는 블록(802)에서 시작될 수 있다. 블록(804)에서, 수정 값은 블록(802)에서 수신된 HPF 출력에 기초하여 결정될 수 있다. 수정 값은 예컨대, 윈도우 포지션을 시프트하기 위한 양 및 방향을 표시하는 델타 차이 값일 수 있다. 그 다음, 블록(806)에서, 수정 값은 아날로그-투-디지털 변환기(ADC)의 현재 윈도우 포지션에 부가될 수 있다. 일 예에서, 새로운 윈도우 포지션은 하기에 따라 계산될 수 있다:
Figure 112016109196322-pct00002
여기서
Figure 112016109196322-pct00003
는 수정 값이고, 포지션(k-1)은 이전 윈도우 포지션이고, 그리고 포지션(k)은 새로운 윈도우 포지션이다.
[0042] 펌웨어 및/또는 소프트웨어로 구현되면, 위에서 설명된 기능들은 컴퓨터-판독가능 매체상에 하나 또는 그 초과의 명령들 또는 코드로서 저장될 수 있다. 예들은 데이터 구조가 인코딩된 비-일시적 컴퓨터-판독가능 매체들 및 컴퓨터 프로그램이 인코딩된 컴퓨터-판독가능 매체들을 포함한다. 컴퓨터-판독가능 매체들은 물리 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 어떤 이용 가능한 매체일 수 있다. 제한이 아닌 예로써, 그런 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들 형태의 원하는 프로그램 코드를 저장하기 위하여 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 어떤 다른 매체를 포함할 수 있다. 디스크(disk) 및 디스크(disc)는 CD들(compact discs), 레이저 디스크들(laser discs), 광학 디스크들(discs), DVD들(digital versatile discs), 플로피 디스크들(disks) 및 블루-레이 디스크들(discs)을 포함한다. 일반적으로, 디스크(disk)들은 데이터를 자기적으로 재생하고, 디스크(disc)들은 데이터를 광학적으로 재생한다. 위의 것들의 조합들은 또한 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0043] 컴퓨터 판독가능 매체상의 저장부에 더하여, 명령들 및/또는 데이터는 통신 장치에 포함된 송신 매체들 상의 신호들로서 제공될 수 있다. 예컨대, 통신 장치는 명령들 및 데이터를 표시하는 신호들을 가진 트랜시버를 포함할 수 있다. 명령들 및 데이터는, 하나 또는 그 초과의 프로세서들로 하여금 청구항들에 설명된 기능들을 구현하게 하도록 구성된다.
[0044] 비록 본 개시 및 특정 대표 장점들이 상세히 설명되었지만, 다양한 변화들, 대체들 및 변경들이 첨부된 청구항들에 의해 정의된 바와 같은 본 개시의 사상 및 범위에서 벗어남이 없이 본원에서 이루어질 수 있다는 것이 이해되어야 한다. 예컨대, 비록 아날로그-투-디지털 변환기(ADC)의 비교기들의 활성화가 위에서 설명되었지만, 다른 컴포넌트들은 위에서 설명된 제어기로 제어될 수 있고 및/또는 아날로그-투-디지털 변환 이외의 목적들을 위한 비교기들은 위에서 설명된 제어기로 제어될 수 있다. 게다가, 본 출원의 범위는 명세서에 설명된 프로세스, 머신, 제조, 재료의 구성요소, 수단, 방법들 및 단계들의 특정 실시예들로 제한되도록 의도되지 않는다. 당업자가 본 개시로부터 쉽게 인식할 바와 같이, 본원에 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는 현재 존재하거나 이후에 개발될 프로세스들, 머신들, 제조, 재료의 구성 성분들, 수단, 방법들, 또는 단계들이 활용될 수 있다. 따라서, 첨부된 청구항들은 그런 프로세스들, 머신들, 제조, 재료의 구성 성분들, 수단, 방법들, 또는 단계들을 그들의 범위 내에 포함하도록 의도된다.

Claims (28)

  1. 장치로서,
    아날로그 신호를 수신하도록 구성된 아날로그 입력 노드;
    상기 아날로그 입력 노드에 커플링되고 상기 아날로그 신호를 디지털 신호로 변환하도록 구성된 복수의 비교기들;
    상기 디지털 신호를 수신하고 상기 디지털 신호의 주파수 콘텐츠를 분석하도록 구성되는 주파수 검출 블록; 및
    상기 복수의 비교기들 및 상기 주파수 검출 블록에 커플링된 제어기
    를 포함하고,
    상기 제어기는:
    적어도 부분적으로 상기 주파수 검출 블록의 출력에 기초하여 상기 아날로그 신호를 변환하기 위한 윈도우 사이즈를 동적으로 결정하고 ― 상기 윈도우 사이즈를 결정하는 것은:
    상기 주파수 검출 블록이 미리결정된 값보다 높은 변화들의 크기를 검출할 때 상기 윈도우 사이즈를 증가시키는 단계; 및
    상기 주파수 검출 블록이 미리결정된 값보다 낮은 변화들의 크기를 검출할 때 상기 윈도우 사이즈를 감소시키는 단계를 포함함 ―;
    상기 아날로그 신호를 변환하기 위한 윈도우 포지션을 결정하고; 그리고
    결정된 윈도우 사이즈 및 결정된 윈도우 포지션에 의해 정의된 윈도우 내의 상기 복수의 비교기들 중 비교기들을 턴 온
    하도록 구성되는,
    장치.
  2. 제 1 항에 있어서,
    상기 제어기는 상기 아날로그 신호를 변환하기 위하여 제 2 윈도우 사이즈를 동적으로 결정함으로써 상기 아날로그 신호를 변환하기 위하여 상기 윈도우 사이즈를 업데이트하도록 추가로 구성되는,
    장치.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 주파수 검출 블록은 하이 패스 필터(HPF)를 포함하는,
    장치.
  6. 제 5 항에 있어서,
    상기 하이 패스 필터(HPF)는 1-z-1의 전달 함수를 가지는,
    장치.
  7. 제 1 항에 있어서,
    상기 주파수 검출 블록은 대역 패스 필터(BPF)를 포함하는,
    장치.
  8. 제 1 항에 있어서,
    상기 제어기는:
    상기 주파수 검출 블록 출력이 제 1 임계치를 초과할 때 상기 윈도우 사이즈를 증가시키고; 그리고
    상기 주파수 검출 블록 출력이 제 2 임계치 미만일 때 상기 윈도우 사이즈를 감소시키도록 추가로 구성되는,
    장치.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 제어기는 상기 복수의 비교기들 중 부가적인 비교기들을 턴 온 함으로써 상기 윈도우 사이즈를 증가시키도록 구성되고, 그리고 상기 제어기는 상기 복수의 비교기들 중 비교기들을 턴 오프함으로써 상기 윈도우 사이즈를 감소시키도록 구성되는,
    장치.
  11. 제 1 항에 있어서,
    상기 제어기는:
    상기 주파수 검출 블록 출력에 적어도 부분적으로 기초하여 수정 값을 계산하고; 그리고
    새로운 윈도우 포지션을 얻기 위하여 상기 수정 값을 이전 윈도우 포지션에 부가함으로써,
    상기 이전 윈도우 포지션으로부터 상기 새로운 윈도우 포지션으로 상기 윈도우 포지션을 동적으로 결정하도록 추가로 구성되는,
    장치.
  12. 방법으로서,
    복수의 비교기들을 사용하여 아날로그 신호를 디지털 신호로 변환하는 단계 ― 상기 복수의 비교기들의 제 1 부분은 활성화되고 상기 복수의 비교기들의 제 2 부분은 활성화되지 않고, 그리고 상기 비교기들의 제 1 부분은 윈도우 사이즈 및 윈도우 포지션에 의해 정의됨 ―;
    상기 디지털 신호에 적어도 부분적으로 기초하여 상기 비교기들의 제 1 부분에 대한 상기 윈도우 사이즈를 동적으로 결정하는 단계 ― 상기 윈도우 사이즈는 상기 제 1 부분에서 상기 복수의 비교기들의 양을 결정하고, 상기 윈도우 사이즈를 동적으로 결정하는 단계는,
    상기 디지털 신호 내 변화들의 크기를 검출하는 단계; 및
    상기 디지털 신호 내 변화들의 크기에 기초하여 상기 윈도우 사이즈를 조절하는 단계를 포함하며, 상기 윈도우 사이즈를 조절하는 단계는,
    상기 디지털 신호 내에서 미리결정된 값보다 작은 변화들의 크기가 검출될 때 상기 윈도우 사이즈를 감소시키는 단계; 및
    상기 디지털 신호 내에서 미리결정된 값보다 큰 변화들의 크기가 검출될 때 상기 윈도우 사이즈를 증가시키는 단계를 포함함 ―; 및
    상기 디지털 신호에 적어도 부분적으로 기초하여 상기 비교기들의 제 1 부분에 대한 상기 윈도우 포지션을 결정하는 단계 ― 상기 윈도우 포지션은, 상기 복수의 비교기들 중 어느 비교기가 제 1 부분에 있는지를 결정함 ―
    를 포함하는,
    방법.
  13. 제 12 항에 있어서,
    제 2 윈도우 사이즈를 동적으로 결정함으로써 상기 비교기들의 제 1 부분에 대한 상기 윈도우 사이즈를 업데이팅하는 단계를 더 포함하는,
    방법.
  14. 제 12 항에 있어서,
    상기 윈도우 사이즈를 업데이팅하는 단계는 상기 디지털 신호의 주파수 입력 콘텐츠에 적어도 부분적으로 기초하여 상기 윈도우 사이즈를 동적으로 결정하는 단계를 포함하는,
    방법.
  15. 삭제
  16. 삭제
  17. 제 12 항에 있어서,
    상기 윈도우 사이즈를 감소시키는 단계는 상기 복수의 비교기들 중 비교기들을 턴 오프하는 단계를 포함하고, 그리고 상기 윈도우 사이즈를 증가시키는 단계는 상기 복수의 비교기들 중 비교기들을 턴 온하는 단계를 포함하는,
    방법.
  18. 제 12 항에 있어서,
    상기 변화들의 크기를 검출하는 단계는 상기 디지털 신호에 대해 하이 패스 필터링을 수행하는 단계를 포함하는,
    방법.
  19. 제 18 항에 있어서,
    상기 윈도우 사이즈를 조절하는 단계는:
    상기 하이 패스 필터링의 출력이 제 1 임계치를 초과할 때 상기 윈도우 사이즈를 증가시키는 단계; 및
    상기 하이 패스 필터링의 출력이 제 2 임계치 미만일 때 상기 윈도우 사이즈를 감소시키는 단계
    를 포함하는,
    방법.
  20. 제 12 항에 있어서,
    상기 변화들의 크기를 검출하는 단계는 상기 디지털 신호에 대해 대역 패스 필터링을 수행하는 단계를 포함하는,
    방법.
  21. 제 12 항에 있어서,
    상기 디지털 신호의 검출된 주파수 변화들에 적어도 부분적으로 기초하여 수정 값을 계산하는 단계; 및
    새로운 윈도우 포지션을 얻기 위하여 상기 수정 값을 이전 윈도우 포지션에 부가하는 단계
    에 의해 상기 이전 윈도우 포지션으로부터 상기 새로운 윈도우 포지션으로 상기 윈도우 포지션을 조절하는 단계를 더 포함하는,
    방법.
  22. 장치로서,
    아날로그 신호를 디지털 신호로 변환하도록 구성된 복수의 비교기들;
    상기 디지털 신호를 수신하도록 구성되고 상기 디지털 신호의 주파수 입력 콘텐츠를 결정하도록 구성된 프로세싱 블록 ― 상기 프로세싱 블록은 주파수 검출 블록을 포함함 ―; 및
    상기 프로세싱 블록에 커플링되고 상기 복수의 비교기들에 커플링되는 제어기
    를 포함하고, 상기 제어기는:
    상기 프로세싱 블록으로부터 수신된 상기 디지털 신호의 주파수 입력 콘텐츠의 표시에 적어도 부분적으로 기초하여 상기 아날로그 신호를 변환하기 위하여 윈도우 사이즈를 동적으로 결정하고 ― 상기 윈도우 사이즈를 결정하는 것은:
    상기 프로세싱 블록이 미리결정된 값보다 높은 변화들의 크기를 검출할 때 상기 윈도우 사이즈를 증가시키는 단계; 및
    상기 프로세싱 블록이 미리결정된 값보다 낮은 변화들의 크기를 검출할 때 상기 윈도우 사이즈를 감소시키는 단계를 포함함 ―;
    상기 아날로그 신호를 변환하기 위하여 윈도우 포지션을 결정하고; 그리고
    상기 결정된 윈도우 사이즈 및 결정된 윈도우 포지션에 의해 정의된 윈도우 내에서 상기 복수의 비교기들 중 비교기들을 턴 온하는,
    장치.
  23. 삭제
  24. 제 22 항에 있어서,
    상기 복수의 비교기들에 의해 출력된 상기 디지털 신호에 커플링된 스파클(sparkle) 코드 수정 블록; 및
    상기 스파클 코드 수정에 커플링된 서모코드(thermocode) 디코드 블록
    을 더 포함하는,
    장치.
  25. 삭제
  26. 제 22 항에 있어서,
    상기 프로세싱 블록은 하이 패스 필터(HPF)를 포함하고, 그리고 상기 제어기는:
    상기 하이 패스 필터(HPF) 출력이 제 1 임계치를 초과할 때 상기 윈도우 사이즈를 증가시키고; 그리고
    상기 하이 패스 필터(HPF) 출력이 제 2 임계치 미만일 때 상기 윈도우 사이즈를 감소시키도록 구성된,
    장치.
  27. 제 26 항에 있어서,
    상기 제어기는 상기 복수의 비교기들 중 비교기들을 턴 온함으로써 상기 윈도우 사이즈를 증가시키도록 구성되고, 그리고 상기 제어기는 상기 복수의 비교기들 중 비교기들을 턴 오프함으로써 상기 윈도우 사이즈를 감소시키도록 구성되는,
    장치.
  28. 제 22 항에 있어서,
    상기 제어기는:
    활성화할 상기 복수의 비교기들 중 일부를 결정하도록 구성된 디지털 출력 추적 및 예측 블록; 및
    상기 복수의 비교기들의 일부를 활성화하기 위한 제어 시퀀스를 생성하도록 구성된 아날로그-투-디지털 변환기(ADC) 제어 시퀀스 블록
    을 포함하는,
    장치.
KR1020167031257A 2014-04-17 2015-04-06 동적 윈도우 길이를 갖는 비교기 추적 제어 방식 KR101865372B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/255,912 2014-04-17
US14/255,912 US9214948B2 (en) 2014-04-17 2014-04-17 Comparator tracking control scheme with dynamic window length
PCT/US2015/024562 WO2015160558A1 (en) 2014-04-17 2015-04-06 Comparator tracking control scheme with dynamic window length

Publications (2)

Publication Number Publication Date
KR20160145082A KR20160145082A (ko) 2016-12-19
KR101865372B1 true KR101865372B1 (ko) 2018-06-08

Family

ID=54322868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167031257A KR101865372B1 (ko) 2014-04-17 2015-04-06 동적 윈도우 길이를 갖는 비교기 추적 제어 방식

Country Status (6)

Country Link
US (1) US9214948B2 (ko)
EP (1) EP3132542A4 (ko)
JP (2) JP6293303B2 (ko)
KR (1) KR101865372B1 (ko)
CN (1) CN106464263B (ko)
WO (1) WO2015160558A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10284221B2 (en) * 2017-04-21 2019-05-07 Analog Devices, Inc. Power-efficient flash quantizer for delta sigma converter
CN109495112A (zh) * 2017-09-11 2019-03-19 联发科技股份有限公司 模数转换方法及δ-σ调制器
US11502595B2 (en) 2018-09-06 2022-11-15 Infineon Technologies Austria Ag Voltage and current protection in isolated switched-mode power converters with secondary-side rectified voltage sensing
US10770983B2 (en) * 2018-12-06 2020-09-08 Infineon Technologies Austria Ag Circuits and methods for secondary-side rectified voltage sensing in isolated switched-mode power converters

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117880A1 (en) * 2007-03-22 2010-05-13 Moore Charles H Variable sized aperture window of an analog-to-digital converter

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137832A (ja) * 1987-11-25 1989-05-30 Sony Corp 全並列型ａ／ｄコンバータ
JPH04108221A (ja) * 1990-08-28 1992-04-09 Mitsubishi Electric Corp Ａ／ｄ変換器
US5296856A (en) * 1993-03-04 1994-03-22 Mantong Frank L Window tracking ADC
US5608399A (en) 1995-08-01 1997-03-04 Psc Inc. Resolution enhancer circuit for analog to digital converters
JP3604471B2 (ja) * 1995-09-29 2004-12-22 池上通信機株式会社 サブバンド符号化装置
JPH114166A (ja) * 1997-06-12 1999-01-06 Matsushita Electric Ind Co Ltd 逐次比較型ａ／ｄ変換器
JP2000134098A (ja) 1998-10-21 2000-05-12 Mitsubishi Electric Corp Ａｄ変換器
US6188347B1 (en) 1999-07-12 2001-02-13 National Instruments Corporation Analog-to-digital conversion system and method with reduced sparkle codes
US6404372B1 (en) * 2000-08-10 2002-06-11 National Semiconductor Corporation Asynchronous A/D converter with moving window
JP4067932B2 (ja) * 2002-05-27 2008-03-26 富士通株式会社 アナログ／デジタル変換回路
EP1659694B1 (en) * 2002-05-27 2008-07-23 Fujitsu Ltd. A/D converter bias current circuit
US6809676B1 (en) 2002-08-20 2004-10-26 Xilinx, Inc. Method and system for VCO-based analog-to-digital conversion (ADC)
GB2402006B (en) * 2003-05-23 2005-08-10 Motorola Inc Analog to digital converter
US7286072B2 (en) * 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus
JP2006262448A (ja) * 2005-02-15 2006-09-28 Sanyo Electric Co Ltd アナログデジタル変換器およびアナログデジタル変換装置
DE102006051981B4 (de) * 2006-11-03 2013-10-10 Infineon Technologies Ag Analog-Digital-Wandler und Verfahren zum Umwandeln eines analogen Eingangssignals in eine digitale Information
DE102006051984B4 (de) * 2006-11-03 2009-06-10 Infineon Technologies Ag Detektor, Vorrichtung zum Verarbeiten eines Signals und Verfahren zum Verarbeiten eines Signals
US7626525B2 (en) * 2007-05-03 2009-12-01 Texas Instruments Incorporated Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
US7696915B2 (en) * 2008-04-24 2010-04-13 Agere Systems Inc. Analog-to-digital converter having reduced number of activated comparators
CN102017423A (zh) * 2008-05-08 2011-04-13 松下电器产业株式会社 闪速ad变换器、闪速ad变换模块及德耳塔-西格马ad变换器
US7656339B2 (en) * 2008-06-06 2010-02-02 Lsi Corporation Systems and methods for analog to digital conversion
US7973692B2 (en) * 2008-06-06 2011-07-05 Lsi Corporation Systems and methods for synchronous, retimed analog to digital conversion
US20100079322A1 (en) * 2008-10-01 2010-04-01 Telesen Ltd. High noise environment measurement technique
US8106807B2 (en) 2010-06-07 2012-01-31 Broadcom Corporation Bubble correction in a flash analog-to-digital converter
US8558725B2 (en) * 2010-10-27 2013-10-15 Intersil Americas Inc. Robust gain and phase calibration method for a time-interleaved analog-to-digital converter
CN103299549B (zh) 2010-12-03 2016-11-09 马维尔国际贸易有限公司 具有降噪反馈通路的模数转换器
US8456340B2 (en) * 2011-04-13 2013-06-04 Analog Devices, Inc. Self-timed digital-to-analog converter
US8970419B2 (en) * 2013-06-27 2015-03-03 Xilinx, Inc. Windowing for high-speed analog-to-digital conversion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117880A1 (en) * 2007-03-22 2010-05-13 Moore Charles H Variable sized aperture window of an analog-to-digital converter

Also Published As

Publication number Publication date
JP6293303B2 (ja) 2018-03-14
CN106464263A (zh) 2017-02-22
US9214948B2 (en) 2015-12-15
JP2017515380A (ja) 2017-06-08
CN106464263B (zh) 2020-06-12
JP2018050352A (ja) 2018-03-29
EP3132542A4 (en) 2017-12-27
US20150303932A1 (en) 2015-10-22
WO2015160558A1 (en) 2015-10-22
KR20160145082A (ko) 2016-12-19
EP3132542A1 (en) 2017-02-22

Similar Documents

Publication Publication Date Title
KR101865372B1 (ko) 동적 윈도우 길이를 갖는 비교기 추적 제어 방식
JP6102521B2 (ja) Ｓａｒアナログ・デジタル変換方法およびｓａｒアナログ・デジタル変換回路
KR20140099196A (ko) 판독 전압 적응을 위한 보상 루프
CN104579347B (zh) 模数转换器
CN111937311A (zh) 检测交错模拟-数字转换器中阻断信号的方法
JP6486888B2 (ja) 移動平均フィルタの動作制御方法
US9582018B1 (en) Automatic gain compression detection and gain control for analog front-end with nonlinear distortion
US10797623B2 (en) Semiconductor device and method of detecting its rotation abnormality
JP2013034188A (ja) ２重比較器を利用して、信号フィードバックなしで精密な信号整流およびタイミングシステムを容易にするための方法
US10027285B2 (en) Semiconductor device
JP2017506393A5 (ko)
CN110537330B (zh) 用于δ-σ转化器的高效闪存量化器
JP5147420B2 (ja) 増幅回路
US8872682B2 (en) Analog-to-digital conversion loop for PS15 and WSS systems
JP2023058535A (ja) デュアルモードデータ変換器
TWI730564B (zh) 編碼器及利用該編碼器的訊號處理方法
JP2010190767A (ja) 計測装置、および計測方法
JP2007259143A (ja) 音声データ処理装置及び方法
US20180061060A1 (en) Edge detection with shutter adaption
US20090191820A1 (en) Signal value holding apparatus, signal value holding method, signal value control system, signal value control method, playback apparatus, and playback method
JP5750067B2 (ja) 制御装置及びデジタル制御電源並びに制御方法
JP2023004458A (ja) 波形異常判定装置および波形異常判定方法
KR101703358B1 (ko) 노이즈 저감 아날로그 디지털 컨버터
JP4783319B2 (ja) ダイナミックレンジスケール回路
JP2017050732A (ja) 半導体装置及びノイズ除去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)