CN103299549B - 具有降噪反馈通路的模数转换器 - Google Patents

具有降噪反馈通路的模数转换器 Download PDF

Info

Publication number
CN103299549B
CN103299549B CN201180058121.6A CN201180058121A CN103299549B CN 103299549 B CN103299549 B CN 103299549B CN 201180058121 A CN201180058121 A CN 201180058121A CN 103299549 B CN103299549 B CN 103299549B
Authority
CN
China
Prior art keywords
signal
circuit
analog
dac
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180058121.6A
Other languages
English (en)
Other versions
CN103299549A (zh
Inventor
A·利希迪尼
G·甘多尔菲
M·索希奥
V·科洛纳
R·卡斯特罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103299549A publication Critical patent/CN103299549A/zh
Application granted granted Critical
Publication of CN103299549B publication Critical patent/CN103299549B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种包括低通滤波器元件的模数转换器、量化器以及数模转换器提供在反馈通路中。低通滤波器元件被配置为对模拟输入信号滤波。量化器被配置为接收基于经滤波的模拟输入信号的模拟输出信号,并且将模拟输出信号转换为数字输出信号。数模转换器被配置为生成基于数字输出信号的模拟反馈信号,并且选择性地注入或吸收与反馈通路相关联的电流,以降低与数模转换器相关联的噪声。模拟反馈信号在低通滤波器元件的输入处与模拟输入信号组合。

Description

具有降噪反馈通路的模数转换器
相关申请的交叉引用
本公开内容是于2011年12月2日提交的美国专利申请第13/310,587号(现在的美国专利第8,581,762号)的继续申请,后者要求于2010年12月3日提交的美国临时申请第61/419,625号的权益,以上所引用的申请的全部公开内容通过引用并入本文。
背景技术
本公开内容涉及模拟电路,并且特别涉及模数转换电路。
除非本文另有说明,本节中所描述的方法不是针对本申请中的权利要求的现有技术,并且通过包括在本节中也不被承认是现有技术。
软件无线电(SDR)系统是一种无线电通信系统,其中通常已经以硬件方式实现的元件(例如,混频器、滤波器、放大器、调制器/解调器、检测器等)借助于软件是可重构的。基本的SDR系统通常包括连接到射频(RF)前端的天线。该RF前端的输出然后可以馈入计算设备(例如,个人电脑、移动设备等)。
接收机前端通常采用变频振荡器和混频器来将期望信号调谐至常见的中频或基带,其中由模拟滤波器处理该期望信号并由模数转换器(ADC)对其进行采样。通常的ADC缺乏动态范围以拾取低功率无线电信号。相应地,在ADC的上游和混频器之前通常提供有低噪声放大器(LNA)。如果杂散信号出现在天线上(这是通常的),那么这些杂散信号与期望信号竞争。它们可能在期望信号中引入失真,或者可能完全阻塞期望信号。常见的解决方案是在天线和放大器之间放置带通滤波器。对于SDR设计的通路涉及减少无线接收机的基带模拟部分以支持更加灵活的数字部分。
发明内容
在一些实施例中,电路包括被连接以接收输入信号的电流低通滤波器。该低通滤波器可以被连接至积分器。量化器接收积分器的输出以产生作为电路的输出的数字信号。包括数模转换器(DAC)的反馈通路连接在量化器的输出端和积分器的输入端之间。在实施例中,反馈通路中的DAC可以为乙类DAC。
在一些实施例中,积分器包括运算放大器。积分器包括在运算放大器的输出端和其输入端之间的电容性反馈通路。
在一些实施例中,量化器模块为模数转换器(ADC)。在实施例中,ADC可以为闪速ADC或∑-ΔADC。
在实施例中,量化器模块包括多反馈二阶∑-Δ调制器。该多反馈二阶∑-Δ调制器可以包括与第一积分器和第二积分器级联的量化器单元。
以下的详细描述和附图提供了本公开内容的本质和优点的更好的理解。
附图说明
图1A示出常规的RF前端结构。
图1B示出根据本公开内容的一些方面的RF前端电路。
图2图示根据本公开内容的滤波ADC的实施例的细节。
图3为图2中所示的滤波ADC的小信号模型。
图4表示图2中所示的滤波ADC的等效RLC模型。
图5为图2中所示的滤波ADC的传递函数,图示了模拟噪声和量化噪声为高通形的。
图6绘制对于根据本公开内容的原理的滤波ADC的两个实施例的作为频率的函数的量化噪声。
图7图示关于根据本公开内容的滤波ADC的实施例的细节。
图8图示由图7的滤波ADC所提供的对于图2的滤波ADC的改进。
图9表示常规的Rauch滤波器。
图10示出在滤波ADC的实施例中可以被替换的乙类DAC。
具体实施方式
在以下的描述中,出于解释的目的,阐述了许多示例和具体的细节以便提供本公开内容的透彻的理解。然而,对于本领域技术人员来说将会很明显的是,如由权利要求所限定的本公开内容可以单独地或者与下面所描述的其他特征相结合地包括这些示例中的某些或全部特征,并且还可以包括本文所描述的特征和概念的修改和等同物。
根据本公开内容的原理的模数转换器(ADC)的实施例可以被用于无线接收机的基带模拟部分。例如,软件无线电(SDR)中的基带模拟部分可以实现元件和功耗的减少,同时还可以实现减少的“占用空间”。将ADC功能移至更靠近天线处还可以改进噪声性能。
参考图1A,高等级模块图图示无线接收机设备的常规接收机部分,例如SDR100,其包括天线102、表面声波(SAW)滤波器104、低噪声放大器(LNA)106、下变频混频器108(接收来自本地振荡器(LO)的参考)、模拟基带部分110和数字信号处理器(DSP)112。就SDR而言,DSP112可以被配置成提供无线电的功能。然而,更一般地,DSP112可以被配置用于其他种类的无线接收机。
图1A示出常规基带部分110可以包括基带滤波器122、可变增益放大器(VGA)124和ADC126。在根据本公开内容的一些实施例中,基带部分110的元件可以用ADC元件200(“滤波ADC”)来代替,如由图1B中所示的SDR100’所图示的。
参考图2,根据公开的实施例的模数转换器(ADC)电路200可以接收来自信号源20的模拟输入信号。信号源20可以由具有输出电阻Rs和输入电流源Iin的等效电路来表示。例如,就图1A来说,信号源20可以模型化下变频混频器108。输入电流Iin对应于由下变频混频器108所产生的下变频接收信号Rx,而Rs则模型化下变频混频器的有限输出电阻。
在一些实施例中,ADC电路200包括用于接收模拟信号的输入端202和用于输出数字输出信号的输出端204。ADC电路200包括低通滤波元件206以从接收到的模拟信号产生滤波信号。在实施例中,低通滤波元件206包括电容C1
积分器208连接到来自低通滤波元件206的滤波信号。在一些实施例中,积分器208包括运算放大器(op-amp)222、电容C2和电阻R1,被配置成积分器电路以产生积分信号Vout。运算放大器222的非反相输入端224连接到地电位。积分信号Vout通过电容C2反馈至运算放大器222的反相输入端226。滤波信号通过电阻R1连接到反相输入端226。
量化器模块210被连接以接收来自积分器208的积分信号,并且可以产生包含n位字的量化信号。在一些实施例中,量化器模块210包括闪速模数转换器(ADC),具有n位分辨率。在其他实施例中,量化器模块210可以由任意适合的∑-ΔADC设计来提供,并且更一般地,可以采用任意ADC设计。在一些实施例中,由量化器模块210输出的量化信号可以作为ADC电路200的n位数字输出信号而耦合到输出端204。
ADC电路200的输出端204和输入端202之间的模拟反馈通路包括n位分辨率的数模转换器(DAC)212。来自量化器模块210的n位量化信号馈入DAC212。模拟反馈信号(即,由DAC212产生的电流Idac)在输入端202处与模拟输入信号相结合。
正如将进一步详细解释的,ADC电路200提供连续模拟输入的低通滤波以滤除干扰(例如,杂散信号),而同时输出数字信号。根据本公开内容的原理的ADC电路200减少了基带模拟部分110(图1),并且显示出各种特性,包括:
●电容C1吸收来自混频器的一部分带外干扰。例如,用电流信号而不是电压信号来驱动ADC电路200允许电容C1滤掉带外干扰。这种无源滤波改善了电路200的动态范围而无需增加功耗。
●模拟噪声和量化噪声两者均为高通形的。
●在实施例中,DAC212可以为乙类DAC以实现反馈通路中的低噪声性能。当处理小信号电平时,这样的低噪声特性是重要的。
A.传递函数、动态范围和电容CI
采用图3中所示的模型300在连续时域中分析图2中所示的ADC电路200的传递函数在模型300中,量化器模块210和DAC212的级联排布表示为具有跨导gmDAC的跨导体302。跨导gmDAC的值设为DAC212必须应付的最大电流和在量化器模块210的输入端(即,积分信号Vout)处的最大允许电压摆幅的比值:
gm DAC = MaxDACcurrent Maxvoltageswing .
ADC电路200实现了二阶低通滤波器,其传递函数如式(1)给出:
H ( s ) = V out I in = G 1 + s ω 0 Q + s 2 ω 0 2 , - - - ( 1 )
其中,G为跨阻抗增益,等于并且ω0和Q由式(2)和式(3)定义:
ω 0 = gm DAC R 1 C 1 C 2 , - - - ( 2 )
Q = gm DAC R 1 C 1 C 2 × 1 ( 1 + R 1 R S ) . - - - ( 3 )
式(1)中所表示的二阶滤波嵌入ADC电路200中。由于量化模块210应付比在ADC电路200的输入端处存在的带外干扰小的带外干扰,所以这增加了其动态范围。式(1)提供ADC电路200的传递函数。就带外信号而言,H(s)随着信号频率的增加而降低。相应地,动态范围作为式(1)的倒数(即1/H(s))而增加。换句话说,动态范围随着H(s)的降低而增加。因此,动态范围的增加与由ADC电路200的滤波行为所提供的衰减成比例,并且因此是频变的。
嵌入ADC电路200内的滤波器(图2)可以使用图4中所示的RLC并联网络400来模型化。输入电流Iin表示来自下变频混频器108的输入电流。ADC电路200的RI和C1在模型中直接表示,而DAC212则由感性元件402来模型化。积分信号Vout被表示为流入感性元件402的电流。感性元件402的电感L等于应当注意的是,式(3)可以被重写成式(3A):
Q = ω 0 C 1 R 1 R s R 1 + R s - - - ( 3 A )
其中,ω0由式(2)示出。通常地,针对给定的设计来选择ω0、C1和Rs,并且因此如由式(3A)可以看出的,电阻R1设定所得设计中综合的复极点的品质因数。
输入电流Iin分成三个不同的分量。电流分量IC1流过容性元件C1,电流分量IOpAmp流过阻性元件R1以及电流分量IDAC流过感性元件402。RLC并联网络对于评价输入电流Iin与分量电流IC1、IOpAmp和IDAC之间的电流传递(CT)函数是有用的。电流传递函数由图4中所示的三幅图来表示。在无线接收机中,大部分能量位于感兴趣的频带的外部。相应地,由C1提供的滤波极大地减小了有源组件(例如DAC212和运算放大器222)必须应付的电流量,从而降低了有源器件的功率要求。另外,因为由C1实现的滤波是无源的,所以没有对于滤波的额外功率要求。DAC212的CT函数展示二阶低通行为。运算放大器222的CT函数显示运算放大器在谐振频率处引出最大信号电流量,而运算放大器在该频率之外则展示一阶低通滤波。
B.模拟噪声和量化噪声的整形
由ADC电路200提供的滤波量设定ADC可以处理的最大带外信号。ADC电路200可以处理的最小信号电平则由ADC的本底噪声来确立,该本底噪声可以基于模拟噪声分量和量化噪声分量来确定。
1.模拟噪声
图2中的ADC电路200中的主要模拟噪声贡献者为电阻R1、运算放大器222和反馈DAC212。由于DAC212直接在运算放大器222的输入节点226注入其噪声,其噪声的传递函数等于由上述式(1)给定的滤波器信号的传递函数。对于电阻R1和运算放大器222而言,可以使用上述模型来评价传递函数,以基于式(1)得到如下的传递函数式(4)和式(5):
H N , R 1 ( s ) = H ( s ) · ( 1 R 1 + sC 1 ) - - - ( 4 )
H N , OA ( s ) = H ( s ) · ( 1 R s + sC 1 + sC 2 ( 1 + R 1 R 2 ) + s 2 C 1 C 2 R 1 ) - - - ( 5 )
由于带内零点(理想情况下位于DC)的存在,所以式(4)和式(5)的传递函数显示出高通的形状。由图5中所示的图图示了这一点。模拟噪声的高通整形为电流驱动滤波器的内在机制,该内在机制降低了积分带内噪声。
当降低图2中的信号源20的驱动阻抗Rs时,模拟噪声的高通整形就不那么明显。对于给定的信道带宽,在噪声整形和频率选择性之间进行权衡。事实上,更高的滤波器截止频率降低了带内噪声,但同时也减小了带外阻挡器(blockers)的衰减。在假设驱动阻抗的情形下(其中Rs>>1/(C1ω0)并且C1>>C2),在量化器的输入端处的总积分带内噪声由式(6)给出:
V OUT , NOISE 2 ‾ = 4 kT 1 gm DAC 2 ( gm EQ , DAC f B + 2 π 3 C 1 ( Q f 0 + 2 πC 1 R EQ ) f B 3 ) , - - - ( 6 )
其中,k为Boltzmann常数,
T为绝对温度,
REQ为运算放大器222的输入等效噪声电阻,
gmEQ,DAC为DAC212的等效噪声跨导,
f0为截止频率,以及
fB为信道带宽。
通过降低输入电容C1可以降低整体噪声,其还将减少硅面积。然而,降低电容C1致使ADC电路200的输入阻抗的增加,从而导致更高的电压摆幅,该电压摆幅可以使DAC212和混频器108的线性度退化。
2.量化噪声
滤波ADC电路200与如图1A中所示的滤波器122和ADC126的常规级联结构相比在量化噪声方面具有优势。事实上,用于综合ADC电路200中的复极点的回路增益还有助于量化噪声整形。量化噪声整形是∑-ΔADC转换器的固有机制。在∑-Δ转换器中,可以在低频处取消“量化噪声”。已经使用线性模型评价了图2中ADC电路200的量化噪声传递函数(QNTF),导致如下结果:
QNTF ( s ) = sC 2 ( 1 + sC 1 R 1 ) s 2 C 1 C 2 R 1 + sC 2 + gm DAC - - - ( 7 )
式(7)中的零点是ADC电路200的开环极点,即一个零点由于积分器C2在DC处并且一个零点在1/(C1R1)处,而极点是由式(1)所给出的闭环传递函数的那些极点。图6中图示了式(7)的图。DC处零点的存在导致在ω0处达到峰值的一阶噪声整形,其中QNTF等于并且Q值由式(3)给出。因而,图6中所示的QNTF确定了ADC电路200的该“噪声整形”效果。QNTF在带内低于0dB(所以在低频处减小噪声),并且在带外等于0dB(所以在高频处不减小噪声)。量化噪声整形提高了ADC电路200的分辨率。
然而,对于一些应用来说,一阶噪声整形可能未提供足够的动态范围。例如,在软件无线电(SDR)中,一阶噪声整形可能不能提供足够的动态范围。因此,为了获得8DR所要求的动态范围,可能需要具有不切实际地大量的电平的量化器210。
相应地,在一些实施例中,为了在不损害ADC电路200的频率选择性的情况下增加量化噪声整形的阶数,量化器210可以被宽带多反馈二阶∑Δ调制器所代替。如图7中所示,所得结构是依据本公开内容的原理的三阶滤波ADC700。多反馈调制器710代替了图2中所示结构中的量化器210。在实施例中,多反馈二阶∑Δ调制器710包括与两个积分器714和716级联的量化器712。积分器714包括从多反馈二阶∑Δ调制器710的输出端经由DAC724的反馈通路。积分器716包括从多反馈二阶∑Δ调制器710的输出端经由DAC726的反馈通路。
假设由多反馈调制器710所引入的附加极点被布置为距离滤波元件206的极点足够远而且多反馈调制器710的DC增益等于1,那么ADC700作为一个整体仍然实施由式(1)所给出的滤波函数。然而,从量化噪声整形的角度看,图7中所示的实施例由于与额外的两个积分器714和716相关联的两个附加DC极点而增加了带内压缩量。因此,再次参考图6,将图7中所示结构的QNTF的图与ADC电路200的QNTF进行比较。正如在存在两个附加极点的情况下可以预期的,相比于单极点ADC电路200的20dB/dec的斜率,ADC700的QNTF的通带具有60dB/dec的斜率。
参考图8,由图7中所示的三阶解决方案所提供的附加噪声整形量已经与常规二阶∑Δ调制器进行了比较。图8中的曲线图示出了三阶解决方案(图7中所示)的信号带宽中所集成的量化噪声与常规二阶调制器的信号带宽中所集成的量化噪声之间的差,该差与滤波截止频率相对。对于给定的时钟频率,用动态范围(DR)来表达该差。动态范围信息提供了量化噪声信息,反之亦然。可以看出,滤波器带宽f0距离信道带宽fChannel被放置得越远,则噪声整形效果相比于常规解决方案就越大。当滤波器带宽与信道带宽相一致(即,其中f0/fChannel=1)时所集成噪声中的轻微退化是由于所选择的滤波器Q值。
C.使用乙类DAC的降噪
在常规有源RC滤波器中,总噪声由所使用的总电容大致确定(有时被称作kT/C定律)。该噪声产生自用来综合极点的电阻并且除滤波器阶数和Q值之外仅取决于电阻值和运行温度。例如,在传统Rauch双二阶滤波器902(图9)中,反馈电阻R2在滤波器的输入端注入电流噪声谱密度,该电流噪声谱密度由式(8)给出:
i noise , R 2 = 4 kTg , - - - ( 8 )
其中,g为电阻R2的电导。热噪声独立于输入信号的幅值并且随Rauch双二阶滤波器的信号传递函数流向输出端。
参考图2的滤波ADC电路200,反馈通路中的DAC212注入由量化器210的输出端控制的电流的矩形脉冲。在实施例中,参考图10,示出了可以降低由DAC所加噪声的乙类DAC拓扑结构。由乙类DAC所加噪声取决于输出编码,并且在没有大干扰的情形下(即,当接收机所需的灵敏度为最大时),有可能使该噪声最小化。
图10中所示的DAC1002为包括多个单元1004的推挽结构。DAC1002在不要求任何固定偏置的情况下注入或吸收电流以被直接连接到输出端。在每个单元1004中,四个开关(b0,b1,b4,b5)将电流(引自正轨道1006或负轨道1008)引导到正输出端或负输出端(输出+,输出-)。开关b2和开关b3连接到固定节点1022以允许在保持电流发生器1012和电流发生器1014处于接通状态的同时断开单元1004。
每个单元1004可以推挽信号电流,并且还可以被置于休息状态。当输入信号(In)减小时,需要更少反馈信号并且更少单元1004被唤起。在存在小信号的情况下,可以假设反馈仅运行少量时钟时间(在中间编码附近的编码)。当输入信号变为零时,由DAC1002注入的噪声基本上为零。
从之前的考虑出发,可以证明,由乙类DAC1002在滤波ADC电路200(图2)的输入端处注入的电流噪声谱密度与反馈信号量成比例并且平均来说由式(9)给出:
i noise , B - DAC 2 = 4 kTγg mDAC ( 2 V QUANT V OV ) - - - ( 9 )
其中,VQUANT为量化器210的输入端处的信号电压,以及
VOV为每个单元1004中电流生成器1012和电流生成器1014的过载。
式(9)描述了由乙类DAC注入的噪声。该等式表明乙类DAC噪声取决于VQUANT(其转而取决于滤波ADC的输入模拟信号)。特别地,低VQUANT幅度提供低噪声。
如在本文的说明书中以及贯穿后续权利要求所使用的,“一(a)”、“一(an)”和“所述(the)”包括复数指代,除非上下文另外明确规定。而且,如在本文的说明书中以及贯穿后续权利要求所使用的,“在......之中(in)”的含义包括“在......之中(in)”和“在......之上(on)”,除非上下文另外明确规定。
上述说明书连同可以如何实施本公开内容的各方面的示例一起阐明了本公开内容的各种实施例。上述示例和实施例不应被视为仅有的实施例,而是被呈现以阐明如由下面的权利要求所限定的本公开内容的灵活性和优势。基于上述公开内容和下面的权利要求,其他布置、实施例、实施方式和等同物对于本领域技术人员而言将是显而易见的并且可以在不脱离如由权利要求所限定的本公开内容的精神和范围的情况下被采用。

Claims (16)

1.一种电路,包括:
电路输入端;
电路输出端;
低通滤波元件,连接到所述电路输入端;
积分器,连接以接收所述低通滤波元件的输出;
量化器模块,连接以接收所述积分器的输出,其中所述电路输出端连接以接收所述量化器模块的量化输出;以及
模拟反馈通路,连接在所述量化器模块和所述电路输入端之间,所述模拟反馈通路包括数模转换器(DAC),其中所述DAC被配置为接收所述量化器模块的所述量化输出并且生成模拟反馈信号,所述模拟反馈信号与在所述电路输入端处接收到的信号相结合,
其中所述量化器模块和所述DAC的跨导对应于i)输入到所述DAC的最大电流与ii)在所述量化器模块的输入端处的最大电压摆幅的比值。
2.根据权利要求1所述的电路,其中所述积分器包括运算放大器,其中所述积分器的所述输出为所述运算放大器的输出,所述运算放大器具有电容性反馈通路,所述电容性反馈通路将所述运算放大器的所述输出连接到所述运算放大器的输入端。
3.根据权利要求2所述的电路,进一步包括连接到所述运算放大器的所述输入端的输入电阻,其中所述低通滤波元件的所述输出通过所述输入电阻由所述运算放大器接收。
4.根据权利要求1所述的电路,其中所述DAC为乙类DAC。
5.根据权利要求1所述的电路,其中所述量化器模块为模数转换器(ADC)。
6.根据权利要求5所述的电路,其中所述ADC为闪速ADC。
7.根据权利要求5所述的电路,其中所述ADC为Σ-ΔADC。
8.根据权利要求1所述的电路,其中所述低通滤波元件包括电容。
9.根据权利要求1所述的电路,其中所述量化器模块包括多反馈二阶Σ-Δ调制器。
10.一种无线接收机,包括根据权利要求1所述的电路。
11.一种信号处理方法,包括:
接收模拟信号作为输入信号;
产生滤波信号;
从所述滤波信号产生积分信号;
使用量化器生成代表所述积分信号的数字信号;
使用数模转换器(DAC)通过将所述数字信号转换成模拟信号来生成反馈信号;
将所述反馈信号与所述输入信号相结合,其中所述滤波信号进一步基于所述反馈信号;以及
将所述数字信号输出为输出信号,
其中所述量化器和所述DAC的跨导对应于i)输入到所述DAC的最大电流与ii)在所述量化器的输入端处的最大电压摆幅的比值。
12.根据权利要求11所述的方法,其中产生滤波信号包括使所述输入信号的大于预定频率的频率衰减。
13.根据权利要求11所述的方法,其中产生积分信号包括使用被配置成积分器的运算放大器来处理所述滤波信号。
14.根据权利要求11所述的方法,其中生成所述数字信号包括使用Σ-ΔADC或闪速ADC来处理所述积分信号。
15.根据权利要求11所述的方法,其中生成所述数字信号包括使用多反馈二阶Σ-Δ调制器来处理所述积分信号。
16.根据权利要求11所述的方法,其中生成所述反馈信号包括在乙类模式下运行所述DAC。
CN201180058121.6A 2010-12-03 2011-12-02 具有降噪反馈通路的模数转换器 Expired - Fee Related CN103299549B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41962510P 2010-12-03 2010-12-03
US61/419,625 2010-12-03
PCT/IB2011/003089 WO2012073117A1 (en) 2010-12-03 2011-12-02 A continuous time sigma-delta adc with embedded low-pass filter

Publications (2)

Publication Number Publication Date
CN103299549A CN103299549A (zh) 2013-09-11
CN103299549B true CN103299549B (zh) 2016-11-09

Family

ID=45529141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180058121.6A Expired - Fee Related CN103299549B (zh) 2010-12-03 2011-12-02 具有降噪反馈通路的模数转换器

Country Status (3)

Country Link
US (2) US8581762B2 (zh)
CN (1) CN103299549B (zh)
WO (1) WO2012073117A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2959589A1 (en) * 2013-02-21 2015-12-30 Telefonaktiebolaget L M Ericsson (Publ) A frequency selective circuit configured to convert an analog input signal to a digital output signal
CN104038227B (zh) * 2013-03-07 2018-05-15 无锡士康通讯技术有限公司 模数转换装置和模数转换方法
US8842030B1 (en) 2013-05-10 2014-09-23 Nvidia Corporation Sigma-delta analog to digital converter with improved feedback
US9397691B2 (en) * 2013-06-12 2016-07-19 The Regents Of The University Of California Mostly-digital open-loop ring oscillator delta-sigma ADC and methods for conversion
US9587964B2 (en) 2013-06-12 2017-03-07 Microchip Technology Incorporated Capacitive proximity detection using delta-sigma conversion
KR20140146835A (ko) * 2013-06-18 2014-12-29 삼성전기주식회사 연속시간 시그마-델타 변조기 및 연속시간 시그마-델타 변조 방법
US9184754B2 (en) * 2013-12-12 2015-11-10 Mediatek Inc. Analog-to-digital converting device and analog-to-digital converting method
CN103873015B (zh) * 2014-01-24 2017-01-04 中国人民解放军国防科学技术大学 面向连续转角信号的平滑数字滤波方法
US9214948B2 (en) 2014-04-17 2015-12-15 Cirrus Logic, Inc. Comparator tracking control scheme with dynamic window length
US9312860B1 (en) 2015-02-26 2016-04-12 International Business Machines Corporation Gated differential logic circuit
US9780801B2 (en) 2015-09-16 2017-10-03 Semiconductor Components Industries, Llc Low-power conversion between analog and digital signals using adjustable feedback filter
CN107294497B (zh) * 2016-04-01 2020-12-25 深圳市汇顶科技股份有限公司 转换电路、心跳电流信号转换装置及方法、心跳检测系统
CN109891752B (zh) 2016-10-25 2021-02-09 华为技术有限公司 接收机
US10128875B1 (en) * 2018-03-30 2018-11-13 Mitsubishi Electric Research Laboratories, Inc. Methods and system of a digital transmitter with reduced quantization noise
CN108777577A (zh) * 2018-05-18 2018-11-09 南京中感微电子有限公司 一种无线接收机电路
US10355709B1 (en) * 2018-08-24 2019-07-16 Analog Devices, Inc. Multiplexed sigma-delta analog-to-digital converter
CN110096733A (zh) * 2019-03-18 2019-08-06 广东电网有限责任公司 一种输变电噪声评价模型建立方法及输变电噪声评价方法
US10897264B2 (en) * 2019-06-24 2021-01-19 Booz Allen Hamilton Inc. Data receiver for communication system
US11251807B1 (en) * 2020-11-10 2022-02-15 Analog Devices International Unlimited Company Wide bandwidth ADC with inherent anti-aliasing and high DC precision
CN113364447B (zh) * 2021-07-01 2022-07-26 浙江大学 一种模拟隔离器
TWI822031B (zh) * 2022-05-05 2023-11-11 律芯科技股份有限公司 智能型雙二階前饋式主動抗噪系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ-σ调制器
CN101005286A (zh) * 2005-10-21 2007-07-25 瑞昱半导体股份有限公司 以低通滤波器为基础的三角积分调制器
CN101675592A (zh) * 2007-04-30 2010-03-17 诺基亚公司 改进a/d转换器和接收机的性能

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI107100B (fi) * 1999-03-26 2001-05-31 Nokia Networks Oy I/Q-modulaattorin vaihe- ja amplitudiepäbalanssin korjaus
GB2348755B (en) * 1999-04-01 2001-03-07 Wireless Systems Int Ltd Signal processing
US6973138B1 (en) * 2000-01-26 2005-12-06 Pmc-Sierra, Inc. Advanced adaptive pre-distortion in a radio frequency transmitter
US6522277B2 (en) * 2001-02-05 2003-02-18 Asahi Kasei Microsystems, Inc. Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
US6930624B2 (en) * 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
WO2006024317A1 (de) * 2004-09-02 2006-03-09 Infineon Technologies Ag Sigma-delta-analog-digital-wandler für eine xdsl-multistandard-eingangsstufe
JP2009524966A (ja) * 2006-01-25 2009-07-02 エヌエックスピー ビー ヴィ Rc拡散補償用のコンデンサ及び/または抵抗器のディジタル自己較正手段を有する連続時間シグマ−デルタ・アナログ−ディジタル変換器
US20100073207A1 (en) * 2008-09-22 2010-03-25 Texas Instruments Incorporated Delta-Sigma Analog-to-Digital Converters and Methods to Calibrate Delta-Sigma Analog-to-Digital Converters
US7728748B1 (en) * 2008-12-12 2010-06-01 Hypres, Inc. Superconducting analog-to-digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369139A (zh) * 1999-08-09 2002-09-11 爱特梅尔股份有限公司 混合带通与基带δ-σ调制器
CN101005286A (zh) * 2005-10-21 2007-07-25 瑞昱半导体股份有限公司 以低通滤波器为基础的三角积分调制器
CN101675592A (zh) * 2007-04-30 2010-03-17 诺基亚公司 改进a/d转换器和接收机的性能

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 1.5-V Multi-Mode Quad-Band RF Receiver for GSM/EDGE/CDMA2K in 90-nm Digital CMOS Process;Bertan Bakkaloglu等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20060531;第41卷(第5期);第IV (C)部分第3段、第IV (D)部分第1段,图5、7、8 *

Also Published As

Publication number Publication date
US20140062740A1 (en) 2014-03-06
US9136853B2 (en) 2015-09-15
WO2012073117A1 (en) 2012-06-07
CN103299549A (zh) 2013-09-11
US20120139764A1 (en) 2012-06-07
US8581762B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN103299549B (zh) 具有降噪反馈通路的模数转换器
KR100681324B1 (ko) 라디오 수신기와 그것을 포함하는 집적 회로
US9178530B2 (en) Delta sigma modulator, as well as receiver device and wireless communication device provided with same
TW200832937A (en) A Sigma-Delta ADC modulator
US7924194B2 (en) Use of three phase clock in sigma delta modulator to mitigate the quantization noise folding
US7956781B2 (en) Analogue-to-digital converter apparatus and method of reusing an analogue-to-digital converter circuit
US20120154192A1 (en) Voltage controlled oscillator (vco) based analog-digital converter
US8963753B2 (en) Oversampling A/D converter
JP4677492B2 (ja) 無線装置の受信機および併合adcフィルタ回路
US8823567B2 (en) Resonator, delta-sigma modulator, and wireless communication device
Sosio et al. A 2G/3G cellular analog baseband based on a filtering ADC
Ouzounov et al. Design of high-performance asynchronous sigma delta modulators with a binary quantizer with hysteresis
US9832051B2 (en) Front-end system for a radio device
Daoud et al. Design of discret time feed-forward cascaded ΔΣ modulator for wireless communication systems
Barangi et al. A continuous-time sigma-delta ADC with tunable pass-band for multi-standard applications
Coppejans et al. Continuous time quadrature band-pass ΔΣ modulator with input mixers
Dobson et al. A 1.2 GHz band-pass sigma delta analog to digital modulator with active inductor based resonators
Sohel et al. A low power continuous time band pass sigma delta modulator using linearity enhanced OTA
Manjula et al. Investigation of Direct Delta Sigma Receiver for Modern Cellular Systems
Kang et al. A direct down converted low-jitter band pass delta sigma receiver with frequency translating technique and sinusoidal RF DAC
Csipkes Integrated realizations of reconfigurable low pass and band pass filters for wide band multi-mode receivers
Kim et al. A Polyphase Filter Design for Continuous-Time Quadrature Bandpass Sigma–Delta Modulators
JP2014204286A (ja) 多段能動フィルタ、及び受信装置
Bilhan Very low power sigma delta modulator for WCDMA
Kirei et al. Reconfigurable Zero/Low-IF Receiver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161109

Termination date: 20171202

CF01 Termination of patent right due to non-payment of annual fee