KR101823225B1 - 패키지 구조물 및 이의 형성 방법 - Google Patents

패키지 구조물 및 이의 형성 방법 Download PDF

Info

Publication number
KR101823225B1
KR101823225B1 KR1020160014101A KR20160014101A KR101823225B1 KR 101823225 B1 KR101823225 B1 KR 101823225B1 KR 1020160014101 A KR1020160014101 A KR 1020160014101A KR 20160014101 A KR20160014101 A KR 20160014101A KR 101823225 B1 KR101823225 B1 KR 101823225B1
Authority
KR
South Korea
Prior art keywords
forming
die
metallization pattern
layer
vias
Prior art date
Application number
KR1020160014101A
Other languages
English (en)
Other versions
KR20170022843A (ko
Inventor
안지 수
첸후아 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170022843A publication Critical patent/KR20170022843A/ko
Application granted granted Critical
Publication of KR101823225B1 publication Critical patent/KR101823225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실시예는, 제1 패키지를 형성하는 단계를 포함하는 방법이다. 제1 패키지를 형성하는 단계는, 제1 다이에 인접한 쓰루 비아를 형성하는 단계와, 제1 다이 및 쓰루 비아를 봉지재로 적어도 측방으로 봉지하는 단계와, 제1 다이, 쓰루 비아, 및 봉지재 위에 제1 재배선 구조물을 형성하는 단계를 포함한다. 제1 재배선 구조물을 형성하는 단계는, 쓰루 비아 상에 제1 비아를 형성하는 단계, 및 제1 비아 상에 제1 금속화 패턴을 형성하는 단계를 포함하고, 제1 금속화 패턴의 적어도 하나의 측벽은 쓰루 비아 바로 위를 덮는다.

Description

패키지 구조물 및 이의 형성 방법{PACKAGE STRUCTURES AND METHOD OF FORMING THE SAME}
우선권 주장
본 출원은 2015년 8월 21일 출원된 미국 가출원 번호 제62/208,436호의 우선권을 주장하며, 이 출원은 참조에 의해 여기에 포함된다.
반도체 디바이스는 예로서 개인용 컴퓨터, 휴대 전화, 디지털 카메라, 및 기타 전자 장비와 같은 다양한 전자 응용제품에 사용되고 있다. 반도체 디바이스는 통상적으로, 반도체 기판 위에 절연성 또는 유전체 재료층, 전도성 재료층, 및 반도성 재료층을 순차적으로 성막하고, 그 위에 회로 컴포넌트 및 요소들을 형성하도록 리소그래피를 사용하여 다양한 재료층들을 패터닝함으로써 제조된다. 수십 또는 수백의 집적 회로들이 통상적으로 단일 반도체 웨이퍼 상에 제조된다. 스크라이브 라인을 따라 집적 회로들을 쏘잉함으로써 개별 다이들이 개별화된다(singulated). 그 다음, 개별 다이들은 예를 들어 개별적으로, 멀티칩 모듈로, 또는 상이한 타입의 패키징으로 패키징된다.
반도체 산업은 최소 특징부 크기의 지속적인 감소에 의해 다양한 전자 컴포넌트들(예를 들어, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도를 계속해서 개선하고 있으며, 이는 보다 많은 컴포넌트들이 주어진 영역 안에 집적될 수 있게 한다. 집적 회로 다이와 같은 이들 더 작은 전자 컴포넌트는 또한, 일부 응용제품에서 과거의 패키지보다 더 적은 영역을 이용하는 더 작은 패키지를 필요로 할 수 있다.
실시예는, 제1 패키지를 형성하는 단계를 포함하는 방법이다. 제1 패키지를 형성하는 단계는, 제1 다이에 인접한 쓰루 비아를 형성하는 단계와, 제1 다이 및 쓰루 비아를 봉지재로 적어도 측방으로 봉지하는 단계와, 제1 다이, 쓰루 비아, 및 봉지재 위에 제1 재배선 구조물을 형성하는 단계를 포함한다. 제1 재배선 구조물을 형성하는 단계는, 쓰루 비아 상에 제1 비아를 형성하는 단계, 및 제1 비아 상에 제1 금속화 패턴을 형성하는 단계를 포함하고, 제1 금속화 패턴의 적어도 하나의 측벽은 쓰루 비아 바로 위를 덮는다.
본 개시의 양상은 첨부 도면과 함께 볼 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 산업계에서의 표준 실시에 따라, 다양한 특징부들이 축척대로 도시된 것은 아님을 유의하여야 한다. 사실상, 다양한 특징부들의 치수는 설명을 명확하게 하기 위해 임의로 증가되거나 감소될 수 있다.
도 1 내지 도 11, 도 12a, 도 12b, 도 13 내지 도 22는 일부 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다.
도 23 내지 도 28, 도 29a, 도 29b, 및 도 30은 또다른 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다.
도 31 내지 도 37, 도 38a, 도 38b, 및 도 39는 또다른 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다.
도 40 내지 도 43, 도 44a, 도 44b, 및 도 45는 또다른 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다.
도 46a 내지 도 46c는 일부 실시예에 따른 입력/출력 구성의 상부 평면도이다.
다음의 개시는 제공되는 주제의 상이한 특징들을 구현하기 위한 많은 다양한 실시예 또는 예를 제공하는 것이다. 컴포넌트 및 구성의 구체적 예가 본 개시를 단순화하도록 아래에 기재된다. 이들은 물론 단지 예일 뿐이고 한정하고자 하는 것이 아니다. 예를 들어, 이어지는 다음의 기재에서 제2 특징부 상에 또는 위에 제1 특징부를 형성하는 것은, 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예도 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순하고 명확하게 하기 위한 목적인 것이며, 그 자체가, 설명되는 다양한 실시예 및/또는 구성 간의 관계를 나타내는 것은 아니다.
또한, "밑에", "아래에", "하부", "위에", "상부" 등과 같은 공간적으로 상대적인 용어는, 도면에 예시된 바와 같이 하나의 구성요소 또는 특징부의, 또다른 구성요소(들) 또는 특징부(들)에 대한 관계를 설명하고자 기재를 용이하게 하기 위해 여기에서 사용될 수 있다. 공간적으로 상대적인 용어는, 도면에 도시된 배향에 더하여, 사용시 또는 동작시 디바이스의 상이한 배향을 포함하는 것으로 의도된다. 장치는 달리 배향될 수 있고(90도 회전 또는 다른 배향), 여기에서 사용되는 공간적으로 상대적인 기술자는 마찬가지로 그에 따라 해석될 수 있다.
여기에 설명된 실시예는 특정 맥락에서, 즉 패키지 구조물에 대해 설명될 수 있다. 패키지 구조물은 팬아웃(fan-out) 또는 팬인(fan-in) 패키지를 포함할 수 있다. 다른 실시예로서, 본 개시를 읽으면 당해 기술 분야에서의 통상의 지식을 가진 자에게 용이하게 명백할, 상이한 패키지 타입 또는 상이한 구성과 같은 다른 응용을 고려해볼 수 있다. 여기에서 설명된 실시예는 반드시 구조물에 존재할 수 있는 모든 컴포넌트 또는 특징부를 예시한 것은 아닐 수 있다는 것을 유의하여야 한다. 예를 들어, 컴포넌트 중의 하나의 설명으로 본 실시예의 양상을 전달하기에 충분할 수 있을 경우와 같이, 컴포넌트의 복수개는 도면으로부터 생략될 수 있다. 또한, 여기에서 설명된 방법 실시예는 특정 순서대로 수행되는 것으로 설명될 수 있지만, 다른 방법 실시예가 임의의 논리 순서대로 수행될 수 있다.
도 1 내지 도 11, 도 12a, 도 12b, 및 도 13 내지 도 22는 일부 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면을 예시한다. 도 1 내지 도 11, 도 12a, 도 13 내지 도 22는 단면도들을 예시하며 도 12b는 상부 평면도이다. 도 1은 캐리어 기판(100) 및 캐리어 기판(100) 상에 형성된 이형(release) 층(102)을 예시한다.
캐리어 기판(100)은 글래스 캐리어 기판, 세라믹 캐리어 기판 등일 수 있다. 캐리어 기판(100)은 웨이퍼일 수 있으며, 그리하여 복수의 패키지들이 동시에 캐리어 기판(100) 상에 형성될 수 있다. 이형 층(102)은 폴리머계 재료로 형성될 수 있으며, 이는 후속 단계에서 형성될 위의 구조물들로부터 캐리어 기판(100)과 함께 제거될 수 있다. 일부 실시예에서, 이형 층(102)은, LTHC(light-to-heat-conversion) 이형 코팅과 같이, 가열될 때 그의 접착 특성을 잃는 에폭시계 열 박리형(thermal-release) 재료이다. 다른 실시예에서, 이형 층(102)은, UV 광에 노출될 때 그의 접착 특성을 잃는 UV(ultra-violet) 글루일 수 있다. 이형 층(102)은 액상으로서 분사되어 경화될 수 있거나, 캐리어 기판(100) 위에 적층된 라미네이트 막일 수 있거나, 또는 기타 등등일 수 있다. 이형 층(102)의 상부 표면은 평평해질 수 있고, 높은 정도의 공면성(co-planarity)을 가질 수 있다.
도 2에서, 집적 회로 다이(114)가 접착제(116)에 의해 이형 층(102)에 접착된다. 도 2에 예시된 바와 같이, 하나의 집적 회로 다이(114)가 캐리어 기판(100) 위에 접착되고, 다른 실시예에서, 더 많거나 더 적은 집적 회로 다이가 캐리어 기판(100) 위에 접착될 수 있다.
이형 층(102)에 접착되기 전에, 집적 회로 다이(114)는 집적 회로 다이(114)에 집적 회로를 형성하도록 적용가능한 제조 프로세스에 따라 처리될 수 있다. 예를 들어, 집적 회로 다이(114)는 각각 실리콘, 도핑 또는 미도핑, 또는 SOI(semiconductor-on-insulator) 기판의 활성 층과 같은 반도체 기판(118)을 포함한다. 반도체 기판은, 게르마늄과 같은 다른 반도체 재료; 실리콘 카바이드, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비소화물, 및/또는 인듐 안티몬화물을 포함한 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함한 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 다층 또는 구배 기판과 같은 다른 기판도 또한 사용될 수 있다. 트랜지스터, 다이오드, 커패시터, 저항 등과 같은 디바이스가 반도체 기판(118)에 그리고/또는 반도체 기판(118) 상에 형성될 수 있고, 집적 회로를 형성하기 위해 예를 들어 반도체 기판(118) 상의 하나 이상의 유전체 층 내의 금속화 패턴들에 의해 형성된 상호접속 구조물(도시되지 않음)에 의해 상호접속될 수 있다.
집적 회로 다이(114)는 상호접속 구조물에 연결된, 알루미늄 패드와 같은 패드(122)를 더 포함한다. 패드(122)는 외부 접속이 집적 회로 다이(114)에 이루어질 수 있게 한다. 패드(122)는 집적 회로 다이(114)의 각자의 활성 면으로서 지칭될 수 있는 것 상에 있다. 패시베이션(passivation) 막(124)이 집적 회로 다이(114) 상에 그리고 패드(122)의 일부 상에 있다. 개구는 패시베이션 막(124)을 통해 패드(122)로 이어진다. 전도성 필라와 같은 다이 커넥터(126)가 패시베이션 막(124)을 통한 개구에 있고, 각자의 패드(122)에 기계적으로 그리고 전기적으로 연결된다. 다이 커넥터(126)는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 다이 커넥터(126)는 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 다이 커넥터(126)는 집적 회로 다이(114)의 각자의 집적 회로를 전기적으로 연결한다.
유전체 재료(128)는 집적 회로 다이(114)의 활성 면 상에, 예를 들어 패시베이션 막(124) 및 다이 커넥터(126) 상에 있다. 유전체 재료(128)는 다이 커넥터(126)를 측방으로(laterally) 봉지하고(encapsulate), 유전체 재료(128)는 각자의 집적 회로 다이(114)와 측방으로 공동 종점을 이룬다(co-terminus). 유전체 재료(128)는 PBO(polybenzoxazole), 폴리이미드, BCB(benzocyclobutene) 등과 같은 폴리머로 제조될 수 있다. 다른 실시예에서, 유전체 층(104)은, 실리콘 질화물과 같은 질화물; 실리콘 산화물과 같은 산화물, PSG(phosphosilicate glass), BSG(borosilicate glass), BPSG(boron-doped phosphosilicate glass) 등; 또는 기타로 형성된다. 유전체 층(104)은 스핀 코팅, 화학적 기상 증착(CVD; chemical vapor deposition), 적층 등, 또는 이들의 조합과 같은 임의의 수락가능한 성막 프로세스에 의해 형성될 수 있다.
접착제(116)는 집적 회로 다이(114)의 배면 상에 있으며, 도면에서의 이형 층(102)과 같이, 집적 회로 다이(114)를 캐리어 기판(100)에 접착한다. 접착제(116)는 임의의 적합한 접착제, 에폭시, DAF(die attach film) 등일 수 있다. 접착제(116)는 집적 회로 다이(114)의 배면에, 예를 들어 각자의 반도체 웨이퍼의 배면에 적용될 수 있거나, 또는 캐리어 기판(100)의 표면 위에 적용될 수 있다. 집적 회로 다이(114)는, 예를 들어 쏘잉 또는 다이싱에 의해 개별화될 수 있고, 예를 들어 픽앤플레이스(pick-and-place) 툴을 사용하여 접착제(116)에 의해 유전체 층(108)에 접착된다.
집적 회로 다이(114)는, 로직 다이(예를 들어, 중앙 처리 유닛, 마이크로컨트롤러 등), 메모리 다이(예를 들어, DRAM(dynamic random access memory) 다이, SRAM(static random access memory) 다이 등), 전원 관리 다이(예를 들어, PMIC(power management integrated circuit) 다이), 무선 주파수(RF; radio frequency) 다이, 센서 다이, MEMS(micro-electro-mechanical-system) 다이, 신호 처리 다이(예를 들어, DSP(digital signal processing) 다이), 프론트엔드 다이(예를 들어, AFE(analog front-end) 다이) 등, 또는 이들의 조합일 수 있다.
도 3에서, 봉지재(encapsulant)(130)가 다양한 컴포넌트들 상에 형성된다. 봉지재(130)는 몰딩 컴파운드, 에폭시 등일 수 있고, 압축 몰딩, 트랜스퍼 몰딩 등에 의해 적용될 수 있다. 경화 후에, 봉지재(130)는 다이 커넥터(126)를 노출시키도록 그라인딩 프로세스(예를 들어, 화학 기계적 연마(CMP; chemical mechanical polishing) 프로세스)를 겪을 수 있다. 다이 커넥터(126) 및 봉지재(130)의 상부 표면은 그라인딩 프로세스 후에 공면을 이룬다(co-planar). 일부 실시예에서, 그라인딩은, 예를 들어 다이 커넥터(126)가 이미 노출되어 있다면, 생략될 수 있다.
도 4에서, 시드 층(132)이 다양한 컴포넌트들 상에 형성된다. 시드 층(132)은 유전체 층(128), 다이 커넥터(126), 및 봉지재(130) 위에 형성될 수 있다. 일부 실시예에서, 시드 층(132)은 금속 층이며, 이는 단일 층 또는 상이한 재료들로 형성된 복수의 서브층들을 포함한 복합 층일 수 있다. 일부 실시예에서, 시드 층(132)은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다. 시드 층(132)은 예를 들어 물리적 기상 증착(PVD; physical vapor deposition) 등을 사용하여 형성될 수 있다.
도 5에서, 그 다음, 포토 레지스트(134)가 시드 층(132) 상에 형성되어 패터닝된다. 포토 레지스트(134)는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트(134)의 패턴은 다이 커넥터(126)에 대응한다. 패터닝은, 다이 커넥터(126) 위의 시드 층(132)을 노출시키도록, 포토 레지스트(134)를 통해 개구를 형성한다.
도 6에서, 전도성 재료가 포토 레지스트(134)의 개구에 그리고 시드 층(132)의 노출된 부분 상에 형성되어 전도성 특징부(136)를 형성한다. 전도성 재료는, 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다.
도 7에서, 전도성 재료가 형성되지 않은 시드 층(132)의 부분 및 포토 레지스트(134)가 제거된다. 포토 레지스트(134)는 산소 플라즈마 등을 사용하는 것과 같은 수락가능한 애싱 또는 스트리핑(stripping) 프로세스에 의해 제거될 수 있다. 포토 레지스트(134)가 제거되면, 시드 층(132)의 노출된 부분은, 예를 들어 습식 또는 건식 에칭에 의한 것과 같은 수락가능한 에칭 프로세스를 사용하는 것에 의해 제거된다. 시드 층(132)의 남은 부분 및 전도성 재료는 전도성 특징부(136)를 형성한다. 전도성 특징부(136)는 쓰루 비아(through via)(136) 또는 TMV(through molding via)(136)로 지칭될 수 있다. 다음의 도면들은 시드 층(132)을 예시하지 않는다. 도 7에 예시된 바와 같이, 4개의 쓰루 비아(136)가 집적 회로 다이(114) 위에 형성되어 이에 연결되고, 다른 실시예에서, 더 많거나 더 적은 쓰루 비아(136)가 집적 회로 다이(114) 위에 형성되어 이에 연결될 수 있다.
도 8에서, 집적 회로 다이(138)가 집적 회로 다이(114) 위에, 예를 들어 집적 회로 다이(114)의 유전체 층(128)에 접착된다. 집적 회로 다이(138)는 접착제(140)에 의해 접착될 수 있으며, 접착제(140)는 상기 기재된 접착제(116)와 유사할 수 있고 여기에서 설명은 반복되지 않는다. 도 8에 예시된 바와 같이, 하나의 집적 회로 다이(138)가 집적 회로 다이(114) 위에 접착되고, 다른 실시예에서, 더 많거나 더 적은 집적 회로 다이가 집적 회로 다이(114) 위에 접착될 수 있다.
집적 회로 다이(138)는 상기 기재된 집적 회로 다이(114)와 유사할 수 있고 여기에서 설명은 반복되지 않지만, 집적 회로 다이(114 및 138)가 동일해야 하는 것은 아니다. 집적 회로 다이(138)의 컴포넌트(142, 144, 146, 148, 및 150)는 상기 기재된 집적 회로 다이(114)의 컴포넌트(118, 122, 124, 126, 및 128)와 유사할 수 있고 여기에서 설명은 반복되지 않지만, 집적 회로 다이(114 및 138)의 컴포넌트들이 동일해야 하는 것은 아니다.
도 9에서, 봉지재(152)가 다양한 컴포넌트들 상에 형성된다. 봉지재(152)는 몰딩 컴파운드, 에폭시 등일 수 있고, 압축 몰딩, 트랜스퍼 몰딩 등에 의해 적용될 수 있다. 경화 후에, 봉지재(152)는 쓰루 비아(136) 및 다이 커넥터(148)를 노출시키도록 그라인딩 프로세스를 겪을 수 있다. 쓰루 비아(136), 다이 커넥터(148) 및 봉지재(152)의 상부 표면은 그라인딩 프로세스 후에 공면을 이룬다. 일부 실시예에서, 그라인딩은, 예를 들어 쓰루 비아(136) 및 다이 커넥터(126)가 이미 노출되어 있다면 생략될 수 있다.
도 10 내지 도 20에서, 전면(front side) 재배선 구조물(172)이 형성된다. 도 20에서 예시되는 바와 같이, 전면 재배선 구조물(172)은 유전체 층(154, 162, 166, 및 170) 및 금속화 패턴(158, 160, 164, 및 168)을 포함한다.
도 10에서, 유전체 층(154)이 봉지재(152), 쓰루 비아(136) 및 다이 커넥터(148) 상에 성막된다. 일부 실시예에서, 유전체 층(154)은, PBO, 폴리이미드, BCB 등과 같은 감광 재료일 수 있는 폴리머로 형성되며, 이는 리소그래피 마스크를 사용하여 패터닝될 수 있다. 다른 실시예에서, 유전체 층(154)은 실리콘 질화물과 같은 질화물; 실리콘 산화물과 같은 산화물, PSG, BSG, BPSG; 또는 기타로 형성된다. 유전체 층(154)은 스핀 코팅, 적층, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다.
도 11에서, 그 다음, 유전체 층(154)이 패터닝된다. 패터닝은 쓰루 비아(136) 및 다이 커넥터(148)의 일부를 노출시키도록 개구를 형성한다. 패터닝은, 예를 들어 유전체 층(154)이 감광 재료일 때 유전체 층(154)을 광에 노출시킴으로써 또는 예를 들어 이방성 에칭을 사용한 에칭에 의한 것과 같은 수락가능한 프로세스에 의해 이루어질 수 있다. 유전체 층(154)이 감광 재료인 경우, 유전체 층(154)은 노출 후에 현상될 수 있다.
도 12a에서, 비아를 갖는 금속화 패턴(158 및 160)이 유전체 층(154) 상에 형성된다. 금속화 패턴(158 및 160)을 형성하기 위한 예로서, 시드 층(도시되지 않음)이 유전체 층(154) 위에 그리고 유전체 층(154)을 통한 개구에 형성된다. 일부 실시예에서, 시드 층은 금속 층이며, 이는 단일 층 또는 상이한 재료로 형성된 복수의 서브층들을 포함한 복합 층일 수 있다. 일부 실시예에서, 시드 층은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다. 시드 층은 예를 들어 PVD 등을 사용하여 형성될 수 있다. 그 다음, 포토 레지스트가 시드 층 상에 형성되어 패터닝된다. 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트의 패턴은 금속화 패턴(158 및 160)에 대응한다. 패터닝은 시드 층을 노출시키도록 포토 레지스트를 통해 개구를 형성한다. 전도성 재료가 포토 레지스트의 개구에 그리고 시드 층의 노출된 부분 상에 형성된다. 전도성 재료는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 그 다음, 전도성 재료가 형성되지 않은 시드 층의 부분 및 포토 레지스트가 제거된다. 포토 레지스트는, 산소 플라즈마 등을 사용한 것과 같은 수락가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 시드 층의 노출된 부분은, 예를 들어 습식 또는 건식 에칭에 의한 것과 같은 수락가능한 에칭 프로세스를 사용함으로써 제거된다. 시드 층의 남은 부분 및 전도성 재료는 금속화 패턴(158 및 160) 및 비아를 형성한다. 비아는 유전체 층(154)을 통한 개구에, 예를 들어 쓰루 비아(136) 및/또는 다이 커넥터(148)로 형성된다.
도 12b는 도 12a의 구조물의 상부 평면도이며 도 12a의 구조물은 도 12b의 선 A-A를 따라 이루어진 것이다. 금속화 패턴(160)은 라우팅 라인(160)으로 지칭될 수 있다. 일부 실시예에서, 라우팅 라인(160)은, 인접한 쓰루 비아(136)에 연결되는 인접한 금속화 패턴(158) 사이에 통과한다.
일부 실시예에서, 인접한 쓰루 비아(136)의 측벽은 간격 S1만큼 떨어져 있고, 대응하는 인접한 금속화 패턴(158)의 측벽은 간격 S2만큼 떨어져 있으며, 간격 S2는 간격 S1보다 더 크다. 다르게 말하자면, 금속화 패턴(158)은, (적어도, 쓰루 비아(136)의 중심으로부터의 직경이) 쓰루 비아(136)보다 더 작다(도 12b 참조). 더 큰 간격 S2를 가짐으로써, 라우팅 라인(160)이 인접한 금속화 패턴(158) 사이에 통과할 더 큰 공간이 존재한다. 이는 더 많고/많거나 더 넓은 라우팅 라인(160)이 인접한 금속화 패턴(158) 사이에 통과할 수 있게 할 수 있다.
도 13에서, 유전체 층(162)이 금속화 패턴(158 및 160) 및 유전체 층(154) 상에 성막된다. 일부 실시예에서, 유전체 층(162)은, PBO, 폴리이미드, BCB 등과 같은 감광 재료일 수 있는 폴리머로 형성되며, 이는 리소그래피 마스크를 사용하여 패터닝될 수 있다. 다른 실시예에서, 유전체 층(162)은, 실리콘 질화물과 같은 질화물; 실리콘 산화물과 같은 산화물, PSG, BSG, BPSG; 또는 기타로 형성된다. 유전체 층(162)은 스핀 코팅, 적층, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다.
도 14에서, 그 다음, 유전체 층(162)이 패터닝된다. 패터닝은 금속화 패턴(158)의 일부를 노출시킬 개구를 형성한다. 패터닝은, 예를 들어 유전체 층이 감광 재료일 때 유전체 층(162)을 광에 노출시킴으로써 또는 예를 들어 이방성 에칭을 사용한 에칭에 의한 것과 같은 수락가능한 프로세스에 의해 이루어질 수 있다. 유전체 층(162)이 감광 재료인 경우, 유전체 층(162)은 노출 후에 현상될 수 있다.
도 15에서, 비아를 갖는 금속화 패턴(164)이 유전체 층(162) 상에 형성된다. 금속화 패턴(164)을 형성하기 위한 예로서, 시드 층(도시되지 않음)이 유전체 층(162) 위에 그리고 유전체 층(162)을 통한 개구에 형성된다. 일부 실시예에서, 시드 층은 금속 층이며, 이는 단일 층 또는 상이한 재료로 형성된 복수의 서브층들을 포함한 복합 층일 수 있다. 일부 실시예에서, 시드 층은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다. 시드 층은 예를 들어 PVD 등을 사용하여 형성될 수 있다. 그 다음, 포토 레지스트가 시드 층 상에 형성되어 패터닝된다. 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트의 패턴은 금속화 패턴(164)에 대응한다. 패터닝은 시드 층을 노출시키도록 포토 레지스트를 통해 개구를 형성한다. 전도성 재료가 포토 레지스트의 개구에 그리고 시드 층의 노출된 부분 상에 형성된다. 전도성 재료는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 그 다음, 전도성 재료가 형성되지 않은 시드 층의 부분 및 포토 레지스트가 제거된다. 포토 레지스트는, 산소 플라즈마 등을 사용한 것과 같은 수락가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 시드 층의 노출된 부분은, 예를 들어 습식 또는 건식 에칭에 의한 것과 같은 수락가능한 에칭 프로세스를 사용함으로써 제거된다. 시드 층의 남은 부분 및 전도성 재료는 금속화 패턴(164) 및 비아를 형성한다. 비아는 유전체 층(162)을 통한 개구에, 예를 들어 금속화 패턴(158)의 일부로 형성된다.
도 16에서, 유전체 층(166)이 금속화 패턴(164) 및 유전체 층(162) 상에 성막된다. 일부 실시예에서, 유전체 층(166)은 PBO, 폴리이미드, BCB 등과 같은 감광 재료일 수 있는 폴리머로 형성되며, 이는 리소그래피 마스크를 사용하여 패터닝될 수 있다. 다른 실시예에서, 유전체 층(166)은 실리콘 질화물과 같은 질화물; 실리콘 산화물과 같은 산화물, PSG, BSG, BPSG; 또는 기타로 형성된다. 유전체 층(166)은 스핀 코팅, 적층, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다.
도 17에서, 그 다음, 유전체 층(166)이 패터닝된다. 패터닝은 금속화 패턴(164)의 일부를 노출시킬 개구를 형성한다. 패터닝은, 예를 들어 유전체 층이 감광 재료일 때 유전체 층(166)을 광에 노출시킴으로써 또는 예를 들어 이방성 에칭을 사용한 에칭에 의한 것과 같은 수락가능한 프로세스에 의해 이루어질 수 있다. 유전체 층(166)이 감광 재료인 경우, 유전체 층(166)은 노출 후에 현상될 수 있다.
도 18에서, 비아를 갖는 금속화 패턴(168)이 유전체 층(166) 상에 형성된다. 금속화 패턴(168)을 형성하기 위한 예로서, 시드 층(도시되지 않음)이 유전체 층(166) 위에 그리고 유전체 층(166)을 통한 개구에 형성된다. 일부 실시예에서, 시드 층은 금속 층이며, 이는 단일 층 또는 상이한 재료로 형성된 복수의 서브층들을 포함한 복합 층일 수 있다. 일부 실시예에서, 시드 층은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다. 시드 층은 예를 들어 PVD 등을 사용하여 형성될 수 있다. 그 다음, 포토 레지스트가 시드 층 상에 형성되어 패터닝된다. 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트의 패턴은 금속화 패턴(168)에 대응한다. 패터닝은 시드 층을 노출시키도록 포토 레지스트를 통해 개구를 형성한다. 전도성 재료가 포토 레지스트의 개구에 그리고 시드 층의 노출된 부분 상에 형성된다. 전도성 재료는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 그 다음, 전도성 재료가 형성되지 않은 시드 층의 부분 및 포토 레지스트가 제거된다. 포토 레지스트는, 산소 플라즈마 등을 사용한 것과 같은 수락가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 시드 층의 노출된 부분은, 예를 들어 습식 또는 건식 에칭에 의한 것과 같은 수락가능한 에칭 프로세스를 사용함으로써 제거된다. 시드 층의 남은 부분 및 전도성 재료는 금속화 패턴(168) 및 비아를 형성한다. 비아는 유전체 층(166)을 통한 개구에, 예를 들어 금속화 패턴(164)의 일부로 형성된다.
도 19에서, 유전체 층(170)이 금속화 패턴(168) 및 유전체 층(166) 상에 성막된다. 일부 실시예에서, 유전체 층(170)은 PBO, 폴리이미드, BCB 등과 같은 감광 재료일 수 있는 폴리머로 형성되며, 이는 리소그래피 마스크를 사용하여 패터닝될 수 있다. 다른 실시예에서, 유전체 층(170)은 실리콘 질화물과 같은 질화물; 실리콘 산화물과 같은 산화물, PSG, BSG, BPSG; 또는 기타로 형성된다. 유전체 층(170)은 스핀 코팅, 적층, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다.
도 20에서, 그 다음, 유전체 층(170)이 패터닝된다. 패터닝은 금속화 패턴(168)의 일부를 노출시킬 개구를 형성한다. 패터닝은, 예를 들어 유전체 층이 감광 재료일 때 유전체 층(170)을 광에 노출시킴으로써 또는 예를 들어 이방성 에칭을 사용한 에칭에 의한 것과 같은 수락가능한 프로세스에 의해 이루어질 수 있다. 유전체 층(170)이 감광 재료인 경우, 유전체 층(170)은 노출 후에 현상될 수 있다.
전면 재배선 구조물(172)이 예로서 도시된다. 더 많거나 더 적은 유전체 층 및 금속화 패턴이 전면 재배선 구조물(172)에 형성될 수 있다. 더 적은 유전체 층 및 금속화 패턴이 형성될 경우, 상기에 설명된 단계 및 프로세스는 생략될 수 있다. 더 많은 유전체 층 및 금속화 패턴이 형성될 경우, 상기에 설명된 단계 및 프로세스는 반복될 수 있다. 당해 기술 분야에서의 통상의 지식을 가진 자라면, 어느 단계 및 프로세스가 생략되고 반복될 것인지를 용이하게 이해할 수 있을 것이다.
도 21에서, UBM(under bump metallurgies)으로 지칭될 수 있는 패드(174)가 전면 재배선 구조물(172)의 외부면 상에 형성된다. 예시된 실시예에서, 패드(174)는 유전체 층(170)을 통해 금속화 패턴(168)으로의 개구를 통해 형성된다. 패드(174)를 형성하기 위한 예로서, 시드 층(도시되지 않음)이 유전체 층(170) 위에 형성된다. 일부 실시예에서, 시드 층은 금속 층이며, 이는 단일 층 또는 상이한 재료로 형성된 복수의 서브층들을 포함한 복합 층일 수 있다. 일부 실시예에서, 시드 층은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다. 시드 층은 예를 들어 PVD 등을 사용하여 형성될 수 있다. 그 다음, 포토 레지스트가 시드 층 상에 형성되어 패터닝된다. 포토 레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트의 패턴은 패드(174)에 대응한다. 패터닝은 시드 층을 노출시키도록 포토 레지스트를 통해 개구를 형성한다. 전도성 재료가 포토 레지스트의 개구에 그리고 시드 층의 노출된 부분 상에 형성된다. 전도성 재료는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 그 다음, 전도성 재료가 형성되지 않은 시드 층의 부분 및 포토 레지스트가 제거된다. 포토 레지스트는, 산소 플라즈마 등을 사용한 것과 같은 수락가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다. 포토 레지스트가 제거되면, 시드 층의 노출된 부분은, 예를 들어 습식 또는 건식 에칭에 의한 것과 같은 수락가능한 에칭 프로세스를 사용함으로써 제거된다. 시드 층의 남은 부분 및 전도성 재료는 패드(174)를 형성한다.
도 22에서, BGA(ball grid array) 볼 같은 솔더 볼과 같은 외부 전기적 커넥터(176)가 패드(174) 상에 형성된다. 외부 전기적 커넥터(176)는 무연 또는 납 함유일 수 있는 솔더와 같은 저온 리플로우가능 재료를 포함할 수 있다. 외부 전기적 커넥터(176)는 적절한 볼 드롭 프로세스를 사용함으로써 형성될 수 있다. 일부 실시예에서, 패드(174)는 생략될 수 있고, 외부 전기적 커넥터(176)가 유전체 층(170)을 통한 개구를 통해 금속화 패턴(168) 상에 바로 형성될 수 있다.
도 22 후에, 캐리어 기판(100)을 패키지 구조물로부터 분리(본딩 해제)하도록 캐리어 기판 본딩 해제(de-bonding)가 수행될 수 있다. 일부 실시예에 따르면, 본딩 해제는, 이형 층(102)이 광의 가열 하에 분해하여 캐리어 기판(100)이 제거될 수 있도록, 이형 층(102)에 레이저 광 또는 UV 광과 같은 광을 투사하는 것을 포함한다.
구조물은, 예를 들어 인접한 패키지 구조물 사이에, 스크라이브 라인 영역들을 따라 쏘잉함으로써 개별화 프로세스를 더 겪을 수 있다. 캐리어 본딩 해제 및 선택적인 개별화 후의 결과적인 패키지 구조물은 InFO(integrated fan-out) 패키지로 지칭될 수 있다.
도 23 내지 도 28, 도 29a, 도 29b, 및 도 30은 또다른 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다. 이 실시예는, 이 실시예에서 쓰루 비아(136)가 제1 부분(136A) 및 제2 부분(136B)을 가지며 제2 부분이 제1 부분(136A)보다 더 작은 폭을 갖는다는 것을 제외하고는, 도 1 내지 도 11, 도 12a, 도 12b, 및 도 13 내지 도 22의 앞의 실시예와 유사하다. 또한, 이 실시예의 도면들은 형성되고 있는 패키지 구조물의 일부만 도시하고 있지만(예를 들어, 아래의 캐리어 기판을 제외한 패키지 구조물의 좌측 부분), 이 구조물에 인접하게 유사한 프로세스 및 구조물이 형성될 수 있으며, 이는 도 22의 앞의 실시예에 예시된 바와 유사한 전체 구조물이 될 것이다. 앞에 기재된 실시예에 대한 것과 유사한 이 실시예에 관한 세부사항은 여기에서 반복되지 않을 것이다.
도 23은 상기에 기재된 도 4와 유사한 프로세싱 지점이며, 이 지점까지 수행되는 프로세스 및 단계는 여기에서 반복되지 않는다. 도 23은 집적 회로 다이(114), 다이 커넥터(126), 유전체 재료(128), 봉지재(130) 및 시드 층(132)을 포함한다.
도 24에서, 그 다음, 포토 레지스트(134A)가 시드 층(132) 상에 형성되어 패터닝된다. 포토 레지스트(134A)는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트(134A)의 패턴은 다이 커넥터(126)에 대응한다. 패터닝은, 다이 커넥터(126) 위의 시드 층(132)을 노출시키도록 포토 레지스트(134A)를 통해 개구를 형성한다.
도 25에서, 전도성 재료가 포토 레지스트(134A)의 개구에 그리고 시드 층(132)의 노출된 부분 상에 형성되어 전도성 특징부(136A)를 형성한다. 전도성 재료는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다.
도 26에서, 그 다음, 포토레지스트(134B)가 포토 레지스트(134A) 및 전도성 특징부(136A) 상에 형성되어 패터닝된다. 포토 레지스트(134B)는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트(134B)의 패턴은 전도성 특징부(136A)에 대응한다. 패터닝은 전도성 특징부(136A)를 노출시키도록 포토 레지스트(134B)를 통해 개구를 형성한다.
도 27에서, 전도성 재료가 포토 레지스트(134B)의 개구에 그리고 전도성 특징부(136A)의 노출된 부분 상에 형성되어 전도성 특징부(136B)를 형성한다. 전도성 재료는, 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 전도성 특징부(136A 및 136B)는 함께 전도성 특징부(136)(쓰루 비아(136))를 형성한다. 이 실시예에서, 제1 부분(136A)은 쓰루 비아(136)의 제2 부분(136B)보다 더 넓다. 쓰루 비아(136)의 이 더 작은 제2 부분(상부 부분)(136B)은 인접한 제2 부분(136B)의 측벽 사이의 더 큰 간격 S1을 허용하며(도 29b 참조), 이는 또한 대응하는 인접한 금속화 패턴(158)의 측벽 사이의 더 큰 간격 S2을 가능하게 한다. 도 27에 예시된 바와 같이, 2개의 쓰루 비아(136)가 집적 회로 다이(114) 위에 형성되어 이에 연결되며, 다른 실시예에서, 더 많거나 더 적은 쓰루 비아(136)가 집적 회로 다이(114) 위에 형성되어 이에 연결될 수 있다.
도 28에서, 집적 회로 다이(138) 및 봉지재(152)가 도 8 및 도 9에서 상기에 기재된 바와 같이 부착되어 형성되었고, 여기에서 설명은 반복되지 않는다. 도 29a 및 도 29b에서, 이 실시예에서 간격 S1 및 S2이 쓰루 비아(136)의 제2 부분(136B)의 더 작은 폭으로 인해 도 12a 및 도 12b에서보다 더 클 수 있다는 것을 제외하고는, 유전체 층(154), 금속화 패턴(158), 비아(156) 및 라우팅 라인(160)이 도 10, 도 11, 도 12a 및 도 12b에 관련하여 상기 기재된 바와 같이 형성된다. 따라서, 이 실시예에서, 증가된 간격 S1 및 S2로 인해 인접한 금속화 패턴(158) 사이에 더 많은 라우팅 라인(160)이 존재할 수 있다.
도 30에서, 프로세싱은 전면 재배선 구조물(172), 패드(174), 및 커넥터(176)를 형성하기를 계속한다. 전면 재배선 구조물(172), 패드(174), 및 커넥터(176)를 형성하기 위한 단계 및 프로세스는 도 13 내지 도 22에서 상기 기재된 단계 및 프로세스와 유사할 수 있고, 여기에서 설명은 반복되지 않는다.
도 31 내지 도 37, 도 38a, 도 38b, 및 도 39는 또다른 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다. 이 실시예는, 이 실시예에서 쓰루 비아(136)의 적어도 하나가 재배선 층(도 37의 190 참조) 상에 형성된다는 것을 제외하고는, 앞의 실시예와 유사하다. 또한, 앞의 실시예에서와 같이, 이 실시예의 도면은 형성되고 있는 패키지 구조물의 일부만 도시하고 있지만(예를 들어, 아래에 캐리어 기판이 없는 패키지 구조물의 좌측 부분), 이 구조물에 인접하게 유사한 프로세스 및 구조물이 형성될 수 있고, 이는 도 22의 앞의 실시예에 예시된 바와 유사한 전체 구조물이 될 것이다. 앞서 기재된 실시예에 대한 것과 유사한 이 실시예에 관한 세부사항들은 여기에서 반복되지 않을 것이다.
도 31은 상기에 기재된 도 4와 유사한 프로세싱 지점이고, 이 지점까지 수행된 프로세스 및 단계는 여기에서 반복되지 않는다. 도 31은 집적 회로 다이(114), 다이 커넥터(126), 유전체 재료(128), 봉지재(130), 및 시드 층(132)을 포함한다.
도 32에서, 그 다음, 포토 레지스트(180)가 시드 층(132) 상에 형성되어 패터닝된다. 포토 레지스트(180)는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트(180)의 패턴은 다이 커넥터(126)에 대응하며, 개구 중 적어도 하나의 개구는 나중에 형성된 재배선 층(190)에 대응하도록 개구 중 적어도 하나의 다른 개구보다 더 넓다. 패터닝은, 다이 커넥터(126) 위의 시드 층(132)을 노출시키도록 포토 레지스트(180)를 통해 개구를 형성한다.
도 33에서, 전도성 재료가 포토 레지스트(180)의 개구에 그리고 시드 층(132)의 노출된 부분 상에 형성되어 전도성 특징부(190 및 192)를 형성한다. 전도성 재료는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 일부 실시예에서, 전도성 특징부(190)는 전도성 특징부(192)보다 더 크다(예를 들어, 도 33의 단면도에서 더 넓고/넓거나 더 큰 상부 표면적을 가짐). 전도성 특징부(190)는 후속 형성된 대응하는 쓰루 비아(136)가 측방으로 이동될 수 있게 하며 인접한 쓰루 비아(136) 사이에 더 큰 간격을 제공하도록 재배선 층(190)을 형성하고, 이는 더 큰 간격 S1 및 S2를 가능하게 한다(도 38a 및 도 38b 참조).
도 34에서, 포토 레지스트(180)가 제거된다. 포토 레지스트(180)는 산소 플라즈마 등을 사용하는 것과 같은 수락가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다.
도 35에서, 그 다음, 포토 레지스트(134)가 전도성 특징부(190 및 192) 상에 형성되어 패터닝된다. 포토 레지스트(134)는 스핀 코팅 등에 의해 형성될 수 있고, 패터닝을 위해 광에 노출될 수 있다. 포토 레지스트(134)의 패턴은 전도성 특징부(190 및 192)에 대응한다. 패터닝은 전도성 특징부(190 및 192)를 노출시키도록 포토 레지스트(134)를 통해 개구를 형성한다.
도 36에서, 전도성 재료가 포토 레지스트(134)의 개구에 그리고 전도성 특징부(190 및 192)의 노출된 부분 상에 형성되어 쓰루 비아(136)를 형성한다. 전도성 재료는 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다.
도 37에서, 전도성 특징부(190 및 192)가 형성되지 않은 시드 층(132)의 부분 및 포토 레지스트(134)가 제거된다. 포토 레지스트(134)는 산소 플라즈마 등을 사용하는 것과 같은 수락가능한 애싱 또는 스트리핑 프로세스에 의해 제거될 수 있다. 포토 레지스트(134)가 제거되면, 시드 층(132)의 노출된 부분은, 예를 들어 습식 또는 건식 에칭에 의한 것과 같은 수락가능한 에칭 프로세스를 사용함으로써, 제거된다. 시드 층(132)의 남은 부분 및 전도성 재료는 쓰루 비아(136) 및 전도성 특징부(190 및 192)를 형성한다. 도 37에 예시된 바와 같이, 2개의 쓰루 비아(136) 및 하나의 재배선 층(190)이 집적 회로 다이(114) 위에 형성되어 이에 연결되고, 다른 실시예에서, 더 많거나 더 적은 쓰루 비아(136) 및/또는 재배선 층(190)이 집적 회로 다이(114) 위에 형성되어 이에 연결될 수 있다.
전도성 특징부(190)는 대응하는 쓰루 비아(136)가 측방으로 이동될 수 있도록 그리고 인접한 쓰루 비아(136) 사이에 더 많은 공간을 제공하도록 재배선 층(190)을 형성한다. 인접한 쓰루 비아(136) 사이의 이 더 큰 공간은 인접한 쓰루 비아(136)의 측벽 사이의 더 큰 간격 S1(도 38b 참조)을 허용하며, 이는 또한 대응하는 인접한 금속화 패턴(158)의 측벽 사이의 더 큰 간격 S2을 가능하게 한다. 또한, 이 실시예에서, 재배선 층(190)은, 예를 들어 전원 라인 및 접지 라인(예를 들어, 도 46a 내지 도 46c 참조)과 같은 일부 입력/출력(I/O)을 재배선하는데 사용될 수 있다.
도 38a 및 도 38b에서, 집적 회로 다이(138) 및 봉지재(152)가 도 8 및 도 9에서 상기에 기재된 바와 같이 부착되어 형성되었고, 여기에서 설명은 반복되지 않는다. 또한, 이 실시예에서 간격 S1 및 S2가 쓰루 비아(136) 중의 적어도 하나를 측방으로 이동시키는 재배선 층(190)으로 인해 도 12a 및 도 12b에서보다 더 클 수 있다는 것을 제외하고는, 유전체 층(154), 금속화 패턴(158), 비아(156), 및 라우팅 라인(160)은 도 10, 도 11, 도 12a 및 도 12b에 관련하여 상기에 기재된 바와 같이 형성된다. 따라서, 이 실시예에서, 증가된 간격 S1 및 S2로 인해 인접한 금속화 패턴들(158) 사이에 더 많은 라우팅 라인(160)이 존재할 수 있다.
도 39에서, 프로세싱은 전면 재배선 구조물(172), 패드(174) 및 커넥터(176)를 형성하기를 계속한다. 전면 재배선 구조물(172), 패드(174), 및 커넥터(176)를 형성하기 위한 단계 및 프로세스는 도 13 내지 도 22에서 상기에 기재된 단계 및 프로세스와 유사할 수 있고, 여기에서 설명은 반복되지 않는다.
도 40 내지 도 43, 도 44a, 도 44b 및 도 45는 또 다른 실시예에 따라 패키지 구조물을 형성하기 위한 프로세스 동안의 중간 단계들의 도면이다. 이 실시예는, 이 실시예에서 다이 커넥터(126) 중의 적어도 하나가 재배선 층(도 40의 198 참조)으로서 형성된다는 것을 제외하고는, 앞의 실시예와 유사하다. 또한, 앞의 실시예에서와 같이, 이 실시예의 도면은 형성되고 있는 패키지 구조물의 일부만 도시하고 있지만(예를 들어, 아래에 캐리어 기판이 제외된 패키지 구조물의 좌측 부분), 이 구조물에 인접하게 유사한 프로세스 및 구조물이 형성될 수 있고, 이는 도 22의 앞의 실시예에 예시된 바와 유사한 전체 구조물이 될 것이다. 앞에 기재된 실시예에 대한 것과 유사한 이 실시예에 관한 세부사항은 여기에서 반복되지 않을 것이다
도 40은 상기에 기재된 도 2와 유사한 프로세싱 지점이고, 이 지점까지 수행된 프로세스 및 단계는 여기에서 반복되지 않는다. 도 40은, 반도체 기판(118), 패드(122), 다이 커넥터(126) 및 패시베이션 막(124)을 포함한다. 예시된 바와 같이, 다이 커넥터(126) 중의 하나는 다이 커넥터(126)와 동시에 형성되는 전도성 특징부(198)를 포함한다. 다이 커넥터(126) 및 전도성 특징부(198)는, 패시베이션 막(124)의 개구에 그리고 패드(122)의 노출된 부분 상에 전도성 재료를 형성함으로써 형성될 수 있다. 전도성 재료는, 전해 도금 또는 무전해 도금과 같은 도금 등에 의해 형성될 수 있다. 전도성 재료는, 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 일부 실시예에서, 전도성 특징부(198)는 전도성 특징부(198)를 포함하지 않는 다이 커넥터(126)보다 더 크다(예를 들어, 도 40의 단면도에서 더 넓고/넓거나 더 큰 상부 표면적을 가짐). 전도성 특징부(198)는, 나중에 형성된 대응하는 쓰루 비아(136)가 측방으로 이동될 수 있게 하고 인접한 쓰루 비아(136) 사이에 더 큰 공간을 제공하도록 재배선 층(198)을 형성하며, 이는 더 큰 간격 S1 및 S2(도 44a 및 도 44b 참조)를 가능하게 한다.
도 41에서, 유전체 재료(128)가, 패시베이션 막(124), 다이 커넥터(126), 및 재배선 층(198) 상과 같은 집적 회로 다이(114)의 활성 면 상에 형성된다.
도 42에서, 유전체 재료(128)를 형성한 후에, 집적 회로 다이(114)는 쏘잉 또는 다이싱에 의한 것과 같이 개별화될 수 있고, 예를 들어 픽앤플레이스 툴을 사용하여 캐리어 기판(도시되지 않음, 도 2의 캐리어 기판(100) 참조)에 접착될 수 있다. 봉지재(130)가 다양한 컴포넌트들 상에 형성된다. 봉지재(130)는 몰딩 컴파운드, 에폭시 등일 수 있고, 압축 몰딩, 트래스퍼 몰딩 등에 의해 적용될 수 있다. 경화 후에, 봉지재(130)는 다이 커넥터(126) 및 재배선 층(198)을 노출시키도록 그라인딩 프로세스(예를 들어, CMP 프로세스)를 겪을 수 있다. 다이 커넥터(126), 재배선 층(198), 및 봉지재(130)의 상부 표면은 그라인딩 프로세스 후에 공면을 이룬다. 일부 실시예에서, 그라인딩은, 예를 들어 다이 커넥터(126) 및 재배선 층(198)이 이미 노출되어 있다면, 생략될 수 있다.
도 43에서, 쓰루 비아(136)가 다이 커넥터(126) 및 재배선 층(198) 상에 형성된다. 재배선 층(198)은 대응하는 쓰루 비아(136)가 측방으로 이동될 수 있게 하고, 인접한 쓰루 비아(136) 사이에 더 많은 공간을 제공한다. 인접한 쓰루 비아(136) 사이의 이 더 큰 공간은, 인접한 쓰루 비아(136)의 측벽 사이에 더 큰 간격 S1(도 44b 참조)을 허용하고, 이는 또한 대응하는 인접한 금속화 패턴(158)의 측벽 사이의 더 큰 간격 S2을 가능하게 한다. 또한, 이 실시예에서, 재배선 층(198)은 예를 들어 전원 라인 및 접지 라인(예를 들어, 도 46a 내지 도 46c 참조)과 같은 일부 입력/출력(I/O)을 재배선하는 데 사용될 수 있다.
도 43에 예시된 바와 같이, 2개의 쓰루 비아(136) 및 하나의 재배선 층(198)이 집적 회로 다이(114) 위에 형성되어 이에 연결되고, 다른 실시예에서, 더 많거나 더 적은 쓰루 비아(136) 및/또는 재배선 층(198)이 집적 회로 다이(114) 위에 형성되어 이에 연결될 수 있다.
도 44a 및 도 44b에서, 집적 회로 다이(138) 및 봉지재(152)가 도 8 및 도 9에서 상기 기재된 바와 같이 부착되어 형성되었고, 여기에서 설명은 반복되지 않는다. 또한, 이 실시예에서 쓰루 비아(136)의 적어도 하나를 측방으로 이동시키는 재배선 층(198)으로 인해 간격 S1 및 S2가 도 12a 및 도 12b에서보다 더 클 수 있다는 것을 제외하고는, 유전체 층(154), 금속화 패턴(158), 비아(156), 및 라우팅 라인(160)은 도 10, 도 11, 도 12a 및 도 12b에 관련하여 상기 기재된 바와 같이 형성된다. 따라서, 이 실시예에서, 증가된 간격 S1 및 S2로 인해 인접한 금속화 패턴(158) 사이에 보다 많은 라우팅 라인(160)이 존재할 수 있다.
도 45에서, 프로세싱은 전면 재배선 구조물(172), 패드(174), 및 커넥터(176)를 형성하기를 계속한다. 전면 재배선 구조물(172), 패드(174) 및 커넥터(176)를 형성하기 위한 단계 및 프로세스는 도 13 내지 도 22에서 상기에 기재된 단계 및 프로세스와 유사할 수 있고, 여기에서 설명은 반복되지 않는다.
도 46a, 도 46b, 및 도 46c는 일부 실시예에 따른 입력/출력 구성의 상부 평면도이다. 예를 들어, 도 46a에서, 다이 커넥터(126)는 그리드 패턴으로 레이아웃되며 대응하는 쓰루 비아(136)는 다이 커넥터(126) 위에 이와 정렬된다. 이 에에서, 행을 이루는 각각의 다이 커넥터(126)는 특정 기능을 위한 것이며(예를 들어, 접지 커넥터, 신호 커넥터, 전원 커넥터 등), 특정 기능 다이 커넥터(126)의 각각의 행은 동일한 특정 기능 다이 커넥터(126)의 또다른 행과 분리되어 있다. 예를 들어, 예시된 바와 같이, 2개의 신호 기능 행은 전원 기능 행에 의해 분리된다.
도 46b 및 도 46c는 쓰루 비아(136)의 적어도 일부가 재배선 층(190/198)에 연결되는 예를 예시한다. 이들 재배선 층(190/198)은 그에 연결된 쓰루 비아(136)가 이동될 수 있게 하며, 따라서 측방으로 이동되지 않은 쓰루 비아(136) 사이에 더 많은 라우팅 공간을 가능하게 할 수 있다. 일부 실시예에서, 재배선 층(190/198)은 전원 및 접지 신호가 더 적은 쓰루 비아(136)로 통합될 수 있게 하며, 이는 예를 들어 신호 커넥터에 연결된 쓰루 비아(136) 사이에 더 많은 라우팅 공간을 해소할 수 있다.
다이 커넥터(126), 쓰루 비아(136) 및 재배선 층(190/198)의 이들 구성은 단지 예시적인 실시예이고, 다이 커넥터(126), 쓰루 비아(136), 및 재배선 층(190/198)의 다른 구성은 본 개시의 고려할 수 있는 범위 내에 있다.
개신된 실시예는 적층된 다이 구조물을 포함하지만, 본 실시예의 교시는 패키지 내의 다이의 하나의 층만을 갖는 패키지 구조물에 적용될 수 있다. 예를 들어, 도 22에서, 집적 회로 다이(114)가 생략될 수 있고, 쓰루 비아(136)는 다이의 하나의 층(예를 들어, 집적 회로 다이(138)를 포함하는 층)만을 갖는 패키지 구조물에 대한 배면 재배선 구조물을 형성할 수 있다.
본 개시의 실시예는 인접한 쓰루 비아(136)의 측벽 사이의 간격(예를 들어, 간격 S1)을 증가시키며, 이는 대응하는 인접한 금속화 패턴(158)의 측벽 사이의 간격(예를 들어, 간격 S2)을 증가시킨다. 더 큰 간격 S2을 가짐으로써, 라우팅 라인(160)이 인접한 금속화 패턴(158) 사이에 통과할 더 많은 공간이 존재한다. 이는 더 많고/많거나 더 넓은 라우팅 라인(160)이 인접한 금속화 패턴(158) 사이에 통과할 수 있게 할 수 있다.
실시예는, 제1 패키지를 형성하는 단계를 포함하는 방법이다. 제1 패키지를 형성하는 단계는, 제1 다이에 인접한 쓰루 비아를 형성하는 단계와, 제1 다이 및 쓰루 비아를 봉지재로 적어도 측방으로 봉지하는 단계와, 제1 다이, 쓰루 비아, 및 봉지재 위에 제1 재배선 구조물을 형성하는 단계를 포함한다. 제1 재배선 구조물을 형성하는 단계는, 쓰루 비아 상에 제1 비아를 형성하는 단계, 및 제1 비아 상에 제1 금속화 패턴을 형성하는 단계를 포함하고, 제1 금속화 패턴의 적어도 하나의 측벽은 쓰루 비아 바로 위를 덮는다.
또다른 실시예는, 제1 패키지를 형성하는 단계를 포함하는 방법이다. 제1 패키지를 형성하는 단계는, 제1 다이에 인접한 제1 쓰루 비아 및 제2 쓰루 비아 - 제1 쓰루 비아 및 제2 쓰루 비아의 인접한 측벽들은 제1 거리만큼 떨어져 있음 - 를 형성하는 단계와, 제1 다이, 제1 쓰루 비아, 및 제2 쓰루 비아를 봉지재로 적어도 측방으로 봉지하는 단계와, 제1 다이, 제1 쓰루 비아, 제2 쓰루 비아, 및 봉지재 위에 제1 재배선 구조물을 형성하는 단계를 포함한다. 제1 재배선 구조물을 형성하는 단계는, 제1 쓰루 비아 상에 제1 비아를 형성하는 단계, 제2 쓰루 비아 상에 제2 비아를 형성하는 단계, 제1 비아 상에 제1 금속화 패턴을 형성하는 단계, 및 제2 비아 상에 제2 금속화 패턴을 형성하는 단계를 포함하고, 제1 금속화 패턴 및 제2 금속화 패턴의 인접한 측벽들은 제1 거리보다 더 큰 제2 거리만큼 떨어져 있다.
부가의 실시예는, 구조물에 있어서, 제1 다이에 인접한 제1 쓰루 비아 및 제2 쓰루 비아 - 제1 쓰루 비아 및 제2 쓰루 비아의 인접한 측벽들은 제1 거리만큼 떨어져 있음 - , 제1 다이, 제1 쓰루 비아, 및 제2 쓰루 비아를 적어도 측방으로 둘러싸는 봉지재, 제1 쓰루 비아 상의 제1 비아, 제2 쓰루 비아 상의 제2 비아, 제1 비아 상의 제1 금속화 패턴, 및 제2 비아 상의 제2 금속화 패턴을 포함하고, 제1 금속화 패턴 및 제2 금속화 패턴의 인접한 측벽들은 제1 거리보다 더 큰 제2 거리만큼 떨어져 있는 것인 구조물이다.
전술한 바는 당해 기술 분야에서의 숙련자들이 본 개시의 양상들을 보다 잘 이해할 수 있도록 여러 실시예들의 특징을 나타낸 것이다. 당해 기술 분야에서의 숙련자들은, 여기에 소개된 실시예와 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기반으로서 본 개시를 용이하게 사용할 수 있다는 것을 알아야 한다. 당해 기술 분야에서의 숙련자라면 또한, 이러한 등가의 구성은 본 개시의 사상 및 범위에서 벗어나지 않으며, 본 개시의 사상 및 범위에서 벗어나지 않고서 여기에 다양한 변경, 치환, 및 대안을 행할 수 있다는 것을 알아야 한다.

Claims (10)

  1. 패키지 구조를 형성하는 방법에 있어서,
    제1 패키지를 형성하는 단계를 포함하고,
    상기 제1 패키지를 형성하는 단계는,
    제1 다이에 인접한 쓰루 비아(through via)를 형성하는 단계;
    상기 제1 다이 및 상기 쓰루 비아를 봉지재(encapsulant)로 적어도 측방으로(laterally) 봉지하는 단계; 및
    상기 제1 다이, 상기 쓰루 비아, 및 상기 봉지재 위에 제1 재배선 구조물을 형성하는 단계를 포함하고, 상기 제1 재배선 구조물을 형성하는 단계는,
    상기 쓰루 비아 상에 제1 비아를 형성하는 단계; 및
    상기 제1 비아 상에 제1 금속화 패턴(metallization pattern)을 형성하는 단계로서, 상기 제1 금속화 패턴의 적어도 하나의 측벽은 상기 쓰루 비아 바로 위를 덮는 것인, 상기 제1 금속화 패턴 형성 방법을 포함하며,
    상기 제1 금속화 패턴의 적어도 하나의 측벽은 상기 제1 비아의 가장 가까운 측벽과 상기 쓰루 비아의 측벽 사이에 개재되는 것인, 패키지 구조 형성 방법.
  2. 청구항 1에 있어서, 상기 쓰루 비아를 형성하는 단계는,
    제1 폭 - 상기 제1 폭은 상기 제1 다이의 주면에 평행한 제1 평면에서 측정됨 - 을 갖는 상기 쓰루 비아의 제1 부분을 형성하는 단계; 및
    상기 쓰루 비아의 제1 부분 상에 상기 쓰루 비아의 제2 부분 - 상기 제2 부분은 상기 제1 평면에서 측정되는 제2 폭을 가짐 - 을 형성하는 단계를 더 포함하는 것인, 패키지 구조 형성 방법.
  3. 청구항 2에 있어서, 상기 쓰루 비아의 제1 부분의 하부 표면은 상기 제1 다이의 배면 표면과 공면을 이루고(coplanar), 상기 쓰루 비아의 제2 부분의 상부 표면은 상기 제1 다이의 활성 표면과 공면을 이루는 것인, 패키지 구조 형성 방법.
  4. 청구항 1에 있어서,
    상기 제1 금속화 패턴에 인접하게 제2 금속화 패턴을 형성하는 단계를 더 포함하고, 상기 제2 금속화 패턴은 상기 제1 금속화 패턴과 동일한 높이에 있고, 상기 제1 재배선 구조물의 유전체 재료가 상기 제1 금속화 패턴과 상기 제2 금속화 패턴 사이에 개재되는 것인, 패키지 구조 형성 방법.
  5. 청구항 1에 있어서,
    상기 제1 다이에 인접한 쓰루 비아를 형성하는 단계 전에, 상기 제1 다이의 제1 면을 제2 다이의 제1 면에 접착하는 단계를 더 포함하는 패키지 구조 형성 방법.
  6. 삭제
  7. 패키지 구조를 형성하는 방법에 있어서,
    제1 패키지를 형성하는 단계를 포함하고,
    상기 제1 패키지를 형성하는 단계는,
    제1 다이에 인접한 제1 쓰루 비아 및 제2 쓰루 비아 - 상기 제1 쓰루 비아 및 상기 제2 쓰루 비아의 인접한 측벽들은 제1 거리만큼 떨어져 있음 - 를 형성하는 단계;
    상기 제1 다이, 상기 제1 쓰루 비아, 및 상기 제2 쓰루 비아를 봉지재로 적어도 측방으로 봉지하는 단계; 및
    상기 제1 다이, 상기 제1 쓰루 비아, 상기 제2 쓰루 비아, 및 상기 봉지재 위에 제1 재배선 구조물을 형성하는 단계를 포함하고, 상기 제1 재배선 구조물을 형성하는 단계는,
    상기 제1 쓰루 비아 상에 제1 비아를 형성하는 단계;
    상기 제2 쓰루 비아 상에 제2 비아를 형성하는 단계;
    상기 제1 비아 상에 제1 금속화 패턴을 형성하는 단계; 및
    상기 제2 비아 상에 제2 금속화 패턴을 형성하는 단계를 포함하며, 상기 제1 금속화 패턴 및 상기 제2 금속화 패턴의 인접한 측벽들은 상기 제1 거리보다 더 큰 제2 거리만큼 떨어져 있는 것인, 패키지 구조 형성 방법.
  8. 청구항 7에 있어서,
    상기 제1 다이에 인접한 제1 쓰루 비아 및 제2 쓰루 비아를 형성하는 단계 전에, 상기 제1 다이의 배면 표면을 제2 다이의 활성 표면에 접착하는 단계를 더 포함하고, 상기 봉지재가 상기 제2 다이의 측벽에 접해 있는 것인, 패키지 구조 형성 방법.
  9. 청구항 7에 있어서, 상기 제1 다이 위에 상기 제1 재배선 구조물을 형성하는 단계는,
    상기 제1 쓰루 비아, 상기 제2 쓰루 비아, 상기 제1 다이 위에 제1 유전체 층을 형성하는 단계를 더 포함하고, 상기 제1 비아 및 상기 제2 비아는 상기 제1 유전체 층을 통해 연장하는 것인, 패키지 구조 형성 방법.
  10. 패키지 구조물에 있어서,
    제1 다이에 인접한 제1 쓰루 비아 및 제2 쓰루 비아 - 상기 제1 쓰루 비아 및 상기 제2 쓰루 비아의 인접한 측벽들은 제1 거리만큼 떨어져 있음 - ;
    상기 제1 다이, 상기 제1 쓰루 비아, 및 상기 제2 쓰루 비아를 적어도 측방으로 둘러싸는 봉지재;
    상기 제1 쓰루 비아 상의 제1 비아;
    상기 제2 쓰루 비아 상의 제2 비아;
    상기 제1 비아 상의 제1 금속화 패턴; 및
    상기 제2 비아 상의 제2 금속화 패턴을 포함하고,
    상기 제1 금속화 패턴 및 상기 제2 금속화 패턴의 인접한 측벽들은 상기 제1 거리보다 더 큰 제2 거리만큼 떨어져 있는 것인, 패키지 구조물.
KR1020160014101A 2015-08-21 2016-02-04 패키지 구조물 및 이의 형성 방법 KR101823225B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562208436P 2015-08-21 2015-08-21
US62/208,436 2015-08-21
US14/935,160 2015-11-06
US14/935,160 US9786599B2 (en) 2015-08-21 2015-11-06 Package structures and method of forming the same

Publications (2)

Publication Number Publication Date
KR20170022843A KR20170022843A (ko) 2017-03-02
KR101823225B1 true KR101823225B1 (ko) 2018-01-29

Family

ID=57961494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014101A KR101823225B1 (ko) 2015-08-21 2016-02-04 패키지 구조물 및 이의 형성 방법

Country Status (5)

Country Link
US (5) US9786599B2 (ko)
KR (1) KR101823225B1 (ko)
CN (1) CN106469661B (ko)
DE (1) DE102016100021B4 (ko)
TW (1) TWI630664B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445617B2 (en) 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
KR102319186B1 (ko) * 2015-06-12 2021-10-28 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10163834B2 (en) * 2016-09-09 2018-12-25 Powertech Technology Inc. Chip package structure comprising encapsulant having concave surface
US9966361B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) * 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10510631B2 (en) * 2017-09-18 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fan out package structure and method of manufacturing the same
US10622302B2 (en) * 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
KR20210028398A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 재배선 패턴을 가지는 집적회로 소자
KR20210095442A (ko) 2020-01-23 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20220014492A (ko) 2020-07-29 2022-02-07 삼성전자주식회사 팬-아웃 반도체 패키지
GB2618627A (en) * 2022-05-06 2023-11-15 Cirrus Logic Int Semiconductor Ltd Electronic circuit fabrication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252647A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage Reduction and Adhesion Improvement of Semiconductor Die Package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP2005332896A (ja) * 2004-05-19 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8318541B2 (en) * 2010-08-10 2012-11-27 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect in FO-WLCSP using leadframe disposed between semiconductor die
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US20130049218A1 (en) * 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US9324698B2 (en) * 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9543373B2 (en) * 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252647A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage Reduction and Adhesion Improvement of Semiconductor Die Package

Also Published As

Publication number Publication date
US20180033721A1 (en) 2018-02-01
US11011464B2 (en) 2021-05-18
DE102016100021B4 (de) 2022-03-31
US11908795B2 (en) 2024-02-20
CN106469661B (zh) 2019-07-30
US9786599B2 (en) 2017-10-10
DE102016100021A1 (de) 2017-02-23
US20240153872A1 (en) 2024-05-09
US20190139888A1 (en) 2019-05-09
US20210272894A1 (en) 2021-09-02
KR20170022843A (ko) 2017-03-02
TW201719775A (zh) 2017-06-01
US10157835B2 (en) 2018-12-18
CN106469661A (zh) 2017-03-01
TWI630664B (zh) 2018-07-21
US20170053896A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
KR101823225B1 (ko) 패키지 구조물 및 이의 형성 방법
US11444057B2 (en) Package structures and methods of forming
US11018088B2 (en) Dummy features in redistribution layers (RDLS) and methods of forming same
US10125014B2 (en) Integrated circuit package and method of forming same
US11443995B2 (en) Integrated circuit package and method
US9859267B2 (en) Package structures and methods of forming the same
CN108831870B (zh) 具有ubm的封装件和形成方法
US20230109128A1 (en) Heat Dissipation in Semiconductor Packages and Methods of Forming Same
TWI758129B (zh) 半導體封裝
US20240178086A1 (en) Package, package structure and method of manufacturing package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant