KR101803691B1 - Thin-film transistor, manufacturing method therefor, and liquid-crystal display device - Google Patents

Thin-film transistor, manufacturing method therefor, and liquid-crystal display device Download PDF

Info

Publication number
KR101803691B1
KR101803691B1 KR1020177003103A KR20177003103A KR101803691B1 KR 101803691 B1 KR101803691 B1 KR 101803691B1 KR 1020177003103 A KR1020177003103 A KR 1020177003103A KR 20177003103 A KR20177003103 A KR 20177003103A KR 101803691 B1 KR101803691 B1 KR 101803691B1
Authority
KR
South Korea
Prior art keywords
film
amorphous silicon
transistor
polysilicon
silicon film
Prior art date
Application number
KR1020177003103A
Other languages
Korean (ko)
Other versions
KR20170017008A (en
Inventor
구니유끼 하마노
Original Assignee
브이 테크놀로지 씨오. 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이 테크놀로지 씨오. 엘티디 filed Critical 브이 테크놀로지 씨오. 엘티디
Publication of KR20170017008A publication Critical patent/KR20170017008A/en
Application granted granted Critical
Publication of KR101803691B1 publication Critical patent/KR101803691B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
    • H01L21/2026—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials using a coherent energy beam, e.g. laser or electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Abstract

오프 전류가 작고, 전위 유지 특성이 우수하고, 소비 전력이 낮은 동시에, 동작 속도도 빠른 저온 폴리실리콘 트랜지스터를 포함하는 박막 트랜지스터, 이 박막 트랜지스터의 제조 방법 및 그것을 사용한 액정 표시 장치를 제공한다. 이 박막 트랜지스터는, 글래스 기판 상에 게이트 전극, 게이트 절연막, 채널 영역, 소스ㆍ드레인 전극을 형성한 역스태거 구조의 박막 트랜지스터이다. 이 채널 영역은, 폴리실리콘막과, 이 폴리실리콘막의 상면 및 측면을 덮는 a-Si:H막으로 구성되어 있다.A thin film transistor including a low temperature polysilicon transistor having a small off current, a high potential holding characteristic, a low power consumption and a high operating speed, a method of manufacturing the thin film transistor, and a liquid crystal display device using the same. This thin film transistor is a thin film transistor of a reverse stagger structure in which a gate electrode, a gate insulating film, a channel region, and a source / drain electrode are formed on a glass substrate. This channel region is composed of a polysilicon film and an a-Si: H film covering the upper and side surfaces of the polysilicon film.

Description

박막 트랜지스터, 그 제조 방법 및 액정 표시 장치{THIN-FILM TRANSISTOR, MANUFACTURING METHOD THEREFOR, AND LIQUID-CRYSTAL DISPLAY DEVICE}TECHNICAL FIELD [0001] The present invention relates to a thin film transistor, a method of manufacturing the thin film transistor, and a liquid crystal display device using the thin film transistor,

본 발명은, 역스태거 구조의 박막 트랜지스터에 관한 것으로, 특히, 액정 표시 장치의 표시부의 화소 트랜지스터에 적절한 박막 트랜지스터와, 그 제조 방법 및 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor having an inverted stagger structure, and more particularly to a thin film transistor suitable for a pixel transistor of a display portion of a liquid crystal display device, a manufacturing method thereof, and a liquid crystal display device.

역스태거 구조의 박막 트랜지스터로서는, 절연성 기판 상에 Cr 또는 Al 등의 금속층에 의해 게이트 전극을 형성하고, 다음으로, 이 게이트 전극을 포함하는 기판 상에 게이트 절연막으로서 예를 들면 SiN막을 형성하고, 그 후, 전체 면에 수소화 아몰퍼스 실리콘(이하, a-Si:H라고 기재함) 막을 형성한 아몰퍼스 실리콘 트랜지스터가 있다. 이 아몰퍼스 실리콘 트랜지스터는, 또한, a-Si:H막 상에, 예를 들면, n+Si막을 형성하고, a-Si:H막 및 n+Si막을 게이트 전극 상의 소정 영역에 아일랜드 형상으로 패터닝하고, 다시 금속층에 의해 소스ㆍ드레인 전극을 형성한 후, 이 소스ㆍ드레인 전극을 마스크로 하여 n+Si막을 에칭하여, 채널 영역 예정 영역의 상방의 n+Si막을 제거함으로써, a-Si:H막과 SiN 게이트 절연막과의 경계에서, 채널 영역을 형성하고, 그 후, 전체 면에 패시베이션막을 형성함으로써, 완성된다. 이 역스태거 구조의 아몰퍼스 실리콘 박막 트랜지스터는, 오프 전류 IOFF가 작기 때문에, 예를 들면, 액정 표시 장치의 화소 트랜지스터로서 사용되고 있다.As a thin film transistor having a reverse stagger structure, a gate electrode is formed of a metal layer such as Cr or Al on an insulating substrate, and then a SiN film, for example, is formed as a gate insulating film on the substrate including the gate electrode, (Hereinafter referred to as " a-Si: H ") film is formed on the entire surface of the amorphous silicon transistor. This amorphous silicon transistor also has a structure in which an n + Si film, for example, is formed on the a-Si: H film, and the a-Si: H film and the n + Si film are patterned in an island- The source / drain electrode is formed again by a metal layer, and then the n + Si film is etched using the source / drain electrode as a mask to remove the n + Si film above the predetermined region of the channel region, And a SiN gate insulating film, and then forming a passivation film on the entire surface. The amorphous silicon thin film transistor of this reverse stagger structure is used as a pixel transistor of a liquid crystal display device, for example, since its off current I OFF is small.

그러나, 아몰퍼스 실리콘 트랜지스터는, a-Si:H막을 채널 영역에 사용하고 있으므로, 채널 영역에 있어서의 전하의 이동도가 작다고 하는 난점이 있다. 최근, 화소부가 형성된 기판의 주변부에 구동 회로를 형성한 액정 표시 장치가 제안되고 있지만, 이 액정 표시 장치에 있어서, 아몰퍼스 실리콘 트랜지스터는, 화소부의 화소 트랜지스터로서는 사용 가능한 레벨이기는 하지만, 보다 고속의 재기입이 필요한 주변 구동 회로의 구성 트랜지스터로서는, 채널 영역의 전하 이동도가 너무 작아, 사용하는 것이 곤란하다.However, since the amorphous silicon transistor uses the a-Si: H film for the channel region, there is a problem that the mobility of charges in the channel region is small. Recently, a liquid crystal display device in which a driving circuit is formed in the periphery of a substrate on which a pixel portion is formed has been proposed. In this liquid crystal display device, although the amorphous silicon transistor can be used as a pixel transistor of a pixel portion, It is difficult to use the constituent transistor of the peripheral drive circuit which is required because the charge mobility in the channel region is too small.

따라서, a-Si에 레이저를 조사해서 어닐링함으로써, a-Si를 다결정 실리콘(이하, 폴리실리콘이라고 함)으로 결정화시켜, 채널 영역에 폴리실리콘막을 형성한 역스태거 구조의 저온 폴리실리콘 트랜지스터가 제안되어 있다(특허 문헌 1).Therefore, a low-temperature polysilicon transistor having an inverse stagger structure in which a-Si is crystallized by polycrystalline silicon (hereinafter, referred to as polysilicon) and a polysilicon film is formed in the channel region by irradiating a-Si with a laser is proposed (Patent Document 1).

특허 문헌 1에 기재된 저온 폴리실리콘 트랜지스터는, 아래와 같이 해서 형성된다. 즉, 도 7에 나타내는 바와 같이, 글래스 기판(101) 상에 Cr 또는 Al 등의 게이트 전극(102)을 형성하고, 또한, 게이트 전극(102)을 포함하는 기판(101)의 전체 면에 SiN으로 이루어지는 게이트 절연막(103)을 형성하고, 디시 그 위에 a-Si:H막을 10 내지 40㎚의 두께로 형성한다. 그리고, 이 a-Si:H막에 대하여, 라인 형상으로 레이저빔을 조사하는 레이저 조사 부재를, 상기 라인에 수직의 방향으로 스캔 시킴으로써, a-Si:H막의 전체 면에 엑시머 레이저광을 조사해서 어닐링하고, a-Si:H막의 전체를 폴리실리콘막(104)으로 개질시킨다. 그리고, 개질 후의 폴리실리콘막(104) 상에, 재차, a-Si:H막(105)을 형성하고, 다시, a-Si:H막(105) 상에 n+Si막(106)을 형성하여, 이들의 n+Si막(106), a-Si:H막(105) 및 폴리실리콘막(104)을, 게이트 전극(102)의 상방에서 아일랜드 형상으로 에칭 가공한다. 그리고, 이 아일랜드 형상의 Si 3층막 상에, 소스ㆍ드레인 전극(107)을 형성하여, 이 소스ㆍ드레인 전극(107)을 마스크로 하여, n+Si막(106)을 제거하고, 그 후, 전체 면에, 패시베이션막(108)을 형성한다.The low temperature polysilicon transistor disclosed in Patent Document 1 is formed as follows. 7, a gate electrode 102 made of Cr or Al is formed on a glass substrate 101 and a gate electrode 102 made of SiN is formed on the entire surface of the substrate 101 including the gate electrode 102 And an a-Si: H film is formed thereon to a thickness of 10 to 40 nm. Then, by irradiating the entire surface of the a-Si: H film with an excimer laser beam by scanning a laser irradiation member for irradiating the a-Si: H film with a laser beam in a direction perpendicular to the line, Annealing, and the entirety of the a-Si: H film is reformed into the polysilicon film 104. Then, an a-Si: H film 105 is again formed on the modified polysilicon film 104, and an n + Si film 106 is formed again on the a-Si: H film 105 The n + Si film 106, the a-Si: H film 105, and the polysilicon film 104 are etched in an island shape above the gate electrode 102. A source / drain electrode 107 is formed on the island-shaped Si 3 layer film and the n + Si film 106 is removed using the source / drain electrode 107 as a mask. Thereafter, On the entire surface, a passivation film 108 is formed.

이렇게 하여 형성한 저온 폴리실리콘 트랜지스터는, 채널 영역이 폴리실리콘막(104)과 a-Si:H막(105)의 2층막으로 구성되고, 폴리실리콘막(104)이 SiN 게이트 절연막(103)에 접촉하고 있으므로, 채널 영역의 전하 이동도가 빠르고, 온 전류가 높아지고, 동작 속도가 빠르게 되기 때문에, 액정 표시 장치의 주변 구동 회로용의 트랜지스터로서 충분히 사용할 수 있다.The low-temperature polysilicon transistor thus formed has a channel region composed of a two-layer film of a polysilicon film 104 and an a-Si: H film 105, and a polysilicon film 104 is formed on the SiN gate insulating film 103 The charge mobility in the channel region is fast, the on-current is high, and the operating speed is high. Therefore, the transistor can be sufficiently used as a transistor for a peripheral driving circuit of a liquid crystal display device.

특허 문헌 1: 일본 특허 공개 평5-63196호 공보Patent Document 1: JP-A-5-63196

그러나, 전술한 종래의 저온 폴리실리콘 트랜지스터는, 온 전류가 높지만, 오프 전류도 높아져, 전위 유지 특성이 낮음과 동시에, 누설하는 전류가 많아져, 소비 전력이 높다고 하는 문제점이 있다.However, the conventional low-temperature polysilicon transistor described above has a problem that the on-current is high but the off-current is high, the potential holding characteristic is low, the leakage current is large, and the power consumption is high.

본 발명은 이런한 문제점을 감안하여 이루어진 것이며, 오프 전류가 작고, 전위 유지 특성이 우수하여, 소비 전력이 낮은 동시에, 동작 속도도 빠른 저온 폴리실리콘 트랜지스터를 포함하는 박막 트랜지스터, 이 박막 트랜지스터의 제조 방법 및 그것을 사용한 액정 표시 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor including a low-temperature polysilicon transistor having a small off-current, excellent potential holding characteristics, And a liquid crystal display device using the same.

본 발명에 관한 박막 트랜지스터는, 절연성 기판과, 이 절연성 기판 상에 형성된 게이트 전극과, 이 게이트 전극 상에 형성된 게이트 절연막과, 이 게이트 절연막 상의 상기 게이트 전극에 대응하는 위치에 아일랜드 형상으로 형성된 폴리실리콘막과, 이 폴리실리콘막의 상면 및 측면을 덮도록 형성된 아몰퍼스 실리콘 막과, 이 아몰퍼스 실리콘 막의 양단부에 전기적으로 접속하도록 형성된 소스ㆍ드레인 전극을 갖는 것을 특징으로 하는 역스태거 구조의 박막 트랜지스터이다.A thin film transistor according to the present invention includes an insulating substrate, a gate electrode formed on the insulating substrate, a gate insulating film formed on the gate electrode, and a polysilicon film formed in an island shape at a position corresponding to the gate electrode on the gate insulating film. An amorphous silicon film formed so as to cover the upper and side surfaces of the polysilicon film and source and drain electrodes formed to be electrically connected to both ends of the amorphous silicon film.

상기 게이트 절연막은, 예를 들면, SiN막이다.The gate insulating film is, for example, a SiN film.

본 발명에 관한 박막 트랜지스터의 제조 방법은, 절연성 기판 상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상에 제1 아몰퍼스 실리콘 막을 형성하는 공정과, 상기 제1 아몰퍼스 실리콘 막에 대하여 상기 게이트 전극에 대응하는 아일랜드 형상 영역에 레이저광을 조사해서 이 영역을 폴리실리콘막으로 개질하는 공정과, 이 개질 폴리실리콘 영역 및 제1 아몰퍼스 실리콘 영역 상에 제2 아몰퍼스 실리콘 막을 형성하는 공정과, 상기 개질 폴리실리콘막의 상면 및 측면을 덮는 아몰퍼스 실리콘 막을 남겨서 다른 부분의 아몰퍼스 실리콘 막을 제거하는 공정과, 잔존한 아몰퍼스 실리콘 막의 양단부에 전기적으로 접속하도록 소스ㆍ드레인 전극을 형성하는 공정을 갖는 것을 특징으로 하는 역스태거 구조의 박막 트랜지스터의 제조 방법이다. 또한, 상기 아몰퍼스 실리콘 막에는, 수소를 포함하지 않는 막(a-Si막) 외에, 수소를 포함하는 수소화 아몰퍼스 실리콘 막(a-Si:H막) 등도 포함한다.A method of manufacturing a thin film transistor according to the present invention includes the steps of: forming a gate electrode on an insulating substrate; forming a gate insulating film on the substrate including the gate electrode; forming a first amorphous silicon Forming a first amorphous silicon film on the first amorphous silicon film by irradiating a laser beam to an island-shaped region corresponding to the gate electrode to modify the region into a polysilicon film; A step of forming a second amorphous silicon film on the silicon region, a step of removing the amorphous silicon film remaining in the other part by leaving the amorphous silicon film covering the upper and side surfaces of the modified polysilicon film, and the step of electrically connecting the amorphous silicon film to both ends of the remaining amorphous silicon film Forming the source / drain electrodes Inverted stagger structure, a method for manufacturing a thin film transistor which is characterized in that. The amorphous silicon film also includes a hydrogenated amorphous silicon film (a-Si: H film) containing hydrogen as well as a film containing no hydrogen (a-Si film).

상기 레이저광의 조사 공정에서는, 복수 개의 마이크로 렌즈를 배치한 마이크로 렌즈 어레이에 의해 레이저광을 집광해서 복수 개의 레이저빔을 얻고, 매트릭스 형상으로 배치된 복수 개의 박막 트랜지스터의 상기 아일랜드 형상 영역을 상기 각 레이저빔에 의해 조사하여, 복수 개의 박막 트랜지스터의 폴리실리콘 영역을 형성할 수 있다.In the step of irradiating laser light, a laser beam is condensed by a microlens array in which a plurality of microlenses are arranged to obtain a plurality of laser beams, and the island-shaped regions of the plurality of thin film transistors arranged in a matrix form, The polysilicon region of the plurality of thin film transistors can be formed.

또한, 본 발명에 관한 액정 표시 장치는, 상기 박막 트랜지스터를, 표시부의 화소 트랜지스터 및 주변 구동 회로의 구동 트랜지스터로서 사용하는 것을 특징으로 한다.The liquid crystal display device according to the present invention is characterized in that the thin film transistor is used as a driving transistor of a pixel transistor and a peripheral driving circuit of a display portion.

본 발명에 관한 박막 트랜지스터에 따르면, SiN막 등의 게이트 절연막과 폴리실리콘막과의 경계에서, 채널 영역이 형성되어 있으므로, 전하의 이동 속도가 빠르고, 온 전류가 높고, 기입 속도가 빠르기 때문에, 동작 속도가 빠르다. 그리고, 폴리실리콘막의 측면을 아몰퍼스 실리콘 막이 덮고 있고, 이 아몰퍼스 실리콘 막은 전하의 이동 속도가 느리므로, 아몰퍼스 실리콘 막이 존재하지 않는 경우에 비해서 리크 전류가 저감되어, 전위의 유지 특성이 우수함과 동시에, 소비 전력이 저감된다.According to the thin film transistor of the present invention, since the channel region is formed at the boundary between the gate insulating film such as the SiN film and the polysilicon film, the moving speed of the charge is fast, the ON current is high, The speed is fast. Since the amorphous silicon film covers the side surface of the polysilicon film and the amorphous silicon film has a low charge transfer rate, the leakage current is reduced as compared with the case where the amorphous silicon film is not present, Power is reduced.

또한, 본 발명에 관한 박막 트랜지스터의 제조 방법에 따르면, 제1 아몰퍼스 실리콘 막에 대하여, 게이트 전극에 대응하는 아일랜드 형상 영역에 국부적으로 레이저광을 조사하여, 이 영역을 폴리실리콘막으로 개질하고, 또한, 이 폴리실리콘막 및 제1 아몰퍼스 실리콘 막 상에, 제2 아몰퍼스 실리콘 막을 형성한 후, 상기 폴리실리콘막과 이 폴리실리콘막의 측면 및 상면을 덮는 아몰퍼스 실리콘 막으로 이루어지는 채널 영역을 형성하기 때문에, 본 발명의 박막 트랜지스터를 용이하게 제조할 수 있다.Further, according to the method of manufacturing a thin film transistor of the present invention, laser light is locally irradiated to the island-shaped region corresponding to the gate electrode of the first amorphous silicon film to modify the region into a polysilicon film, , The second amorphous silicon film is formed on the polysilicon film and the first amorphous silicon film and then the channel region composed of the polysilicon film and the amorphous silicon film covering the side surfaces and the upper surface of the polysilicon film is formed, The thin film transistor of the invention can be easily manufactured.

또한, 본 발명에 따른 액정 표시 장치에 따르면, 구동 회로의 동작이 빠르고, 누설 전류가 적어, 저소비 전력화할 수 있다.Further, according to the liquid crystal display device according to the present invention, the operation of the driving circuit is quick, the leakage current is reduced, and the power consumption can be reduced.

도 1은 본 발명의 실시 형태에 따른 박막 트랜지스터를 나타내고, (a)는 평면도, (b)는 (a)의 B-B선에 의한 단면도, (c)는 (a)의 C-C선에 의한 단면도이다.
도 2는 본 발명의 실시 형태에 있어서의 액정 표시 장치의 표시부의 1화소를 나타내는 평면도이다.
도 3은 본 발명의 실시 형태에 따른 제조 방법에서 사용하는 마이크로 렌즈 어레이를 사용한 레이저 조사 장치를 나타내는 도면이며, (a)는 전체도, (b)는 마이크로 렌즈 어레이를 나타낸다.
도 4의 (a) 내지 (c)는 본 발명의 실시 형태에 따른 박막 트랜지스터의 제조 방법을 공정순으로 나타내는 단면도이다.
도 5의 (a) 내지 (c)는 본 발명의 실시 형태에 따른 박막 트랜지스터의 제조 방법을 공정순으로 나타내는 단면도이며, 도 4의 다음 공정을 나타낸다.
도 6의 (a) 내지 (c)는 본 발명의 실시 형태에 따른 박막 트랜지스터의 제조 방법을 공정순으로 나타내는 단면도이며, 도 5의 다음 공정을 나타낸다.
도 7은 종래의 역스태거 구조의 박막 트랜지스터를 나타내는 단면도이다.Fig. 1 shows a thin film transistor according to an embodiment of the present invention, wherein (a) is a plan view, (b) is a sectional view taken along the line BB in (a), and Fig.
2 is a plan view showing one pixel of the display section of the liquid crystal display device in the embodiment of the present invention.
Fig. 3 is a diagram showing a laser irradiation apparatus using a microlens array used in a manufacturing method according to an embodiment of the present invention, wherein (a) shows an entire view, and Fig. 3 (b) shows a microlens array.
4 (a) to 4 (c) are cross-sectional views showing a method of manufacturing a thin film transistor according to an embodiment of the present invention in the order of steps.
5 (a) to 5 (c) are cross-sectional views showing the manufacturing method of the thin film transistor according to the embodiment of the present invention in the order of the steps, and the next step of FIG. 4 is shown.
6A to 6C are cross-sectional views showing a method of manufacturing a thin film transistor according to an embodiment of the present invention in the order of the steps, and the next step of FIG. 5 is shown.
7 is a cross-sectional view showing a conventional thin film transistor having an inverted stagger structure.

이하, 본 발명의 실시 형태에 대해서, 첨부의 도면을 참조하여 구체적으로 설명한다. 도 1은 본 발명의 실시 형태에 따른 박막 트랜지스터를 나타내고, 도 2는 액정 표시 장치의 표시부의 1화소를 나타내는 평면도이다. 액정 표시 장치에 있어서는, 표시부와, 이 표시부의 주변부에 구동용의 주변 회로가 배치되어 있고, 표시부에 있어서는, 도 2에 나타내는 바와 같이, 복수 개의 주사선(SL)과 복수 개의 신호선(DL)이 직교하도록 형성되어 있으며, 이 주사선(SL)과 신호선(DL)으로 둘러싸여진 단위 영역에 1 화소가 형성된다. 각 화소에는, ITO(Indium Tin Oxide)로 이루어지는 투명 전극(TE)과 스위칭 트랜지스터(T)가 형성되어 있고, 이 트랜지스터(T)의 게이트 전극은 주사선(SL)에 접속되고, 트랜지스터(T)의 드레인은 신호선(DL)에 접속되고, 소스는 ITO로 이루어지는 투명 전극(TE)에 접속되어 있다.Best Mode for Carrying Out the Invention Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Fig. 1 shows a thin film transistor according to an embodiment of the present invention, and Fig. 2 is a plan view showing one pixel of a display portion of a liquid crystal display device. 2, a plurality of scanning lines SL and a plurality of signal lines DL are orthogonal to each other, as shown in Fig. 2, in a display portion. In the liquid crystal display device, peripheral circuits for driving are arranged on a display portion and a peripheral portion of the display portion. And one pixel is formed in the unit area surrounded by the scanning line SL and the signal line DL. Each pixel is provided with a transparent electrode TE made of ITO (Indium Tin Oxide) and a switching transistor T. The gate electrode of the transistor T is connected to the scanning line SL, The drain is connected to the signal line DL, and the source is connected to the transparent electrode TE made of ITO.

도 1(a)는 트랜지스터(1)(T)의 평면도, 도 1(b)는 도 1(a)의 B-B선에 의한 단면도, 도 1(c)는 도 1(a)의 C-C선에 의한 단면도이다. 도 1(a)에 나타내는 바와 같이, 트랜지스터(T)는, 그 게이트(G)가 주사선(SL)에 접속되고, 그 드레인(D)이 신호선(DL)에 접속되고, 소스(S)가 투명 전극(TE)에 접속되어 있다. 채널 영역을 구성하는 아일랜드(IL)가 게이트(G)의 상방에 형성되어 있고, 드레인(D) 및 소스(S)가, 아일랜드(IL)의 상방에서 적당한 길이 간격을 두고 대향하도록 형성되어 있다.1 (a) is a plan view of the transistor 1 (T), FIG. 1 (b) is a sectional view taken along the line BB in FIG. 1 Sectional view. As shown in Fig. 1 (a), the transistor T has a structure in which the gate G is connected to the scanning line SL, the drain D thereof is connected to the signal line DL, and the source S is transparent And is connected to the electrode TE. An island IL constituting a channel region is formed above the gate G and a drain D and a source S are formed so as to oppose the island IL with a suitable length interval therebetween.

도 1(b) 및 도 1(c)에 나타내는 바와 같이, 본 실시 형태의 박막 트랜지스터(1)(T)에있어서는, 투명 절연성의 글래스 기판(10) 상에, 주사선(SL)에 접속된 게이트 전극(11)(G)이 형성되어 있고, 이 게이트 전극(11) 상을 포함해서 기판(10) 상에, SiN으로 이루어지는 게이트 절연막(12)이 형성되어 있다. 게이트 전극(11)은, Cr 또는 Al 등의 금속층이며, 스퍼터법에 의해 형성할 수 있다. 게이트 절연막(12) 상에는, 게이트 전극(11) 상의 위치에, 아일랜드(IL) 형상으로 폴리실리콘막(13)이 형성되어 있고, 이 폴리실리콘막(13)의 상면 및 측면을 덮도록 하여, 수소화 아몰퍼스 실리콘 막(이하, a-Si: H막이라고 함)(14)이 형성되어 있다. 이 a-Si:H막(14)의 양단부 상에 겹치도록 하여, 신호선(DL)에 접속된 드레인 전극(15a)(D) 및 화소의 투명 전극(TE)에 접속된 소스 전극(15b)(S)이 형성되어 있다. 그리고, 전체 면에 SiN으로 이루어지는 보호막(16)이 형성되어 있다.1 (b) and 1 (c), in the thin film transistor 1 (T) of the present embodiment, on the transparent insulating glass substrate 10, a gate connected to the scanning line SL And a gate insulating film 12 made of SiN is formed on the substrate 10 including the gate electrode 11. The electrode 11 The gate electrode 11 is a metal layer such as Cr or Al and can be formed by a sputtering method. A polysilicon film 13 is formed on the gate insulating film 12 in the form of an island IL at a position on the gate electrode 11. The polysilicon film 13 covers the top and sides of the polysilicon film 13, An amorphous silicon film (hereinafter referred to as an a-Si: H film) 14 is formed. The drain electrode 15a (D) connected to the signal line DL and the source electrode 15b (15b) connected to the transparent electrode TE of the pixel are formed so as to overlap on both ends of the a-Si: H film 14 S are formed. A protective film 16 made of SiN is formed on the entire surface.

이렇게 구성된 역스태거 구조의 박막 트랜지스터에 있어서는, a-Si:H막(14)이 드레인 전극(15a) 및 소스 전극(15b)에 전기적으로 접속되어 있고, 이 a-Si:H막(14)과 폴리실리콘막(13)에 의해 채널 영역이 형성되어 있다. 그리고, 트랜지스터의 동작 시에는, 전하는, 폴리실리콘막(13)과 SiN 게이트 절연막(12)의 경계에 서 생성되고, 이 경계를 이동하므로, 본 실시 형태의 박막 트랜지스터는, 전하 이동도가 높고, 온 전류가 높다. 이렇게, 본 실시 형태의 박막 트랜지스터는, 온 전류가 높기 때문에, 기입 시간이 짧고, 고속동작이 가능하다.The a-Si: H film 14 is electrically connected to the drain electrode 15a and the source electrode 15b, and the a-Si: H film 14 and the a- And a channel region is formed by the polysilicon film 13. [ In the operation of the transistor, charge is generated at the boundary between the polysilicon film 13 and the SiN gate insulating film 12 and moves at the boundary, so that the thin film transistor of this embodiment has high charge mobility, On current is high. Thus, the thin film transistor of the present embodiment has a short ON-time and high-speed operation because of its high ON current.

더구나, 이 폴리실리콘막(13)으로 이루어지는 아일랜드의 주위, 즉, 폴리실리콘막(13)의 측면에는, 비정질　a-Si:H막(14)이 형성되어 있으므로, 아일랜드의 주위를 경로로 하는 누설 전류가 적고, 오프 전류가 낮다. 이렇게, 오프 전류가 낮기 때문에, 전위의 유지 특성이 우수하고, 액정 표시 장치의 표시부의 화소 트랜지스터의 전위가 경시적으로 저하하는 것을 방지할 수 있다. 이렇게, 본 실시 형태에 따르면, 온 전류가 높고, 오프 전류가 낮은 트랜지스터를 얻을 수 있다. 따라서, 이 트랜지스터는, 고속 동작이 가능함과 동시에, 전위 유지 특성이 우수하고, 소비 전력이 작다.In addition, since the amorphous a-Si: H film 14 is formed around the island of the polysilicon film 13, that is, on the side surface of the polysilicon film 13, Low current and low off current. In this manner, since the off current is low, the potential holding characteristic is excellent, and the potential of the pixel transistor of the display portion of the liquid crystal display device can be prevented from deteriorating with time. Thus, according to the present embodiment, a transistor having a high on-current and a low off-current can be obtained. Therefore, this transistor is capable of high-speed operation, has excellent potential holding characteristics, and has low power consumption.

다음으로, 상술과 같이 구성된 박막 트랜지스터의 제조 방법에 대해서 설명한다. 도 4(a) 내지 (c), 도 5(a) 내지 (c) 및 도 6(a) 내지 (c)는, 본 실시 형태의 제조 방법을 공정순으로 나타내는 단면도이다. 도 4(a)에 나타내는 바와 같이, 글래스 기판(1) 상에, Mo, Cr 또는 Al 등의 금속막으로 이루어지는 게이트 전극(2)을, 스퍼터에 의해 예를 들면 2000 내지 3000Å의 두께로 형성한다. 이 게이트 전극은, 주사선(SL)과 동시에 글래스 기판(1) 상에 패턴 형성할 수 있다.Next, a method of manufacturing the thin film transistor configured as described above will be described. Figs. 4 (a) to 4 (c), 5 (a) to 5 (c) and 6 (a) to 6 (c) are sectional views showing the manufacturing method of this embodiment in the order of the process. 4A, a gate electrode 2 made of a metal film such as Mo, Cr or Al is formed on the glass substrate 1 with a thickness of, for example, 2000 to 3000 ANGSTROM by sputtering . This gate electrode can be patterned on the glass substrate 1 simultaneously with the scanning line SL.

다음으로, 도 4(b)에 나타내는 바와 같이, 예를 들면, 실란 및 H2 가스를 원료 가스로 해서, 250 내지 300℃의 저온의 플라즈마 CVD법에 의해, 전체 면에 SiN막으로 이루어지는 게이트 절연막(3)을, 예를 들면 2500 내지 5000Å의 두께로 형성한다. 그 후, 도 4(c)에 나타내는 바와 같이, 게이트 절연막(3) 상에, 예를 들면, 플라즈마 CVD법에 의해, 제1 a-Si:H막(4a)을, 예를 들면 200 내지 1000Å의 두께로 형성한다. 이 a-Si:H막(4a)은, SiN막의 형성 후, 기판을 공기 중에 노출시키지 않고, 별도의 챔버로 이동시켜 연속적으로 성막한다. a-Si:H막(4a)은, 실란과 암모니아와 H2 가스를 원료 가스로 하여 성막하는데, H2 가스의 혼합은 막질 개선에 기여하지만, 그 첨가는 임의이다. 그 후, 기판을 취출하고, a-Si:H막(4a)에 대하여, 도 3(a)에 나타내는 마이크로 렌즈 어레이를 사용한 레이저 어닐링에 의해, 채널 영역 형성 예정 영역에만 레이저광을 조사해서 어닐링하고, 이 채널 영역 형성 예정 영역을 다결정화하여, 폴리실리콘막(4)을 형성한다.Next, as shown in Fig. 4 (b), for example, by using a silane and H 2 gas as source gases and by plasma CVD at a low temperature of 250 to 300 캜, a gate insulating film (3) is formed to a thickness of, for example, 2500 to 5000 Å. 4 (c), a first a-Si: H film 4a is formed on the gate insulating film 3 by plasma CVD, for example, in a thickness of 200 to 1000 Å . After forming the SiN film, the a-Si: H film 4a does not expose the substrate to the air, but moves to another chamber to continuously form the film. The a-Si: H film 4a is formed by using silane, ammonia, and H 2 gas as a raw material gas. The mixing of H 2 gas contributes to improvement of the film quality, but the addition thereof is optional. Thereafter, the substrate is taken out, and the a-Si: H film 4a is irradiated with laser light only by laser annealing using the microlens array shown in Fig. 3 (a) , The polycrystalline silicon film 4 is formed by polycrystallizing the region where the channel region is to be formed.

도 3에 나타내는 바와 같이, 이 마이크로 렌즈 어레이를 사용한 레이저 어닐링 장치는, 광원(31)으로부터 출사된 레이저광을, 렌즈 군(32)에 의해 평행 빔으로 정형하고, 마이크로 렌즈 어레이(35)를 개재해서 피 조사체(36)에 조사한다. 레이저 광원(31)은, 예를 들면, 파장이 308㎚ 또는 353㎚의 레이저광을 예를 들면 50㎐의 반복 주기로 방사하는 엑시머 레이저이다. 마이크로 렌즈 어레이(35)는, 투명 기판(34)에 다수의 마이크로 렌즈(35)가 배치된 것이며, 레이저광을 피 조사체(36)로서의 박막 트랜지스터 기판에 설정된 박막 트랜지스터 형성 영역에 집광시키는 것이다. 투명 기판(34)은 피 조사체(36)에 평행하게 배치되고, 마이크로 렌즈(35)는, 트랜지스터 형성 영역의 배열 피치의 2이상의 정수배(예를 들면 2)의 피치로 배치되어 있다. 본 실시 형태의 피 조사체(36)는, 박막 트랜지스터(1)이며, 도4(c)에 나타내는 채널 영역 형성 예정 영역에 마이크로 렌즈(35)에 의해 집광된 레이저광을 조사한다. 또한, 렌즈 군(32)에 의해 평행 빔으로 정형된 레이저빔은, 그 도중에 차광 부재(33)가 배치되어 있고, 이 차광 부재(33)에 의해, 마이크로 렌즈(34)에 의해 집광되어 피 조사체(36)에 조사된 레이저빔의 빔 형상을, 예를 들면, 사각형으로 정형할 수 있다. 따라서, 도 1(a)에 나타내는 바와 같이, 채널 영역 형성 예정 영역이 사각형이어도, 마이크로 렌즈(34)에 의해 그 영역을 선택적으로 조사할 수 있다.3, the laser annealing apparatus using the microlens array is configured such that laser light emitted from the light source 31 is shaped into a parallel beam by the lens group 32, and the microlens array 35 is interposed And irradiates the irradiated body 36. The laser light source 31 is, for example, an excimer laser that emits laser light having a wavelength of 308 nm or 353 nm at a repetition period of, for example, 50 Hz. The microlens array 35 is formed by arranging a plurality of microlenses 35 on a transparent substrate 34 and focusing the laser light on the thin film transistor formation region set on the thin film transistor substrate as the irradiated body 36. The transparent substrate 34 is arranged parallel to the irradiated body 36 and the microlenses 35 are arranged at pitches of 2 or more (for example, 2) of the arrangement pitch of the transistor formation regions. The irradiated body 36 of the present embodiment is a thin film transistor 1 and irradiates a laser beam focused by a microlens 35 to a channel region to be formed region shown in Fig. A light shielding member 33 is disposed in the middle of the laser beam shaped by the parallel beam by the lens group 32. The light shielding member 33 condenses the laser beam by the microlens 34, The shape of the beam of the laser beam irradiated on the body 36 can be shaped into, for example, a quadrangle. Therefore, as shown in Fig. 1 (a), even if the channel region formation scheduled region is a rectangle, the microlens 34 can selectively irradiate the region.

다음으로, 도 5(a)에 나타내는 바와 같이, 폴리실리콘막(4) 및 제1 a-Si:H막(4a)의 층 상의 전체 면에, 제2의 a-Si:H막(5a)을, 예를 들면 2000 내지 3000Å의 두께로 형성한다. 이 제2의 a-Si:H막(5a)의 성막 조건은, 제1 a-Si:H막(4a)의 성막 조건과 동일하다. 그 후, 기판을 챔버로부터 취출하지 않고 연속적으로, 도 5(b)에 나타내는 바와 같이, a-Si:H막(5a) 상에, n+Si막(6a)을, 예를 들면 500Å 정도의 두께로 형성한다. 이 n+Si막(6a)은, 실란에 포스핀 등의 P를 함유하는 가스를 혼합한 가스를 원료 가스로 하여, 플라즈마 CVD에 의해 성막할 수 있다. 이 경우에, H2 가스를 원료 가스에 혼합할 수도 있다. 다음으로, 기판을 취출하고, 도 5(c)에 나타내는 바와 같이, a-Si:H막(4a), a-Si:H막(5a) 및 n+막(6a)을, 폴리실리콘막(4)의 상방의 부분과, 폴리실리콘막(4)의 측면의 a-Si:H막(4a)만을 남기고, 다른 부분을 제거하여, 아일랜드 형상의 채널 영역을 패턴 형성한다.5 (a), a second a-Si: H film 5a is formed on the entire surface of the layer of the polysilicon film 4 and the first a-Si: H film 4a, For example, 2000 to 3000 ANGSTROM. The film forming conditions of the second a-Si: H film 5a are the same as the film forming conditions of the first a-Si: H film 4a. Thereafter, the n + Si film 6a is formed on the a-Si: H film 5a continuously, for example, to a thickness of about 500 Å on the a-Si: H film 5a without removing the substrate from the chamber . The n + Si film 6a can be formed by plasma CVD using a gas obtained by mixing silane with a gas containing P such as phosphine as a source gas. In this case, H 2 gas may be mixed into the source gas. Next, the substrate is taken out, and the a-Si: H film 4a, the a-Si: H film 5a and the n + film 6a are formed on the polysilicon film 4 and the a-Si: H film 4a on the side surface of the polysilicon film 4, and the other portion is removed to pattern the island-shaped channel region.

그 후, 도 6(a)에 나타내는 바와 같이, n+Si막(6a)의 단부에 접촉하도록 하여, 드레인 전극(7a) 및 소스 전극(7b)을, 예를 들면 2000 내지 5000Å의 두께로 형성한다. 다음으로, 도 6(b)에 나타내는 바와 같이, 이들의 드레인 전극(7a) 및 소스 전극(7b)을 마스크로 하여, n+Si막(6a)을 에칭 제거함으로써, 드레인 전극(7a) 및 소스 전극(7b)과 a-Si:H막(5) 사이에만 n+막(6)을 남긴다.Thereafter, as shown in Fig. 6A, the drain electrode 7a and the source electrode 7b are formed so as to be in contact with the end portion of the n + Si film 6a, for example, to a thickness of 2000 to 5000 Å do. 6 (b), the n + Si film 6a is etched away by using the drain electrode 7a and the source electrode 7b as a mask, thereby forming the drain electrode 7a and the source Leaving the n + film 6 only between the electrode 7b and the a-Si: H film 5.

그 후, 도 6(c)에 나타내는 바와 같이, SiN막으로 이루어지는 보호막(8)을 전체 면에 형성한다. 도 6(c)에는, 도 1(b)의 구조의 대응하는 부분의 부호를 괄호로하여 나타내고 있다. 도 6(c)에 나타내는 구조는, 소스ㆍ드레인 전극과 a-Si:H막 사이에, n+Si막(6)을 설치한 점이, 도 1(b)의 구조와 상이하다. 이 n+Si막(6)은, 소스ㆍ드레인 전극과 a-Si:H막 사이의 밀착성을 높이고, 접촉 저항을 내리기 위한 것이다. 그러나, 이 n+Si막의 형성은 임의이며, 도 1에 나타내는 바와 같이 n+Si막을 형성하지 않아도 되고, 또는 다른 수단으로, 소스ㆍ드레인 전극과 a-Si:H 사이의 접촉 저항의 저감을 도모해도 된다.Thereafter, as shown in Fig. 6 (c), a protective film 8 made of an SiN film is formed on the entire surface. In Fig. 6 (c), the reference numerals of the corresponding portions of the structure of Fig. 1 (b) are shown in parentheses. The structure shown in Fig. 6 (c) differs from the structure shown in Fig. 1 (b) in that an n + Si film 6 is provided between the source / drain electrode and the a-Si: H film. The n + Si film 6 serves to increase the adhesion between the source / drain electrode and the a-Si: H film and reduce the contact resistance. However, the formation of the n + Si film is optional, and as shown in Fig. 1, the n + Si film may not be formed or the contact resistance between the source / drain electrode and a-Si: H may be reduced You can.

이렇게 하여, 도 1에 나타내는 박막 트랜지스터를 제조할 수 있다. 상기 제조 방법에 있어서는, 마이크로 렌즈 어레이를 사용하여, 박막 트랜지스터의 채널 영역에만 레이저빔을 조사할 수 있으므로, 이 레이저빔의 조사에 의한 a-Si:H막의 어닐링에 의해, 채널 영역 형성 예정 영역만 결정화해서 아일랜드 형상의 폴리실리콘막(4)을 형성할 수 있다. 따라서, 폴리실리콘막(13)(4)의 측면 및 상면을 a-Si:H막(14)(4a)이 덮는 구조의 박막 트랜지스터를 용이하게 제조할 수 있다. Thus, the thin film transistor shown in Fig. 1 can be manufactured. In the above manufacturing method, since the laser beam can be irradiated only to the channel region of the thin film transistor by using the microlens array, by annealing the a-Si: H film by irradiation with the laser beam, The island-shaped polysilicon film 4 can be formed by crystallization. Therefore, a thin film transistor having a structure in which the side and top surfaces of the polysilicon films 13 (4) are covered with the a-Si: H films 14 and 4a can be easily manufactured.

또한, 전술한 설명으로부터 명백해지는 바와 같이, 본 실시 형태의 역스태거 구조의 박막 트랜지스터를, 액정 표시 장치의 표시부의 화소 트랜지스터로서 사용함으로써, 표시부의 화소 트랜지스터의 고속화 및 누설 전류의 저감에 의한 전위 안정화가 가능하게 된다. 또한, 본 실시 형태의 역스태거 구조의 박막 트랜지스터를, 액정 표시 장치의 주변 구동 회로의 트랜지스터로서 사용할 수도 있고, 본 실시 형태의 박막 트랜지스터는, 채널 영역에 폴리실리콘막을 사용하고 있으므로, 고속 동작이 가능하다. 어느 것에 있어서도, 본실시 형태의 박막 트랜지스터는, 온 전류가 높고, 오프 전류가 낮으므로, 액정 표시 장치의 트랜지스터로서 적절하다.Further, as is clear from the above description, by using the thin film transistor of the reverse stagger structure of the present embodiment as the pixel transistor of the display portion of the liquid crystal display device, the pixel transistor of the display portion can be stably stabilized . In addition, the thin film transistor of the reverse stagger structure of the present embodiment can be used as a transistor of the peripheral driving circuit of the liquid crystal display device. Since the thin film transistor of this embodiment uses the polysilicon film in the channel region, Do. In either case, the thin film transistor of the present embodiment is suitable as a transistor of a liquid crystal display device because the on-current is high and the off-current is low.

본 발명은 역스태거 구조의 박막 트랜지스터를 사용해서 액정 표시 장치를 제조하는 데 유익하다.The present invention is advantageous for manufacturing a liquid crystal display device using a thin film transistor having a reverse stagger structure.

1, 10 : 글래스 기판
2, 11 : 게이트 전극
3, 12 : 게이트 절연막
4, 13 : 폴리실리콘막
4a, 5, 5a, 14 : a-Si:H막
6, 6a : n+막
7a, 15a : 드레인 전극
7b, 15b : 소스 전극
8, 16 : 보호막1, 10: glass substrate
2, 11: gate electrode
3, 12: gate insulating film
4, 13: Polysilicon film
4a, 5, 5a, 14: a-Si: H film
6, 6a: n + film
7a, 15a: drain electrode
7b, 15b: source electrode
8, 16: Shield

Claims (3)

절연성 기판과, 상기 절연성 기판 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상의 상기 게이트 전극에 대응하는 위치에 상기 게이트 전극보다 평면적으로 작은 아일랜드부로 형성된 폴리실리콘막과, 상기 폴리실리콘막의 측면을 덮도록 형성된 제1 아몰퍼스 실리콘 막과, 상기 폴리실리콘막의 상면 및 상기 제1 아몰퍼스 실리콘 막의 상면을 덮도록 형성된 제2 아몰퍼스 실리콘 막과, 상기 제1 및 제2 아몰퍼스 실리콘 막의 양단부에 전기적으로 접속하도록 형성된 소스ㆍ드레인 전극을 갖고, 상기 폴리실리콘막은 제1 아몰퍼스 실리콘 막을 전면에 형성한 후, 상기 아일랜드부만을, 각 아일랜드부에 대하여 1개의 마이크로 렌즈를 사용하여 레이저광을 조사함으로써 어닐링하여 결정화한 것이며, 상기 폴리실리콘막의 측면을 덮는 부분은, 상기 폴리실리콘막 및 제1 아몰퍼스 실리콘 막 위에 제2 아몰퍼스 실리콘 막이 적층된 상태에서, 제1 아몰퍼스 실리콘 막에서의 결정화되지 않은 부분의 상기 아일랜드부의 주변 부분을 남기고 다른 부분을 제2 아몰퍼스 실리콘 막의 일 부분과 함께 제거하여 형성된 잔존 부분이며, 상기 일 부분이 제거된 후의 상기 제2 아몰퍼스 실리콘 막은 제1 아몰퍼스 실리콘 막의 상기 잔존 부분 및 상기 아일랜드부 위에 적층되어 상면이 평탄한 형상을 가지고, 상기 소스ㆍ드레인 전극은 제1 아몰퍼스 실리콘 막이 제거된 부분에서 상기 게이트 절연막에 직접 접촉되는 것을 특징으로 하는 역스태거 구조의 박막 트랜지스터.A gate electrode formed on the insulating substrate; a gate insulating film formed on the gate electrode; a polysilicon film formed on the gate insulating film at a position corresponding to the gate electrode, the island portion being smaller than the gate electrode; A first amorphous silicon film formed to cover the side surface of the polysilicon film; a second amorphous silicon film formed to cover an upper surface of the polysilicon film and an upper surface of the first amorphous silicon film; Wherein the polysilicon film is formed by forming a first amorphous silicon film on the entire surface and then irradiating the island portion with only one microlens to each of the island portions, And crystallized, The portion covering the side surface of the polysilicon film can be formed in such a manner that the peripheral portion of the island portion of the uncrystallized portion in the first amorphous silicon film is left in the state of being laminated on the polysilicon film and the first amorphous silicon film, Wherein the second amorphous silicon film is formed by removing the first amorphous silicon film together with a portion of the second amorphous silicon film and the second amorphous silicon film after the one portion is removed is laminated on the remaining portion of the first amorphous silicon film and the island portion, And the source / drain electrode is in direct contact with the gate insulating film at a portion where the first amorphous silicon film is removed. 제1항에 있어서,
상기 게이트 절연막은 SiN막인 것을 특징으로 하는 박막 트랜지스터.The method according to claim 1,
Wherein the gate insulating film is a SiN film. 제1항 또는 제2항에 기재된 박막 트랜지스터를, 표시부의 화소 트랜지스터로서 사용하는 것을 특징으로 하는 액정 표시 장치.A liquid crystal display device characterized by using the thin film transistor according to any one of claims 1 to 3 as a pixel transistor of a display portion.
KR1020177003103A 2009-07-24 2010-07-16 Thin-film transistor, manufacturing method therefor, and liquid-crystal display device KR101803691B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-173709 2009-07-24
JP2009173709A JP5470519B2 (en) 2009-07-24 2009-07-24 Thin film transistor, manufacturing method thereof, and liquid crystal display device
PCT/JP2010/062075 WO2011010611A1 (en) 2009-07-24 2010-07-16 Thin-film transistor, manufacturing method therefor, and liquid-crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004740A Division KR101713360B1 (en) 2009-07-24 2010-07-16 Thin-film transistor, manufacturing method therefor, and liquid-crystal display device

Publications (2)

Publication Number Publication Date
KR20170017008A KR20170017008A (en) 2017-02-14
KR101803691B1 true KR101803691B1 (en) 2017-12-28

Family

ID=43499084

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127004740A KR101713360B1 (en) 2009-07-24 2010-07-16 Thin-film transistor, manufacturing method therefor, and liquid-crystal display device
KR1020177003103A KR101803691B1 (en) 2009-07-24 2010-07-16 Thin-film transistor, manufacturing method therefor, and liquid-crystal display device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127004740A KR101713360B1 (en) 2009-07-24 2010-07-16 Thin-film transistor, manufacturing method therefor, and liquid-crystal display device

Country Status (5)

Country Link
JP (1) JP5470519B2 (en)
KR (2) KR101713360B1 (en)
CN (1) CN102576733B (en)
TW (1) TWI509810B (en)
WO (1) WO2011010611A1 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117439A1 (en) 2011-02-28 2012-09-07 パナソニック株式会社 Thin-film semiconductor device and manufacturing method therefor
KR102094568B1 (en) * 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US10038098B2 (en) 2014-11-07 2018-07-31 Sakai Display Products Corporation Method for manufacturing thin film transistor, thin film transistor and display panel
JP6471379B2 (en) 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー Thin film transistor, thin film transistor manufacturing method, and laser annealing apparatus
CN104460165B (en) * 2014-12-31 2017-06-16 深圳市华星光电技术有限公司 A kind of liquid crystal display and liquid crystal panel and array base palte
CN106663697B (en) * 2015-03-27 2019-11-12 堺显示器制品株式会社 Thin film transistor (TFT) and display panel
US10008606B2 (en) * 2015-03-30 2018-06-26 Sakai Display Products Corporation Thin film transistor and display panel
US10453876B2 (en) 2015-04-20 2019-10-22 Sakai Display Products Corporation Method for manufacturing thin film transistor and display panel
WO2017046932A1 (en) * 2015-09-17 2017-03-23 堺ディスプレイプロダクト株式会社 Thin film transistor and method for manufacturing thin film transistor
WO2017046948A1 (en) * 2015-09-18 2017-03-23 堺ディスプレイプロダクト株式会社 Method for manufacturing thin film transistors and thin film transistor
WO2017072921A1 (en) 2015-10-29 2017-05-04 堺ディスプレイプロダクト株式会社 Thin film transistor substrate manufacturing method
CN109075043A (en) 2016-03-04 2018-12-21 堺显示器制品株式会社 Laser anneal device, exposure mask, thin film transistor (TFT) and laser anneal method
CN105633101A (en) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 TFT array substrate and manufacture method thereof, and display device
CN105870203B (en) * 2016-06-24 2019-05-10 京东方科技集团股份有限公司 A kind of thin film transistor (TFT) and preparation method thereof, array substrate, display device
WO2018061126A1 (en) 2016-09-28 2018-04-05 堺ディスプレイプロダクト株式会社 Laser annealing device and laser annealing method
WO2018109912A1 (en) 2016-12-15 2018-06-21 堺ディスプレイプロダクト株式会社 Laser annealing apparatus, laser annealing method, and mask
USD944655S1 (en) * 2019-11-29 2022-03-01 Jirasak Rattanapaibooncharoen Double cup carrier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140984A (en) 2006-12-01 2008-06-19 Sharp Corp Semiconductor device, method of manufacturing the same, and display device
JP2009049244A (en) * 2007-08-21 2009-03-05 Hitachi Displays Ltd Liquid crystal display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2814319B2 (en) * 1991-08-29 1998-10-22 株式会社日立製作所 Liquid crystal display device and method of manufacturing the same
JPH0563196A (en) 1991-09-04 1993-03-12 Hitachi Ltd Thin film semiconductor device, manufacture thereof and liquid crystal display device
CN1088002A (en) * 1992-11-16 1994-06-15 东京电子株式会社 Make the method and apparatus of liquid crystal display substrate and evaluating semiconductor crystals
JPH07162006A (en) * 1993-12-09 1995-06-23 Hitachi Ltd Thin-film semiconductor device and manufacture thereof
JP2005057056A (en) * 2003-08-04 2005-03-03 Sharp Corp Thin film transistor and its manufacturing method
JP2005311164A (en) * 2004-04-23 2005-11-04 Nikon Corp Laser annealing apparatus
KR20070063969A (en) * 2005-12-16 2007-06-20 삼성전자주식회사 Thin film transistor array panel and method for manufacturing the same
KR20080061924A (en) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
KR20090028318A (en) * 2007-09-14 2009-03-18 엘지디스플레이 주식회사 Array substrate and method of manufacturing the same
JP2009076707A (en) * 2007-09-21 2009-04-09 Hitachi Displays Ltd Method of manufacturing display device
JP5309387B2 (en) * 2007-09-28 2013-10-09 株式会社日立製作所 Semiconductor layer and semiconductor device and display device using the semiconductor layer
TWI481029B (en) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140984A (en) 2006-12-01 2008-06-19 Sharp Corp Semiconductor device, method of manufacturing the same, and display device
JP2009049244A (en) * 2007-08-21 2009-03-05 Hitachi Displays Ltd Liquid crystal display device

Also Published As

Publication number Publication date
JP5470519B2 (en) 2014-04-16
TWI509810B (en) 2015-11-21
WO2011010611A1 (en) 2011-01-27
TW201115742A (en) 2011-05-01
CN102576733B (en) 2015-04-22
KR20170017008A (en) 2017-02-14
JP2011029411A (en) 2011-02-10
CN102576733A (en) 2012-07-11
KR101713360B1 (en) 2017-03-22
KR20120033353A (en) 2012-04-06

Similar Documents

Publication Publication Date Title
KR101803691B1 (en) Thin-film transistor, manufacturing method therefor, and liquid-crystal display device
US5895935A (en) Display device having a switch with floating regions in the active layer
JP5244885B2 (en) Method for manufacturing semiconductor device
KR100573657B1 (en) Display device and semiconductor device having laser annealed semiconductor elements
JP5564879B2 (en) Method for crystallizing amorphous semiconductor film, thin film transistor, semiconductor device, display device, and manufacturing method thereof
KR20010071526A (en) Thin film transistor and liquid crystal display
JP5615605B2 (en) FFS mode liquid crystal device
WO2016072024A1 (en) Method for manufacturing thin-film transistor, thin-film transistor, and display panel
KR100928490B1 (en) LCD panel and manufacturing method thereof
JP4683696B2 (en) Method for manufacturing semiconductor device
JP5363009B2 (en) Display device and manufacturing method thereof
JP4397438B2 (en) Semiconductor device
JP5032077B2 (en) Display device and manufacturing method thereof
JP4656685B2 (en) Semiconductor device
JP4986333B2 (en) Method for manufacturing semiconductor device
JP2009130016A (en) Manufacturing method for semiconductor device, and electronic apparatus
KR20070072208A (en) Liquid crystal display device using poly-silicon tft and fabrication method thereof
KR20080047773A (en) Poly silicon thin film transistor substrate and manufacturing method thereof
JP4545260B2 (en) Method for manufacturing semiconductor device
KR20100130523A (en) Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same
JP4637333B2 (en) Method for manufacturing semiconductor device
JP4257482B2 (en) THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, CIRCUIT USING THE SAME, AND LIQUID CRYSTAL DISPLAY DEVICE
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP2000243974A (en) Semiconductor device and manufacture thereof
JP5342898B2 (en) Inverted staggered thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant