KR101792262B1 - 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품 - Google Patents

도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품 Download PDF

Info

Publication number
KR101792262B1
KR101792262B1 KR1020110103179A KR20110103179A KR101792262B1 KR 101792262 B1 KR101792262 B1 KR 101792262B1 KR 1020110103179 A KR1020110103179 A KR 1020110103179A KR 20110103179 A KR20110103179 A KR 20110103179A KR 101792262 B1 KR101792262 B1 KR 101792262B1
Authority
KR
South Korea
Prior art keywords
polymer material
polymeric material
powder
metal powder
ceramic
Prior art date
Application number
KR1020110103179A
Other languages
English (en)
Other versions
KR20130038682A (ko
Inventor
김건우
김정렬
김창훈
김효섭
권상훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110103179A priority Critical patent/KR101792262B1/ko
Publication of KR20130038682A publication Critical patent/KR20130038682A/ko
Application granted granted Critical
Publication of KR101792262B1 publication Critical patent/KR101792262B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/12Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances organic substances
    • H01B1/124Intrinsically conductive polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시형태에 따른 도전성 페이스트는 제1 고분자 물질이 부착된 금속 분말; 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말;을 포함한다. 본 발명에 따르면 금속 분말에 부착된 제1 고분자 물질과 세라믹 분말에 부착된 제2 고분자 물질이 서로 상보적으로 결합함으로써 분산성이 우수하고 입자의 치밀도가 높으며, 금속의 수축을 지연시킬 수 있는 도전성 페이스트 제조가 가능하다.

Description

도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품{Conductive paste, fabricating method thereof and multi-layer ceramic electronic parts fabricated by using the same}
본 발명은 분산성이 우수하고 입자의 치밀도가 높으며, 금속의 수축을 지연시킬 수 있는 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품에 관한 것이다.
오늘날 전자부품 산업의 경박단소화, 고용량화, 고신뢰성화 등의 추세에 따라 금속 입자와 유전체 입자는 작은 크기를 가질 것이 요구된다.
하지만, 현재의 탑-다운(top-down) 공정으로는 미립의 파우더를 다루는 기술이 부족하여 초박막화의 구현이 어렵다.
전자부품의 재료로서 사용되는 분산제 및 수지는 지방산 및 셀룰로오스 등으로서 생체에서 유래된 물질임을 고려하면, 분해가 쉽고 흔한 원소인 수소, 산소, 탄소, 황 및 인으로 되어 있는 몇몇 생체 고분자가 전자재료로서 적용 가능할 것으로 고려되고 있다.
전자부품의 소형화 및 고성능화를 위해서는 박막의 내부전극이 필요하며, 내부전극 페이스트에 사용되는 분산제는 페이스트 내의 금속 입자 표면을 무극성화시키며 따라서, 금속끼리 거리를 두도록 한다.
이는 보이드(void)의 유발을 촉진함으로써, 건조 페이스트의 밀도를 떨어뜨리게 되는 문제가 있다.
상기 밀도의 감소는 소성 시 내부전극 내에 포어(pore) 발생의 원인으로 작용하여 칩의 신뢰성을 떨어뜨리는 결과를 초래한다.
따라서, 상기 문제를 해결할 수 있는 페이스트의 분산제 개발이 필요한 실정이다.
본 발명은 분산성이 우수하고 입자의 치밀도가 높으며, 금속의 수축을 지연시킬 수 있는 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 제1 고분자 물질이 부착된 금속 분말; 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말;을 포함하는 도전성 페이스트를 제공한다.
상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 금속 분말과 상기 세라믹 분말 사이의 간격은 4 내지 6 nm일 수 있다.
상기 제1 고분자 물질은 말단에 디설파이드(Disulfide)기를 포함할 수 있으며, 상기 금속 분말은 상기 제1 고분자 물질의 디설파이드(Disulfide)기와 결합할 수 있다.
또한, 상기 제2 고분자 물질은 상기 세라믹 분말의 히드록시기(OH)와 결합할 수 있다.
본 발명의 다른 실시형태는 표면에 세라믹 피막층이 형성된 금속 분말; 상기 피막층과 부착되는 제1 고분자 물질; 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말;을 포함하는 도전성 페이스트를 제공한다.
상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 금속 분말과 상기 세라믹 분말 사이의 간격은 4 내지 6 nm일 수 있다.
상기 제1 고분자 물질은 상기 피막층의 히드록시기(OH)와 결합할 수 있으며, 상기 제2 고분자 물질은 상기 세라믹 분말의 히드록시기(OH)와 결합할 수 있다.
본 발명의 다른 실시형태는 제1 고분자 물질 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질을 마련하는 단계; 상기 제1 고분자 물질과 금속 분말을 부착시키는 단계; 및 상기 제2 고분자 물질과 세라믹 분말을 부착시키는 단계;를 포함하는 도전성 페이스트의 제조방법을 제공한다.
상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 금속 분말과 상기 세라믹 분말 사이의 간격은 4 내지 6 nm일 수 있다.
상기 제1 고분자 물질은 말단에 디설파이드(Disulfide)기를 포함할 수 있으며, 상기 금속 분말은 상기 제1 고분자 물질의 디설파이드(Disulfide)기와 결합할 수 있다.
또한, 상기 제2 고분자 물질은 상기 세라믹 분말의 히드록시기(OH)와 결합할 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극층;을 포함하며, 상기 제1 및 제2 내부 전극층은 제1 고분자 물질이 부착된 금속 분말 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말을 포함하는 적층 세라믹 전자부품을 제공한다.
상기 내부 전극층의 중심선 평균 거칠기를 Ra로 규정할 때, 상기 Ra는 15 nm 이하일 수 있다.
상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
본 발명에 따르면 금속 분말에 부착된 제1 고분자 물질과 세라믹 분말에 부착된 제2 고분자 물질이 서로 상보적으로 결합함으로써 분산성이 우수하고 입자의 치밀도가 높으며, 금속의 수축을 지연시킬 수 있는 도전성 페이스트 제조가 가능하다.
또한, 상기 도전성 페이스트를 이용하여 제조된 적층 세라믹 전자부품은 소성 후 칩의 수축으로 인한 불량을 막고 균일한 소성이 가능하여 신뢰성 향상이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 도전성 페이스트를 개략적으로 나타내는 개략도이다.
도 2(a) 및 도 2(b)는 본 발명의 일 실시형태에 따른 제1 및 제2 고분자 물질의 헤어핀(hairpin) 구조를 나타내는 개략도이다.
도 3은 본 발명의 다른 실시형태에 따른 도전성 페이스트를 개략적으로 나타내는 개략도이다.
도 4는 본 발명의 다른 실시형태에 따른 도전성 페이스트의 제조 공정을 나타내는 흐름도이다.
도 5는 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 6는 도 5의 A-A' 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 도전성 페이스트를 개략적으로 나타내는 개략도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 도전성 페이스트는 제1 고분자 물질(2)이 부착된 금속 분말(1); 및 상기 제1 고분자 물질(2)과 상보적으로 결합하는 제2 고분자 물질(4)이 부착된 세라믹 분말(3);을 포함할 수 있다.
상기 제1 및 제2 고분자 물질(2, 4)은 특별히 제한되지 않으며, 예를 들어, 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제1 및 제2 고분자 물질(2, 4)은 상기 금속과 금속 사이의 인력을 효과적으로 제어하는 역할을 할 수 있다.
상기 제1 및 제2 고분자 물질(2, 4)의 일 예로서, 디옥시리보헥산(Deoxyribonucleic acid,DNA)의 경우, 상기 금속 분말(1)에 부착된 DNA의 배열이 A일때, 상기 세라믹 분말(3)에 부착된 DNA의 배열은 상보적인 A'로서 DNA와 DNA는 상보적 결합(5)을 할 수 있다.
또한, 상기 DNA 간의 결합은 수소 결합뿐만 아니라 염기의 쌓임(stacking)으로 인한 안전화 에너지로 인하여 유도되는 결합일 수도 있기 때문에, 유기 용매 내에서 또는 수용액 내에서도 용이하게 일어날 수 있으며, 가역적 반응에 해당할 수 있다.
또한, 상기 DNA는 헤어핀(hairpin) 구조일 수 있다.
상기 금속 분말(1)에 부착된 제1 고분자 물질(2)과 상기 세라믹 분말(3)에 부착된 제2 고분자 물질(4)이 페이스트 상태에서 상보적 결합을 할 경우에는 입자 간의 인력이 증가하여 페이스트의 점성이 증가하게 되고, 이로 인하여 후술하는 내부전극 형성을 위한 스크린 인쇄 공정에 불리한 조건이 될 수 있다.
그러므로, 도전성 페이스트 제조 단계에서는 상기 제1 및 제2 고분자 물질(2, 4)이 서로 상보적 결합이 일어나지 않도록, 헤어핀(hairpin) 구조일 수 있다.
도 2(a) 및 도 2(b)에는 상기 헤어핀(hairpin) 구조를 갖는 제1 및 제2 고분자 물질(2, 4)를 개략적으로 보여주고 있다.
도 2(a) 및 도 2(b)를 참조하면, 제1 고분자 물질(2)의 구조는 A, B, A'라는 연속적인 배열을 가지며, 제2 고분자 물질(4)의 구조 역시 헤어핀(hairpin) 구조로서 A, B', A'라는 배열을 가질 수 있다.
상기 헤어핀(hairpin) 구조는 닫힌 배열의 구조로서, 서로 상보적 결합이 일어나지 않는 반면, 고온 압착 공정 중에 상기 닫힌 구조가 풀리게 되고, 이후 상기 제1 및 제2 고분자 물질은 서로 상보적 결합을 할 수 있다.
따라서, 상기 도전성 페이스트 제조 단계에서는 상기 제1 및 제2 고분자 물질(2, 4)이 서로 상보적 결합을 하지 않아, 페이스트의 점도에 영향을 미치지 않을 수 있으며, 고온에서 형성되는 상기 상보적 결합으로 인하여 안정된 형태의 고충진 입자군을 형성할 수 있다.
상기 금속 분말과 상기 세라믹 분말 사이의 간격은 특별히 제한되지 않으나, 예를 들어, 4 내지 6 nm일 수 있다.
구체적으로, 상기 DNA의 하나의 염기(base)의 길이는 0.34 nm이고, 입자 간의 DNA 배열에 약 15 염기(base)를 사용할 경우 입자 간에 약 5 nm의 거리를 가지는 어셈블리(assembly)를 형성할 수 있으며, 이에 제한되는 것은 아니다.
이러한, 입자 간의 일정한 거리는 균일한 소성을 가능하게 할 수 있으며, 입자의 수축을 지연시킬 수 있는 효과가 있다.
본 발명의 일 실시형태에 따른 도전성 페이스트는 제1 고분자 물질(2)이 부착된 금속 분말(1)을 포함할 수 있다.
상기 금속 분말(1)은 도전성을 띠는 물질이면 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어질 수 있다.
상기 제1 고분자 물질(2)과 상기 금속 분말(1)의 부착은 특별히 제한되지 않으나, 예를 들어 상기 제1 고분자 물질(2)은 말단에 디설파이드(Disulfide)기를 포함할 수 있으며, 상기 금속 분말(1)은 상기 제1 고분자 물질(2)의 디설파이드 (Disulfide)기와 결합할 수 있다.
상기 결합은 상기 금속 분말(1)의 표면과 상기 디설파이드(Disulfide)기의 비가역적 반응으로 인하여 안정된 상태로 금속에 상기 제1 고분자 물질을 부착시킬 수 있다.
또한, 상기 디설파이드(Disulfide)기는 상기 금속 분말(1), 특히 니켈 분말의 표면을 황으로 코팅하는 효과가 있어 상기 니켈의 소성시 수축을 제어할 수 있다.
본 발명의 일 실시형태에 따른 도전성 페이스트는 상기 제1 고분자 물질(2)과 상보적으로 결합하는 제2 고분자 물질(4)이 부착된 세라믹 분말(3);을 포함할 수 있다.
또한, 상기 제2 고분자 물질(4)은 특별히 제한되지 않으며, 예를 들어 상기 세라믹 분말(3)의 히드록시기(OH)와 결합할 수 있다.
상기 세라믹 분말(3)은 특별히 제한되지 않으며, 예를 들어, BaTiO3, BaTixZr1-xO3, BaxY1 - xTiO3, BaxDy1 - xTiO3 및 BaxHo1 - xTiO3 (0<x<1)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
본 발명의 일 실시형태에 따르면, 금속 분말에 부착된 제1 고분자 물질과 세라믹 분말에 부착된 제2 고분자 물질이 서로 상보적으로 결합함으로써 분산성이 우수하고 입자의 치밀도가 높으며, 금속의 수축을 지연시킬 수 있는 도전성 페이스트 제조가 가능할 수 있다.
도 3은 본 발명의 다른 실시형태에 따른 도전성 페이스트를 개략적으로 나타내는 개략도이다.
도 3을 참조하면, 본 발명의 다른 실시형태에 따른 도전성 페이스트는 표면에 세라믹 피막층(6)이 형성된 금속 분말(1); 상기 피막층(6)과 부착되는 제1 고분자 물질(2); 및 상기 제1 고분자 물질(2)과 상보적으로 결합하는 제2 고분자 물질(4)이 부착된 세라믹 분말(3);을 포함하는 도전성 페이스트를 제공한다.
이하 본 발명의 다른 실시형태에 따른 도전성 페이스트를 설명하되, 상기 본 발명의 일 실시형태에 따른 도전성 페이스트와 중복되는 설명은 여기서 생략하도록 한다.
상기 금속 분말(1)의 표면에는 소성시 수축 제어를 위하여 세라믹 피막층(6)이 형성될 수 있으며, 이로 인하여 상기 제1 고분자 물질(2)은 상기 세라믹 피막층(6)에 부착될 수 있다.
상기 세라믹 피막층(6)은 상기 금속 분말(1)의 소성시 수축 제어를 할 수 있는 재질이라면 특별히 제한되지 않으며, 예를 들어, 상기 세라믹 분말(3)과 동일한 재질일 수 있다.
상기 제1 고분자 물질(2)은 상기 세라믹 피막층(6)의 히드록시기(OH)와 결합할 수 있으며, 상기 제2 고분자 물질(4)은 상기 세라믹 분말(3)의 히드록시기(OH)와 결합할 수 있다.
도 4는 본 발명의 다른 실시형태에 따른 도전성 페이스트의 제조 공정을 나타내는 흐름도이다.
도 4를 참조하면, 본 발명의 일 실시형태에 따른 도전성 페이스트의 제조 방법은 제1 고분자 물질 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질을 마련하는 단계; 상기 제1 고분자 물질과 금속 분말을 부착시키는 단계; 및 상기 제2 고분자 물질과 세라믹 분말을 부착시키는 단계;를 포함할 수 있다.
이하, 본 실시형태에 따른 도전성 페이스트의 제조 공정을 각 단계별로 상세히 설명하며, 상술한 도전성 페이스트의 특징과 중복되는 설명은 생략하도록 한다.
우선 제1 고분자 물질 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질을 마련할 수 있다.
상기 제1 및 제2 고분자 물질은 상기 도전성 페이스트 제조 단계에서는 서로 상보적 결합이 수행되지 않도록 헤어핀(hairpin) 구조로 마련할 수 있다.
다음으로, 상기 제1 고분자 물질과 금속 분말을 부착시킬 수 있다.
상기 제1 고분자 물질(2)을 상기 금속 분말(1)에 부착시키기 위하여 상기 제1 고분자 물질(2)의 말단에 디설파이드(Disulfide)기를 포함할 수 있으며, 상기 금속 분말(1)은 상기 제1 고분자 물질(2)의 디설파이드(Disulfide)기와 결합할 수 있다.
다음으로, 상기 제2 고분자 물질(4)과 세라믹 분말(3)을 부착시킬 수 있다.
상기 제2 고분자 물질(4)은 특별히 제한되지 않으며, 예를 들어 상기 세라믹 분말(3)의 히드록시기(OH)와 결합할 수 있다.
끝으로, 상기 금속 분말(1)과 상기 세라믹 분말(3)을 혼합하여 도전성 페이스트를 제조할 수 있으며, 혼합 및 도전성 페이스트 공정은 일반적인 공정을 따르며, 특별히 제한되지 않는다.
도 5는 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 6은 도 5의 A-A' 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체(11)층을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극층(21, 22);을 포함하며, 상기 제1 및 제2 내부 전극층(21, 22)은 제1 고분자 물질이 부착된 금속 분말 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말을 포함할 수 있다.
이하, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품에 대하여 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(11)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 유전체층(11)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 제1 및 제2 내부 전극(21, 22)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
특히, 본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 내부 전극층(21, 22)은 제1 고분자 물질이 부착된 금속 분말 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트를 이용하여 제조된 적층 세라믹 전자부품은 소성 후 칩의 수축으로 인한 불량을 막고 균일한 소성이 가능하여 신뢰성 향상이 가능하다.
또한, 상기 내부 전극층의 중심선 평균 거칠기를 Ra로 규정할 때, 상기 Ra는 15 nm 이하일 수 있다.
내부전극 중심선 평균 거칠기(Ra)는 표면에 조도가 형성된 내부전극의 거칠기를 산출한 값으로서, 상기 조도의 가상의 중심선을 기준으로 평균값을 구하여 산출된 내부전극의 거칠기를 의미할 수 있다.
본 발명의 일 실시형태에 따른 도전성 페이스트를 사용하여 내부전극층을 형성할 경우, 상기와 같이 Ra가 15 nm 이하로 조절이 가능하므로 커패시터의 정전 용량이 증가하고, 내전압 특성이 향상될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(21)과 전기적으로 연결된 제1 외부전극(31) 및 상기 제2 내부 전극(22)과 전기적으로 연결된 제2 외부전극(32)을 더 포함할 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(32)은 상기 제1 외부전극(31)과 다른 전위에 연결될 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 발명의 일실시예에 따른 도전성 페이스트는 아래의 공정에 따라 제작되었다.
우선, 니켈 입자에 부착시키기 위한 DNA 및 공재 세라믹 분말로서 티탄산바륨(BaTiO3) 입자에 부착시키기 위한 DNA를 설계하여 마련하였다.
구체적으로, 니켈 입자에 부착되는 헤어핀(hairpin) 구조의 DNA 배열은 아래와 같다.
5' TGTGCCAACAGACAA TGTCAGGATA TTGTCTGTTGGCACA 3'
또한, 상기 DNA와 니켈 입자의 표면과의 비가역적 반응으로 인한 안정된 부착을 위하여 상기 DNA 배열의 5' 말단에 디설파이드(Disulfide)기를 결합시켰다.
음으로, 티탄산바륨(BaTiO3) 입자에 부착되는 헤어핀(hairpin) 구조의 DNA 배열은 아래와 같다.
5' TGTGCCAACAGACAA TATCCTGACA TTGTCTGTTGGCACA 3'
도전성 페이스트 제조를 위하여, 상기 DNA 부착 니켈 분말은 평균 입경이 120 nm 이고, 45 wt%의 함량으로 첨가되었으며, 상기 티탄산바륨(BaTiO3) 분말은 10 wt%의 함량으로 첨가되었다.
상기 니켈 분말과 티탄산바륨 공재 분말을 혼합하여 내부전극용 도전성 페이스트를 제작하였다.
비교예는 니켈 분말 분산시 DNA를 사용하지 않고, 기존의 계면활성제(ED116, 아민계 분산제)를 분산제로 사용하여 도전성 페이스트를 제작한 것을 제외하고는 상기 실시예와 동일한 조건으로 제작하였다.
본 실시예에 따른 적층 세라믹 캐패시터는 하기와 같은 단계로 제작되었다.
우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
다음으로, 상기 본 발명의 일 실시예 및 비교예에 따른 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 190 내지 250층 적층하여 적층체를 만들었다.
이후 압착, 절단하여 적층 세라믹 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극, 도금 등의 공정을 거쳐 적층 세라믹 캐패시터로 제작하였다.
아래의 표 1은 본 발명의 실시예에 따른 니켈 입자 표면에 부착된 DNA의 첨가량에 따른 건조막 밀도를 나타내는 표이다.

헤어핀(hairpin) DNA 첨가량

이론 밀도

측정 밀도

측정밀도/이론밀도
0.5 wt%/니켈 5.89 5.43 0.9219
1.0 wt%/니켈 5.79 5.47 0.9447
1.5 wt%/니켈 5.69 5.53 0.9779
2.0 wt%/니켈 5.59 5.49 0.9821
상기 [표 1]을 참조하면, 헤어핀(hairpin) 구조의 DNA 첨가량이 증가함에 따라, 측정된 건조막 밀도가 이론 밀도에 가까워짐을 알 수 있다.
아래의 표 2는 본 발명의 일 실시예 및 비교예에 따른 적층 세라믹 캐패시터의 내부전극의 중심선 평균 거칠기(Ra), 최대 거칠기(Rmax) 및 내부전극 내 티탄산바륨 입자의 개수를 비교한 표이다.
비교예 실시예
Ra(nm) 17.6 13.5
Rmax(nm) 153 126
내부전극 내 티탄산바륨 입자 개수(개) 48.8 64.4
상기 [표 2]를 참조하면, 헤어핀(hairpin) 구조의 DNA가 니켈 입자에 부착하여 결합 안정성이 커짐으로 인하여 표면을 작게 하려는 특성이 발현되므로, 실시예의 경우 비교예에 비하여 표면 거칠기가 감소함을 알 수 있다.
또한, 헤어핀(hairpin) 구조의 DNA를 사용한 실시예의 경우, 아민계 분산제를 사용한 비교예에 비하여 내부전극 내 티탄산바륨 입자의 개수가 증가한 것을 알 수 있으며, 이는 내부전극의 수축지연 효과가 있음을 보여주고 있다.
따라서, 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터는 소성 후 칩의 수축으로 인한 불량을 막고 균일한 소성이 가능하여 신뢰성 향상이 가능함을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 금속 분말 2: 제1 고분자 물질
3: 세라믹 분말 4: 제2 고분자 물질
5: 상보적 결합 6: 세라믹 피막층
10: 세라믹 본체 11: 유전체 층
21: 제1 내부전극 22: 제2 내부전극
31, 32: 제1 및 제2 외부 전극

Claims (20)

  1. 제1 고분자 물질이 부착된 금속 분말; 및
    상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말;
    을 포함하며, 상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상인 도전성 페이스트.
  2. 삭제
  3. 제1항에 있어서,
    상기 금속 분말과 상기 세라믹 분말 사이의 간격은 4 내지 6 nm인 도전성 페이스트.
  4. 제1항에 있어서,
    상기 제1 고분자 물질은 말단에 디설파이드(Disulfide)기를 포함하는 도전성 페이스트.
  5. 제4항에 있어서,
    상기 금속 분말은 상기 제1 고분자 물질의 디설파이드(Disulfide)기와 결합하는 도전성 페이스트.
  6. 제1항에 있어서,
    상기 제2 고분자 물질은 상기 세라믹 분말의 히드록시기(OH)와 결합하는 도전성 페이스트.
  7. 표면에 세라믹 피막층이 형성된 금속 분말;
    상기 피막층과 부착되는 제1 고분자 물질; 및
    상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말;
    을 포함하며, 상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상인 도전성 페이스트.
  8. 삭제
  9. 제7항에 있어서,
    상기 피막층이 형성된 금속 분말과 상기 세라믹 분말 사이의 간격은 4 내지 6 nm인 도전성 페이스트.
  10. 제7항에 있어서,
    상기 제1 고분자 물질은 상기 피막층의 히드록시기(OH)와 결합하는 도전성 페이스트.
  11. 제7항에 있어서,
    상기 제2 고분자 물질은 상기 세라믹 분말의 히드록시기(OH)와 결합하는 도전성 페이스트.
  12. 제1 고분자 물질 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질을 마련하는 단계;
    상기 제1 고분자 물질과 금속 분말을 부착시키는 단계; 및
    상기 제2 고분자 물질과 세라믹 분말을 부착시키는 단계;
    를 포함하며, 상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상인 도전성 페이스트의 제조방법.
  13. 삭제
  14. 제12항에 있어서,
    상기 금속 분말과 상기 세라믹 분말 사이의 간격은 4 내지 6 nm인 도전성 페이스트의 제조방법.
  15. 제12항에 있어서,
    상기 제1 고분자 물질은 말단에 디설파이드(Disulfide)기를 포함하는 도전성 페이스트의 제조방법.
  16. 제15항에 있어서,
    상기 금속 분말은 상기 제1 고분자 물질의 디설파이드(Disulfide)기와 결합하는 도전성 페이스트의 제조방법.
  17. 제12항에 있어서,
    상기 제2 고분자 물질은 상기 세라믹 분말의 히드록시기(OH)와 결합하는 도전성 페이스트의 제조방법.
  18. 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극층;을 포함하며, 상기 제1 및 제2 내부 전극층은 제1 고분자 물질이 부착된 금속 분말 및 상기 제1 고분자 물질과 상보적으로 결합하는 제2 고분자 물질이 부착된 세라믹 분말을 포함하며, 상기 제1 및 제2 고분자 물질은 디옥시리보헥산(Deoxyribonucleic acid,DNA), 리보헥산(Ribonucleic acid,RNA), 펩타이드헥산(Peptide nucleic acid, PNA) 및 단백질로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
  19. 제18항에 있어서,
    상기 내부 전극층의 중심선 평균 거칠기를 Ra로 규정할 때, 상기 Ra는 15 nm 이하인 적층 세라믹 전자부품.
  20. 삭제
KR1020110103179A 2011-10-10 2011-10-10 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품 KR101792262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110103179A KR101792262B1 (ko) 2011-10-10 2011-10-10 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110103179A KR101792262B1 (ko) 2011-10-10 2011-10-10 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20130038682A KR20130038682A (ko) 2013-04-18
KR101792262B1 true KR101792262B1 (ko) 2017-11-02

Family

ID=48439157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110103179A KR101792262B1 (ko) 2011-10-10 2011-10-10 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품

Country Status (1)

Country Link
KR (1) KR101792262B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026311A (ja) * 2006-06-20 2008-02-07 Canon Inc ポリメラーゼ固定化電極
JP4347049B2 (ja) * 2001-10-09 2009-10-21 ナノスフェアー インコーポレイテッド オリゴヌクレオチドを付着させたナノ粒子とその使用方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4347049B2 (ja) * 2001-10-09 2009-10-21 ナノスフェアー インコーポレイテッド オリゴヌクレオチドを付着させたナノ粒子とその使用方法
JP2008026311A (ja) * 2006-06-20 2008-02-07 Canon Inc ポリメラーゼ固定化電極

Also Published As

Publication number Publication date
KR20130038682A (ko) 2013-04-18

Similar Documents

Publication Publication Date Title
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US8867188B2 (en) Multilayer ceramic electronic component and fabricating method thereof
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20200194176A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101532114B1 (ko) 적층 세라믹 전자부품
KR20130084852A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101912266B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US8792223B2 (en) Multilayer ceramic electronic component
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US20200051744A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20120043501A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20210067334A (ko) 적층 세라믹 커패시터 및 그 제조 방법
US20160141116A1 (en) Metal powder, electronic component and method of producing the same
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
TW201303932A (zh) 積層陶瓷電子零件之製造方法
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
KR20140102003A (ko) 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이를 이용한 적층 세라믹 커패시터의 제조 방법
JP2014093517A (ja) 積層セラミック電子部品及びその製造方法
US20120147521A1 (en) Conductive paste composition for inner electrode, manufacturing method thereof, and multilayer ceramic electronic component using the same
KR101942739B1 (ko) 적층 세라믹 전자부품
KR102041622B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101792262B1 (ko) 도전성 페이스트, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품
JP2008153309A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant